JP2000081462A - 集積されたチップをテストするための装置 - Google Patents

集積されたチップをテストするための装置

Info

Publication number
JP2000081462A
JP2000081462A JP11205205A JP20520599A JP2000081462A JP 2000081462 A JP2000081462 A JP 2000081462A JP 11205205 A JP11205205 A JP 11205205A JP 20520599 A JP20520599 A JP 20520599A JP 2000081462 A JP2000081462 A JP 2000081462A
Authority
JP
Japan
Prior art keywords
contact
test socket
chip
contact plate
tester head
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11205205A
Other languages
English (en)
Inventor
Axel Weber
ヴェーバー アクセル
Matthias Koehler
ケーラー マティアス
Michael Adam
アダム ミヒャエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19835862A external-priority patent/DE19835862C2/de
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2000081462A publication Critical patent/JP2000081462A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

(57)【要約】 【課題】 集積されたチップをテストするための、支持
体フレーム及び、チップを受容して前記支持体フレーム
内に装着可能なテストソケットを備えた装置を改善し
て、テストソケットの交換による時間損失を避ける。 【解決手段】 テストソケットが締め付け装置２及び、
接点プレートに対応して配置された接点を有しており、
チップが接点プレートを介して電気的にテスターヘッド
に接続可能である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積されたチップ
をテストするための装置であって、支持体フレームを備
えており、支持体フレーム内にチップの受容のためのテ
ストソケットが装着可能である形式のものに関する。
【０００２】
【従来の技術】集積されたチップ、若しくは集積回路、
特にメモリーチップ(Speicherbaustein)は顧客への引き
渡しの前に最終テストを受けて、該チップ若しくはメモ
リーチップの申し分のない機能が検査される。このよう
な最終テストのために支持体フレームが用いられ、支持
体フレーム内にテストソケットが装着可能であり、テス
トソケット内に個別のメモリーチップが受容される。
【０００３】従来の装置においてはしばしば接触故障が
生じて、最終テスト段階での生産量が減少されている。
さらに、使用されるテストソケットは平均的にほぼ１０
０００回の接触回数の寿命しか有していない。１０００
０回の接触回数の後にテスト装置は分解されて、支持体
フレーム内の個別のテストソケットが交換される。
【０００４】メモリーチップはTSOP-パッケージ(TSOP・
Gehaeuse)と呼ばれている。４０００DUTs／時(DUT= Dev
ice under Test: Testbaustein)の処理量で、テストソ
ケットの交換がほぼ一週間で必要であり、このことは少
なくとも１時間の生産中断を意味する。このような時間
の損失は、集積されたチップの量産にとって極めて不都
合である。
【０００５】
【発明が解決しようとする課題】従って本発明の課題
は、集積されたチップのテストのための装置を改善し
て、テストソケットの交換による時間損失を避けること
である。
【０００６】
【課題を解決するための手段】前記課題を解決するため
に本発明の構成では、テストソケットが締め付け装置(K
lemmeinrichtung)及び、接点プレートに対応して配置さ
れた接点(Kontakt)を有しており、チップが接点プレー
トを介して電気的にテスターヘッドに接続可能である。
【０００７】本発明に基づく装置においては支持体フレ
ーム内に、例えばばね負荷されたフラップカバーを装備
したテストソケットが装着される。しかしながら、テス
トソケットをフラップカバーなしに形成して、該テスト
ソケットにフラップカバーの代わりにクランプ機構を設
けることも可能である。
【０００８】テストソケットの下側に、接点プレートの
ためのＳＭＤ・接点(SMD = Surfacemounted device: ob
erflaechenmontierte Vorrichtung[表面実装された装
置])が設けられ、これによってテスターヘッドのテスト
プレートへの確実な接触が保証されている。接点プレー
トの接点面若しくは接点パッドがフラップカバー若しく
はクランプ機構から成る接点機構に最適に適合されてお
り、テストソケット内に装着されたチップにとって誤差
変動は生じない。個別のテストソケット内にチップを装
着した際のテストソケットのＳＭＤ・接点への極めて確
実な接触が、テストソケットの上側の個別のフラップカ
バー及び／又はクランプ機構によって達成され、フラッ
プカバー及び／又はクランプ機構が個別のチップをＳＭ
Ｄ・接点に確実に押し付ける。従ってＳＭＤ・接点が接
点プレートの金被覆された接点面に良好に接触する。
【０００９】接点プレートはユニバーサル(universell)
に使用可能に形成され、即ち汎用接点プレートである。
このことは、テストすべきチップのパッケージの交換に
際して支持体フレームの交換しか必要でなく、その結
果、本発明に基づく装置が高い柔軟性(flexibel)を有し
かつ多面的(vielseitig)に使用可能であることを意味し
ている。支持体フレーム内の個別のテストソケットは耐
用年数の経過の後に短い時間で交換でき、従ってこのよ
うな交換による生産中断が著しく減少される。
【００１０】本発明に基づく装置にとって、ＳＭＤ・接
点を備えたテストソケット及び該テストソケットに適合
してユニバーサルに使用可能な接点プレートが重要であ
る。短いソケット接点(Sockel-Kontakt)及び導体路(Lei
terbahn)によって、本発明に基づく装置は特に、異なる
パッケージのメモリーチップにとって要求されるような
数量の多い測定のために適している。
【００１１】
【発明の実施の形態】本発明を図示の実施例に基づき詳
細に説明する。図１及び図４はテストソケット(Testsoc
kel)１を示しており、テストソケット内に、集積された
チップ(integrierter Baustein)８が装着可能である。
テストソケット１はばね負荷されたフラップカバー(fed
erbelasteter Klappdeckel)２（図１、参照）、若しく
はクランプ機構(Klemm-Mechanismus)３（図４、参照）
を備えている。フラップカバー２若しくはクランプ機構
３は、テストソケット１内に装着されたチップ８を正確
な位置で下方へ押し付け、従ってチップ８の接点箇所９
がばね弾性的なＳＭＤ・接点(federnder SMD-Kontakt)
１０を介して接点プレート(Kontaktplatte)６の金被覆
された接点面(Kontaktflaeche)７（図３、参照）に確実
に接触される。金被覆された接点面７は電気的に同軸線
(Koaxialleitung)を介してテスターヘッド(Tester-Kop
f)１１に接続可能であり、テスターヘッドは接点プレー
ト６の、テストソケットとは逆の側に配置されている。
この場合、接点プレート６はテスターヘッド１１に堅く
ねじ結合されていて、テスターヘッドと配線されてい
る。
【００１２】図５は、ばね１２を備えたＳＤＭ・接点１
０の構造を概略的に示しており、ばねが２つの接点半部
(Kontaktflaeche)を互いに押し離している。
【００１３】複数のテストソケット１が支持体フレーム
４(Traegerrahmen)内に装着されるようになっており、
支持体フレームは場合によっては仕切部(Unterteilung)
５を備えていてよい。
【００１４】テストソケット１の有利には金被覆された
ＳＤＭ・接点１０は、テストソケット１及びフラップカ
バー２若しくはクランプ機構３から成る接点機構(Konta
ktiermechanismus)に最適に適合されており、従って誤
差変動が生じることはなく、テストソケット１内に装着
されたチップ８が確実に接触される。
【００１５】支持体フレーム４内の仕切部５は場合によ
っては取り除かれてもよい。チップにとって別のパッケ
ージを使用する場合には、接点プレート６がユニバーサ
ル(universell)若しくは普遍的に形成されていると、支
持体フレーム４の交換しか必要ではない。個別のテスト
ソケット１は容易に交換でき、それというのは接点プレ
ート６が全般的に使用されるからである。
【図面の簡単な説明】
【図１】テストソケットの、ＳＤＭ・接点を省略した状
態での斜視図
【図２】支持体フレームの斜視図
【図３】接点プレートの斜視図
【図４】本発明に基づく装置の概略的な断面図
【図５】ＳＤＭ・接点の概略図
【符号の説明】
１ テストソケット、 ２ フラップカバー、 ３
クランプ機構、４ 支持体フレーム、 ５ 仕切
部、 ６ 接点プレート、 ７ 接点面、 ８
チップ、 ９ 接点箇所、 １０ ＳＤＭ・接点、
１１ テスターヘッド、 １２ ばね
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マティアス ケーラー ドイツ連邦共和国 ドレスデン ブラウン スドルファー シュトラーセ 27 (72)発明者 ミヒャエル アダム ドイツ連邦共和国 ドレスデン シェーフ ァーシュトラーセ ７

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 集積されたチップをテストするための装
    置であって、支持体フレーム（４）を備えており、支持
    体フレーム内にチップ（８）の受容のためのテストソケ
    ット（１）が装着可能である形式のものにおいて、テス
    トソケット（１）が締め付け装置（２；３）及び、接点
    プレート（６）に対応して配置された接点（１０）を有
    しており、チップ（８）が接点プレート（６）を介して
    電気的にテスターヘッド（１１）に接続可能であること
    を特徴とする、集積されたチップをテストするための装
    置。
  2. 【請求項２】 締め付け装置がばね負荷されたフラップ
    カバー（２）若しくはクランプ機構（３）である請求項
    １記載の装置。
  3. 【請求項３】 接点プレート（６）が金被覆されたＳＭ
    Ｄ・接点面（７）を備えている請求項１又は２記載の装
    置。
  4. 【請求項４】 接点（１０）がばね負荷されたＳＭＤ・
    接点である請求項３記載の装置。
  5. 【請求項５】 ＳＭＤ・接点が金被覆されている請求項
    ４記載の装置。
JP11205205A 1998-07-17 1999-07-19 集積されたチップをテストするための装置 Pending JP2000081462A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE19832284 1998-07-17
DE19835862A DE19835862C2 (de) 1998-07-17 1998-08-07 Anordnung zum Testen von integrierten Bausteinen
DE19832284.4 1998-08-07
DE19835862.8 1998-08-07

Publications (1)

Publication Number Publication Date
JP2000081462A true JP2000081462A (ja) 2000-03-21

Family

ID=26047516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11205205A Pending JP2000081462A (ja) 1998-07-17 1999-07-19 集積されたチップをテストするための装置

Country Status (2)

Country Link
US (1) US6278285B1 (ja)
JP (1) JP2000081462A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000011755A1 (de) * 1998-08-17 2000-03-02 Infineon Technologies Ag Kontaktiervorrichtung, insbesondere zum ankontaktieren von elektrischen bauelementen und schaltungsträgern, sowie verfahren zu deren herstellung
DE10024875B4 (de) 2000-05-16 2004-07-01 Infineon Technologies Ag Bauteilhaltersystem zur Verwendung mit Testvorrichtungen zum Testen elektronischer Bauteile
TWI261676B (en) * 2004-02-16 2006-09-11 Advanced Chip Eng Tech Inc Structure and method for package burn-in testing
JP5133196B2 (ja) * 2008-10-10 2013-01-30 モレックス インコーポレイテド プローブコネクタ
CN110987336A (zh) * 2019-12-23 2020-04-10 北京无线电计量测试研究所 Smd5032晶体振荡器振动试验下电性能监测实现装置和方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4644269A (en) * 1983-05-31 1987-02-17 Pylon Company Test fixture having full surface contact hinged lid
US4725918A (en) * 1986-08-22 1988-02-16 General Patent Counsel/Amp Incorporated Protective insert for chip carriers
KR970007971B1 (ko) 1993-09-22 1997-05-19 삼성전자 주식회사 반도체 집적회로 패키지용 테스트 장치
US5450017A (en) * 1993-12-03 1995-09-12 Everett Charles Technologies, Inc. Test fixture having translator for grid interface
JP3135032B2 (ja) 1995-04-07 2001-02-13 株式会社アドバンテスト Ｉｃテスタハンドラ用のｉｃデバイスインターフェース部ユニット構造
US5729147A (en) * 1995-08-22 1998-03-17 Aries Electronics, Inc. Housing for surface mountable device packages
US5991165A (en) * 1996-12-24 1999-11-23 Ericsson Inc. Board to board RF shield with integrated connector/connector holder and method

Also Published As

Publication number Publication date
US6278285B1 (en) 2001-08-21

Similar Documents

Publication Publication Date Title
US6437586B1 (en) Load board socket adapter and interface method
US6489790B1 (en) Socket including pressure conductive rubber and mesh for testing of ball grid array package
US5519331A (en) Removable biasing board for automated testing of integrated circuits
US8354854B2 (en) Microcircuit testing interface having kelvin and signal contacts within a single slot
JP2016197120A (ja) パッケージ化された半導体デバイスを試験するよう構成された高温セラミックソケット
GB2296391A (en) Socket for contacting an electronic circuit during testing
US6489791B1 (en) Build off self-test (Bost) testing method
JP2000081462A (ja) 集積されたチップをテストするための装置
US20040108848A1 (en) Adapter method and apparatus for interfacing a tester with a device under test
KR20110092979A (ko) 켈빈 테스트용 소켓
US5949238A (en) Method and apparatus for probing large pin count integrated circuits
KR20080005738A (ko) 다양한 크기의 반도체 칩 패키지를 검사할 수 있는 반도체칩 패키지 검사용 소켓
KR20100098584A (ko) 반도체 칩 검사용 소켓
KR100744152B1 (ko) 멀티 테스트가 용이한 반도체 칩 패키지 검사용 소켓
WO2008062980A1 (en) Independent module socket by using clip and probe
US6459286B2 (en) Test head assembly utilizing replaceable silicon contact
JPH09320720A (ja) 接続装置
KR940009571B1 (ko) 번인소켓
KR100391822B1 (ko) 컴퓨터 마더 보드를 이용한 반도체 패키지의 테스트 장치
JPH0566243A (ja) Ｌｓｉ評価用治具
KR20110132298A (ko) 켈빈 테스트용 소켓
JP4088948B2 (ja) 半導体テスティング装置
JPH07335353A (ja) Ｉｃソケット構造
KR200316883Y1 (ko) 칩 검사용 소켓장치
US20030001599A1 (en) Zero connection for on-chip testing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090220