KR19990024826A - 반도체 장치를 테스트하기 위한 프로브 카드 - Google Patents

반도체 장치를 테스트하기 위한 프로브 카드 Download PDF

Info

Publication number
KR19990024826A
KR19990024826A KR1019970046196A KR19970046196A KR19990024826A KR 19990024826 A KR19990024826 A KR 19990024826A KR 1019970046196 A KR1019970046196 A KR 1019970046196A KR 19970046196 A KR19970046196 A KR 19970046196A KR 19990024826 A KR19990024826 A KR 19990024826A
Authority
KR
South Korea
Prior art keywords
card
main
coupled
sub
test
Prior art date
Application number
KR1019970046196A
Other languages
English (en)
Other versions
KR100268414B1 (ko
Inventor
윤종칠
김정대
김영섭
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970046196A priority Critical patent/KR100268414B1/ko
Priority to TW087113561A priority patent/TW418484B/zh
Priority to JP25291898A priority patent/JP4104740B2/ja
Priority to US09/148,864 priority patent/US6137296A/en
Publication of KR19990024826A publication Critical patent/KR19990024826A/ko
Application granted granted Critical
Publication of KR100268414B1 publication Critical patent/KR100268414B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

반도체 장치를 테스트하기 위한 공정에서 웨이퍼를 구성하고 있는 각 칩의 전기적 특성 검사에 사용되는 테스트 시스템에 설치되는 반도체 장치를 테스트하기 위한 프로브 카드는 테스트 시스템에 전기적으로 연결되도록 결합되고, 테스트에 필요한 주요 전자 회로가 구성된 메인 카드와 반도체 장치의 단자와 접촉되는 테스트 팁이 설치되고, 메인 카드의 일면에 착탈가능하도록 결합되는 서브 카드로 구성된다. 그리고, 웨이퍼의 칩을 사용하여 패키지된 반도체 장치의 단자와 전기적으로 연결되도록 회로가 구성되고, 메인 카드의 일면에 착탈가능하도록 결합되는 패키지 카드를 부가하여 구성할 수 있다. 이때, 서브 카드와 패키지 카드 그리고, 메인 카드에는 서로 안정적으로 결합되도록 하기 위하여 서로 동일하게 형성되는 적어도 한쌍의 체결홀이 있다. 이와 같은 본 발명에서 서브 카드는 단순한 구성을 갖고, 용이하게 제작가능하며, 테스트 팁이 실장된 상태에서 메인 카드에 착탈가능하므로 테스트 팁을 용이하게 관리할 수 있다.

Description

반도체 장치를 테스트하기 위한 프로브 카드(a probe card for testing a semiconductor device)
본 발명은 반도체 장치를 테스트하기 위한 프로브 카드에 관한 것으로, 좀 더 구체적으로는 반도체 장치를 테스트하는 공정에서 웨이퍼를 구성하고 있는 각 칩의 전기적 특성 검사에 사용되는 테스터 시스템에서 반도체 장치를 테스트하기 위한 프로브 카드에 관한 것이다.
반도체 장치를 테스트하기 위한 공정은 웨이퍼의 제조 공정(fabrication)이 완료된 후 수행되는 검사 공정에 해당하는 것이다. 이와 같은 테스트 공정은 웨이퍼를 구성하고 있는 각 칩을 판별하여 불량된 칩을 선별하고, 수리가능한 칩의 재생하여, 불량 칩이 웨이퍼 제조 공정 이상의 공정으로 유입되는 것을 방지하므로써 조립의 패키지 비용 및 패키지 검사 라인의 테스트 비용을 절감하기 위하여 수행된다.
도 1은 상술한 바와 같은 반도체 장치를 테스트하는 공정에 사용되는 테스트 시스템을 개략적으로 도시한 도면이다.
도 1를 참조하면, 상기 테스트 시스템(1)은 전기적인 신호를 발생시켜 디바이스에 인가하고, 상기 인가한 신호를 통하여 읽은 데이터를 판독하여 디바이스의 정상여부를 판별하는 테스터(10)와 웨이퍼(18)를 로딩한 후 얼라인(align)하여 프로브 카드(16)와 접촉이 제대로 이루어질 수 있도록 하며, 상기 웨이퍼(18)를 상기 테스터(10)가 명령하는 대로 다이(die) 크기만큼 이동하거나 언로딩하는 역할을 수행하는 프로버(prober)(12) 그리고, 상기 테스터(10)에서 발생한 신호를 상기 프로브 카드(16)에 전달하는 실행 보드(14)를 포함하도록 구성된다.
이때, 상기 프로브 카드(16)는 상기 테스터(10)에서 발생한 신호가 상기 실행 보드(14)를 통해 상기 프로브 카드(16)의 테스트 팁까지 전달되고, 상기 테스트 팁이 상기 웨이퍼(18)의 칩상 패드에 접촉되어 디바이스 내부의 회로에 전기 신호가 전달되도록 한다.
이와 같은 프로브 카드는 테스트 팁에 따라서 블레이드형(blade type)과 에폭시형(epoxy type)으로 크게 구분할 수 있으며, 상기 블레이드형의 프로브 카드는 60핀 이하의 적은 수의 핀을 갖는 제품을 테스트할 때 주로 사용된다.
상술한 바와 같이 반도체 장치를 테스트하기 위한 공정은 테스트 팁을 프로브 카드에 실장시키고, 테스트 팁을 통해 칩에 전기적인 신호를 인가하고, 그 결과로 전기적인 특성을 선별하여 수율을 결정하는 공정이다. 따라서, 반복적인 접촉에 따른 테스트 팁의 수명 단축은 빈번한 교체를 필요로 하므로 생산성을 저하시키는 주요인으로 작용하고 있다. 또한, 반복적인 접촉에 따른 금속 흠집과 마모에 의한 테스트 팁 접촉 부위의 단위 면적 증가는 접촉 저항의 증가를 가져오므로 테스트 데이터의 변화와 판단이 잘못되어 불량 칩으로 인식되므로써 수율 저하가 발생된다. 특히, 리니어 IC(linear integrated circuit) 제품의 웨이퍼 테스트시 블레이드형 프로브 카드 위에 어플리케이션 회로(application circuit)와 능동 및 수동 소자(active and passive element)의 사용이 필수적이므로, 이 경우의 테스트 팁은 저항 및 정전 용량 그리고, 평탄화 등의 특성 검증이 불가능하여 테스트 팁의 사용가능 여부는 작업자의 육안에 의한 검사에 의존하고 있다. 그리고, 불량 테스트 팁에 대한 반복 교체 작업은 프로브 카드의 동판(solder mark)이 과도한 인두열로 인해 떨어져 나가는 현상을 유발하여 프로브 카드를 사용하지 못하게 되므로써, 프로브 카드의 추가적인 제작과 데이터의 재등록 그리고, 수율 검증 등 기술적인 업무의 증가를 초래하는 문제점이 발생된다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것으로, 그 목적은 반도체 장치를 테스트하기 위한 공정에 사용되는 프로브 카드의 교체를 최소화할 수 있고, 테스트 팁의 특성 검증을 용이하게 할 수 있도록 하여 안정적으로 반도체 장치를 테스트할 수 있는 새로운 형태의 반도체 장치를 테스트하기 위한 프로브 카드를 제공하는데 있다.
도 1은 반도체 장치 테스트 공정에 사용되는 테스트 시스템을 개략적으로 도시한 블록 다이어그램,
도 2는 본 발명의 실시예에 따른 프로브 카드에서 메인 카드의 형태를 도시한 평면도,
도 3은 도 2의 메인 카드에 결합되어 웨이퍼를 테스트하기 위하여 사용되는 서브 카드의 형태를 도시한 평면도,
도 4는 도 3의 서브 카드에 테스트 팁이 실장된 상태를 도시한 서브 카드의 단면도,
도 5는 도 2의 메인 카드에 결합되어 패키지를 테스트하기 위하여 사용되는 패키지 카드의 형태를 도시한 평면도,
도 6은 서브 카드가 메인 카드에 결합되어 사용되는 상태를 도시한 주요부의 임의 단면도,
도 7은 패키지 카드가 메인 카드에 결합되어 사용되는 상태를 도시한 주요부의 임의 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명
1 : 테스트 시스템 10 : 테스터
12 : 프로버 14 : 실행 보드
16 : 프로브 카드 18 : 웨이퍼
20 : 메인 카드 22,42,62 : 회로판
24 : 메인 중심홀 26,46 : 박판
28,66 : 핀 홀 30,48 : 방열홀
32 : 메인 체결홀 34,52,72 : 더미부
40 : 서브 카드 44 : 서브 중심홀
50 : 서브 체결홀 60 : 패키지 카드
64 : 패드 68 : 패턴
70 : 패키지 체결홀 80 : 테스트 팁
82 : 보울트 84 : 너트
90 : 포그 핀 92 : 핀 몸체
94 : 제 1 단자 96 : 제 2 단자
100 : 집적회로
상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 반도체 장치를 테스트하기 위한 공정에서 웨이퍼를 구성하고 있는 각 칩의 전기적 특성 검사에 사용되는 테스트 시스템에 설치되는 반도체 장치를 테스트하기 위한 프로브 카드는 상기 테스트 시스템에 전기적으로 연결되도록 결합되고, 테스트에 필요한 주요 전자 회로가 구성된 메인 카드 및; 상기 반도체 장치의 단자와 접촉되는 테스트 팁이 설치되고, 상기 메인 카드의 일면에 착탈가능하도록 결합되는 서브 카드를 포함한다.
이와 같은 본 발명의 상기 메인 카드는 회로판상에 소정 크기로 관통되어 형성된 메인 중심홀과; 상기 메인 중심홀에 대하여 서로 대칭되도록 형성되고, 적어도 한쌍의 메인 체결홀과; 상기 메인 중심홀의 중심으로부터 같은 거리를 갖도록 관통되어 형성되고, 포그 핀이 결합되는 다수 개의 핀 홀과; 상기 회로판의 일면에 위치하고, 상기 메인 중심홀의 가장자리와 핀 홀사이에 형성되며, 테스트 팁이 설치되는 다수 개의 박판 및; 상기 박판상에서 관통되어 형성되는 적어도 하나의 방열홀을 포함한다. 상기 서브 카드는 회로판상에 소정 크기로 관통되어 형성되고, 상기 서브 카드가 상기 메인 카드에 결합되었을 때 상기 메인 중심홀과 같은 선상에 위치되는 서브 중심홀과; 상기 서브 중심홀에 대하여 서로 대칭되도록 형성되고, 상기 서브 카드가 상기 메인 카드에 결합되었을 때 상기 메인 체결홀과 같은 선상에 위치되는 적어도 한쌍의 서브 체결홀과; 상기 서브 중심홀의 중심으로부터 같은 거리를 갖도록 형성되고, 상기 서브 카드가 상기 메인 카드에 결합되었을 때 상기 포그 핀이 일단에 전기적으로 연결되며, 테스트 팁이 설치되는 다수 개의 박판과; 상기 박판상에서 관통되어 형성되는 적어도 하나의 방열홀을 포함한다.
또한, 본 발명은 상기 웨이퍼의 칩을 사용하여 패키지된 반도체 장치의 단자와 전기적으로 연결되도록 회로가 구성되고, 상기 메인 카드의 일면에 착탈가능하도록 결합되는 패키지 카드를 포함한다. 상기 패키지 카드는 상기 회로판의 중심에 대하여 서로 대칭되도록 형성되고, 상기 패키지 카드가 상기 메인 카드에 결합되었을 때 상기 메인 체결홀과 같은 선상에 위치되는 적어도 한쌍의 패키지 체결홀과; 상기 회로판의 중심으로부터 같은 거리를 갖도록 관통되어 형성되고, 상기 패키지 카드가 상기 메인 카드에 결합되었을 때 상기 포그 핀의 일단과 결합되는 다수 개의 핀 홀과; 상기 회로판의 일면에 위치하고, 상기 반도체 장치가 결합되었을 때 상기 반도체 장치의 단자와 연결되는 다수 개의 패드 및; 상기 패드와 소정 핀 홀을 전기적으로 연결시키는 패턴을 포함한다. 상기 테스트 팁은 에폭시 팁이다. 상기 테스트 팁은 블레이드 팁이다.
본 발명의 주제는 반도체 장치를 테스트하기 위한 공정에서 웨이퍼를 구성하고 있는 각 칩의 전기적 특성 검사에 사용되는 테스트 시스템에 설치되는 반도체 장치를 테스트하기 위한 프로브 카드를 상기 테스트 시스템에 전기적으로 연결되도록 결합되고, 테스트에 필요한 주요 전자 회로가 구성된 메인 카드와 상기 반도체 장치의 단자와 접촉되는 테스트 팁이 설치되고, 상기 메인 카드의 일면에 착탈가능하도록 결합되는 서브 카드로 분리하여 구성하는 것이다.
도 1에서 도시한 바와 같이 반도체 장치의 전기적인 신호를 테스트하기 위한 테스트 시스템(1)에 사용되는 프로브 카드(16)에서 테스트 팁은 칩의 단자에 빈번하게 접촉된다. 따라서, 테스트 팁에 불량이 발생되면 반도체 장치의 특성을 정확하게 검사할 수 없으며, 반도체 장치의 품질을 일정하게 유지할 수 없다. 한편, 상기 테스트 팁은 빈번한 접촉으로 마모 또는 파손 등이 발생되므로 정기적으로 검사하고, 교체해주어야 한다. 그러나, 상기 테스트 팁은 상기 프로브 카드(16)에 납땜 작업에 의해서 설치되므로, 상기 테스트 팁의 빈번한 교체는 상기 프로브 카드(16)의 파손을 일으키게 된다.
따라서, 본 발명에서는 프로브 카드로부터 테스트 팁을 별도로 설치하므로써 프로브 카드의 교환으로 인하여 발생되는 손실을 줄이고, 테스트 팁의 용이하게 관리할 수 있도록 한다.
이하, 본 발명의 실시예를 첨부도면 도 2 내지 도 7에 의거하여 상세히 설명하며, 동일한 기능을 수행하는 구성요소에 대해서는 동일한 참조번호를 병기한다.
도 2는 본 발명의 실시예에 따른 프로브 카드에서 메인 카드의 형태를 도시한 평면도이다.
도 2를 참조하면, 메인 카드(20)는 회로판(22)상에 소정 크기로 관통된 메인 중심홀(24)이 형성되어 있고, 상기 메인 중심홀(24)의 중심으로부터 같은 거리를 갖도록 관통되어 포그 핀이 결합되는 다수 개의 핀 홀(28)이 형성되어 있다. 그리고, 상기 회로판(22)의 일면에 위치하고, 상기 메인 중심홀(24)의 가장자리와 핀 홀(28)사이에 테스트 팁이 설치되는 다수 개의 박판(26)이 형성된다.
한편, 상기 메인 중심홀(24)에 대하여 서로 대칭되도록 적어도 한쌍의 메인 체결홀(34)을 형성하여 서브 카드와 결합될 때 사용하도록 한다. 이때, 상기 메인 체결홀(34)의 주위에는 소정 크기의 더미부(34)를 형성하여 상기 회로판(22)에 형성된 전자 회로와 간섭이 발생되지 않도록 한다. 그리고, 상기 박판(26)상에서 관통되는 적어도 하나의 방열홀(30)을 형성하므로써 상기 박판(26)에 테스트 팁이 설치될 때 납땝작업에 의해서 발생되는 고온의 열이 공기중으로 분산시켜서 상기 박판(26)의 들뜸 또는 벗겨짐을 최대한 방지한다.
도 3은 상기 메인 카드(20)에 결합되어 하나의 모듈로 사용되는 서브 카드(40)를 도시한 것이다. 이때, 상기 서브 카드(40)는 상기 메인 카드(20)에 테스트 팁을 설치하여 사용하는 상태와 같이 사용할 수 있도록 구성한다.
따라서, 도 3을 참조하면, 상기 서브 카드(40)는 회로판(42)상에 소정 크기로 관통되어 형성되고, 상기 서브 카드(40)가 상기 메인 카드(20)에 결합되었을 때 상기 메인 중심홀(24)과 같은 선상에 위치되는 서브 중심홀(44)과 상기 서브 중심홀(46)의 중심으로부터 같은 거리를 갖도록 형성되고, 상기 서브 카드(40)가 상기 메인 카드(20)에 결합되었을 때 상기 포그 핀이 일단에 전기적으로 연결되며, 테스트 팁이 설치되는 다수 개의 박판으로 구성된다. 그리고, 상기 서브 카드(40)는 상기 메인 카드(20)와 같이 상기 서브 카드(40)가 상기 메인 카드(20)에 결합되었을 때 상기 메인 체결홀(24)과 같은 선상에 위치되는 적어도 한쌍의 서브 체결홀(50)이 상기 서브 중심홀(44)에 대하여 서로 대칭되도록 형성된다. 이때, 상기 서브 체결홀(50)의 주위에는 소정 크기의 더미부(52)를 형성하여 상기 회로판(42)에 형성된 전자 회로와 간섭이 발생되지 않도록 한다. 그리고, 상기 박판(46)상에서 관통되는 적어도 하나의 방열홀(48)을 형성하므로써 상기 박판(46)에 테스트 팁이 설치될 때 납땝작업에 의해서 발생되는 고온의 열이 공기중으로 분산시켜서 상기 박판(46)의 들뜸 또는 벗겨짐을 최대한 방지한다.
상술한 바와 같이 본 발명의 프로브 카드는 메인 카드와 서브 카드로 구성된다. 이때, 상기 메인 카드는 서브 카드없이도 바로 사용할 수 있도록 테스트 팁이 실장되는 박판이 형성되어 있다. 이와 같은 구성은 상기 메인 카드를 먼저 사용하고, 상기 메인 카드에 테스트 팁을 설치하여 사용할 수 없을 때부터 상기 서브 카드를 사용하도록 하는 것이다.
도 4는 상기 서브 카드(40)에 테스트 팁(80)이 설치된 상태를 도시한 것이다. 이때, 상기 테스트 팁(80)은 상기 서브 카드(40)의 박판의 윗면에 납땝처리되어 실장되며, 납땜처리시 발생되는 열은 상기 테스트 팁(80)이 실장되는 상기 박판상에 형성된 방열홀(48)을 통하여 공기중으로 방열된다. 그리고, 상기 서브 카드(40)에 상기 테스트 팁(80)이 설치되는 상태는 메인 카드에 테스트 팁이 설치되는 상태와 동일하다.
한편, 본 발명은 도 5에서 도시한 바와 같은 패키지 카드(60)를 상기 메인 카드(20)에 설치하여 상기 서브 카드(40)에 의해서 테스트된 칩이 패키지되었을 때 전기적인 특성을 테스트할 수 있도록 하였다. 즉, 웨이퍼상의 칩일 때 테스트한 데이터와 그 칩이 본딩 공정과 몰딩 공정 등을 통하여 패키지된 후 테스트한 테이터를 비교할 수 있도록 한 것이다.
이와 같은 패키지 카드(60)는, 도 5를 참조하면, 상기 패키지 카드(60)가 상기 메인 카드(20)에 결합되었을 때 포그 핀의 일단과 결합되는 다수 개의 핀 홀(66)이 회로판(70)의 중심으로부터 같은 거리를 갖도록 관통되어 형성되어 있다. 그리고, 상기 회로판(62)의 일면에 위치하고, 반도체 장치가 결합되었을 때 상기 반도체 장치의 단자와 연결되는 다수 개의 패드(64)와 상기 패드(64)와 소정 핀 홀을 전기적으로 연결시키는 패턴(68)이 형성되어 있다. 또한, 상기 패키지 카드(60)는 상기 회로판(62)의 중심에 대하여 서로 대칭되도록 형성되고, 상기 패키지 카드(60)가 상기 메인 카드(20)에 결합되었을 때 상기 메인 체결홀(32)과 같은 선상에 위치되는 적어도 한쌍의 패키지 체결홀(70)이 형성되고, 상기 패키지 체결홀(70)의 주위에는 더미부(72)가 형성된다.
도 6을 참조하여 메인 카드(20)에 서브 카드(40)가 설치된 상태를 설명하면 다음과 같다.
상기 서브 카드(40)는 상기 메인 카드(20)의 아래 부분에 결합된다. 이때, 상기 메인 카드(20)와 서브 카드(40)는 보울트(82)와 너트(84)의 결합에 의해서 이루어진다. 즉, 상기 메인 카드(20)와 서브 카드(40) 사이에 상기 보울트(82)를 결합시키고, 메인 카드(20)와 서브 카드(40)의 타면에서 각각 너트(84)로 결합시키는 것이다. 그리고, 상기 서브 카드(40)의 각 박판과 상기 메인 카드(20)의 회로를 전기적으로 연결시키는 방법은 상기 메인 카드(20)에 결합된 포그 핀(90)에 의해서 이루어 진다. 즉, 상기 포그 핀(90)의 핀 몸체(92)는 상기 메인 커버(20)에 결합되고 상기 메인 카드(20)의 회로와 전기적으로 연결되어 있다. 그리고, 상기 포그 핀(90)의 제 1 단자(94)가 상기 서브 카드(40)에서 테스트 팁이 실장된 박판에 각각 연결되는 것이다. 이때, 상기 포그 핀(90)은 스프링 형식을 사용함으로써 접촉특성을 향상시킨다.
도 7은 메인 카드(20)에 패키지 카드(60)가 설치된 상태를 도시한 도면으로 상기 패키지 카드(60)는 상기 메인 카드(20)의 윗면에 설치된다. 즉, 상술한 서브 카드(40)가 설치되는 반대면에 설치되는 것이다. 이때, 상기 패키지 카드(60)가 상기 메인 카드(20)에 설치되는 방법은 전술한 서브 카드(40)의 설치방법과 같으므로 생략한다.
한편, 상기 패키지 카드(60)의 각 단자와 상기 메인 카드(20)의 회로를 전기적으로 연결시키는 방법은 상기 메인 카드(20)에 결합된 포그 핀(90)에 의해서 이루어 진다. 즉, 상기 포그 핀(90)의 핀 몸체(92)는 상기 메인 커버(20)에 결합되고 상기 메인 카드(20)의 회로와 전기적으로 연결되어 있다. 그리고, 상기 패키지 카드(60)에서 핀홀(66)은 테스트하기 위한 패키지된 반도체 장치(100)와 전기적으로 연결되는 패드와 전기적으로 연결되어 있다. 따라서, 상기 포그 핀(90)의 제 2 단자(96)와 상기 핀 홀(66)이 결합되므로써 상기 메인 카드(20)와 패키지 카드(60)의 전기적인 연결이 이루어진다.
이와 같은 본 발명을 적용하면, 프로브 카드가 테스트에 필요한 주요 전자 회로가 구성된 메인 카드와 반도체 장치의 단자와 접촉되는 테스트 팁이 설치되는 서브 카드로 분리되어 사용되므로, 메인 카드를 영구적으로 사용가능하여 제조원가를 절감할 수 있다. 그리고, 테스트 팁이 설치된 서브 카드를 별도로 분리하여 테스트 팁의 특성 검사를 수행하므로 테스트 팁의 특성 검사가 용이하게 이루어지며, 테스트 팁의 불량에 의해서 발생되는 테스트 에러와 잘못된 판단으로 인한 칩의 손실을 방지할 수 있다. 한편, 서브 카드는 에폭시형의 팁과 블레이드형의 팁을 모두 사용할 수 있으므로, 핀의 수가 다른 다양한 제품의 웨이퍼을 테스트할 수 있다. 그리고, 서브 카드와 같이 메인 카드에 설치할 수 있도록 패키지 카드를 제작하므로써 동일 칩으로 이루어지는 웨이퍼와 패키지 사이의 테스트 데이터 교환 및 제품 검토가 용이하다. 또한, 메인 카드와 서브 카드에서 테스트 팁이 실장되는 부분에 홀이 형성되므로, 팁을 실장시 납땜 작업에 의해서 발생되는 열이 분산되어 동판의 들뜸 및 벗겨짐을 방지할 수 있다.

Claims (7)

  1. 반도체 장치를 테스트하기 위한 공정에서 웨이퍼를 구성하고 있는 각 칩의 전기적 특성 검사에 사용되는 테스트 시스템에 설치되는 반도체 장치를 테스트하기 위한 프로브 카드에 있어서,
    상기 테스트 시스템에 전기적으로 연결되도록 결합되고, 테스트에 필요한 주요 전자 회로가 구성된 메인 카드 및;
    상기 반도체 장치의 단자와 접촉되는 테스트 팁이 설치되고, 상기 메인 카드의 일면에 착탈가능하도록 결합되는 서브 카드를 포함하는 것을 특징으로 하는 반도체 장치를 테스트하기 위한 프로브 카드.
  2. 제 1 항에 있어서,
    상기 메인 카드는 회로판상에 소정 크기로 관통되어 형성된 메인 중심홀과;
    상기 메인 중심홀에 대하여 서로 대칭되도록 형성되고, 적어도 한쌍의 메인 체결홀과;
    상기 메인 중심홀의 중심으로부터 같은 거리를 갖도록 관통되어 형성되고, 포그 핀이 결합되는 다수 개의 핀 홀과;
    상기 회로판의 일면에 위치하고, 상기 메인 중심홀의 가장자리와 핀 홀사이에 형성되며, 테스트 팁이 설치되는 다수 개의 박판 및;
    상기 박판상에서 관통되어 형성되는 적어도 하나의 방열홀을 포함하는 것을 특징으로 하는 반도체 장치를 테스트하기 위한 프로브 카드.
  3. 제 2 항에 있어서,
    상기 서브 카드는 회로판상에 소정 크기로 관통되어 형성되고, 상기 서브 카드가 상기 메인 카드에 결합되었을 때 상기 메인 중심홀과 같은 선상에 위치되는 서브 중심홀과;
    상기 서브 중심홀에 대하여 서로 대칭되도록 형성되고, 상기 서브 카드가 상기 메인 카드에 결합되었을 때 상기 메인 체결홀과 같은 선상에 위치되는 적어도 한쌍의 서브 체결홀과;
    상기 서브 중심홀의 중심으로부터 같은 거리를 갖도록 형성되고, 상기 서브 카드가 상기 메인 카드에 결합되었을 때 상기 포그 핀이 일단에 전기적으로 연결되며, 테스트 팁이 설치되는 다수 개의 박판과;
    상기 박판상에서 관통되어 형성되는 적어도 하나의 방열홀을 포함하는 것을 특징으로 하는 반도체 장치를 테스트하기 위한 프로브 카드.
  4. 제 2 항에 있어서,
    상기 웨이퍼의 칩을 사용하여 패키지된 반도체 장치의 단자와 전기적으로 연결되도록 회로가 구성되고, 상기 메인 카드의 일면에 착탈가능하도록 결합되는 패키지 카드를 포함하는 것을 특징으로 하는 반도체 장치를 테스트하기 위한 프로브 카드.
  5. 제 4 항에 있어서,
    상기 패키지 카드는 상기 회로판의 중심에 대하여 서로 대칭되도록 형성되고, 상기 패키지 카드가 상기 메인 카드에 결합되었을 때 상기 메인 체결홀과 같은 선상에 위치되는 적어도 한쌍의 패키지 체결홀과;
    상기 회로판의 중심으로부터 같은 거리를 갖도록 관통되어 형성되고, 상기 패키지 카드가 상기 메인 카드에 결합되었을 때 상기 포그 핀의 일단과 결합되는 다수 개의 핀 홀과;
    상기 회로판의 일면에 위치하고, 상기 반도체 장치가 결합되었을 때 상기 반도체 장치의 단자와 연결되는 다수 개의 패드 및;
    상기 패드와 소정 핀 홀을 전기적으로 연결시키는 패턴을 포함하는 것을 특징으로 하는 반도체 장치를 테스트하기 위한 프로브 카드.
  6. 제 3 항에 있어서,
    상기 테스트 팁은 에폭시 팁인 것을 특징으로 하는 반도체 장치를 테스트하기 위한 프로브 카드.
  7. 제 3 항에 있어서,
    상기 테스트 팁은 블레이드 팁인 것을 특징으로 하는 반도체 장치를 테스트하기 위한 프로브 카드.
KR1019970046196A 1997-09-08 1997-09-08 반도체 장치를 테스트하기 위한 프로브 카드 KR100268414B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019970046196A KR100268414B1 (ko) 1997-09-08 1997-09-08 반도체 장치를 테스트하기 위한 프로브 카드
TW087113561A TW418484B (en) 1997-09-08 1998-08-18 Probe card for testing semiconductor devices
JP25291898A JP4104740B2 (ja) 1997-09-08 1998-09-07 半導体装置をテストするためのプローブカード
US09/148,864 US6137296A (en) 1997-09-08 1998-09-08 Probe card for testing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970046196A KR100268414B1 (ko) 1997-09-08 1997-09-08 반도체 장치를 테스트하기 위한 프로브 카드

Publications (2)

Publication Number Publication Date
KR19990024826A true KR19990024826A (ko) 1999-04-06
KR100268414B1 KR100268414B1 (ko) 2000-11-01

Family

ID=19520993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970046196A KR100268414B1 (ko) 1997-09-08 1997-09-08 반도체 장치를 테스트하기 위한 프로브 카드

Country Status (4)

Country Link
US (1) US6137296A (ko)
JP (1) JP4104740B2 (ko)
KR (1) KR100268414B1 (ko)
TW (1) TW418484B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386680B1 (ko) * 2001-03-30 2003-06-02 한무웅 탐침고정수단이 구비된 보조기판을 갖는 프로브 카드 및그 제조방법
KR100710185B1 (ko) * 2005-11-14 2007-04-20 동부일렉트로닉스 주식회사 반도체 소자의 검사장치
KR101068446B1 (ko) * 2008-06-24 2011-09-29 티에스씨멤시스(주) 열 변형 보상 구조를 가진 프로브 카드
KR101329812B1 (ko) * 2007-05-25 2013-11-15 주식회사 코리아 인스트루먼트 프로브 어셈블리 및 이를 가지는 프로브 카드

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362516B1 (en) * 1997-04-03 2002-03-26 Motorola, Inc. Electronic apparatus
US6468098B1 (en) * 1999-08-17 2002-10-22 Formfactor, Inc. Electrical contactor especially wafer level contactor using fluid pressure
DE10039336C2 (de) * 2000-08-04 2003-12-11 Infineon Technologies Ag Verfahren zum Testen von Halbleiterschaltungen und Testvorrichtung zur Durchführung des Verfahrens
US7396236B2 (en) 2001-03-16 2008-07-08 Formfactor, Inc. Wafer level interposer
US6856150B2 (en) * 2001-04-10 2005-02-15 Formfactor, Inc. Probe card with coplanar daughter card
US6822542B2 (en) 2001-07-26 2004-11-23 Xytrans, Inc. Self-adjusted subminiature coaxial connector
US6498551B1 (en) 2001-08-20 2002-12-24 Xytrans, Inc. Millimeter wave module (MMW) for microwave monolithic integrated circuit (MMIC)
US6788171B2 (en) * 2002-03-05 2004-09-07 Xytrans, Inc. Millimeter wave (MMW) radio frequency transceiver module and method of forming same
US6674297B1 (en) 2002-07-09 2004-01-06 International Business Machines Corporation Micro compliant interconnect apparatus for integrated circuit devices
US6685498B1 (en) * 2002-09-27 2004-02-03 Ronald Jones Logic analyzer testing method and configuration and interface assembly for use therewith
US7307433B2 (en) * 2004-04-21 2007-12-11 Formfactor, Inc. Intelligent probe card architecture
US7671614B2 (en) * 2005-12-02 2010-03-02 Formfactor, Inc. Apparatus and method for adjusting an orientation of probes
US8760187B2 (en) * 2008-12-03 2014-06-24 L-3 Communications Corp. Thermocentric alignment of elements on parts of an apparatus
KR101021501B1 (ko) 2009-06-19 2011-03-16 엠텍비젼 주식회사 카드형 정보 매체 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4488111A (en) * 1982-06-01 1984-12-11 At&T Technologies, Inc. Coupling devices for operations such as testing
US4567432A (en) * 1983-06-09 1986-01-28 Texas Instruments Incorporated Apparatus for testing integrated circuits
JPS61182237A (ja) * 1985-02-08 1986-08-14 Oki Electric Ind Co Ltd プロ−ブカ−ド
JPH0792479B2 (ja) * 1993-03-18 1995-10-09 東京エレクトロン株式会社 プローブ装置の平行度調整方法
US6020747A (en) * 1998-01-26 2000-02-01 Bahns; John T. Electrical contact probe
US5952843A (en) * 1998-03-24 1999-09-14 Vinh; Nguyen T. Variable contact pressure probe

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386680B1 (ko) * 2001-03-30 2003-06-02 한무웅 탐침고정수단이 구비된 보조기판을 갖는 프로브 카드 및그 제조방법
KR100710185B1 (ko) * 2005-11-14 2007-04-20 동부일렉트로닉스 주식회사 반도체 소자의 검사장치
KR101329812B1 (ko) * 2007-05-25 2013-11-15 주식회사 코리아 인스트루먼트 프로브 어셈블리 및 이를 가지는 프로브 카드
KR101068446B1 (ko) * 2008-06-24 2011-09-29 티에스씨멤시스(주) 열 변형 보상 구조를 가진 프로브 카드

Also Published As

Publication number Publication date
JPH11148949A (ja) 1999-06-02
US6137296A (en) 2000-10-24
KR100268414B1 (ko) 2000-11-01
TW418484B (en) 2001-01-11
JP4104740B2 (ja) 2008-06-18

Similar Documents

Publication Publication Date Title
KR100268414B1 (ko) 반도체 장치를 테스트하기 위한 프로브 카드
US4721995A (en) Integrated circuit semiconductor device formed on a wafer
US5378981A (en) Method for testing a semiconductor device on a universal test circuit substrate
KR100712561B1 (ko) 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치
US5644247A (en) Test socket and method for producing known good dies using the test socket
JP4252491B2 (ja) 検査機能付きモジュール及びその検査方法。
KR20040080739A (ko) 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지
KR100216992B1 (ko) 복수의 전원배선이 형성된 검사용 기판
KR100679167B1 (ko) 동축케이블을 이용한 반도체 웨이퍼 테스트용 프로브 카드
KR100216894B1 (ko) Bga 반도체패키지의 전기테스트장치
KR100707878B1 (ko) 수직형 프로브 카드
KR100621760B1 (ko) 반도체 칩 테스트용 프로브 카드
US7459925B1 (en) Probe card
JP2928121B2 (ja) Ｉｃソケットの検査装置
KR200181401Y1 (ko) 반도체 집적회로 테스트용 다중 인터페이스 보드
KR100220916B1 (ko) 반도체 칩 검사용 소켓
KR0181100B1 (ko) 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조장치
KR19990018725A (ko) 반도체 웨이퍼 및 그의 전기적 특성 검사 방법
KR100190930B1 (ko) 베어 다이의 테스트 지그
KR100752220B1 (ko) 와이어 본딩용 섭스트레이트
JPH07111282A (ja) 半導体チップおよびそれを用いた半導体集積回路装置
JP2891908B2 (ja) 半導体集積回路の試験装置およびその試験方法
KR20060058521A (ko) 전자회로 검사용 프로브카드
KR950014752B1 (ko) 인쇄회로보드를 이용한 노운 굳 다이 제조방법
KR100290440B1 (ko) 프로브 카드의 가변 소자 장착 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110705

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee