KR950014752B1 - 인쇄회로보드를 이용한 노운 굳 다이 제조방법 - Google Patents

Abstract

내용 없음.

Description

인쇄회로보드를 이용한 노운 굳 다이 제조방법

제1도는 이 발명에 따른 반도체 칩 홀딩소켓의 일실시예를 나타내는 평면도.

제2도는 이 발명에 따른 오는 굳 다이를 제조하기 위한 인쇄회로보드의 일실시예를 나타내는 도면.

제3도는 이 발명에 따른 반도체 칩 홀딩장치의 일실시예를 나타내는 평면도.

제4도는 제3도의 정단면도이다.

이 발명은 노운 굳 다이 어레이(Known Good Die Array : 이하, KGD 어레이라 한다) 제조방법에 관한 것으로서, 특히 인쇄회로보드상에 마련된 테스트 패턴들과 이 테스트 패턴들과 인접하여 형성된 관통홀에 삽입되는 반도체 칩 홀딩소켓에 다수개의 베어 칩을 실장한 후, 번인 테스트를 거쳐서 순수한 무결함의 노운 굳 다이를 제조하는 인쇄회로보드를 이용한 노운 굳 다이 제조방법에 관한 것이다.

일반적으로 반도체 칩은 제조된 후에 제품의 신뢰성을 확인하기 위하여 각종 테스트를 실시한다. 상기 테스트는 반도체 칩의 모든 입출력단자를 테스트 신호 발생회로와 연결하여 정상적인 동작 및 단선 여부를 테스트하는 전기적 테스트와, 상기 반도체 칩의 전원 입력단자등 몇몇 입출력 단자들을 테스트 신호 발생회로와 연결하여 정상 동작 조건보다 높은 온도, 전압 및 전류등으로 스트레스를 인가하여 반도체 칩의 수명 및 결함 발생 여부를 체크하는 번인 테스트가 있다. 예를들어 디램(DRAM)의 경우는 통상 결함이 있는 기억회로, 기억 셀 및 배선등을 체크하는 번인 테스트 방법이 있다.

결과적으로, 반도체 칩은 번인 테스트시 정상 상태에서 사용될 때 어떤 장애를 일으킬 우려가 있는 그러한 결함, 예를들어 게이트 산화막의 절연막 파괴등이 반드시 발생된다. 그러므로 번인 테스트는 테스트를 실시하는 동안 결함이 발생된 칩을 검출하여 출하전에 미리 제거함으로써 제품의 신뢰성을 보장하는 것이다.

그런데 웨이퍼에서 분리된 보통의 베어 칩 상태로는 테스트 신호 발생회로와의 전기적 연결이 어려워 전기적 및 번인 테스트가 거의 불가능하다. 그러므로 통상 전기적 및 번인 테스트는 반도체 칩이 몰딩부재, 예를들어 에폭시 몰딩 컴파운드(Epoxy Molding Compound ; 이하 EMC라 약칭함)로 패키징된 상태에서 실시하게 된다.

여기에서, 상기 반도체 패키지의 기본형은 다이패드상에 테스트를 거치지 않은 반도체 칩이 실장되어 있으며, 상기 칩의 본딩패드들과 리드들의 일측이 와이어로 연결되어 있고, 상기 칩 및 와이어를 감싸 보호하는 반도체 패키지의 몸체가 형성되어 있다.

상기 반도체 패키지 몸체 외부로 상기 리드들의 타측인 외부 리드들이 돌출되어 있으며, 상기 외부리드들이 삽입될 수 있는 소켓 구멍을 구비한 테스트 소켓에 상기 반도체 패키지의 외부 리드들을 삽입한 후, 상기 테스트 소켓을 다시 번인 테스트 기판에 장착하여 번인 테스트를 실시한다.

그러나 상기와 같은 반도체 패키지는 고밀도 실장에 한계가 있어 최근에는 패키지를 이용하지 않고 다수개의 베어 칩(Bare chip)을 절연 세라믹 기판상에 직접 실장하는 플립 칩(Flip chip)을 이용한 멀티 칩(Multi chip) 제조 기술이 개발되어, 고속, 대용량 및 소형이면서 대규모 집적도를 이룰 수 있는 많은 반도체 칩 집적방법들이 제안되어 있다. 이들중 한가지 대표적인 방법이 멀티 칩 모듈(Multi Chip Module ; 이하 MCM 이라 약칭함)이다.

그러나, 상기 MCM은 다음과 같은 이유 때문에 기술적 및 경제적으로 많은 제한을 받는다. 즉, 종래의 단일 반도체 칩 패키징 기술에 비하여 다수개의 반도체 칩이 내장되는 MCM은 집적 규모는 커졌지만 생산수율은 현저히 낮아 생산 비용이 매우 증대되는 문제점이 있어 MCM의 충분한 시장 확보에 어려움이 있다. 특히, 상기 MCM의 가장 어려운 문제점은 생산수율과 직접 관련되는, 테스트가 완료되어 종래 패키징 기술에서와 같은 고정도의 신뢰성이 인정되는 노운 굳 다이의 충분한 확보가 어렵다.

이와 같이 MCM에 적용되는 노운 굳 다이의 중요성에 대한 인식이 높아가고 있음에도 불구하고, 저가의 노운 굳 다이를 대량생산하는 데는 상당한 난점이 있다. 즉, 웨이퍼에서 분리된 단일 베어 칩은 외부리드가 없으므로 상기 반도체 패키지 테스트에 적용되는 테스트 소켓을 이용할 수 없어, 베어 칩 상태에서 인쇄회로보드(Printed Circuit Board ; 이하 PCB라 약칭함)상에 설치되기 이전에 전기적 및 번인 테스트를 할 수 없는 문제점이 있다.

이러한 문제점을 해결하기 위한 기술로서, 핫 척 프르브(hot chuk probe)방법, 탭(TAB ; tape automated bonding)방법, 플립칩 테스트 소켓 어댑터(Flip chip test socket adapter)를 사용하는 방법, 웨이퍼 레벨 테스트 방법 및 테스트 하우징에 의해 제공된 노운 굳 다이 제조방법등 다양한 방법이 개발되고 있다. 이들 방법들은 나름대로의 장점이 있으나 노운 굳 다이의 대량 생산을 위한 단가의 절감 측면에서 모두 단점을 갖고 있다.

이러한 방법들을 개략적으로 살펴보면 다음과 같다.

먼저, 핫 척 프르브 방법은 웨이퍼 상태의 베어 칩의 본딩패드들과 접촉될 수 있는 단자들을 구비한 핫 척 프르브를 칩의 본딩패드에 접촉시킨 후, 테스트를 실시하는 방법으로서, 웨이퍼 상태에서 별도의 추가 공정이 불필요하며, 웨이퍼 상태로 수요자에게 공급할 수 있는 이점이 있으나, 테스트에 많은 시간이 소요되며, 다른 종류의 반도체 칩에는 별도의 핫 척 프르브를 제작하여야 하므로 제조 단가가 상승하는 문제점이 있다.

상기 탭 방법은 절연 필름상에 금속박막 리드들이 형성되어 있는 테이프 캐리어의 리드들의 일측상에 웨이퍼에서 절단되어 있는 반도체 칩을, 범프를 개재시켜 실장한 후, 상기 리드들의 타측을 테스트 단자들과 연결하여 테스트를 실시하는 방법이다.

상기 플립칩 테스트 소켓 어댑터를 사용하는 방법은 미합중국 특허번호 제5,006,792호에 개시되어 있는 것으로서, 칩의 본딩패드마다 솔더범프(Solder bump)를 형성한 베어 칩 상태에서, 이를 전용 어댑터에 삽입하여 테스트를 실시한다. 상기 테스트 소켓 어댑터는 삽입될 반도체 칩의 솔더범프와 대응 접속되는 캔틸 레버 빔(Cantilever beams)들이 형성된 기판을 구비한다. 상기 기판은 케이스내에 수납되며, 상기 케이스의 밖으로 돌출되어 있는 입출력 단자들이 번인 테스트 기판상에 삽입되어 번인 테스트가 실시된다.

상기의 탭 방법 및 테스트 소켓 어댑터를 사용하는 방법은 이미 보편화되어 있는 탭 기술을 사용할 수 있으며, 패키징 이전의 베어 칩 상태에서 테스트를 가능하게 하는 장점이 있다.

그러나, 단일 반도체 칩의 본딩패드 상에 범프를 형성하는 공정은 고집적화에 따른 본딩패드간의 미세 피치화로 높은 정밀도를 요하는 고가의 장비가 필요하게 되며, 테스트시 개별 반도체 칩을 다루어야 하기 때문에 칩 핸들링이 어렵고, 소량의 칩이 테스트되므로 통상의 반도체 패키지에 비하여 단가가 매우 높은 문제점이 있다.

또한 탭 방법에 따른 테이프 케리어는 한번 사용된 후 재사용이 불가능하며, 상기 테스트 소켓 어댑터를 사용하는 방법은 테스트 소켓의 구조가 복잡하여 제조가 매우 어려운 문제점이 있다.

또한 웨이퍼 레벨 테스트는 웨이퍼 상의 모든 칩에 접촉단자를 연결시킨 후, 일괄적으로 테스트를 실시하는 이상적인 방법이지만, 모든 칩의 본딩패드들과 대응되는 접촉단자 제작이 현실적으로 불가능하며, 동일기판에 따른 노이즈 발생등의 문제점이 있다.

따라서 이 발명은 상기한 단점을 해소하기 위한 것으로서, 이 발명의 목적은 반도체 제조공정을 이용하여 웨이퍼에서 분리된 다수개의 반도체 칩을 칩 홀더소켓에 실장한 후, 일괄적으로 전기적 및 번인(Burn in) 테스트를 실시하여 모든 테스트를 마친 무결함의 베어 칩인 노운 굳 다이를 대량으로 제조할 수 있는 인쇄회로보드를 이용한 노운 굳 다이 제조방법에 관한 것이다.

이 발명의 다른 목적은 칩 홀더를 이용하여 모든 테스트를 마친 무결함의 베어 칩인 노운 굳 다이를 대량으로 제조함으로써 로코스트화가 가능한 인쇄회로보드를 이용한 노운 굳 다이 제조방법에 관한 것이다.

상기한 목적을 달성하기 위한 이 발명에 따른 인쇄회로보드를 이용한 노운 굳 다이 제조방법의 특징은, 키트형태로된 반도체 기판상에 반도체 칩 지지수단과 진공홀을 형성하고 있는 칩 홀더소켓을 제조하는 단계와 ; 상기 칩 홀더소켓을 실장할 수 있도록 테스트 패턴이 형성되어 있는 그 주면에 관통홀을 형성하고 있는 인쇄회로보드를 제조하는 단계와 ; 상기 인쇄회로보드상에 마련된 다수개의 요흠에 반도체 칩 보호용 보호케이스를 안착시키는 단계와 ; 상기 보호 케이스와 인쇄회로보드상에 각각 마련된 요홈에 조임나사로 보호 케이스를 고정시키는 단계와 ; 상기 인쇄회로보드를 번인 테스트 기판에 삽입하여 번인 테스트를 실시하는 단계로 구성되는 점에 있다.

이하, 이 발명에 따른 인쇄회로보드를 이용한 노운 굳 다이 제조방법에 대한 하나의 실시예를 첨부된 도면을 참조하여 설명한다.

제1도는 이 발명에 따른 반도체 칩 홀딩소켓의 일실시예를 나타내는 평면도이다.

상기 반도체 칩 홀딩소켓은 키트형태의 사각형상의 반도체 기판(10)과 반도체 칩 지지수단(11), (12)과 반도체 칩 지지수단(11), (12)의 중앙부에 형성된 3개의 진공홀(13)을 갖는다.

여기서 상기 진공홀(13)은 칩 어셈블리, 와이어 본딩, 번인 테스트 그리고 와이어 컷팅시 칩의 유동을 방지하기 위하여 진공틀을 사용하기 위한 홀이다.

상기한 칩 홀딩소켓은 준비된 반도체 기판(10)의 최외각 주변에 일자형태 또는 굴곡형태의 매립홀을 뚫은 다음 상기의 매립홀에 반도체 칩 지지수단(11), (12)을 각각 삽입하여 형성한다. 이때, 상기 반도체 칩 지지수단(11), (12)에 적용되는 금속부재로서 탄성력을 갖는 와이어, 금속판, 스플이중 어느 하나를 선택하여 사용함을 인지하여야 한다.

그 다음 상기 반도체 칩 지지수단(11), (12)의 내부에 진공틀을 사용할 수 있도록 진공홀(13)을 뚫어 칩 홀딩소켓의 제조를 완료한다.

제2도는 이 발명에 따른 노운 굳 다이를 제조하기 위한 인쇄회로보드의 일시예를 나타내는 도면이다.

제2도를 참조하면, 상기 인쇄회로보드(20)는 일정한 형태의 테스트 패턴(21)을 형성한 후, 상기 테스트(21) 패턴을 둘러싸고 있는 중심부에 제1도의 칩 홀더소켓(10)을 실장할 수 있도록 적어도 하나이상의 관통홀(22)을 형성한다.

그 다음 상기 인쇄회로보드(20)의 하단부에는 번인 테스트 기판(도시생략됨)에 인쇄회로보드(20)가 삽입될 수 있도록 다수개의 태브(25)가 형성되어 있고, 상기 인쇄회로보드(20)의 상단부의 주변에는 제4도에 도시된 보호 게이스(31)의 파일롯트 핀(도시생략됨)과 조임나사(34)가 삽입될 수 있도록 다수개의 요홈(23), (24)들이 형성되어 있다.

따라서 상기 칩 홀더소켓(10)을 실장할 수 있도록 테스트 패턴(21)이 형성되어 있는 그 주면에 관통 홀(22)을 형성하고 있는 인쇄회로보드(20)가 제조된다.

제3도는 이 발명에 따른 반도체 칩 홀딩장치의 일실시예를 나타내는 평면도이다.

제3도를 참조하면, 상기 칩 홀딩장치(30)는 제3도의 인쇄회로보드(20)상에 마련된 관통홀(22)들에 다수개의 칩 홀더소켓(32)을 삽입한 후, 상기 칩 홀더소켓(32)에 적어도 하나 이상의 베이 칩(33)을 안착시킨다.

다음 상기 베어 칩(33)의 본딩패드(도시생략됨)와 인쇄회로보드(20)상에 마련된 테스트 패턴(21)를 와이어 본딩하여 전기적으로 접속시킨다.

그 다음, 상기 칩 홀더소켓(32)에 안착된 베어 칩(33)을 보호할 수 있도록 보호 케이스(31)의 파일롯트핀(도시생략됨)을 인쇄회로보드(20)상에 마련된 요홈(22)에 삽입한 후, 조임나사로 고정시킨다.

제4도는 제3도의 정단면도를 나타내는 것으로서, 인쇄회로보드(30)와 보호 케이스(31) 사이에 베어 칩을 실장하고 있는 칩 홀딩소켓의 내장영역(AR)이 마련되어 있으며, 상기 인쇄회로보드(30)와 보호 게이스(31)는 조임나사(34)에 의해 고정되어 있다.

한편, 상기와 같은 반도체 칩 홀딩장치는 인쇄회로보드(30)의 하단부에 형성되어 있는 태브(25)에 의해 번인 테스트 기판(도시생략되)에 삽입되어 번인 테스트를 실시하게 되는데, 여기서 상기 번인 테스트에 관한 상세한 설명은 일반적으로 널리 알려져 있기 때문에 생략하기로 한다.

이어서 전기적 테스트와 번인 테스트가 끝난후에는 조임나사를 풀어서 보호 케이스를 제거한 다음 다이아몬드 블레이드(Diamond Blade)나 레이저 빔을 이용하여 테스트 패턴에 본딩된 와이어를 제거하게 되는데 절단후의 와이어 볼은 절단시 어떤 부위를 절단하느냐에 따라 약 25μm에서 50μm까지 와이어 볼의 높이가 조절된다. 이때 잔존한 와이어 볼은 후속공정에서 범프로 사용되거나 재차 와이어 본딩하는데 이용될 수 있다.

상기한 바와 같이 이 발명에 따른 인쇄회로보드를 이용한 노운 굳 다이 제조방법은 키트형태로된 반도체 기판상에 반도체 칩 지지수단과 진공홀을 형성하고 있는 칩 홀더소켓을 제조하는 단계와 ; 상기 칩 홀더소켓을 실장할 수 있도록 테스트 패턴이 형성되어 있는 그 주면에 관통홀을 형성하고 있는 인쇄회로보드를 제조하는 단계와 ; 상기 인쇄회로보드상에 마련된 다수개의 요상에 반도체 칩 보호용 보호케이스를 안착시키는 단계와 ; 상기 보호 케이스와 인쇄회로보드상에 각각 마련된 요홈에 조임나사로 보호 케이스를 고정시키는 단계와 ; 상기 인쇄회로보드를 번인 테스트 기판에 삽입하여 번인 테스트를 실시하는 단계로 구성되어 한번의 테스트 공정으로 다량의 노운 굳 다이를 얻을 수 있는 이점이 있다.

상기한 바와 같이 이 발명에 따른 인쇄회로보드를 이용한 노운 굳 다이 제조방법은 인쇄회로 보드에 마련된 관통홀에 여러가지 형태의 반도체 칩 홀딩소켓을 제조하여 사용할 수 있기 때문에 이 발명의 기술적 사상이 벗어나지 않는 범위내에서 본 실시예에 국한되지 않고 다양한 변조 변화가 가능함은 자명하다.

Claims (5)

1. 키트형태로된 반도체 기판상에 반도체 칩 지지수단과 진공홀을 형성하고 있는 칩 홀더소켓을 제조하는 단계와 ; 상기 칩 홀더소켓을 실장할 수 있도록 테스트 패턴이 형성되어 있는 그 주면에 관통홀을 형성하고 있는 인쇄회로보드를 제조하는 단계와 ; 상기 인쇄회로보드상에 마련된 다수개의 요홈에 반도체 칩 보호용 보호케이스를 안착시키는 단계와 ; 상기 보호 케이스와 인쇄회로보드상에 각각 마련된 요홈에 조임나사로 보호 케이스를 고정시키는 단계와 ; 상기 인쇄회로보드를 번인 테스트 기판에 삽입하여 번인 테스트를 실시하는 단계로 구성됨을 특징으로 하는 인쇄회로보드를 이용한 노운 굳 다이 제조방법.
2. 제1항에 있어서, 상기 반도체 칩 지지수단은 일자형 또는 중앙 굴곡부를 갖도록 형성함을 특징으로 하는 인쇄회로보드를 이용한 노운 굳 다이 제조방법.
3. 제1항에 있어서, 상기 반도체 칩 지지수단은 탄성력을 갖도록 반도체 기판상에 매립 돌출됨을 특징으로 하는 인쇄회로보드를 이용한 노운 굳 다이 제조방법.
4. 제1항에 있어서, 상기 인쇄회로보드의 하단부에는 다수개의 태브가 형성됨을 특징으로 하는 인쇄회로보드를 이용한 노운 굳 다이 제조방법.
5. 제1항에 있어서, 상기 보호 케이스는 조임나사에 의해 인쇄회로보드와 착탈 가능하도록 배치됨을 특징으로 하는 인쇄회로보드를 이용한 노운 굳 다이 제조방법.