JPH07221146A - 半導体デバイス用非破壊相互接続システム - Google Patents

半導体デバイス用非破壊相互接続システム

Info

Publication number
JPH07221146A
JPH07221146A JP6267737A JP26773794A JPH07221146A JP H07221146 A JPH07221146 A JP H07221146A JP 6267737 A JP6267737 A JP 6267737A JP 26773794 A JP26773794 A JP 26773794A JP H07221146 A JPH07221146 A JP H07221146A
Authority
JP
Japan
Prior art keywords
die
semiconductor device
contact
socket
carrier assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6267737A
Other languages
English (en)
Inventor
Randal D Roebuck
ディー.ローバック ランダル
Fariborz Agahdel
アガーデル ファリボルツ
Salvatore P Rizzo
ピー.リッツオ サルバトーレ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH07221146A publication Critical patent/JPH07221146A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/02Arrangements of circuit components or wiring on supporting structure
    • H05K7/10Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1053Plug-in assemblages of components, e.g. IC sockets having interior leads
    • H05K7/1061Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by abutting
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0483Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】 半導体デバイス対して損傷を与えることなく
試験することのできる相互接続システムを得る。 【構成】 本相互接続システム(8)は、引き込み可能
なコンタクト部分(14)を備えた複数個の導体(4
6)を有するソケット(12)と、前記ソケット(1
2)上に搭載されて半導体デバイス(21)を運ぶため
のキャリアアセンブリ(40)とを含む。キャリアアセ
ンブリ(40)は、弾性的メンブレン(20b)を有す
る基板(17)、弾性的メンブレン(20b)の上面上
にあってボンディングパッドにコンタクトするためのコ
ンタクトバンプ(24)、ボンディングパッドがコンタ
クトバンプ(24)と揃うように半導体デバイスを位置
決めするためのフェンス(30)を含む。弾性的メンブ
レン(20b)は薄膜相互接続(20)の一部である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体デバイスに関する
ものであり、更に詳細には半導体デバイス用の非破壊相
互接続システムに関する。
【0002】
【従来の技術】半導体産業分野は、複数の集積回路(I
C)ダイを収容する電子モジュールの開発に伴って、実
装密度の新しい世代に突入しようとしている。半導体デ
バイスのクロック速度、入出力数、ダイ密度、およびパ
ッド密度の最近の増大傾向によって、マイクロプロセッ
サ、ASICデバイス、および記憶デバイス等の互いに
異なる多様な集積回路を一緒に実装して、マルチチップ
モジュール(MCM)とし、ハイブリッド化して高性能
な製品を製造することをが好ましいものとなってきた。
【0003】マルチチップモジュールの開発を成功させ
る鍵となるものとして産業界が注目している因子は、”
既知良品ダイ(known good die:KG
D)”のアベイラビリティである。既知良品ダイという
のは、所望される寿命期間にわたって信頼性ある動作を
行うことのできる非常に高い信頼水準にあるダイのこと
である。数多くのダイを1つのマルチチップモジュール
として搭載することで、異なるダイの持つ個々の歩留ま
りの合成効果は問題となるところである。例えば、20
個のダイを組み合わせて1つのマルチチップモジュール
(MCM)を作り上げるとして、それぞれのダイが95
%の歩留まりであるとすれば、作り上げられるMCM一
次試験パス(first pass test)の歩留
まりはほんの35%でしかないということになる。その
ような低い歩留まりでは、好ましくない品質の材料のス
クラップを作ることになり、非常に高価につく労力を要
する再作業を強いられることにもなる。既知良品ダイを
使用することは、チップファースト(chip fir
st)あるいはチップラスト(chip last)の
いずれの方式においても、マルチチップモジュールを製
造する場合の一次試験パスの歩留まりを最適化するため
に必要なことである。
【0004】半導体ダイは時間を掛けて試験すると初期
故障を起こすものがあるので、潜在的な欠陥ダイを発見
し、それらを残りの既知良品ダイから分離するために昇
温条件での”バーンイン(burn−in)”試験が行
われる。潜在的な欠陥ダイを廃棄し、残りの既知良品ダ
イだけをそれらの最終的な実装形態に使用する。現行の
1つの試験方法ではウエハレベルでの試験として機械的
なプローブ針を使用している。この方法の欠点は、機械
的プローブ針が密度性能を制限し、ボンディングパッド
上に痕跡という形の多量の損傷を残すことである。それ
らの痕跡はチップ”ファースト”のMCMアセンブリ方
式では受け入れられない。別の現行の試験方法はダイレ
ベルでの試験にTAB(テープ自動化ボンディング)テ
ープを使用するものである。この方法の欠点は、高密度
形態のTABテープが高価であり、実装方式へ適用する
ために回路領域を必要とするということである。更に、
TABテープのアベイラビリティは現在の時点では限ら
れている。
【0005】現状で最も広く使用されている既知良品ダ
イ(KGD)を得るための方法は、そのダイを実装し、
そのダイをパッケージ中で試験し、そのダイをパッケー
ジから取り外すものである。この方法で必要とされる追
加材料や処理の手間はこの試験方法を非常に高価なもの
としている。更に、この一時的な実装方法では、パッケ
ージの信号リード線をワイヤボンディングするために、
ダイが追加のあるいは細長いパッドを持つことが必要と
なるために、集積回路密度が低下せざるを得なくなる。
この試験方法はまた、試験パッケージからダイを取り外
した後で、ダイが最終的な実装形態に組み立てられる前
にボンディングワイヤが破損してしまうという事実のた
めに、ダイの信頼性に悪影響を与える。ボンディングワ
イヤを取り外すことはデバイス上のボンディングパッド
の損傷につながる可能性が高く、低歩留まりのボンディ
ングとなる。
【0006】現状の試験方法によれば、製造者はマルチ
チップモジュールまたはハイブリッドを組み立てるの
に、予め試験されているが損傷を持つ半導体ダイを用い
るか、あるいは試験または調整されていないダイを用い
るかのいずれを選択するか決断しなければならない。
【0007】従って、半導体ダイまたはウエハを、それ
らに対して損傷を与えることなく試験することのできる
相互接続システムに対する需要が存在する。
【0008】
【実施例】図1は本発明の第1の実施例に従うダイレベ
ルでのバーンイン試験用相互接続システム8の分解鳥瞰
図である。バーンイン試験用相互接続システム8は従来
のバーンインオーブン中で使用され、ボンディングバッ
ドあるいはダイの表面パッシベーションを損傷すること
なしに半導体ダイを完全に試験および調整することを許
容する点で非破壊的である。バーンイン試験用相互接続
システム8は、バーンイン試験用ボード10、バーンイ
ン試験用ボード10上に搭載されるソケット12、およ
び半導体ダイにとって一時的なパッケージとなる、ソケ
ット12中へ挿入されるダイキャリアアセンブリ40を
含んでいる。
【0009】バーンイン試験用ボード10は、半導体ダ
イを試験するために用いられるバーンイン試験装置(図
示されていない)へつながれる。バーンイン試験用ボー
ド10は、試験される半導体ダイとバーンイン試験装置
との間で信号のやりとりを行うために、バーンイン試験
用ボード10上にある複数個のメッキされたスルーホー
ルへつながれた導電性トレース(図示されていない)を
有する印刷配線基板である。
【0010】バーンイン相互接続システム8のソケット
12はバーンイン試験用ボード10上に搭載でき、試験
されるダイ21を収容するダイキャリアアセンブリ40
を受け入れ、しっかり保持することができる。ソケット
12は、ベース42、カバー44、および複数個の電気
的導体46を含む。各導体46は、ソケット12をバー
ンイン試験用ボード10へ電気的につなぐために、対応
するメッキされたスルーホール11中へ挿入されるよう
になった、ベース42の底から突出する電気的コネクタ
ピン13に終端する。ソケット12は、ピン13をバー
ンイン試験用ボード10中の対応するメッキされたスル
ーホール11中へ挿入することによって、ダイ21を試
験するためのバーンイン試験用ボード10上へ搭載され
る。
【0011】各導体46はまた、ダイキャリアアセンブ
リ40をソケット12中に選択的に保持し、コンタクト
するためのパッドコンタクト部分14を含む。コンタク
ト部分14はベース42の直上に開口52を定義する。
カバー44をベース42に向かって押す圧力を加えるこ
とによって、導体46のコンタクト部分14がベース4
2の端部に向かって引き込まれ、開口52の寸法が広が
る。ダイキャリアアセンブリ40の基板17と開口52
との相対的な寸法は、カバー44がベース42に向かっ
て押され、パッドコンタクト部分14を引き込む場合だ
けに基板17が開口52を通過できるようなものとなっ
ている。
【0012】ダイキャリアアセンブリ40は、カバー4
4をベース42に向かって押し、開口52の寸法を広げ
るようにコンタクト部分14を移動させることによって
ソケット12中へ挿入される。次に、ダイキャリアアセ
ンブリ40が開口52を通過して、ベース42の上面上
に設置される。カバー44に掛かる圧力を解放すると、
コンタクト部分14は元の位置に戻って基板17上のパ
ッド18にコンタクトし、それによってダイキャリアア
センブリ40をベース42の上面に対してしっかりと固
定することになる。
【0013】ダイキャリアアセンブリ40は、その上に
試験されるダイ21が設置されるようになった基板アセ
ンブリ54を含み、それは試験されているダイ21か
ら、ソケット12中の導体46およびバーンイン試験用
ボード10中の導電性トレースを経て試験装置へ信号を
分配する。ダイキャリアアセンブリ40はまた、蓋2
3、ラッチ32、圧力ネジ31、ネジ付きカップリング
31b、およびダイ21を基板アセンブリ54に対して
固定するプラグネジ31cを含む。ダイキャリアアセン
ブリ40はまた、ダイ21が裏面アース(backsi
de ground)またはバイアス電力(power
bias)を必要とする時に、裏面アースまたはバイ
アス電力をダイ21へ供給するためのオプションのバイ
アスクリップ36を含むこともできる。
【0014】基板アセンブリ54は、金属のベース17
aを有する基板17を含み、それは例えば、ベース17
aの上面を覆って形成された薄膜相互接続20を備えて
いる。薄膜相互接続20はポリイミドのような重合体誘
電膜の単一層20aを含むことができ、その上には導電
性信号トレース19が形成される。これとは異なるやり
方として、薄膜相互接続20は、薄膜重合体誘電膜の複
数層20aを含み、各層20a上に導電性信号トレース
19が形成されたものであってもよい。多重層の薄膜相
互接続については、ここに参考のために引用する米国特
許第5,123,850号に述べられている。底部から
ベース17aを貫通して開口17bがエッチされ(図5
参照)、薄膜相互接続20の一部にぴんと張った、弾性
的メンブレン20bが形成される。膜層20aおよびベ
ース17a用の材料としては、高温および低温の条件下
で、メンブレン20bがぴんと張った、あるいは張力状
態にあることを保証するような熱膨張係数のものに選ば
れる。
【0015】位置決め孔34がベース17aおよび薄膜
相互接続20を貫通して延びて、ベース42から突出す
る位置決めピン35を受け取るようになっている。位置
決め用のピン35および孔34は、試験用ボード10を
介して供給される試験信号がダイ21上の正しいボンデ
ィングパッドへつながれることを保証するように、単一
の方向においてのみダイキャリアアセンブリ40がソケ
ット12中へ挿入されることを許容している。ソケット
12のベース42上でのダイキャリアアセンブリ40の
位置決めを行うために、孔34とピン35による方法の
代わりに、その他の機械的または光学的位置決め法を採
用することもできる。
【0016】基板17はまた、薄膜相互接続20の上面
上に形成され、付随する信号トレース19へ電気的につ
ながれた複数個の導電性パッド18を含む。パッド18
は薄膜相互接続20の周囲に形成され、そのため各パッ
ド18は、ダイキャリアアセンブリ40がソケット12
中へ挿入された時に、以下に述べるように、導体46の
パッドコンタクト部分14の付随する1つと接触するよ
うになっている。
【0017】基板17はまた、薄膜相互接続20の上面
上に形成されて、ダイ21のボンディングパッドへコン
タクトまたはプローブ接触するために、付随する信号ト
レース19へ電気的につながれた複数個の導電性コンタ
クトバンプ24を含む。バンプ24は、ダイ21がダイ
キャリアアセンブリ40中に搭載される時に、ダイ21
のボンディングパッドとバンプ24との間の電気的接続
特性を増進するための酸化物中に浸透する粒子を含んで
いる。酸化物中を浸透する粒子を含む適当なバンプ組成
については、ここに参考のために引用する米国特許第
5,083,697号に述べられている。バンプ24は
薄膜相互接続20の中心に向かって形成され、パッド1
8によって取り囲まれている。バンプ24はダイ21の
底面上にある付随するボンディングパッド(図示されて
いない)とコンタクトするようなパターンに配置され
る。薄膜相互接続20上の信号トレース19は各バンプ
24を付随するパッド18へ電気的に接続する。
【0018】基板17はまた、信号トレース19を覆っ
て薄膜相互接続20の表面上に形成されたフェンス30
を含む。フェンス30はコンタクトバンプ24を取り囲
み、光学的位置決め法を用いて自動的に、または手動に
よってダイ21が試験のために設置されるキャビティ3
0aを定義する。フェンス30は信号トレース19を覆
って薄膜相互接続20上に堆積された重合体で形成する
ことができる。フェンス30はダイ21の横方向の動き
を制限し、それによって、ダイ21が試験のためにキャ
ビティ30a中に設置されるときに、ダイ21のボンデ
ィングパッドがバンプ24とコンタクトしたままにある
ことを保証する。フェンス30はまた、ダイ21の端部
を保護する役目も持つ。ダイ21が手動によってロード
される場合、フェンス30はまた、薄膜相互接続20上
でのダイ21の機械的位置決めを手助けする。基板アセ
ンブリ54はまた、薄膜相互接続20の底面から上方へ
延びる柱29を含む。
【0019】ダイキャリアアセンブリ40の蓋23、ラ
ッチ32、および圧力ネジ31は共同で作用して試験中
のダイ21に圧力を与え、それをキャビティ30a中に
しっかり固定する。蓋23は孔23aと凹み部分23b
とを有する。蓋23はアルミニウムのような、硬くて、
しかも好ましくは熱伝導性の材料から作られ、それによ
って蓋23が試験中にダイ21によって生成される熱を
放散させるヒートシンクとして働くようになっている。
蓋23には、もし必要なら、より効率的に放熱するため
にフィンまたはフィンガー(図示されていない)を備え
ることもできる。ダイ21がフェンス30によって定義
されるキャビティ30a中に設置された後、ダイ21と
コンタクトするように蓋23がかぶせられ、柱29が開
口23aを貫通するようにされる。
【0020】ラッチ32はアルミニウムのような硬い材
料から作られ、ネジを切った孔32aと固定用の孔32
bとを有している。孔32bはそれぞれ第1の部分と第
2の部分、32cと32dを有する。部分32cは柱2
9の頭部29aが通過することができるだけ十分大き
い。部分32dは柱29の頭部29aが通り抜けるほど
は大きくないが、柱29のシャフト部分29bを受け入
れるには十分だけ大きい。ネジを切った孔32aはバネ
を備える先端部31aを有する圧力ネジ31を受け取
る。
【0021】ダイ21とコンタクトするように蓋23が
設置された後、孔32bの部分32cが柱29と揃い、
バネを備えた先端部31aが蓋23の凹み部分23bと
揃うようにして、蓋23の上にラッチ32が設置され
る。ラッチ32は次に、圧縮状態のバネを備えた先端部
31aによって蓋23に向かって押しつけられ、柱29
の頭部29aがラッチ32の上に来るようにされる。次
に、ラッチ32を回転させて、柱29のシャフト29b
が孔32aの孔部分32d中に受け取られるようにされ
る。バネを備えた先端部31aはラッチ32の上面を柱
29の頭部29aに向かって押し、ラッチ32を所定の
場所へ固定する。バネを備えた先端部31aはまた、蓋
23をダイ21に向かって押し、ダイ21を所定の場所
にしっかり固定するための圧力を供給する。ネジ付きの
カップリング31bを圧力ネジ31の上へネジ込んで、
カップリング31b中へネジ込まれたプラグネジ31c
をラッチ32とコンタクトさせることができ、圧力ネジ
31の動きを阻止することができる。
【0022】裏面アースまたはバイアス電力を要求する
半導体ダイに対しては、ダイキャリアアセンブリ40は
バイアスクリップ36を備えることができる。バイアス
クリップ36はアルミニウムのような導電性材料から作
られ、ふた23とダイ21の裏面との間に挟まれる。バ
イアスクリップ36は、薄膜相互接続20上のそれらの
信号トレース19と接触する複数個の導電性タブ36b
を有し、それらが半導体ダイ21に対して裏面アースま
たはバイアス電力を提供するための電力またはアースを
供給する。
【0023】図2は基板アセンブリ54の分解鳥瞰図で
ある。上で図1に関して説明したように、基板アセンブ
リ54は、柱29、ベース17aを有する基板17、ベ
ース17aの上面を覆う信号トレース19を有する薄膜
相互接続20、複数個の導電性パッド18、複数個の導
電性で酸化物浸透性のコンタクトバンプ24、およびフ
ェンス30を含む。基板アセンブリ54はまた、後板1
6、環状バネ25、シム(shim)26−28、およ
び後板スペーサー33を含む。後板スペーサー33は、
ダイキャリアアセンブリ40がソケット12中へ挿入さ
れる時、パッド18がコンタクト部分14と電気的にう
まくコンタクトすることを保証する厚さを有する。
【0024】後板16は、基板17中の孔17bを通
し、後板スペーサー33中の孔33aを通して柱29を
貫通させ、更に後板16中のネジを切った孔16a中へ
柱29をネジ込むことによって、基板17の底面に対し
て固定される。ダイキャリアアセンブリ40がソケット
12中へ挿入される時、後板16はソケット12中のキ
ャビティ15とぴったりはまり合う。環状バネ25は後
板16中の凹み16b中に設置され、以下に詳細に述べ
るように、ベース17a中の開口17b(図5参照)中
にはまるシム26−28に対して圧力を加える。
【0025】図3および図4はそれぞれ、基板アセンブ
リ54の上面図と底面図である。ボンディングパッド2
1aを有するダイ21が図3中のフェンス30の内側に
破線で示されている。ダイ21は周囲にパッドを配置し
た標準的なアルミニウムボンディングパッドとして示さ
れているが、ダイ21がバンプボンディングパッドのよ
うな他の型のボンディングパッドを採用し、ボンディン
グパッドの配置もエリアアレイ(area arra
y)のような異なる型のものとすることができることは
理解されよう。
【0026】図5は図3の切断線5−5に沿って取っ
た、基板アセンブリ54の断面図である。図5から分か
るように、開口17bはベース17aを貫通して延びて
いる。薄膜相互接続20の一部は開口17bを覆って延
びて、弾性的メンブレン20bを形成している。コンタ
クトバンプ24が開口17bを覆って薄膜相互接続20
の弾性的メンブレン20b上に位置している。環状バネ
25はシム26−28を開口17bに向かって上方へ押
し上げ、そのためシム26は、その上にコンタクトバン
プ24が形成されている薄膜相互接続20の弾性的メン
ブレン20bの底部にコンタクトし、それを支える。環
状バネ25とシム26−28はコンタクトバンプ24を
共通面に保ち、コンタクトバンプ24間の高さの変動に
対して余裕を与えている。
【0027】図6は基板17の底面図であり、開口17
bの位置を示している。
【0028】図7、図8、および図9はそれぞれ、カバ
ー44がベース42に対して押しつけられず、ダイキャ
リアアセンブリ40がソケット12中に挿入されていな
い時の、ソケット12の上面図、側面図、および底面図
である。図10は図7の切断線10−10に沿って取っ
たソケット12の断面図である。図10から分かるよう
に、各導体46は3本のピン13を含み、それらはベー
ス42中にしっかり搭載された本体部分60へつながっ
ている。各導体はまた、コンタクト部分14へつながれ
たバイアス部分64へつながる湾曲部分62を含んでい
る。カバー44は、カバー44がベース42の方向に移
動する時に、バイアス部分64を開口52から離す方向
に曲げるように角度のついたバイアス表面66を含む。
コンタクト部分14はバイアス部分64に取り付けられ
ているので、バイアス表面66によってバイアス部分6
4が曲げられる時、コンタクト部分14は上方および外
方へ移動することで引き込まれ、それによって開口52
の寸法は増大する。
【0029】図11および図12はそれぞれ、カバー4
4がベース42の方へ押しつけられ、ダイキャリアアセ
ンブリ40がソケット12中へ挿入された時の、ソケッ
ト12の上面図および側面図である。図13は図11の
切断線13−13に沿って取ったソケット12の断面図
である。
【0030】図7と図11とを比較することによって分
かるように、コンタクト部分14によって定義される開
口52は、カバー44がベース42へ向かって押される
ことで寸法が大きくなる。図10と図13を比較するこ
とによって分かるように、カバー44がベース42へ向
かって押され、開口52の寸法が大きくされる時に、コ
ンタクト部分14は上方および外方へ押される。
【0031】図14はダイキャリアアセンブリを挿入さ
れたソケット12の上面図である。図14で分かるよう
に、導体46のコンタクト部分14は上方を延びて、パ
ッド18とコンタクトして、ダイキャリアアセンブリ4
0をソケット12中に保持し、ダイキャリアアセンブリ
40とソケット12との間の電気的連続性を提供してい
る。
【0032】図15は図14の切断線15−15に沿っ
て取った、ダイキャリア40およびソケット12の断面
図である。図15で分かるように、ダイキャリア40が
ソケット12中に挿入されると、導体46のコンタクト
部分14は薄膜相互接続20上のパッド18とコンタク
トを形成し、基板17をベース42の上面42aに対し
てしっかり固定する。ダイ21はフェンス30によって
定義されたキャビティ30a中に位置する(図3および
図5を参照)。フェンス30はダイ21の横方向の動き
を制限し、ダイ21のボンディングパッドがコンタクト
バンプ24とコンタクトするように、弾性的メンブレン
20b上でのダイ21の位置を適正に定める。
【0033】環状バネ25は、シム26−28をベース
17a中の開口17bに向かって上方へ押し上げ、それ
によってコンタクトバンプ24を構成している薄膜相互
接続20の弾性的メンブレン20bの下側をシム26が
支えるようになる。環状バネ25およびシム26−28
はコンタクトバンプ24を共通面に保つように働く。圧
力ネジ31のバネを備えた先端部31aは蓋23をダイ
21の上面に対して押しつけ、ラッチ32を柱29の頭
部29aに対して押しつけて、フェンス30によって定
義されるキャビティ30a中にダイ21をしっかり保持
する。
【0034】蓋23を押しているネジ31のバネを備え
た先端部31aおよびシム26−28を弾性的メンブレ
ン20bに対して押している環状バネ25によって与え
られる力は、ボンディングパッドを損傷することなしに
コンタクトバンプ24をダイ21のボンディングパッド
に対してしっかり固定して保持する。コンタクトバンプ
24の酸化物中を浸透する粒子と、ダイ21と基板17
との間の熱膨張係数の不一致とによって、ボンディング
パッド21a上に典型的に見い出される薄い酸化物層を
貫通する非破壊性のスクラビング作用が得られ、半導体
ダイ21上のボンディングパッド21aとコンタクトバ
ンプ24との間の良好な電気的コンタクトが得られる。
試験終了に続いて、ラッチ32と蓋23とを除去するこ
とによってダイキャリアアセンブリ40は開かれ、ダイ
21を取り出して最終的な実装形態へと組み上げること
ができる。
【0035】図16は本発明の第2の実施例に従う基板
アセンブリ37の断面図である。基板アセンブリ37は
図5の基板アセンブリ54と同じであるが、環状バネ2
5およびシム26−28がエラストマー38によって置
き換えられている。エラストマー38は弾性的メンブレ
ン20bと後板16との間のキャビティを満たしてい
る。エラストマー38は薄膜相互接続20の弾性的メン
ブレン20bの下側を支えており、薄膜相互接続20の
上にはコンタクトバンプ24を共通面に保って、コンタ
クトバンプ24間の高さの変動に対して余裕を与えるよ
うにコンタクトバンプ24が形成されている。蓋23を
押している(図1参照)ネジ31のバネを備えた先端部
31a(図1参照)および弾性的メンブレン20bを押
しているエラストマー38によって与えられる力は、ボ
ンディングパッド21aを損傷することなしに、コンタ
クトバンプ24をダイ21のボンディングパッド21a
(図3参照)に対してしっかり固定して保持する。基板
アセンブリ37は図1の試験用相互接続システム8中の
基板アセンブリ54のところへ使用することができる。
【0036】図17は本発明の第3の実施例に従う基板
アセンブリ56の上面図である。基板アセンブリ56は
図5の基板アセンブリ54と類似しているが、単一の半
導体ダイを保持する代わりに、基板アセンブリ56は複
数個のダイを含む1枚のウエハを保持している。フェン
ス58がウエハを挿入すべきキャビティ58aを定義す
る。コンタクトバンプ24はグループをなして配置さ
れ、各グループはウエハ中の単一のダイのボンディング
パッドに対応するようになっている。弾性的メンブレン
20bは、図15中の環状バネ25とシム26−28に
よって、あるいは図16中のようなエラストマー38に
よって支えられる。
【0037】以上、数件の好適実施例について詳細に説
明してきた。本発明の範囲には、ここに述べたものと異
なるが、本発明に含まれるようなその他の実施例が包含
されることは理解されるであろう。例えば、試験用相互
接続システム8はバーンイン試験とは異なるその他の試
験を実施するために使用することもでき、試験モード以
外のモードにおいて半導体デバイスの動作を許容するた
めに半導体デバイスへの電気的接続を形成するために使
用することもできる。
【0038】本発明は例示の実施例を参照しながら説明
してきたが、この説明は限定的な意図のものではない。
本発明のその他の実施例とともに、例示実施例に対する
各種の修正や組み合わせが可能であることは、本説明を
参照することで当業者には明らかであろう。従って、本
発明の特許請求の範囲はそれらの修正や実施例をすべて
包含するものと解釈されるべきである。
【0039】以上の説明に関して更に以下の項を開示す
る。 (1)半導体デバイス上のコンタクトパッドに電気的接
続を供給するための相互接続システムであって、複数個
の導体を有するソケットであって、前記導体が引き込み
可能なコンタクト部分を含んでいるソケット、前記ソケ
ット上に搭載されて半導体デバイスを運ぶためのキャリ
アアセンブリであって、弾性的メンブレンを有する基
板、前記弾性的メンブレンの上面上にあって前記半導体
デバイス上のボンディングパッドにコンタクトするため
の、酸化物中を浸透する粒子を含む複数個のコンタクト
バンプ、前記弾性的メンブレンの前記上面に対して取り
付けられ、半導体デバイスが挿入されるべきキャビティ
を定義するフェンスを含み、前記フェンスが前記半導体
デバイス上のボンディングパッドが前記コンタクトバン
プと揃うように前記半導体デバイスを位置決めしてお
り、前記基板がさらに前記コンタクトバンプへ電気的に
接続された複数個の導電性パッドを含み、前記引き込み
可能なコンタクト部分が前記導電性パッドに選択的にコ
ンタクトすることによって前記半導体デバイスを前記導
体へ電気的に接続している、相互接続システム。
【0040】(2)第1項記載の相互接続システムであ
って、前記導体が、印刷配線基板中のメッキされたスル
ーホール中へ挿入するためのピンで終端している相互接
続システム。
【0041】(3)第1項記載の相互接続システムであ
って、前記半導体デバイスが半導体ダイである相互接続
システム。
【0042】(4)第1項記載の相互接続システムであ
って、前記半導体デバイスが複数個の半導体ダイを有す
る半導体ウエハである相互接続システム。
【0043】(5)第1項記載の相互接続システムであ
って、前記フェンスが前記弾性的メンブレンの前記上面
上に堆積された重合体から形成されている相互接続シス
テム。
【0044】(6)第1項記載の相互接続システムであ
って、前記基板が、ベースと、前記ベースの上面を覆っ
て延びる薄膜相互接続とを含み、前記弾性的メンブレン
が前記薄膜相互接続の一部となっている相互接続システ
ム。
【0045】(7)第6項記載の相互接続システムであ
って、前記ベースが開口を有し、前記弾性的メンブレン
が前記開口を覆って延びている相互接続システム。
【0046】(8)第1項記載の相互接続システムであ
って、前記キャリアアセンブリが、前記弾性的メンブレ
ンの底面にコンタクトして前記コンタクトバンプを共通
面に保つための手段を含んでいる相互接続システム。
【0047】(9)第8項記載の相互接続システムであ
って、前記弾性的メンブレンの底面にコンタクトするた
めの前記手段がエラストマーを含んでいる相互接続シス
テム。
【0048】(10)第8項記載の相互接続システムで
あって、前記コンタクトするための手段が少なくとも1
つのシムを含み、前記少なくとも1つのシムがバネによ
って前記弾性的メンブレンの前記底面へ押しつけられて
いる相互接続システム。
【0049】(11)第7項記載の相互接続システムで
あって、前記キャリアアセンブリが前記ベースの底面に
取り付けられた後板を含んでいる相互接続システム。
【0050】(12)第11項記載の相互接続システム
であって、前記キャリアアセンブリが、前記後板の上に
あって前記弾性的メンブレンの底面にコンタクトして前
記コンタクトバンプを共通面に保っておくためのエラス
トマーを含んでいる相互接続システム。
【0051】(13)第11項記載の相互接続システム
であって、前記キャリアアセンブリが、前記後板上のバ
ネと、前記バネによって前記弾性的メンブレンの底面へ
押しつけられて前記コンタクトバンプを共通面に保つた
めの少なくとも1つのシムとを含んでいる相互接続シス
テム。
【0052】(14)第6項記載の相互接続システムで
あって、前記薄膜相互接続上に複数個の導電性トレース
が形成されており、前記導電性トレースが前記コンタク
トバンプを前記導電性パッドへ選択的に接続している相
互接続システム。
【0053】(15)第1項記載の相互接続システムで
あって、前記引き込み可能なコンタクト部分が前記キャ
リアアセンブリを前記ソケット中に保持するための第1
の部分を含んでいる相互接続システム。
【0054】(16)第15項記載の相互接続システム
であって、前記引き込み可能なコンタクト部分が前記キ
ャリアアセンブリを前記ソケットから解放するための第
2の部分を含んでいる相互接続システム。
【0055】(17)第1項記載の相互接続システムで
あって、前記キャリアアセンブリが、前記半導体デバイ
スの上面にコンタクトして前記半導体デバイスのコンタ
クトパッドを前記コンタクトバンプに対して押しつける
ための手段を含んでいる相互接続システム。
【0056】(18)第17項記載の相互接続システム
であって、前記半導体デバイスの上面にコンタクトする
ための手段がバネを備えた蓋を含んでいる相互接続シス
テム。
【0057】(19)第18項記載の相互接続システム
であって、前記コンタクトするための手段が、前記半導
体デバイスの上面と前記バネを備えた蓋との間に、前記
半導体デバイスの上面にコンタクトして前記半導体デバ
イスを電気的にバイアスするための導電性バイアスクリ
ップを含んでいる相互接続システム。
【0058】(20)第1項記載の相互接続システムで
あって、前記キャリアアセンブリが、前記半導体デバイ
スの上面にコンタクトして前記半導体デバイスを電気的
にバイアスするための導電性バイアスクリップを含んで
いる相互接続システム。
【0059】(21)第6項記載の相互接続システムで
あって、前記キャリアアセンブリが、前記ベースから延
びる一対の柱であって、前記柱の各々が第1の直径を有
するシャフトと前記第1の直径よりも大きい第2の直径
を有する頭部とを有している一対の柱、その中を前記柱
は通過するようになった一対の開口を有する蓋、一対の
開口を有するラッチであって、前記ラッチ中の前記開口
の各々が前記柱の付随する1つの頭部よりも大きな第1
の部分と、前記柱の付随する1つの頭部よりも小さい第
2の部分とを有しているラッチ、前記ラッチから延び
て、前記半導体デバイスのコンタクトパッドを前記コン
タクトバンプに対して押しつけるために前記半導体デバ
イスの上面に力を加えるために前記蓋にコンタクトする
バネを備えた先端部を有する圧力ネジであって、前記シ
ャフトが前記ラッチ中の前記開口の前記第2の部分と位
置が揃った時に前記ラッチを前記柱の頭部に対して押し
つけるようになった圧力ネジ、を含んでいる相互接続シ
ステム。
【0060】(22)半導体デバイス(21)上のボン
ディングパッドへの電気的接続を提供するための相互接
続システム(8)は、引き込み可能なコンタクト部分
(14)を備えた複数個の導体(46)を有するソケッ
ト(12)と、前記ソケット(12)上に搭載されて半
導体デバイス(21)を運ぶためのキャリアアセンブリ
(40)とを含む。キャリアアセンブリ(40)は、弾
性的メンブレン(20b)を有する基板(17)、弾性
的メンブレン(20b)の上面上にあって半導体デバイ
ス(21)上のボンディングパッドにコンタクトするた
めの、酸化物中を浸透する粒子を含む複数個のコンタク
トバンプ(24)、弾性的メンブレン(20b)の上面
に取り付けられて、半導体デバイス(21)上のボンデ
ィングパッドがコンタクトバンプ(24)と位置的に揃
うように半導体デバイスを位置決めするためのフェンス
(30)を含む。弾性的メンブレン(20b)は薄膜相
互接続(20)の一部である。コンタクトバンプ(2
4)は、薄膜相互接続(20)上に形成されたコンタク
トパッド(18)と導電性トレース(19)とによって
導体(46)と電気的につながれている。本相互接続シ
ステム(8)は半導体デバイス(21)に対して非破壊
の相互接続を提供する。
【図面の簡単な説明】
【図1】本発明の第1の実施例に従う試験用相互接続シ
ステムの分解鳥瞰図。
【図2】図1の試験用相互接続システム中の基板アセン
ブリの分解鳥瞰図。
【図3】図1の試験用相互接続システム中の基板アセン
ブリの上面図。
【図4】図1の試験用相互接続システム中の基板アセン
ブリの底面図。
【図5】図3の切断線5−5に沿って取った基板アセン
ブリの断面図。
【図6】図1の試験用相互接続システム中の基板の底面
図。
【図7】通常のダイキャリアアセンブリ・非ロード位置
にある、図1の試験用相互接続システム中のソケットの
上面図。
【図8】図7のソケットの側面図。
【図9】図7のソケットの底面図。
【図10】切断線10−10に沿って取った図7のソケ
ットの断面図。
【図11】ダイキャリアアセンブリ・ロード位置にある
図1の試験用相互接続システム中のソケットの上面図。
【図12】図11のソケットの側面図。
【図13】切断線13−13に沿って取った図11のソ
ケットの断面図。
【図14】図1の試験用相互接続システム中のダイキャ
リアアセンブリの上面図。
【図15】切断線15−15に沿って取った図14のダ
イキャリアアセンブリの断面図。
【図16】本発明の第2の実施例に従う基板アセンブリ
の断面図。
【図17】本発明の第3の実施例に従う基板アセンブリ
の上面図。
【符号の説明】
8 相互接続システム 10 バーンイン試験用ボード 11 スルーホール 12 ソケット 13 ピン 14 コンタクト部分 16 後板 16a ネジ付き孔 17 基板 17a ベース 17b 開口 18 導電性パッド 19 信号トレース 20 薄膜相互接続 20a 重合体誘電層 20b 弾性的メンブレン 21 半導体ダイ 23 蓋 23a 孔 23b 凹み部分 24 コンタクトバンプ 25 環状バネ 26−28 シム 29 柱 29a 柱 29b シャフト 30 フェンス 30a キャビティ 31 圧力ネジ 31b ネジ付きカップリング 31c プラグネジ 32 ラッチ 32a ネジ付き孔 32b 固定孔 32c 第1の部分 32d 第2の部分 33 後板スペーサー 34 位置決め孔 35 位置決めピン 36 バイアスクリップ 36a 導電性タブ 37 基板アセンブリ 38 エラストマー 40 ダイキャリアアセンブリ 42 ベース 44 カバー 46 導体 52 開口 54 基板アセンブリ 56 基板アセンブリ 58 フェンス 58a キャビティ 60 本体部分 62 湾曲部分 64 バイアス部分 66 バイアス表面
フロントページの続き (72)発明者 サルバトーレ ピー.リッツオ アメリカ合衆国マサチューセッツ州ノーウ ッド,ハーロウ ロード 44

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体デバイス上のコンタクトパッドに
    電気的接続を供給するための相互接続システムであっ
    て、 複数個の導体を有するソケットであって、前記導体が引
    き込み可能なコンタクト部分を含んでいるソケット、 前記ソケット上に搭載されて半導体デバイスを運ぶため
    のキャリアアセンブリであって、弾性的メンブレンを有
    する基板、前記弾性的メンブレンの上面上にあって前記
    半導体デバイス上のボンディングパッドにコンタクトす
    るための、酸化物中を浸透する粒子を含む複数個のコン
    タクトバンプ、前記弾性的メンブレンの前記上面に対し
    て取り付けられ、半導体デバイスが挿入されるべきキャ
    ビティを定義するフェンスを含み、前記フェンスが前記
    半導体デバイス上のボンディングパッドが前記コンタク
    トバンプと揃うように前記半導体デバイスを位置決めし
    ており、前記基板がさらに前記コンタクトバンプへ電気
    的に接続された複数個の導電性パッドを含み、前記引き
    込み可能なコンタクト部分が前記導電性パッドに選択的
    にコンタクトすることによって前記半導体デバイスを前
    記導体へ電気的に接続している、相互接続システム。
JP6267737A 1993-10-29 1994-10-31 半導体デバイス用非破壊相互接続システム Pending JPH07221146A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/146,354 US5468157A (en) 1993-10-29 1993-10-29 Non-destructive interconnect system for semiconductor devices
US146354 1993-10-29

Publications (1)

Publication Number Publication Date
JPH07221146A true JPH07221146A (ja) 1995-08-18

Family

ID=22517003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6267737A Pending JPH07221146A (ja) 1993-10-29 1994-10-31 半導体デバイス用非破壊相互接続システム

Country Status (2)

Country Link
US (1) US5468157A (ja)
JP (1) JPH07221146A (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5402077A (en) * 1992-11-20 1995-03-28 Micromodule Systems, Inc. Bare die carrier
US6937044B1 (en) 1992-11-20 2005-08-30 Kulicke & Soffa Industries, Inc. Bare die carrier
JP2515700B2 (ja) * 1993-12-28 1996-07-10 山一電機株式会社 電気部品の加圧接触構造
KR970011650B1 (en) * 1994-01-10 1997-07-12 Samsung Electronics Co Ltd Fabrication method of good die of solder bump
JP2804178B2 (ja) 1994-04-18 1998-09-24 マイクロン、テクノロジー、インコーポレーテッド 電子ダイを部品パッケージ内に自動的に位置決めするための方法及び装置
JPH10506459A (ja) * 1994-09-09 1998-06-23 マイクロモジュール・システムズ 回路のメンブレンプローブ
EP0779989A4 (en) * 1994-09-09 1998-01-07 Micromodule Systems Inc SCANING CIRCUITS WITH A MEMBRANE PROBE
JP3685498B2 (ja) * 1994-10-28 2005-08-17 カリック アンド ソファ ホウルディングス インコーポレイテッド プログラム可能高密度電子工学試験装置
US5994910A (en) * 1994-12-21 1999-11-30 International Business Machines Corporation Apparatus, and corresponding method, for stress testing wire bond-type semi-conductor chips
US5691041A (en) * 1995-09-29 1997-11-25 International Business Machines Corporation Socket for semi-permanently connecting a solder ball grid array device using a dendrite interposer
US5741141A (en) * 1995-12-11 1998-04-21 Texas Instruments Incorporated Non-destructive interconnect system for semiconductor devices and a carrier assembly for use therewith
US5785535A (en) * 1996-01-17 1998-07-28 International Business Machines Corporation Computer system with surface mount socket
US5766022A (en) 1996-05-21 1998-06-16 International Business Machines Corporation Electrical assembly
US5738531A (en) * 1996-09-09 1998-04-14 International Business Machines Corporation Self-alligning low profile socket for connecting ball grid array devices through a dendritic interposer
US6214716B1 (en) 1998-09-30 2001-04-10 Micron Technology, Inc. Semiconductor substrate-based BGA interconnection and methods of farication same
JP4367730B2 (ja) * 1999-06-25 2009-11-18 株式会社エンプラス Icソケット及び該icソケットのバネ手段
US6428327B1 (en) 1999-10-14 2002-08-06 Unisys Corporation Flexible adapter for use between LGA device and printed circuit board
US6540527B1 (en) 2000-04-28 2003-04-01 Unisys Corporation Method and adapter for reworking a circuit containing an LGA device
US6529023B2 (en) * 2001-05-17 2003-03-04 International Business Machines Corporation Application and test methodology for use with compression land grid array connectors
JP4273495B2 (ja) * 2004-03-25 2009-06-03 Smk株式会社 電子部品取付用ソケット
US6979217B1 (en) * 2004-08-02 2005-12-27 Advanced Connection Technology Inc. Electrical connector
US20070296423A1 (en) * 2006-05-25 2007-12-27 Whitener Michael B Double-sided wafer probe
HUP0600892A2 (en) * 2006-11-30 2008-06-30 Pazmany Peter Katolikus Egyete Elastic cover for tactile sensors and tactile sensing arrangement with elastic cover
DE102007016222B3 (de) * 2007-04-04 2008-11-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul in Druckkontaktausführung sowie Verfahren zur Herstellung desselben
JP5629670B2 (ja) 2011-04-20 2014-11-26 株式会社アドバンテスト 試験用キャリア
JP5702701B2 (ja) * 2011-04-20 2015-04-15 株式会社アドバンテスト 試験用キャリア
JP5702705B2 (ja) * 2011-11-16 2015-04-15 株式会社アドバンテスト 試験用キャリア
US9435855B2 (en) 2013-11-19 2016-09-06 Teradyne, Inc. Interconnect for transmitting signals between a device and a tester
US9594114B2 (en) 2014-06-26 2017-03-14 Teradyne, Inc. Structure for transmitting signals in an application space between a device under test and test electronics
US9977052B2 (en) 2016-10-04 2018-05-22 Teradyne, Inc. Test fixture
US10677815B2 (en) 2018-06-08 2020-06-09 Teradyne, Inc. Test system having distributed resources
US11363746B2 (en) 2019-09-06 2022-06-14 Teradyne, Inc. EMI shielding for a signal trace
US11862901B2 (en) 2020-12-15 2024-01-02 Teradyne, Inc. Interposer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4684184A (en) * 1986-01-14 1987-08-04 Amp Incorporated Chip carrier and carrier socket for closely spaced contacts
US4832612A (en) * 1986-10-31 1989-05-23 Amp Incorporated Protective carrier and securing means therefor
US5180976A (en) * 1987-04-17 1993-01-19 Everett/Charles Contact Products, Inc. Integrated circuit carrier having built-in circuit verification
JPH01119043A (ja) * 1987-10-31 1989-05-11 Yamaichi Electric Mfg Co Ltd Icソケット
US5127837A (en) * 1989-06-09 1992-07-07 Labinal Components And Systems, Inc. Electrical connectors and IC chip tester embodying same

Also Published As

Publication number Publication date
US5468157A (en) 1995-11-21

Similar Documents

Publication Publication Date Title
JPH07221146A (ja) 半導体デバイス用非破壊相互接続システム
US5468158A (en) Non-destructive interconnect system for semiconductor devices
US5123850A (en) Non-destructive burn-in test socket for integrated circuit die
US7141997B2 (en) Method for testing using a universal wafer carrier for wafer level die burn-in
US5949242A (en) Method and apparatus for testing unpackaged semiconductor dice
US5539324A (en) Universal wafer carrier for wafer level die burn-in
US5378981A (en) Method for testing a semiconductor device on a universal test circuit substrate
KR960008514B1 (ko) 테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법
US5741141A (en) Non-destructive interconnect system for semiconductor devices and a carrier assembly for use therewith
US20060125501A1 (en) Modularized probe head
US20010040464A1 (en) Electric contact device for testing semiconductor device
US6072322A (en) Thermally enhanced test socket
US6340894B1 (en) Semiconductor testing apparatus including substrate with contact members and conductive polymer interconnect
US6639416B1 (en) Method and apparatus for testing semiconductor dice
US7511520B2 (en) Universal wafer carrier for wafer level die burn-in
US6194905B1 (en) Method for testing integrated circuit components of a multi-component card
JPH10150130A (ja) 半導体装置用ソケット
JPH0875819A (ja) パッケージに封入されていないダイのバーンイン検査のための再使用可能なキャリア
JPH09246459A (ja) マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法および評価装置