KR101021501B1 - 카드형 정보 매체 및 그 제조 방법 - Google Patents

카드형 정보 매체 및 그 제조 방법 Download PDF

Info

Publication number
KR101021501B1
KR101021501B1 KR1020090054964A KR20090054964A KR101021501B1 KR 101021501 B1 KR101021501 B1 KR 101021501B1 KR 1020090054964 A KR1020090054964 A KR 1020090054964A KR 20090054964 A KR20090054964 A KR 20090054964A KR 101021501 B1 KR101021501 B1 KR 101021501B1
Authority
KR
South Korea
Prior art keywords
heat dissipation
semiconductor package
dissipation layer
substrate
card
Prior art date
Application number
KR1020090054964A
Other languages
English (en)
Other versions
KR20100136721A (ko
Inventor
정유환
Original Assignee
엠텍비젼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠텍비젼 주식회사 filed Critical 엠텍비젼 주식회사
Priority to KR1020090054964A priority Critical patent/KR101021501B1/ko
Publication of KR20100136721A publication Critical patent/KR20100136721A/ko
Application granted granted Critical
Publication of KR101021501B1 publication Critical patent/KR101021501B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

카드형 정보 매체 및 그 제조 방법이 개시된다. 본 발명에 따른 카드형 정보 매체의 제조 방법은, 상기 카드형 정보 매체의 베이스를 이루는 매체 기판을 제공하는 단계; 상기 반도체 패키지가 수용되는 영역에 상응하여 상기 매체 기판의 상부에 캐비티를 형성하는 단계; 상기 캐비티에 상기 반도체 패키지를 수용되도록 하는 단계; 및 상기 매체 기판에 상응하는 면적을 갖는 제1 방열층으로 상기 반도체 패키지를 커버하는 단계를 포함할 수 있다. 본 발명에 의하여, 카드형 정보 매체를 신속하고 용이하게 제조할 수 있다.
반도체, 심카드, 제조

Description

카드형 정보 매체 및 그 제조 방법{Card-type information recording medium and manufacturing method therefor}
본 발명은 반도체 기술을 이용한 카드형 정보 매체의 구조 및 제조 방법에 관한 것이다.
이동통신 단말기는 기본적인 전화통화 기능 이외에, 네트워크 접속, 메일 송신, 화상 촬영, 내비게이션 등의 기능을 더 구비하도록 진화하고 있으며, 최근에는 접촉형 또는 비접촉형 IC 카드와 같은 보안 기능도 부가되고 있다. 이동통신 단말기의 이러한 다기능화에 수반하여, 이동통신 단말기의 카드 슬롯에 장착하여 사용하는 카드 분야에서도 소형, 박형화와 함께 다기능화를 추진한 각종 카드형 정보 매체가 개발되고 있다.
도 1은 종래기술에 따른 심(SIM, Subscriber Identity Module) 카드의 단면도이다.
도 1은 특허출원 제2006-0022185호(반도체 장치 및 그 제조방법)에 개시된 심 카드의 단면도를 나타낸 것으로, 소형 SIM 카드의 다기능화를 추진하기 위해 SIM 카드의 표면측(상면측)과 이면측(하면측)에 각각 단자가 형성되어 있다.
도시된 SIM 카드(1)는 2매의 배선 기판(2A, 2B) 사이에 3개의 반도체 칩(3)(3I, 3M, 3C)을 끼워 넣고, 이들 반도체 칩(3)(3I, 3M, 3C)을 몰드 수지(4)로 밀봉한 것이다.
SIM 카드(1)의 표면측에는 배선 기판(2A)의 일면이 노출되고, 배선 기판(2A)은 본체가 글래스 에폭시 수지 등의 범용 수지로 이루어지며, 그 일면에는, 외부의 송수신 장치(리더/라이터)와의 인터페이스를 구성하는 다수의 접점(6c, 6e, 6g 등)이 형성되어 있다. 해당 접점들은 IC 칩(3I)의 외부 단자로서 기능하며, 8개로 구성됨이 일반적이다. 예를 들어, 해당 접점들은 전원 전압 공급용 단자(Vcc), 리셋 신호용 단자(RESET), 클럭 신호용 단자(CLK), 접지 전압 공급용 단자(Vss), 입출력 신호용 단자(I/O), 향후 확장을 위한 논커넥트 단자(NC) 등일 수 있다.
SIM 카드(1)의 이면측에도 배선 기판(2B)의 일면이 노출되어 있고, 20개의 외부 접속 단자(7)가 짧은 변 방향을 따라 2열로 형성되어 있다. 해당 외부 접속 단자(7)는 예를 들면 메모리스틱 PRO의 인터페이스로서, 데이터 단자(DATA0~DATA3), 전원 전압 공급용 단자(Vcc), IC 칩 전용의 전원 전압 공급용 단자(Vcc-IC), 접지 전압 공급용 단자(Vss1, Vss2), 클럭 신호용 단자(SCLK), 버스 스테이터스 단자(BS) 등일 수 있으며, 비접촉형 IC 카드의 안테나 단자로서 외부 안테나용 접속 단자(LA, LB)를 포함할 수 있다. 또한, 접촉 IC 카드의 단자로서, 리세트 신호용 단자(RES), 클럭 신호용 단자(CLK), 입출력용 단자(I/O)들이 더 포함될 수도 있다. 즉, 이들 외부 접속 단자(7)는 메모리 칩(3M)의 외부 단자로서 기능한다.
상술한 바와 같이, 본 실시예의 SIM 카드(1)는 그 표면측 및 이면측에 외부 단자가 설치된 구조로 되어 있다. 즉, SIM 카드(1)의 표면측(배선 기판(2A)의 이면)에 IC 칩(3I)의 외부 접속 단자(7)가 설치되고, SIM 카드(1)의 이면측(배선 기판(2B)의 이면)에 메모리 칩(3M)의 외부 단자(7)가 설치되어 있다. 후에 상세히 설명하지만, SIM 카드(1)를 이러한 구조로 함으로써 SIM 카드의 다기능화를 유도하고 있다.
또한, 배선 기판(2A)과 배선 기판(2B) 사이에는 3개의 반도체 칩(3)이 배치되어 있다. 이들 반도체 칩(3)은, 배선 기판(2B)의 상면에 실장되며, 몰드 수지(4)에 의해 밀봉되어 있다. 3개의 반도체 칩(3)은, 반도체 재료로서, 예를 들면 실리콘으로 이루어지는 IC 칩(3I), 컨트롤러 칩(3C) 및 메모리 칩(3M)이다.
IC 칩(3I)의 주면에는, 중앙 연산 처리 장치, ROM(Read Only Memory), RAM(Random Access Memory), EEPROM(Electrically Erasable Programmable R0M) 등의 집적 회로가 형성되어 있다. ROM에는 실행 프로그램이나 암호 알고리즘 등이 저장되어 있다. RAM은 데이터 처리용의 메모리로서 기능하고, EEPROM은 데이터 저장용의 메모리로서 기능하고 있다.
메모리 칩(3M)의 주면에는, 32MB(메가바이트)~수GB(기가바이트)의 플래시 메모리가 형성되어 있다. 플래시 메모리는, 주로 유저 데이터 저장용의 메모리로서 기능하고 있다. 컨트롤러 칩(3C)의 주면에는, IC 칩(3I)과 메모리 칩(3M)의 인터페이스를 제어하기 위한 집적 회로 등이 형성되어 있다.
상기 3개의 반도체 칩(3) 중, 메모리 칩(3M)과 컨트롤러 칩(3C)은, 배선 기판(2B)의 상면 위에 접착되어 형성되고, IC 칩(3I)은 메모리 칩(3M) 위에 접착되어 형성되어 있다. 이들 3개의 반도체 칩(3)은, 금 와이어(9)를 통하여 반도체 칩(3)의 전극(도시 생략)으로부터 배선 기판(2B)의 상면 위의 전극(22)에 전기적으로 접 속되어 있고, 배선 기판(2B) 위의 전극(22)은, 배선 기판(2B) 내에 형성된 비아홀(도시 생략)을 통하여 상기 외부 접속 단자(7)에 전기적으로 접속되어 있다. 즉, 3개의 반도체 칩(3)의 각각은, 금 와이어(9), 반도체 칩(3)의 전극, 배선 기판(2B)의 전극 및 비아홀을 통하여 외부 접속 단자(7)에 전기적으로 접속되어 있다.
상기 3개의 반도체 칩(3)을 밀봉하는 몰드 수지(4)는, 석영 필러 등이 들어간 열경화성 에폭시 등으로 이루어진다. 몰드 수지(4)의 상면에는, 상술한 배선 기판(2A)이 접착제(8)에 의해 접착되어 있다. 몰드 수지(4)의 상면과 배선 기판(2A) 사이에 개재하는 상기 접착제(8)는, 에폭시 수지계의 비도전성 접착제로 이루어진다.
상기 3개의 반도체 칩(3) 중, 메모리 칩(3M) 위에 적층된 IC 칩(3I)은, 배선 기판(2A)의 접점(6)에도 전기적으로 접속되어 있다. 즉, IC 칩(3I)과 배선 기판(2B)을 접속하는 금 와이어(9)는, 그 루프의 상단부가 몰드 수지(4)의 상면으로부터 약간 노출되어 형성되어 있다. 몰드 수지(4)의 상면으로부터 노출된 각각의 금 와이어(9) 위에는, 도전성 접착제(10)가 도포되어 있다. 또한, 도전성 접착제(10)의 상부의 배선 기판(2A)에는, 상술한 논커넥트 단자(NC)를 제외한 5개의 접점 중 어느 하나에 접속된 전극(도시 생략) 및 비아홀(11)이 형성되어 있다. 이와 같이, 상단부가 몰드 수지(4)의 상면으로부터 노출된 5개의 금 와이어(9)의 각각은, 도전성 접착제(10), 전극 및 비아홀(11)을 통하여 5개의 접점 중 어느 하나에 전기적으로 접속되어 있다.
또한, 논커넥트 단자(NC)는, RF 인터페이스의 안테나 단자에 이용하거나, USB 인터페이스에 이용하는 것도 가능하다. 이와 같이 논커넥트 단자(NC)를 이용함으로써, SIM 카드(1)를 보다 다기능으로 하는 것이 가능하게 된다.
상술한 바와 같이, 반도체 기술을 이용한 카드형 정보 매체는 이동통신 단말기의 발전에 부합하여 다양한 방향으로 그 활용도가 증대되고 있다.
이를 위해, 동일한 규격의 외형 치수를 가지는 카드형 정보 매체에 접점을 추가함으로써 다기능화를 추구하는 다양한 기술이 개발되고 있다.
그러나, 종래기술들은 카드형 정보 매체의 기능 개선 및 기능 다양화에 초점을 맞춘 다양한 방식을 제시하고 있을 뿐, 보다 근본적인 문제점인 카드형 정보 매체의 효율적인 제조 방법이나 효과적인 방열 방법에 대해서는 효과적인 해결책을 제시하지 못하고 있다.
본 발명은 독립적으로 제조된 반도체 패키지를 카드형 정보 매체의 틀에 형성된 캐비티(cavity)에 배치함으로써 카드형 정보 매체를 신속하고 용이하게 제조할 수 있는 카드형 정보 매체 및 그 제조 방법을 제공하기 위한 것이다.
본 발명은 카드형 정보 매체의 제조 과정에서 용이하게 각 반도체 패키지의 정상/오류 여부를 테스트할 수 있어 신뢰성 있는 카드형 정보 매체의 제조가 가능한 방법을 제공하기 위한 것이다.
본 발명은 복수의 방열층을 효율적으로 배치함으로써 카드형 정보 매체의 구동시 발생되는 열을 효과적으로 확산시킬 수 있는 카드형 정보 매체 및 그 제조 방법을 제공하기 위한 것이다.
본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.
본 발명의 일 측면에 따르면, 카드형 정보 매체의 제조 방법이 제공된다.
본 발명의 일 실시예에 따른 반도체 패키지를 수용하는 카드형 정보 매체의 제조 방법은, 상기 카드형 정보 매체의 베이스(base)를 이루는 매체 기판을 제공하는 단계; 상기 반도체 패키지가 수용되는 영역에 상응하여 상기 매체 기판의 상부에 캐비티(cavity)를 형성하는 단계; 상기 캐비티에 상기 반도체 패키지를 수용되도록 하는 단계; 및 상기 매체 기판에 상응하는 면적을 갖는 제1 방열층으로 상기 반도체 패키지를 커버(cover)하는 단계를 포함할 수 있다.
상기 캐비티를 형성하는 단계는 상기 매체 기판의 상부에 몰딩재를 이용하여 몰딩 성형함으로써 상기 캐비티를 형성하는 것을 특징으로 할 수 있다.
상기 반도체 패키지는, 패키지 기판 및 다이 패들과 상기 다이 패들에 탑재되는 반도체 칩 및 상기 패키지 기판 상에 부착되어 전기적 접점 역할을 수행하는 인너 리드를 포함하고, 상기 반도체 칩에 형성된 본드 패드와 상기 인너 리드를 전기적으로 연결시키는 와이어와, 상기 다이 패들, 상기 반도체 칩, 상기 와이어 및 상기 인너 리드 전체를 감싸고, 제2 방열층의 하부면을 몰딩하는 몰딩재 및 상기 패키지 기판의 하부면에 부설되어 전기적 입출력 역할을 담당하는 마운트된 솔더 부재를 포함하되, 상기 제2 방열층의 하부면의 적어도 일부는 상기 반도체 칩의 상부면에 직접 본딩되고, 상기 제2 방열층의 상부면의 적어도 일부는 외부에 노출되는 것을 특징으로 할 수 있다.
상기 제1 방열층은 하부면 중 적어도 일부가 상기 제2 방열층의 상부면 중 적어도 일부를 접촉하여 커버하는 것을 특징으로 할 수 있다.
상기 제1 방열층의 하부면 및 상기 제2 방열층의 상부면 중 하나 이상에 써멀 그리스가 도포되는 것을 특징으로 할 수 있다.
상기 캐비티는 상기 매체 기판의 상부가 노출되도록 형성되는 것을 특징으로 할 수 있다.
상기 노출된 매체 기판의 상부에는 수용된 상기 반도체 패키지와 전기적으로 연결되도록 하는 입출력(I/O) 단자가 형성되는 것을 특징으로 할 수 있다.
상기 노출된 매체 기판의 상부에는 수용되는 상기 반도체 패키지의 동작 테스트를 위한 테스트 단자가 형성되는 것을 특징으로 할 수 있다.
상기 커버하는 단계 이전에, 상기 수용된 반도체 패키지가 상기 매체 기판에 부착되도록 열처리하는 단계를 더 포함할 수 있다.
본 발명의 다른 측면에 따르면, 반도체 패키지를 수용하는 카드형 정보 매체가 제공된다.
본 발명의 일 실시예에 따른 반도체 패키지를 수용하는 카드형 정보 매체는, 상기 카드형 정보 매체의 베이스(base)를 이루는 매체 기판; 상기 반도체 패키지가 수용되는 영역에 상응하여 상기 매체 기판의 상부에 형성된 캐비티(cavity); 상기 캐비티에 수용된 상기 반도체 패키지; 및 상기 반도체 패키지를 커버(cover)하기 위해 상기 매체 기판에 상응하는 면적을 갖는 제1 방열층을 포함할 수 있다.
상기 캐비티는 상기 매체 기판의 상부에 몰딩재를 이용하여 몰딩 성형함으로써 형성될 수 있다.
상기 반도체 패키지는, 패키지 기판 및 다이 패들과 상기 다이 패들에 탑재되는 반도체 칩 및 상기 패키지 기판 상에 부착되어 전기적 접점 역할을 수행하는 인너 리드를 포함하고, 상기 반도체 칩에 형성된 본드 패드와 상기 인너 리드를 전기적으로 연결시키는 와이어와, 상기 다이 패들, 상기 반도체 칩, 상기 와이어 및 상기 인너 리드 전체를 감싸고, 제2 방열층의 하부면을 몰딩하는 몰딩재 및 상기 패키지 기판의 하부면에 부설되어 전기적 입출력 역할을 담당하는 마운트된 솔더 부재를 포함하되, 상기 제2 방열층의 하부면의 적어도 일부는 상기 반도체 칩의 상부면에 직접 본딩되고, 상기 제2 방열층의 상부면의 적어도 일부는 외부에 노출되는 것을 특징으로 할 수 있다.
상기 제1 방열층은 하부면 중 적어도 일부가 상기 제2 방열층의 상부면 중 적어도 일부를 접촉하여 커버하는 것을 특징으로 할 수 있다.
상기 제1 방열층의 하부면 및 상기 제2 방열층의 상부면 중 하나 이상에 써멀 그리스가 도포되는 것을 특징으로 할 수 있다.
상기 캐비티는 상기 매체 기판의 상부가 노출되도록 형성되는 것을 특징으로 할 수 있다.
상기 노출된 매체 기판의 상부에는 수용된 상기 반도체 패키지와 전기적으로 연결되도록 하는 입출력(I/O) 단자가 형성될 수 있다.
상기 노출된 매체 기판의 상부에는 수용되는 상기 반도체 패키지의 동작 테스트를 위한 테스트 단자가 형성될 수 있다.
상기 수용된 반도체 패키지가 상기 매체 기판에 부착되도록 열처리되는 것을 특징으로 할 수 있다.
본 발명의 실시예에 따르면, 독립적으로 제조된 반도체 패키지를 카드형 정보 매체의 틀에 형성된 캐비티(cavity)에 배치함으로써 카드형 정보 매체를 신속하고 용이하게 조립할 수 있는 효과가 있다.
또한 카드형 정보 매체의 제조 과정에서 용이하게 각 반도체 패키지의 정상/오류 여부를 테스트할 수 있어 신뢰성 있는 카드형 정보 매체의 제조가 가능한 효과도 있다.
또한 복수의 방열층을 효율적으로 배치함으로써 카드형 정보 매체의 구동시 발생되는 열을 효과적으로 확산시킬 수 있는 효과도 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명의 실시예에 대해 관련 도면들을 참조하여 상세히 설명하기로 한다. 본 명세서에서 카드형 정보 매체는 예를 들어 심(SIM, Subscriber Identity Module) 카드, 유심(USIM, Universal Subscriber Identity Module) 카드, 아이시(Integrated Circuit Card) 등과 같이 그 명칭이나 용도에 관계없이 좁은 두께를 가지는 정보 매체를 통칭하는 것으로 이해되어야 한다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 카드형 정보 매체의 구성을 개략적으로 나타낸 도면이다. 도 2a 및 도 2b는 카드형 정보 매체의 일 예로서 심 카드인 경우가 예시되어 있다.
도 2a를 참조하면, 카드형 정보 매체(200)는 프로세서 패키지(210), 메모리 패키지(220) 및 하나 이상의 전자소자(230)를 포함하여 형성될 수 있다.
반도체 패키지로서, 프로세서 패키지(210)는 연산, 처리 및 제어 중 하나 이상을 수행하는 수단이고, 메모리 패키지(220)는 정보를 저장하기 위한 수단이며, 양자는 서로 전기적으로 연결될 수 있다. 도 2는 단지 예시로서 카드형 정보 매체(200)에 프로세서 패키지(210)와 메모리 패키지(220)가 포함될 수 있음을 나타내며, 카드형 정보 매체(200)는 그 목적이나 용도에 따라 포함되는 반도체 패키지의 수량이나 종류는 다양할 수 있다. 이하 관련 도면을 참조한 설명에서 반도체 패키지의 구조 및 형상과 반도체 패키지를 이용한 카드형 정보 매체(200)의 제조 방법이 쉽게 이해될 수 있을 것이다.
전자소자(230)는 수동 소자 및/또는 능동소자일 수 있다. 심 카드 등의 카드형 정보 매체(200)에 포함되는 전자소자의 종류나 배치/연결 방법은 당업자에게 자명하거나 본 발명의 요지와는 다소 거리감이 있는 사항이므로 이에 대한 상세한 설명은 생략한다.
도 2b는 리더(Reader)나 라이터(Writer)와 전기적 연결을 위한 인터페이스를 구성하는 단자들의 배치가 예시되어 있다. 도 2b의 배치 예는 심 카드의 경우를 예시한 것이며, 카드형 정보 매체의 용도나 인터페이스 규약에 따라 단자들의 배치는 달라질 수 있다. 이하, 관련도면을 참조한 카드형 정보 매체의 제조 방법 등을 설명함에 있어 단자들의 형성 및 배치 방법 등은 당업자에게 자명하거나 본 발명의 요지와는 다소 거리감이 있으므로 이에 대한 설명은 생략한다.
도 3은 본 발명의 일 실시예에 따른 방열층이 구비된 반도체 패키지의 형상을 나타낸 도면이다.
앞서 설명한 바와 같이, 반도체 패키지는 프로세서 패키지(210), 메모리 패키지(220) 등으로 다양할 수 있으며, 반도체 패키지는 예를 들어 하나의 프로세서 칩을 포함하거나 둘 이상의 프로세서 칩이 멀티칩 패키지(MCP)를 구성할 수도 있다. 또한, 반도체 패키지는 그 목적에 따라 제조된 형상은 상이할 수 있다.
이하, 도 3에 예시된 반도체 패키지의 제조 과정을 설명하면 다음과 같다.
먼저, 기판(315) 상에 다이 패들(Die Paddle)(301) 및 인너 리드(Inner Lead)(322)를 형성시킨 후, 접착제(310)를 이용하여 다이 패들(301) 상에 반도체 칩(303)을 부착시킨다. 여기서, 다이 패들(301)은 리드 프레임, 인쇄 회로 기판(PCB, Printed Circuit Board), 테입(Tape) 형태의 기판 등 중 하나 이상이 사용될 수 있다. 또한, 반도체 칩(303)의 부착 이후 접착제(310)의 경화를 위해 예를 들어 전기 오븐(Oven)이나 히터 블록(Heater Block)이 사용될 수도 있다.
이어서, 반도체 칩(303)의 본드 패드(Bond Pad, 302)와 인너 리드(322)를 와이어(Wire)(307)로 연결시킨다. 여기서, 본드 패드(302)와 인너 리드(322)를 전기적으로 연결하는 도전체인 와이어(307)로 예를 들어 미세 구리선(Copper Wire)이나 미세 알루미늄선(Aluminum Wire) 등이 이용될 수 있다.
이어서, 접착제(308)를 사용하여 반도체 칩(303)의 상부 측면에 방열층(309)을 부착시킨다. 이때, 상기 반도체 칩(303)의 상부 측면에 열전도성 또는/및 전기 전도성이 우수한 재질로 형성된 방열층(309)을 부착시킴에 있어, 열 방출 효율의 증진을 위해 활동 소자 지역에 방열층(309)을 부착시킬 수 있다.예를 들어, 방열층(309)은 금속 재질로 형성될 수 있으며, 방열층(309)에 전기적으로 그라운드(Ground)를 연결함으로써 패키지 내부의 미세 금 선 및 인너 리드의 인덕턴스(Inductance)를 감소시켜, 고주파 영역에서 사용시 전기적 특성을 향상시킬 수 있다. 또한, 다이 패들(301)과 방열층(309)에 그라운드를 인가하면, 그 내/외부에서 전자기파 간섭 차폐 효과(EMI Shield-Effect)를 가져 옴으로써, 잡음(Noise)을 현저히 줄일 수도 있다.
또한, 방열층(309)은 반도체 칩(303) 상부 측면에 위치하는 일부 부분(311)은 접촉하도록 하고, 나머지 부분은 반도체 칩(303)과 접촉하지 않도록 하기 위하여, 방열층(309)의 중앙 부분(311)이 함몰된 예를 들어 M자형, V자형, U자형 등의 구조로 구성할 수 있다. 이는 반도체 패키지의 모양에 따라 다양하게 디자인(예를 들어 둥근형(Round Type), 다각형(Polygonal Type) 등)될 수 있으며, 이때 함몰되 는 부분이 열방출 효율의 극대화를 위해 반도체 칩(303)의 활동 소자 지역과 접촉하도록 할 수 있다.
또한, 상기 방열층(309)의 가장 자리는 반도체 패키지 하면을 향하여 굴곡 형태를 취하거나 반도체 패키지 하면을 향하여 돌출 부위를 형성시킬 수도 있다.
방열층(309)의 부착을 위한 접착제로서, 열가소성 접착 수지(Thermo-Plastic Adhesive Epoxy), 열경화성 접착 수지(Thermo-Set Adhesive Epoxy), 열전도성 수지(Thermal Conductive Epoxy), 전기 전도성 수지(Electric Conductive Epoxy) 또는 접착 테잎(Adhesive Tape) 중 어느 하나를 선택하여 사용하거나, 다수를 복합하여 사용할 수 있다. 접착제(308)의 경화를 위해 예를 들어 전기 오븐(Oven)이나 히터 블록(Heater Block)이 사용될 수 있다.
이어서, 상기 방열층(309)의 상면이 외부에 노출되도록 몰딩하며, 상기 몰딩이 완료된 반도체 패키지의 하면에 마운트된 솔더 부재(320)을 형성시킨다. 즉, 반도체 칩(303)과 와이어(307)을 보호하기 위하여 몰드 금형(Mold Die)에 에폭시 몰딩 컴파운드(Epoxy Molding Compound, 304)를 사용하여 에폭시 몰딩 과정을 수행한다. 이때, 방열층의 상부 측면은 에폭시 몰딩 컴파운드로 덮이지 않도록 한다.
에폭시 몰딩 후, 예를 들어 전기 오븐을 사용하여 에폭시 몰딩 컴파운드를 더 경화시키는 공정(Post - Mold Cure)이 수행될 수 있다. 또한, 필요한 경우 폴리싱(polishing) 공정을 이용하여, 에폭시 몰딩된 방열층(309)의 노출된 부분을 폴리싱하거나, 폴리싱 공정과 동시에 또는 폴리싱 공정 대신에 디플레싱(defleshing) 공정을 수행할 수도 있다. 또한, 필요한 경우 아웃 리드(Out Lead)나 방열층(309)에 도금(Plating)을 수행할 수도 있으며, 이러한 도금 재료로는 예를 들어 솔더(Solder), 주석(Tin), 은(Silver) 또는 금(Gold) 등이 사용될 수 있다.
또한, 에폭시 몰딩이 완료된 반도체 패키지의 아웃 리드 부분을 금형(Die)을 사용하여 트리밍 및 포밍시킴으로써, 반도체 패키지의 I/O를 형성할 수 있다.
이때, 기판 하면에 형성된 I/O 단자에 솔더 부재(320)를 부착시킬 수 있다. 이와 같이 기판을 사용하여 제조된 반도체 패키지는 자르거나(Sawing) 절단하여(Cutting) 패키지를 단품화시킬 수 있다. 솔더 부재(320)는 예를 들어, 솔더볼, 솔더 페이스트, 솔더 바 등 중 하나 이상과 같이 반도체 패키지를 하부의 부재(예를 들어, 기판)과 결합시키는 수단이면 충분하다.
도시된 반도체 패키지는 상면의 방열층과 하면의 다이 패들이 서로 대칭에 근사한 구조이므로, 반도체 패키지의 열 팽창 및 수축에 따른 휨(Warpage)과 이로 인한 방열재와 몰딩 재질 사이의 미세 틈(Delamination) 발생을 막는 효과도 있다.
도 4 내지 도 8은 본 발명의 일 실시예에 따른 카드형 정보 매체의 제조 과정을 개략적으로 나타낸 도면이다.
도 4는 카드형 정보 매체의 제조 과정에서 캐비티 형성 과정을 나타낸 도면이고, 도 5는 캐비티 형성 과정이 완료된 카드형 정보 매체의 평면도이다.
도 5의 A-A' 단면도인 도 4를 참조하면, 카드형 정보 매체를 구성하기 위한 기판(410) 상에 반도체 패키지가 배치될 캐비티(cavity)를 형성하기 위한 몰딩 과 정이 수행된다. 캐비티는 예를 들어 몰딩 과정에 의해 생성될 수도 있으며, 몰딩 이후에 캐비티를 형성하는 별도의 공정에 의해 생성될 수도 있을 것이다.
즉, 기판(410) 상에 반도체 패키지가 배치될 위치에 적절한 크기의 몰드 부재를 배치한 후 몰딩제(420)를 사용하여 몰딩 처리한 후 몰드 부재를 제거함으로써 캐비티가 형성된 카드형 정보 매체의 틀이 형성되도록 한다. 캐비티는 이후 삽입될 반도체 패키지의 크기에 상응하도록 형성됨은 당연하다.
몰딩제(420)는 예를 들어 에폭시 몰딩 컴파운드(Epoxy Molding Compound)일 수 있으며, 에폭시 몰딩 컴파운드의 경화를 위한 열 처리 공정이 수행될 수도 있다. 여기서, 몰딩 과정을 수행함에 있어 카드형 정보 매체의 최외곽선 영역이 타 영역에 비해 높게 형성되도록 하여 이후 설명될 제2 방열층이 내부 영역에 위치하도록 할 수도 있을 것이다.
캐비티가 형성된 카드형 정보 매체의 평면도인 도 5를 참조하면, 반도체 패키지를 배치하기 위한 공간이 캐비티(cavity)(210, 220)로 형성되어 있다. 도 5는 2개의 반도체 패키지가 배치되는 카드형 정보 매체를 예시한다.
또한, 캐비티(210, 220)가 형성된 해당 공간은 하부의 기판이 노출되어 있으며, 기판 상에는 반도체 패키지의 I/O와 연결하기 위한 I/O 단자들(510a, 510b)이 형성되어 있으며, 캐비티(210, 220)에 각각 배치된 반도체 패키지가 정상적으로 동작되는지 여부를 테스트하기 위한 테스트 단자들(520)이 형성되어 있다. 테스트 단자(520)를 통해 반도체 패키지가 결합됨으로써 반도체 패키지의 배치 직후 등의 시점에 외부에서 테스트 단자(520)에 연결된 외부 단자를 이용하여 해당 반도체 패 키지의 정상 동작 여부를 테스트할 수 있다. 이를 통해 카드형 정보 매체의 오류율을 감소시키고 신뢰성을 향상 시킬 수 있다.
이후, 도 6에 예시된 바와 같이, 앞서의 몰딩 과정에 의해 생성된 캐비티 내에 소정의 반도체 패키지(300a, 300b)가 각각 삽입되도록 배치된다. 배치되는 반도체 패키지의 종류 및 유형은 카드형 정보 매체가 어떤 기능을 수행할 것인지에 따라 상이할 수 있다.
이후, 삽입된 반도체 패키지(300a, 300b)가 하부의 기판(410)에 결합되도록 하기 위한 열처리를 수행한다. 여기서 열 처리의 온도는 반도체 패키지 하부에 형성된 솔더 부재(320)가 용융되어 반도체 패키지가 하부의 기판에 부착될 수 있는 온도이면 충분하다.
이와 같이, 반도체 패키지가 삽입될 공간이 캐비티로 미리 형성되므로 반도체 패키지의 정교한 배치 및 실장의 필요가 없어 카드형 정보 매체의 제조가 보다 용이해질 수 있다.
이후 도 7에 예시된 바와 같이, 캐비티에 반도체 패키지가 각각 삽입되어 배치된 카드형 정보 매체의 상부면에 제2 방열층(710)을 위치시키기 위한 방열 처리 과정이 수행된다. 제2 방열층(710)은 반도체 패키지의 상부면을 형성하는 제1 방열층(309)과 접촉되어 위치되도록 커버(cover)된다.
즉, 도 8에 예시된 바와 같이 제2 방열층(710)은 각 캐비티에 삽입 배치된 반도체 패키지의 상방에 부착된 제1 방열층(309a, 309b)에 접촉되도록 상방에 배치되어 각 반도체 패키지의 반도체 칩(303)에서 발생되는 열이 확산되어 방열되도록 한다. 제2 방열층(710)은 카드형 정보 매체의 크기(예를 들어 기판의 크기)에 상응하도록 형성되며, 예를 들어 금속 재질로 형성된 판이거나 슬러그(slug)일 수 있다.
반도체 칩(303)에서 발생되는 열이 효과적으로 분산될 수 있도록 제1 방열층(309)과 제2 방열층(710)은 일 영역이 접촉되도록 위치된다. 이때, 제1 방열층(309)과 제2 방열층(710)의 접촉을 보장하고 접촉 저항을 감소시키기 위해 제1 방열층(309)의 상부 측면 또는 제2 방열층(710)의 하부 측면에 써멀 그리스가 도포될 수 있다.
상술한 카드형 정보 매체의 제조 방법은 카드형 정보 매체 제조 장치에 내장된 소프트웨어 프로그램 등에 의해 시계열적 순서에 따른 자동화된 절차로 수행될 수도 있음은 자명하다. 상기 프로그램을 구성하는 코드들 및 코드 세그먼트들은 당해 분야의 컴퓨터 프로그래머에 의하여 용이하게 추론될 수 있다. 또한, 상기 프로그램은 컴퓨터가 읽을 수 있는 정보저장매체(computer readable media)에 저장되고, 컴퓨터에 의하여 읽혀지고 실행됨으로써 상기 방법을 구현한다. 상기 정보저장매체는 자기 기록매체, 광 기록매체 및 캐리어 웨이브 매체를 포함한다.
상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래기술에 따른 심(SIM, Subscriber Identity Module) 카드의 단면도.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 카드형 정보 매체의 구성을 개략적으로 나타낸 도면.
도 3은 본 발명의 일 실시예에 따른 방열층이 구비된 반도체 패키지의 형상을 나타낸 도면.
도 4 내지 도 8은 본 발명의 일 실시예에 따른 카드형 정보 매체의 제조 과정을 개략적으로 나타낸 도면이다.

Claims (18)

  1. 반도체 패키지를 수용하는 카드형 정보 매체의 제조 방법으로서,
    상기 카드형 정보 매체의 베이스(base)를 이루는 매체 기판을 제공하는 단계;
    상기 반도체 패키지가 수용되는 영역에 상응하여 상기 매체 기판의 상부에 캐비티(cavity)를 형성하는 단계;
    상기 캐비티에 상기 반도체 패키지를 수용되도록 하는 단계; 및
    상기 매체 기판에 상응하는 면적을 갖는 제1 방열층으로 상기 반도체 패키지를 커버(cover)하는 단계를 포함하되,
    상기 반도체 패키지는 패키지 기판, 반도체 칩 및 상기 반도체 칩의 상부면에 직접 본딩되는 제2 방열층을 포함하고,
    상기 제1 방열층의 하부면 중 적어도 일부가 상기 제2 방열층의 상부면 중 적어도 일부를 접촉하여 커버하는 것을 특징으로 하는 카드형 정보 매체의 제조 방법.
  2. 제1항에 있어서,
    상기 캐비티를 형성하는 단계는 상기 매체 기판의 상부에 몰딩재를 이용하여 몰딩 성형함으로써 상기 캐비티를 형성하는 것을 특징으로 하는 카드형 정보 매체의 제조 방법.
  3. 제1항에 있어서,
    상기 반도체 패키지는,
    상기 반도체 칩이 탑재되도록 하기 위한 다이 패들;
    상기 패키지 기판 상에 부착되어 전기적 접점 역할을 수행하는 인너 리드;
    상기 반도체 칩에 형성된 본드 패드를 상기 인너 리드에 전기적으로 연결시키기 위한 와이어;
    상기 패키지 기판의 하부면에 부설되어 전기적 입출력 역할을 담당하는 마운트된 솔더 부재; 및
    상기 다이 패들, 상기 반도체 칩, 상기 와이어와 상기 인너 리드 전체를 감싸고 제2 방열층의 하부면을 몰딩하는 몰딩재를 더 포함하되,
    상기 제2 방열층의 상부면의 적어도 일부는 외부에 노출되는 것을 특징으로 하는 카드형 정보 매체의 제조 방법.
  4. 삭제
  5. 제1항에 있어서,
    상기 제1 방열층의 하부면 및 상기 제2 방열층의 상부면 중 하나 이상에 써멀 그리스가 도포되는 것을 특징으로 하는 카드형 정보 매체의 제조 방법.
  6. 제1항에 있어서,
    상기 캐비티는 상기 매체 기판의 상부가 노출되도록 형성되는 것을 특징으로 하는 것을 특징으로 하는 카드형 정보 매체의 제조 방법.
  7. 제6항에 있어서,
    상기 노출된 매체 기판의 상부에는 수용된 상기 반도체 패키지와 전기적으로 연결되도록 하는 입출력(I/O) 단자가 형성되는 것을 특징으로 하는 카드형 정보 매체의 제조 방법.
  8. 제6항에 있어서,
    상기 노출된 매체 기판의 상부에는 수용되는 상기 반도체 패키지의 동작 테스트를 위한 테스트 단자가 형성되는 것을 특징으로 하는 카드형 정보 매체의 제조 방법.
  9. 제1항에 있어서,
    상기 커버하는 단계 이전에,
    상기 수용된 반도체 패키지가 상기 매체 기판에 부착되도록 열처리하는 단계를 더 포함하는 카드형 정보 매체의 제조 방법.
  10. 반도체 패키지를 수용하는 카드형 정보 매체로서,
    상기 카드형 정보 매체의 베이스(base)를 이루는 매체 기판;
    상기 반도체 패키지가 수용되는 영역에 상응하여 상기 매체 기판의 상부에 형성된 캐비티(cavity);
    상기 캐비티에 수용된 상기 반도체 패키지; 및
    상기 반도체 패키지를 커버(cover)하기 위해 상기 매체 기판에 상응하는 면적을 갖는 제1 방열층을 포함하되,
    상기 반도체 패키지는 패키지 기판, 반도체 칩 및 상기 반도체 칩의 상부면에 직접 본딩되는 제2 방열층을 포함하고,
    상기 제1 방열층의 하부면 중 적어도 일부가 상기 제2 방열층의 상부면 중 적어도 일부를 접촉하여 커버하는 것을 특징으로 하는 카드형 정보 매체.
  11. 제10항에 있어서,
    상기 캐비티는 상기 매체 기판의 상부에 몰딩재를 이용하여 몰딩 성형함으로써 형성되는 것을 특징으로 하는 카드형 정보 매체.
  12. 제10항에 있어서,
    상기 반도체 패키지는,
    상기 반도체 칩이 탑재되도록 하기 위한 다이 패들;
    상기 패키지 기판 상에 부착되어 전기적 접점 역할을 수행하는 인너 리드;
    상기 반도체 칩에 형성된 본드 패드를 상기 인너 리드에 전기적으로 연결시키기 위한 와이어;
    상기 패키지 기판의 하부면에 부설되어 전기적 입출력 역할을 담당하는 마운트된 솔더 부재; 및
    상기 다이 패들, 상기 반도체 칩, 상기 와이어와 상기 인너 리드 전체를 감싸고 제2 방열층의 하부면을 몰딩하는 몰딩재를 더 포함하되,
    상기 제2 방열층의 상부면의 적어도 일부는 외부에 노출되는 것을 특징으로 하는 카드형 정보 매체.
  13. 삭제
  14. 제10항에 있어서,
    상기 제1 방열층의 하부면 및 상기 제2 방열층의 상부면 중 하나 이상에 써멀 그리스가 도포되는 것을 특징으로 하는 카드형 정보 매체.
  15. 제10항에 있어서,
    상기 캐비티는 상기 매체 기판의 상부가 노출되도록 형성되는 것을 특징으로 하는 것을 특징으로 하는 카드형 정보 매체.
  16. 제15항에 있어서,
    상기 노출된 매체 기판의 상부에는 수용된 상기 반도체 패키지와 전기적으로 연결되도록 하는 입출력(I/O) 단자가 형성되는 것을 특징으로 하는 카드형 정보 매체.
  17. 제15항에 있어서,
    상기 노출된 매체 기판의 상부에는 수용되는 상기 반도체 패키지의 동작 테스트를 위한 테스트 단자가 형성되는 것을 특징으로 하는 카드형 정보 매체.
  18. 제10항에 있어서,
    상기 수용된 반도체 패키지가 상기 매체 기판에 부착되도록 열처리되는 것을 특징으로 하는 카드형 정보 매체.
KR1020090054964A 2009-06-19 2009-06-19 카드형 정보 매체 및 그 제조 방법 KR101021501B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090054964A KR101021501B1 (ko) 2009-06-19 2009-06-19 카드형 정보 매체 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090054964A KR101021501B1 (ko) 2009-06-19 2009-06-19 카드형 정보 매체 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100136721A KR20100136721A (ko) 2010-12-29
KR101021501B1 true KR101021501B1 (ko) 2011-03-16

Family

ID=43510657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090054964A KR101021501B1 (ko) 2009-06-19 2009-06-19 카드형 정보 매체 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101021501B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960000215B1 (ko) * 1993-04-09 1996-01-03 삼성전자주식회사 집적회로 카드용 반도체 패키지
JPH11148949A (ja) 1997-09-08 1999-06-02 Samsung Electron Co Ltd 半導体装置をテストするためのプローブカード

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960000215B1 (ko) * 1993-04-09 1996-01-03 삼성전자주식회사 집적회로 카드용 반도체 패키지
JPH11148949A (ja) 1997-09-08 1999-06-02 Samsung Electron Co Ltd 半導体装置をテストするためのプローブカード

Also Published As

Publication number Publication date
KR20100136721A (ko) 2010-12-29

Similar Documents

Publication Publication Date Title
US6313524B1 (en) Chip module with a plurality of flat contact elements mountable on either an external printed circuit board or an external circuit board substrate
KR100995961B1 (ko) 플래시 메모리 카드 제조방법
US6670221B2 (en) Semiconductor device having a built-in contact-type sensor and manufacturing method thereof
US7630209B2 (en) Universal PCB and smart card using the same
KR101188791B1 (ko) Ｎｆｃ 통신을 위한 안테나 내장형 카드형 정보 매체 및 그 제조 방법
US8544755B2 (en) Subscriber identity module (SIM) card
EP1596326A2 (en) IC card module
KR101897944B1 (ko) 집적 회로 플립 칩을 내장하기 위한 방법
CN106611212B (zh) 双接口ic卡
JP2006253430A (ja) 半導体装置およびその製造方法
US7220915B1 (en) Memory card and its manufacturing method
CN108496187B (zh) 用于制造芯片卡模块的方法和芯片卡
US8705238B2 (en) External storage device and method of manufacturing external storage device
AU2016221971B2 (en) Method for producing a single-sided electronic module including interconnection zones
US7095103B1 (en) Leadframe based memory card
KR101021501B1 (ko) 카드형 정보 매체 및 그 제조 방법
KR200457484Y1 (ko) 전자 저장 장치용 패키지
JP4240990B2 (ja) Ｉｃモジュール回路基板
EP1055193B1 (en) Data carrier with chip and fully enclosed connection means
CN213092344U (zh) 载带及智能卡
KR20110009317A (ko) 전자 기기의 방열 구조
US20230369190A1 (en) Integration package with insulating boards
EP4174719A1 (en) Leadframeless contactless module
JPH11296633A (ja) Ｉｃカード
CN115547991A (zh) 封装结构的制作方法、封装结构、存储系统及电子设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180226

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190225

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200225

Year of fee payment: 10