JPH11287846A - テスト・プローブ・アセンブリ - Google Patents
テスト・プローブ・アセンブリInfo
- Publication number
- JPH11287846A JPH11287846A JP10349431A JP34943198A JPH11287846A JP H11287846 A JPH11287846 A JP H11287846A JP 10349431 A JP10349431 A JP 10349431A JP 34943198 A JP34943198 A JP 34943198A JP H11287846 A JPH11287846 A JP H11287846A
- Authority
- JP
- Japan
- Prior art keywords
- probe assembly
- test
- test probe
- electronic device
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
Abstract
(57)【要約】
【課題】ＢＧＡあるいはＰＢＧＡの実装装置を、その性
能の妨げにならないようにテストする装置及び方法を提
供する 【解決手段】ＰＢＧＡの基板ＰＣＢ上の特殊設計が施さ
れたテスト・トレースと接触するテスト・プローブ・ア
センブリを利用する。テスト・プローブ・アセンブリの
接点は、ＰＢＧＡの適正な設計を施された導電性トレー
スに結合する。テスト・プローブ・アセンブリのもう１
組の接点によって、テスト計測器類との相互接続が可能
になる。
能の妨げにならないようにテストする装置及び方法を提
供する 【解決手段】ＰＢＧＡの基板ＰＣＢ上の特殊設計が施さ
れたテスト・トレースと接触するテスト・プローブ・ア
センブリを利用する。テスト・プローブ・アセンブリの
接点は、ＰＢＧＡの適正な設計を施された導電性トレー
スに結合する。テスト・プローブ・アセンブリのもう１
組の接点によって、テスト計測器類との相互接続が可能
になる。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に、電子試験
計測器に関するものであり、とりわけ、ボール・グリッ
ド・アレイ表面実装パッケージを電子測定装置に電気的
に接続するためのテスト・プローブ・アセンブリに関す
るものである。
計測器に関するものであり、とりわけ、ボール・グリッ
ド・アレイ表面実装パッケージを電子測定装置に電気的
に接続するためのテスト・プローブ・アセンブリに関す
るものである。
【０００２】
【従来の技術】表面実装技術の分野においてますます重
要性を増しているパッケージ設計が、ボール・グリッド
・アレイ（ＢＧＡ）である。ＢＧＡは、標準的な精細ピ
ッチ表面実装及びピン・グリッド・アレイ技術に比べて
多くの利点をもたらす。これらの利点には、ＢＧＡが自
己センタリング式のため、配置問題が軽減され、損傷を
被るリードがないので、取扱いの問題が軽減され、占有
面積が低下し、相互接続密度が高くなるといったことが
ある。しかし、一旦回路に挿入するように形成される
と、また、実際に、回路にハンダ付けされると、ＢＧＡ
実装装置を有効にテストすることができないので、ＢＧ
Ａ技術には重要な欠点がある。後者の場合、その性能の
妨げにならないように、ＢＧＡ装置をテストできること
が特に重要である。
要性を増しているパッケージ設計が、ボール・グリッド
・アレイ（ＢＧＡ）である。ＢＧＡは、標準的な精細ピ
ッチ表面実装及びピン・グリッド・アレイ技術に比べて
多くの利点をもたらす。これらの利点には、ＢＧＡが自
己センタリング式のため、配置問題が軽減され、損傷を
被るリードがないので、取扱いの問題が軽減され、占有
面積が低下し、相互接続密度が高くなるといったことが
ある。しかし、一旦回路に挿入するように形成される
と、また、実際に、回路にハンダ付けされると、ＢＧＡ
実装装置を有効にテストすることができないので、ＢＧ
Ａ技術には重要な欠点がある。後者の場合、その性能の
妨げにならないように、ＢＧＡ装置をテストできること
が特に重要である。
【０００３】電子試験計測器（例えば、オシロスコー
プ、論理解析器、エミュレータ）を用いて、電圧及び電
流波形を含む集積回路（ＩＣ）のさまざまな電気的様相
（アスペクト）が解析される。一般に、装填されたプリ
ント回路基板には、複数ＩＣパッケージを含む、さまざ
まな電気コンポーネントがぎっしりと詰まっている。基
板上におけるコンポーネントの間隔が接近しているので
（すなわち、高「基板密度」）、ＩＣをテスト計測器に
電気的に接続するのは困難な場合が多い。
プ、論理解析器、エミュレータ）を用いて、電圧及び電
流波形を含む集積回路（ＩＣ）のさまざまな電気的様相
（アスペクト）が解析される。一般に、装填されたプリ
ント回路基板には、複数ＩＣパッケージを含む、さまざ
まな電気コンポーネントがぎっしりと詰まっている。基
板上におけるコンポーネントの間隔が接近しているので
（すなわち、高「基板密度」）、ＩＣをテスト計測器に
電気的に接続するのは困難な場合が多い。
【０００４】ＢＧＡは、テストのためにアクセスする
「リード」がなく、ＢＧＡのボールが小さく、ボールが
アクセス不能のため、この問題をいっそう悪化させるだ
けである。ＢＧＡ技術の修正版である、プラスチック・
ボール・グリッド・アレイ（ＰＢＧＡ）は、製造中のテ
ストに役立つように造られた。この技術の場合、ＩＣ
は、基板、一般には、ＢＧＡの下部層を形成するプリン
ト回路基板（ＰＣＢ）に取り付けられる。ＰＣＢのトレ
ースは、ＩＣと、テスト計測器に接続されるテスト・プ
ローブによってアクセスするのに十分な大きさのＰＣＢ
上のテスト・パッドとの間に接続される。しかし、ＰＢ
ＧＡ装置に最終機能テストが施された後、ＰＢＧＡの外
側部分は剪断され、ＰＢＧＡの周辺にはこれらのトレー
スのわずかな残留物だけしか残らない。大部分のＰＢＧ
Ａは、この状態で顧客に対して出荷されるので、回路へ
の挿入前及びその後のテストは、重大な困難が伴うこと
になる。とりわけ、挿入されたＰＢＧＡをテストする
と、回路性能が大幅に修正され、疑わしいテスト結果が
生じることになる。
「リード」がなく、ＢＧＡのボールが小さく、ボールが
アクセス不能のため、この問題をいっそう悪化させるだ
けである。ＢＧＡ技術の修正版である、プラスチック・
ボール・グリッド・アレイ（ＰＢＧＡ）は、製造中のテ
ストに役立つように造られた。この技術の場合、ＩＣ
は、基板、一般には、ＢＧＡの下部層を形成するプリン
ト回路基板（ＰＣＢ）に取り付けられる。ＰＣＢのトレ
ースは、ＩＣと、テスト計測器に接続されるテスト・プ
ローブによってアクセスするのに十分な大きさのＰＣＢ
上のテスト・パッドとの間に接続される。しかし、ＰＢ
ＧＡ装置に最終機能テストが施された後、ＰＢＧＡの外
側部分は剪断され、ＰＢＧＡの周辺にはこれらのトレー
スのわずかな残留物だけしか残らない。大部分のＰＢＧ
Ａは、この状態で顧客に対して出荷されるので、回路へ
の挿入前及びその後のテストは、重大な困難が伴うこと
になる。とりわけ、挿入されたＰＢＧＡをテストする
と、回路性能が大幅に修正され、疑わしいテスト結果が
生じることになる。
【０００５】
【発明が解決しようとする課題】本発明の目的は、いっ
たん回路に挿入するように形成された、あるいは、回路
にハンダ付けされた、ＢＧＡあるいはＰＢＧＡの実装装
置を、その性能の妨げにならないように、テストする装
置及び方法を提供することである。
たん回路に挿入するように形成された、あるいは、回路
にハンダ付けされた、ＢＧＡあるいはＰＢＧＡの実装装
置を、その性能の妨げにならないように、テストする装
置及び方法を提供することである。
【０００６】
【課題を解決するための手段】プリント回路基板（ＰＣ
Ｂ）の外側部分の剪断後、並びに、ＰＣＢに対するＰＢ
ＧＡの装填後における、プラスチック・ボール・グリッ
ド・アレイ（ＰＢＧＡ）装置のテストに関する問題の解
決法は、ＰＢＧＡの基板ＰＣＢ上の特殊設計が施された
テスト・トレースと接触するテスト・プローブ・アセン
ブリを利用することである。これで、こうしたテスト・
プローブを利用することによって、最も一般的な顧客に
対する出荷状態でＰＢＧＡをテストすることが可能にな
る。潜在的に性能を劣化させる可能性のある追加ハード
ウェアを最小限に抑えて、動作環境における作動中に、
ＰＢＧＡの動作も観測することも可能になる。
Ｂ）の外側部分の剪断後、並びに、ＰＣＢに対するＰＢ
ＧＡの装填後における、プラスチック・ボール・グリッ
ド・アレイ（ＰＢＧＡ）装置のテストに関する問題の解
決法は、ＰＢＧＡの基板ＰＣＢ上の特殊設計が施された
テスト・トレースと接触するテスト・プローブ・アセン
ブリを利用することである。これで、こうしたテスト・
プローブを利用することによって、最も一般的な顧客に
対する出荷状態でＰＢＧＡをテストすることが可能にな
る。潜在的に性能を劣化させる可能性のある追加ハード
ウェアを最小限に抑えて、動作環境における作動中に、
ＰＢＧＡの動作も観測することも可能になる。
【０００７】テスト・プローブ・アセンブリの接点は、
ＰＢＧＡの適正な設計を施された導電性トレースに結合
する。テスト・プローブ・アセンブリのもう１組の接点
によって、テスト計測器類との相互接続が可能になる。
こうして、回路性能に対する妨害が最小限に抑えられ
る。さらに、テスト・プローブは、必要に応じて、簡単
に取り外し、再び取り付けることが可能である。テスト
・プローブ・アセンブリをＰＢＧＡに機械的に取り付け
るために用いられる機構は、テスト・プローブ・アセン
ブリの残りの部分を除去する時、所定位置に残すことが
可能であり、従って、必要になるはずのテスト・プロー
ブ・アセンブリの交換が容易になる。
ＰＢＧＡの適正な設計を施された導電性トレースに結合
する。テスト・プローブ・アセンブリのもう１組の接点
によって、テスト計測器類との相互接続が可能になる。
こうして、回路性能に対する妨害が最小限に抑えられ
る。さらに、テスト・プローブは、必要に応じて、簡単
に取り外し、再び取り付けることが可能である。テスト
・プローブ・アセンブリをＰＢＧＡに機械的に取り付け
るために用いられる機構は、テスト・プローブ・アセン
ブリの残りの部分を除去する時、所定位置に残すことが
可能であり、従って、必要になるはずのテスト・プロー
ブ・アセンブリの交換が容易になる。
【０００８】
【発明の実施の形態】下記の詳細な説明及び図面のいく
つかの図において、同様の構成要素は、同様の参照番号
で識別される。
つかの図において、同様の構成要素は、同様の参照番号
で識別される。
【０００９】図１は、典型的な実施態様である、プラス
チック・ボール・グリッド・アレイ（ＰＢＧＡ）であ
る、電子装置１００の平面図である。電子装置１００
は、この実施態様の場合、プリント回路基板（ＰＣＢ）
である、基板１０５に取り付けられる集積回路のような
電子コンポーネント（不図示）から構成される。電子コ
ンポーネントの上に取り付けられ、基板１０５に固定さ
れたカバー１１０が、電子コンポーネントを損傷から保
護するのに役立つ。
チック・ボール・グリッド・アレイ（ＰＢＧＡ）であ
る、電子装置１００の平面図である。電子装置１００
は、この実施態様の場合、プリント回路基板（ＰＣＢ）
である、基板１０５に取り付けられる集積回路のような
電子コンポーネント（不図示）から構成される。電子コ
ンポーネントの上に取り付けられ、基板１０５に固定さ
れたカバー１１０が、電子コンポーネントを損傷から保
護するのに役立つ。
【００１０】図２は、図１の電子装置１００、及びテス
ト・プローブ・アセンブリ２５０の側面図である。電子
装置１００は、カバー１１０の下の基板１０５に取り付
けられた１つ以上の集積回路に接続される、本明細書で
は回路挿入接点２１５とも呼ばれる、ハンダ・ボール２
１５を備えている。使用時、ハンダ・ボール２１５は、
一般に、他の電子コンポーネントを含むプリント回路基
板に結合される。テスト・プローブ・アセンブリ２５０
には、基板１０５のアライメント・ホール１２５に挿入
する、少なくとも１つのアライメント・ピン２５５が含
まれている。図１には、２つのアライメント・ホール１
２５が示されており、従って、２つの一致するアライメ
ント・ピン２５５を必要とする。しかし、典型的な実施
態様は、特定の数のアライメント・ホール及びピンに制
限されることはなく、他のアライメント方式も可能であ
る。
ト・プローブ・アセンブリ２５０の側面図である。電子
装置１００は、カバー１１０の下の基板１０５に取り付
けられた１つ以上の集積回路に接続される、本明細書で
は回路挿入接点２１５とも呼ばれる、ハンダ・ボール２
１５を備えている。使用時、ハンダ・ボール２１５は、
一般に、他の電子コンポーネントを含むプリント回路基
板に結合される。テスト・プローブ・アセンブリ２５０
には、基板１０５のアライメント・ホール１２５に挿入
する、少なくとも１つのアライメント・ピン２５５が含
まれている。図１には、２つのアライメント・ホール１
２５が示されており、従って、２つの一致するアライメ
ント・ピン２５５を必要とする。しかし、典型的な実施
態様は、特定の数のアライメント・ホール及びピンに制
限されることはなく、他のアライメント方式も可能であ
る。
【００１１】図２の典型的な実施態様の場合、第１の接
点２６０は、電子装置１００との接続時には、テスト・
ポイント１２０とも呼ばれる、テスト・トレース１２０
と電気的に接触する。図１には、多数のトレース１２０
も示されている。テスト・トレース１２０は、電子装置
１００の基板１０５の表面上において、基板１０５の外
側エッジからエッジ幅の距離内２０６に製作される。エ
ッジ幅の距離２０６は、第１の接点２６０とテスト・ト
レース１２０との電気的接触を保証するのに十分な広さ
でなければならない。取り付け機構２６９は、テスト・
トレース１２０と第１の接点２６０との確実な電気的接
触を保証するのに十分な力を加えるために用いられる。
取り付け機構２６９には、電子装置１００のカバー１１
０に取り付けられた取り付けプレート２７０が含まれて
いる。取り付けプレート２７０を省略し、ネジ２７５を
直接カバー１１０に取り付けることも可能である。こう
した取り付けは、接着剤で接着することによって行うこ
とが可能である。ネジ２７５のシャフトは、テスト・プ
ローブ・アセンブリ２５０のベース２８０のホールに通
される。次に、ネジ２７５の端部にスペーサ２８５が挿
入され、ナット２９０が、ネジ２７５のネジ山にねじ込
まれる。テスト・トレース１２０と第１の接点２６０と
の確実な電気的接触を実現するために必要な力は、ネジ
２７５に対してナット２９０を締め付けることによって
得られる。ナット２９０によって、スペーサ２８５がベ
ース２８０に押しつけられ、この結果、さらに、第１の
接点２６０が加圧されて、テスト・トレース１２０と電
気的に接触することになる。もう１つの実施態様の場
合、スペーサ２８５は、除去され、ナット２９０が、ベ
ース２８０を押しつけることによって、スペーサ２８５
と同じ機能を果たす。
点２６０は、電子装置１００との接続時には、テスト・
ポイント１２０とも呼ばれる、テスト・トレース１２０
と電気的に接触する。図１には、多数のトレース１２０
も示されている。テスト・トレース１２０は、電子装置
１００の基板１０５の表面上において、基板１０５の外
側エッジからエッジ幅の距離内２０６に製作される。エ
ッジ幅の距離２０６は、第１の接点２６０とテスト・ト
レース１２０との電気的接触を保証するのに十分な広さ
でなければならない。取り付け機構２６９は、テスト・
トレース１２０と第１の接点２６０との確実な電気的接
触を保証するのに十分な力を加えるために用いられる。
取り付け機構２６９には、電子装置１００のカバー１１
０に取り付けられた取り付けプレート２７０が含まれて
いる。取り付けプレート２７０を省略し、ネジ２７５を
直接カバー１１０に取り付けることも可能である。こう
した取り付けは、接着剤で接着することによって行うこ
とが可能である。ネジ２７５のシャフトは、テスト・プ
ローブ・アセンブリ２５０のベース２８０のホールに通
される。次に、ネジ２７５の端部にスペーサ２８５が挿
入され、ナット２９０が、ネジ２７５のネジ山にねじ込
まれる。テスト・トレース１２０と第１の接点２６０と
の確実な電気的接触を実現するために必要な力は、ネジ
２７５に対してナット２９０を締め付けることによって
得られる。ナット２９０によって、スペーサ２８５がベ
ース２８０に押しつけられ、この結果、さらに、第１の
接点２６０が加圧されて、テスト・トレース１２０と電
気的に接触することになる。もう１つの実施態様の場
合、スペーサ２８５は、除去され、ナット２９０が、ベ
ース２８０を押しつけることによって、スペーサ２８５
と同じ機能を果たす。
【００１２】他のテスト・プローブ・アセンブリ２５０
は、必要に応じて、任意の回路の他の電子装置１００に
取り付けることが可能である。テスト・プローブ・アセ
ンブリ２５０の回路に対する動作上の影響をさらに軽減
するため、電子装置１００のテストが済むと、テスト・
プローブ・アセンブリ２５０を取り外すことが可能であ
る。代替技法では、取り付けプレートがカバー１１０及
びネジ２７５に対して結合されているので、取り付けプ
レート２７０及びネジ２７５を除いて、テスト・プロー
ブ・アセンブリ２５０の全てのコンポーネントを取り除
く。
は、必要に応じて、任意の回路の他の電子装置１００に
取り付けることが可能である。テスト・プローブ・アセ
ンブリ２５０の回路に対する動作上の影響をさらに軽減
するため、電子装置１００のテストが済むと、テスト・
プローブ・アセンブリ２５０を取り外すことが可能であ
る。代替技法では、取り付けプレートがカバー１１０及
びネジ２７５に対して結合されているので、取り付けプ
レート２７０及びネジ２７５を除いて、テスト・プロー
ブ・アセンブリ２５０の全てのコンポーネントを取り除
く。
【００１３】この例の実施態様におけるベース２８０
は、第１の接点２６０と第２の接点２６５を相互接続す
る、本明細書では導体２６６とも呼ばれる導電性トレー
ス２６６を備えた、プリント回路基板である。電子装置
１００のテストを実施するため、第２の接点２６５は、
テスト機械（不図示）に接続される。
は、第１の接点２６０と第２の接点２６５を相互接続す
る、本明細書では導体２６６とも呼ばれる導電性トレー
ス２６６を備えた、プリント回路基板である。電子装置
１００のテストを実施するため、第２の接点２６５は、
テスト機械（不図示）に接続される。
【００１４】別様であれば、図２のベース２８０の前方
エッジ近くと後方エッジ近くに配置されることになる、
２組の第１の接点と第２の接点２６５が、分かりやすく
するため省略されている。これらの接点を含めると、取
り付けプレート２７０、ネジ２７５、及び、スペーサ２
８５が明瞭には見えなくなる。
エッジ近くと後方エッジ近くに配置されることになる、
２組の第１の接点と第２の接点２６５が、分かりやすく
するため省略されている。これらの接点を含めると、取
り付けプレート２７０、ネジ２７５、及び、スペーサ２
８５が明瞭には見えなくなる。
【００１５】図３は、図１の電子装置１００及びテスト
・プローブ・アセンブリ２５０の側面図のもう１つの図
面である。別様であれば、図２のベース２８０の前方エ
ッジ近くと後方エッジ近くに配置されることになる、２
組の第１の接点と第２の接点２６５が、ここでも、分か
りやすくするために省略されている。図３にこれらの接
点を含めると、取り付けコネクタ３６８、ネジ２７５、
及び、スペーサ２８５が明瞭には見えなくなる。図３の
典型的な実施態様の場合、取り付けコネクタ３６８は、
電子装置１００のカバー１１０に対してナットで結合さ
れるか、あるいは、別様に取り付けられる。ネジ２７５
が取り付けコネクタ３６８に挿入される。もう１つの実
施態様の場合、取り付けコネクタ３６８は、カバー１１
０の一体部品とすることが可能である。ここでも、テス
ト・トレース１２０と第１の接点２６０との確実な電気
的接触を実現するために必要な力は、ネジ２７５に対し
てナット２９０を締め付けることによって得られる。ナ
ット２９０によって、スペーサ２８５がベース２８０に
押しつけられ、この結果、さらに、第１の接点２６０が
加圧されて、テスト・トレース１２０と電気的に接触す
ることになる。もう１つの実施態様の場合、スペーサ２
８５は、除去され、ナット２９０が、ベース２８０を押
しつけることによって、スペーサ２８５と同じ機能を果
たす。
・プローブ・アセンブリ２５０の側面図のもう１つの図
面である。別様であれば、図２のベース２８０の前方エ
ッジ近くと後方エッジ近くに配置されることになる、２
組の第１の接点と第２の接点２６５が、ここでも、分か
りやすくするために省略されている。図３にこれらの接
点を含めると、取り付けコネクタ３６８、ネジ２７５、
及び、スペーサ２８５が明瞭には見えなくなる。図３の
典型的な実施態様の場合、取り付けコネクタ３６８は、
電子装置１００のカバー１１０に対してナットで結合さ
れるか、あるいは、別様に取り付けられる。ネジ２７５
が取り付けコネクタ３６８に挿入される。もう１つの実
施態様の場合、取り付けコネクタ３６８は、カバー１１
０の一体部品とすることが可能である。ここでも、テス
ト・トレース１２０と第１の接点２６０との確実な電気
的接触を実現するために必要な力は、ネジ２７５に対し
てナット２９０を締め付けることによって得られる。ナ
ット２９０によって、スペーサ２８５がベース２８０に
押しつけられ、この結果、さらに、第１の接点２６０が
加圧されて、テスト・トレース１２０と電気的に接触す
ることになる。もう１つの実施態様の場合、スペーサ２
８５は、除去され、ナット２９０が、ベース２８０を押
しつけることによって、スペーサ２８５と同じ機能を果
たす。
【００１６】以上、本発明の実施例について詳述した
が、以下、本発明の各実施態様の例を示す。
が、以下、本発明の各実施態様の例を示す。
【００１７】（実施態様１）電子装置［１００］を電子
試験計測器に電気的に接続するためのテスト・プローブ
・アセンブリであって、（ａ）ベース［２８０］と、
（ｂ）前記ベース［２８０］に機械的に取り付けられた
第１の接点［２６０］であって、第２の側に回路挿入接
点［２１５］を備えた電子装置［１００］の第１の側に
位置するテスト・ポイント［１２０］と電気的に接触す
るように配置された第１の接点［２６０］と、（ｃ）前
記第１の接点［２６０］に電気的に接続され、電子試験
計測器に接続可能な前記第２の接点［２６５］と、
（ｄ）前記ベース［２８０］が前記電子装置［１００］
の上方で位置決めされ、前記電子装置［１００］に向け
られる力が前記ベース［２６９］に加えられると、前記
ベース［２８０］を前記電子装置［１００］に引き寄せ
ることによって、前記第１の接点［２６０］を前記テス
ト・ポイント［１２０］に押しつける取り付け機構［２
６９］とを有するテスト・プローブ・アセンブリ。
試験計測器に電気的に接続するためのテスト・プローブ
・アセンブリであって、（ａ）ベース［２８０］と、
（ｂ）前記ベース［２８０］に機械的に取り付けられた
第１の接点［２６０］であって、第２の側に回路挿入接
点［２１５］を備えた電子装置［１００］の第１の側に
位置するテスト・ポイント［１２０］と電気的に接触す
るように配置された第１の接点［２６０］と、（ｃ）前
記第１の接点［２６０］に電気的に接続され、電子試験
計測器に接続可能な前記第２の接点［２６５］と、
（ｄ）前記ベース［２８０］が前記電子装置［１００］
の上方で位置決めされ、前記電子装置［１００］に向け
られる力が前記ベース［２６９］に加えられると、前記
ベース［２８０］を前記電子装置［１００］に引き寄せ
ることによって、前記第１の接点［２６０］を前記テス
ト・ポイント［１２０］に押しつける取り付け機構［２
６９］とを有するテスト・プローブ・アセンブリ。
【００１８】（実施態様２）前記電子装置［１００］
が、プラスチック・ボール・グリッド・アレイであるこ
とを特徴とする、実施態様１に記載のテスト・プローブ
・アセンブリ［２５０］。
が、プラスチック・ボール・グリッド・アレイであるこ
とを特徴とする、実施態様１に記載のテスト・プローブ
・アセンブリ［２５０］。
【００１９】（実施態様３）前記取り付け機構［２６
９］に、前記電子装置［１００］に結合可能であって、
前記ベース［２８０］のホールに通るネジ［２７５］
と、そのネジ山が前記ネジ［２７５］のネジ山と十分に
係合すると、前記ベース［２８０］に力を加えるナット
［２９０］とを有することを特徴とする、実施態様１に
記載のテスト・プローブ・アセンブリ［２５０］。
９］に、前記電子装置［１００］に結合可能であって、
前記ベース［２８０］のホールに通るネジ［２７５］
と、そのネジ山が前記ネジ［２７５］のネジ山と十分に
係合すると、前記ベース［２８０］に力を加えるナット
［２９０］とを有することを特徴とする、実施態様１に
記載のテスト・プローブ・アセンブリ［２５０］。
【００２０】（実施態様４）前記電子装置［１００］が
プラスチック・ボール・グリッド・アレイであることを
特徴とする、実施態様３に記載のテスト・プローブ・ア
センブリ［２５０］。
プラスチック・ボール・グリッド・アレイであることを
特徴とする、実施態様３に記載のテスト・プローブ・ア
センブリ［２５０］。
【００２１】（実施態様５）前記取り付け機構［２６
９］に、さらに、前記ネジ［２７５］が通るホールを備
え、前記ベース［２８０］と前記ナット［２９０］の間
に配置されるスペーサ［２８５］が含まれることを特徴
とする、実施態様３に記載のテスト・プローブ・アセン
ブリ［２５０］。
９］に、さらに、前記ネジ［２７５］が通るホールを備
え、前記ベース［２８０］と前記ナット［２９０］の間
に配置されるスペーサ［２８５］が含まれることを特徴
とする、実施態様３に記載のテスト・プローブ・アセン
ブリ［２５０］。
【００２２】（実施態様６）前記電子装置［１００］が
プラスチック・ボール・グリッド・アレイであることを
特徴とする、実施態様５に記載のテスト・プローブ・ア
センブリ［２５０］。
プラスチック・ボール・グリッド・アレイであることを
特徴とする、実施態様５に記載のテスト・プローブ・ア
センブリ［２５０］。
【００２３】（実施態様７）前記取り付け機構［２６
９］に、前記電子装置［１００］に結合可能な取り付け
プレート［２７０］と、前記取り付けプレート［２７
０］に結合されて、前記ベース［２８０］のホールに通
るネジ［２７５］と、そのネジ山が前記ネジ［２７５］
のネジ山に十分に係合すると、前記ベース［２８０］に
力を加えるナット［２９０］とが含まれることを特徴と
する、実施態様１に記載のテスト・プローブ・アセンブ
リ［２５０］。
９］に、前記電子装置［１００］に結合可能な取り付け
プレート［２７０］と、前記取り付けプレート［２７
０］に結合されて、前記ベース［２８０］のホールに通
るネジ［２７５］と、そのネジ山が前記ネジ［２７５］
のネジ山に十分に係合すると、前記ベース［２８０］に
力を加えるナット［２９０］とが含まれることを特徴と
する、実施態様１に記載のテスト・プローブ・アセンブ
リ［２５０］。
【００２４】（実施態様８）前記電子装置［１００］が
プラスチック・ボール・グリッド・アレイであることを
特徴とする、実施態様７に記載のテスト・プローブ・ア
センブリ［２５０］。
プラスチック・ボール・グリッド・アレイであることを
特徴とする、実施態様７に記載のテスト・プローブ・ア
センブリ［２５０］。
【００２５】（実施態様９）前記取り付け機構［２６
９］に、さらに、前記ネジ［２７５］が通るホールを備
え、前記ベース［２８０］と前記ナット［２９０］の間
に配置されるスペーサ［２８５］が含まれることを特徴
とする、実施態様７に記載のテスト・プローブ・アセン
ブリ［２５０］。
９］に、さらに、前記ネジ［２７５］が通るホールを備
え、前記ベース［２８０］と前記ナット［２９０］の間
に配置されるスペーサ［２８５］が含まれることを特徴
とする、実施態様７に記載のテスト・プローブ・アセン
ブリ［２５０］。
【００２６】（実施態様１０）前記電子装置［１００］
がプラスチック・ボール・グリッド・アレイであること
を特徴とする、実施態様９に記載のテスト・プローブ・
アセンブリ［２５０］。
がプラスチック・ボール・グリッド・アレイであること
を特徴とする、実施態様９に記載のテスト・プローブ・
アセンブリ［２５０］。
【００２７】（実施態様１１）前記取り付け機構［２６
９］に前記電子装置［１００］に取り付けられた取り付
けコネクタ［３６８］に結合可能であって、前記ベース
［２８０］のホールに通る前記ネジ［２７５］と、その
ネジ山が前記ネジ［２７５］のネジ山に十分に係合する
と、前記ベース［２８０］に力を加えるナット［２９
０］とが含まれることを特徴とする、実施態様１に記載
のテスト・プローブ・アセンブリ［２５０］。
９］に前記電子装置［１００］に取り付けられた取り付
けコネクタ［３６８］に結合可能であって、前記ベース
［２８０］のホールに通る前記ネジ［２７５］と、その
ネジ山が前記ネジ［２７５］のネジ山に十分に係合する
と、前記ベース［２８０］に力を加えるナット［２９
０］とが含まれることを特徴とする、実施態様１に記載
のテスト・プローブ・アセンブリ［２５０］。
【００２８】（実施態様１２）前記電子装置［１００］
がプラスチック・ボール・グリッド・アレイであること
を特徴とする、実施態様１１に記載のテスト・プローブ
・アセンブリ［２５０］。
がプラスチック・ボール・グリッド・アレイであること
を特徴とする、実施態様１１に記載のテスト・プローブ
・アセンブリ［２５０］。
【００２９】（実施態様１３）前記取り付け機構［２６
９］に、さらに、前記ネジ［２７５］が通るホールを備
え、前記ベース［２８０］と前記ナット［２９０］の間
に配置されるスペーサ［２８５］が含まれることを特徴
とする、実施態様１１に記載のテスト・プローブ・アセ
ンブリ［２５０］。
９］に、さらに、前記ネジ［２７５］が通るホールを備
え、前記ベース［２８０］と前記ナット［２９０］の間
に配置されるスペーサ［２８５］が含まれることを特徴
とする、実施態様１１に記載のテスト・プローブ・アセ
ンブリ［２５０］。
【００３０】（実施態様１４）前記電子装置［１００］
がプラスチック・ボール・グリッド・アレイであること
を特徴とする、実施態様１３に記載のテスト・プローブ
・アセンブリ［２５０］。
がプラスチック・ボール・グリッド・アレイであること
を特徴とする、実施態様１３に記載のテスト・プローブ
・アセンブリ［２５０］。
【００３１】（実施態様１５）前記取り付け機構［２６
９］に前記電子装置［１００］に一体化された取り付け
コネクタ［３６８］に結合可能であって、前記ベース
［２８０］のホールに通るネジ［２７５］と、そのネジ
山が前記ネジ［２７５］のネジ山に十分に係合すると、
前記ベース［２８０］に力を加えるナット［２９０］と
が含まれることを特徴とする、実施態様１に記載のテス
ト・プローブ・アセンブリ［２５０］。
９］に前記電子装置［１００］に一体化された取り付け
コネクタ［３６８］に結合可能であって、前記ベース
［２８０］のホールに通るネジ［２７５］と、そのネジ
山が前記ネジ［２７５］のネジ山に十分に係合すると、
前記ベース［２８０］に力を加えるナット［２９０］と
が含まれることを特徴とする、実施態様１に記載のテス
ト・プローブ・アセンブリ［２５０］。
【００３２】（実施態様１６）前記電子装置［１００］
がプラスチック・ボール・グリッド・アレイであること
を特徴とする、実施態様１５に記載のテスト・プローブ
・アセンブリ［２５０］。
がプラスチック・ボール・グリッド・アレイであること
を特徴とする、実施態様１５に記載のテスト・プローブ
・アセンブリ［２５０］。
【００３３】（実施態様１７）前記取り付け機構［２６
９］に、さらに、前記ネジ［２７５］が通るホールを備
え、前記ベース［２８０］と前記ナット［２９０］の間
に配置されるスペーサ［２８５］が含まれることを特徴
とする、実施態様１５に記載のテスト・プローブ・アセ
ンブリ［２５０］。
９］に、さらに、前記ネジ［２７５］が通るホールを備
え、前記ベース［２８０］と前記ナット［２９０］の間
に配置されるスペーサ［２８５］が含まれることを特徴
とする、実施態様１５に記載のテスト・プローブ・アセ
ンブリ［２５０］。
【００３４】（実施態様１８）前記電子装置［１００］
がプラスチック・ボール・グリッド・アレイであること
を特徴とする、実施態様１７に記載のテスト・プローブ
・・アセンブリ［２５０］。
がプラスチック・ボール・グリッド・アレイであること
を特徴とする、実施態様１７に記載のテスト・プローブ
・・アセンブリ［２５０］。
【００３５】
【発明の効果】従来のテスト・プローブと比べたテスト
・プローブ・アセンブリ２５０の主たる利点は、動作さ
せることを企図した回路において、電子装置１００のテ
ストを実施することができるという点にある。従って、
テスト・プローブ・アセンブリ２５０は、有効な開発ツ
ールであり、動作の不十分な回路または機能しない回路
の障害探索が大幅に改善される。製作後、及び、回路挿
入前にも、こうした電子装置１００のテストを簡単に実
施することが可能になる。もう１つの利点は、ハンダ付
けリード及び非ハンダ付けリードを必要とせずに、テス
ト・プローブ・アセンブリ２５０の電子装置１００に対
する取り付け、及び、電子装置１００からの取り外しが
可能になるという点である。
・プローブ・アセンブリ２５０の主たる利点は、動作さ
せることを企図した回路において、電子装置１００のテ
ストを実施することができるという点にある。従って、
テスト・プローブ・アセンブリ２５０は、有効な開発ツ
ールであり、動作の不十分な回路または機能しない回路
の障害探索が大幅に改善される。製作後、及び、回路挿
入前にも、こうした電子装置１００のテストを簡単に実
施することが可能になる。もう１つの利点は、ハンダ付
けリード及び非ハンダ付けリードを必要とせずに、テス
ト・プローブ・アセンブリ２５０の電子装置１００に対
する取り付け、及び、電子装置１００からの取り外しが
可能になるという点である。
【図１】プラスチック・ボール・グリッド・アレイ（Ｐ
ＢＧＡ）の平面図である。
ＢＧＡ）の平面図である。
【図２】分かりやすくするため、テスト・プローブ・ア
センブリの接点のいくつかを省略した、本発明によるＰ
ＢＧＡ及びＰＢＧＡをテストするためのテスト・プロー
ブ・アセンブリに関する側面図である。
センブリの接点のいくつかを省略した、本発明によるＰ
ＢＧＡ及びＰＢＧＡをテストするためのテスト・プロー
ブ・アセンブリに関する側面図である。
【図３】分かりやすくするため、テスト・プローブ・ア
センブリの接点のいくつかを省略した、本発明によるＰ
ＢＧＡ及びＰＢＧＡをテストするためのテスト・プロー
ブ・アセンブリに関するもう１つの側面図である。
センブリの接点のいくつかを省略した、本発明によるＰ
ＢＧＡ及びＰＢＧＡをテストするためのテスト・プロー
ブ・アセンブリに関するもう１つの側面図である。
１００：電子装置 １０５：基板 １１０：カバー １２０：テスト・トレース １２５：アライメント・ホール ２１５：ハンダ・ボール ２５０：テスト・プローブ・アセンブリ ２６０：第１の接点 ２６５：第２の接点 ２６６：導電性トレース ２６９：取り付け機構 ２７０：取り付けプレート ２７５：ネジ ２８０：ベース ２８５：スペーサ ２９０：ナット ３６８：取り付けコネクタ
Claims (1)
- 【請求項１】電子装置を電子試験計測器に電気的に接続
するためのテスト・プローブ・アセンブリであって、 （ａ）ベースと、 （ｂ）前記ベースに機械的に取り付けられた第１の接点
であって、第２の側に回路挿入接点を備えた電子装置の
第１の側に位置するテスト・ポイントと電気的に接触す
るように配置された第１の接点と、 （ｃ）前記第１の接点に電気的に接続され、電子試験計
測器に接続可能な前記第２の接点と、 （ｄ）前記ベースが前記電子装置の上方で位置決めさ
れ、前記電子装置に向けられる力が前記ベースに加えら
れると、前記ベースを前記電子装置に引き寄せることに
よって、前記第１の接点を前記テスト・ポイントに押し
つける取り付け機構とを有するテスト・プローブ・アセ
ンブリ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/994,186 US6064214A (en) | 1997-12-19 | 1997-12-19 | Perimeter trace probe for plastic ball grid arrays |
| US994,186 | 1997-12-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11287846A true JPH11287846A (ja) | 1999-10-19 |
Family
ID=25540375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10349431A Pending JPH11287846A (ja) | 1997-12-19 | 1998-12-09 | テスト・プローブ・アセンブリ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6064214A (ja) |
| JP (1) | JPH11287846A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000138104A (ja) * | 1998-08-26 | 2000-05-16 | Yazaki Corp | 回路保護素子の検査構造 |
| US6252289B1 (en) * | 2000-01-10 | 2001-06-26 | Agere Systems Guardian Corporation | Electrical contact and housing for use as an interface between a testing fixture and a device under test |
| US6583636B2 (en) * | 2000-05-12 | 2003-06-24 | Delaware Capitol Formation | BGA on-board tester |
| CN100376896C (zh) * | 2001-07-26 | 2008-03-26 | 特拉华资本形成公司 | 电路板上的bga试验器 |
| US6861857B2 (en) * | 2001-10-17 | 2005-03-01 | Gaylan W. Moushon | Apparatus and method for positioning an integrated circuit for test |
| US6632691B1 (en) | 2002-04-11 | 2003-10-14 | Solid State Measurements, Inc. | Apparatus and method for determining doping concentration of a semiconductor wafer |
| US20050086037A1 (en) * | 2003-09-29 | 2005-04-21 | Pauley Robert S. | Memory device load simulator |
| US20080042270A1 (en) * | 2006-08-17 | 2008-02-21 | Daryl Carvis Cromer | System and method for reducing stress-related damage to ball grid array assembly |
| US8907694B2 (en) * | 2009-12-17 | 2014-12-09 | Xcerra Corporation | Wiring board for testing loaded printed circuit board |
| CN102346199A (zh) * | 2010-07-30 | 2012-02-08 | 中芯国际集成电路制造(上海)有限公司 | 球栅阵列测试座 |
| US20120098561A1 (en) * | 2010-10-21 | 2012-04-26 | Brymen Technology Corporation | Test probe with dual switching probe tip |
| US8645096B2 (en) * | 2011-02-09 | 2014-02-04 | General Electric Company | Deflection measuring system and method |
| US10892708B2 (en) | 2018-02-23 | 2021-01-12 | Sunpower Corporation | Remote array mapping |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2917438A1 (de) * | 1978-10-03 | 1980-11-06 | Otto Dr Ing Georg | Reibgetriebeeinheit fuer spindelpressen zur werkzeugeinstellung |
| US5247246A (en) * | 1987-04-17 | 1993-09-21 | Everett Charles Technologies, Inc. | Testing of integrated circuit devices on loaded printed circuit boards |
| JPH07239363A (ja) * | 1994-01-06 | 1995-09-12 | Hewlett Packard Co <Hp> | 集積回路の試験アセンブリ、導電性ブリッジ装置および集積回路の試験方法 |
| DE19513275A1 (de) * | 1994-06-27 | 1996-01-11 | Hewlett Packard Co | Sondenadapter zum Testen von IC-Bausteinen |
| US5708222A (en) * | 1994-08-01 | 1998-01-13 | Tokyo Electron Limited | Inspection apparatus, transportation apparatus, and temperature control apparatus |
| US5825192A (en) * | 1995-07-14 | 1998-10-20 | Tokyo Electron Limited | Probe card device used in probing apparatus |
| US5731709A (en) * | 1996-01-26 | 1998-03-24 | Motorola, Inc. | Method for testing a ball grid array semiconductor device and a device for such testing |
| US5859538A (en) * | 1996-01-31 | 1999-01-12 | Hewlett-Packard Company | Method and apparatus for connecting a ball grid array device to a test instrument to facilitate the monitoring of individual signals or the interruption of individual signals or both |
-
1997
- 1997-12-19 US US08/994,186 patent/US6064214A/en not_active Expired - Fee Related
-
1998
- 1998-12-09 JP JP10349431A patent/JPH11287846A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US6064214A (en) | 2000-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5383787A (en) | Integrated circuit package with direct access to internal signals | |
| US6407566B1 (en) | Test module for multi-chip module simulation testing of integrated circuit packages | |
| US5644247A (en) | Test socket and method for producing known good dies using the test socket | |
| KR100500452B1 (ko) | 모듈기판 상에 실장된 볼 그리드 어레이 패키지 검사장치및 검사방법 | |
| JPH09503577A (ja) | バーンイン用再利用可能ダイ・キャリヤ及びバーンイン処理 | |
| US6064214A (en) | Perimeter trace probe for plastic ball grid arrays | |
| US6429644B1 (en) | Method and apparatus of interconnecting with a system board | |
| US6891384B2 (en) | Multi-socket board for open/short tester | |
| US6703852B1 (en) | Low-temperature semiconductor device testing apparatus with purge box | |
| US7528616B2 (en) | Zero ATE insertion force interposer daughter card | |
| US5323105A (en) | Test template for monitoring the pins of a multi-pin chip cirucit package | |
| US5949238A (en) | Method and apparatus for probing large pin count integrated circuits | |
| US5779488A (en) | Socket for mounting an electrical component to a board | |
| US20030179005A1 (en) | Adapter method and apparatus for interfacing a tester with a device under test | |
| JP2737774B2 (ja) | ウェハテスタ | |
| US7064567B2 (en) | Interposer probe and method for testing | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| JPS62269075A (ja) | プリント基板検査装置 | |
| JPH07106038A (ja) | 半導体集積回路パッケージ用テスト装置 | |
| US10209275B2 (en) | Detachable probe card interface | |
| JPH11344532A (ja) | 回路基板上の探針のための装置 | |
| US6092224A (en) | Logic analyzer probe assembly with probe and interface boards | |
| KR100216894B1 (ko) | Bga 반도체패키지의 전기테스트장치 | |
| US20050194984A1 (en) | Testing apparatus and testing method | |
| KR950009876Y1 (ko) | 반도체 테스트 장비의 테스트 보드장치 |