JPH0714030B2

JPH0714030B2 - 表面実装部品用パツケ−ジ

Info

Publication number: JPH0714030B2
Application number: JP62083518A
Authority: JP
Inventors: 和正足立; 伸治高橋; 公隆平林
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 1987-04-04
Filing date: 1987-04-04
Publication date: 1995-02-15
Anticipated expiration: 2010-02-15
Also published as: JPS63249362A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は表面実装部品用パッケージに関するもので、特
にその上面側に表面実装用部品、例えば一般的半導体部
品、特にデジタルICを搭載し、その下側から突出する導
体ピンによって他の基板等に実装するための表面実装部
品用パッケージに関するものである。

（従来の技術）近年の電子回路技術の発達により、所謂半導体素子等の
電子部品の集積度は相当高度になってきている。一方、
このような電子部品に対する実装技術に対しても、電子
部品の高密度化に伴った高密度実装の要求が高まってき
ているのも当然のことである。このような集積度が高く
なってきている電子部品の高密度実装に対処するため
に、従来より種々な実装技術が開発されてきているが、
それでも電子部品の高密度化に充分対処することができ
る実装技術は未だ開発途上にあるのが実状である。特に
近年の電子部品は、その高密度化に伴って多数の接続端
子を有するものとなってきており、これに対処する実装
技術として表面実装技術及び導体ピンを使用した実装技
術が開発されたのである。

ところが、表面実装技術にあっては種々の利点があるも
のの、表面実装部品の直下部分に外部接続部を形成する
ことは通常困難である。その表面に形成した各接続部を
電気的に接続するための導体回路を平面的に形成する必
要があるが、この導体回路が表面実装部品によって覆わ
れ、表面実装部品の下側は事実上使用することが困難と
なるからである。従って、この表面実装技術のみでは、
前述した高密度実装を達成使用とすることは困難なので
ある。

また、外部接続用の導体ピンを使用した実装技術にあっ
ては、通常この技術は、所謂ピングリッドアレイとして
達成されるが、このピングリッドアレイに実装される電
子部品の端子の数だけ接続回路と導体ピンを用意しなけ
ればならず、複数の電子部品を同一のピングリッドアレ
イに同時に使用することは、必要とされるパッケージが
異なればその接続パターンも異なるために困難なことで
ある。

一般に、ゲートアレイICやプログラマブルICを利用し、
汎用性が高く個別に形成されたICで構成された電子回路
ブロックを集積した表面実装部品用パッケージは、入出
力信号が多いため格子状に接続ピンが取付けられてい
る。例えば、フラットパッケージ（プログラマブルIC）
である表面実装部品を取付けたピングリッドアレイ型の
導体ピンを持つ表面実装部品用パッケージにおいて、表
面実装部品用パッケージは標準化してあるので、一つの
表面実装部品の論理回路規模を超える場合は表面実装部
品間の相互接続を行なわなければならない。前記両導体
ピンは同じ長さのものであるため、その相互接続はベー
スプリント配線基板上で行なうことになるが、電子回路
の機能ブロックを一つにまとめることによる効果が大き
く減じるのである。

特に、従来のピングリッドアレイにあっては、これに搭
載される一個の電子部品に適した導体回路及び導体ピン
が形成されているのが通例であり、その電子部品実装の
面からは充分であるが、このような特定されたものであ
ることから汎用性は充分なものとは言えないものである
ことは容易に理解できる。換言すれば、従来のピングリ
ッドアレイは、実装すべき電子部品毎に設計・製造が行
なわれていて、その製造に多大な日数と費用を要してい
たのである。このためベースプリント配線基板の開発費
用が増大し、さらにプリント配線板も配線密度が高くと
れるものが必要となり、面積が大きいベースプリント配
線基板のコストアップの原因となっているのである。さ
らに、ピングリッドアレイ型のピン配置は、多数の導体
ピンをもった表面実装部品用パッケージに対しては有利
であるが、ベースプリント配線基板など規格化されてい
ない部品においては導体ピンが少ないほど製作し易いと
相反することがいえる。

本発明は、実装技術における上記のような実状を鑑み、
この種の表面実装部品用パッケージについて表面実装技
術と導体ピンを使用した実装技術の良い点を有効に活用
することにより、より一層の高密度実装を達成し、一つ
の表面実装部品で実現できない大規模な電子回路を１つ
のブロックとして使用できることを知見し、本発明を完
成したのである。

（発明が解決しようとする問題点）本発明は、以上のような経緯からなされたもので、その
解決しようとする問題点は、表面実装用部品を複数使用
する場合の高密度化の不足である。

そして、本発明の目的とするところは、導体ピンとして
長短両種のものを使用することにより、電子部品の実装
箇所を確保することにより、高密度化を達成した表面実
装部品用パッケージを簡単な構造により提供することに
ある。また、本発明のさらに詳しい目的は、第２図に示
す如く、規格化された表面実装部品用パッケージ（１）
にこの表面実装部品用パッケージ（１）と同様にスルー
ホールの位置と外形を規格化した両面プリント配線板で
あるアダプタプリント配線板（４）を使用し、ベースプ
リント配線基板（３）との接続が必要な第一導体ピン
（２）は導体回路（６）を介して第二導体ピン（９）に
接続し、表面実装部品用パッケージのピン間の接続が必
要な第一導体ピン（２）はアダプタプリント配線板
（４）の導体回路（６）を介することにより、一つの表
面実装用部品（５）で実現できない大規模な電子回路を
一つの電子回路ブロックとしてまとめ、外部接続ピンの
みをもった表面実装部品用パッケージ（１）を提供する
ことにある。

（問題点を解決するための手段）以上の問題点を解決するために本発明が採った手段は、
実施例に対応する第１図〜第４図を参照して説明すると「表面側に表面実装用部品（５）を実装する接続部
（７）が形成され、裏面側に前記接続部（７）と電気的
に導通した第一導体ピン（２）と該第一導体ピン（２）
より長い第二導体ピン（９）とが立設され、ベースプリ
ント配線板（３）に搭載される表面実装部品用パッケー
ジであって、当該パッケージには複数の電子部品が搭載
されるとともに、前記第一導体ピン（２）はベースプリ
ント配線板（３）に接続することなく当該パッケージの
裏面側に配置されるアダプタプリント配線板（４）上の
導体回路（６）を介して前記第二導体ピン（９）に導通
し、前記第二導体ピン（９）は前記アダプタプリント配
線板（４）を貫通しながらベースプリント配線板（３）
に接続することを特徴とする表面実装部品用パッケージ
（１）」である。

つまり、電気的導通性を有する多数個の導体ピンをもつ
基板と、さらにその上に表面実装用部品（５）を装着可
能な接続部（７）を有するプリント配線板（８）を有
し、表面実装部品（５）（例えばプログラマブルIC）を
表面実装した構造を有する表面実装部品用パッケージ
（１）において、第１図及び第２図に示すように、第一
及び第二導体ピン（２），（９）の二種類の導体ピンを
効率良く使用したものである。

これによって、当該表面実装部品用パッケージ（１）と
外部との接続のみが第二導体ピン（９）によって行なわ
れ、当該表面実装部品用パッケージ（１）とアダプタプ
リント配線板（４）の導体回路（６）との接続は第一導
体ピン（２）によって行なわれるのである。従って、当
該表面実装部品用パッケージ（１）によれば、一つの表
面実装用部品（５）で実現できない大規模な電子回路を
一つの表面実装部品用パッケージ（１）とし、さらに外
部接続ピンは必要な接続ピンのみを取り出すことができ
るのである。

（発明の作用）本発明が以上のような手段をとることによって以下のよ
うな作用がある。

前もって標準的に製作されている第１図の構造を有する
表面実装部品用パッケージ（１）で、下部に配置されて
いる第一導体ピン（２）は、表面実装用部品（５）の接
続端子に一対一に対応している。このため第２図〜第４
図のように表面実装用部品（５）間の接続を第一導体ピ
ン（２）を介して導体ピン取付用スルーホール（10），
アダプタプリント配線板（４）の導体回路（６）を使用
して行なうことができ、第３図及び第４図のベースプリ
ント配線基板（３）の配線を軽減でき大規模な一つのブ
ロックとなった電子回路を構成できる。

さらに、表面実装部品用パッケージ（１）と外部との接
続が必要な導体ピンはアダプタプリント配線板（４）の
導体ピン取付用スルーホール（10），導体回路（６），
導体ピン取付用スルーホール（10）を介して第二導体ピ
ン（９）に接続し、必要な接続ピンのみを取り出し、ピ
ン数も減少し、接続ピン配置もデュアルインライン型な
どに変換することができる。

（実施例）次に、本発明を、図面に示した実施例に基づいて詳細に
説明する。

実施例１第２図は、本発明の一実施例の斜視図である。第３図
は、この表面実装部品用パッケージ（１）の構成を概略
的に示す部分拡大断面図である。プリント配線板（８）
は導体ピン挿入用スルーホール（10）をもち、その側面
壁はスルーホール（11）を経由してプリント配線板
（８）の表面側に形成されている表面実装部品用導体パ
ターン（７）に接続されている。このようにして第一及
び第二導体ピン（２），（９）はそれぞれプログラマブ
ルIC（５）に電気的に一対一に接続されている。第一導
体ピン（２），（９）の配置は、通常0.1インチのイン
チ格子に配置され、かつプログラマブルIC（５）の下部
に位置する。このようにして標準化して作られている表
面実装部品用パッケージ（１）の第一及び第一導体ピン
（２），（９）にアダプタプリント配線板（４）を差し
込み半田（14）付けを行なう。アダプタプリント配線基
板（４）は、あらかじめ希望のプログラマブルIC端子間
を結ぶ導体パターン（６）と導体ピン取付用スルーホー
ル（10）を形成しておけば、必要な端子を接続すること
ができ、さらに表面実装部品用パッケージの外部との接
続が必要な導体ピン（９）はアダプタプリント配線板
（４）の導体回路（６）を使用して第二導体ピン（９）
に接続できる。

実施例２第４図は、この表面実装部品用パッケージ（１）の構成
を概略的に示す部分拡大断面図である。プリント配線板
（８）は、導体ピン挿入用スルーホール（10）をもち、
その側面壁はスルーホール（11）を経由してプリント配
線板（８）の表面側に形成される表面実装部品用導体パ
ターン（７）に接続されている。このようにして、第一
導体ピン（２）はそれぞれプログラマブルICにプリント
配線板（８）上で電気的に一対一に接続されている。但
し、ベースプリント配線基板と接続する第二導体ピン
（９）は表面実装部品用パッケージ（１）の汎用性を増
すために、プリント配線板（８）上ではなくアダプタプ
リント配線板（４）上で表面実装用部品に接続されてい
る。導体ピンの配置は、通常0.1インチのインチ格子に
配置され、かつプログラマブルICの下部に位置する。こ
のようにして標準化して作られている表面実装部品用パ
ッケージ（１）の第一及び第二導体ピン（２），（９）
にアダプタプリント配線板（４）を差し込み半田（14）
付けを行なう。アダプタプリント配線板（４）は、あら
かじめ希望のプログラマブルIC端子間を結ぶ導体回路
（６）と導体ピン取付用スルーホールを形成しておけ
ば、必要なプログラマブルIC端子を接続することがで
き、さらに表面実装部品用パッケージの外部との接続が
必要な導体ピンはアダプタプリント配線板（４）の導体
回路（６）を使用して第二導体ピン（９）に接続でき
る。

（発明の効果）以上詳述した通り、本発明に係る表面実装部品用パッケ
ージにあっては、上記実施例に示した如く、「表面側に表面実装用部品（５）を実装する接続部
（７）が形成され、裏面側に前記接続部（７）と電気的
に導通した第一導体ピン（２）と該第一導体ピン（２）
より長い第二導体ピン（９）とが立設され、ベースプリ
ント配線板（３）に搭載される表面実装部品用パッケー
ジであって、当該パッケージには複数の電子部品が搭載
されるとともに、前記第一導体ピン（２）はベースプリ
ント配線板（３）に接続することなく当該パッケージの
裏面側に配置されるアダプタプリント配線板（４）上の
導体回路（６）を介して前記第二導体ピン（９）に導通
し、前記第二導体ピン（９）は前記アダプタプリント配
線板（４）を貫通しながらベースプリント配線板（３）
に接続すること」にその構成上の特徴があり、これにより、簡単な構成で
あって従来技術を充分利用・発展させることができ、従
来の構成に較べ高密度実装及び短期間で必要な電子回路
がえられる。

すなわち、第１図に示される第一及び第二導体ピン
（２），（９）の個数及び搭載すべきプログラマブルIC
（５）の個数にて標準化が行なわれている表面実装部品
用パッケージ（１）に対して、一つの表面実装用部品
（５）で、そのメーカーの指定の方式により電子回路が
固定されるときに論理回路規模が不足すると他の表面実
装用部品（５）と組み合わせて使用することができる。

このとき、その接続を第１図のプリント配線板（８）の
上で実現しようとすると、目的とする電子回路ごとにプ
リント配線板（８）を設計・製作する必要ができ、標準
化のメリットが減少する。また第３図及び第４図のベー
スプリント配線基板（３）で配線を行なうことは、電子
回路の機能ブロックを一つにまとめるという効果が減じ
る。このため、ベースプリント配線基板（３）の開発費
用が増大し、さらにプリント配線板（８）も配線密度が
高くとれるものが必要となり面積が大きいベースプリン
ト配線板（８）のコストが上昇する。

これに対して、本発明の構成をとり導体ピン間接続用ア
ダプタプリント配線板に表面実装部品用パッケージと同
様にスルーホールの位置と外形を標準化した両面プリン
ト配線板を使用すれば、電子回路の機能ブロックを一つ
にまとめるという効果をもった状態で低コストで製作可
能となり、さらにベースプリント配線基板（３）に接続
する導体ピン（９）が減少するので、ベースプリント配
線基板（３）の有効利用が第３図，第４図に示した電子
部品（12）のようにできる。

【図面の簡単な説明】

第１図は本発明に係る表面実装部品用パッケージの斜視
図、第２図は本発明に係る表面実装部品用パッケージに
ベースプリント配線基板に実装したときの状態を示す斜
視図、第３図及び第４図のそれぞれは本発明に係る表面
実装部品用パッケージの構成を概略的に示す部分拡大断
面図である。符号の説明１…表面実装部品用パッケージ、２…第一導体ピン、３
…他の基板、４…アダプタプリント配線板、５…表面実
装用部品、６…導体回路、７…接続部、８…プリント配
線板、９…第二導体ピン。

Claims

【特許請求の範囲】

【請求項１】表面側に表面実装用部品を実装する接続部
が形成され、裏面側に前記接続部と電気的に導通した第
一導体ピンと該第一導体ピンより長い第二導体ピンとが
立設され、ベースプリント配線板に搭載される表面実装
部品用パッケージであって、当該パッケージには複数の
電子部品が搭載されるとともに、前記第一導体ピンは前
記ベースプリント配線板に接続することなく当該パッケ
ージの裏面側に配置されるアダプタプリント配線板上の
導体回路を介して前記第二導体ピンに導通し、前記第二
導体ピンは前記アダプタプリント配線板を貫通しながら
ベースプリント配線板に接続することを特徴とする表面
実装部品用パッケージ。