KR100357657B1 - 전자 부품 수용 패키지 및 다중 레벨 전자 패키지 제조 방법 - Google Patents

전자 부품 수용 패키지 및 다중 레벨 전자 패키지 제조 방법 Download PDF

Info

Publication number
KR100357657B1
KR100357657B1 KR1019990040546A KR19990040546A KR100357657B1 KR 100357657 B1 KR100357657 B1 KR 100357657B1 KR 1019990040546 A KR1019990040546 A KR 1019990040546A KR 19990040546 A KR19990040546 A KR 19990040546A KR 100357657 B1 KR100357657 B1 KR 100357657B1
Authority
KR
South Korea
Prior art keywords
card
circuitized
insertion member
circuitized card
package
Prior art date
Application number
KR1019990040546A
Other languages
English (en)
Other versions
KR20000023321A (ko
Inventor
다랄호르마즈다이아르엠
가우덴지진조셉
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20000023321A publication Critical patent/KR20000023321A/ko
Application granted granted Critical
Publication of KR100357657B1 publication Critical patent/KR100357657B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

방사선 차폐를 가능케 하는 작은 구획화된 영역을 제공하는 다중 레벨 패키지 및 그의 제조 방법이 개시된다. 가장 간단한 실시예에 있어서, 본 발명은 2개의 카드와 이들 두 카드 사이에 삽입된 삽입 부재를 포함한다. 삽입 부재는 바람직하게는 개구부를 가지며, 삽입 부재의 개구부와 두 카드의 조합은 캐비티를 형성한다. 캐비티는 많은 양의 부품들이 작은 3차원 공간에 채워질 수 있게 한다. 삽입 부재는 패러데이 차폐체와 같은 캔 작용을 지원한다. 두 카드 및 삽입 부재는 다층화될 수 있으며, 각 카드 또는 삽입 부재의 양면상의 어떤 타입의 칩 또는 패키지 접속도 지원할 수 있다. 각 카드 또는 삽입 부재는 관통 홀, 표면 실장 및 직접 칩 부착 접속 수단을 포함한다. 마지막으로, 픽업판 또는 히트 싱크는 패키지에 부착될 수 있다.

Description

전자 부품 수용 패키지 및 다중 레벨 전자 패키지 제조 방법{A MULTI-LEVEL ELECTRONIC PACKAGE AND METHOD FOR MAKING SAME}
본 발명은 일반적으로 전자적 패키징(electronic packaging)에 관한 것으로서, 특히 전기적 디바이스를 패키징하는 3차원 패키징에 관한 것이다.
집적된 반도체 디바이스를 제조함에 있어서, 먼저 반도체 웨이퍼상에 다수개의 디바이스를 형성하고, 그 다음에 웨이퍼를 제각기 하나 이상의 반도체 디바이스를 가진 소위 "칩(chip)" 또는 "반도체 다이(die)"라고 하는 다수개의 단편(piece)들로 분할하며, 각각의 칩을 "패키지"내에 설치하는데 이 "패키지"는 칩상의 신호들을 액세스하기 위한 외부 접속 수단(일반적으로 "핀(pin)" 또는 "리드(lead)"라고 함)을 갖는다.
집적 회로에 대한 다양한 패키지들이 개발되고 있는데, 이들 중에서 일반화된 패키지로서는 이중 인-라인 패키지(Dual In-Line Package : DIP)가 있다. DIP는 많은 상업적 응용에서는 일반적으로 플라스틱 패키지를 이용하나, 높은 동작 온도를 요구하는 응용에서는 세라믹 패키지를 이용한다. 패키지상의 핀 수가 증가함에 따라 핀 그리드 어레이(Pin Grid Array : PGA)와 같은 새로운 패키지가 개발되었다. 전형적으로, PGA 패키지는 행렬 어레이의 핀들을 가지며, 그 패키지는 플라스틱 또는 세라믹으로 구성된다. 전자 보드의 사이즈가 계속해서 작아지기 때문에, 주어진 공간에 고밀도의 접속을 제공하는 패키지들이 개발되고 있다.
예를 들어, 집적 회로에 대한 접속을 제공하는 납땜 패드(solder pad)를 갖는 세라믹 패키지(또는 모듈)를 구비한 표면 실장 디바이스(surface mount device)가 개발되고 있다. 이러한 납땜 패드는 종래의 DIP 및 PGA 패키지에서 핀이 요구하는 영역보다 훨씬 작게 제조될 수 있어, 고 접속 밀도를 달성할 수 있다. 이러한 타입의 표면 실장 기술(Surface-Mount Technology : SMT) 패키지는 SOIC(Small Outline Integrated Circuit), CSP(Chip Scale Package), SOT(Small Outline Transistor), SOJ(Small Outline J-Lead), FPBGA(Fine Pitch Ball Grid Array) 및 μ-BGA(micro-ball Grid Array)와 같은 다양한 이름을 가지고 있다.
표면 실장 모듈은 다양한 여러 다른 타입의 회로 보드, 회로 모듈 또는 다른 보드(본 명세서에서는 "시스템 보드"라 함)상에 실장된다. 표면 실장 모듈을 수용하도록 고안된 시스템 보드는 전형적으로 모듈상의 랜딩 패드(landing pad)와 정렬되는 랜딩 패드를 구비한다. 모듈 랜딩 패드, 시스템 보드 랜딩 패드 또는 그들 양자 모두에는 납땜 볼(solder ball) 또는 납땜 범프(solder bump)가 형성될 수 있다. 표면 실장 모듈은 시스템 보드상에 설치되며, 그 전체 조립체는 납땜 볼이 녹아 랜딩 패드들 간의 양호한 전기적 접속이 이루어질 때까지 가열된다. 이와 같이, 납땜 볼 어레이는 모듈상의 랜딩 패드와 시스템 보드상의 랜딩 패드를 상호접속 메카니즘(interconnect mechanism) 역할을 한다.
표면 실장 모듈의 예로서, 볼 그리드 어레이(Ball Grid Array : BGA) 및 컬럼 그리드 어레이(Column Grid Array : CGA) 칩 캐리어(carrier) 모듈은 납땜 볼 또는 컬럼(경우에 따라 실린더(cylinder)라고도 함) 어레이를 입력 및 출력 접속 수단으로서 이용했다. 이러한 응용에 있어서, "납땜 볼"이란 용어는 일반적으로 표면 실장 모듈 상호접속 수단으로 이용되는 볼, 범프, 컬럼, 실린더 또는 다른 적합한 접속 수단을 지칭하는데 이용된다. 일반적으로, 납땜 볼 어레이는 1.0㎜ 및 1.27㎜의 조밀한 피치(dense pitch)로 정렬된다. 모듈의 한 면을 덮는 조밀한 납땜 볼 어레이를 갖는 BGA 및 CGA 모듈은 과도하게 공간을 사용하지 않고서도 많은 수의 입력 및 출력 접속을 모듈의 칩에 제공할 수 있다.
모듈을 시스템 보드에 접속할 때에는, 모듈을 뒤집은 상태로 배치하여 납땜 볼 어레이가 시스템 보드상의 대응하는 랜딩 패드 어레이와 정렬되도록 하고, 그다음 모듈 및 시스템 보드를 가열하여 랜딩 패드 어레이상의 납땜 페이스트(solder paste)가 녹아 시스템 보드로 흘러들어 가게 함으로써, 모듈과 시스템 보드가 물리적 및 전기적으로 접속되게 한다.
설계자들은 하나의 시스템 보드상에 보다 많은 패키지를 설치하기 위해 노력하고 있다. 이렇게 하는 데에는 여러 가지 이유가 있는데, 그들 이유 중의 하나는 한 보드상에 모든 기능을 부여하면 시스템 설계가 보다 저렴하게 된다는 것이고, 다른 이유는 설계자가 개발하는 디바이스의 물리적 사이즈가 상당히 작아지고 있기 때문에 한 보드상에 모든 것을 설치해야 한다는 것이다. 예를 들어, 오늘날에는, 매우 복잡한 디지탈/아날로그 디바이스로 된 휴대형의 전역 위치 지정 시스템(global positioning system)이 고안되고 있다. 이러한 디바이스의 경우, 많은 수의 패키지들을 하나의 보드상에 실장시켜야 하는데, 이때 설계자가 직면하게 되는 문제점은 단일 보드상에 더 이상 패킷을 채울 수 없음에도 불구하고 더 많은 기능을 한 보드상에 부여하고자 한다는 점에서 현재 보드 설계의 한계에 다다르고있다. 또한, 단일 시스템 보드를 사용하면, 고객이 그 보드의 일부 기능만을 필요로 하는 경우, 고객은 일부 기능을 사용하지 않더라도 전체 보드를 구입하거나 전혀 다른 보드를 구입하는 것외에는 다른 선택의 여지가 없다.
이러한 문제점을 해결하기 위해 어떤 설계자들이 시도한 한가지 해법은 멀티-레벨 패키지(multi-level packages)를 제조하고자 하는 것으로서, 멀티-레벨 패키지를 사용하면 측방향 대신에 상방향으로 확장되는 시스템 보드를 제조할 수 있으므로, 더 많은 회로를 동일한 2차원 보드에 채울 수 있다. 이들 멀티-레벨 패키지는 일반적으로 멀티-레벨의 칩들을 구비하는데, 이들 각 레벨의 칩은 몇가지 유형의 접속 수단(SOJ, SOIC 등)에 의해 다음 레벨의 칩에 부착된다.
멀티-레벨 칩 설계의 경우 여러 가지 문제점이 있는데, 그들 중의 하나는 멀티-레벨 설계에 있어서는 부품들의 "혼합 및 정합(mix and match)"이 쉽지 않다는 것이다. 달리 말해서, 고객이 한 회사의 디지탈 신호 프로세서(Digital Signal Process : DSP)를 다른 회사의 무선 주파(Radio Frequency : RF) 전자 소자와 함께 사용하고자 하는 경우, 고객은 기본적으로 그들 다양한 패키지들을 설치하기 위한 고유 시스템 보드를 만들어야 하는데, 이를 위해서는 많은 비용 및 시간이 투입된다.
다른 문제점은 이러한 멀티-레벨 패키지들에서는 무선 주파 또는 전기적 차폐가 제한되거나 아예 없음으로 인해서, 멀티-레벨 패키지에 설치될 수 있은 디바이스의 타입이 제한된다. RF 및 디지탈 디바이스를 포함하고 있는 현재의 멀티-레벨 패키지들은 RF와 디지탈 디바이스간의 전자 차폐가 제대로 이루어지지 않기 때문에 정상적으로 작동하지 못할 것이다. 혼합형 패키지에서, 디지탈 디바이스가 일반적으로 동작 주파수 주변 및 그의 고조파 부근에서 전자적 방사선을 방사할 것이기 때문에 전자 차폐가 매우 중요하다. 이러한 전자적 방사선은 RF 부품에 부정적인 영향을 미치고 또한 다른 디지탈 부품에도 작은 부정적인 영향을 미친다. RF 부품들은 디지탈 부품의 주파수 또는 고조파를 간헐적으로 추종하기 시작할 수도 있고, 또는 그들의 입력 또는 출력 데이터 스트림에 그들 표류(stray) 방사선을 "부가"함으로 인해 부정확한 데이터를 발생할 수도 있다. 또한, RF 부품들은 일반적으로 그들의 고유 전자적 방사선을 방사하는데, 이 방사선은 디지탈 디바이스가 절연 패키지내에 격리되지 않는 경우에는 RF 부품에 미치는 영향보다는 약간 작지만 디지탈 디바이스에 영향을 미칠 수도 있다.
디지탈 부품이나 RF 부품으로부터, 또는 디지탈 부품 또는 RF 부품간의 전자적 방사선을 제거하거나 감소시키기 위해 다양한 기법이 사용되고 있는데, 그 예로서는, 두 디바이스에 대한 접지면(ground plane)들을 전혀 별개로 하거나 한 점에서만 결합되도록 하는 것이 있다. 이 방법 외에도, 디바이스(특히, RF 디바이스)로부터의 방사선을 감소시키는 잘 알려진 관련 방법으로서는 패러데이(Faraday) 차폐가 있다. 패러데이 차폐체는 일반적으로 금속으로 된 "캔(can)"으로서, 이 캔은 감응성(sensitive) 부품 위에 배치되며 접지된다. 접지된 캔의 금속 층은 캔의 내부에서 방사되는 전자기적 방사선(electromagnetic emissions)이 캔을 벗어나지 못하게 한다. 또한, 그 접지된 층은 캔 외부에서 방사되는 전자적 방사선이 내부 영역으로 들어오지 못하게 한다. 이들 캔은 일반적으로 그 캔의 외주를 따라 여러 곳에서 접지된다.
그러나, 현재의 멀티-레벨 패키지에서는 캔이나 다른 차폐체에 의해 전자적 방사선의 영향을 방지하거나 감소시킬 수 없다. 따라서, 혼합된 디지탈 및 RF 부품을 멀티-레벨 디바이스에서 함께 사용하면, 반드시 각 디바이스가 전자적 방사선에 노출되고 그에 따라 에러가 수반된다. 혼합된 디지탈 부품과 아날로그 부품간의 무선 주파수 차폐를 가능케 하면서 여러 판매자들로부터의 제품들을 확장가능하며 구획화된 3차원 설계로 용이하게 결합시킬 수 있는 방도가 없는 한, 시스템 보드 설계자들은 새로운 보다 큰 보드를 설계해야만 할 것이며 그 보드에 맞게 최종 제품을 크게 제조해야 할 수도 있다.
본 발명의 목적은 방사 차폐(radiation shielding)를 가능케 하는 작은 사이즈의 구획화된 영역을 제공하는 멀티-레벨 패키지(multi-level package) 및 그의 제조 방법을 제공하고자 하는 것이다.
도 1은 본 발명의 바람직한 실시예에 따른 상부 카드의 각종 도면,
도 2는 본 발명의 바람직한 실시예에 따른 삽입 부재의 각종 도면,
도 3은 본 발명의 바람직한 실시예에 따른 하부 카드의 각종 도면,
도 4는 본 발명에 따른 바람직한 실시예의 한 단면도,
도 5는 본 발명에 따른 바람직한 실시예의 다른 단면도,
도 6은 본 발명에 따른 바람직한 실시예의 3차원도
도 7은 본 발명에 따른 다른 실시예의 단면도,
도 8은 본 발명의 바람직한 실시예를 사용하기 위한 방법을 나타낸 도면.
도면의 주요부분에 대한 부호의 설명
110 : 상부 카드 128, 185, 187 : 납땜 볼
130 : 삽입 부재 133 : 캐비티
134 : 개구부 140 : 랜딩 패드
150 : 하부 카드
본 발명의 패키지는 작고 효율적인 패키지 사이즈를 고려하여 서로 적층되는 카드(cards)와 삽입 부재(interposers)를 포함한다. 가장 간단한 실시예에 있어서, 본 발명은 2개의 카드와 이들 두 카드 사이에 삽입되는 삽입 부재를 포함한다. 각 카드의 양면상에는 패키지, 칩 또는 디바이스가 제공될 수 있다. 삽입 부재는 바람직하게는 개구부(opening)를 가지며, 삽입 부재의 개구부와 두 카드의 조합은 캐비티(cavity)를 형성한다. 이 캐비티는 많은 수의 부품들이 작은 3차원 공간에 수용될 수 있게 한다. 삽입 부재는 금속 라우팅(metal routing) 및 관통 홀 접속(through hole connections)을 지원하며, 또한 두 카드와 조합되어 패러데이 차폐체(Faraday shied)와 같이 작용한다. 캐비티 내부의 부품들은 캐비티 외부에서 방사되는 전자기적 방사선(electromagnetic emissions)으로부터 차폐될 것이고, 캐비티 외부의 부품들은 캐비티 내부에서 방사되는 전자기적 방사선으로부터 차폐될 것이다. 두 카드와 삽입 부재는 다층화될 수 있으며, 또한 관통 홀 및 표면 실장 접속을 비롯한 어떤 유형의 칩 또는 패키지 접속을 지원할 수도 있다.
상술한 본 발명의 다른 특징 및 장점은 첨부 도면 및 후술할 본 발명의 바람직한 실시예에 대한 설명으로부터 더욱 명확하게 될 것이다.
이제, 본 발명의 바람직한 대표적인 실시예를 도면을 참조하여 설명한다. 이들 도면에서는 동일한 요소에 동일한 부호를 사용한다.
본 발명의 바람직한 실시예는 작은 사이즈의 구획화된 RF 및 디지탈 영역을 제공함과 동시에 원할 경우 이들 영역에 대한 무선 차폐를 제공하는 멀티-레벨 패키지 및 그 패키지의 제조 방법을 제공한다.
본 발명의 패키지는 작고 효율적인 패키지 사이즈를 고려하여 서로 적층되는 카드(cards)와 삽입 부재(interposers)를 포함한다. 바람직한 실시예에 있어서, 본 발명은 2개의 카드와 이들 두 카드 사이에 삽입되는 삽입 부재를 포함한다. 각 카드의 양면상에는 패키지, 칩 또는 디바이스가 제공될 수 있다. 삽입 부재는 바람직하게는 개구부(opening)를 가지며, 삽입 부재의 개구부와 두 카드의 조합은 캐비티(cavity)를 형성한다. 이 캐비티는 많은 수의 부품들이 작은 3차원 공간에 수용될 수 있게 한다. 삽입 부재는 금속 라우팅(metal routing) 및 관통 홀 접속(through hole connections)을 지원하며, 또한 두 카드와 조합되어 패러데이 차폐체(Faraday shied)와 같이 작용한다. 캐비티 내부의 부품들은 캐비티 외부에서 방사되는 전자기적 방사선(electromagnetic emissions)으로부터 차폐될 것이고, 캐비티 외부의 부품들은 캐비티 내부에서 방사되는 전자기적 방사선으로부터 차폐될 것이다. 두 카드와 삽입 부재는 다층화될 수 있으며, 또한 관통 홀 및 표면 실장 접속을 비롯한 어떤 유형의 칩 또는 패키지 접속을 지원할 수도 있다.
본 발명의 바람직한 실시예에 있어서, 각 카드 및 삽입 부재는 유기질의 라미네이트 카드(organic laminate card)임이 바람직하다. 이들 카드는 다층화될 수 있고 또한 당업자에게 알려진 관통 홀 또는 표면 실장 기술(Surface Mount Technology : SMT) 또는 직접 칩 부착 방법(direct-chip attachment method)과 같은 어떤 칩 또는 패키지 부착 방식을 지원할 수 있다. 디지탈 부품은 상부(top) 카드의 상면에 배치됨이 바람직하다. 무선 주파수(RF) 부품은 상부 카드의 하면과 하부 카드의 상면에 배치됨이 바람직하다. 이러한 구성은 무선 주파수 부품에 대한 차폐량이 최대로 되게 할 수 있으며, 또한 무선 주파수 부품으로부터 디지탈 부품이 차폐되게 한다. 또한 그 구성은 디지탈 접지면 및 RF 접지면이 별개로 될 수 있게 한다. 삽입 부재는 상면과 하면에 볼 그리드 어레이(Ball Grid Array: BGA)를 갖는 정방형 또는 장방형 링 형상의 회로화된 구조(ring-shaped circuitized structure)임이 바람직하다. BGA에 의해서 삽입 부재는 상부 카드의 하면과 하부 카드의 상면에 접속된다. 하부 카드의 하면은 일반적으로 BGA 만을 가질 것인데, 이 BGA는 바람직하게는 하나의 멀티-레벨 BGA패키지와 다른 멀티-레벨 BGA 패키지를 결합시킬 수 있는 조인트 전자 디바이스 엔지니어링 카운슬 표준 어레이 구조(Joint Electron Device Engineering Council(JEDEC) standard array structure)이다. JEDEC는 전자적 패키징에 대한 표준화 규칙을 정하는 협회이다.
이러한 패키징 방식은 다음과 같은 많은 장점을 갖는다. 즉, 각 카드는 아날로그 및/또는 디지탈 부품을 수용하는 완전 별개의 설비이므로, 각 카드가 별개로 설계되고 테스트될 수 있다. 또한, 2개의 카드를 함께 배치함으로써, 전역 위치 지정 시스템(global positioning system: GPS)과 같은 초소형 시스템 특히 RF 및 디지탈 부품을 가능한 작은 공간에 배치하는 것을 필요로 하는 휴대형 GPS 시스템에 대한 완전한 디지탈 및 RF 해법이 제공될 수 있다. 또한, 각 카드는 개별 패키지로서 고객에게 판매될 수 있다. 고객이 디지탈 카드만을 원하는 경우에는 고객은 디지탈 카드만을 구입하면 된다. 어떤 판매업자로부터의 부품이 하나의 카드에 이용될 수 있으며, 또한 그 카드는 고객 또는 배급자에 의해 다른 카드와 결합될 수 있다. 예를 들어, 고객이 한 회사의 무선 주파수 부품을 다른 회사의 DSP와 함께 사용하는 것을 선택하는 것도 가능하다. 패키지가 측방향이 아닌 상방향으로 확장되므로, 시스템 보드의 점유 면적이 현저하게 감소되거나 심지어는 무시할 수 있을 정도로 될 수 있거나, 그 시스템 보드의 사이즈가 유지되는 상태에서 그 보드에 동일 또는 그 이상의 기능이 추가될 수 있다. 마지막으로, 이같은 패키지의 경우에는 그 패키지의 상면에 히트 싱크(heat sink) 또는 다른 디바이스를 부착시키는 것이 가능하게 된다.
이제, 도 1 내지 6에, 멀티-레벨 시스템에 대한 가장 간단한 바람직한 실시예가 도시된다. 도 1에는 상부 카드(110), 도 2에는 삽입 부재(130), 도 3에는 하부 카드(150)가 도시된다. 상부 카드(110) 및 하부 카드(150)는 바람직하게는 전자 부품들을 상호 접속시킬 수 있는 또한 전자 부품과 카드를 상호 접속시킬 수 있는 회로화된 메카니즘(circuitized mechanism), 관통-홀 및 랜딩 패드를 구비한 회로화된 카드이다. 도 4 및 도 5는 바람직하게는 단일 멀티-레벨 패키지의 생성을 위해 결합시킨 3개의 레벨에 대한 단면도이다. 도 6은 본 발명의 실시예를 3차원적으로 도시한 것이다. 각 카드는 많은 여러 다른 타입의 부품 및 이들 부품의 접속 방식을 지원한다. "부품"이란 용어는 어떤 알려진 또는 창작적인 방식으로 회로 카드에 실장될 수 있는 전기 디바이스, 칩 또는 패키지를 포괄적으로 나타낸다. 도 1 내지 6에 도시된 부품은 단지 예시적인 뿐 어떤 식으로든 제한적인 의미로 해석되어서는 안된다. 도 4, 5 및 6은 완전한 패키지의 실시예를 도시한 것으로서, 여기서 삽입 부재(130)는 상부 카드(110)와 하부 카드(150) 사이에 삽입되며 상부 카드(110) 및 하부 카드(150)에 접속된다. 접속 메카니즘은 볼 그리드 어레이(BGA)인 것이 바람직하나, 당업자에게 알려진 카드 또는 삽입 부재를 접속하는 어떤 방식일 수도 있다.
삽입 부재(130)는 내측 에지(inside edge)(180)에 의해 규정되는 개구부(134)를 포함한다. 내측 에지(180), 이에 대응하는 개구부(134), 상부카드(110)의 하면(114) 및 하부 카드(150)의 상면(142)은 캐비티(133)를 규정한다. 캐비티(133)는 바람직하게는 다수의 부품을 수용한다. 이러한 부품들은 바람직하게는 전자기 차폐를 필요로 하는데, 삽입 부재(130)상의 하나 이상의 접지된 납땜 볼(128, 185 및/또는 187)이 전자기(또는 패러데이) 차폐체를 형성한다. 따라서, 캐비티(133)는 패러데이 차폐를 제공하는 초소형의 3차원적 패키지를 형성할 수 있다.
도 1을 참조하면, 본 발명의 바람직한 실시예에 따른 하나의 카드에 대한 3개의 도면을 볼 수 있다. 도 1a에는 상부 카드(110) 및 그 상부 카드(110)상의 다양한 예시적인 디지탈 부품들이 도시된다. 도 1 내지 6에 도시된 모든 부품은 단지 예시적인 것이다. 상부 카드(110)의 상면(112)은 플레쉬(flash) RAM(Random Access Memory)(118), DSP(120) 및 DRAM(Dynamic RAM)(116)을 포함한다. 플레쉬 RAM(118), DSP(120) 및 DRAM(116)은 당업자에게 알려진 방식으로 상면(112)에 접속된다. 예를 들어, SOIC(Small Outline Integrated Circuit), CSP(Chip Scale Package), SOT(Small Outline Transistor), SOJ(Small Outline J-lead), FPBGA(Fine Pitch Ball Grid Array), μ-BGA, TSOP(Thin Small Outline Package) 등의 SMT 패키징 기법이 이용될 수 있다. 또한, 직접 칩 부착 메카니즘(와이어 본딩 또는 저온 땜납 범프를 이용하는 직접 칩 부착)이나 관통 홀 메카니즘이 이용될 수 있다. 도 1a는, 도 4와 관련하여, 서로 다른 3개의 접속 방안을 도시한다. DRAM(116)은 SOJ 리드(lead)(117)에 의해 상면(112)에 접속된다. 플레쉬 RAM(118) 및 DSP(120)에 대한 접속 기법은 도 4를 참조하여 설명한다.
도 1에서는 DRAM(116), DSP(120) 및 플레쉬 RAM(118) 간의 라우팅을 도시하지 않았다. 이러한 디바이스들은 어떤 식으로든 접속되어야만 하는데, 이들 부품들 간의 금속 비아(metal vias)에 대한 라우팅은 당업자에게 알려진 방법 예를 들어 도금된(plated) 관통 홀, 표면 적층 회로(surface laminated circuit) 등에 의해서 수행할 수도 있다. 상부 카드(110)는 적어도 전원면, 접지면, 2개의 신호면을 갖는 4-층 보드임이 바람직하다. 또한, 도 1에는 상면(112)을 상부 카드(110)의 하면(114)에 접속시키는 관통 홀을 도시하지 않았다. 이러한 관통 홀들은 상면(112)상의 부품으로부터의 신호를 하면(114)상의 부품에 전기적으로 접속한다.
도 1b에는 상부 카드(110)의 하면(114)이 도시된다. 상부 카드(110)의 하면(114)에는 수개의 예시적인 부품이 제공된다. 하면(114)은 실시간 클럭(Real-Time Clock : RTC)(124), 20MHz 수정자(crystal)(122) 및 전원 조정기(126)를 포함한다. RTC(124)는 복수개의 리드(125)를 갖고, 20MHz 클럭 수단(122)은 2개의 리드(123)를 가지며, 전원 조정기(126)는 3개의 리드(127)를 갖는다. 다시, 이러한 부품들은 당업자에게 알려진 방법에 의해 하면(114)에 접속된다. 하면(114)의 외주(periphery)상에는 BGA의 납땜 볼(128)이 있다. 납땜 볼(128) 아래에는 랜딩 패드(도시 안함)가 있는데, 이들 랜딩 패드는 그들이 접속되는 관통 홀이나 금속 라우팅 또는 비아에 땜납 볼(128)을 전기적으로 접속시킨다. 도 1b에는 RTC(124), 20MHz 수정자(122) 및 전원 조정기(126)들을 상호 접속하며, 필요에 따라서는 그들을 DRAM(116), 플레쉬 RAM(118) 및 DSP(120)에 접속하는 금속 비아를 도시하지 않았다.
일단 상부 카드(110)상에 필요한 모든 부품이 제공되면, 카드가 완전하게 기능하는 지의 여부를 확인하기 위한 테스트를 할 수 있다. 이러한 테스트는 하면(114)의 외주상에 있는 BGA의 납땜 볼(128)을 하면(114)에 부착하기 전이나 후에 실행할 수도 있다. 테스트 및 경우에 따라서는 번-인(burn-in) 후에, 상부 카드(110)는 고객에게 판매될 수 있는 완전한 제품으로 된다.
도 1c에는 상부 카드(110)상의 부품에 부착된 픽업판(pick up plate)(190)이 도시된다. 픽업판(190)은 바람직하게는 다양한 목적으로 제공된다. 첫째, 그 픽업판(190)은 기계적 진공-작동 디바이스(mechanical vacuum-run device)가 또다른 처리를 위해 상부 카드(110)(및 그 상부 카드에 접속된 어떤 것)를 픽업하여 그 상부 카드(110)를 다른 표면상에 배치하는 것에 의해 그 상부 카드(110)가 다른 카드에 부착될 수 있도록 한다. 둘째, 픽업판(190)은 히트 싱크로서 작용한다(이것은 도 4 및 도5에서 더욱 명확하다.). 마지막으로, 픽업판(190)은 사이즈가 크거나 형상이 다른 히트 싱크 또는 열 감소의 촉진을 위한 팬(fan)을 가진 히트 싱크에도 결합될 수 있다.
도 2를 참조하면, 본 발명의 바람직한 실시예에 따라 구성한 삽입 부재에 대한 2개의 도면이 도시된다. 도 2a는 삽입 부재(130)의 평면도이고, 도 2b는 삽입 부재(130)의 저면도이다. 삽입 부재(130)는 바람직하게는 다층 보드이다. 도 2a 및 도 2b를 참조하면, 삽입 부재(130)는 상면(138), 하면(136), 외측 에지(182) 및 내측 에지(180)를 갖는다. 내측 에지(180)는 개구부(134)를 규정한다. 상부 카드(110), 하부 카드(150), 납땜 볼(128, 185, 187) 및 내측 에지(180)는캐비티(133)(도 4 및 도 5에 도시됨)를 규정한다. 캐비티(133)는 도 4 및 도 5에서 보다 상세하게 설명될 것이다. 내측 에지(180)와 외측 에지(182) 사이에 위치하는 삽입 부재(130) 상면(138)의 외주상에는 랜딩 패드(140)가 배열된다. 이들 패드는 상부 카드(110)의 하면(114)상의 납땜 볼(128)과 정렬되고 결합되어 전기적 접속을 이룬다. 내측 에지(180)와 외측 에지(182) 사이에 위치하는 삽입 부재(130) 하면(136)의 외주상에는 납땜 볼(185)이 배열된다. 삽입 부재(130) 하면(138)상의 각각의 납땜 볼(185) 뒤쪽에는 랜딩 패드(140)(도 2b에는 도시 안함)가 있다. 삽입 부재(130) 하면(136)상에 있는 납땜 볼(185) 및 랜딩 패드(140)의 사이즈 및 위치는 삽입 부재(130)를 상부 카드(110)에 결합하는 납땜 볼(128) 및 랜딩 패드(140)의 사이즈 및 위치와 다를 수 있다.
도 2에는 (상면(128) 또는 하면(136)상의) 각 랜딩 패드(140)를 (상면(138) 또는 하면(136)상의) 다른 랜딩 패드(140)에 전기적으로 접속하는 금속 비아를 도시하지 않았다. 또한, 관통 홀은 상면(138)상의 랜딩 패드(140)와 하면(136)상의 다른 랜딩 패드(140)를 접속한다.
본 발명의 바람직한 실시예에 있어서, 납땜 볼 어레이는 2개 층의 "금속 케이지(metal cage)"를 형성하여 삽입 부재(130), 납땜 볼, 상부 카드(110) 및 하부 카드(150)가 캐비티(133)에 설치된 어떤 부품들에 대한 패러데이 또는 전자기 차폐체로서 작용하게 할 것이다. 마이크로웨이브 오븐의 윈도우(window of a microwave oven)를 덮는 스크린과 아주 유사하게, 납땜 볼 케이지는 대부분의 방사가 캐비티(133) 안으로 들어가거나 밖으로 나가지 못하게 한다. 패러데이 차폐체로서 작용하기 위해서는, 적어도 몇개의 랜딩 패드(140)가 접지되어야 한다. 바람직한 것은 코너 및 중간 부분의 랜딩 패드를 접지시키는 것이다. 각각의 면이 25㎜인 정방형의 삽입 부재의 경우, 코너 및 중간 부분의 랜딩 패드를 접지시키면, 접지되는 볼들간의 간격이 대략 12㎜로 될 것이다. 일반적으로 알려진 바에 따르면, 접지된 영역들 간의 간격보다 훨씬 긴 파장은 접지된 영역(본 예의 경우, 접지된 볼)을 통과할 수 없다. 빛의 속도가 주파수와 파장의 곱과 같다는 잘 알려진 공식을 이용하고 또한 12㎜ 파장을 사용하면, 방사선 주파수가 대략 25㎓로 될 것이므로, 25㎓ 미만의 주파수는 접지된 볼들간의 간격이 12㎜인 케이지형 구조에 의해서 거부될 것이다.
물론, 이것은 아주 단순한 추정에 불과한데, 이는 케이지형 구조를 통과하려고 하는 파형의 진폭과 같은 영향 인자(influencing factor)를 고려하지 않았기 때문이다. 그러나, 이 구조는 고주파수에 이르기까지 양호한 차폐를 제공한다. 패러데이 차폐를 생성하기 위해 접지되는 볼들 간의 간격들을 거의 동일하게 하는 것이 좋다. 만약 그렇게 할 수 없으면, 접지된 볼들 간의 간격 중에서 가장 큰 간격이 패키지의 방사 차폐 능력을 제한하는 요소로서 작용하게 될 것이다. 예를 들어, 패키지가 상술한 바와 같으나 정방형 삽입 부재의 한 면만이 그 면의 양단부(each end)에서 접지되면, 제한 파장이 약 25㎜로 될 것이므로, 약 12㎓ 미만의 방사선 주파수는 통과하지 못하게 될 것이다. 마지막으로, 삽입 부재 및 케이지에 대해 최소 수의 볼을 접지시켜 패러데이 차폐로서 작용하게 해야 한다. 당업자라면 이러한 개념을 고려하여 적절한 접지 기법을 선택할 것이다.
본 발명의 실시예에 있어서는, 삽입 부재(130)를 정방형 또는 장방형 링으로 예시했지만, 다른 실시예도 가능하다. 특히, 용이한 제조를 위해 삽입 부재(130)를 패널(panel) 또는 "창틀(window pane)" 형태로 제조할 수도 있다. 이같은 형태로 제조하는 경우에 있어서는, 다수의 삽입 부재 섹션들로 이루어지는 스트립(strip) 또는 패널을 제조하고, 각각의 삽입 부재 섹션을 파괴가 용이한 하나 이상의 라인에 의해 다른 삽입 부재 섹션과 결합시킨다. 설명하고 있는 특정의 실시예에 있어서는, 각각의 삽입 부재 섹션이 정방형 또는 장방형 링과 같은 형상을 갖게 한다. 상기한 제조 공정에서는, 그다음, 상기한 바와 같이 제조한 스트립 층들을 완전한 다중 삽입 부재가 제공될 때까지 함께 적층시키고 라우팅을 행한 후에 삽입 부재들 간의 라인을 파괴함으로써 각각의 삽입 부재를 완성한다.
도 3을 참조하면, 하부 카드(150)에 대한 2개의 도면이 도시된다. 도 3a는 하부 카드(150)의 평면도이고, 도 3b는 하부 카드(150)의 저면도이다. 하부 카드(150)의 상면(142)은 다음의 예시적인 부품 즉 리드(153)를 갖는 3㎜의 1.55㎒ 필터(152), RF처리 섹션(160), 리드(155)를 갖는 인덕터(inductor)(154), 리드(145)를 갖는 40㎒ 수정자(144) 및 다수의 수동 소자(passive : 146)를 포함한다. 수동 소자(146)는 일반적으로 저항 또는 캐패시터이다. RF 처리 섹션(160)은 직접 칩 부착법에 의해 하부 카드(150)의 상면(142)에 부착된 칩으로서, 그 RF 처리 섹션(160)은 직접 칩 부착법에 의해 부착된 저 노이즈 증폭기(Low Noise Amplifier: LNA)(158)와 RF 신호 처리 IC 칩(156)을 포함한다. 모든 다른 부품들은 당업자에게 알려진 방법에 의해 하부 카드(150)의 상면(142)에 부착된다.
하부 카드 상면의 외주상에는 다수개의 랜딩 패드(140)가 있다. 각종 디바이스들은 서로 접속되며, 그들 디바이스는 또한 하부 카드(150)의 상면(142)상에서 연장하는 신호 라인을 통해 랜딩 패드(140)에 접속된다. 하부 카드(150) 하면(170)의 외주상에는 더 많은 랜딩 패드(140)가 있으나, 이들 랜딩 패드(140)는 도 3b에서는 납땜 볼(187)에 의해 가려져 보이지 않는다. 전술한 카드들에서와 같이, 관통 홀 및/또는 금속 비아는 (하부 카드(150)의 하면(170) 또는 상면(142)상의) 랜딩 패드(140)와 (하부 카드(150)의 하면(170) 또는 상면(142)상의) 랜딩 패드(140)를 접속할 수 있다. 또한, 납땜 볼(187) 및 랜딩 패드(140)의 사이즈 및 위치는 삽입 부재(130)와 상부 카드(110)를 결합하고 또한 삽입 부재(130)와 하부 카드(150)를 결합하는 납땜 볼 및 랜딩 패드의 사이즈 및 위치와 다를 수 있다. 또한 주목되는 것은, 납땜 볼(187)을 외주상에 배치해야 하는 것은 아니고 하부 카드(150)의 중간 부분에 설치하거나 하부 카드(150)의 전체에 걸쳐 설치할 수도 있다는 것이다.
도 4 및 도 5에는 (도 1 내지 3의) A-A' 및 B-B'의 단면도가 각각 도시된다. 본 발명의 특정한 일 실시예에 따른 패키지(500)는 상부 카드(110), 삽입 부재(130) 및 하부 카드(150)를 포함한다. 상부 카드(110)는 납땜 볼(128)을 통해 삽입 부재(130)와 전기적 및 물리적으로 접속된다. 또한 삽입 부재(130)는 납땜 볼(185)을 통해 하부 카드(150)에 접속된다. 하부 카드(150)의 하면(170)상의 납땜 볼(187)은 패키지(500)를 시스템 보드 또는 다른 디바이스(도시되지 않음)에 전기적/물리적으로 접속하는데 이용된다. 따라서, 상부 카드(110)상의 모든 패키지 및 칩은 다른 패키지 및 하부 카드(150)의 칩에 접속될 수 있으며, 랜딩 패드(140) 및 납땜 볼을 통해 시스템 보드에 접속될 수 있다. 또한, 도 4 및 도 5에는 캐비티(133)가 삽입 부재(130)의 내면(180)에 의해서 규정될 뿐만 아니라 상부 카드(110)의 하면(114), 하부 카드(150)의 상면(142) 및 납땜 볼(128, 185, 187)에 의해 규정되는 것이 도시된다. 전술한 바와 같이 삽입 부재(130)의 내면(180)은 또한 개구부(134)를 규정한다. 따라서, 개구부(134)를 도 2에는 도시했으나 혼동을 피하기 위해 도 4 및 도 5에서는 도시하지 않았다. 캐비티(133)내의 부품들은 하부 카드(150)의 상면(142)에 또는 상부 카드(110)의 하면(114)에 배치되거나 그들 상면(142) 및 하면(114) 모두에 배치된다. 삽입 부재(130)의 두께는 하부 카드(150)의 상면(142) 또는 상부 카드(110)의 하면(114)상의 원하는 부품 높이를 수용하도록 조정될 수 있다. 캐비티(133)는 도 4 및 5에 도시된 바와 같이 초소형의 3차원 패키지를 제공한다.
또한, 납땜 볼(128, 185, 187)을 통해 하나 이상의 접지를 제공함으로써, 삽입 부재(130)는 패러데이 차폐체로서 작용하여 전자적 방사선이 삽입 부재(130)를 통과하지 못하도록 한다. 특히, 상부 카드(110), 삽입 부재(130), 하부 카드(150) 및 납땜 볼(128, 185, 187)의 조합 패키지는 대부분의 전자기적 방사선이 캐비티(133)내로 또는 캐비티(133) 밖으로 통과하지 못하게 한다. 따라서, 캐비티(133)내의 부품들은 캐비티(133) 외부의 부품에 의해 생성되는 외부 전자적 방사선에 대한 영향을 덜 받게 된다. 또한, 상부 카드(110) 상면(112)의 부품들은 캐비티(133)내의 부품에 의해 생성되는 전자적 방사선으로부터 차폐된다. 삽입 부재(130)를 패러데이 차폐체로서 작용시키기 위해서는, 상부 카드(110) 하면(114)과삽입 부재(130) 사이의 하나 이상의 납땜 볼을 접지시키거나, 하부 카드(150) 상면(142)과 삽입 부재(130) 사이의 하나 이상의 납땜 볼을 접지시키거나, 상부 카드(110) 하면(114)과 삽입 부재(130)와 하부 카드(150) 상면(142) 사이의 하나 이상의 납땜 볼을 접지시켜야 한다.
또한, 도 4 및 도 5에는 디바이스를 카드에 부착시킬 수 있는 여러 다른 많은 방식이 도시된다. 도 4에는 μ-BGA(190)를 통해 상부 카드(110)에 접속되는 플레쉬 RAM(118)과, 직접 칩 부착 수단(C4/틴캡(tincap)(121)을 통해 상부 카드(110)에 접속되는 DSP칩(120), 일반적인 납땜 기법을 통해 하부 카드(150)에 부착되는 리드(153)를 가진 3㎜의 1.55㎒ 필터(152) 및 직접 칩 부착 수단(C4/틴캡(161) 및 하부 충진 부분(underfill))(194)을 통해 하부 카드(150)에 부착되는 RF처리 섹션(160)이 도시된다. DSP 칩(120) 및 RF 처리 집적 회로(IC)의 직접 칩 부착에는 제각기 캡슐화 부분(encapsulation)(192)/하부 충진 부분(194)이 필요하다. 이러한 캡슐화 부분/하부 충진 부분은 일반적으로 짧은 시간 동안에 경화되어야 한다. 직접 칩 부착 수단은 도 5에 도시된 바와 같이 C4/틴캡 납땜 볼일 수 있거나, 와이어 부착 수단일 수 있으며 또는 회로화된 카드에 반도체 칩을 직접 부착하는 어떤 다른 수단일 수 있다. 도 5에는 40㎒의 수정자(144)가 그의 큰 리드(145)를 통해 하부 카드(150)에 부착되고 RTC(125)가 그의 리드(125)를 통해 상부 카드(110)에 부착되는 것을 도시한다.
또한, 도 4 및 5에는 픽업판(190)이 DRAM(116)의 TSOP 몸체에 부착되는 것을 도시한다. 픽업판(190)을 부착하는 수단은 패키지나 칩에 판을 부착하는 당업자에게 알려진 어떤 수단일 수 있다. 선택사양적으로, DSP 칩(120)의 열적 냉각을 향상시키기 위해, 픽업판(190)과 DSP 칩(120)의 표면 사이에 열 전도 그리스(grease)가 설치될 수도 있다.
도 4 및 도 5에서는 다양한 카드에 대한 부품 설치가 중요하다는 것을 나타내고 있다. 키가 큰 부품을 상부 카드(110)의 하면(114)에 설치하는 경우에는 키가 큰 다른 부품을 하부 카드(150)의 상면(142)에 설치해서는 안된다. 만일 그렇게 하지 않으면 그들 표면을 삽입 부재(130)를 통해 접속시킬 때 두 부품이 서로 맞닿을 수도 있다. 물론, 이들 부품을 그들 제각기의 카드상의 제위치에 여전히 있게 할 필요가 있는 경우에는, 보다 키가 큰 삽입 부재(130)를 이용해서 그러한 문제점을 완화시켜야 할 것이다.
도 6을 참조하면, 도 6에는 전술한 바와 같은 완전한 3차원 패키지내의 부품 및 카드가 도시된다. 도 6은 소형의 3차원적인 패키지(500)를 도시한다. 바람직한 실시예에 있어서, 패키지(500)는 RF 및 디지탈 부품을 필요로 하는 휴대형 디바이스에 대한 완전한 해법을 제공할 수 있는 디지탈 및 아날로그 섹션을 포함한다.
마지막으로, 이러한 패키징 기법은 확장 가능한 것임을 알아야 한다. 다른 디지탈 전자 부품 층이 필요한 경우에는, 다른 삽입 부재(제 2 삽입 부재) 및 그의 대응하는 납땜 볼 세트를 상부 카드(110)의 상면(112)에 설치하여 상부 카드(110)를 제 2 삽입 부재 상면의 다른 카드에 결합시킬 수도 있다. 이렇게 하면, 제 2 상부 카드 상면상의 부품들은 제 2 삽입 부재를 통해 상부 카드(110)의 부품들과 접속될 것이다. 또한, 하부 카드(150)의 아래에 다른 층을 부가할 필요가 있는 경우에는, 제 3 삽입 부재를 하부 카드 아래에 부가하여 제 2 하부 카드(150)를 제 1 하부 카드(150)에 접속시킬 수도 있다.
이러한 개념을 도 7에 도시한다. 도 7은 패키지(500)의 또다른 단면도로서, 여기서는 다른 삽입 부재(710)를 부가하여 제 3 카드(720)를 패키지(500)에 결합시킴으로써 패키지(700)를 생성한다. 제 3 카드(720)는 회로화된 카드로서, 이 카드는 전자 부품들을 상호 접속시키고 그들 전자 부품을 제 3 카드(720)에 접속시키기 위한 패드, 관통 홀 접속, 비아 등을 포함한다. 본 예에서, 삽입 부재(710)는 삽입 부재(130)보다 키가 훨씬 더 크고(또는 깊이가 더 깊고), 또한 이 삽입 부재(710)는 납땜 볼(187, 730)을 통해 제 3 카드(720)를 하부 카드(150)에 결합시킨다. 납땜 볼(750)은 패키지(700)가 다른 패키지 또는 시스템 보드에 결합될 수 있게 한다. 삽입 부재(710), 하부 카드(150) 및 제 3 카드 내측의 개구부는 다른 캐비티(790)를 형성한다(혼동을 피하기 위해, 도 7에 개구부를 도시하지 않았으며 또한 참조 번호를 부여하지도 않았음).
제 3 카드(720)상에는 예시적인 부품 캐패시터(780) 및 트랜스포머(760)가 있다. 캐패시터(780) 및 트랜스포머(760)는 제각기 홀 핀(770, 740)을 통해 제 3 카드(720)에 결합된다. 제 3 카드(720)상에 설치된 부품들은 단지 예시적인 것이다. 이러한 부품들은 아날로그 부품일 수도 있고, 또는 디지탈 부품일 수도 있으며, 또는 혼합형 아날로그와 디지탈 부품일 수도 있다. 또한, 또다른 부품들이 하부 카드(150)의 하면(170)에 설치될 수 있다. 삽입 부재(170)는 패러데이 차폐체로서 작용하도록 접지시킬 수도 있고, 또는 그러한 목적으로 접지시키지 않을 수도있다. 도 7에는 본 발명에 따라 제조된 패키지가 포함할 수 있는 여러 다른 구성이 도시된다. B-B'의 단면도만을 도시한 것은, A-A'의 단면도도 유사하기 때문이다. 중요한 것은 본 발명에 따라 제조된 패키지가 확장 가능한 3차원의 초소형 구조가 제공될 수 있게 한다는 것으로, 이 구조는 방대한 부품 어레이를 지원한다.
도 8을 참조하면, 도 8에는 본 발명의 바람직한 실시예들에 따라 패키지(500 또는 700)를 제조하는 방법이 도시된다. 방법(800)은 단계(805)에서 시작한다. 단계(805)에서는 비아를 라우팅하여, 카드상에 설치되는 부품들을 상호 접속하거나 그들 부품을 랜딩 패드(140)에 접속시킨다. 일반적으로는 이 라우팅 단계를 실행하지 않을 것인데, 그 이유는 제조업자가 통상 카드 전체를 구성하므로 그 카드를 구입할 당시에는 이미 그 카드가 비아를 갖고 있기 때문이다. 그러나, 이 단계로부터 알 수 있듯이, 카드는 일반적으로 부품들 및 삽입 부재들이 적절히 접속될 수 있게 모든 층, 관통 홀, 랜딩 패드, 그리고 다른 유사한 라우팅 및 접속 수단을 가질 것이다. 삽입 부재상에는 정확한 라우팅이 형성되고 삽입 부재 내에는 정확한 관통 홀이 형성되며, 삽입 부재(130)가 패러데이 차폐체로서 확실하게 작용하도록 삽입 부재(130)로부터 상부 카드(110) 및/또는 하부 카드(150)상에 있는 접지로의 전기적 접속이 이루어진다.
일단 라우팅과 전기적 접속이 제공되면, 카드의 한 면상에 부품을 실장하는 다음 단계(단계 810)를 수행한다. 부품 실장에는 그를 위해 필요한 당업자에게 알려진 모든 단계가 관련된다. 직접 실장 칩(direct mount chip)에 대한 캡슐화에는 경화를 위한 시간이 필요하며, 직접 실장 칩을 카드상에 실장시키는 데에는 둘 이상의 단계가 관련될 수도 있다. 예를 들어, 몇가지 유형의 저온 납땜 플로우(low temperature solder flow)에 의해 카드상에 칩을 실장하고, 그 다음 캡슐화 부분 또는 하부 충진 부분을 적용하고 경화시켜야 할 것이다. 중요한 점은 칩 또는 패키지의 실장은 여러 다른 다양한 방식에 의해 수행할 수 있다는 것이다. 이 단계에는 또한 삽입 부재에 부품을 추가하는 단계가 관련된다. 그러나, 삽입 부재의 사이즈가 작기 때문에, 바람직하게는 저항 또는 캐패시터와 같은 작은 부품들만을 추가한다. 또한, 필요할 경우에는, 납땜 볼을 단계(810)에서 카드에 설치할 수도 있다.
일단 모든 필요한 부품이 카드의 한 면에 접속되면, 카드 또는 삽입 부재의 기능을 테스트하는데, 이를 단계(815)에서 실행한다. 이 테스트는 번잉-인(burning in) 또는 소켓(socket)을 이용한 테스트와 같은 당업자에게 잘 알려진 어떤 테스트일 수 있다. 또한, 이 테스트 단계는 카드의 양면에 필요한 부품이 설치될 때까지 연기될 수도 있다. 테스트 중에 에러가 발견되면(단계(820)에서 "예"의 경우), 에러를 수리(fixing)하고 필요에 따라 재가공(reworking)하는데, 이러한 수리 및 재가공은 단계(825)에서 실행한다. 재가공은 카드를 완전히 다시 설계하고 다시 구성해야 하는 바와 같이 복잡할 수 있으나, 일반적으로는 수정은 카드 또는 삽입 부재를 약간의 변형만을 필요로 한다. 완전한 재설계가 필요한 경우에는 단계(805)에서부터 다시 시작될 것이다. 반면에, 완전한 재설계가 필요하지 않은 경우에는 약간의 변형 후에 단계(815)에서 카드를 다시 테스트한다.
카드의 양면에 부품들을 설치해야 하는 경우에는, 단계(835)에서 카드의 양면이 완전한지의 여부를 확인하기 위한 검사를 수행한다. 카드의 다른면에 부품을설치할 필요가 있으면(단계(835)에서 "아니오"의 경우), 단계(805) 내지 단계(820)에서 부품을 추가하고, 카드 또는 삽입 부재의 기능을 테스트한다.
일단 모든 카드가 완전하면(단계(835)에서 "예"의 경우), 일반적으로 카드들을 서로 접속한다. 일반적으로 단계(840)까지는 카드들을 상호 결합하지 않는데, 이는 결합 전에 카드 및/또는 삽입 부재를 테스트하는 것이 결합 후에 하는 것보다 훨씬 용이하기 때문이다. 그러나, 필요하다면, 삽입 부재 및 카드를 상호 접속하는 단계(840)를 단계(830)와 단계(835) 사이에 삽입할 수도 있다. 그렇지만, 모든 카드가 완전하고 그 카드상에 부품들이 설치된 후에 카드를 삽입 부재 또는 다른 카드에 접속하는 것이 바람직하다. 단계(840)에서는, 삽입 부재를 카드에 접속한다. 예를 들어, 이 단계에서, 상부 카드(110)를 삽입 부재(130)와 결합한다. 납땜 볼은 단계(840)에서 카드 또는 삽입 부재상에 설치할 수도 있고, 또는 단계(810)에서 카드상에 미리 설치할 수도 있다. 필요할 경우, 단계(845)에서 부분적인 패키지를 테스트한다. 에러가 있다면(단계(850)에서 "예"의 경우), 단계(853)에서 패키지를 재가공한다. 일반적으로 이러한 재가공은 사소한 것일 수 있는데, 이는 단계(815)에서 카드를 이미 테스트했기 때문이다.
에러가 없다면(단계(850)에서 "아니오"의 경우), 패키지를 전체적으로 테스트한다. 모든 보드 및 삽입 부재가 접속됨에 따라 패키지가 완전하다고 판단되면(단계(852)에서 "예"의 경우), 단계(855)에서 픽업판 및/또는 히트 싱크를 패키지의 상면에 부착할 수 있다. 다른 층을 추가해야 하면(단계(852)에서 "아니오"의 경우), 예를 들어 삽입 부재(30)를 하부 카드(150)에 접속해야 하면, 단계(840 내지 850)를 통해 패키지에 다른 카드 또는 삽입 부재를 추가한다. 일단 삽입 부재, 카드 및 선택사양적인 히트 싱크/픽업판 모두가 패키지에 추가되면 패키지는 완전하다. 이제, 패키지를 시스템 보드 또는 필요에 따라 다른 패키지에 결합할 수 있다.
2개의 카드, 삽입 부재 및 시스템 보드가 BGA를 통해 결합되는 것으로 설명하였지만, 실질적으로는 당업자에게 알려진 임의의 방법을 이용하여 카드, 삽입 부재 및 시스템 보드를 접속할 수도 있다.
본 발명을 그의 바람직한 실시예를 참조하여 구체적으로 도시하고 설명하였으나, 당업자라면 알 수 있듯이, 본 발명의 사상 및 범주를 벗어나지 않는 범위 내에서 다양한 변형이 이루어질 수 있다.
본 발명에 따르면, 디지탈 및 RF부품에 대한 분리된 차폐 영역을 가질 수 있는 확장 가능한 멀티-레벨 패키지를 제조하기 위한 장치 및 방법이 제공된다. 또한, 픽업판 및/또는 히트 싱크를 사용함에 따라 열이 소산된다. 본 발명에 따라 제조되는 멀티-레벨 패키지는 그를 구성하는 카드들이 제각기 테스트되고 판매될 수 있도록 하며, 그 패키지에서 다른 제조업자로부터의 다른 카드들이 사용될 수 있도록 한다. 본 발명의 바람직한 실시예에 따르면, 매우 다양한 부착 또는 접속 방법에 의해 상당한 수의 부품들을 수용할 수 있는 초소형의 3차원 패키지가 제공될 수 있다.

Claims (53)

  1. 전자 부품들을 수용하는 패키지(package)에 있어서,
    ① 제 1 회로화된 카드(circuitized card)와,
    ② 제 2 회로화된 카드와,
    ③ 상기 제 1 회로화된 카드와 상기 제 2 회로화된 카드 사이에 삽입되며, 개구부(opening)를 포함하는 삽입 부재
    를 포함하며,
    상기 개구부와 상기 제 1 및 제 2 회로화된 카드는 적어도 하나의 전자 부품을 포함하는 캐비티(cavity)를 형성하고, 상기 제 1 회로화된 카드는 하면을 가지며, 상기 하면에 적어도 하나의 부품이 실장된
    전자 부품 수용 패키지.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 삽입 부재와, 제 1 회로화된 카드 및 상기 제 2 회로화된 카드는 상기 캐비티 내부에 설치된 전자 부품에 대해 패러데이 차폐체로서 작용하고,
    상기 삽입 부재는 적어도 하나의 접지에 대한 적어도 하나의 접속 수단을 포함하며,
    상기 적어도 하나의 접속 수단은 적어도 하나의 접지에 대한 다수의 접속 수단이며, 한 접속 수단과 그의 최근접 접속 수단간의 거리는 거의 동일한 전자 부품 수용 패키지.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제 1 항에 있어서,
    상기 삽입 부재와, 상기 제 1 회로화된 카드 및 상기 제 2 회로화된 카드는 회로화된 다층의 유기질 라미네이트 카드(circuitized multi-layer organic laminate card)인 전자 부품 수용 패키지.
  12. 삭제
  13. 제 1 항에 있어서,
    상기 삽입 부재는 상기 제 1 및 제 2 회로화된 카드에 전기적 및 물리적으로 접속되고,
    상기 제 1 회로화된 카드와 상기 삽입 부재가 표면 실장 기술 또는 관통 홀 기술(surface mount or through-hole technologies)을 통해 접속되고, 상기 삽입 부재와 상기 제 2 회로화된 카드가 표면 실장 기술 또는 관통 홀 기술을 통해 접속되며,
    상기 삽입 부재와 제 1 회로화된 카드가 볼그리드 어레이를 통해 접속되고 상기 삽입 부재와 상기 제 2 회로화된 카드가 볼 그리드 어레이를 통해 접속되는 전자 부품 수용 패키지.
  14. 삭제
  15. 삭제
  16. 제 1 항에 있어서,
    상기 제 1 회로화된 카드에 적어도 하나의 부품이 실장되고, 상기 적어도 하나의 부품이 히트 싱크 또는 픽업판(heat sink or pick-up plate)에 부착되는 전자 부품 수용 패키지.
  17. 삭제
  18. 제 1 항에 있어서,
    상기 캐비티는 적어도 하나의 부품을 수용하고,
    표면 실장 부착(surface mount attachment), 직접 칩 부착(direct-chip attachment) 또는 관통 홀 부착(through-hole attachment)을 통해, 상기 캐비티내의 적어도 하나의 부품이 상기 제 1 회로화된 카드의 하면에 부착되거나, 상기 제 2 회로화된 카드의 상면에 부착되거나, 상기 제 1 회로화된 카드의 하면 및 상기 제 2 회로화된 카드의 상면 모두에 부착되는 전자 부품 수용 패키지.
  19. 삭제
  20. 전자 부품을 수용하는 패키지에 있어서,
    상면과 하면을 가진 제 1 회로화된 카드와,
    상면과 하면을 가진 제 2 회로화된 카드와,
    개구부와 상면과 하면을 가진 삽입 부재
    를 포함하며, 상기 삽입 부재는 제 1 및 제 2 세트의 접속 수단(first and second of connections)을 통해 상기 제 1 회로화된 카드 및 제 2 회로화된 카드에 전기적으로 접속되고, 상기 제 1 세트의 접속 수단은 상기 제 1 회로화된 카드의하면과 상기 삽입 부재의 상면 사이에 삽입되고, 상기 제 2 세트의 접속 수단은 상기 삽입 부재의 하면과 상기 제 2 회로화된 카드의 상면 사이에 삽입되며, 상기 제 2 회로화된 카드의 하면은 상기 제 2 회로화된 카드를 시스템 카드에 부착하기 위한 제 3 세트의 접속 수단을 포함하고, 상기 삽입 부재의 개구부와, 상기 제 1 회로화된 카드의 하면 및 상기 제 2 회로화된 카드의 상면은 적어도 하나의 전자 부품을 수용하기 위한 캐비티를 형성하는 전자 부품 수용 패키지.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 제 20 항에 있어서,
    상기 제 1, 제 2 및 제 3 세트의 접속 수단들은 각각, 볼 그리드 어레이, 다수개의 표면 실장 접속 수단 또는 다수개의 관통 홀 접속 수단인 전자 부품 수용 패키지.
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 제 20 항에 있어서,
    상기 개구부는 정방형 또는 장방형(rectangular)이고, 상기 삽입 부재의 거의 중앙에 존재하는 전자 부품 수용 패키지.
  30. 제 20 항에 있어서,
    상기 제 1 회로화된 카드의 상면 및 하면에는 적어도 하나의 전자 부품이 각각 실장되는 전자 부품 수용 패키지.
  31. 삭제
  32. 삭제
  33. 제 20 항에 있어서,
    상기 제 2 회로화된 카드의 상면에는 적어도 하나의 전자 부품이 실장되며,
    상기 삽입 부재의 하면에는 적어도 하나의 전자 부품이 실장되는 전자 부품 수용 패키지.
  34. 삭제
  35. 제 20 항에 있어서,
    제 2 개구부를 가진 제 2 삽입 부재와 제 3 회로화된 카드를 더 포함하고, 상기 제 3 회로화된 카드, 상기 제 2 회로화된 카드 및 상기 제 2 삽입 부재의 제 2 개구부는 적어도 하나의 전자 부품을 수용하기 위한 제 2 캐비티를 규정하며, 상기 제 3 회로화된 카드는 상기 제 2 삽입 부재에 제 4 세트의 접속 수단을 통해 전기적으로 접속되고, 상기 제 2 삽입 부재는 상기 제 2 회로화된 카드에 상기 제 3 세트의 접속 수단을 통해 전기적으로 접속되는 전자 부품 수용 패키지.
  36. 다중 레벨 전자 패키지를 제조하는 방법에 있어서,
    ① 개구부를 가진 삽입 부재에 제 1 회로화된 카드를 접속하는 단계,
    ② 상기 삽입 부재에 제 2 회로화된 카드를 접속하는 단계
    를 포함하며, 상기 제 1 회로화된 카드, 상기 제 2 회로화된 카드 및 상기 삽입 부재의 개구부는 전자 부품을 수용하기 위한 캐비티를 형성하는 다중 레벨 전자 패키지 제조 방법.
  37. 삭제
  38. 삭제
  39. 제 36 항에 있어서,
    적어도 하나의 접속 수단을 상기 삽입 부재에 접지시켜 상기 삽입 부재와 상기 적어도 하나의 접속 수단이 패러데이 차폐체로서 작용하도록 하는 단계를 더 포함하며,
    상기 적어도 하나의 접속 수단은 다수의 접속 수단이고, 상기 방법은 각 접지와 그의 최근접 접지간의 거리가 거의 동일하도록 상기 다수의 접속 수단을 접지시키는 단계를 더 포함하는 다중 레벨 전자 패키지 제조 방법.
  40. 삭제
  41. 삭제
  42. 제 36 항에 있어서,
    상기 제 1 회로화된 카드를 상기 삽입 부재에 접속하는 단계는, 볼 그리드 어레이, 다수의 표면 실장 접속 또는 다수의 관통 홀 접속을 통해 상기 제 1 회로화된 카드와 상기 삽입 부재를 접속하는 단계를 더 포함하는 다중 레벨 전자 패키지 제조 방법.
  43. 제 36 항에 있어서,
    상기 제 2 회로화된 카드를 상기 삽입 부재에 접속하는 단계는, 볼 그리드 어레이, 다수의 표면 실장 접속 또는 다수의 관통 홀 접속을 통해 상기 제 2 회로화된 카드와 상기 삽입 부재를 접속하는 단계를 더 포함하는 다중 레벨 전자 패키지 제조 방법.
  44. 삭제
  45. 제 36 항에 있어서,
    상기 제 1 회로화된 카드는 상면을 더 포함하고, 상기 방법은 상기 제 1 회로화된 카드의 상면에 적어도 하나의 전자 부품을 실장하는 단계와;
    상기 제 1 회로화된 카드는 하면을 더 포함하고, 상기 방법은 상기 제 1 회로화된 카드의 하면에 적어도 하나의 전자 부품을 실장하는 단계를 더 포함하는 다중 레벨 전자 패키지 제조 방법.
  46. 삭제
  47. 제 36 항에 있어서,
    상기 제 2 회로화된 카드는 상면을 더 포함하고, 상기 방법은 상기 제 2 회로화된 카드의 상면에 적어도 하나의 전자 부품을 실장하는 단계와;
    상기 제 2 회로화된 카드는 하면을 더 포함하고, 상기 방법은 상기 제 2 회로화된 카드의 하면에 적어도 하나의 전자 부품을 실장하는 단계를 더 포함하는 다중 레벨 전자 패키지 제조 방법.
  48. 제 36 항에 있어서,
    상기 제 2 회로화된 카드는 하면을 더 포함하고, 상기 방법은 시스템 보드에 대한 접속을 위해 상기 제 2 회로화된 카드의 하면에 볼 그리드 어레이를 부착하는 단계를 더 포함하는 다중 레벨 전자 패키지 제조 방법.
  49. 삭제
  50. 제 45 항에 있어서,
    픽업판 또는 히트 싱크를 상기 제 1 회로화된 카드의 상면에 있는 적어도 하나의 전자 부품에 부착하는 단계를 더 포함하는 다중 레벨 전자 패키지 제조 방법.
  51. 제 36 항에 있어서,
    ③ 제 2 개구부를 갖는 제 2 삽입 부재를 상기 제 2 회로화된 카드에 접속하는 단계와,
    ④ 상기 제 2 삽입 부재에 제 3 회로화된 카드를 접속하는 단계
    를 더 포함하고,
    상기 제 3 회로화된 카드, 상기 제 2 회로화된 카드 및 상기 제 2 삽입 부재의 제 2 개구부가 적어도 하나의 부품을 수용하기 위한 제 2 캐비티를 형성하는
    다중 레벨 전자 패키지 제조 방법.
  52. 삭제
  53. 제 1 회로화된 카드와,
    제 2 회로화된 카드와,
    상기 제 1 회로화된 카드와 상기 제 2 회로화된 카드 사이에 삽입된 개구부를 가진 삽입 부재를 포함하며,
    상기 상기 삽입 부재의 개구부와 상기 제 1 회로화된 카드와 상기 제 2 회로화된 카드는 적어도 하나의 전기 부품을 수용하기 위한 캐비티를 형성하며,
    상기 삽입 부재와 상기 제 1 회로화된 카드와 상기 제 2 회로화된 카드는 회로화된 다층의 유기질 라미네이트 카드(circuitized multi-layer organic laminate cards)인
    전기 부품 수용 패키지.
KR1019990040546A 1998-09-22 1999-09-21 전자 부품 수용 패키지 및 다중 레벨 전자 패키지 제조 방법 KR100357657B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9/158,616 1998-09-22
US09/158,616 1998-09-22
US09/158,616 US6618267B1 (en) 1998-09-22 1998-09-22 Multi-level electronic package and method for making same

Publications (2)

Publication Number Publication Date
KR20000023321A KR20000023321A (ko) 2000-04-25
KR100357657B1 true KR100357657B1 (ko) 2002-10-25

Family

ID=22568949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990040546A KR100357657B1 (ko) 1998-09-22 1999-09-21 전자 부품 수용 패키지 및 다중 레벨 전자 패키지 제조 방법

Country Status (2)

Country Link
US (1) US6618267B1 (ko)
KR (1) KR100357657B1 (ko)

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525414B2 (en) * 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
US6713854B1 (en) 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
US7102892B2 (en) * 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
US7337522B2 (en) * 2000-10-16 2008-03-04 Legacy Electronics, Inc. Method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips
US20020103002A1 (en) * 2001-01-31 2002-08-01 Tendler Cellular, Inc. Method for locating a GPS receiver in a wireless handset to minimize interference
JP4484430B2 (ja) * 2001-03-14 2010-06-16 レガシー エレクトロニクス， インコーポレイテッド 半導体チップの３次元表面実装アレイを有する回路基板を製造する方法
US7215022B2 (en) * 2001-06-21 2007-05-08 Ati Technologies Inc. Multi-die module
US20030122173A1 (en) * 2001-12-28 2003-07-03 Rabadam Eleanor P. Package for a non-volatile memory device including integrated passive devices and method for making the same
FR2854759B1 (fr) * 2003-05-06 2005-07-08 Wavecom Module de radiocommunication realise sur un substrat de superficie superieure a celle de son boitier d'encapsulation, plateforme et dispositif de radiocommunication correspondants
US7265446B2 (en) * 2003-10-06 2007-09-04 Elpida Memory, Inc. Mounting structure for semiconductor parts and semiconductor device
DE102004027788A1 (de) * 2004-06-08 2006-01-05 Infineon Technologies Ag Halbleiterbasisbauteil mit Umverdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung
US7359213B2 (en) * 2004-07-09 2008-04-15 The Agency For Science, Technology And Research Circuit board
DE102004036909B4 (de) 2004-07-29 2007-04-05 Infineon Technologies Ag Halbleiterbasisbauteil mit Verdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung
US7316574B2 (en) * 2005-01-04 2008-01-08 Vtech Telecommunications Limited Systems and methods for protecting an electrical component from impact or repeated mechanical stress
US7435097B2 (en) * 2005-01-12 2008-10-14 Legacy Electronics, Inc. Radial circuit board, system, and methods
DE102005006995B4 (de) * 2005-02-15 2008-01-24 Infineon Technologies Ag Halbleiterbauteil mit Kunstoffgehäuse und Außenanschlüssen sowie Verfahren zur Herstellung desselben
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US7386656B2 (en) * 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US7609567B2 (en) 2005-06-24 2009-10-27 Metaram, Inc. System and method for simulating an aspect of a memory circuit
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US7791895B2 (en) * 2005-08-19 2010-09-07 Intel Corporation Surface mount component having magnetic layer thereon and method of forming same
DE112006002300B4 (de) 2005-09-02 2013-12-19 Google, Inc. Vorrichtung zum Stapeln von DRAMs
US7342308B2 (en) * 2005-12-20 2008-03-11 Atmel Corporation Component stacking for integrated circuit electronic package
US7821122B2 (en) 2005-12-22 2010-10-26 Atmel Corporation Method and system for increasing circuitry interconnection and component capacity in a multi-component package
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
JP2007324354A (ja) * 2006-05-31 2007-12-13 Sony Corp 半導体装置
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
KR100809693B1 (ko) * 2006-08-01 2008-03-06 삼성전자주식회사 하부 반도체 칩에 대한 신뢰도가 개선된 수직 적층형멀티칩 패키지 및 그 제조방법
US7683460B2 (en) * 2006-09-22 2010-03-23 Infineon Technologies Ag Module with a shielding and/or heat dissipating element
US8324028B2 (en) * 2006-12-01 2012-12-04 Infineon Technologies Ag Assembly comprising a support element and a chip, support element, method for shielding, and method for protecting
US7651889B2 (en) 2007-09-13 2010-01-26 Freescale Semiconductor, Inc. Electromagnetic shield formation for integrated circuit die package
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
US8124451B2 (en) * 2007-09-21 2012-02-28 Stats Chippac Ltd. Integrated circuit packaging system with interposer
US7741567B2 (en) * 2008-05-19 2010-06-22 Texas Instruments Incorporated Integrated circuit package having integrated faraday shield
US8889548B2 (en) 2008-09-30 2014-11-18 Infineon Technologies Ag On-chip RF shields with backside redistribution lines
US7948064B2 (en) 2008-09-30 2011-05-24 Infineon Technologies Ag System on a chip with on-chip RF shield
US8178953B2 (en) * 2008-09-30 2012-05-15 Infineon Technologies Ag On-chip RF shields with front side redistribution lines
US8063469B2 (en) * 2008-09-30 2011-11-22 Infineon Technologies Ag On-chip radio frequency shield with interconnect metallization
US8169059B2 (en) * 2008-09-30 2012-05-01 Infineon Technologies Ag On-chip RF shields with through substrate conductors
US7936052B2 (en) * 2008-09-30 2011-05-03 Infineon Technologies Ag On-chip RF shields with backside redistribution lines
EP2441007A1 (en) 2009-06-09 2012-04-18 Google, Inc. Programming of dimm termination resistance values
KR101620347B1 (ko) 2009-10-14 2016-05-13 삼성전자주식회사 패시브 소자들이 실장된 반도체 패키지
US8987896B2 (en) * 2009-12-16 2015-03-24 Intel Corporation High-density inter-package connections for ultra-thin package-on-package structures, and processes of forming same
DE102010039749A1 (de) * 2010-08-25 2012-03-01 Robert Bosch Gmbh Verfahren zur Bestückung einer Leiterplatte mit mehreren Bauteilen und elektrische Schaltung mit einer Leiterplatte und darauf montierten mehreren Bauteilen
US20120162928A1 (en) * 2010-10-22 2012-06-28 Endicott Interconnect Technologies, Inc. Electronic package and method of making same
US8575558B2 (en) 2010-11-30 2013-11-05 General Electric Company Detector array with a through-via interposer
US10446530B2 (en) * 2011-08-16 2019-10-15 Intel Corporation Offset interposers for large-bottom packages and large-die package-on-package structures
TWI433618B (zh) 2012-02-08 2014-04-01 Universal Scient Ind Shanghai 堆疊式基板結構
US10242969B2 (en) * 2013-11-12 2019-03-26 Infineon Technologies Ag Semiconductor package comprising a transistor chip module and a driver chip module and a method for fabricating the same
US9837345B2 (en) * 2015-07-17 2017-12-05 Ibiden Co., Ltd. Interposer and circuit substrate
US20170092618A1 (en) * 2015-09-24 2017-03-30 Intel Corporation Package topside ball grid array for ultra low z-height
CN108701681B (zh) * 2016-02-15 2021-04-27 川斯普公司 屏蔽emi的集成电路封装和及其制造方法
JP6572820B2 (ja) * 2016-04-25 2019-09-11 富士通株式会社 電源供給構造
US10109617B2 (en) 2016-07-21 2018-10-23 Samsung Electronics Co., Ltd. Solid state drive package
US10797039B2 (en) * 2016-12-07 2020-10-06 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D interposer system-in-package module
CN108231337A (zh) * 2016-12-09 2018-06-29 乾坤科技股份有限公司 电子模块
WO2018123699A1 (ja) * 2016-12-27 2018-07-05 株式会社村田製作所 高周波モジュール
WO2018161450A1 (zh) * 2017-03-09 2018-09-13 华为技术有限公司 一种消费电子产品的主板及终端
KR102509052B1 (ko) * 2018-08-31 2023-03-10 에스케이하이닉스 주식회사 브리지 다이를 포함하는 스택 패키지
DE112019004661T5 (de) 2018-09-18 2021-08-26 Avx Corporation Oberflächenmontierter Hochleistungsfilter
US11469163B2 (en) * 2019-08-02 2022-10-11 Semiconductor Components Industries, Llc Low stress asymmetric dual side module
US20210185831A1 (en) * 2019-08-05 2021-06-17 Apple Inc. Selective Soldering with Photonic Soldering Technology
JP2021173875A (ja) 2020-04-24 2021-11-01 富士通オプティカルコンポーネンツ株式会社 光モジュール
KR20220092073A (ko) * 2020-12-24 2022-07-01 삼성전자주식회사 방열 구조를 포함하는 전자 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890700926A (ko) * 1987-04-24 1989-04-28 융기 및 침강 공동부를 갖는 다중칩 집적회로 패키지
JPH09199632A (ja) * 1996-01-12 1997-07-31 Ibiden Co Ltd 電子部品搭載用基板及びその製造方法
JPH09270490A (ja) * 1995-10-31 1997-10-14 Nkk Corp 接続部構造および接続方法並びに半導体装置およびその製造方法
US5692298A (en) * 1993-10-08 1997-12-02 Stratedge Corporation Method of making ceramic microwave electronic package
JPH10154771A (ja) * 1996-11-25 1998-06-09 Matsushita Electric Works Ltd 半導体パッケージ
KR100259450B1 (ko) * 1996-07-23 2000-06-15 포만 제프리 엘 다중 전자 장치 패키지

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4699593A (en) * 1986-01-14 1987-10-13 Amp Incorporated Connector having contact modules for a substrate such as an IC chip carrier
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
JPH06120670A (ja) * 1991-03-12 1994-04-28 Japan Radio Co Ltd 多層配線基板
US5854534A (en) * 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
US5404044A (en) * 1992-09-29 1995-04-04 International Business Machines Corporation Parallel process interposer (PPI)
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
DE4326104A1 (de) * 1993-08-04 1995-02-09 Blaupunkt Werke Gmbh Elektrische Baugruppe
KR970000214B1 (ko) 1993-11-18 1997-01-06 삼성전자 주식회사 반도체 장치 및 그 제조방법
JP2541487B2 (ja) * 1993-11-29 1996-10-09 日本電気株式会社 半導体装置パッケ―ジ
US5477082A (en) * 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
TW381328B (en) * 1994-03-07 2000-02-01 Ibm Dual substrate package assembly for being electrically coupled to a conducting member
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
US5557502A (en) 1995-03-02 1996-09-17 Intel Corporation Structure of a thermally and electrically enhanced plastic ball grid array package
US5691041A (en) 1995-09-29 1997-11-25 International Business Machines Corporation Socket for semi-permanently connecting a solder ball grid array device using a dendrite interposer
US5598033A (en) 1995-10-16 1997-01-28 Advanced Micro Devices, Inc. Micro BGA stacking scheme
US5796170A (en) * 1996-02-15 1998-08-18 Northern Telecom Limited Ball grid array (BGA) integrated circuit packages
US5838551A (en) * 1996-08-01 1998-11-17 Northern Telecom Limited Electronic package carrying an electronic component and assembly of mother board and electronic package
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
KR100268460B1 (ko) * 1996-12-07 2000-10-16 윤종용 표면실장용 반도체ic의 위치결정장치
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
US6100113A (en) * 1998-07-13 2000-08-08 Institute Of Microelectronics Very thin multi-chip-package and method of mass producing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890700926A (ko) * 1987-04-24 1989-04-28 융기 및 침강 공동부를 갖는 다중칩 집적회로 패키지
US5692298A (en) * 1993-10-08 1997-12-02 Stratedge Corporation Method of making ceramic microwave electronic package
JPH09270490A (ja) * 1995-10-31 1997-10-14 Nkk Corp 接続部構造および接続方法並びに半導体装置およびその製造方法
JPH09199632A (ja) * 1996-01-12 1997-07-31 Ibiden Co Ltd 電子部品搭載用基板及びその製造方法
KR100259450B1 (ko) * 1996-07-23 2000-06-15 포만 제프리 엘 다중 전자 장치 패키지
JPH10154771A (ja) * 1996-11-25 1998-06-09 Matsushita Electric Works Ltd 半導体パッケージ

Also Published As

Publication number Publication date
US6618267B1 (en) 2003-09-09
KR20000023321A (ko) 2000-04-25

Similar Documents

Publication Publication Date Title
KR100357657B1 (ko) 전자 부품 수용 패키지 및 다중 레벨 전자 패키지 제조 방법
US5955789A (en) Ball grid array module
US6890798B2 (en) Stacked chip packaging
US7514774B2 (en) Stacked multi-chip package with EMI shielding
US6396136B2 (en) Ball grid package with multiple power/ground planes
US5712768A (en) Space-saving assemblies for connecting integrated circuits to circuit boards
EP0720232B1 (en) Multi-chip module
US20040022038A1 (en) Electronic package with back side, cavity mounted capacitors and method of fabrication therefor
US10319685B2 (en) EMI shielded integrated circuit packages and methods of making the same
US20050011672A1 (en) Overmolded MCM with increased surface mount component reliability
US20070023203A1 (en) Method and system for customized radio frequency shielding using solder bumps
JPH0613541A (ja) 積層可能な三次元マルチチップ半導体デバイスとその製法
US20080157295A1 (en) Methods and apparatus for multichip module packaging
US20060214278A1 (en) Shield and semiconductor die assembly
JP2008131034A (ja) マイクロ波回路モジュール用のシールド
US20050156299A1 (en) Partially populated ball grid design to accommodate landing pads close to the die
JP3228841B2 (ja) シールド装置
US5486723A (en) Packaged integrated circuit add-on card
US7134194B2 (en) Method of developing an electronic module
JP2001203298A (ja) 半導体装置およびその製造方法
WO2008117213A2 (en) An assembly of at least two printed circuit boards and a method of assembling at least two printed circuit boards
US6256189B1 (en) Heat slug design which facilitates mounting of discrete components on a package without losing lands or pins in the package
US20040068867A1 (en) Land-side mounting of components to an integrated circuit package
Fillion et al. Chip scale packaging using chip-on-flex technology
CN118116895A (zh) 利用接地模具互连件的电子装置封装emi屏蔽

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee