CN118116895A - 利用接地模具互连件的电子装置封装emi屏蔽 - Google Patents

利用接地模具互连件的电子装置封装emi屏蔽 Download PDF

Info

Publication number
CN118116895A
CN118116895A CN202311554212.XA CN202311554212A CN118116895A CN 118116895 A CN118116895 A CN 118116895A CN 202311554212 A CN202311554212 A CN 202311554212A CN 118116895 A CN118116895 A CN 118116895A
Authority
CN
China
Prior art keywords
conductive
substrate
package
package structure
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311554212.XA
Other languages
English (en)
Inventor
唐逸麒
R·M·穆卢干
C·M·古普塔
陈洁
J·M·威廉森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN118116895A publication Critical patent/CN118116895A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请案涉及利用接地模具互连件的电子装置封装EMI屏蔽。一种电子装置(100)包含多层级封装衬底(120)、半导体裸片(110)和模制封装结构(108)，其中所述多层级封装衬底(120)具有相对的第一衬底侧和第二衬底侧(136，138)、沿着所述第一衬底侧(136)彼此间隔开的第一导电衬垫和第二导电衬垫(112，121)，以及沿着所述第二衬底侧(138)暴露且电耦合到所述第二导电衬垫(121)的导电衬底端子(131，134)。所述半导体裸片(110)附接到所述第一衬底侧(136)且具有相对的第一裸片侧和第二裸片侧，和沿着所述第一裸片侧的裸片端子(111)，所述裸片端子(111)电耦合到所述第一导电衬垫(112)。所述模制封装结构具有封装侧(114)、沿着所述封装侧(114)的金属屏蔽件(109)，以及延伸穿过所述模制封装结构(108)且将所述金属屏蔽件(109)电耦合到所述第二导电衬垫(121)的导电封装通孔(107)。

Description

利用接地模具互连件的电子装置封装EMI屏蔽
技术领域
本申请案涉及电子装置，且特定地涉及利用接地模具互连件的电子装置封装EMI屏蔽。
背景技术
球栅阵列(BGA)和芯片级封装(CSP或WCSP)电子装置组合了小封装大小与小占据面积和高I/O计数。随着此类封装中切换速度和功率密度增加，电磁干扰(EMI)问题增加。解决EMI问题的一种方法是通过封装顶部和侧面周围的接地盖或溅镀屏蔽金属，但这些方法是昂贵的且增加多个工艺步骤和材料成本。
发明内容
在一个方面中，一种电子装置包含多层级封装衬底、半导体裸片和模制封装结构，其中所述多层级封装衬底具有相对的第一衬底侧和第二衬底侧、沿着第一衬底侧彼此间隔开的第一导电衬垫和第二导电衬垫，以及沿着第二衬底侧暴露且电耦合到第二导电衬垫的导电衬底端子。半导体裸片附接到第一衬底侧且具有相对的第一裸片侧和第二裸片侧，和沿着所述第一裸片侧的裸片端子，所述裸片端子电耦合到第一导电衬垫。所述模制封装结构具有封装侧、沿着封装侧的金属屏蔽件，以及延伸穿过模制封装结构且将金属屏蔽件电耦合到第二导电衬垫的导电封装通孔。
在另一方面中，一种制造电子装置的方法包含：将半导体裸片附接到多层级封装衬底的第一衬底侧，其中所述半导体裸片的裸片端子电耦合到所述多层级封装衬底的第一导电衬垫；在所述半导体裸片和所述第一衬底侧的一部分上方形成模制封装结构；形成穿过所述模制封装结构的孔以暴露所述多层级封装衬底的第二导电衬垫或所述多层级封装衬底的所述第二导电衬垫上方的导电材料；用导电材料填充所述孔以形成延伸穿过所述模制封装结构且接触所述第二导电衬垫或所述第二导电衬垫上方的所述导电材料的导电封装通孔；以及沿着所述模制封装结构的封装侧形成金属屏蔽件，所述金属屏蔽件接触所述导电封装通孔。
附图说明
图1是具有顶侧屏蔽件和用于屏蔽件接地连接的穿模具通孔的电子装置的俯视透视图。
图1A是图1的电子装置的俯视平面图。
图1B是图1和1A的电子装置的部分截面侧视图。
图2是具有顶侧屏蔽件和用于屏蔽件接地连接的穿模具通孔以及半导体裸片上方的第二通孔的另一电子装置的俯视透视图。
图2A是图2的电子装置的俯视平面图。
图2B是图2和2A的电子装置的部分截面侧视图。
图3是具有顶侧屏蔽件和用于屏蔽件接地连接的穿模具通孔以及将封装屏蔽件连接到半导体裸片的裸片屏蔽件的第二通孔的另一电子装置的俯视透视图。
图3A是图3的电子装置的俯视平面图。
图3B是图3和3A的电子装置的部分截面侧视图。
图4是制造电子装置的方法的流程图。
图5是经历在其上形成背侧屏蔽件的过程的半导体裸片的侧面正视图。
图6是倒装芯片附接到多层级封装衬底的第一衬底侧的半导体裸片的部分截面侧视图。
图7是具有倒装芯片附接到多层级封装衬底的第一衬底侧的背侧屏蔽件的另一半导体裸片的部分截面侧视图。
图8是经历球附接过程的电子装置的部分截面侧视图，所述球附接过程将焊料球附接到图7的多层级封装衬底的第一衬底侧上的导电衬垫。
图8A是经历球附接过程的电子装置的部分截面侧视图，所述球附接过程将焊料球附接到图7的多层级封装衬底的第一衬底侧上的导电衬垫。
图9是经历印刷沉积过程的电子装置的部分截面侧视图，所述印刷沉积过程在图7的多层级封装衬底的第一衬底侧上的导电衬垫上沉积导电金属膏。
图9A是经历印刷沉积过程的电子装置的部分截面侧视图，所述印刷沉积过程在图7的多层级封装衬底的第一衬底侧上的导电衬垫上沉积导电金属膏。
图10是经历模制过程的电子装置的部分截面侧视图，所述模制过程在图8的半导体裸片和多层级封装衬底上形成模制封装结构。
图10A是经历模制过程的电子装置的部分截面侧视图，所述模制过程在图8A的半导体裸片和多层级封装衬底上形成模制封装结构。
图10B是经历模制过程的电子装置的部分截面侧视图，所述模制过程在图9的半导体裸片和多层级封装衬底上形成模制封装结构。
图10C是经历模制过程的电子装置的部分截面侧视图，所述模制过程在图9A的半导体裸片和多层级封装衬底上形成模制封装结构。
图11是经历激光烧蚀过程的电子装置的部分截面侧视图，所述激光烧蚀过程在图10的模制封装结构中形成第一通孔。
图11A是经历激光烧蚀过程的电子装置的部分截面侧视图，所述激光烧蚀过程在图10A的模制封装结构中形成第一通孔。
图11B是经历激光烧蚀过程的电子装置的部分截面侧视图，所述激光烧蚀过程在图10B的模制封装结构中形成第一通孔。
图11C是经历激光烧蚀过程的电子装置的部分截面侧视图，所述激光烧蚀过程在图10C的模制封装结构中形成第一通孔。
图12是经历激光烧蚀过程的电子装置的部分截面侧视图，所述激光烧蚀过程在图11的半导体裸片上方的模制封装结构中形成第二通孔。
图12A是经历激光烧蚀过程的电子装置的部分截面侧视图，所述激光烧蚀过程在图11A的半导体裸片上方的模制封装结构中形成第二通孔。
图12B是经历激光烧蚀过程的电子装置的部分截面侧视图，所述激光烧蚀过程在图11B的半导体裸片上方的模制封装结构中形成第二通孔。
图12C是经历激光烧蚀过程的电子装置的部分截面侧视图，所述激光烧蚀过程在图11C的半导体裸片上方的模制封装结构中形成第二通孔。
图13是经历沉积过程的图1-1B的电子装置的部分截面侧视图，所述沉积过程形成连接到多层级封装衬底的第一衬底侧上的导电衬垫的导电封装通孔。
图13A是经历沉积过程的图2-2B的电子装置的部分截面侧视图，所述沉积过程形成连接到多层级封装衬底的第一衬底侧上的导电衬垫的导电封装通孔和半导体裸片上方的第二导电通孔。
图13B是经历沉积过程的图3-3B的电子装置的部分截面侧视图，所述沉积过程形成连接到多层级封装衬底的第一衬底侧上的导电衬垫的导电封装通孔和连接到半导体裸片的裸片屏蔽件的第二导电通孔。
图14是经历沉积过程的图1-1B的电子装置的部分截面侧视图，所述沉积过程形成连接到导电封装通孔的金属屏蔽件。
图14A是经历沉积过程的图2-2B的电子装置的部分截面侧视图，所述沉积过程形成连接到导电封装通孔和半导体裸片上方的第二导电通孔的金属屏蔽件。
图14B是经历沉积过程的图3-3B的电子装置的部分截面侧视图，所述沉积过程形成连接到导电封装通孔、第二导电通孔和半导体裸片的裸片屏蔽件的金属屏蔽件。
图15是经历球附接过程的图1-1B的电子装置的部分截面侧视图，所述球附接过程将焊料球附接到图14的多层级封装衬底的第二衬底侧。
图15A是经历球附接过程的图2-2B的电子装置的部分截面侧视图，所述球附接过程将焊料球附接到图14A的多层级封装衬底的第二衬底侧。
图15B是经历球附接过程的图3-3B的电子装置的部分截面侧视图，所述球附接过程将焊料球附接到图14B的多层级封装衬底的第二衬底侧。
图16是具有以金属膏丝网印刷的矩形衬底衬垫的另一实例多层级封装衬底的俯视平面图。
图16A是在模制化合物中的矩形孔中的模制、激光烧蚀和导电金属沉积之后的图16的多层级封装衬底的俯视平面图。
具体实施方式
在图式中，相同附图标号贯穿全文指代相同元件，且各种特征未必是按比例绘制。并且，术语“耦合”包含间接或直接的电或机械连接或其组合。举例来说，如果第一装置耦合到第二装置或与第二装置耦合，那么所述连接可以是通过直接电气连接或通过经由一或多个介入装置和连接的间接电气连接。下文在功能的上下文中描述了各种电路、系统和/或组件的一或多个操作特性，这些功能在一些情况下是由电路系统通电和操作时各种结构的配置和/或互连产生的。除非另有说明，否则值前面的“约”、“大约”或“大体上”意指陈述值的+/-10％。
所描述实例包含提供一种屏蔽件的电子装置和装置制造方法，所述屏蔽件具有穿模具通孔(TMV)以将所述屏蔽件连接到多层级封装衬底的接地或其它参考，以使用现有制造设备获得有成本效益的EMI性能改进。实例实施方案可使用接地屏蔽件通过3X到4XEMI来批准EMI辐射，且所描述的屏蔽实例的生产比沿着装置的顶部和侧面的接地盖或溅镀EMI屏蔽材料更便宜。在某些实例中，可标准倒装芯片球栅阵列(FCBGA)、倒装芯片CSP(FCCSP)或倒装芯片晶片级CSP(FCWCSP)制造线中的设备来烧蚀通孔。可使用顶侧BGA或丝网印刷或使用现有设备在顶部衬底层上进行金属膏的其它沉积来增强用于穿模具通孔的多层级封装衬底垫连接。在某些实施例中，集成屏蔽件与标准无盖解决方案相比还改善热性能，且所描述实例提供屏蔽而没有形成封装盖的额外成本。在一个实例中，除用于改进的EMI性能的电场减少之外，金属屏蔽件可包含二价铁金属材料以用于增强的磁场减少。
图1-B示出实例电子装置100，其具有沿着模制封装结构108的顶侧114延伸的顶侧屏蔽件109，和延伸穿过模制封装结构108的一或多个穿模具通孔107。在一个实例中，通孔107是或包含铜或其它导热和导电金属材料。在一个实例中，通孔107近似为圆形，具有近似35到48μm的直径。在其它实例中，通孔107可具有不同形状或轮廓，例如细长椭圆形或矩形(例如，下方的图16和16A)。图1示出电子装置100的俯视透视图，图1A示出俯视平面图，且图1B示出部分截面侧视图。在一个实例中，模制封装结构108是或包含塑料或其它模制化合物。电子装置100具有大体矩形形状，其包含相对的第一侧101和第二侧102(例如，底部和顶部)，以及横向的第三侧103、第四侧104、第五侧105和第六侧106。在一个实例中，电子装置100具有WCSP封装结构。在一个实例中，电子装置具有BGA结构，其具有用于连接到主机印刷电路板(PCB，未图示)的底侧焊料球134(图1B)。电子装置100在图1-1B中示出于三维空间中的实例位置或定向，所述三维空间具有第一方向X、垂直(正交)第二方向Y以及垂直(正交)于相应的第一方向X和第二方向Y的第三方向Z。沿着这些相应方向中的任何两个方向的结构或特征彼此正交。在示出的定向上，相应的第一侧101和第二侧102沿着第三方向Z彼此间隔开，相应的第三侧103和第四侧104沿着第一方向X彼此间隔开，且相应的第五侧105和第六侧106沿着第二方向Y彼此间隔开。
电子装置100包含附接到多层级封装衬底120的第一衬底侧136的半导体裸片110倒装芯片。半导体裸片110具有相对(例如，底部和顶部)第一裸片侧和第二裸片侧，以及沿着第一裸片侧的裸片端子111(图1B)。裸片端子111例如通过导电焊料电耦合到多层级封装衬底120的第一导电衬垫112(图1B)，且包含布置于一或多个电路(未示出)中的至少一个电子组件(例如，晶体管、二极管、电容器、电阻器、电感器等)或多个组件。在其它实例中，电子装置100包含焊接到多层级封装衬底120的顶侧导电衬垫的一或多个额外电子组件，例如第二裸片、无源组件、变压器等(未示出)。
如图1B中最佳示出，多层级封装衬底120具有相对(例如，顶部和底部)第一衬底侧136和第二衬底侧138，且相应第一导电衬垫112和第二导电衬垫121沿着第一衬底侧136彼此间隔开。多层级封装衬底120可包含任何数目的层级，具有导电特征(例如，是或包含铝、铜、SAC305等的金属或其它导电金属或其组合)和层压电介质或绝缘体层，例如有机材料。多层级封装衬底120的经图案化导电迹线和通孔提供信号和功率路由以及电学互连件，所述互连件形成一或多个电路且可包含半导体裸片110的一或多个组件。
示出的多层级封装衬底120包含第一或顶部层级的经图案化焊料掩模层122。焊料掩模层122具有围绕特定结构的开口，包含围绕相应第一导电衬垫112和第二导电衬垫121的开口。顶部或第一层级包含层压电介质或绝缘体层123，且导电衬垫112和121以及焊料掩模层122形成于绝缘体层123的顶侧上。
多层级封装衬底120的第二(例如，中间)层级包含芯电介质或绝缘体层126，在绝缘体层126的顶侧上具有经图案化导电迹线层125，且第一层级包含在迹线层125的导电迹线与第一层级的导电特征(例如，导电衬底衬垫112和121)之间延伸的导电金属通孔124。导电金属通孔127延伸穿过芯层126以将经图案化导电迹线层125的选择部分互连到芯层126的底侧上的迹线层128的经图案化导电金属特征。
在此实例中，第三层级包含在经图案化导电迹线层125和芯层126的底侧上方延伸的另一电介质或绝缘体层129。导电金属通孔130延伸穿过电介质或绝缘体层129以互连迹线层128的经图案化导电金属特征的选择部分和形成于通孔130和电介质或绝缘体层129的底侧的选择部分上的底侧金属衬垫或导电衬底端子131。多层级封装衬底120的底侧或第二侧138具有经图案化焊料掩模层132，所述经图案化焊料掩模层具有用于导电衬底端子131中的某些导电衬底端子的开口，以例如促进焊料球134到端子131中的相应者的附接。导电衬底端子131和相关联底侧焊料球134沿着第二衬底侧138暴露，且通过多层级封装衬底120的一组导电布线迹线和通孔电耦合到第二导电衬垫121。
模制封装结构108封围半导体裸片110和第一衬底侧136的一部分。金属屏蔽件109沿着顶部封装侧114的全部或一部分延伸。在一个实例中，金属屏蔽件是或包含铜或其它导电和导热金属。在一个实例中，金属屏蔽件109沿着第三方向Z具有近似15μm的厚度。导电封装通孔107沿着第三方向Z延伸穿过模制封装结构108且将金属屏蔽件109电耦合到第二导电衬垫121。在一个实例中，第二导电衬垫121通过多层级封装衬底120的经图案化导电迹线和通孔电耦合到底侧端子131和相关联焊料球134中的一或多个。这允许金属屏蔽件109电连接到主机PCB(未示出)的电路接地节点或其它电学参考节点。屏蔽件109、穿模具通孔107和穿过多层级封装衬底120的连接提供减少来自电子装置100的电场发射的电学屏蔽件。另外，屏蔽件109、穿模具通孔107和穿过多层级封装衬底120的连接通过促进从半导体裸片110和任何其它包含的电子组件去除热来增强热性能且提供到主机PCB的热路径。在一个实施方案中，外部散热器可附接到金属屏蔽件109的暴露顶侧以进一步帮助热传递。在一个实例中，金属屏蔽件109是或包含铜。在另一个实例中，金属屏蔽件109是或包含铁氧体或含铁金属材料以帮助减少来自电子装置100的磁场发射。
在所说明的实例中，多层级封装衬底120包含第二导电衬垫121的多个实例，且第二导电衬垫121的每一实例通过多层级封装衬底120的经图案化导电迹线和通孔电耦合到导电衬底端子131、134。模制封装结构108具有导电封装穿孔107的多个实例，且导电封装通孔107的每一实例延伸穿过模制封装结构108且将金属屏蔽件109电耦合到第二导电衬垫121。通过多个穿模具通孔107和到屏蔽件109的相关联连接进一步增强相对于EMI减少的屏蔽性能以及增强热去除优点。
在图1-1B的实例中，半导体裸片110位于电子装置100的内部区中，且半导体裸片110与四个横向侧103-106间隔开。在此实例中，导电封装通孔107的第一实例与半导体裸片110和第一横向侧103间隔开且在其之间，导电封装通孔107的第二实例与半导体裸片110和第二横向侧104间隔开且在其之间，导电封装通孔107的第三实例与半导体裸片110和第三横向侧105间隔开且在其之间，且导电封装通孔107的第四实例与半导体裸片110和第四横向侧106间隔开且在其之间。这产生半导体裸片110的横向屏蔽结构环绕以帮助减少并含有EMI发射且提供沿着电子装置100的所有四个横向侧103-106的横向热去除。在其它实施方案中，横向屏蔽组件是伸长的，且进一步提供横向屏蔽结构以与半导体裸片110更完全地环绕内部部分，例如如下文结合图16和16A所说明和进一步描述。
图2-2B示出另一电子装置200的相应透视图、俯视图和截面侧视图，所述另一电子装置具有顶侧屏蔽件109和用于屏蔽件接地连接的一或多个穿模具通孔107以及如上文结合图1-1B所描述的其它类似编号的结构和特征。另外，图2-2B的电子装置200中的模制封装结构108具有一或多个第二导电通孔214，所述一或多个第二导电通孔接触金属屏蔽件109且朝向半导体裸片110的第二裸片侧延伸到模制封装结构108中。在一个实例中，第二导电通孔214与第二裸片侧间隔开。图2-2B中的模制封装结构108具有第二导电通孔214的多个实例，且第二导电通孔214的每一实例接触金属屏蔽件109且朝向第二裸片侧延伸到模制封装结构108中，且第二导电通孔214的每一实例与第二裸片侧间隔开。第二导电通孔214通过提供导热结构以帮助从半导体裸片110的背侧提取热来增强热性能。
图3-3B示出又一实例电子装置300的相应透视图、俯视图和截面侧视图，所述又一实例电子装置具有顶侧屏蔽件109、用于屏蔽件接地连接的穿模具通孔107以及如上文结合图1-2B所描述的其它类似编号的结构和特征。在此实例中，半导体裸片110具有沿着第二裸片侧的第二金属屏蔽件312(例如，铜或铝裸片屏蔽件)，且第二导电通孔214延伸穿过模制封装结构108且将顶部金属屏蔽件109电耦合到第二金属屏蔽件312。在所说明实例中，模制封装结构108具有第二导电通孔214的多个实例，且第二导电通孔214的每一实例延伸穿过模制封装结构108且将金属屏蔽件109电耦合到第二金属屏蔽件312。
现参考图4-15B，图4示出制造电子装置的方法400，且图5-15B示出在实例电子装置100、200和300的制造期间方法400的各种实施方案。在一个实施方案中，方法400包含在图4中的401处在半导体裸片上形成导电金属屏蔽件。图5示出包含执行沉积过程500的一个实例，所述沉积过程在半导体裸片110的第二裸片侧上沉积铜或其它合适的导电金属以形成上文结合图3-3B的电子装置300描述的第二金属屏蔽件312。在一个实施方案中，在裸片单分之前的晶片处理期间执行沉积过程500。在其它实施方案中，省略401处的裸片屏蔽件形成(例如，以制造上方的电子装置100或200)。
在一个实例中，在具有并行处理的单元区域的多个行和列的面板阵列中执行图4中的402-414处的处理，然后在416处从面板阵列结构分离个别完成的电子装置。图4中的方法400包含在402处将半导体裸片附接到多层级封装衬底的第一衬底侧。图6示出在上述图1-2B的电子装置100和200的制造期间的一个实例。此实例包含执行倒装芯片裸片附接过程600，其将半导体裸片110附接到多层级封装衬底120的第一衬底侧136，其中半导体裸片110的裸片端子111例如通过焊料连接件电耦合到多层级封装衬底120的第一导电衬垫112。
图7示出在上述图3-3B的电子装置300的制造期间在图4中402处的裸片附接处理的另一实例。此实例包含执行倒装芯片裸片附接过程700，其将经背侧屏蔽的半导体裸片110附接到多层级封装衬底120的第一衬底侧136，其中半导体裸片110的裸片端子111例如通过焊料连接件电耦合到多层级封装衬底120的第一导电衬垫112。
在一个实例中，方法400包含在图4中的405或406处在多层级封装衬底的第一衬底侧上的导电衬垫上形成焊料球或金属膏或其它导电金属材料，然后在408处形成模制封装结构108。在其它实施方案中，省略405或406处焊料球或金属膏或其它导电金属材料的添加，且方法400前进到408处的模制。在405附接的焊料球或在406处沉积的金属材料提供多层级封装衬底的导电衬垫和随后形成的穿模具通孔的导电金属之间的金属互连。在其中省略405和406处的处理的实施方案中，随后形成的金属通孔材料与多层级封装衬底的第一衬底侧上的导电衬垫形成直接的机械和电接触。
在一个实例中，在405处，所述方法包含将焊料球附接到第二导电衬垫121。图8和8A示出在图4中405处的焊料球附接处理的两个实例。图8的实例示出在上述图1-2B的电子装置100和200的制造期间的一个实例，包含执行将焊料球802附接到多层级封装衬底120的第一衬底侧136上的第二导电衬垫121的附接过程800。图8A示出在具有经背侧屏蔽的半导体裸片110的上述图3-3B的电子装置300的制造期间在图4中405处的球附接处理的另一实例。此实例包含执行将焊料球802附接到多层级封装衬底120的第一衬底侧136上的第二导电衬垫121的球附接过程800。
在图4中406处的替代实施方案中，所述方法包含在形成模制封装结构108之前在多层级封装衬底120的第二导电衬垫121上沉积导电膏。图9和9A示出在图4中406处的导电膏沉积处理的两个实例。图9的实例示出在上述图1-2B的电子装置100和200的制造期间的一个实例，包含执行在多层级封装衬底120的第一衬底侧136上的第二导电衬垫121上沉积导电金属膏902的沉积过程900。图9A示出在具有经背侧屏蔽的半导体裸片110的上述图3-3B的电子装置300的制造期间在图4中406处的导电膏沉积处理的另一实例。此实例包含执行在多层级封装衬底120的第一衬底侧136上的第二导电衬垫121上沉积导电金属膏902的沉积过程900。
图4中的方法400在408处继续，其中在半导体裸片和第一衬底侧136的一部分上方形成模制封装结构。图10和10A示出在第二导电衬底衬垫121上具有焊料球802的上述电子装置100、200和300的制造期间的408处的模制处理的实例实施方案。图10示出在电子装置100和200的制造期间的一个实例，其包含执行在半导体裸片110和图8的多层级封装衬底120的第一衬底侧136的一部分上方形成模制封装结构108的模制过程1000。图10A示出在电子装置300的制造期间的另一实例，其包含执行在半导体裸片110和图8A的多层级封装衬底120的第一衬底侧136的一部分上方形成模制封装结构108的模制过程1000。
图10B和10C示出在第二导电衬底衬垫121上具有导电焊料902的电子装置100、200和300的制造期间的408处的模制处理的进一步实例实施方案。图10B示出包含执行模制过程1000的一个实例，所述模制过程在半导体裸片110和图9的多层级封装衬底120的第一衬底侧136的一部分上方形成模制封装结构108。图10C示出包含执行模制过程1000的另一实例，所述模制过程在半导体裸片110和图9A的多层级封装衬底120的第一衬底侧136的一部分上方形成模制封装结构108。
方法400在图4中的410处继续，其中形成穿过模制封装结构108的第一通孔以暴露相应第二导电衬垫121或导电材料(例如，焊料球802、导电膏902等)。图11和11A示出在第二导电衬底衬垫121上具有焊料球802的上述电子装置100、200和300的制造期间的410处的通孔形成处理的实例实施方案。图11B和11C示出在第二导电衬底衬垫121上具有导电金属膏902的上述电子装置100、200和300的制造期间的410处的通孔形成处理的实例实施方案。在另一实例中，410处的通孔形成暴露沿着多层级封装衬底120的第一衬底侧136的相应第二导电衬垫121。任何合适材料移除过程技术和步骤可用以在410处形成通孔，包含激光烧蚀、化学蚀刻或其组合中的一或多个。
图11示出在电子装置100和200的制造期间的一个实例，其包含执行激光烧蚀过程1100，所述激光烧蚀过程形成穿过模制封装结构108的孔1102以暴露图10的多层级封装衬底120的相应第二导电衬垫121上方的导电材料(例如，焊料球)802。图11A示出在电子装置300的制造期间的另一实例，其包含执行激光烧蚀过程1100，所述激光烧蚀过程形成穿过模制封装结构108的孔1102以暴露图10A的多层级封装衬底120的相应第二导电衬垫121上方的导电材料(例如，焊料球)802。图11B示出在电子装置100和200的制造期间的另一实例，其包含执行激光烧蚀过程1100，所述激光烧蚀过程形成穿过模制封装结构108的孔1102以暴露图10B的多层级封装衬底120的相应第二导电衬垫121上方的导电材料(例如，沉积导电膏)902。图11C示出在电子装置300的制造期间的另一实例，其包含执行激光烧蚀过程1100，所述激光烧蚀过程形成穿过模制封装结构108的孔1102以暴露图10C的多层级封装衬底120的相应第二导电衬垫121上方的导电材料(例如，沉积导电膏)902。
在一些实例中(例如，在上述电子装置200和300的形成中)，方法400包含411处的处理以形成半导体裸片110上方的第二通孔。在一个实例中，可通过用于形成第一通孔1102的过程1100形成第二通孔。在其它实施方案中，可使用单独的材料移除过程(例如，激光烧蚀、蚀刻等)以在图4中411处形成第二通孔。
图12和12A示出在第二导电衬底衬垫121上具有焊料球802的上述电子装置200和300的制造期间的411处的第二通孔形成处理的实例实施方案。图12B和12C示出在第二导电衬底衬垫121上具有导电金属膏902的上述电子装置200和300的制造期间的411处的第二通孔形成处理的实例实施方案。图12示出在电子装置200的制造期间的一个实例，其包含执行第二激光烧蚀过程1200(或上述图11A的第一激光烧蚀过程1100的延续)，所述第二激光烧蚀过程形成穿过未经屏蔽半导体裸片110上方的模制封装结构108的第二通孔1202。在此实例中，第二通孔1202的底部与半导体裸片110的第二裸片侧间隔开。图12A示出在电子装置300的制造期间的另一实例，其包含执行激光烧蚀过程1200(或第一激光烧蚀过程1100的延续)，所述激光烧蚀过程形成延伸穿过模制封装结构108且暴露裸片屏蔽件312的顶侧的相应部分的第二通孔1202。
图12B示出在电子装置200的制造期间的另一实例，其包含执行第二激光烧蚀过程1200(或第一激光烧蚀过程1100的延续)，所述第二激光烧蚀过程形成穿过未经屏蔽半导体裸片110上方的模制封装结构108的第二通孔1202，其中第二通孔1202与半导体裸片110的第二裸片侧间隔开。图12C示出在电子装置300的制造期间的另一实例，其包含执行激光烧蚀过程1200(或第一激光烧蚀过程1100的延续)，所述激光烧蚀过程形成延伸穿过模制封装结构108且暴露裸片屏蔽件312的顶侧的相应部分的第二通孔1202。
方法400在图4中的412处继续，其中用导电金属(例如，导电金属是或包含铜、铝或其它导电金属)填充通孔1102以形成延伸穿过模制封装结构108且接触第二导电衬垫121或多层级封装衬底120的第二导电衬垫121上方的导电材料802、902中的相应一个的导电通孔107。在某些实施方案中(例如，在电子装置200和300的制造期间)，412处的通孔填充还填充第二通孔1202以形成第二导电通孔214。图13示出在上述图1-1B的电子装置100的制造期间的412处的通孔填充的一个实例。此实例包含执行沉积过程1300，所述沉积过程用导电材料填充第一通孔1102以形成导电封装通孔107，所述导电封装通孔延伸穿过模制封装结构108且接触焊料球802中的相应一个、导电膏902，或直接接触多层级封装衬底120的相应第二导电衬垫121。
图13A示出在电子装置200的制造期间的另一实例，其包含执行沉积过程1300，所述沉积过程用导电材料填充第一通孔1102以形成导电封装通孔107，所述导电封装通孔延伸穿过模制封装结构108且接触焊料球802中的相应一个、导电膏902或直接接触多层级封装衬底120的第二导电衬垫121。在此实例中，沉积过程1300还填充第二通孔1202以形成朝向半导体裸片110的第二裸片侧延伸但与所述第二裸片侧间隔开的第二导电通孔214。
图13B示出在图3-3B的电子装置300的制造期间的另一实例。此实例包含执行沉积过程1300，所述沉积过程用导电材料填充第一通孔1102以形成导电封装通孔107，所述导电封装通孔延伸穿过模制封装结构108且接触焊料球802中的相应一个、导电膏902，或直接接触多层级封装衬底120的第二导电衬垫121。在此实例中，沉积过程1300还填充第二通孔1202以形成延伸到半导体裸片110的裸片屏蔽件312的第二导电通孔214。
方法400在图4中的414处继续，其中形成金属屏蔽件109。在一个实例中，414处的处理继续在412处使用的沉积过程。在另一实施方案中，在414处使用单独的沉积过程以形成金属屏蔽件109。在一个实施方案中，414处的屏蔽件形成包含沉积是或包含铜、铝或其它导电金属的金属材料。在这些或另一实例中，414处的屏蔽件形成包含沉积是或包含含铁金属的金属材料，以例如增强相对于磁场(例如，H场)辐射的EMI性能。
图14示出在上述图1-1B的电子装置100的制造期间的414处的屏蔽件形成的一个实例。此实例包含执行沉积过程1400(或继续先前沉积过程1300)，所述沉积过程沿着模制封装结构108的顶部封装侧114形成金属屏蔽件109，其中金属屏蔽件109接触导电封装通孔107的顶部。图14A示出在电子装置200的制造期间的另一实例，其包含执行沉积过程1400(或继续通孔填充沉积过程1300)，所述沉积过程沿着模制封装结构108的顶部封装侧114形成金属屏蔽件109，其中金属屏蔽件109接触导电封装通孔107的顶部和第二通孔214的顶部。图14B示出在电子装置300的制造期间的又一实例，其包含执行沉积过程1400(或继续通孔填充沉积过程1300)，所述沉积过程沿着模制封装结构108的顶部封装侧114形成金属屏蔽件109，其中金属屏蔽件109接触导电封装通孔107的顶部和第二通孔214的顶部以形成到裸片屏蔽件312的连接。
方法400在图4中的415处继续，其中将焊料球附接到多层级封装衬底的底侧。图15示出在上述图1-1B的电子装置100的制造期间的一个实例，包含执行将焊料球134附接到图14的多层级封装衬底120的第二衬底侧138的球附接过程1500。图15A示出在上述图2-2B的电子装置200的制造期间在图4中的415处的球附接处理的另一实例。此实例包含执行将焊料球134附接到图14A的多层级封装衬底120的第二衬底侧138的球附接过程1500。图15B示出在上述图3-3B的电子装置300的制造期间在图4中的415处的球附接处理的另一实例。此实例包含执行将焊料球134附接到图14B的多层级封装衬底120的第二衬底侧138的球附接过程1500。
在一个实例中，方法400中图4中的416处继续，其中在面板阵列中执行402-414处的先前处理的情况下进行封装分离。在此情况下，如416执行激光切割、蚀刻、锯切割或其它分离过程，其从面板阵列结构分离个别完成的电子装置(例如，100、200或300)。随后可将完成且分离的电子装置装运或提供到最终装置测试过程(未示出)。
图16和16A示出替代实例的俯视图，其中多层级封装衬底具有细长的矩形衬底衬垫以增强热去除且促进改进的屏蔽以获得EMI性能益处。图16示出在半导体裸片1610(例如，任选地具有导电背侧屏蔽件1612)已倒装芯片附接到多层级封装衬底1620的顶侧之后在面板阵列结构的单位区中的预期电子装置的另一实例多层级封装衬底1620的俯视图。在此实例中，多层级封装衬底1620具有以导电金属膏902丝网印刷的细长矩形导电衬底衬垫，且焊料掩模层1622具有与所述以导电金属膏902丝网印刷的导电衬底衬垫的边缘间隔开的开口。图16A示出在形成模制封装结构1608的模制(例如，在上述图4中的408处)、通过激光烧蚀的通孔形成(例如，在410和411处)以及在模制化合物中的矩形和椭圆形孔中沉积(例如，在412处)导电金属以形成导电第一通孔1607和导电第二通孔1614之后的单位区域。
在权利要求书的范围内，在所描述的实例中可能进行修改，且其它实施方案是可能的。

Claims (20)

1.一种电子装置，其包括：
多层级封装衬底，其具有相对的第一衬底侧和第二衬底侧、沿着所述第一衬底侧彼此间隔开的第一导电衬垫和第二导电衬垫，以及沿着所述第二衬底侧暴露且电耦合到所述第二导电衬垫的导电衬底端子；
半导体裸片，其附接到所述第一衬底侧且具有相对的第一裸片侧和第二裸片侧，和沿着所述第一裸片侧的裸片端子，所述裸片端子电耦合到所述第一导电衬垫；以及
模制封装结构，其封围所述半导体裸片和所述第一衬底侧的一部分，所述模制封装结构具有封装侧、沿着所述封装侧的金属屏蔽件以及延伸穿过所述模制封装结构且将所述金属屏蔽件电耦合到所述第二导电衬垫的导电封装通孔。
2.根据权利要求1所述的电子装置，其中所述模制封装结构具有第二导电通孔，所述第二导电通孔接触所述金属屏蔽件且朝向所述第二裸片侧延伸到所述模制封装结构中。
3.根据权利要求2所述的电子装置，其中：
所述半导体裸片具有沿着所述第二裸片侧的第二金属屏蔽件；且
所述第二导电通孔延伸穿过所述模制封装结构且将所述金属屏蔽件电耦合到所述第二金属屏蔽件。
4.根据权利要求3所述的电子装置，其中所述模制封装结构具有所述第二导电通孔的多个实例，所述第二导电通孔的每一实例延伸穿过所述模制封装结构且将所述金属屏蔽件电耦合到所述第二金属屏蔽件。
5.根据权利要求4所述的电子装置，其中：
所述多层级封装衬底具有所述第二导电衬垫的多个实例；
所述第二导电衬垫的每一实例电耦合到所述导电衬底端子；
所述模制封装结构具有所述导电封装通孔的多个实例；且
所述导电封装通孔的每一实例延伸穿过所述模制封装结构且将所述金属屏蔽件电耦合到所述第二导电衬垫。
6.根据权利要求2所述的电子装置，其中所述第二导电通孔与所述第二裸片侧间隔开。
7.根据权利要求6所述的电子装置，其中：
所述模制封装结构具有所述第二导电通孔的多个实例；
所述第二导电通孔的每一实例接触所述金属屏蔽件且朝向所述第二裸片侧延伸到所述模制封装结构中；且
所述第二导电通孔的每一实例与所述第二裸片侧间隔开。
8.根据权利要求7所述的电子装置，其中：
所述多层级封装衬底具有所述第二导电衬垫的多个实例；
所述第二导电衬垫的每一实例电耦合到所述导电衬底端子；
所述模制封装结构具有所述导电封装通孔的多个实例；且
所述导电封装通孔的每一实例延伸穿过所述模制封装结构且将所述金属屏蔽件电耦合到所述第二导电衬垫。
9.根据权利要求2所述的电子装置，其中：
所述多层级封装衬底具有所述第二导电衬垫的多个实例；
所述第二导电衬垫的每一实例电耦合到所述导电衬底端子；
所述模制封装结构具有所述导电封装通孔的多个实例；且
所述导电封装通孔的每一实例延伸穿过所述模制封装结构且将所述金属屏蔽件电耦合到所述第二导电衬垫。
10.根据权利要求1所述的电子装置，其中：
所述多层级封装衬底具有所述第二导电衬垫的多个实例；
所述第二导电衬垫的每一实例电耦合到所述导电衬底端子；
所述模制封装结构具有所述导电封装通孔的多个实例；且
所述导电封装通孔的每一实例延伸穿过所述模制封装结构且将所述金属屏蔽件电耦合到所述第二导电衬垫。
11.根据权利要求10所述的电子装置，其中：
所述电子装置具有相对的底侧和顶侧以及四个横向侧；
所述半导体裸片与所述四个横向侧间隔开；
所述导电封装通孔的第一实例与所述半导体裸片和所述第一横向侧间隔开且在所述半导体裸片和所述第一横向侧之间；
所述导电封装通孔的第二实例与所述半导体裸片和所述第二横向侧间隔开且在所述半导体裸片和所述第二横向侧之间；
所述导电封装通孔的第三实例与所述半导体裸片和所述第三横向侧间隔开且在所述半导体裸片和所述第三横向侧之间；且
所述导电封装通孔的第四实例与所述半导体裸片和所述第四横向侧间隔开且在所述半导体裸片和所述第四横向侧之间。
12.根据权利要求1所述的电子装置，其中所述金属屏蔽件包含铁氧体金属材料。
13.一种制造电子装置的方法，所述方法包括：
将半导体裸片附接到多层级封装衬底的第一衬底侧，其中所述半导体裸片的裸片端子电耦合到所述多层级封装衬底的第一导电衬垫；
在所述半导体裸片和所述第一衬底侧的一部分上方形成模制封装结构；
形成穿过所述模制封装结构的孔以暴露所述多层级封装衬底的第二导电衬垫或所述多层级封装衬底的所述第二导电衬垫上方的导电材料；
用导电材料填充所述孔以形成延伸穿过所述模制封装结构且接触所述第二导电衬垫或所述第二导电衬垫上方的所述导电材料的导电封装通孔；以及
沿着所述模制封装结构的封装侧形成金属屏蔽件，所述金属屏蔽件接触所述导电封装通孔。
14.根据权利要求13所述的方法，其进一步包括：
朝向所述第二裸片侧在所述模制封装结构中形成第二孔；以及
用导电材料填充所述第二孔以形成朝向所述第二裸片侧延伸进入所述模制封装结构的第二导电通孔；
其中所述金属屏蔽件接触所述第二导电通孔。
15.根据权利要求14所述的方法，其进一步包括沿着所述第二裸片侧形成第二金属屏蔽件；
其中：
形成所述第二孔暴露所述第二金属屏蔽件的一部分；且
用所述导电材料填充所述第二孔形成延伸穿过所述模制封装结构且将所述金属屏蔽件电耦合到所述第二金属屏蔽件的所述第二导电通孔。
16.根据权利要求14所述的方法，其中：
形成所述第二孔不暴露所述第二裸片侧；且
用所述导电材料填充所述第二孔形成与所述第二裸片侧间隔开的所述第二导电通孔。
17.根据权利要求14所述的方法，其中形成所述孔和形成所述第二孔包含执行激光烧蚀过程。
18.根据权利要求13所述的方法，其中形成所述孔包含执行激光烧蚀过程。
19.根据权利要求14所述的方法，其进一步包括在形成所述模制封装结构之前，执行将焊料球附接到所述多层级封装衬底的所述第二导电衬垫的附接过程；
其中：
形成穿过所述模制封装结构的所述孔暴露所述焊料球的一部分；且
用所述导电材料填充所述孔形成延伸穿过所述模制封装结构且接触所述焊料球的所述导电封装通孔。
20.根据权利要求14所述的方法，其进一步包括在形成所述模制封装结构之前，执行在所述多层级封装衬底的所述第二导电衬垫上沉积导电膏的沉积过程；
其中：
形成穿过所述模制封装结构的所述孔暴露所述导电膏的一部分；且
用所述导电材料填充所述孔形成延伸穿过所述模制封装结构且接触所述导电膏的所述导电封装通孔。
CN202311554212.XA 2022-11-29 2023-11-21 利用接地模具互连件的电子装置封装emi屏蔽 Pending CN118116895A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18/070,708 2022-11-29
US18/070,708 US20240178154A1 (en) 2022-11-29 2022-11-29 Electronic device package emi shielding with grounded mold interconnect

Publications (1)

Publication Number Publication Date
CN118116895A true CN118116895A (zh) 2024-05-31

Family

ID=91026407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311554212.XA Pending CN118116895A (zh) 2022-11-29 2023-11-21 利用接地模具互连件的电子装置封装emi屏蔽

Country Status (4)

Country Link
US (1) US20240178154A1 (zh)
JP (1) JP2024078453A (zh)
CN (1) CN118116895A (zh)
DE (1) DE102023132720A1 (zh)

Also Published As

Publication number Publication date
US20240178154A1 (en) 2024-05-30
JP2024078453A (ja) 2024-06-10
DE102023132720A1 (de) 2024-05-29

Similar Documents

Publication Publication Date Title
US20240332159A1 (en) Semiconductor package and manufacturing method thereof
US8946886B1 (en) Shielded electronic component package and method
US6552436B2 (en) Semiconductor device having a ball grid array and method therefor
US20080258293A1 (en) Semiconductor device package to improve functions of heat sink and ground shield
US8633598B1 (en) Underfill contacting stacking balls package fabrication method and structure
US20020063340A1 (en) Semiconductor device and method for producing the same
US7795709B2 (en) Shielding noisy conductors in integrated passive devices
KR20170113743A (ko) 반도체 패키지
CN111952273B (zh) 半导体器件封装及其制造方法
US10128194B1 (en) Trace stacking structure and method
US20060214278A1 (en) Shield and semiconductor die assembly
US20030218249A1 (en) High-density integrated circuit package and method for the same
US7759137B2 (en) Flip chip interconnection structure with bump on partial pad and method thereof
US20060283627A1 (en) Substrate structure of integrated embedded passive components and method for fabricating the same
US11676922B2 (en) Integrated device comprising interconnect structures having an inner interconnect, a dielectric layer and a conductive layer
US6933597B1 (en) Spacer with passive components for use in multi-chip modules
CN106653735A (zh) 半导体器件及其制造方法
US11776919B2 (en) Semiconductor package
US10879158B2 (en) Split conductive pad for device terminal
US20220013472A1 (en) Package comprising passive device configured as electromagnetic interference shield
US10008454B1 (en) Wafer level package with EMI shielding
CN118116895A (zh) 利用接地模具互连件的电子装置封装emi屏蔽
US20210375732A1 (en) Partial component embedding in a substrate
US20230063343A1 (en) Multilevel package substrate device with bga pin out and coaxial signal connections
US20230090365A1 (en) Fan-out package with antenna

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication