CN106653735A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN106653735A
CN106653735A CN201610719305.7A CN201610719305A CN106653735A CN 106653735 A CN106653735 A CN 106653735A CN 201610719305 A CN201610719305 A CN 201610719305A CN 106653735 A CN106653735 A CN 106653735A
Authority
CN
China
Prior art keywords
passivation
semiconductor element
conductor
semiconductor
welding disk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610719305.7A
Other languages
English (en)
Inventor
杨青峰
吕俊麟
吴凯强
陈颉彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106653735A publication Critical patent/CN106653735A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/81911—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的实施例提供一种半导体器件，包括：半导体管芯，半导体管芯具有设置在半导体管芯的周边中的防护环。半导体器件还包括位于防护环上方的导电焊盘。半导体器件还具有部分地覆盖导电焊盘的钝化件和位于钝化件上方的钝化后互连件(PPI)，并且钝化件包括凹槽以暴露导电焊盘的一部分。在半导体器件中，导体从凹槽向上延伸并且连接至PPI的一部分。本发明的实施例还提供了半导体器件及其制造方法。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件和制造半导体器件的方法。
背景技术
涉及半导体器件的电子设备是我们日常生活中不可缺少的。随着电子技术的进步，电子设备变得更复杂并且包括用于执行期望的多功能的更多的集成电路。因此，电子设备的制造包括越来越多的装配和加工的步骤以及用于生产电子设备中的半导体器件的材料。因此，不断要求简化生产步骤、提高生产效率以及降低每一电子设备的相关的制造成本。
在制造半导体器件的操作过程中，半导体器件装配有大量的集成组件，集成组件包括具有不同热性能的多种材料。于是，在半导体器件固化之后，集成组件具有不期望的配置。不期望的配置将会导致半导体器件的产量损失、组件之间的较差的接合能力、裂缝的发展、组件的分层等。此外，半导体器件的组件包括多种金属材料，该金属材料数量有限并且因此成本较高。组件的不期望的配置和半导体器件的产量损失将进一步加剧材料的浪费，并且因此制造成本增加。
由于涉及具有不同材料的更多不同的组件和半导体器件的制造操作的复杂度增加，所以在改进半导体器件的结构和提高制造操作方面具有更多的挑战。从而，不断需要改进制造半导体器件的方法并且解决上述缺陷。
发明内容
本发明的实施例提供了一种半导体器件，包括：半导体管芯，所述半导体管芯包括设置在所述半导体管芯的周边中的防护环；导电焊盘，所述导电焊盘位于所述防护环上方；钝化件，所述钝化件部分地覆盖所述导电焊盘，并且所述钝化件包括凹槽以暴露所述导电焊盘的一部分；钝化后互连件(PPI)，所述钝化后互连件位于所述钝化件上方；以及导体，所述导体从所述凹槽向上延伸并且连接至所述钝化后互连件的一部分。
本发明的实施例还提供了一种半导体器件，包括：半导体管芯，所述半导体管芯包括设置在所述半导体管芯的周边中的防护环；导电焊盘，所述导电焊盘位于所述防护环上方；钝化件，所述钝化件部分地覆盖所述导电焊盘，并且所述钝化件包括凹槽以暴露所述导电焊盘的一部分；钝化后互连件(PPI)，所述钝化后互连件位于所述钝化件上方；导体，所述导体从所述凹槽向上延伸并且连接至所述钝化后互连件的一部分；以及电磁干扰(EMI)屏蔽罩，所述电磁干扰屏蔽罩围绕所述半导体管芯并且通过所述钝化后互连件与所述导体电耦合。
本发明的实施例还提供了一种半导体器件，包括：电磁干扰(EMI)屏蔽罩；以及模制半导体结构，所述模制半导体结构位于所述电磁干扰屏蔽罩中，其中，所述模制半导体结构包括：密封环，所述密封环邻近所述模制半导体结构的边缘并且电耦合至所述电磁干扰屏蔽罩；半导体管芯，所述半导体管芯通过导体电耦合至所述密封环，其中，所述半导体管芯包括防护环，所述防护环通过导电焊盘电耦合至所述导体。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的实施例。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1是根据一些实施例的抗EMI半导体器件。
图1A是根据一些实施例的图1中的半导体器件的一部分的放大的示图。
图2是根据一些实施例的抗EMI半导体器件。
图3A至图3P表示根据一些实施例的制造抗EMI半导体器件的方法的流程图。
具体实施方式
以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的具体实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在各个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身并不表示所讨论的实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作过程中的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
在本发明中，提供了半导体器件以具有用于保护半导体组件免受外部EMI(电磁干扰)影响的屏蔽罩。通过利用多输入或多输出技术操作从晶圆级封装件制造半导体组件。屏蔽罩通过导电通孔、或钝化后互连件(PPI)电耦合至防护环(guard ring)。此外，屏蔽罩还耦合至半导体器件的接地端子。在一些实施例中，屏蔽罩通过防护环接地。
在图1中，示出了抗EMI半导体器件100。在一些实施例中，半导体器件100包括半导体管芯101。半导体管芯101包括半导体衬底102和位于半导体衬底102上方的互连件103。在一些实施例中，半导体衬底102包括诸如硅的半导体材料，并且制造该半导体衬底以在半导体管芯101内具有预定功能电路。通过诸如光刻、蚀刻、沉积、电镀等的各种操作制造半导体管芯101。在一些实施例中，通过机械或激光刀片从硅晶圆分割半导体管芯101。在一些实施例中，半导体管芯101是四边形、矩形或正方形形状。
在一些实施例中，半导体管芯101包括导电防护环103a，该防护环邻近半导体管芯101的边缘。防护环103a可以环绕半导体管芯101的边缘。在一些实施例中，为了在装配期间和操作中保护电路元件免受机械损伤，防护环103a配置为围绕半导体管芯101的周边的保持壁(retaining wall)。周边定义为与半导体管芯101的类似侧壁101a的边缘邻近的区域。在一些实施例中，防护环103a保护管芯边缘101a免受水分和移动离子扩散进入管芯101。在一些实施例中，防护环103a可以进一步连接至器件100的接地端子。
防护环103a是互连件103的一部分，并且相比于互连件103中的其它导电迹线或通孔，该防护环通常设置为邻近模塑料(molding)107。在一些实施例中，防护环103a不与互连件103中的任何输入或输出(I/O)电路连接。在一些实施例中，防护环103a是以每一层级的边缘都对准的方式堆叠的多层级导电结构。
防护环103a延伸至互连件103的顶层级电介质1031并且从顶层级电介质1031暴露。在一些实施例中，顶层级电介质1031包括诸如氧化硅的氧化物或一些低k(介电常数)值电介质。在本发明中，低k值电介质代表具有3.3以下或更大的k值的电介质。在一些实施例中，该k值不大于2.8。
顶层级电介质1031的一部分在半导体管芯101的钝化件104下方。钝化件104也是介电材料并且通常至少包括含氮层以保护衬底102和互连件103免受水分或化学制品进入半导体管芯101。在一些实施例中，钝化件104设置在顶层级电介质1031的顶面103b上方。钝化件104也可以与顶面103b接触。
半导体管芯101也包括在顶面103b上面(或在顶层级电介质1031上方)的导电焊盘。每个导电焊盘的边缘都被钝化件104围绕。每个导电焊盘也都从钝化件104部分地暴露。在一些实施例中，导电焊盘的顶面103d的一部分从钝化件104暴露。导电焊盘中的一些配置为与半导体管芯101外部的导电迹线连接的端子。在一些实施例中，半导体管芯101至少包括连接至防护环103a的导电焊盘103c。导电焊盘103c设置为邻近管芯边缘101a。导电焊盘103c可以遵循防护环的布线图案。在一些实施例中，导电焊盘103c是环绕管芯边缘101a的圈(loop)。导电焊盘103c用作上层级防护环并且至少具有从钝化件104暴露的表面以用于进一步连接。在一些实施例中，导电焊盘103c包括金、银、铜、镍、钨、铝、钯和/或其合金。
图1A是图1中的半导体器件100的部分100a的放大的示图。钝化件104持续延伸至邻近管芯边缘101a。然而，钝化件104中有若干凹槽部件并且每个凹槽都可以对应于导电焊盘。如图1A所示，每个导电焊盘(类似于103c)都从对应的凹槽暴露。
在一些实施例中，钝化件104部分覆盖导电焊盘103c的顶面103d。钝化件104配置为提供用于半导体管芯101的电绝缘和防潮，使得半导体管芯101与周围环境隔离。在一些实施例中，钝化件104由诸如旋涂玻璃(SOG)、氧化硅、氮氧化硅、氮化硅等的介电材料形成。在一些实施例中，用汽相沉积或旋涂工艺形成钝化件104。
仍参考图1A，导体105位于钝化件104的凹槽中并且设置在导电焊盘103c的顶面103d的上方。导体105通过导电焊盘103c电耦合至防护环103a。在一些实施例中，导体105位于顶面103d的暴露部分上。导体105从顶面103d延伸并且穿过钝化件104的厚度。在一些实施例中，导体105沿着互连件103的顶面103b的法线方向延伸。在一些实施例中，导体105基本直立于导电焊盘103c上并且由该导电焊盘支撑。导体105可以填充与导电焊盘103c对应的凹槽。
在一些实施例中，导体105可以遵循导电焊盘103c的布线并且设置为邻近管芯边缘101a。在一些实施例中，导体105是环绕管芯边缘101a的圈。导电焊盘103c用作另一上层级防护环并且从钝化件104的凹槽延伸。在一些实施例中，导体105包括金、银、铜、镍、钨、铝、钯和/或其合金。
电介质106设置在钝化件104上方并且围绕导体105。为了隔离邻近导体或避免水分侵袭，电介质106是在导体105周围插入填充的电介质。在一些实施例中，电介质106包括诸如环氧树脂、聚酰亚胺、聚苯并恶唑(PBO)、阻焊剂(SR)、ABF膜等的材料。在一些实施例中，电介质106包括感光材料并且当暴露于光下时感光材料可以经受化学反应。在一些实施例中，导体105从电介质106的表面暴露并且延伸。
模塑料107邻近管芯边缘101a。在一些实施例中，管芯边缘101a是介于模塑料107和半导体管芯101之间的界面。在一些实施例中，模塑料107是介电材料并且配置为围绕半导体管芯101的侧壁以及也提供一些机械支撑。模塑料107配置为在第一表面处与图1中EMI屏蔽罩125接触并且在第二表面处与管芯边缘101a接触。在一些实施例中，第一表面与第二表面相对。模塑料材料是化合物并且由复合材料形成，复合材料包括环氧树脂、酚醛硬化剂、二氧化硅、催化剂、颜料和脱模剂。用于形成模塑料化合物的材料具有高导热性、低湿气吸收率、在板安装温度下的高抗弯强度、或者全部的组合。在一些实施例中，导体105、电介质106和模塑料107的表面基本共面。导体105的表面105a与模塑料107的表面107a共面。表面105a是从电介质106暴露的表面。表面107a是与电介质109交界的表面。
电介质109设置在模塑料107、导体105、和电介质106上方。电介质109设置在模塑料107、导体105和电介质106的顶面上。在一些实施例中，电介质109包括聚合物材料，诸如环氧树脂、聚酰亚胺、聚苯并恶唑(PBO)、阻焊剂(SR)、ABF膜等。在一些实施例中，电介质109包括感光材料并且当感光材料暴露于光下时可以经受化学反应。
介质109也设置在导电迹线111和电介质106之间。导电迹线111是再分布层(RDL)或钝化后互连件(PPI)的一部分。导电迹线111是导电的并且配置为介于导体105和半导体管芯101外部的导电迹线之间中间路径。在一些实施例中，导电迹线111包括通孔部分111a和横向部分111b。通孔部分111a通过电介质109的凹槽109a与导体105连接。通孔部分111a也向上延伸以与横向部分111b连接。在一些实施例中，通孔部分111a沿着电介质109的凹槽109a共形加衬。
在一些实施例中，通过电介质113部分地覆盖导电迹线111，该电介质被设计为隔离导电迹线111以免于水分或反应物。然而，导电迹线111的至少一部分从电介质113暴露。电介质113被图案化为具有凹槽113a以暴露导电迹线111的一部分，从而提供顶面111c以与其它导电部件接触。在一些实施例中，暴露部分位于电介质117的边缘处。在一些实施例中，该边缘也是半导体器件100的侧壁。在一些实施例中，电介质113包括聚合物材料，诸如环氧树脂、聚酰亚胺、聚苯并恶唑(PBO)、阻焊剂(SR)、ABF膜等。在一些实施例中，电介质113包括感光材料并且当感光材料暴露于光下时可以经受化学反应。
通过凹槽113a，导电迹线111配置为与其它导电部件115连接。导电部件115也是RDL或PPI的一部分。导电部件115提供介于导电迹线111和半导体管芯111外部的其它导电部件之间的导电路径。在一些实施例中，导电部件115类似于导电迹线111并且包括通孔部分115a和横向部分115b。通孔部分115a通过凹槽113a与导电迹线111连接并且向上延伸至导电部件115的顶面115c。在一些实施例中，通孔部分115a堆叠在通孔部分111a上方。在一些实施例中，垂直部分115a沿着电介质113的凹槽113a共形加衬。
可选地，导电部件115可以被电介质117部分地覆盖，该电介质被设计为隔离导电部件115以免于水分或反应物。然而，导电部件115的至少一部分从电介质117暴露。暴露部分位于电介质117的边缘处。在一些实施例中，该边缘也是半导体器件100的侧壁。在一些实施例中，电介质117包括聚合物材料，诸如环氧树脂、聚酰亚胺、聚苯并恶唑(PBO)、阻焊剂(SR)、ABF膜等。在一些实施例中，电介质113包括感光材料并且当感光材料暴露于光下时可以经受化学反应。
在一些实施例中，导电迹线111或导电部件115配置为封装半导体器件100的密封环。作为密封环，导电迹线111或导电部件115设置在半导体器件100的周边处。导电迹线111或导电部件115环绕在半导体器件100的侧壁。从俯视视角看，导电迹线111或导电部件115的布局为圈状配置。导电迹线111或导电部件115的横向部分延伸为进一步横向超过半导体管芯101的管芯边缘101a。为了电耦合至EMI屏蔽罩，横向部分至少具有从器件100的侧壁暴露的导电面。在一些实施例中，导电迹线111或导电部件115设计为与器件100的任何输入或输出(I/O)电路或其它有源电路电隔离，因此也称为伪导电RDL或PPI。虽然如此，导电迹线111或导电部件115配置为接地路径以连接至EMI屏蔽罩。
EMI屏蔽罩的接地路径包含建立在器件100内侧的若干主导电结构。该主导电结构布置在器件100的若干不同层或不同层级中。一个接地路径，导电迹线111或导电部件115，位于RDL和PPI层级中。其它接地路径，防护环103a，位于管芯101层级中。
再次参考图1，在管芯101上方堆叠诸如半导体管芯的电子元件150。电子元件150通过PPI和RDL的一部分与管芯101电连通(communicate)。该堆叠方向基本平行于导体105的延伸方向。电子组件150可以翻转并且接合至PPI或RDL的有源导电迹线。模塑料143围绕电子元件150并且隔离水分或电荷以防止其进入电子元件150。3D(三维)模制半导体结构形成在EMI屏蔽罩125的内侧。
图2中示出了抗EMI半导体器件100b。半导体器件100b包括与图1中的半导体100类似的结构，从而在此不重复具有相同数字标号表示的元件的细节。在图2中，PPI具有从电介质117暴露的导电部件119。导电部件119的表面119c被配置为与诸如焊料凸块或焊膏的导体连接。
图3A至图3P包括制造图1中的半导体器件100的方法的操作。该方法包括许多操作(201、202、203、204、205、206、207、208、209、210、211、212、213、214、215和216)。
在操作201中，如图3A所示，提供半导体衬底102。在一些实施例中，半导体衬底102包括诸如硅的半导体材料。在一些实施例中，互连件103设置在半导体衬底102上方。在设置互连件103的工艺中，如图3A所示，包括在互连件103的周边中设置防护环103a并且防护环103a延伸至互连件103的顶面103b。
在操作202中，如图3B所示，在防护环103a上形成导电焊盘103c。在一些实施例中，导电焊盘103c设置在互连件103的表面103b上。在操作203中，如图3C所示，钝化件104设置在互连件103和导电焊盘103c上方。
在操作204中，如图3D所示，部分地去除钝化件104以形成凹槽104a。通过蚀刻操作去除钝化件104的位于导电焊盘103c的顶面103d上面的一些部分，以暴露导电焊盘103c的顶面103d并且形成凹槽104a。在一些实施例中，凹槽104a从钝化件104的顶面104b延伸至导电焊盘103c的顶面103d。
在操作205中，如图3E所示，导体105设置在导电焊盘103c上方并且部分地覆盖钝化件104。在一些实施例中，导体105填充凹槽104a。在一些实施例中，导体105从导电焊盘103c的顶面103d延伸至导体105的顶面105a。在一些实施例中，导体105基本直立于导电焊盘103c上并且由该导电焊盘支撑。在一些实施例中，通过诸如电镀、溅射等的各种方法设置导体105。在一些实施例中，导体105包括诸如铜、银、金、或其合金的金属。
在操作206中，如图3F所示，在导体105周围设置电介质106。在一些实施例中，电介质106围绕导体105。电介质106配置为使导体105与周围环境绝缘。
在操作207中，将半导体衬底102分割成若干单独的管芯101。在一些实施例中，通过机械或激光刀片分割半导体衬底102。将从半导体衬底102分割的管芯101放置在载体(未示出)上。在载体上形成模塑料107以围绕管芯101。引入去除或平坦化操作以去除模塑料107的以部分来暴露导体105的顶面105a和电介质106的顶面106a，从而没有模塑料107保留在导体105和电介质106上。图3G是示出在去除操作之后的结构的实施例。在一些实施例中，通过诸如蚀刻或研磨的操作同时去除模塑料107、导体105和电介质106的顶部以使其共面。在一些实施例中，具有形成在模塑料107中并且邻近管芯101的贯通孔(未显示)。
在操作208中，如图3H所示，电介质109设置在模塑料107、导体105和电介质106上方。在一些实施例中，电介质109包括聚合物材料，诸如环氧树脂、聚酰亚胺、聚苯并恶唑(PBO)、阻焊剂(SR)、ABF膜等。在一些实施例中，如图3H所示，在导体105的顶面105a上面形成凹槽109a。在一些实施例中，通过蚀刻去除位于顶面105a上面的一些电介质109。
在操作209中，如图3I所示，设置导电迹线111。在一些实施例中，通过电镀或溅射将导电迹线111设置在电介质109上。
在操作210中，如图3J所示，设置电介质113并且形成凹槽113a。在一些实施例中，电介质113设置在导电迹线111上。电介质113覆盖半导体器件100的顶部。在一些实施例中，电介质113包括聚合物材料，诸如环氧树脂、聚酰亚胺、聚苯并恶唑(PBO)、阻焊剂(SR)、ABF膜等。在一些实施例中，通过部分地去除电介质113来形成凹槽113a。在一些实施例中，通过蚀刻去除电介质113的一部分以形成开口113a。在一些实施例中，凹槽113a是锥形(tapered)配置。在一些实施例中，凹槽113a从电介质113的顶面113b延伸至导电迹线111的顶面111c。在一些实施例中，开口113a在顶面111c上延伸。
在操作211中，如图3K所示，设置导电部件115。在一些实施例中，通过电镀或溅射将导电部件115设置在电介质113上。
在操作212中，如图3L所示，设置电介质117并且形成凹槽117a。在一些实施例中，电介质117设置在导电部件115上。在一些实施例中，电介质117包括聚合物材料，诸如环氧树脂、聚酰亚胺、聚苯并恶唑(PBO)、阻焊剂(SR)、ABF膜等。
在一些实施例中，通过去除电介质117的位于导电部件115上面的一些来形成凹槽117a。在一些实施例中，通过蚀刻去除电介质117中的一些以形成开口117a。在一些实施例中，开口117a是锥形配置。
在操作213中，如图3M所示，设置导电部件119。在一些实施例中，通过电镀或溅射将导电部件119设置在电介质117上。
在操作214中，如图3N所示，在另一导电迹线上设置凸块121。在一些实施例中，凸块121是焊料凸块、焊料球、焊料膏等。在一些实施例中，凸块121配置为用于附接于另一管芯上的焊盘、另一衬底或另一半导体封装件。在一些实施例中，凸块121是导电凸块或导电接合点(joint)。
在操作215中，从半导体器件100去除载体(未示出)。上下翻转图3N示出的结构并且附接至位于图3O的底部处的另一电子组件150。电子组件150可以是封装衬底、板(例如，印刷电路板(PCB))、晶圆、管芯、中间衬底或其它合适的衬底。通过各种导电附接点将凸块结构耦合至电子组件150。例如，在电子组件150上形成并且图案化导电区域122。导电区域122是接触焊盘或者是导电迹线的一部分，导电迹线通过掩模层124体现。在一个实施例中，掩模层124是在电子组件150上形成并且图案化的阻焊层，以暴露导电区域122。掩模层124具有掩模开口，其提供用于焊料接合点形成的窗口。例如，包括锡、铅、银、铜、镍、铋或其组合的合金的焊料层可以提供在导电区域122上。半导体器件100可以通过导电迹线111和导电区域122之间的接合焊料结构126耦合至电子组件150。示例性耦合工艺包括助焊剂应用、芯片放置、熔化焊点的回流和/或助焊剂残留物清洗。半导体衬底102、接合焊料结构126和其他电子组件150可以被称为封装配件，或者在本是实例中，称为倒装芯片封装配件。
在操作216中，模塑料143形成在半导体器件100上方以围绕电子组件150。在一些实施例中，还可以应用屏蔽罩涂覆操作以在半导体器件100的外侧形成EMI屏蔽罩125。
在一些实施例中，半导体器件包括半导体管芯，该半导体管芯具有设置在半导体管芯的周边中的防护环。半导体器件还包括位于防护环上方的导电焊盘。半导体器件还具有部分地覆盖导电焊盘的钝化件和钝化件上方的钝化后互连件(PPI)，并且该钝化件包括凹槽以暴露导电焊盘的一部分。在半导体器件中，导体从凹槽向上延伸并且连接至PPI的一部分。
在一些实施例中，半导体器件包括半导体管芯，该半导体管芯具有设置在半导体管芯的周边中的防护环和防护环上方的导电焊盘。半导体器件还具有部分地覆盖导电焊盘的钝化件，并且该钝化件包括凹槽以暴露导电焊盘的一部分。半导体器件还包括钝化件上方的钝化后互连件(PPI)和从凹槽向上延伸并且连接至PPI的一部分的导体。在半导体器件中，EMI(电磁干扰)屏蔽罩围绕半导体管芯并且通过PPI与导体电耦合。
在一些实施例中，半导体器件包括EMI(电磁干扰)屏蔽罩和位于EMI屏蔽罩中的模制半导体结构。该模制半导体结构包括邻近模制半导体结构的边缘并且电耦合至EMI屏蔽罩的密封环。模制半导体结构还包括半导体管芯，该半导体管芯通过导体电耦合至密封环。在半导体器件中，半导体管芯具有通过导电焊盘电耦合至导体的防护环。
本发明的实施例提供了一种半导体器件，包括：半导体管芯，所述半导体管芯包括设置在所述半导体管芯的周边中的防护环；导电焊盘，所述导电焊盘位于所述防护环上方；钝化件，所述钝化件部分地覆盖所述导电焊盘，并且所述钝化件包括凹槽以暴露所述导电焊盘的一部分；钝化后互连件(PPI)，所述钝化后互连件位于所述钝化件上方；以及导体，所述导体从所述凹槽向上延伸并且连接至所述钝化后互连件的一部分。
根据本发明的一个实施例，其中，所述周边邻近所述半导体管芯的边缘。
根据本发明的一个实施例，半导体器件还包括邻近所述半导体管芯的边缘的模塑料。
根据本发明的一个实施例，其中，所述导体通过所述导电焊盘电耦合至所述防护环。
根据本发明的一个实施例，其中，所述半导体管芯包括互连件，所述防护环设置在所述互连件中。
根据本发明的一个实施例，半导体器件还包括模塑料，所述模塑料围绕所述半导体管芯，其中，所述模塑料的表面与所述导体的表面共面。
根据本发明的一个实施例，半导体器件还包括另一半导体管芯，所述另一半导体管芯堆叠在所述半导体管芯上方，其中，所述半导体管芯和所述另一半导体管芯通过所述钝化后互连件电连通。
根据本发明的一个实施例，其中，所述导体平行于所述半导体管芯和所述另一半导体管芯的堆叠方向延伸。
根据本发明的一个实施例，半导体器件还包括介于所述钝化后互连件和所述钝化件之间的电介质。
根据本发明的一个实施例，其中，所述电介质包括感光材料。
本发明的实施例还提供了一种半导体器件，包括：半导体管芯，所述半导体管芯包括设置在所述半导体管芯的周边中的防护环；导电焊盘，所述导电焊盘位于所述防护环上方；钝化件，所述钝化件部分地覆盖所述导电焊盘，并且所述钝化件包括凹槽以暴露所述导电焊盘的一部分；钝化后互连件(PPI)，所述钝化后互连件位于所述钝化件上方；导体，所述导体从所述凹槽向上延伸并且连接至所述钝化后互连件的一部分；以及电磁干扰(EMI)屏蔽罩，所述电磁干扰屏蔽罩围绕所述半导体管芯并且通过所述钝化后互连件与所述导体电耦合。
根据本发明的一个实施例，其中，所述钝化后互连件的一部分横向延伸并且与所述电磁干扰屏蔽罩接触。
根据本发明的一个实施例，半导体器件还包括模塑料，所述模塑料围绕所述半导体管芯，其中，所述模塑料在第一表面处与所述半导体管芯的边缘接触并且在第二表面处与所述电磁干扰屏蔽罩接触，所述第一表面和所述第二表面相对。
根据本发明的一个实施例，其中，所述半导体管芯包括互连件，并且从所述互连件的顶层级电介质部分地暴露所述防护环。
根据本发明的一个实施例，其中，所述防护环是多层级导电结构并且所有层级都边缘对准。
根据本发明的一个实施例，其中，所述防护环电耦合至所述半导体器件的接地端子。
本发明的实施例还提供了一种半导体器件，包括：电磁干扰(EMI)屏蔽罩；以及模制半导体结构，所述模制半导体结构位于所述电磁干扰屏蔽罩中，其中，所述模制半导体结构包括：密封环，所述密封环邻近所述模制半导体结构的边缘并且电耦合至所述电磁干扰屏蔽罩；半导体管芯，所述半导体管芯通过导体电耦合至所述密封环，其中，所述半导体管芯包括防护环，所述防护环通过导电焊盘电耦合至所述导体。
根据本发明的一个实施例，半导体器件还包括部分地围绕所述导体的钝化件。
根据本发明的一个实施例，其中，所述钝化件包括氮化物。
根据本发明的一个实施例，半导体器件还包括位于所述密封环和所述半导体管芯上方的模塑料。
以上论述了若干实施例的部件，使得本领域的技术人员可以更好地理解本发明的各个方面。本领域技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他的处理和结构以用于达到与本发明所介绍实施例相同的目的和/或实现相同优点。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (10)

1.一种半导体器件，包括：
半导体管芯，所述半导体管芯包括设置在所述半导体管芯的周边中的防护环；
导电焊盘，所述导电焊盘位于所述防护环上方；
钝化件，所述钝化件部分地覆盖所述导电焊盘，并且所述钝化件包括凹槽以暴露所述导电焊盘的一部分；
钝化后互连件(PPI)，所述钝化后互连件位于所述钝化件上方；以及
导体，所述导体从所述凹槽向上延伸并且连接至所述钝化后互连件的一部分。
2.根据权利要求1所述的半导体器件，其中，所述周边邻近所述半导体管芯的边缘。
3.根据权利要求2所述的半导体器件，还包括邻近所述半导体管芯的边缘的模塑料。
4.根据权利要求1所述的半导体器件，其中，所述导体通过所述导电焊盘电耦合至所述防护环。
5.根据权利要求1所述的半导体器件，其中，所述半导体管芯包括互连件，所述防护环设置在所述互连件中。
6.根据权利要求1所述的半导体器件，还包括模塑料，所述模塑料围绕所述半导体管芯，其中，所述模塑料的表面与所述导体的表面共面。
7.根据权利要求1所述的半导体器件，还包括另一半导体管芯，所述另一半导体管芯堆叠在所述半导体管芯上方，其中，所述半导体管芯和所述另一半导体管芯通过所述钝化后互连件电连通。
8.根据权利要求7所述的半导体器件，其中，所述导体平行于所述半导体管芯和所述另一半导体管芯的堆叠方向延伸。
9.一种半导体器件，包括：
半导体管芯，所述半导体管芯包括设置在所述半导体管芯的周边中的防护环；
导电焊盘，所述导电焊盘位于所述防护环上方；
钝化件，所述钝化件部分地覆盖所述导电焊盘，并且所述钝化件包括凹槽以暴露所述导电焊盘的一部分；
钝化后互连件(PPI)，所述钝化后互连件位于所述钝化件上方；
导体，所述导体从所述凹槽向上延伸并且连接至所述钝化后互连件的一部分；以及
电磁干扰(EMI)屏蔽罩，所述电磁干扰屏蔽罩围绕所述半导体管芯并且通过所述钝化后互连件与所述导体电耦合。
10.一种半导体器件，包括：
电磁干扰(EMI)屏蔽罩；以及
模制半导体结构，所述模制半导体结构位于所述电磁干扰屏蔽罩中，其中，所述模制半导体结构包括：
密封环，所述密封环邻近所述模制半导体结构的边缘并且电耦合至所述电磁干扰屏蔽罩；
半导体管芯，所述半导体管芯通过导体电耦合至所述密封环，其中，所述半导体管芯包括防护环，所述防护环通过导电焊盘电耦合至所述导体。
CN201610719305.7A 2015-10-30 2016-08-25 半导体器件及其制造方法 Pending CN106653735A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/928,664 US9659879B1 (en) 2015-10-30 2015-10-30 Semiconductor device having a guard ring
US14/928,664 2015-10-30

Publications (1)

Publication Number Publication Date
CN106653735A true CN106653735A (zh) 2017-05-10

Family

ID=58637395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610719305.7A Pending CN106653735A (zh) 2015-10-30 2016-08-25 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US9659879B1 (zh)
CN (1) CN106653735A (zh)
TW (1) TW201727850A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113506791A (zh) * 2021-07-09 2021-10-15 世芯电子（上海）有限公司 一种基于冗余金属的电磁防护方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10043761B2 (en) * 2015-10-19 2018-08-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
CN107424974A (zh) * 2016-05-24 2017-12-01 胡迪群 具有埋入式噪声屏蔽墙的封装基板
US10128182B2 (en) * 2016-09-14 2018-11-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and manufacturing method thereof
US10074618B1 (en) * 2017-08-14 2018-09-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US20230139843A1 (en) * 2021-11-03 2023-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing thereof

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4689244B2 (ja) * 2004-11-16 2011-05-25 ルネサスエレクトロニクス株式会社 半導体装置
US7176555B1 (en) * 2005-07-26 2007-02-13 United Microelectronics Corp. Flip chip package with reduced thermal stress
JP4699172B2 (ja) * 2005-10-25 2011-06-08 ルネサスエレクトロニクス株式会社 半導体装置
JP2007194469A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置の製造方法
US8643128B2 (en) * 2009-02-24 2014-02-04 Pixart Imaging Incorporation Micro-electro-mechanical-system sensor and method for making same
JP2010278040A (ja) * 2009-05-26 2010-12-09 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
KR101581431B1 (ko) * 2009-09-04 2015-12-30 삼성전자주식회사 가드링들을 갖는 반도체 칩들 및 그 제조방법들
TWI525758B (zh) * 2010-01-21 2016-03-11 精材科技股份有限公司 晶片封裝體及其製造方法
US8890268B2 (en) * 2010-02-26 2014-11-18 Yu-Lung Huang Chip package and fabrication method thereof
ITMI20101415A1 (it) * 2010-07-29 2012-01-30 St Microelectronics Srl Circuiti integrati tracciabili e relativo metodo di produzione
US8373243B2 (en) * 2011-01-06 2013-02-12 Omnivision Technologies, Inc. Seal ring support for backside illuminated image sensor
US8809120B2 (en) * 2011-02-17 2014-08-19 Infineon Technologies Ag Method of dicing a wafer
TWI467695B (zh) * 2011-03-24 2015-01-01 Sony Corp 半導體裝置及其製造方法
US8525278B2 (en) * 2011-08-19 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device having chip scale packaging
CN103748689B (zh) * 2011-09-08 2017-02-15 富士电机株式会社 半导体装置以及半导体装置的制造方法
US9048019B2 (en) * 2011-09-27 2015-06-02 Infineon Technologies Ag Semiconductor structure including guard ring
US9099485B2 (en) * 2012-03-13 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of guard rings for wafer-level-packaging
CN107359139B (zh) * 2012-07-19 2019-11-12 瑞萨电子株式会社 半导体装置
US9142581B2 (en) * 2012-11-05 2015-09-22 Omnivision Technologies, Inc. Die seal ring for integrated circuit system with stacked device wafers
JP6132525B2 (ja) * 2012-11-30 2017-05-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8970001B2 (en) * 2012-12-28 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Guard ring design for maintaining signal integrity
JP2015056605A (ja) * 2013-09-13 2015-03-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102094473B1 (ko) * 2013-10-15 2020-03-27 삼성전자주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
KR102137063B1 (ko) * 2014-03-20 2020-07-23 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 반도체 패키지
US9589915B2 (en) * 2014-07-17 2017-03-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US10269904B2 (en) * 2014-10-31 2019-04-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9711463B2 (en) * 2015-01-14 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Dicing method for power transistors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113506791A (zh) * 2021-07-09 2021-10-15 世芯电子（上海）有限公司 一种基于冗余金属的电磁防护方法

Also Published As

Publication number Publication date
US9659879B1 (en) 2017-05-23
TW201727850A (zh) 2017-08-01
US20170125356A1 (en) 2017-05-04

Similar Documents

Publication Publication Date Title
US11961867B2 (en) Electronic device package and fabricating method thereof
CN107068669B (zh) 半导体装置封装以及半导体封装及其制造方法
US11152296B2 (en) Semiconductor package and manufacturing method thereof
CN106653735A (zh) 半导体器件及其制造方法
CN101785101B (zh) 微电子封装元件及其制备方法
CN105261609B (zh) 半导体器件封装件、封装方法和封装的半导体器件
KR101858952B1 (ko) 반도체 패키지 및 이의 제조 방법
CN101859752B (zh) 具有内嵌式芯片及硅导通孔晶粒之堆栈封装结构及其制造方法
KR102196173B1 (ko) 반도체 패키지 및 제조 방법
KR101605600B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
CN100573865C (zh) 半导体封装及其制造方法
CN110600440B (zh) 一种埋入式封装结构及其制备方法、终端
US10573590B2 (en) Multi-layer leadless semiconductor package and method of manufacturing the same
CN103943641B (zh) 半导体晶片封装体及其制造方法
US9837378B2 (en) Fan-out 3D IC integration structure without substrate and method of making the same
US20080224276A1 (en) Semiconductor device package
US20090065936A1 (en) Substrate, electronic component, electronic configuration and methods of producing the same
KR20150073864A (ko) 비아없는 기판을 갖는 집적 회로 패키징 시스템 및 그것을 제조하는 방법
US7745907B2 (en) Semiconductor package including connector disposed in troughhole
US10014242B2 (en) Interposer substrate and method of fabricating the same
CN101286491A (zh) 半导体装置及其制造方法
US9768108B2 (en) Conductive post protection for integrated circuit packages
CN112352305B (zh) 芯片封装结构及芯片封装方法
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
CN107452635B (zh) 半导体装置封装和其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170510