CN101286491A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101286491A
CN101286491A CNA2007101409970A CN200710140997A CN101286491A CN 101286491 A CN101286491 A CN 101286491A CN A2007101409970 A CNA2007101409970 A CN A2007101409970A CN 200710140997 A CN200710140997 A CN 200710140997A CN 101286491 A CN101286491 A CN 101286491A
Authority
CN
China
Prior art keywords
semiconductor device
conductive
substrate
cabling
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101409970A
Other languages
English (en)
Inventor
苏昭源
徐家雄
许国经
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101286491A publication Critical patent/CN101286491A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种半导体装置及其制造方法，上述半导体装置包括：衬底，具有裸片侧以及外侧；第一导电层，形成于该衬底的该裸片侧，其中该第一导电层被图案化以形成多个走线；以及多个导电凸块，其中每个导电凸块安装于该多个走线其中一个，并且与该多个导电凸块中每个其他导电凸块之间具有最小尺寸，该最小尺寸足以使两条分隔开的该走线通过。本发明提供了低成本的解决方案，以牢固地安装相对小的例如焊接球的导电凸块，其是微细间距阵列必须设置的。而且，本发明强化了电子走线的布线能力，使得多个走线能够由相邻的导电凸块之间跑出。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体芯片封装设计，特别涉及一种新颖的衬底设计，其有利于倒装芯片封装(flip chip package)的进行。
背景技术
倒装芯片是一种半导体装置的型式。半导体装置是非常小型的电子构件，其内连接于执行各种计算以及存储功能的集成电路，上述计算以及存储功能是当前的电子产品必须具有的功能。以此半导体装置为主的产品包括个人电脑、移动电话与个人娱乐装置以及许多其他的电子产品。这样的电子产品不仅受欢迎，而且由于材料、设计与制造技术的发展，使一般的消费者负担得起。此负担性已经依次使得许多使用此半导体装置的额外的应用成为可能，当然也增加此电子产品大众化的程度。
通常，半导体装置的制造是通过形成数以百万计的微小电子构件于例如硅的半导体材料的薄片上。此硅薄片常称为“晶圆”，可利用不纯物处理晶圆而产生电性。具体的说，硅可施以处理或掺杂以赋予半导体性质。半导体只在某种状况下才会导电，例如应用电荷来操作，成为不需要移动零件的开关(switch)。晶体管正是此半导体装置的例子。晶体管是通过设置掺杂的硅、各种小型导电构件以及绝缘构件于附近来形成，这些构件是经由晶体管用来导电或控制电流。
晶体管的构件的形成，通过交替的沉积导电、绝缘材料层以及选择性蚀刻去除一部分的导电、绝缘材料层，而形成所需的构件零件。介于这些零件之间的内连线的形成方法是与上述的方法类似。典型的晶圆是用来作为衬底，以形成多个，或许很多个独立的元件，称为“裸片”(dice)。所有的裸片通常是同时制造而形成于一片晶圆上，然后分隔开来以进行封装及使用。
每个裸片包括大多数或所有需要执行的功能的电路，而且虽然两个或更多裸片封装在一起且一起贩售(有时也称为混合芯片(hybrid chip))的情况已经愈来愈普遍，然而裸片通常仍以分离单元来贩售。在使用之前，每个独立的裸片(或每组裸片)通常会被包覆或封装于保护材料之中。此保护材料必须稳固地容纳裸片，而且须允许外部电子连接用的导体通过。为了完成此目的，裸片，例如可具有多个接合焊盘，以建立电子连接。微细导线(fine wire)的一端接合于接合焊盘，另一端则是接合于引线(lead)。此引线延伸超越此保护封装体，以连接于印刷电路板或类似的装置。通常，形成有电子构件于上方的裸片的正面会面对上方，所以导线接合连接得以建立。此处面对上方是指除了其安装与电子连接点的裸片的有效表面(active face)。
芯片或封装裸片面对其安装的一侧，所以通常也称为倒装芯片。虽然此方位会引起一些传统的结构不存在的难题，然而由于倒装芯片经常可包封于较小的封装体，而适用于较小的元件，所以倒装芯片已经渐渐地普及化。原因之一，以及同时此设计面临的难题为，裸片与的外部连接不是由接合导线来形成。在倒装芯片中，虽然不是所有的连接都是通过小型的导电物件，然而至少有一些是使用又称为凸块或球体的导电物件来进行连接。以下将参考图1来说明。
图1显示典型倒装芯片10半导体装置的选择的构件的剖面侧视图。图1的例子中，倒装芯片10包括具有有效表面13的裸片12，裸片12的有效表面13已形成有装置的电子构件于其上(虽然图未显示也不常见，但是电子构件也可以形成于裸片的其他区域，而产生更多的有效面积)。如上所述，倒装芯片10的有效表面13面对着安装裸片12于上方的衬底15。裸片12是利用导电凸块阵列安装于衬底15，图1可看到五个标示为符号21～25的导电凸块。导电凸块21～25例如为焊接球，以阵列的方式提供结构上以及机械上连接裸片12的有效表面13与衬底15的正面16两者。与有效表面13或衬底正面16的接触点通常在接合焊盘上(图1未显示)，或者依此目的设计的类似的结构上，并且叠层或者粘接于各个的表面。也可能会存在中间结构，其有时又称为UBM(焊接球下方金属层)。值得注意的是，虽然图1只显示五个焊接球，用以执行此功能，然而通常具有更多个焊接球。
裸片12与导电凸块21～25被容纳于包覆体20之中，而包覆体20提供倒装芯片10一般的外观且可保护内部的构件。焊接球31～37被安装于衬底15的外部表面17上，且提供将倒装芯片10电性上及机械上的连接于印刷电路板或类似的安装表面的手段。焊接球31～37是安装于焊盘(未显示于图1)上，这些焊盘经由形成于衬底15中的介层孔(图未显示)而连接于导电凸块21～25或者其他的内部构件。值得注意的是，图1是倒装芯片的简化的图式，通常存在更多的内部构件。
图2为例如图1所示的倒装芯片半导体装置之中典型的衬底15的焊盘阵列40的一部分的俯视图。图2显示七个标示为符号41～47的电子走线(electrical trace)。每一条走线的终点为一个焊盘，其标示为符号51～57，用以安装导电凸块(例如图1所示的导电凸块21～25，不希望完全的直接联系)。这些焊盘通常会设于介层孔(图未显示)的上方，而利用衬底15另一侧的图案来达成相互连接。图2所示的例子并非典型的例子，这些焊盘必须是特定的最小尺寸，以避免脱层，因此，能够经常允许只有一条走线由邻接的焊盘之间跑出(布线(routed))。
图3也可看出上述的走线，图3为图2所示的内部焊盘阵列40的一部分以及安装于衬底15上的裸片12的剖面侧视图，上述衬底15是用来支撑焊盘阵列。此处裸片12是以其有效表面13面对衬底15的方式，而通过导电载片安装于衬底15上，如图1所示。而图3也显示焊盘。如上所述，通常只有单一走线能够布线于焊盘之间，而限制了设计上的选择。焊盘的宽度大于电子走线的宽度。由于设计上的考虑，两个焊盘之间只有单一走线可以利用。如图3所示的倒装芯片10的部分，导电凸块23以及25显示的位置是分别连接于裸片12的有效表面13，以及安装于衬底15的焊盘53上。图3也可看到设置于焊盘之间的电子走线44。然而，很明显地，只有一条走线可布线于焊盘之间，布线的方式受到不想要的限制。
因此，有需要一种能够解决上述问题的方法。
发明内容
本发明的目的之一在于，提供一种适用于在微细间距阵列的小型导电凸块配置，而具有较大的布线能力(routability)的低成本衬底的倒装芯片。
本发明涉及倒装芯片衬底的设计，特别涉及具有双马来酰亚三嗪树脂(bismaleimide-triazine resin；BT)叠层衬底的倒装芯片，通过本发明较佳实施例可解决这些及其他问题，并且具有技术上的优点。本发明特别是有利于已完成极微细间距阵列的多个裸片的混合封装体。在其他实施例中，本发明的用途是关于其他的应用。
根据上述目的，本发明的实施例之一提供一种半导体装置，包括：衬底，具有裸片侧以及外侧；第一导电层，形成于该衬底的该裸片侧，其中该第一导电层被图案化以形成多个走线；以及多个导电凸块，其中每个导电凸块安装于该多个走线其中一个，并且与该多个导电凸块之中每个其他导电凸块之间具有最小尺寸，该最小尺寸足以使两条分隔开的该走线通过。
根据本发明的半导体装置，其中所述多个导电凸块包括焊接球。
根据本发明的半导体装置，其中所述第一导电层包括铜。
根据本发明的半导体装置，其中所述衬底是双马来酰亚三嗪树脂叠层衬底。
根据本发明的半导体装置，还包括第二导电层，形成于所述衬底的外侧。
根据本发明的半导体装置，还包括第一裸片，所述第一裸片包括一个或更多的集成电路，选择性地连接于至少所述多个导电凸块的至少第一部分。
根据本发明的半导体装置，还包括第二裸片，所述第二裸片包括一个或更多的集成电路，选择性地连接于至少所述多个导电凸块的至少第二部分。
根据本发明的半导体装置，还包括多个外部的凸块，连接于所述第二导电层，用以安装设于电子产品之中的所述半导体装置。
本发明另一实施例提供一种半导体装置的制造方法，包括：提供第一导电层，用以形成多个走线在衬底的第一侧；利用额外的导电材料，增强该多个走线的至少一部分；以及安装多个导电凸块，每个导电凸块安装于该多个走线的其中一个；其中每个导电凸块与该多个导电凸块中每个其他导电凸块之间具有最小尺寸，该最小尺寸足以使两条分隔开的该走线通过。
根据本发明的半导体装置的制造方法，还包括在所述多个导电凸块上安装裸片。
根据本发明的半导体装置的制造方法，还包括：在所述衬底的第二侧提供第二导电层；以及图案化所述第二导电层。
根据本发明的半导体装置的制造方法，还包括形成含有导电材料的介层孔，以提供所述第一导电层的元件以及所述第二导电层的元件之间的电连接。
根据本发明的半导体装置的制造方法，还包括在所述衬底的所述第二侧安装多个导电凸块，每个导电凸块连接于所述第二导电层的元件。
根据本发明的半导体装置的制造方法，其中提供所述第一导电层是以表面处理工艺完成。
根据本发明的半导体装置的制造方法，其中形成所述多个走线包括：形成光致抗蚀剂层、图案化所述光致抗蚀剂层以及选择性地蚀刻所述第一导电层。
根据本发明的半导体装置的制造方法，其中所述第一导电层的蚀刻是以湿蚀刻完成。
根据本发明的半导体装置的制造方法，其中所述增强走线步骤是在蚀刻所述第一导电层之前完成。
根据本发明的半导体装置的制造方法，其中所述增强走线步骤是以电镀完成。
本发明还提供一种半导体装置，包括：衬底，具有多个走线在至少一个上表面；半导体裸片，以间隔开的关系设置于所述上表面的上方；以及多个导电凸块，安装每个导电凸块用以连接所述裸片上的图样以及衬底的上表面上的走线；其中任一走线的宽度与安装于所述走线的所述导电凸块的直径的比例介于大约0.7至大约1.0之间。
本发明较佳实施例的优点之一为，提供低成本的解决方案，以牢固地安装相对小的例如焊接球的导电凸块，其是微细间距阵列必须设置的。
本发明较佳实施例的另一优点为，强化电子走线的布线能力，使得多个走线能够由相邻的导电凸块之间跑出。
附图说明
图1显示典型倒装芯片半导体装置的选择的构件的剖面侧视图。
图2为例如图1所示的倒装芯片半导体装置之中典型的衬底的焊盘阵列的一部分的俯视图。
图3为图2所示的焊盘阵列的一部分以及安装的裸片的剖面侧视图。
图4为本发明实施例的倒装芯片的一部分的剖面侧视图。
图5为本发明实施例的位于衬底上的走线图案的一部分的俯视图。
图6为显示本发明实施例的半导体装置的制造方法的流程图。
图7a～图7k为显示本发明实施例的半导体装置的制造顺序剖面图。
图8为显示本发明实施例的衬底805的表面806上的部分走线图案809的俯视图。
其中，附图标记说明如下：
现有技术
10～倒装芯片
12～裸片
13～有效表面
15～衬底
16～正面
17～外部表面
20～包覆体
21～25～导电凸块
31～37～焊接球
40～焊盘阵列
41～47～电子走线
51～57～焊盘
本发明实施方式
400～倒装芯片
405、505、705、805～衬底
410～电子走线
411、412、413、416、417、418、419～走线
420～裸片
421、422、423～导电凸块
430～介电材料
506、806～表面
509～走线图案
510、511、512、513、514～导电凸块
520、521、522、523、524～走线
600～方法
820至823～走线
810、813～焊接球
820a、823a～接触部分
700～半导体装置
706～裸片侧
708～外侧
710～顶部导电层
711、731～增强的部分
730～底部导电层
715～顶部光致抗蚀剂层
735～底部光致抗蚀剂层
721～724～电子走线
725～介电层
741、742～接合焊盘
726、728～导电凸块
740～包覆材料
745～裸片
746、748～焊接球
750～印刷电路板
具体实施方式
本发明较佳实施例的制造与使用的说明详述如下，然而，可以理解的是，本发明提供许多可应用的发明概念并于特定的内文中广泛地具体说明。这些实施例仅以特定的附图阐述本发明的制造与使用，但不用以限制本发明的范围。
本发明是以特定的内容的较佳实施例来说明，亦即，裸片的有效表面是指元件的电子构件形成于其上的位置，(虽然图未显示也不常见，但是电子构件也可以形成于裸片的其他区域，而产生更多的有效面积)。
本发明是关于低成本衬底设计，特别是有利于使用在倒装芯片的半导体装置。传统的设计提供给衬底的表面上的布线走线(routing trace)较小的选择，特别是使用于小型的导电凸块以及介层孔尺寸的设计。例如，为了避免脱层(delamination)的问题，特别是在非焊罩定义型(Non-Solder Mask Define；NSMD)或有机保焊剂(Organic Solderability Preservatives；OSP)上的应用，现行用于介层孔上的凸块(bump-on via)的设计的焊盘尺寸，必须相对地大，例如直径大于110mm。本发明用来解决上述问题的方法，如下详述。
图4为本发明实施例的倒装芯片400的一部分的剖面侧视图。倒装芯片400包括衬底405，其顶侧已经形成有多个电子走线，通常又称为电子走线410。裸片420具有多个电路以及电子装置，其电性上以及机械上连接于衬底405。特别是，导电凸块421直接安装于走线411上，而不是安装在焊盘上。接近导电凸块421的任一侧的电子走线结构是由邻接的介电材料430部分保护着。值得注意的是，可利用许多方法安装导电凸块421，例如应用粘着剂的方法。然而，本发明典型的实施例中，导电凸块421是共熔焊接球(eutectic solder ball)，并且利用回焊(reflow)的方式来安装每个凸块。值得注意的是，图4只有显示三个凸块，然而在典型的应用上，有更多的凸块。图4所示的其他凸块也安装于走线上的情况，导电凸块422安装于走线412，而导电凸块423安装于走线413上。图4所示的每一个凸块是以典型的方式粘接于单一的走线上，在有些应用上，可能有超过一个凸块安装于单一走线上。当然不需要每一个走线用来安装一个焊接球，事实上有些走线可能使用于其他目的或者根本不使用。
然而，通过安装图4所示的每个凸块于走线上，至少两个走线可以布线于凸块之间，而提供较大的设计弹性。例如走线416及417可布线于导电凸块421及422之间，而走线418及419可布线于导电凸块422及423之间。然而，值得注意的是，虽然本发明实施例提供用来容纳两个或更多的走线布线用的间距，然而，并非所有的应用都需要或想要真的存在多个走线，因此，除非说明书有明确地指出，否则上述提供用来两个或更多的走线布线用的空间并非本发明必要的。图4的实施例中，利用保护的涂覆物，例如介电材料430来覆盖未安装凸块的位置的电子走线。然而，介电材料430的使用并非必要。
如图5所示，其显示此种配置的一部分的俯视图。图5为本发明实施例的位于衬底505上的走线图案509的一部分的俯视图。很明显地，在此实施例中，导电凸块是直接安装在电子走线上，而不是如已知技术的安装在介层孔上方的焊盘上。在图5之中，导电凸块510、511、512、513及514分别安装于走线520、521、522、523及524上。此结构使得至少两个电子走线能够布线于两个导电凸块之间，例如走线521及522可以从导电凸块510及513之间跑出。值得注意的是，图5未必是按比例绘图。然而，图8更清楚地显示特别好的实施例。
图8为显示本发明实施例的衬底805的表面806上的部分走线图案809的俯视图。值得注意的是，图8的实施例与图5显示的实施例类似，而且对应的图案是以类似的符号标示。图8之中，具有直径D的焊接球810及813是安装于各别的走线820及823的接触部分820a及823a。走线821及822是布线于焊接球810及813之间，每个走线820至823具有宽度S1，并且以相邻的走线之间的间距S2隔开彼此。接触部分820a及823a具有宽度S3，在一个较佳实施例中，S1＝S2＝S3，并且落在大约20mm至大约50mm之间的范围。然而，除非有特别指定，否则尺寸均一度并非必要的条件。虽然具有多样的焊接球的尺寸并非典型的情况，然而，事实上，焊接球的尺寸也会有变化。在一个较佳实施例中，走线宽度S1与焊接球的直径D的比例大约为0.7至1.0之间。
参考图6以更详细地说明本发明实施例的形成走线的制造流程。图6为显示本发明实施例的半导体装置的制造方法600的流程图。在“起始”步骤，假设用来执行此方法600的必须材料与设备是可取得以及可操作的，接着，开始提供衬底(步骤605)。在一个较佳实施例中，此衬底为BT叠层衬底。虽然此衬底的类型为技术领域的人士熟知且大部分的情况具有优点，然而其他类似的衬底也可以使用，并且，除非特别的请求项之中有记载，否则不需要改良的效果或标准。值得注意的是，工艺流程可以不是精确地由衬底开始，例如在很多实例中，可以在形成走线于衬底上之前或同时，在裸片上形成集成电路。另外，值得注意的是，在此说明书中，除非有特别指明，方法600的操作能够以任何合理而连贯的顺序来完成。
在图6所示的实施例中，通过在表面的上方形成导电材料薄层，将用来作为走线的导电材料薄层加入上述衬底的至少一侧(步骤610)。上述如图4以及图5所示的衬底通常为薄且平坦的材料片段，且在组装的半导体装置中，上述衬底具有一侧是面对裸片，而另一侧是面对印刷电路板或其他芯片粘接的装置，在此为了方便说明，面对裸片的一侧有时也称为衬底的“裸片侧”或“内侧”。这样的关系经常是多变的，亦即，衬底材料可以具有位于或面对裸片的一侧。在图6所示的实施例中，导电层至少形成于衬底的裸片侧。
在此实施例中，形成薄导电层后，形成光致抗蚀剂层(步骤615)以及图案化光致抗蚀剂层(步骤620)。在此实施例中，于非实际走线的位置，进行光致抗蚀剂的图案化，并且覆盖于已经形成的导电层的特定部分。只要适用于导电层蚀刻工艺的需求，不同的光致抗蚀剂的类型可使用于不同的情况。虽然这是必要的情况，然而光致抗蚀剂层的厚度可以部分地决定于增强工艺(enhancement process)的需求，在光致抗蚀剂进行图案化之后，进行增强工艺(步骤625)，以完整地形成电子走线于衬底的表面。
因此，本发明实施例中，通过添加额外的材料来增强走线(步骤625)。在一个实施例中，此额外的材料与导电材料使用的材料具有相同的组成，为了符合两个目的，铜是较佳的选择。在另一实施例中，可以是其他导电材料，也可以包括超过一层的材料，其中有部分的材料是导电的材料。再者，衬底表面不同的位置可用不同的增强材料，也可以依不同的位置而改变材料的使用量。然而，很明显地，这些不同的实施例中，有可能必须使用额外的光致抗蚀剂应用与图案化操作或者相同功效的工艺，以达成不同的增强图案。这些额外的操作未显示于图6之中。回到图6所示的实施例，完成增强操作后，使用适当的溶剂而进行去除残余光致抗蚀剂的步骤(步骤630)。值得注意的是，留在衬底表面的铜层，其在有些区域相对地薄，在其他的区域相对地厚。接着，进行蚀刻步骤经过一段有限的时间。亦即，使用的蚀刻会留下增强的部分，以作为电子走线使用，而去除介于电子走线之间未增强的部分。很明显地，去除的目的是用来尽可能少剥蚀走线，而且确保介于走线之间不想要的铜被去除掉。
也可以使用其他增强的方法，在另一实施例之中(图未显示)，图案化光致抗蚀剂后以留下导电层露出的区域，其位于走线之间，接着，以蚀刻的方式去除露出的区域。在去除光致抗蚀剂之后，这些走线可以直接使用或者最好以额外的导电材料增强走线。例如，可使用电镀以添加额外的导电材料于走线，但是介于走线之间的区域留白。这个情况，可以再使用有限的蚀刻来去除任何粘接于不想要的区域的材料。
请参照图6所示的方法，完成走线增强以及去除残余的光致抗蚀剂(或者其他材料)之后，可放置导电凸块于适合的走线上(步骤640)。在一个较佳实施例中，导电凸块为共熔的焊接球。裸片以及导电凸块之间会建立连接关系(步骤645)，然后放置且一起加热使焊接材料或其他凸块材料流动而成为使裸片与衬底牢固地安装在一起的状态。在另一实施例中(图未显示)，导电凸块的流动会在放置裸片之前发生，可进行另一相似或不同操作，以固定裸片与导电凸块。在任何可能的情况，接着，将裸片以及衬底一起进行包覆(步骤650)，然后，安装焊接球于衬底的外侧(步骤655)。然后，已完成的倒装芯片可安装于印刷电路板或使用此装置的产品的类似的结构(步骤660)。值得注意的是，最后，方法600的步骤可利用不脱离本发明的精神的范围的任何合理的顺序来完成。
图7a～图7k为显示本发明实施例的半导体装置700的制造顺序剖面图。图7a显示衬底705部分，虽然，在制造过程的此阶段或者之前已经制造形成其他的构件零件于半导体装置，但是为了方便说明，只先显示衬底。在一个实施例中，形成顶部导电层710于衬底705的裸片侧，并且形成底部导电层730，如图7b所示，顶部导电层710以及底部导电层730为相对薄的厚度均一层。接着，形成顶部光致抗蚀剂层715以及底部光致抗蚀剂层735，如图7c所示。
然后进行每个光致抗蚀剂层的图案化，以形成如第7d图所示的结构。在此实施例中，顶侧形成有用来接收导电凸块的电子走线，而上述导电凸块是用来在的后粘接衬底于裸片上。衬底的底部是用来安装凸块，此凸块的用途为安装半导体装置700于印刷电路板上。在图7a至7k的实施例中，接着利用添加额外的导电材料于顶部导电层710以及底部导电层730露出的表面，以进行导电层的增强步骤，如图7e所示。图7e中，为了图式说明，底部导电层730的增强的部分731是以分隔的结构来显示，而在实际的制造过程的大部分的应用中，较佳为导电层以及各个增强的部分731为相同的材料，例如铜，并且以下的增强步骤可简单地形成连续的结构。
在此实施例中，去除残余的顶部光致抗蚀剂层715以及底部光致抗蚀剂层735，而在衬底的至少一侧留下增强的导电层。接着，利用蚀刻工艺去除想要的结构之间的导电材料。在此实施例中，较佳使用湿蚀刻。完成去除不想要的导电材料的步骤后，会形成如图7f所示的构造。很明显地，在蚀刻的工艺中，如图7e所示的增强的部分711以及731，也会被剥蚀，但是留下的结构代表先前沉积的导电层被增强的部分，在图7f之中，衬底705的裸片侧706的结构是电子走线721至724，而外侧708的结构是接合焊盘741及742。这仅是以图说明，当然，也可以使用类似的方式形成其他的结构。
本实施例之中值得注意的是，原始的导电层露出的部分是用来作为额外的导电层沉积的晶种层，而较佳使用电镀法，使得额外的导电材料只沉积在露出的导电层的部分。另一实施例中，可视需要添加整层的导电材料(图未显示)，再通过额外的蚀刻或化学机械研磨法来进行平坦化。虽然在大部分的应用是采用较有效率的方法以同时在衬底705的两侧形成结构，然而有些情况也可以分开来形成结构。值得注意的是，可使用填入导电材料的介层孔、接合导线或是类似结构来提供形成于衬底705的内侧与外侧708的结构之间必要的电子连接，然而为了简化，图未显示连接的结构。
请再参照图7a以及图7k，此实施例在增强走线以及去除任何残留的光致抗蚀剂之后，适当地设置导电凸块，然后使导电凸块流动以牢固地安装于衬底的走线上，如图7g所示。在此，只有显示导电凸块726及导电凸块728分别安装于电子走线721及724上。电子走线722及723是由介电层725保护着，但是沿着电子走线722及723长度的方向的其他点，也可能暴露出电子走线722及723或者具有其他的导电凸块(图未显示)安装于上方。然后，以类似的方式将裸片安装于导电凸块上。值得注意的是，有些应用上会设置超过一个裸片。额外的裸片可以是安装于此裸片旁边或者通过接合导线或者类似的技术堆叠并连接于衬底。为了简化，图7h只显示单一裸片745。导电凸块726及728经常安装于裸片本身的焊盘上，然而安装的细节在此未显示。
利用适合的包覆材料740形成封装体，以包覆上述组合，如图7i所示。在此实施例中，此方式仅代表半导体装置700的一小部分(但具代表性)，包覆材料740会填入衬底705与裸片745之间留下的空隙，并且包围整个结构。此简化的图面省略其他包覆的结构以及包覆体的多层或者其他可能存在的外罩材料，此时半导体装置700已经安装完成。图7j为将焊接球或其他导电凸块安装于包覆好的组装物之后的半导体装置的图面。虽然整个装置有可能以相同的方式安装更多的焊接球，但是在此只显示焊接球746及748分别安装于接合焊盘741及742上的图式。最后，图7k显示完成的半导体装置700，在此实施例中，倒装芯片安装于印刷电路板750上。此安装是具体的例子之一，当然，也可能是其他安装的构造。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许变化与修改，因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (19)

1.一种半导体装置，包括：
衬底，具有裸片侧以及外侧；
第一导电层，形成于所述衬底的所述裸片侧，其中所述第一导电层被图案化以形成多个走线；以及
多个导电凸块，其中每个导电凸块安装于所述多个走线的其中一个，并且与所述多个导电凸块之中每个其他导电凸块之间具有最小尺寸，所述最小尺寸足以使两条分隔开的所述走线通过。
2.如权利要求1所述的半导体装置，其中所述多个导电凸块包括焊接球。
3.如权利要求1所述的半导体装置，其中所述第一导电层包括铜。
4.如权利要求1所述的半导体装置，其中所述衬底是双马来酰亚三嗪树脂叠层衬底。
5.如权利要求1所述的半导体装置，还包括第二导电层，形成于所述衬底的外侧。
6.如权利要求5所述的半导体装置，还包括第一裸片，所述第一裸片包括一个或更多的集成电路，选择性地连接于至少所述多个导电凸块的至少第一部分。
7.如权利要求6所述的半导体装置，还包括第二裸片，所述第二裸片包括一个或更多的集成电路，选择性地连接于至少所述多个导电凸块的至少第二部分。
8.如权利要求6所述的半导体装置，还包括多个外部的凸块，连接于所述第二导电层，用以安装设于电子产品之中的所述半导体装置。
9.一种半导体装置的制造方法，包括：
提供第一导电层，用以形成多个走线在衬底的第一侧；
利用额外的导电材料，增强所述多个走线的至少一部分；以及
安装多个导电凸块，每个导电凸块安装于所述多个走线其中一个；
其中每个导电凸块与所述多个导电凸块之中每个其他导电凸块之间具有最小尺寸，所述最小尺寸足以使两条分隔开的所述走线通过。
10.如权利要求9所述的半导体装置的制造方法，还包括在所述多个导电凸块上安装裸片。
11.如权利要求10所述的半导体装置的制造方法，还包括：
在所述衬底的第二侧提供第二导电层；以及
图案化所述第二导电层。
12.如权利要求11所述的半导体装置的制造方法，还包括形成含有导电材料的介层孔，以提供所述第一导电层的元件以及所述第二导电层的元件之间的电连接。
13.如权利要求11所述的半导体装置的制造方法，还包括在所述衬底的所述第二侧安装多个导电凸块，每个导电凸块连接于所述第二导电层的元件。
14.如权利要求9所述的半导体装置的制造方法，其中提供所述第一导电层是以表面处理工艺完成。
15.如权利要求9所述的半导体装置的制造方法，其中形成所述多个走线包括：
形成光致抗蚀剂层、图案化所述光致抗蚀剂层以及选择性地蚀刻所述第一导电层。
16.如权利要求15所述的半导体装置的制造方法，其中所述第一导电层的蚀刻是以湿蚀刻完成。
17.如权利要求15所述的半导体装置的制造方法，其中所述增强走线步骤是在蚀刻所述第一导电层之前完成。
18.如权利要求17所述的半导体装置的制造方法，其中所述增强走线步骤是以电镀完成。
19.一种半导体装置，包括：
衬底，具有多个走线在至少一个上表面；
半导体裸片，以间隔开的关系设置于所述上表面的上方；以及
多个导电凸块，安装每个导电凸块用以连接所述裸片上的图样以及衬底的上表面上的走线；
其中任一走线的宽度与安装于所述走线的所述导电凸块的直径的比例介于大约0.7至大约1.0之间。
CNA2007101409970A 2007-04-09 2007-08-15 半导体装置及其制造方法 Pending CN101286491A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/784,730 US20080246147A1 (en) 2007-04-09 2007-04-09 Novel substrate design for semiconductor device
US11/784,730 2007-04-09

Publications (1)

Publication Number Publication Date
CN101286491A true CN101286491A (zh) 2008-10-15

Family

ID=39826238

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101409970A Pending CN101286491A (zh) 2007-04-09 2007-08-15 半导体装置及其制造方法

Country Status (2)

Country Link
US (1) US20080246147A1 (zh)
CN (1) CN101286491A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956609A (zh) * 2011-07-27 2013-03-06 台湾积体电路制造股份有限公司 用于凸块对接合迹线比的结构和方法
CN103137596A (zh) * 2011-11-29 2013-06-05 台湾积体电路制造股份有限公司 用于多芯片封装的凸块结构
CN105789174A (zh) * 2012-07-31 2016-07-20 联发科技股份有限公司 半导体封装及半导体封装基座的制造方法
US10573615B2 (en) 2012-07-31 2020-02-25 Mediatek Inc. Semiconductor package and method for fabricating base for semiconductor package
CN111916419A (zh) * 2019-05-08 2020-11-10 菲尼萨公司 用于光电模块的电耦合配件和方法
US10991669B2 (en) 2012-07-31 2021-04-27 Mediatek Inc. Semiconductor package using flip-chip technology

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637519A (en) * 1996-03-21 1997-06-10 Industrial Technology Research Institute Method of fabricating a lightly doped drain thin-film transistor
US6191487B1 (en) * 1998-04-23 2001-02-20 Minco Technology Labs, Inc. Semiconductor and flip chip packages and method having a back-side connection
US20020074637A1 (en) * 2000-12-19 2002-06-20 Intel Corporation Stacked flip chip assemblies
US6743660B2 (en) * 2002-01-12 2004-06-01 Taiwan Semiconductor Manufacturing Co., Ltd Method of making a wafer level chip scale package
US20030183934A1 (en) * 2002-03-29 2003-10-02 Barrett Joseph C. Method and apparatus for stacking multiple die in a flip chip semiconductor package
US7659633B2 (en) * 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US20060216860A1 (en) * 2005-03-25 2006-09-28 Stats Chippac, Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
WO2005048311A2 (en) * 2003-11-10 2005-05-26 Chippac, Inc. Bump-on-lead flip chip interconnection

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956609A (zh) * 2011-07-27 2013-03-06 台湾积体电路制造股份有限公司 用于凸块对接合迹线比的结构和方法
CN103137596A (zh) * 2011-11-29 2013-06-05 台湾积体电路制造股份有限公司 用于多芯片封装的凸块结构
CN103137596B (zh) * 2011-11-29 2016-06-22 台湾积体电路制造股份有限公司 用于多芯片封装的凸块结构
CN105789174A (zh) * 2012-07-31 2016-07-20 联发科技股份有限公司 半导体封装及半导体封装基座的制造方法
US10573615B2 (en) 2012-07-31 2020-02-25 Mediatek Inc. Semiconductor package and method for fabricating base for semiconductor package
US10573616B2 (en) 2012-07-31 2020-02-25 Mediatek Inc. Semiconductor package and method for fabricating base for semiconductor package
US10580747B2 (en) 2012-07-31 2020-03-03 Mediatek Inc. Semiconductor package and method for fabricating base for semiconductor package
US10991669B2 (en) 2012-07-31 2021-04-27 Mediatek Inc. Semiconductor package using flip-chip technology
US11469201B2 (en) 2012-07-31 2022-10-11 Mediatek Inc. Semiconductor package and method for fabricating base for semiconductor package
CN111916419A (zh) * 2019-05-08 2020-11-10 菲尼萨公司 用于光电模块的电耦合配件和方法
CN111916419B (zh) * 2019-05-08 2024-01-09 菲尼萨公司 用于光电模块的电耦合配件和方法

Also Published As

Publication number Publication date
US20080246147A1 (en) 2008-10-09

Similar Documents

Publication Publication Date Title
US9287246B2 (en) Package assembly and methods for forming the same
KR100835277B1 (ko) 희생 양극을 갖는 전자 장치의 제조방법 및 그에 의해제조된 전자 장치
US20090134528A1 (en) Semiconductor package, electronic device including the semiconductor package, and method of manufacturing the semiconductor package
KR100969441B1 (ko) 반도체칩이 실장된 인쇄회로기판 및 그 제조방법
JP2017195403A (ja) 基板用の超微小ピッチおよび間隔相互配線
US20110147933A1 (en) Multiple surface finishes for microelectronic package substrates
CN103199078A (zh) 具有一体化结构组件的多层电子支撑结构
US20110283034A1 (en) Semiconductor chip, and semiconductor package and system each including the semiconductor chip
JP2008182235A (ja) 側面パッドを備えるチップ、その製造方法及びそのチップを利用したパッケージ
CN109390306A (zh) 电子封装件
TWI624912B (zh) 於層狀基版上具有嵌埋墊的積體電路封裝系統及其製造方法
KR20100102635A (ko) 언더 범프 라우팅 층 방법 및 장치
CN101286491A (zh) 半导体装置及其制造方法
CN106653735A (zh) 半导体器件及其制造方法
US20080224276A1 (en) Semiconductor device package
CN103650133A (zh) Qfn封装的晶圆级处理技术
JP2008153536A (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
CN104685624A (zh) 重组晶圆级微电子封装
JP2009528707A (ja) 多層パッケージ構造物及びその製造方法
CN113496983A (zh) 半导体封装载板及其制法与半导体封装制程
CN101159261A (zh) 半导体器件及其制造方法
US6896173B2 (en) Method of fabricating circuit substrate
CN103915397B (zh) 多裸晶、高电流晶圆级封装
US20040238214A1 (en) [substrate and process for fabricating the same]
US7560805B2 (en) Semiconductor package and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081015