JP2017195403A - 基板用の超微小ピッチおよび間隔相互配線 - Google Patents

基板用の超微小ピッチおよび間隔相互配線 Download PDF

Info

Publication number
JP2017195403A
JP2017195403A JP2017124939A JP2017124939A JP2017195403A JP 2017195403 A JP2017195403 A JP 2017195403A JP 2017124939 A JP2017124939 A JP 2017124939A JP 2017124939 A JP2017124939 A JP 2017124939A JP 2017195403 A JP2017195403 A JP 2017195403A
Authority
JP
Japan
Prior art keywords
interconnect
dielectric layer
interconnects
embedded
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017124939A
Other languages
English (en)
Inventor
チン−クァン・キム
Chin-Kwan Kim
ラジニーシュ・クマール
Rajneesh Kumar
オマー・ジェームズ・ビチール
James Bchir Omar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/014,192 external-priority patent/US8772951B1/en
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2017195403A publication Critical patent/JP2017195403A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】いくつかの新規の特徴は、第１の誘電体層と、第１の相互配線と、第１のキャビティと、第２の相互配線とを含む基板に関する。
【解決手段】第１の誘電体層は、第１の表面と第２の表面とを含む。第１の相互配線は、第１の誘電体層に埋め込まれる。第１の相互配線は、第１の側面と第２の側面とを含む。第１の側面は、第１の誘電体層に囲まれ、第２の側面の少なくとも一部は、第１の誘電体層に接触していない。第１のキャビティは、第１の誘電体層の第１の表面を横切って第１の相互配線の第２の側面に至り、第１の相互配線と重なる。第２の相互配線は、第３の側面と第４の側面とを含み、第３の側面は、第１の誘電体層の第１の表面に結合される。
【選択図】図３

Description

［優先権主張／利益の主張］
本出願は、２０１３年８月２９日に出願され、参照により本明細書に明確に組み込まれる「Ｕｌｔｒａ Ｆｉｎｅ Ｐｉｔｃｈ ａｎｄ Ｓｐａｃｉｎｇ Ｉｎｔｅｒｃｏｎｎｅｃｔｓ ｆｏｒ Ｓｕｂｓｔｒａｔｅ」と題する米国非仮出願第１４／０１４１９２号の一部継続出願であり、米国非仮出願第１４／０１４１９２号の優先権を主張する。
様々な特徴は、超微小ピッチおよび間隔相互配線を含む基板に関する。
集積回路（ＩＣ，ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）パッケージおよびダイのサイズを縮小することが絶えず求められている。しかし、そのようなＩＣパッケージおよびダイのサイズを縮小するのに関連する多数の問題がある。
図１は、従来の配線および／または相互配線を含む基板の一例を示す。詳細には、図１は、誘電体層１０２と、第１の相互配線１０４と、第２の相互配線１０６と、第３の相互配線１０８と、第４の相互配線１１０と、第１のパッド１１２と、第１のビア１１４と、第２のパッド１１６と、第２のビア１１８と、第３のパッド１２０と、第４のパッド１２２と、第５のパッド１２４と、第６のパッド１２６と、第１のはんだレジスト層１３０と、第２のはんだレジスト層１３２とを含む基板１００の一例を示す。
第１の相互配線１０４、第２の相互配線１０６、第３の相互配線１０８、および第４の相互配線１１０は誘電体層１０２に埋め込まれる。詳細には、第１の相互配線１０４、第２の相互配線１０６、第３の相互配線１０８、および第４の相互配線は誘電体層１０２の第１の表面（たとえば、上面）に埋め込まれる。図１に示すように、第１の相互配線１０４、第２の相互配線１０６、第３の相互配線１０８、および第４の相互配線１１０の一部（たとえば、上部）は露出し、誘電体層１０２による被覆が施されていない。
第１のパッド１１２は、第１のビア１１４に結合される。第１のパッド１１２および第１のビア１１４は誘電体層１０２に埋め込まれる。第２のパッド１１６は第２のビア１１８に結合される。第２のパッド１１６および第２のビア１１６は誘電体層１０２に埋め込まれる。第３のパッド１２０、第４のパッド１２２、第５のパッド１２４、および第６のパッド１２６は、誘電体層１０２の第２の表面（たとえば、底面）上に位置する。第３のパッド１２０は第１のビア１１４に結合される。第４のパッド１２２は第２のビア１１８に結合される。
第１のはんだレジスト層１３０は、誘電体層１０２の第１の表面（たとえば、上面）の一部を覆う。図１に示すように、第１のはんだレジスト層１３０は、第１の相互配線、第２の相互配線、第３の相互配線、および第４の相互配線１０４〜１１０を覆わない。
第２のはんだレジスト層１３２は、第３および第４のパッド１２０〜１２２の一部を覆うが、第５および第６のパッド１２４〜１２６を露出したままにする。
第１、第２、第３、および第４の相互配線１０４〜１１０間の距離は、基板１００の相互配線１０４〜１１０に（たとえば、ダイからの）バンプが結合されるときに生じるおそれがある短絡の問題に関連して最小の間隔に制限されている。したがって、従来の配線および／または相互配線の下では、いくつかの相互配線をより狭い空間に設けることによって基板のサイズをさらに縮小することは可能ではない（たとえば、基板の相互配線密度を高くすることによって基板のサイズを縮小することは可能ではない）。
図２は、従来の配線および／または相互配線を含む基板の別の例を示す。詳細には、図２は、誘電体層２０２と、第１の相互配線２０４と、第２の相互配線２０６と、第３の相互配線２０８と、第４の相互配線２１０と、第１のパッド２１２と、第１のビア２１４と、第２のパッド２１６と、第２のビア２１８と、第３のパッド２２０と、第４のパッド２２２と、第５のパッド２２４と、第６のパッド２２６と、第１のはんだレジスト層２３０と、第２のはんだレジスト層２３２とを含む基板２００の一例を示す。
第１の相互配線２０４、第２の相互配線２０６、第３の相互配線２０８、および第４の相互配線２１０は誘電体層２０２の第１の表面（たとえば、上面）上に位置する。図２に示すように、第１の相互配線２０４、第２の相互配線２０６、第３の相互配線２０８、および第４の相互配線２１０の一部（たとえば、上部および側部）は露出している。
第１のパッド２１２および第２のパッド２１６は、誘電体層２０２の第１の表面（たとえば、上面）上に位置する。第１のビア２１４および第２のビア２１８は誘電体層２０２に埋め込まれる。第１のパッド２１２は、第１のビア２１４に結合される。第２のパッド２１６は第２のビア２１８に結合される。第３のパッド２２０、第４のパッド２２２、第５のパッド２２４、および第６のパッド２２６は、誘電体層２０２の第２の表面（たとえば、底面）上に位置する。第３のパッド２２０は第１のビア２１４に結合される。第４のパッド２２２は第２のビア２１８に結合される。
第１のはんだレジスト層２３０は、誘電体層２０２の第１の表面（たとえば、上面）の一部を覆う。図２に示すように、第１のはんだレジスト層２３０は、第１の相互配線、第２の相互配線、第３の相互配線、および第４の相互配線２０４〜２１０を覆わない。
第２のはんだレジスト層２３２は、第３および第４のパッド２２０〜２２２の一部を覆うが、第５および第６のパッド２２４〜２２６を露出したままにする。
図１の例と同様に、第１、第２、第３、および第４の相互配線２０４〜２１０間の距離は、基板２００の相互配線２０４〜２１０に（たとえば、ダイからの）バンプが結合されるときに生じるおそれがある短絡の問題に関連して最小の間隔に制限されている。したがって、従来の配線および／または相互配線の下では、いくつかの相互配線をより狭い空間に設けることによって基板のサイズをさらに縮小することは可能ではない（たとえば、基板の相互配線密度を高くすることによって基板のサイズを縮小することは可能ではない）。
したがって、より高い相互配線密度を実現し、一方、より多くの相互配線および／または経路が基板のより狭い面積に設けられるときに生じるおそれのある短絡問題を回避する新規の基板が必要である。理想的には、そのような新規の基板は、より優れた相互配線間隔および／またはピッチを実現するだけでなく、生産／製造が容易でかつコスト効果的でもある。
様々な特徴は、超微小ピッチおよび間隔相互配線を含む基板に関する。
第１の例は、第１の誘電体層と、第１の相互配線と、第１のキャビティと、第２の相互配線とを含む基板を実現する。第１の誘電体層は、第１の表面と第２の表面とを含む。第１の相互配線は、第１の誘電体層に埋め込まれる。第１の相互配線は、第１の側面と第２の側面とを含む。第１の側面は、第１の誘電体層に囲まれ、第２の側面の少なくとも一部は、第１の誘電体層に接触していない。第１のキャビティは、第１の誘電体層の第１の表面を横切って第１の相互配線の第２の側面に至り、第１の相互配線と重なる。第２の相互配線は、第３の側面と第４の側面とを含み、第３の側面は、第１の誘電体層の第１の表面に結合される。
一態様によれば、基板は、第３の相互配線と、第２のキャビティと、第４の相互配線とを含む。第３の相互配線は、第１の誘電体層に埋め込まれる。第３の相互配線は、第５の側面と第６の側面とを含む。第５の側面は、第１の誘電体層に囲まれ、第６の側面の少なくとも一部は、第１の誘電体層に接触していない。第２のキャビティは、第１の誘電体層の第１の表面を横切って第３の相互配線の第６の側面に至り、第３の相互配線と重なる。第４の相互配線は、第１の誘電体層の第１の表面上に位置する。第４の相互配線は、第７の側面と第８の側面とを含み、第７の側面は、第１の誘電体層の第１の表面に結合される。
一態様によれば、第１の相互配線と第３の相互配線との間の横方向間隔は約３０マイクロメートル（μｍ）以下である。
一態様によれば、第１の相互配線と第２の相互配線との間の横方向間隔は約１０マイクロメートル（μｍ）以下であり、第１の相互配線と第２の相互配線は互いに隣接する相互配線である。
一態様によれば、基板は、第３の相互配線と第４の相互配線とを含む。第３の相互配線は、第１の誘電体層の第１の表面上に位置する。第３の相互配線は、第１の相互配線に結合される。第４の相互配線は、第１の誘電体層の第１の表面上に位置する。第４の相互配線は、第２の相互配線に結合される。
一態様によれば、第３および第４の相互配線はパッドである。
一態様によれば、第１および第２の相互配線はトレースである。
一態様によれば、基板は、第２の誘電体層を含む。
一態様によれば、基板は、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
第２の例は、基板を作製するための方法を実現する。この方法では、第１の表面と第２の表面とを備える第１の誘電体層を形成する。この方法では、第１の誘電体層の内側に第１の相互配線を形成し、第１の相互配線を形成するステップは、第１の相互配線の第１の側面が第１の誘電体層に囲まれるように第１の誘電体層内に第１の相互配線の第１の側面を形成するステップと、第１の相互配線の第２の側面の少なくとも一部が第１の誘電体層に接触しないように第１の誘電体層内に第１の相互配線の第２の側面を形成するステップであって、第２の側面が、第１の誘電体層の第１のキャビティが第１の誘電体層の第１の表面と第１の相互配線の第２の側面との間に形成されるように第１の誘電体層の第１の表面からずらして第１の誘電体層内に形成される、ステップとを含む。この方法では、第１の誘電体層の第１の表面上に第２の相互配線を形成し、第２の相互配線を形成するステップは、第１の誘電体層の第１の表面上に第２の相互配線の第３の側面を形成するステップと、第１の誘電体層の外側に第２の相互配線の第４の側面を形成するステップとを含む。
一態様によれば、この方法では、第１の誘電体層の内側に第３の相互配線を形成し、第３の相互配線を形成するステップは、第３の相互配線の第５の側面が第１の誘電体層に囲まれるように第１の誘電体層内に第３の相互配線の第５の側面を形成するステップと、第３の相互配線の第６の側面の少なくとも一部が第１の誘電体層に接触しないように第１の誘電体層内に第３の相互配線の第６の側面を形成するステップであって、第６の側面が、第１の誘電体層の第２のキャビティが第１の誘電体層の第１の表面と第３の相互配線の第６の側面との間に形成されるように第１の誘電体層の第１の表面からずらして第１の誘電体層内に形成される、ステップとを含む。この方法では、第１の誘電体層の第１の表面上に第４の相互配線を形成し、第４の相互配線を形成するステップは、第１の誘電体層の第１の表面上に第４の相互配線の第７の側面を形成するステップと、第１の誘電体層の外側に第４の相互配線の第８の側面を形成するステップとを含む。
一態様によれば、第１の相互配線と第３の相互配線との間の横方向間隔は約３０マイクロメートル（μｍ）以下である。
一態様によれば、第１の相互配線と第２の相互配線との間の横方向間隔は約１０マイクロメートル（μｍ）以下であり、第１の相互配線と第２の相互配線は互いに隣接する相互配線である。
一態様によれば、この方法では、第３の相互配線が第１の相互配線に結合されるように第１の誘電体層の第１の表面上に第３の相互配線を形成し、第４の相互配線が第２の相互配線に結合されるように第１の誘電体層の第１の表面上に第４の相互配線を形成する。
一態様によれば、第３および第４の相互配線はパッドである。
一態様によれば、第１および第２の相互配線はトレースである。
一態様によれば、第１のキャビティを形成するステップは、第１の相互配線の一部を除去して第１の誘電体層に第１のキャビティを形成するステップを含む。
一態様によれば、この方法では、第１のキャビティに少なくとも部分的に非導電材料を充填する。
一態様によれば、非導電層ははんだレジスト層である。
一態様によれば、基板は、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
第３の例は、第１の誘電体層と、第１の相互配線と、第１のキャビティと、第２の相互配線とを含む基板を実現する。第１の誘電体層は、第１の表面と第２の表面とを含む。第１の相互配線は、第１の誘電体層に埋め込まれる。第１の相互配線は、第１の側面と第２の側面とを含む。第１の側面は、第１の誘電体層に囲まれ、第２の側面の少なくとも一部は、第１の誘電体層に接触していない。第１のキャビティは、第１の誘電体層の第１の表面を横切って第１の相互配線の第２の側面に至り、第１の相互配線と重なる。第２の相互配線は、少なくとも部分的に第１のキャビティ内に位置する。第２の相互配線は、第１の相互配線に結合される。
一態様によれば、基板は第１の誘電体層の第１の表面上に第３の相互配線を含む。
一態様によれば、基板は第１の誘電体層に埋め込まれた第３の相互配線を含む。第３の相互配線は、第３の側面と第４の側面とを含む。第３の側面は、第１の誘電体層に囲まれ、第４の側面の少なくとも一部は、第１の誘電体層に接触していない。基板は、第１の誘電体層の第１の表面を横切って第２の相互配線の第４の側面に至り、第２の相互配線と重なる第２のキャビティを含む。
一態様によれば、第１の相互配線はトレースである。
一態様によれば、第２の相互配線はパッドである。
一態様によれば、基板は、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
第４の例は、基板を作製するための方法を実現する。この方法では、第１の表面と第２の表面とを備える第１の誘電体層を形成する。この方法では、第１の誘電体層の内側に第１の相互配線を形成し、第１の相互配線を形成するステップは、第１の相互配線の第１の側面が第１の誘電体層に囲まれるように第１の誘電体層内に第１の相互配線の第１の側面を形成するステップと、第１の相互配線の第２の側面の少なくとも一部が第１の誘電体層に接触しないように第１の誘電体層内に第１の相互配線の第２の側面を形成するステップであって、第２の側面が、第１の誘電体層の第１のキャビティが第１の誘電体層の第１の表面と第１の相互配線の第２の側面との間に形成されるように第１の誘電体層の第１の表面からずらして第１の誘電体層内に形成される、ステップとを含む。この方法では、第２の相互配線が第１の相互配線に結合されるように少なくとも部分的に第１のキャビティ内に第２の相互配線を形成する。
一態様によれば、この方法では、誘電体層の第１の表面上に第３の相互配線を形成する。
一態様によれば、この方法では、第１の誘電体層の内側に第３の相互配線を形成し、第３の相互配線を形成するステップは、第３の相互配線の第５の側面が第１の誘電体層に囲まれるように第１の誘電体層内に第３の相互配線の第５の側面を形成するステップと、第３の相互配線の第６の側面の少なくとも一部が第１の誘電体層に接触しないように第１の誘電体層内に第３の相互配線の第６の側面を形成するステップであって、第６の側面が、第１の誘電体層の第２のキャビティが第１の誘電体層の第１の表面と第３の相互配線の第６の側面との間に形成されるように第１の誘電体層の第１の表面からずらして第１の誘電体層内に形成される、ステップとを含む。
一態様によれば、基板は、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
様々な特徴、性質、および利点は、同様の参照文字が全体を通じて対応して識別する図面と併せて読まれたとき、以下に記載の詳細な説明から明らかになり得る。
従来の基板を示す図である。 別の従来の基板を示す図である。 埋め込み相互配線と表面相互配線とを含む例示的な基板を示す図である。 埋め込み相互配線と表面相互配線とを含む例示的な基板の一部を示す図である。 表面誘電体からずらされた埋め込み相互配線と表面相互配線とを含む例示的な基板を示す図である。 表面誘電体からずらされた埋め込み相互配線と表面相互配線とを含む例示的な基板の一部を示す図である。 いくつかの誘電体層と、埋め込み相互配線と、表面相互配線とを含む例示的な基板を示す図である。 いくつかの誘電体層と、表面誘電体からずらされた埋め込み相互配線と、表面相互配線とを含む例示的な基板を示す図である。 埋め込み相互配線と、表面相互配線と、パッドと含む例示的な基板の平面図である。 埋め込み相互配線と、表面相互配線と、パッドと含む例示的な基板の側面図である。 埋め込み相互配線と、表面相互配線と、埋め込み相互配線に結合されたパッドと含む例示的な基板の側面図である。 埋め込み相互配線と、表面相互配線と、パッドと含む例示的な基板の側面図である。 埋め込み相互配線と、表面相互配線と、表面相互配線に結合された第１のパッドと、埋め込み相互配線に結合された第２のパッドと含む例示的な基板の側面図である。 埋め込み相互配線と、表面相互配線と、パッドと含む例示的な基板の側面図である。 埋め込み相互配線と、表面相互配線と、埋め込み相互配線に結合されたパッドと含む例示的な基板の側面図である。 埋め込み相互配線と、表面相互配線と、パッドと含む例示的な基板の側面図である。 埋め込み相互配線と、表面相互配線と、表面相互配線に結合された第１のパッドと、埋め込み相互配線に結合された第２のパッドと含む例示的な基板の側面図である。 埋め込み相互配線、表面相互配線、および／またはパッドを含む基板を設けるための例示的なシーケンスを示す図である。 埋め込み相互配線、表面相互配線、および／またはパッドを含む基板を設けるための例示的なシーケンスを示す図である。 埋め込み相互配線、表面相互配線、および／またはパッドを含む基板を設けるための例示的なシーケンスを示す図である。 埋め込み相互配線、表面相互配線、および／またはパッドを含む基板を設けるための例示的なシーケンスを示す図である。 埋め込み相互配線、表面相互配線、および／またはパッドを含む基板を設けるための例示的なシーケンスを示す図である。 埋め込み相互配線、表面相互配線、および／またはパッドを含む基板を設けるための例示的なシーケンスを示す図である。 埋め込み相互配線、表面相互配線、および／またはパッドを含む基板を設けるための例示的なシーケンスを示す図である。 埋め込み相互配線、表面相互配線、および／またはパッドを含む基板を設けるためのシーケンスの例示的な一部を示す図である。 埋め込み相互配線、表面相互配線、および／またはパッドを含む基板を設けるための方法の例示的な流れ図である。 表面誘電体からずらされた埋め込み相互配線と表面相互配線とを含む例示的な基板の一部を示す図である。 表面誘電体からずらされた埋め込み相互配線と表面相互配線とを含む例示的な基板の一部を示す図である。 埋め込み相互配線と、表面相互配線と、パッドと含む例示的な基板の平面図である。 埋め込み相互配線と、表面相互配線と、パッドと含む例示的な基板の側面図である。 埋め込み相互配線と、表面相互配線と、埋め込み相互配線に結合されたパッドと含む例示的な基板の側面図である。 埋め込み相互配線と、表面相互配線と、パッドと含む例示的な基板の側面図である。 埋め込み相互配線と、表面相互配線と、表面相互配線に結合された第１のパッドと、埋め込み相互配線に結合された第２のパッドと含む例示的な基板の側面図である。 埋め込み相互配線と、表面相互配線と、パッドと含む例示的な基板の側面図である。 埋め込み相互配線と、表面相互配線と、埋め込み相互配線に結合されたパッドと含む例示的な基板の側面図である。 埋め込み相互配線と、表面相互配線と、パッドと含む例示的な基板の側面図である。 埋め込み相互配線と、表面相互配線と、表面相互配線に結合された第１のパッドと、埋め込み相互配線に結合された第２のパッドと含む例示的な基板の側面図である。 埋め込み相互配線と、表面相互配線と、パッドと含む例示的な基板の平面図である。 表面誘電体からずらされた埋め込み相互配線と表面相互配線とを含む例示的な基板の一部を示す図である。 表面誘電体からずらされた埋め込み相互配線と表面相互配線とを含む例示的な基板の一部を示す図である。 本明細書に記載の基板、集積回路、および／またはＰＣＢを組み込むことができる様々な電子デバイスを示す図である。
以下の説明では、本開示の様々な態様の完全な理解をもたらすために具体的な詳細が与えられる。しかしながら、態様はこれらの具体的な詳細を伴わずに実践され得ることが当業者によって理解されるであろう。たとえば、態様が、不要な詳細で不明瞭になることを回避するために、回路はブロック図で示されることがある。他の場合には、本開示の態様を不明瞭にしないために、よく知られている回路、構造、および技法は、詳細に示されないことがある。
［概要］
いくつかの新規の特徴は、第１の誘電体層と、第１の相互配線と、第１のキャビティと、第２の相互配線とを含む基板に関する。第１の誘電体層は、第１の表面と第２の表面とを含む。第１の相互配線は、第１の誘電体層に埋め込まれる。第１の相互配線は、第１の側面と第２の側面とを含む。第１の側面は、第１の誘電体層に囲まれ、第２の側面の少なくとも一部は、第１の誘電体層に接触していない。第１のキャビティは、第１の誘電体層の第１の表面を横切って第１の相互配線の第２の側面に至り、第１の相互配線と重なる。第２の相互配線は、第３の側面と第４の側面とを含み、第３の側面は、第１の誘電体層の第１の表面に結合される。いくつかの実装形態では、相互配線のうちの１つまたは複数は少なくとも部分的に別の相互配線と垂直方向において重なる。
いくつかの新規の特徴は、第１の誘電体層と、第１の相互配線と、第１のキャビティと、第２の相互配線とを含む基板にも関する。第１の誘電体層は、第１の表面と第２の表面とを含む。第１の相互配線は、第１の誘電体層に埋め込まれる。第１の相互配線は、第１の側面と第２の側面とを含む。第１の側面は、第１の誘電体層に囲まれ、第２の側面の少なくとも一部は、第１の誘電体層に接触していない。第１のキャビティは、第１の誘電体層の第１の表面を横切って第１の相互配線の第２の側面に至り、第１の相互配線と重なる。第２の相互配線は、少なくとも部分的に第１のキャビティ内に位置する。第２の相互配線は、第１の相互配線に結合される。いくつかの実装形態では、相互配線のうちの１つまたは複数は少なくとも部分的に別の相互配線と垂直方向において重なる。
［用語および定義］
相互配線は、２つの点、要素、および／または構成要素間の電気的接続を可能にするかまたは容易にする要素または構成要素である。いくつかの実装形態では、相互配線は、トレース、ビア、パッド、ピラー、および／またははんだ（はんだボール）を含んでもよい。いくつかの実装形態では、相互配線は、信号（たとえば、データ信号、グランド信号、電力信号）用の電気的経路を形成する導電性材料である。相互配線は、信号用の電気的経路を構成する１つの要素／構成要素またはいくつかの要素／構成要素を含んでもよい。
トレースは、集積デバイス内の水平方向またはほぼ水平方向に沿って電気的経路を構成する相互配線の形態である。いくつかの実装形態では、トレースは、基板内に形成されても、または基板上に形成されてもよい。いくつかの実装形態では、基板内に形成されたトレースは埋め込みトレースである。いくつかの実装形態では、基板上に形成されたトレースは表面トレースである。トレースは、誘電体および／またはカプセル化層（たとえば、モールド）を横切ってもよい。
ビアは、集積デバイス内の垂直方向またはほぼ垂直方向に沿って電気的経路を形成する相互配線の形態である。いくつかの実装形態では、ビアは、集積デバイス内の垂直−対角方向に沿って電気的経路を形成する。いくつかの実装形態では、ビアは基板内に形成されてもよい。いくつかの実装形態では、ビアはカプセル化層（たとえば、モールド）内に形成されてもよい。
パッドは、集積デバイス内の電気的経路を構成する相互配線の形態である。いくつかの実装形態では、パッドは、異なる材料で作られた相互配線の結合界面を形成する要素または構成要素である。たとえば、パッドは、はんだ（たとえば、はんだボール）の界面を形成するように構成されてもよい。
［埋め込み相互配線と表面相互配線とを備える例示的な基板］
図３は、少なくとも１つの上部相互配線と少なくとも１つの埋め込み相互配線とを含む基板の一例を示す。詳細には、図３は、誘電体層３０１と、第１の相互配線３０２と、第２の相互配線３０４と、第３の相互配線３０６と、第４の相互配線３０８と、第５の相互配線３１０と、第６の相互配線３０３と、第７の相互配線３０５と、第８の相互配線３０７と、第９の相互配線３０９と、第１０の相互配線３１１と、第１１の相互配線３１３と、第１のパッド３１２と、第１のビア３１４と、第２のパッド３１６と、第２のビア３１８と、第３のパッド３２０と、第４のパッド３２２と、第５のパッド３２４と、第６のパッド３２６と、第１のはんだレジスト層３３０と、第２のはんだレジスト層３３２とを含む基板３００を示す。いくつかの実装形態では、相互配線はトレース（たとえば、銅トレース）である。
第１の相互配線３０２、第２の相互配線３０４、第３の相互配線３０６、第４の相互配線３０８、および第５の相互配線３１０は誘電体層３０１に埋め込まれる。詳細には、第１の相互配線３０２、第２の相互配線３０４、第３の相互配線３０６、第４の相互配線３０８、および第５の相互配線３１０は誘電体層３０１の第１の表面（たとえば、上面）に埋め込まれる。図３に示すように、第１の相互配線３０２、第２の相互配線３０４、第３の相互配線３０６、第４の相互配線３０８、および第５の相互配線３１０の一部（たとえば、上部）は露出し、誘電体層３０１による被覆が施されていない。いくつかの実装形態では、誘電体層３０１はいくつかの誘電体層を含んでもよい。
いくつかの実装形態では、２つの隣接する埋め込み相互配線間（たとえば、第１の相互配線３０２と第２の相互配線３０４との間）の横方向間隔は約１５マイクロメートル（μｍ）以下である。横方向間隔の例について図４においてさらに説明する。
第６の相互配線３０３、第７の相互配線３０５、第８の相互配線３０７、第９の相互配線３０９、第１０の相互配線３１１、および第１１の相互配線３１３は誘電体層３０１の第１の表面（たとえば、上面）に位置する。いくつかの実装形態では、第６の相互配線３０３、第７の相互配線３０５、第８の相互配線３０７、第９の相互配線３０９、第１０の相互配線３１１、および第１１の相互配線３１３は表面相互配線である。
いくつかの実装形態では、２つの隣接する表面相互配線間（たとえば、第６の相互配線３０３と第７の相互配線３０５との間）の横方向間隔は約３０マイクロメートル（μｍ）以下である。いくつかの実装形態では、間隔（たとえば、横方向間隔）は、２つの隣接する相互配線（たとえば、２つの隣接するトレース）の縁部間の距離を定める。いくつかの実装形態では、隣接する埋め込み相互配線と隣接する表面相互配線（たとえば、第１の相互配線３０２と第６の相互配線３０３）との間の横方向間隔は約１０マイクロメートル（μｍ）以下である。
いくつかの実装形態では、２つの隣接する表面相互配線間（たとえば、第６の相互配線３０３と第７の相互配線３０５との間）の横方向間隔は約１５マイクロメートル（μｍ）以下である。いくつかの実装形態では、間隔（たとえば、横方向間隔）は、２つの隣接する相互配線（たとえば、２つの隣接するトレース）の縁部間の距離を定める。いくつかの実装形態では、隣接する埋め込み相互配線と隣接する表面相互配線（たとえば、第１の相互配線３０２と第６の相互配線３０３）との間の横方向間隔は約５マイクロメートル（μｍ）以下である。横方向間隔の例について図４においてさらに説明する。
第１のパッド３１２は、第１のビア３１４に結合される。第１のパッド３１２および第１のビア３１４は誘電体層３０１に埋め込まれる。第２のパッド３１６は第２のビア３１８に結合される。第２のパッド３１６および第２のビア３１６は誘電体層３０１に埋め込まれる。第３のパッド３２０、第４のパッド３２２、第５のパッド３２４、および第６のパッド３２６は、誘電体層３０１の第２の表面（たとえば、底面）上に位置する。第３のパッド３２０は第１のビア３１４に結合される。第４のパッド３２２は第２のビア３１８に結合される。
第１のはんだレジスト層３３０は、誘電体層３０１の第１の表面（たとえば、上面）の一部を覆う。図３に示すように、第１のはんだレジスト層３２２は、第１の相互配線、第２の相互配線、第３の相互配線、および第４の相互配線３０４〜３１０を覆わない。しかし、いくつかの実装形態では、第１のはんだレジスト層３３０は、第１の相互配線、第２の相互配線、第３の相互配線、および第４の相互配線３０４〜３１０のうちのいくつかまたはすべてを覆ってもよい。
第２のはんだレジスト層３３２は、第３および第４のパッド３２０〜３２２の一部を覆うが、第５および第６のパッド３２４〜２２６を露出したままにする。しかし、いくつかの実装形態では、第２のはんだレジスト層３３２は、第３および第４のパッド３２０〜３２２ならびに／あるいは第５および第６のパッド３２４〜３２６のうちのいくつかまたはすべてを覆ってもよい。
図４は、基板の相互配線のいくつかの横方向間隔を示す。図４に示すように、基板４００は、誘電体層４０１と、第１の相互配線４０２と、第２の相互配線４０４と、第３の相互配線４０３と、第４の相互配線４０５と、第５の相互配線４０７とを含む。第１の相互配線４０２および第２の相互配線４０４は、誘電体層４０１の第１の表面（たとえば、上面）に埋め込まれる。いくつかの実装形態では、誘電体層４０１はいくつかの誘電体層を含んでもよい。図４は、第１の相互配線４０２および第２の相互配線４０４の一部（たとえば、上部）が露出していることを示す。第３の相互配線４０３、第４の相互配線４０５、および第５の相互配線４０７は誘電体層４０１の第１の表面（たとえば、上面）上に位置する。図４は、第３の相互配線４０３、第４の相互配線４０５、および第５の相互配線４０７の一部（たとえば、上部および側部）が露出していることを示す。
図４は、第１の相互配線４０２と第２の相互配線４０４との間の横方向間隔４１０を示す。第１の相互配線４０２および第２の相互配線４０４は、互いに隣接する埋め込み相互配線である。いくつかの実装形態では、間隔（たとえば、横方向間隔）は、２つの隣接する相互配線（たとえば、２つの隣接するトレース）の縁部間の距離を定める。
図４は、第３の相互配線４０３と第４の相互配線４０５との間の横方向間隔４１２も示す。第３の相互配線４０３および第４の相互配線４０５は、互いに隣接する表面相互配線である。
図４は、第２の相互配線４０４と第５の相互配線４０７との間の横方向間隔４１２をさらに示す。第２の相互配線４０４および第５の相互配線４０７は、互いに隣接する埋め込み相互配線と表面相互配線である。
横方向間隔は、パッド（たとえば、表面パッド）と隣接する埋め込み相互配線との間にも存在する。さらに、横方向間隔は２つの隣接するパッド間に存在してもよい。パッドと表面パッドとの間に別の横方向間隔が存在してもよい。
いくつかの実装形態では、２つの隣接する表面相互配線間（たとえば、相互配線４０３と相互配線４０５との間）の横方向間隔は約３０マイクロメートル（μｍ）以下である。いくつかの実装形態では、２つの隣接する埋め込み相互配線間（たとえば、相互配線４０２と相互配線４０４との間）の横方向間隔は約３０マイクロメートル（μｍ）以下である。いくつかの実装形態では、間隔（たとえば、横方向間隔）は、２つの隣接する相互配線（たとえば、２つの隣接するトレース）の縁部間の距離を定める。いくつかの実装形態では、隣接する埋め込み相互配線と隣接する表面相互配線（たとえば、相互配線４０４と相互配線４０７）との間の横方向間隔は約１０マイクロメートル（μｍ）以下である。いくつかの実装形態では、隣接するパッドと隣接する埋め込み相互配線との間の横方向間隔は約１０マイクロメートル（μｍ）以下である。いくつかの実装形態では、隣接するパッドと隣接する表面相互配線との間の横方向間隔は約３０マイクロメートル（μｍ）以下である。いくつかの実装形態では、２つの隣接するパッド間の横方向間隔は約３０マイクロメートル（μｍ）以下である。
いくつかの実装形態では、２つの隣接する表面相互配線間（たとえば、相互配線４０３と相互配線４０５との間）の横方向間隔は約１５マイクロメートル（μｍ）以下である。いくつかの実装形態では、２つの隣接する埋め込み相互配線間（たとえば、相互配線４０２と相互配線４０４との間）の横方向間隔は約１５マイクロメートル（μｍ）以下である。いくつかの実装形態では、間隔（たとえば、横方向間隔）は、２つの隣接する相互配線（たとえば、２つの隣接するトレース）の縁部間の距離を定める。いくつかの実装形態では、隣接する埋め込み相互配線と隣接する表面相互配線（たとえば、相互配線４０４と相互配線４０７）との間の横方向間隔は５マイクロメートル（μｍ）以下である。いくつかの実装形態では、隣接するパッドと隣接する埋め込み相互配線との間の横方向間隔は５マイクロメートル（μｍ）以下である。いくつかの実装形態では、隣接するパッドと隣接する表面相互配線との間の横方向間隔は約１５マイクロメートル（μｍ）以下である。いくつかの実装形態では、２つの隣接するパッド間の横方向間隔は約１５マイクロメートル（μｍ）以下である。
［オフセット埋め込み相互配線と表面相互配線とを備える例示的な基板］
図５は、少なくとも１つの上部相互配線と少なくとも１つの埋め込み相互配線とを含む基板の一例を示す。詳細には、図５は、誘電体層５０１と、第１の相互配線５０２と、第２の相互配線５０４と、第３の相互配線５０６と、第４の相互配線５０８と、第５の相互配線５１０と、第６の相互配線５０３と、第７の相互配線５０５と、第８の相互配線５０７と、第９の相互配線５０９と、第１０の相互配線５１１と、第１１の相互配線５１３と、第１のパッド５１２と、第１のビア５１４と、第２のパッド５１６と、第２のビア５１８と、第３のパッド５２０と、第４のパッド５２２と、第５のパッド５２４と、第６のパッド５２６と、第１のはんだレジスト層５３０と、第２のはんだレジスト層５３２とを含む基板５００の一例を示す。いくつかの実装形態では、相互配線はトレース（たとえば、銅トレース）である。
第１の相互配線５０２、第２の相互配線５０４、第３の相互配線５０６、第４の相互配線５０８、および第５の相互配線５１０は誘電体層５０１に埋め込まれる。詳細には、第１の相互配線５０２、第２の相互配線５０４、第３の相互配線５０６、第４の相互配線５０８、および第５の相互配線５１０は誘電体層５０１の第１の表面（たとえば、上面）に埋め込まれる。いくつかの実装形態では、誘電体層５０１はいくつかの誘電体層を含んでもよい。図５に示すように、第１の相互配線５０２、第２の相互配線５０４、第３の相互配線５０６、第４の相互配線５０８、および第５の相互配線５１０の一部（たとえば、上部）は露出し、誘電体層５０１による被覆が施されていない。図５にさらに示すように、第１の相互配線５０２、第２の相互配線５０４、第３の相互配線５０６、第４の相互配線５０８、および第５の相互配線５１０は、オフセット埋め込み相互配線である。いくつかの実装形態では、オフセット埋め込み相互配線は、誘電体（たとえば、誘電体層）の表面に埋め込まれ、誘電体（たとえば、誘電体層）の表面からずらされた相互配線である。この相互配線は、第１の誘電体層の内側部分に向かってずらされる。いくつかの実装形態では、誘電体層の内側部分は、誘電体の第１の表面（たとえば、上面）と誘電体の第２の表面（たとえば、底面）との間に位置する誘電体層の部分である。いくつかの実装形態では、誘電体層の内側部分は、誘電体層の表面部分を除く誘電体層の任意の部分である。たとえば、誘電体層の内側部分は、誘電体層の中央部分を含んでもよい。いくつかの実装形態では、オフセット埋め込み相互配線は、誘電体（たとえば、誘電体層）のキャビティが、ずらされた第１の相互配線と誘電体（たとえば、誘電体層）の表面との間に位置するように誘電体の表面に埋め込まれ、誘電体の表面からずらされた相互配線である。
いくつかの実装形態では、２つの隣接する埋め込み相互配線間（たとえば、第１の相互配線５０２と第２の相互配線５０４との間）の横方向間隔は約１５マイクロメートル（μｍ）以下である。横方向間隔の例について図４においてさらに説明する。
第６の相互配線５０３、第７の相互配線５０５、第８の相互配線５０７、第９の相互配線５０９、第１０の相互配線５１１、および第１１の相互配線５１３は誘電体層５０１の第１の表面（たとえば、上面）に埋め込まれる。いくつかの実装形態では、第６の相互配線５０３、第７の相互配線５０５、第８の相互配線５０７、第９の相互配線５０９、第１０の相互配線５１１、および第１１の相互配線５１３は表面相互配線である。
いくつかの実装形態では、２つの隣接する表面相互配線間（たとえば、第６の相互配線５０３と第７の相互配線５０５との間）の横方向間隔は約３０マイクロメートル（μｍ）以下である。いくつかの実装形態では、間隔（たとえば、横方向間隔）は、２つの隣接する相互配線（たとえば、２つの隣接するトレース）の縁部間の距離を定める。いくつかの実装形態では、隣接する埋め込み相互配線と隣接する表面相互配線（たとえば、第１の相互配線５０２と第６の相互配線５０３）との間の横方向間隔は約１０マイクロメートル（μｍ）以下である。
いくつかの実装形態では、２つの隣接する表面相互配線間（たとえば、第６の相互配線５０３と第７の相互配線５０５との間）の横方向間隔は約１５マイクロメートル（μｍ）以下である。いくつかの実装形態では、間隔（たとえば、横方向間隔）は、２つの隣接する相互配線（たとえば、２つの隣接するトレース）の縁部間の距離を定める。いくつかの実装形態では、隣接する埋め込み相互配線と隣接する表面相互配線（たとえば、第１の相互配線５０２と第６の相互配線５０３）との間の横方向間隔は約５マイクロメートル（μｍ）以下である。横方向間隔の例について図６においてさらに説明する。
第１のパッド５１２は、第１のビア５１４に結合される。第１のパッド５１２および第１のビア５１４は誘電体層５０１に埋め込まれる。第２のパッド５１６は第２のビア５１８に結合される。第２のパッド５１６および第２のビア５１６は誘電体層５０１に埋め込まれる。第３のパッド５２０、第４のパッド５２２、第５のパッド５２４、および第６のパッド５２６は、誘電体層５０１の第２の表面（たとえば、底面）上に位置する。第３のパッド５２０は第１のビア５１４に結合される。第４のパッド５２２は第２のビア５１８に結合される。
第１のはんだレジスト層５３０は、誘電体層５０１の第１の表面（たとえば、上面）の一部を覆う。図５に示すように、第１のはんだレジスト層５３０は、第１、第２、第３、および第４の相互配線５０２、５０４、５０６、５０８、および５１０を覆わない。しかし、いくつかの実装形態では、第１のはんだレジスト層５３０は、第１、第２、第３、および第４の相互配線５０２、５０４、５０６、５０８、および５１０のうちのいくつかまたはすべてを覆ってもよい。
第２のはんだレジスト層５３２は、第３および第４のパッド５２０〜５２２の一部を覆うが、第５および第６のパッド５２４〜５２６を露出したままにする。しかし、いくつかの実装形態では、第２のはんだレジスト層５３２は、第３および第４のパッド５２０〜５２２ならびに／あるいは第５および第６のパッド５２４〜５２６のうちのいくつかまたはすべてを覆ってもよい。
図６は、基板の相互配線のいくつかの横方向間隔を示す。図６に示すように、基板６００は、誘電体層６０１と、第１の相互配線６０２と、第２の相互配線６０４と、第３の相互配線６０３と、第４の相互配線６０５と、第５の相互配線６０７とを含む。第１の相互配線６０２および第２の相互配線６０４は、誘電体層６０１の第１の表面（たとえば、上面）に埋め込まれる。いくつかの実装形態では、誘電体層６０１はいくつかの誘電体層を含んでもよい。図６は、第１の相互配線６０２および第２の相互配線６０４の一部（たとえば、上部）が露出していることを示す。いくつかの実装形態では、第１の相互配線６０２および第２の相互配線６０４は、オフセット埋め込み相互配線である。
いくつかの実装形態では、オフセット埋め込み相互配線は、誘電体（たとえば、誘電体層）の表面に埋め込まれ、誘電体（たとえば、誘電体層）の表面からずらされた相互配線である。この相互配線は、第１の誘電体層の内側部分に向かってずらされる。いくつかの実装形態では、誘電体層の内側部分は、誘電体の第１の表面（たとえば、上面）と誘電体の第２の表面（たとえば、底面）との間に位置する誘電体層の部分である。いくつかの実装形態では、誘電体層の内側部分は、誘電体層の表面部分を除く誘電体層の任意の部分である。たとえば、誘電体層の内側部分は、誘電体層の中央部分を含んでもよい。
いくつかの実装形態では、オフセット埋め込み相互配線は、誘電体（たとえば、誘電体層）のキャビティが、ずらされた第１の相互配線と誘電体（たとえば、誘電体層）の表面との間に位置するように誘電体の表面に埋め込まれ、誘電体の表面からずらされた相互配線である。たとえば、第１の相互配線６０２および第２の相互配線６０４は、誘電体層６０１の表面６２０からずらされる。さらに、第１のキャビティ６２２は、誘電体層６０１内において第１のオフセット埋め込み相互配線６０２の上方に形成される。同様に、第２のキャビティ６２４は、誘電体層６０１内において第２のオフセット埋め込み相互配線６０４の上方に形成される。いくつかの実装形態では、埋め込み相互配線を誘電体層６０１の表面からずらすと、相互配線（たとえば、表面相互配線、埋め込み相互配線）間の距離がさらに長くなり、それによっていくつかの実装形態において互いに隣接する相互配線間で短絡が生じる可能性が低くなる。
第３の相互配線６０３、第４の相互配線６０５、および第５の相互配線６０７は誘電体層６０１の第１の表面（たとえば、上面）上に位置する。図６は、第３の相互配線６０３、第４の相互配線６０５、および第５の相互配線６０７の一部（たとえば、上部）が露出していることを示す。
図６は、第１の相互配線６０２と第２の相互配線６０４との間の横方向間隔６１０を示す。第１の相互配線６０２および第２の相互配線６０４は、互いに隣接する埋め込み相互配線である。いくつかの実装形態では、間隔（たとえば、横方向間隔）は、２つの隣接する相互配線（たとえば、２つの隣接するトレース）の縁部間の距離を定める。
図６は、第３の相互配線６０３と第４の相互配線６０５との間の横方向間隔６１２も示す。第３の相互配線６０３および第４の相互配線６０５は、互いに隣接する表面相互配線である。
図６は、第２の相互配線６０４と第５の相互配線６０７との間の横方向間隔６１２をさらに示す。第２の相互配線６０４および第５の相互配線６０７は、互いに隣接する埋め込み相互配線と表面相互配線である。
横方向間隔は、パッド（たとえば、表面パッド）と隣接する埋め込み相互配線との間にも存在してもよい。さらに、横方向間隔は２つの隣接するパッド間に存在してもよい。パッドと表面パッドとの間に別の横方向間隔が存在してもよい。
いくつかの実装形態では、２つの隣接する表面相互配線間（たとえば、相互配線６０３と相互配線６０５との間）の横方向間隔は約３０マイクロメートル（μｍ）以下である。いくつかの実装形態では、２つの隣接する埋め込み相互配線間（たとえば、相互配線６０２と相互配線６０４との間）の横方向間隔は約３０マイクロメートル（μｍ）以下である。いくつかの実装形態では、間隔（たとえば、横方向間隔）は、２つの隣接する相互配線（たとえば、２つの隣接するトレース）の縁部間の距離を定める。いくつかの実装形態では、隣接する埋め込み相互配線と隣接する表面相互配線（たとえば、相互配線６０４と相互配線６０７）との間の横方向間隔は約１０マイクロメートル（μｍ）以下である。いくつかの実装形態では、隣接するパッドと隣接する埋め込み相互配線との間の横方向間隔は約１０マイクロメートル（μｍ）以下である。いくつかの実装形態では、隣接するパッドと隣接する表面相互配線との間の横方向間隔は約３０マイクロメートル（μｍ）以下である。いくつかの実装形態では、２つの隣接するパッド間の横方向間隔は約３０マイクロメートル（μｍ）以下である。
いくつかの実装形態では、２つの隣接する表面相互配線間（たとえば、相互配線６０３と相互配線６０５との間）の横方向間隔は約１５マイクロメートル（μｍ）以下である。いくつかの実装形態では、２つの隣接する埋め込み相互配線間（たとえば、相互配線６０２と相互配線６０４との間）の横方向間隔は約１５マイクロメートル（μｍ）以下である。いくつかの実装形態では、間隔（たとえば、横方向間隔）は、２つの隣接する相互配線（たとえば、２つの隣接するトレース）の縁部間の距離を定める。いくつかの実装形態では、隣接する埋め込み相互配線と隣接する表面相互配線（たとえば、相互配線６０４と相互配線６０７）との間の横方向間隔は約５マイクロメートル（μｍ）以下である。いくつかの実装形態では、隣接するパッドと隣接する埋め込み相互配線との間の横方向間隔は約５マイクロメートル（μｍ）以下である。いくつかの実装形態では、隣接するパッドと隣接する表面相互配線との間の横方向間隔は約１５マイクロメートル（μｍ）以下である。いくつかの実装形態では、２つの隣接するパッド間の横方向間隔は約１５マイクロメートル（μｍ）以下である。
いくつかの誘電体層と、埋め込み相互配線と、表面相互配線とを備える例示的な基板
いくつかの実装形態では、基板は複数の誘電体層を含んでもよい。図７は、３つの誘電体層を含む基板の一例を示す。図７に示すように、基板７００は、第１の誘電体層７０１と、第２の誘電体層７０３と、第３の誘電体層７０５とを含む。基板７００は、第１の相互配線７０２と、第２の相互配線７０４と、第３の相互配線７０６と、第４の相互配線７０８と、第５の相互配線７１０と、第６の相互配線７１２と、第７の相互配線７１４と、第８の相互配線７１６と、第９の相互配線７１８と、第１０の相互配線７２０と、第１１の相互配線７２２も含む。
第１の相互配線７０２、第２の相互配線７０４、第３の相互配線７０６、第４の相互配線７０８、および第５の相互配線７１０は第１の誘電体層７０１の第１の表面（たとえば、上面）に埋め込まれる。
第６の相互配線７１２、第７の相互配線７１４、第８の相互配線７１６、第９の相互配線７１８、第１０の相互配線７２０、および第１１の相互配線７２２は第１の誘電体層７０１の第１の表面（たとえば、上面）上に位置する。
図８は、３つの誘電体層を含む基板の一例を示す。図８に示すように、基板８００は、第１の誘電体層８０１と、第２の誘電体層８０３と、第３の誘電体層８０５とを含む。基板８００は、第１の相互配線８０２と、第２の相互配線８０４と、第３の相互配線８０６と、第４の相互配線８０８と、第５の相互配線８１０と、第６の相互配線８１２と、第７の相互配線８１４と、第８の相互配線８１６と、第９の相互配線８１８と、第１０の相互配線８２０と、第１１の相互配線８２２も含む。
第１の相互配線８０２、第２の相互配線８０４、第３の相互配線８０６、第４の相互配線８０８、および第５の相互配線８１０は第１の誘電体層８０１の第１の表面（たとえば、上面）に埋め込まれる。
第１の相互配線８０２、第２の相互配線８０４、第３の相互配線８０６、第４の相互配線８０８、および第５の相互配線８１０は、オフセット埋め込み相互配線である。いくつかの実装形態では、オフセット埋め込み相互配線は、誘電体（たとえば、誘電体層）の表面に埋め込まれ、誘電体（たとえば、誘電体層）の表面からずらされた相互配線である。この相互配線は、第１の誘電体層の内側部分に向かってずらされる。いくつかの実装形態では、誘電体層の内側部分は、誘電体の第１の表面（たとえば、上面）と誘電体の第２の表面（たとえば、底面）との間に位置する誘電体層の部分である。いくつかの実装形態では、誘電体層の内側部分は、誘電体層の表面部分を除く誘電体層の任意の部分である。たとえば、誘電体層の内側部分は、誘電体層の中央部分を含んでもよい。
いくつかの実装形態では、オフセット埋め込み相互配線は、誘電体（たとえば、誘電体層）のキャビティが、ずらされた第１の相互配線と誘電体（たとえば、誘電体層）の表面との間に位置するように誘電体の表面に埋め込まれ、誘電体の表面からずらされた相互配線である。
第６の相互配線８１２、第７の相互配線８１４、第８の相互配線８１６、第９の相互配線８１８、第１０の相互配線８２０、および第１１の相互配線８２２は第１の誘電体層８０１の第１の表面（たとえば、上面）上に位置する。
［パッドと、埋め込み相互配線と、表面相互配線とを備える例示的な基板］
いくつかの実装形態では、基板は、第１の誘電体層の第１の表面（たとえば、上面）上に１つまたは複数のパッドを含んでもよい。１つまたは複数のパッドが埋め込み相互配線および／または表面相互配線に結合されてもよい。図９は、誘電体層９０１と、いくつかのパッド（たとえば、第１のパッド９０２、第２のパッド９０４、第３のパッド９０６、第４のパッド９０８）と、いくつかの表面相互配線（たとえば、第１の表面相互配線９１２、第２の表面相互配線９１６）と、いくつかの埋め込み相互配線（たとえば、第１の埋め込み相互配線９１４、第２の埋め込み相互配線９１８）とを含む基板９００の平面図（たとえば、上面図）を示す。
表面相互配線は、誘電体層９０１の第１の表面（たとえば、上面）上に配置される。埋め込み相互配線は、誘電体層９０１の第１の表面（たとえば、上面）に埋め込まれる。パッド（たとえば、第１のパッド９０２、第２のパッド９０４、第３のパッド９０６、第４のパッド９０８）は、誘電体層９０１の表面上に位置する。図９に示すように、第１の表面相互配線９１２は、第１のパッド９０２に結合され、第２の表面相互配線９１６は第３のパッド９０６に結合される。図９は、第１の埋め込み相互配線９１４が第２のパッド９０４に結合され、第２の埋め込み相互配線９１８が第４のパッド９０８に結合されることを示す。
いくつかの実装形態では、基板ははんだレジスト層（図示せず）によって覆われてもよい。たとえば、いくつかの実装形態では、はんだレジスト層は誘電体層９０１および／または埋め込み相互配線のいくつかまたはすべてを覆ってもよい。いくつかの実装形態では、はんだレジスト層は表面相互配線のいくつかまたはすべてを覆ってもよい。
図１０Ａは、誘電体層１００１と、第１のパッド１００２、第２のパッド１００４、第３のパッド１００６、および第４のパッド１００８に結合された埋め込み相互配線（たとえば、第１の埋め込み相互配線１００３、第２の埋め込み相互配線１００５、第３の埋め込み相互配線１００７、第４の埋め込み相互配線１００９）とを含む基板１０００の側面図を示す。図１０Ａに示すように、埋め込み相互配線（たとえば、第１の埋め込み相互配線１００３、第２の埋め込み相互配線１００５、第３の埋め込み相互配線１００７、第４の埋め込み相互配線１００９）は誘電体層１００１内に配置される。第１、第２、第３、および第４のパッド１００２、１００４、１００６、１００８はそれぞれ、第１のバンプ１０１２、第２のバンプ１０１４、第３のバンプ１０１６、および第４のバンプ１０１８に結合するように構成される。バンプ１０１２〜１０１８の各々はダイ（たとえば、同じダイまたは異なるダイ）に結合される。
図１０Ｂは、いくつかのバンプ１０１２〜１０１８がパッド１００２〜１００８に結合された後の基板を示す。図１０Ｂに示すように、パッドと相互配線（たとえば、表面相互配線、埋め込み相互配線）との間の横方向間隔は、バンプ１０１２〜１０１８（バンプははんだボールを含んでもよい）がパッド１００２〜１００８に結合するのを可能にし、一方、互いに隣接する相互配線（たとえば、トレース）の短絡を最低限に抑えならびに／あるいは回避する。
図１０Ｂは、はんだレジスト層１０４０も示す。はんだレジスト層１０４０は、埋め込み相互配線（たとえば、埋め込み相互配線１００３、１００５、１００７、１００９）を覆うように基板上に設けられてもよい。図１０Ｂにさらに示すように、はんだレジスト層１０４０は、表面相互配線およびパッド（たとえば、パッド１００２、１００４、１００６、１００８）が環境に露出するように設けられる。はんだレジスト層１０４０は、１つまたは複数のダイが基板に結合される前に設けられてもよい。いくつかの実装形態では、はんだレジスト層１０４０は省略可能である。
いくつかの実装形態では、１つまたは複数のパッドが埋め込み相互配線および／または表面相互配線に結合されてもよい。図１１Ａは、誘電体層１１０１と、パッド（たとえば、第１のパッド１１０２、第２のパッド１１０４、第３のパッド１１０６、第４のパッド１１０８）と、埋め込み相互配線（たとえば、第１の埋め込み相互配線１１０３、第２の埋め込み相互配線１１０５、第３の埋め込み相互配線１１０７、第４の埋め込み相互配線１１０９）と、表面相互配線（たとえば、第１の表面相互配線１１１０、第２の表面相互配線１１１１）とを含む基板１１００の側面図を示す。
図１１Ａに示すように、埋め込み相互配線（たとえば、第１の埋め込み相互配線１１０３、第２の埋め込み相互配線１１０５、第３の埋め込み相互配線１１０７、第４の埋め込み相互配線１１０９）は誘電体層１１０１の第１の表面（たとえば、上面）に埋め込まれる。表面相互配線（たとえば、第１の埋め込み相互配線１１１０、第２の埋め込み相互配線１１１１）は、誘電体層１１０１の第１の表面（たとえば、上面）上に配置される。第１、第２、第３、および第４のパッド１１０２、１１０４、１１０６、１１０８は、誘電体層１１０１の第１の表面（たとえば、上面）上に配置される。
第１のパッド１１０２は、第１の埋め込み相互配線１１０３に結合される。第２のパッド１１０４は表面相互配線（図では見えない）に結合される。第３のパッド１１０６は別の表面相互配線（図では見えない）に結合される。第４のパッド１１０８は、第４の埋め込み相互配線１１０９に結合される。第１、第２、第３、および第４のパッド１１０２、１１０４、１１０６、１１０８はそれぞれ、第１のバンプ１１１２、第２のバンプ１１１４、第３のバンプ１１１６、および第４のバンプ１１１８に結合するように構成される。バンプ１１１２〜１１１８の各々はダイ（たとえば、同じダイまたは異なるダイ）に結合される。
図１１Ｂは、いくつかのバンプ１１１２〜１１１８がパッド１１０２〜１１０８に結合された後の基板を示す。図１１Ｂに示すように、パッドと相互配線（たとえば、表面相互配線、埋め込み相互配線）との間の横方向間隔は、バンプ１１１２〜１１１８（バンプははんだボールを含んでよい）がパッド１１０２〜１１０８に結合するのを可能にし、一方、互いに隣接する相互配線（たとえば、トレース）の短絡を最低限に抑えならびに／あるいは回避する。
図１１Ｂは、はんだレジスト層１１４０も示す。はんだレジスト層１１４０は、埋め込み相互配線（たとえば、埋め込み相互配線１１０３、１１０５、１１０７、１１０９）を覆うように基板上に設けられてもよい。図１１Ｂにさらに示すように、はんだレジスト層１１４０は、表面相互配線およびパッド（たとえば、パッド１１０２、１１０４、１１０６、１１０８）が環境に露出するように設けられる。はんだレジスト層１１４０は、１つまたは複数のダイが基板に結合される前に設けられてもよい。いくつかの実装形態では、はんだレジスト層１０４０は省略可能である。
図１２Ａは、誘電体層１２０１と、第１のパッド１２０２、第２のパッド１２０４、第３のパッド１２０６、および第４のパッド１２０８に結合された埋め込み相互配線（たとえば、第１の埋め込み相互配線１２０３、第２の埋め込み相互配線１２０５、第３の埋め込み相互配線１２０７、第４の埋め込み相互配線１２０９）とを含む基板１２００の側面図を示す。図１２Ａに示すように、埋め込み相互配線（たとえば、第１の埋め込み相互配線１２０３、第２の埋め込み相互配線１２０５、第３の埋め込み相互配線１２０７、第４の埋め込み相互配線１２０９）は誘電体層１２０１内に配置される。第１、第２、第３、および第４のパッド１２０２、１２０４、１２０６、１２０８はそれぞれ、第１のバンプ１２１２、第２のバンプ１２１４、第３のバンプ１２１６、および第４のバンプ１２１８に結合するように構成される。バンプ１２１２〜１２１８の各々はダイ（たとえば、同じダイまたは異なるダイ）に結合される。図１２Ａは、第１のオフセット埋め込み相互配線１２２０、第２のオフセット埋め込み相互配線１２２２、第３のオフセット埋め込み相互配線１２２４、第４のオフセット埋め込み相互配線１２２６、第５のオフセット埋め込み相互配線１２２８、および第６のオフセット埋め込み相互配線１２３０を示す。
いくつかの実装形態では、オフセット埋め込み相互配線は、誘電体（たとえば、誘電体層）の表面に埋め込まれ、誘電体（たとえば、誘電体層）の表面からずらされた相互配線である。この相互配線は、第１の誘電体層の内側部分に向かってずらされる。図１２Ａに示すように、オフセット埋め込み相互配線１２２０〜１２３０は、誘電体層１２０１に埋め込まれ、誘電体層１２０１の内側部分に向かってずらされる。いくつかの実装形態では、誘電体層の内側部分は、誘電体の第１の表面（たとえば、上面）と誘電体の第２の表面（たとえば、底面）との間に位置する誘電体層の部分である。いくつかの実装形態では、誘電体層の内側部分は、誘電体層の表面部分を除く誘電体層の任意の部分である。たとえば、誘電体層の内側部分は、誘電体層の中央部分を含んでもよい。
いくつかの実装形態では、オフセット埋め込み相互配線は、誘電体（たとえば、誘電体層）のキャビティが、ずらされた第１の相互配線と誘電体（たとえば、誘電体層）の表面との間に位置するように誘電体の表面に埋め込まれ、誘電体の表面からずらされた相互配線である。
図１２Ｂは、いくつかのバンプ１２１２〜１２１８がパッド１２０２〜１２０８に結合された後の基板を示す。図１２Ｂに示すように、パッドと相互配線（たとえば、表面相互配線、埋め込み相互配線）との間の横方向間隔は、バンプ１２１２〜１２１８（バンプははんだボールを含んでよい）がパッド１２０２〜１２０８に結合するのを可能にし、一方、互いに隣接する相互配線（たとえば、トレース）の短絡を最低限に抑えならびに／あるいは回避する。いくつかの実装形態では、埋め込み相互配線を誘電体層１２０１の表面からずらすと、相互配線（たとえば、表面相互配線、埋め込み相互配線）および／またはパッド間の距離がさらに長くなり、それによって、はんだがこぼれることに起因して互いに隣接する相互配線および／またはパッド間で短絡が生じる可能性が低くなる。
図１２Ｂは、はんだレジスト層１２４０も示す。はんだレジスト層１２４０は、埋め込み相互配線（たとえば、埋め込み相互配線１２０３、１２０５、１２０７、１２０９）を覆うように基板上に設けられてもよい。図１２Ｂにさらに示すように、はんだレジスト層１２４０は、表面相互配線およびパッド（たとえば、パッド１２０２、１２０４、１２０６、１２０８）が環境に露出するように設けられる。はんだレジスト層１２４０は、１つまたは複数のダイが基板に結合される前に設けられてもよい。いくつかの実装形態では、はんだレジスト層１２４０は省略可能である。
いくつかの実装形態では、１つまたは複数のパッドが埋め込み相互配線および／または表面相互配線に結合されてもよい。図１３Ａは、誘電体層１３０１と、パッド（たとえば、第１のパッド１３０２、第２のパッド１３０４、第３のパッド１３０６、第４のパッド１３０８）と、埋め込み相互配線（たとえば、第１の埋め込み相互配線１３０３、第２の埋め込み相互配線１３０５、第３の埋め込み相互配線１３０７、第４の埋め込み相互配線１３０９）と、表面相互配線（たとえば、第１の表面相互配線１３１０、第２の表面相互配線１３１１）とを含む基板１３００の側面図を示す。
図１３Ａに示すように、埋め込み相互配線（たとえば、第１の埋め込み相互配線１３０３、第２の埋め込み相互配線１３０５、第３の埋め込み相互配線１３０７、第４の埋め込み相互配線１３０９）は誘電体層１３０１の第１の表面（たとえば、上面）に埋め込まれる。表面相互配線（たとえば、第１の表面相互配線１３１０、第２の表面相互配線１３１１）は、誘電体層１３０１の第１の表面（たとえば、上面）上に配置される。第１、第２、第３、および第４のパッド１３０２、１３０４、１３０６、１３０８は、誘電体層１３０１の第１の表面（たとえば、上面）上に配置される。
図１３Ａは、第１のオフセット埋め込み相互配線１３２０、第２のオフセット埋め込み相互配線１３２２、第３のオフセット埋め込み相互配線１３２４、第４のオフセット埋め込み相互配線１３２６、第５のオフセット埋め込み相互配線１３２８、および第６のオフセット埋め込み相互配線１３３０も示す。
いくつかの実装形態では、オフセット埋め込み相互配線は、誘電体（たとえば、誘電体層）の表面に埋め込まれ、誘電体（たとえば、誘電体層）の表面からずらされた相互配線である。この相互配線は、第１の誘電体層の内側部分に向かってずらされる。図１３Ａに示すように、オフセット埋め込み相互配線１３２０〜１３３０は、誘電体層１３０１に埋め込まれ、誘電体層１３０１の内側部分に向かってずらされる。いくつかの実装形態では、誘電体層の内側部分は、誘電体の第１の表面（たとえば、上面）と誘電体の第２の表面（たとえば、底面）との間に位置する誘電体層の部分である。いくつかの実装形態では、誘電体層の内側部分は、誘電体層の表面部分を除く誘電体層の任意の部分である。たとえば、誘電体層の内側部分は、誘電体層の中央部分を含んでもよい。
いくつかの実装形態では、オフセット埋め込み相互配線は、誘電体（たとえば、誘電体層）のキャビティが、ずらされた第１の相互配線と誘電体（たとえば、誘電体層）の表面との間に位置するように誘電体の表面に埋め込まれ、誘電体の表面からずらされた相互配線である。
第１のパッド１３０２は、第１の埋め込み相互配線１３０３に結合される。第２のパッド１３０４は表面相互配線（図では見えない）に結合される。第３のパッド１３０６は表面相互配線（図では見えない）に結合される。第４のパッド１３０８は、第４の埋め込み相互配線１３０９に結合される。第１、第２、第３、および第４のパッド１３０２、１３０４、１３０６、１３０８はそれぞれ、第１のバンプ１３１２、第２のバンプ１３１４、第３のバンプ１３１６、および第４のバンプ１３１８に結合するように構成される。バンプ１３１２〜１３１８の各々はダイ（たとえば、同じダイまたは異なるダイ）に結合される。
図１３Ｂは、いくつかのバンプ１３１２〜１３１８がパッド１３０２〜１３０８に結合された後の基板を示す。図１３Ｂに示すように、パッドと相互配線（たとえば、表面相互配線、埋め込み相互配線）との間の横方向間隔は、バンプ１３１２〜１３１８（バンプははんだボールを含んでよい）がパッド１３０２〜１３０８に結合するのを可能にし、一方、互いに隣接する相互配線（たとえば、トレース）の短絡を最低限に抑えならびに／あるいは回避する。いくつかの実装形態では、埋め込み相互配線を誘電体層１３０１の表面からずらすと、相互配線（たとえば、表面相互配線、埋め込み相互配線）および／またはパッド間の距離がさらに長くなり、それによって、はんだがこぼれることに起因して互いに隣接する相互配線および／またはパッド間で短絡が生じる可能性が低くなる。
図１３Ｂは、はんだレジスト層１３４０も示す。はんだレジスト層１３４０は、埋め込み相互配線（たとえば、埋め込み相互配線１３０３、１３０５、１３０７、１３０９）を覆うように基板上に設けられてもよい。図１３Ｂにさらに示すように、はんだレジスト層１３４０は、表面相互配線およびパッド（たとえば、パッド１３０２、１３０４、１３０６、１３０８）が環境に露出するように設けられる。はんだレジスト層１３４０は、１つまたは複数のダイが基板に結合される前に設けられてもよい。いくつかの実装形態では、はんだレジスト層１３４０は省略可能である。
図９、図１０Ａおよび図１０Ｂ、図１１Ａおよび図１１Ｂ、図１２Ａおよび図１２Ｂ、ならびに／あるいは図１３Ａおよび図１３Ｂにおける相互配線、トレース、および／またはビアの構成、位置、および／または配置が例示的なものにすぎないことに留意されたい。基板は、相互配線、トレース、および／またはビア用の異なる構成、位置、および配置を有するように再構成されてもよい。
［埋め込み相互配線および／または表面相互配線を含む基板を提供する／製造するための例示的なシーケンス］
図１４Ａ〜図１４Ｇは、埋め込み相互配線および／または表面相互配線を含む基板（たとえば、パッケージ基板）を提供する／製造するための例示的なシーケンスを示す。明瞭さおよび単純化の目的のため、図１４Ａ〜図１４Ｇのシーケンスは、１つまたは複数の埋め込み相互配線および／または表面相互配線を含む基板を提供する／製造するすべてのステップおよび／または段階を必ずしも含まないことに留意すべきである。さらに、いくつかの例では、いくつかのステップおよび／または段階は、シーケンスの説明を簡単にするために、単一のステップおよび／または段階に結合されている場合がある。
図１４Ａに示すように、（段階１において）キャリア基板１４００を設ける。キャリア基板１４００は、キャリアコア１４０１と、第１のキャリア金属層１４０２と、第２の金属層１４０４と、第１のシード層１４０６と、第２のシード層１４０８とを含んでもよい。いくつかの実装形態では、キャリアコア１４０１は誘電体層（たとえば、硬化された誘電体層）である。第１のキャリア金属層１４０２は、キャリアコア１４０１の第１の表面（たとえば、上面）上に位置する。第２のキャリア金属層１４０４は、キャリアコア１４０１の第２の表面（たとえば、底面）上に位置する。いくつかの実装形態では、第１のキャリア金属層１４０２および第２のキャリア金属層１４０４は銅層である。第１のシード層１４０６は、第１のキャリア金属１４０２上に位置する。第２のシード層１４０８は、第２のキャリア金属１４０４上に位置する。いくつかの実装形態では、第１および第２のシード層１４０６〜１４０８は銅層である。
（段階２において）キャリア基板１４００上に第１のフォトレジスト層１４１０および第２のフォトレジスト層１４１２を設ける。詳細には、第１のフォトレジスト層１４１０は第１のシード層１４０６上に設けられ、第２のフォトレジスト層１４１２は第２のシード層１４０８上に設けられる。
（段階３において）第１および第２のフォトレジスト層１４１０〜１４１２をフォトレジスト層１４１０〜１４１２のうちのいくつかを選択的に除去するように選択的にエッチングしてもよい。様々な実装形態では、第１および第２のフォトレジスト層１４１０〜１４１２をエッチングするためにそれぞれに異なるプロセスを使用してもよい。いくつかの実装形態では、第１および第２のフォトレジスト層１４１０〜１４１２をエッチングすることによって、第１および第２のフォトレジスト層１４１０〜１４１２に１つまたは複数のキャビティ（たとえば、第１のキャビティ１４１３、第２のキャビティ１４１５）を形成してもよい。たとえば、第１のフォトレジスト層１４１０をエッチングすることによって、第１のフォトレジスト層１４１０に第１のキャビティ１４１３が形成され、第２のフォトレジスト層１４１２をエッチングすることによって、第２のフォトレジスト層１４１２に第２のキャビティ１４１５が形成される。
図１４Ｂに示すように、（段階４において）キャリア基板１４００上に第１の金属層および第２の金属層を設ける。いくつかの実装形態では、第１の金属層は、第１のフォトレジスト層１４１０のキャビティ内に設けられる。たとえば、第１の金属層１４１４は第１のキャビティ１４１３内に設けられる。いくつかの実装形態では、第１の金属層は金属めっき層（たとえば、銅めっき層）である。いくつかの実装形態では、第２の金属層は、第２のフォトレジスト層１４１２のキャビティ内に設けられる。たとえば、第２の金属層１４１６は第２のキャビティ１４１５内に設けられる。いくつかの実装形態では、第２の金属層は金属めっき層（たとえば、銅めっき層）である。
（段階５において）第１および第２のフォトレジスト層１４１０〜１４１２を除去する。様々な実装形態では、第１および第２のフォトレジスト層１４１０〜１４１２を除去するためにそれぞれに異なるプロセスを使用してもよい。段階５に示すように、第１および第２のフォトレジスト層１４１０〜１４１２を除去すると、キャリア基板１４００上に第１の金属層１４１４および第２の金属層１４１６が残る。
（段階６において）キャリア基板１４００の第１の表面（たとえば、上面）上に第１の誘電体層１４２０および金属層１４２２を設ける。いくつかの実装形態では、第１の誘電体層１４２０は、第１の金属層１４１４の一部またはすべてを覆う。いくつかの実装形態では、第１の誘電体層１４２０は、第１のシード層１４０６の一部またはすべてを覆う。（段階６において）キャリア基板１４００の第２の表面（たとえば、底面）上に第２の誘電体層１４２４および金属層１４２６を設ける。いくつかの実装形態では、第２の誘電体層１４２４は、第２の金属層１４１６の一部またはすべてを覆う。いくつかの実装形態では、第２の誘電体層１４２４は、第２のシード層１４０８の一部またはすべてを覆う。
図１４Ｃに示すように、（段階７において）第１の誘電体層１４２０および金属層１４２２を選択的にエッチングして第１の誘電体層１４２０および金属層１４２２の一部を選択的に除去してもよい。様々な実装形態は、それぞれに異なるプロセスを使用して第１の誘電体層１４２０および金属層１４２２をエッチングしてもよい。いくつかの実装形態では、第１の誘電体層１４２０および金属層１４２２をエッチングすることによって、第１の誘電体層１４２０および金属層１４２２に１つまたは複数のキャビティ（たとえば、キャビティ１４３１）を形成してもよい。いくつかの実装形態では、形成されるキャビティはビアキャビティである。たとえば、第１の誘電体層１４２０および金属層１４２２をエッチングすることによって、第１の誘電体層１４２０および金属層１４２２にキャビティ１４３１が形成される。
図１４Ｃにさらに示すように、（段階７において）第２の誘電体層１４２４および金属層１４２６を選択的にエッチングして第２の誘電体層１４２４および金属層１４２６の一部を選択的に除去してもよい。様々な実装形態は、それぞれに異なるプロセスを使用して第２の誘電体層１４２４および金属層１４２６をエッチングしてもよい。いくつかの実装形態では、第２の誘電体層１４２４および金属層１４２６をエッチングすることによって、第２の誘電体層１４２４および金属層１４２６に１つまたは複数のキャビティ（たとえば、キャビティ１４３３）を形成してもよい。いくつかの実装形態では、形成されるキャビティはビアキャビティである。たとえば、第２の誘電体層１４２４および金属層１４２６をエッチングすることによって、第２の誘電体層１４２４および金属層１４２６にキャビティ１４３３が形成される。
段階８において、キャリア基板１４００上でパターニングプロセスを実行する。いくつかの実装形態では、パターニングは、１つまたは複数のビアキャビティを画定することができる金属層をキャビティ（たとえば、第１のキャビティ１４３１、第２のキャビティ１４３３）内に設けることを含む。たとえば、ビアキャビティ１４３１に金属層（たとえば、銅層）を充填することによって第１の誘電体層１４２０に第１のビア１４３４が設けられ、ビアキャビティ１４３３に金属層（たとえば、銅層）を充填することによって第２の誘電体層１４２４に第１のビア１４３６が設けられる。さらに、（段階８における）パターニングは、金属層１４２２および１４２６を選択的にエッチングすることによって１つまたは複数のビアパッドを形成することを含んでもよい。たとえば、金属層１４２２を選択的にエッチングすることによって第１のビアパッド１４３８を形成してもよい。第１のビアパッド１４３８は、第１のビア１４３４に結合される。いくつかの実装形態では、金属層１４２６を選択的にエッチングすることによって第２のビアパッド１４４０を形成してもよい。第２のビアパッド１４４０は第２のビア１４３６に結合される。
いくつかの実装形態では、段階７および段階８を（たとえば、複数回）繰り返してキャリア基板１４００内にいくつかの誘電体層、ビア、および／またはパッドを形成してもよい。図１４Ｄの段階９は、キャリア基板１４００上に追加的な誘電体層、ビア、および／またはパッドを設けることを示す。図１４Ｄの段階９は、いくつかの実装形態において段階７および段階８のプロセスを再度適用した後のキャリア基板１４００を示す。段階９に示すように、第３の誘電体層１４４２および第４の誘電体層１４４４を設ける。
（段階１０において）キャリア基板１４００の第１の表面（たとえば、上面）上に第５の誘電体層１４４６および金属層１４４８を設ける。（段階１０において）キャリア基板１４００の第２の表面（たとえば、底面）上に第６の誘電体層１４５０および金属層１４５２を設ける。
図１４Ｅに示すように、（段階１１において）第５の誘電体層１４４６および金属層１４４８を選択的にエッチングして第５の誘電体層１４４６および金属層１４４８の一部を選択的に除去してもよい。様々な実装形態は、それぞれに異なるプロセスを使用して第５の誘電体層１４４６および金属層１４４８をエッチングしてもよい。いくつかの実装形態では、第５の誘電体層１４４６および金属層１４４８をエッチングすることによって、第５の誘電体層１４４６および金属層１４４８に１つまたは複数のキャビティ（たとえば、キャビティ１４５１）を形成してもよい。いくつかの実装形態では、形成されるキャビティはビアキャビティである。たとえば、第５の誘電体層１４４６および金属層１４４８をエッチングすることによって、第５の誘電体層１４４６および金属層１４４８にキャビティ１４５１が形成される。
図１４Ｅは、（段階１１において）第６の誘電体層１４５０および金属層１４５２を選択的にエッチングして第６の誘電体層１４５０および金属層１４５２の一部を選択的に除去してもよいことも示す。様々な実装形態は、それぞれに異なるプロセスを使用して第６の誘電体層１４５０および金属層１４５２をエッチングしてもよい。いくつかの実装形態では、第６誘電体層１４５０および金属層１４５２をエッチングすることによって、第６の誘電体層１４５０および金属層１４５２に１つまたは複数のキャビティ（たとえば、キャビティ１４５３）を形成してもよい。いくつかの実装形態では、形成されるキャビティはビアキャビティである。たとえば、第６の誘電体層１４５０および金属層１４５２をエッチングすることによって、第６の誘電体層１４５０および金属層１４５２にキャビティ１４５３が形成される。
いくつかの実装形態では、（段階１２において）キャリア基板１４００を２つ以上の部分に分離する。たとえば、いくつかの実装形態では、キャリア基板１４００は、３つの部分、第１の基板１４６０、第２の基板１４６２、および第３の基板１４６４に分離される。第３の基板１４６４は、キャリアコア１４０１と第１および第２のキャリア層１４０２〜１４０４とを含む。
第１の基板１４６０は、誘電体層１４２４、１４４４、および１４５０を含む。第１の基板１４６０はいくつかのビア（たとえば、ビア１４３６）といくつかのビアパッド（たとえば、パッド１４４０）も含む。第２の基板１４６２は、誘電体層１４２０、１４４２、および１４４６を含む。第２の基板１４６２はいくつかのビア（たとえば、ビア１４３４）といくつかのビアパッド（たとえば、パッド１４３８）も含む。いくつかの実装形態では、第１および／または第２の基板１４６０および１４６２を使用して、埋め込み相互配線（埋め込みトレース）および／または表面相互配線（たとえば、表面トレース）を含む基板を設けてもよい。
図１４Ｆの段階１３は、第１のフォトレジスト層１４７０および第２のフォトレジスト層１４７２を基板上に塗布し（たとえば、設け）、選択的にエッチングした後の基板（たとえば、第１の基板１４６０、第２の基板１４６２）を示す。いくつかの実装形態では、第１および第２のフォトレジスト層１４７０および１４７２をエッチングすることは、フォトレジスト層１４７０および１４７２を露光することと、第１および第２のフォトレジスト層を現像することとを含む。しかし、様々な実装形態では、フォトレジスト層１４７０および１４７２を選択的にエッチングしてもよい。いくつかの実装形態では、第１および第２のフォトレジスト層１４７０および１４７２を選択的にエッチングすることによって、第１および第２のフォトレジスト層１４７０および１４７２に１つまたは複数のキャビティ（たとえば、キャビティ１４７１、キャビティ１４７３、キャビティ１４７５）を形成してもよい。
段階１４において、基板（たとえば、基板１４６０）上でパターニングプロセスを実行する。いくつかの実装形態では、パターニングは、１つまたは複数の相互配線（たとえば、トレース）、ビア、および／またはビアパッドを画定することができる金属層をキャビティ（たとえば、キャビティ１４５３、キャビティ１４７１、キャビティ１４７３、キャビティ１４７５）内に設けることを含む。いくつかの実装形態では、パターニングプロセスはパターニングめっきプロセスを含んでもよい。いくつかの実施態様では、金属層は銅金属層であってもよい。たとえば、いくつかの実装形態では、ビアキャビティ１４７１に金属層（たとえば、銅層）を充填することによって相互配線１４７４が設けられ、キャビティ１４７５に金属層（たとえば、銅層）を充填することによってパッド１４７７が設けられ、キャビティ１４５３および１４７３に金属層（たとえば、銅層）を充填することによってビア１４７６およびビアパッド１４７８が設けられる。
図１４Ｇに示すように、（段階１５において）第１および第２のフォトレジスト層１４７０および１４７２を除去する。様々な実装形態では、フォトレジスト層１４７０および１４７２をそれぞれ異なるように除去してもよい。
段階１６において、金属層（たとえば、金属層１４５２）およびシード層（たとえば、シード層１４０６）を選択的にエッチングしならびに／あるいは除去する。いくつかの実装形態では、シード層（たとえば、シード層１４０６）を選択的にエッチングすることによって、いくつかの表面相互配線（たとえば、第１の表面相互配線１４８０、第２の表面相互配線１４８２、第３の表面相互配線１４８４、および第４の表面相互配線１４８６）が基板（たとえば、基板１４６０）上に設けられ、いくつかの埋め込み相互配線（たとえば、第１の埋め込み相互配線１４９０、第２の埋め込み相互配線１４９２、第３の埋め込み相互配線１４９４、および第４の埋め込み相互配線１４９６）が基板（たとえば、基板１４６０）内に設けられる。表面相互配線は、基板の第１の表面（たとえば、上面）上に位置する。埋め込み相互配線は、基板の第１の表面（たとえば、上面）内に位置する。段階１６に示すように、埋め込み相互配線（たとえば、相互配線１４９２、１４９４、１４９６）もオフセット埋め込み相互配線を形成するようにエッチングする。オフセット埋め込み相互配線は、誘電体層の内側部分に向かってずらされる。いくつかの実装形態では、誘電体層の内側部分は、誘電体の第１の表面（たとえば、上面）と誘電体の第２の表面（たとえば、底面）との間に位置する誘電体層の部分である。いくつかの実装形態では、誘電体層の内側部分は、誘電体層の表面部分を除く誘電体層の任意の部分である。たとえば、誘電体層の内側部分は、誘電体層の中央部分を含んでもよい。いくつかの実装形態では、オフセット埋め込み相互配線は、誘電体（たとえば、誘電体層）のキャビティが埋め込み相互配線と誘電体（たとえば、誘電体層）の表面との間に位置するように誘電体の表面からずらされた埋め込み相互配線である。
いくつかの実装形態では、シード層（たとえば、シード層１４０６）を選択的にエッチングすることによって、基板上にパッド（たとえば、パッド１４９１）が形成される。段階１６に示すように、パッド１４９１を相互配線１４９０に結合する。
いくつかの実装形態では、埋め込み相互配線同士がずらされず、その代わりに誘電体層の表面に揃えられることに留意されたい。埋め込み相互配線の一例について、以下に詳しく説明する図１５において説明する。いくつかの実装形態では、基板の第１の表面上に複数のパッドを設けてもよい。これらのパッドは、いくつかの実装形態では表面相互配線および／または埋め込み相互配線に結合されてもよい。
いくつかの実装形態では、２つの隣接する表面相互配線間の横方向間隔は約３０マイクロメートル（μｍ）以下である。いくつかの実装形態では、２つの隣接する埋め込み相互配線間の横方向間隔は約３０マイクロメートル（μｍ）以下である。いくつかの実装形態では、間隔（たとえば、横方向間隔）は、２つの隣接する相互配線（たとえば、２つの隣接するトレース）の縁部間の距離を定める。いくつかの実装形態では、パッドと隣接する表面相互配線との間の横方向間隔は約３０マイクロメートル（μｍ）以下である。いくつかの実装形態では、隣接する埋め込み相互配線と隣接する表面相互配線（たとえば、第１の相互配線３０２と第６の相互配線３０３）との間の横方向間隔は約１０マイクロメートル（μｍ）以下である。いくつかの実装形態では、パッドと隣接する埋め込み相互配線との間の横方向間隔は約１０マイクロメートル（μｍ）以下である。
いくつかの実装形態では、２つの隣接する表面相互配線間の横方向間隔は約１５マイクロメートル（μｍ）以下である。いくつかの実装形態では、２つの隣接する埋め込み相互配線間の横方向間隔は約１５マイクロメートル（μｍ）以下である。いくつかの実装形態では、間隔（たとえば、横方向間隔）は、２つの隣接する相互配線（たとえば、２つの隣接するトレース）の縁部間の距離を定める。いくつかの実装形態では、パッドと隣接する表面相互配線との間の横方向間隔は約１５マイクロメートル（μｍ）以下である。いくつかの実装形態では、隣接する埋め込み相互配線と隣接する表面相互配線（たとえば、第１の相互配線３０２と第６の相互配線３０３）との間の横方向間隔は約５マイクロメートル（μｍ）以下である。いくつかの実装形態では、パッドと隣接する埋め込み相互配線との間の横方向間隔は約５マイクロメートル（μｍ）以下である。
段階１６に示すように、基板は１つまたは複数の誘電体層を含んでもよい。様々な実装形態では、基板内にそれぞれ異なる数の誘電体層を設けてもよい。
図１４Ｇに示すように、（段階１７において）基板上に第１のはんだレジスト層１４９８および第２のはんだレジスト層１４９９を設ける。いくつかの実装形態では、第１のはんだレジスト層１４９８は基板の第１の表面（たとえば、上面）上に設けられ、第２のはんだレジスト層１４９９は基板の第２の表面（たとえば、底面）上に設けられる。第１のはんだレジスト層１４９８は、基板の第１の表面全体を覆ってもまたは基板の第１の表面の一部のみを覆ってもよい。いくつかの実装形態では、第１のはんだレジスト層１４９８は、相互配線（たとえば、表面相互配線、埋め込み相互配線）および／またはパッドのいくつかの部分またはすべてを覆ってもよい。同様に、第２のはんだレジスト層１４９９は、基板の第２の表面全体を覆ってもまたは基板の第２の表面の一部のみを覆ってもよい。いくつかの実装形態では、第２のはんだレジスト層１４９９は、相互配線（たとえば、表面相互配線、埋め込み相互配線）および／またはパッドのいくつかの部分またはすべてを覆ってもよい。
図１４Ａ〜図１４Ｇは、埋め込み相互配線（たとえば、埋め込みトレース）、表面相互配線（たとえば、表面トレース）、パッド、およびビアの特定の構成を有する基板を提供する／作製する一例を示す。しかし、図１４Ａ〜図１４Ｇは、埋め込み相互配線（たとえば、埋め込みトレース）、表面相互配線（たとえば、表面トレース）、パッド、およびビアの他の構成を有する基板を提供する／作製するのに使用されてもよい。
図１４Ｇの段階１６において述べているように、いくつかの実装形態では、埋め込み相互配線は誘電体層の表面からずらされない。図１５は、埋め込み相互配線および表面相互配線含む基板を設けるためのシーケンスの段階１５〜１７の一例を示す。図１５の段階１５は、図１４Ｇの段階１５に類似している。図１５の段階１６は、基板が誘電体層の表面からずれていない埋め込み相互配線を含むことを除いて図１４Ｇの段階１６に類似している。図１５の段階１７は、図１４Ｇの段階１７に類似している。いくつかの実装形態では、段階１５〜１７は図１４Ｆの段階１４の後に行われる。
図１５に示すように、段階１６において、金属層（たとえば、金属層１４５２）およびシード層（たとえば、シード層１４０６）を選択的にエッチングしならびに／あるいは除去する。いくつかの実装形態では、シード層（たとえば、シード層１４０６）を選択的にエッチングすることによって、いくつかの表面相互配線（たとえば、第１の表面相互配線１５８０、第２の表面相互配線１５８２、第３の表面相互配線１５８４、および第４の表面相互配線１５８６）が基板（たとえば、基板１５６０）上に設けられ、いくつかの埋め込み相互配線（たとえば、第１の埋め込み相互配線１５９０、第２の埋め込み相互配線１５９２、第３の埋め込み相互配線１５９４、および第４の埋め込み相互配線１５９６）が基板（たとえば、基板１５６０）内に設けられる。表面相互配線は、基板の第１の表面（たとえば、上面）上に位置する。埋め込み相互配線は、基板の第１の表面（たとえば、上面）内に位置する。
いくつかの実装形態では、シード層（たとえば、シード層１４０６）を選択的にエッチングすることによって、基板上にパッド（たとえば、パッド１５９１）が形成される。段階１６に示すように、パッド１５９１を相互配線１５９０に結合する。
いくつかの実装形態では、基板はオフセット埋め込み相互配線と非オフセット埋め込み相互配線の組合せを含んでもよいことに留意されたい。
図１５にさらに示すように、（段階１７において）基板上に第１のはんだレジスト層１５９８および第２のはんだレジスト層１５９９を設ける。いくつかの実装形態では、第１のはんだレジスト層１５９８は基板の第１の表面（たとえば、上面）上に設けられ、第２のはんだレジスト層１５９９は基板の第２の表面（たとえば、底面）上に設けられる。第１のはんだレジスト層１５９８は、基板の第１の表面全体を覆ってもまたは基板の第１の表面の一部のみを覆ってもよい。いくつかの実装形態では、第１のはんだレジスト層１５９８は、相互配線（たとえば、表面相互配線、埋め込み相互配線）および／またはパッドのいくつかの部分またはすべてを覆ってもよい。同様に、第２のはんだレジスト層１５９９は、基板の第２の表面全体を覆ってもまたは基板の第２の表面の一部のみを覆ってもよい。いくつかの実装形態では、第２のはんだレジスト層１５９９は、相互配線（たとえば、表面相互配線、埋め込み相互配線）および／またはパッドのいくつかの部分またはすべてを覆ってもよい。
埋め込み相互配線（たとえば、オフセット埋め込みトレース）、表面相互配線（たとえば、表面トレース）、および／またはパッドを含む基板を提供する／製造するための上記の方法／シーケンスが容易でありかつコスト効果的であることにも留意されたい。
図１５は、埋め込み相互配線（たとえば、埋め込みトレース）、表面相互配線（たとえば、表面トレース）、パッド、およびビアの特定の構成を有する基板を提供する／作製する一例を示す。しかし、図１５が、埋め込み相互配線（たとえば、埋め込みトレース）、表面相互配線（たとえば、表面トレース）、パッド、およびビアの他の構成を有する基板を提供する／作製するのに使用されてもよいことに留意されたい。
［埋め込み相互配線および／または表面相互配線を含む基板を提供する／製造するための例示的な流れ図］
図１６は、埋め込み相互配線、表面相互配線、および／またはパッドを含む基板（たとえば、パッケージ基板）を提供する／製造するためのハイレベルな方法の例示的な流れ図を示す。明瞭さおよび単純化の目的のために、図１６の流れ図は、１つまたは複数の埋め込み相互配線、表面相互配線、および／またはパッドを含む基板を提供する／製造するすべてのステップを必ずしも含まないことに留意すべきである。さらに、いくつかの例では、いくつかのステップは、シーケンスの説明を簡単にするために、単一のステップに結合されている場合がある。
図１６に示すように、この方法では、（ステップ１６０５において）誘電体層を設ける。様々な実装形態では、誘電体層をそれぞれに異なるように設けてもよい。図１４Ｂは、誘電体層を提供する一例を示す。たとえば、図１４Ｂの段階６は、誘電体層（たとえば、誘電体層１４２０および１４２４）が設けられている状態を示す。
この方法では次いで、（ステップ１６１０において）誘電体層の第１の表面に第１の相互配線を埋め込む。いくつかの実装形態では、誘電体層の第１の表面は、誘電体層の上面または底面である。第１の相互配線は、いくつかの実装形態では埋め込み相互配線である。いくつかの実装形態では、第１の相互配線はオフセット埋め込み相互配線である。いくつかの実装形態では、オフセット埋め込み相互配線は、誘電体層の表面からずらされ、誘電体層の内側部分に向かってずらされた相互配線である。いくつかの実装形態では、オフセット埋め込み相互配線は、誘電体（たとえば、誘電体層）のキャビティが、オフセット埋め込み相互配線と誘電体の表面との間に位置するように誘電体の表面からずらされた埋め込み相互配線である。いくつかの実装形態では、第１の相互配線は銅トレースである。いくつかの実装形態では、第１の表面に埋め込まれた第１の相互配線を設けるステップは、誘電体の第１の表面に埋め込まれたいくつかの第１の相互配線を設けるステップを含む。いくつかの実装形態では、２つの隣接する埋め込み相互配線間の横方向間隔は約３０マイクロメートル（μｍ）以下である。いくつかの実装形態では、２つの隣接する埋め込み相互配線間の横方向間隔は約１５マイクロメートル（μｍ）以下である。図１４Ｂの段階４〜６は、誘電体層内に埋め込み相互配線を設ける例を示す。
この方法では、（ステップ１６１５において）誘電体層の第１の表面上に第２の相互配線を設ける。いくつかの実装形態では、誘電体層の第１の表面は、誘電体層の上面または底面である。第２の相互配線は、いくつかの実装形態では表面相互配線である。いくつかの実装形態では、第２の相互配線は銅トレースである。いくつかの実装形態では、第１の表面上に第２の相互配線を設けるステップは、誘電体の第１の表面上にいくつかの第２の相互配線を設けるステップを含む。いくつかの実装形態では、２つの隣接する表面相互配線間の横方向間隔は約３０マイクロメートル（μｍ）以下である。いくつかの実装形態では、２つの隣接する表面相互配線間の横方向間隔は約１５マイクロメートル（μｍ）以下である。図１４Ｆ〜図１４Ｇの段階１４〜１５は、誘電体層内に表面相互配線を設ける例を示す。いくつかの実装形態では、隣接する埋め込み相互配線と隣接する表面相互配線（たとえば、第１の相互配線と第２の相互配線）との間の横方向間隔は約１０マイクロメートル（μｍ）以下である。いくつかの実装形態では、隣接する埋め込み相互配線と隣接する表面相互配線（たとえば、第１の相互配線と第２の相互配線）との間の横方向間隔は約５マイクロメートル（μｍ）以下である。
この方法では、（ステップ１６２０において）誘電体層の第１の表面上に第１のパッドをさらに設ける。第１のパッドは、第１の相互配線または第２の相互配線のいずれかに結合される。いくつかの実装形態では、第１のパッドを設けるステップは、誘電体層の第１の表面上にいくつかのパッドを設けるステップを含む。いくつかの実装形態では、各パッドは埋め込み相互配線または表面相互配線に結合される。
この方法では、（ステップ１６２５において）基板上にはんだレジスト層も設ける。いくつかの実装形態では、はんだレジスト層を設けるステップは、誘電体層の第１の表面上にはんだレジスト層を設けるステップを含む。いくつかの実装形態では、（１６２５において）はんだレジスト層が設けられるときに、はんだレジスト層は誘電体層の第１の表面の一部またはすべてを覆ってもよい。いくつかの実装形態では、はんだレジスト層は、相互配線（たとえば、表面相互配線、埋め込み相互配線）および／またはパッドのいくつかの部分またはすべてを覆ってもよい。いくつかの実施態様では、はんだレジスト層を設けるステップは、第１のはんだレジスト層および第２のはんだレジスト層を設けるステップを含む。第１のはんだレジスト層は、基板の第１の表面上に位置する。第２のはんだレジスト層は、基板の第２の表面上に位置する。
［パッドと、埋め込み相互配線と、表面相互配線とを備える例示的な基板］
図１７は、埋め込み相互配線を含む基板１７００の部分のプロファイル図を示す。図１７に示すように、基板１７００は、誘電体層１７０１と、第１の相互配線１７０２と、第２の相互配線１７０４と、第３の相互配線１７０６と、第４の相互配線１７０８と、第５の相互配線１７０３と、第６の相互配線１７０５と、第７の相互配線１７０７とを含む。第１の相互配線１７０２、第２の相互配線１７０４、第３の相互配線１７０６、および第４の相互配線１７０８は誘電体層１７０１の第１の表面（たとえば、上面）に埋め込まれる。いくつかの実装形態では、第１の相互配線１７０２、第２の相互配線１７０４、第３の相互配線１７０６、および第４の相互配線１７０８は誘電体層１７０１に埋め込まれたトレースである。いくつかの実装形態では、誘電体層１７０１はいくつかの誘電体層を含んでもよい。図１７は、第１の相互配線１７０２、第２の相互配線１７０４、第３の相互配線１７０６、および第４の相互配線１７０８の一部（たとえば、上部）が露出していることを示す。いくつかの実装形態では、第１の相互配線１７０２、第２の相互配線１７０４、第３の相互配線１７０６、および第４の相互配線１７０８はオフセット埋め込み相互配線（たとえば、オフセット埋め込みトレース）である。
いくつかの実装形態では、オフセット埋め込み相互配線は、誘電体（たとえば、誘電体層）の表面に埋め込まれ、誘電体（たとえば、誘電体層）の表面からずらされた相互配線である。この相互配線は、第１の誘電体層の内側部分に向かってずらされる。いくつかの実装形態では、誘電体層の内側部分は、誘電体の第１の表面（たとえば、上面）と誘電体の第２の表面（たとえば、底面）との間に位置する誘電体層の部分である。いくつかの実装形態では、誘電体層の内側部分は、誘電体層の表面部分を除く誘電体層の任意の部分である。たとえば、誘電体層の内側部分は、誘電体層の中央部分を含んでもよい。
いくつかの実装形態では、オフセット埋め込み相互配線は、誘電体（たとえば、誘電体層）のキャビティが、ずらされた第１の相互配線と誘電体（たとえば、誘電体層）の表面との間に位置するように誘電体の表面に埋め込まれ、誘電体の表面からずらされた相互配線である。たとえば、第１の相互配線１７０２および第２の相互配線１７０４は、誘電体層１７０１の表面１７２０からずらされる。さらに、第１のキャビティ１７２２は、誘電体層１７０１内において第１のオフセット埋め込み相互配線１７０２の上方に形成される。同様に、第２のキャビティ１７２４は、誘電体層１７０１内において第２のオフセット埋め込み相互配線１７０４の上方に形成される。いくつかの実装形態では、埋め込み相互配線を誘電体層１７０１の表面からずらすと、相互配線（たとえば、表面相互配線、埋め込み相互配線）間の距離がさらに長くなり、それによっていくつかの実装形態において互いに隣接する相互配線間で短絡が生じる可能性が低くなる。
いくつかの実装形態では、第５の相互配線１７０３、第６の相互配線１７０５、および第７の相互配線１７０７は誘電体層１７０１の第１の表面（たとえば、上面）から延びる。第５の相互配線１７０３は、第３の相互配線１７０６に結合される。第５の相互配線１７０３は少なくともトレースまたはパッドの一方である。第５の相互配線１７０３は、第３の相互配線１７０６から延び、誘電体層１７０１の第１の表面から外側に離れる方向に延びる。いくつかの実装形態では、第５の相互配線１７０３は、表面相互配線と埋め込み相互配線の組合せである。図１７は、第５の相互配線１７０３の寸法（たとえば、平面断面寸法、横方向寸法、幅）が第３の相互配線１７０６の寸法よりも小さいことを示す。
第７の相互配線１７０７は、第４の相互配線１７０８に結合される。第７の相互配線１７０７は少なくともトレースまたはパッドの一方である。第５の相互配線１７０７は、第４の相互配線１７０８から延び、誘電体層１７０１の第１の表面から外側に離れる方向に延びる。いくつかの実装形態では、第７の相互配線１７０７は、表面相互配線と埋め込み相互配線の組合せである。第６の相互配線１７０５は表面相互配線（たとえば、表面トレース、表面パッド）である。図１７は、第７の相互配線１７０７の寸法（たとえば、平面断面寸法、横方向寸法、幅）が第４の相互配線１７０８の寸法よりも小さいことを示す。図１７は、第５の相互配線１７０３、第６の相互配線１７０５、および第７の相互配線１７０７の一部（たとえば、上部および側部）が露出していることを示す。
図１８は、埋め込み相互配線を含む基板１８００の部分のプロファイル図を示す。図１８に示すように、基板１８００は、誘電体層１８０１と、第１の相互配線１８０２と、第２の相互配線１８０４と、第３の相互配線１８０６と、第４の相互配線１８０８と、第５の相互配線１８０３と、第６の相互配線１８０５と、第７の相互配線１８０７とを含む。第１の相互配線１８０２、第２の相互配線１８０４、第３の相互配線１８０６、および第４の相互配線１８０８は誘電体層１８０１の第１の表面（たとえば、上面）に埋め込まれる。いくつかの実装形態では、第１の相互配線１８０２、第２の相互配線１８０４、第３の相互配線１８０６、および第４の相互配線１８０８は誘電体層１８０１に埋め込まれたトレースである。いくつかの実装形態では、誘電体層１８０１はいくつかの誘電体層を含んでもよい。図１８は、第１の相互配線１８０２、第２の相互配線１８０４、第３の相互配線１８０６、および第４の相互配線１８０８の一部（たとえば、上部）が露出していることを示す。いくつかの実装形態では、第１の相互配線１８０２、第２の相互配線１８０４、第３の相互配線１８０６、および第４の相互配線１８０８はオフセット埋め込み相互配線（たとえば、オフセット埋め込みトレース）である。
いくつかの実装形態では、オフセット埋め込み相互配線は、誘電体（たとえば、誘電体層）の表面に埋め込まれ、誘電体（たとえば、誘電体層）の表面からずらされた相互配線である。この相互配線は、第１の誘電体層の内側部分に向かってずらされる。いくつかの実装形態では、誘電体層の内側部分は、誘電体の第１の表面（たとえば、上面）と誘電体の第２の表面（たとえば、底面）との間に位置する誘電体層の部分である。いくつかの実装形態では、誘電体層の内側部分は、誘電体層の表面部分を除く誘電体層の任意の部分である。たとえば、誘電体層の内側部分は、誘電体層の中央部分を含んでもよい。
いくつかの実装形態では、オフセット埋め込み相互配線は、誘電体（たとえば、誘電体層）のキャビティが、ずらされた第１の相互配線と誘電体（たとえば、誘電体層）の表面との間に位置するように誘電体の表面に埋め込まれ、誘電体の表面からずらされた相互配線である。たとえば、第１の相互配線１８０２および第２の相互配線１８０４は、誘電体層１８０１の表面１８２０からずらされる。さらに、第１のキャビティ１８２２は、誘電体層１８０１内において第１のオフセット埋め込み相互配線１８０２の上方に形成される。同様に、第２のキャビティ１８２４は、誘電体層１８０１内において第２のオフセット埋め込み相互配線１８０４の上方に形成される。いくつかの実装形態では、埋め込み相互配線を誘電体層１８０１の表面からずらすと、相互配線（たとえば、表面相互配線、埋め込み相互配線）間の距離がさらに長くなり、それによっていくつかの実装形態において互いに隣接する相互配線間で短絡が生じる可能性が低くなる。
いくつかの実装形態では、第５の相互配線１８０３、第６の相互配線１８０５、および第７の相互配線１８０７は誘電体層１８０１の第１の表面（たとえば、上面）から延びる。第５の相互配線１８０３は、第３の相互配線１８０６に結合される。第５の相互配線１８０３は少なくともトレースまたはパッドの一方である。第５の相互配線１８０３は、第３の相互配線１８０６から延び、誘電体層１８０１の第１の表面から外側に離れる方向に延びる。いくつかの実装形態では、第５の相互配線１８０３は、表面相互配線と埋め込み相互配線の組合せである。図１８は、第５の相互配線１８０３の寸法（たとえば、横方向寸法、幅）が第３の相互配線１８０６の寸法よりも大きいことを示す。
第７の相互配線１８０７は、第４の相互配線１８０８に結合される。第７の相互配線１８０７は少なくともトレースまたはパッドの一方である。第５の相互配線１８０７は、第４の相互配線１８０８から延び、誘電体層１８０１の第１の表面から外側に離れる方向に延びる。いくつかの実装形態では、第７の相互配線１８０７は、表面相互配線と埋め込み相互配線の組合せである。第６の相互配線１８０５は表面相互配線（たとえば、表面トレース、表面パッド）である。図１８は、第７の相互配線１８０７の寸法（たとえば、横方向寸法、幅）が第４の相互配線１８０８の寸法よりも大きいことを示す。図１８は、第５の相互配線１８０３、第６の相互配線１８０５、および第７の相互配線１８０７の一部（たとえば、上部および側部）が露出していることを示す。
パッドと、埋め込み相互配線と、表面相互配線とを備える例示的な基板
いくつかの実装形態では、基板は、第１の誘電体層の第１の表面（たとえば、上面）上に１つまたは複数のパッドを含んでもよい。１つまたは複数のパッドが埋め込み相互配線および／または表面相互配線に結合されてもよい。図１９は、誘電体層１９０１と、いくつかのパッド（たとえば、第１のパッド１９０２、第２のパッド１９０４、第３のパッド１９０６、第４のパッド１９０８）と、いくつかの表面相互配線（たとえば、第１の表面相互配線１９１２、第２の表面相互配線１９１６）と、いくつかの埋め込み相互配線（たとえば、第１の埋め込み相互配線１９１４、第２の埋め込み相互配線１９１８、第３の埋め込み相互配線１９０５、第４の埋め込み相互配線１９０９）とを含む基板１９００の平面図（たとえば、上面図）を示す。いくつかの実装形態では、パッドは相互配線の一種であることに留意されたい。
表面相互配線は、誘電体層１９０１の第１の表面（たとえば、上面）上に配置される。埋め込み相互配線は、誘電体層１９０１の第１の表面（たとえば、上面）に埋め込まれる。パッド（たとえば、第１のパッド１９０２、第２のパッド１９０４、第３のパッド１９０６、第４のパッド１９０８）は、誘電体層１９０１の表面上に位置する。図１９に示すように、第１の表面相互配線１９１２は、第１のパッド１９０２に結合され、第２の表面相互配線１９１６は第３のパッド１９０６に結合される。図１９は、第１の埋め込み相互配線１９１４が第２のパッド１９０４に結合され、第２の埋め込み相互配線１９１８が第４のパッド１９０８に結合されることをさらに示す。
図１９は、第３の埋め込み相互配線１９０５および第４の埋め込み相互配線１９０９の各々がそれぞれの平面断面寸法を有することを示す。図１９は、第３の埋め込み相互配線１９０５の平面断面寸法がパッド１９０４の平面断面寸法よりも大きいことをさらに示す。同様に、第４の埋め込み相互配線１９０９の平面断面寸法は、パッド１９０８の平面断面寸法よりも大きい。しかし、いくつかの実装形態では、第３の埋め込み相互配線１９０５の平面断面寸法はパッド１９０４の平面断面寸法よりも小さいことがある。同様に、いくつかの実装形態では、第４の埋め込み相互配線１９０９の平面断面寸法はパッド１９０８の平面断面寸法よりも小さいことがある。
いくつかの実装形態では、基板ははんだレジスト層（図示せず）によって覆われてもよい。たとえば、いくつかの実装形態では、はんだレジスト層は誘電体層１９０１および／または埋め込み相互配線のいくつかまたはすべてを覆ってもよい。いくつかの実装形態では、はんだレジスト層は表面相互配線のいくつかまたはすべてを覆ってもよい。
図２０Ａは、誘電体層２００１と、第１のパッド２００２、第２のパッド２００４、第３のパッド２００６、および第４のパッド２００８に結合された埋め込み相互配線（たとえば、第１の埋め込み相互配線２００３、第２の埋め込み相互配線２００５、第３の埋め込み相互配線２００７、第４の埋め込み相互配線２００９）とを含む基板２０００の側面図を示す。いくつかの実装形態では、パッドは相互配線の一種である。いくつかの実装形態では、相互配線は少なくともトレースおよび／またはパッドの一方を含んでもよい。
図２０Ａに示すように、埋め込み相互配線（たとえば、第１の埋め込み相互配線２００３、第２の埋め込み相互配線２００５、第３の埋め込み相互配線２００７、第４の埋め込み相互配線２００９）は誘電体層２００１内に配置される。第１、第２、第３、および第４のパッド２００２、２００４、２００６、２００８はそれぞれ、第１のバンプ２０１２、第２のバンプ２０１４、第３のバンプ２０１６、および第４のバンプ２０１８に結合するように構成される。バンプ２０１２〜１０１８の各々はダイ（たとえば、同じダイまたは異なるダイ）に結合される。図２０Ａは、パッドが、パッドが結合される埋め込み相互配線よりも小さい平面断面寸法（たとえば、横方向寸法、幅）を有することも示す。
図２０Ｂは、いくつかのバンプ２０１２〜１０１８がパッド２００２〜１００８に結合された後の基板を示す。図２０Ｂに示すように、パッドと相互配線（たとえば、表面相互配線、埋め込み相互配線）との間の横方向間隔は、バンプ２０１２〜１０１８（バンプははんだボールを含んでよい）がパッド２００２〜１００８に結合するのを可能にし、一方、互いに隣接する相互配線（たとえば、トレース）の短絡を最低限に抑えならびに／あるいは回避する。
図２０Ｂは、はんだレジスト層２０４０も示す。はんだレジスト層２０４０は、埋め込み相互配線（たとえば、埋め込み相互配線２００３、２００５、２００７、２００９）を覆うように基板上に設けられてもよい。図２０Ｂにさらに示すように、はんだレジスト層２０４０は、表面相互配線およびパッド（たとえば、パッド２００２、２００４、２００６、２００８）が環境に露出するように設けられる。はんだレジスト層２０４０は、１つまたは複数のダイが基板に結合される前に設けられてもよい。いくつかの実装形態では、はんだレジスト層２０４０は省略可能である。
いくつかの実装形態では、１つまたは複数のパッドが埋め込み相互配線および／または表面相互配線に結合されてもよい。図２１Ａは、誘電体層２１０１と、パッド（たとえば、第１のパッド２１０２、第２のパッド２１０４、第３のパッド２１０６、第４のパッド２１０８）と、埋め込み相互配線（たとえば、第１の埋め込み相互配線２１０３、第２の埋め込み相互配線２１０５、第３の埋め込み相互配線２１０７、第４の埋め込み相互配線２１０９）と、表面相互配線（たとえば、第１の表面相互配線２１１０、第２の表面相互配線２１１１）とを含む基板２１００の側面図を示す。いくつかの実装形態では、パッドは相互配線の一種である。いくつかの実装形態では、相互配線は少なくともトレースおよび／またはパッドの一方を含んでもよい。
図２１Ａに示すように、埋め込み相互配線（たとえば、第１の埋め込み相互配線２１０３、第２の埋め込み相互配線２１０５、第３の埋め込み相互配線２１０７、第４の埋め込み相互配線２１０９）は誘電体層２１０１の第１の表面（たとえば、上面）に埋め込まれる。表面相互配線（たとえば、第１の表面相互配線２１１０、第２の表面相互配線２１１１）は、誘電体層２１０１の第１の表面（たとえば、上面）上に配置される。第１、第２、第３、および第４のパッド２１０２、２１０４、２１０６、２１０８は、誘電体層２１０１の第１の表面（たとえば、上面）上に配置される。
第１のパッド２１０２は、第１の埋め込み相互配線２１０３に結合される。第２のパッド２１０４は表面相互配線（図では見えない）に結合される。第３のパッド２１０６は別の表面相互配線（図では見えない）に結合される。第４のパッド２１０８は、第４の埋め込み相互配線２１０９に結合される。第１、第２、第３、および第４のパッド２１０２、２１０４、２１０６、２１０８はそれぞれ、第１のバンプ２１１２、第２のバンプ２１１４、第３のバンプ２１１６、および第４のバンプ２１１８に結合するように構成される。バンプ２１１２〜２１１８の各々はダイ（たとえば、同じダイまたは異なるダイ）に結合される。図２２Ａは、パッドが、パッドが結合される埋め込み相互配線よりも小さい平面断面寸法（たとえば、横方向寸法、幅）を有することも示す。
図２１Ｂは、いくつかのバンプ２１１２〜２１１８がパッド２１０２〜２１０８に結合された後の基板を示す。図２１Ｂに示すように、パッドと相互配線（たとえば、表面相互配線、埋め込み相互配線）との間の横方向間隔は、バンプ２１１２〜２１１８がパッド２１０２〜２１０８に結合するのを可能にし、一方、互いに隣接する相互配線（たとえば、トレース）の短絡を最低限に抑えならびに／あるいは回避する。
図２１Ｂは、はんだレジスト層２１４０も示す。はんだレジスト層２１４０は、埋め込み相互配線（たとえば、埋め込み相互配線２１０３、２１０５、２１０７、２１０９）を覆うように基板上に設けられてもよい。図２１Ｂにさらに示すように、はんだレジスト層２１４０は、表面相互配線およびパッド（たとえば、パッド２１０２、２１０４、２１０６、２１０８）が環境に露出するように設けられる。はんだレジスト層２１４０は、１つまたは複数のダイが基板に結合される前に設けられてもよい。いくつかの実装形態では、はんだレジスト層２１４０は省略可能である。
図２２Ａは、誘電体層２２０１と、第１のパッド２２０２、第２のパッド２２０４、第３のパッド２２０６、および第４のパッド２２０８に結合された埋め込み相互配線（たとえば、第１の埋め込み相互配線２２０３、第２の埋め込み相互配線２２０５、第３の埋め込み相互配線２２０７、第４の埋め込み相互配線２２０９）とを含む基板２２００の側面図を示す。いくつかの実装形態では、パッドは相互配線の一種である。いくつかの実装形態では、相互配線は少なくともトレースおよび／またはパッドの一方を含んでもよい。
図２２Ａに示すように、埋め込み相互配線（たとえば、第１の埋め込み相互配線２２０３、第２の埋め込み相互配線２２０５、第３の埋め込み相互配線２２０７、第４の埋め込み相互配線２２０９）は誘電体層２２０１内に配置される。第１、第２、第３、および第４のパッド２２０２、２２０４、２２０６、２２０８はそれぞれ、第１のバンプ２２１２、第２のバンプ２２１４、第３のバンプ２２１６、および第４のバンプ２２１８に結合するように構成される。バンプ２２１２〜２２１８の各々はダイ（たとえば、同じダイまたは異なるダイ）に結合される。図２２Ａは、第１のオフセット埋め込み相互配線２２２０、第２のオフセット埋め込み相互配線２２２２、第３のオフセット埋め込み相互配線２２２４、第４のオフセット埋め込み相互配線２２２６、第５のオフセット埋め込み相互配線２２２８、および第６のオフセット埋め込み相互配線２２３０も示す。図２２Ａは、パッドが、パッドが結合される埋め込み相互配線よりも小さい平面断面寸法（たとえば、横方向寸法、幅）を有することも示す。
いくつかの実装形態では、オフセット埋め込み相互配線は、誘電体（たとえば、誘電体層）の表面に埋め込まれ、誘電体（たとえば、誘電体層）の表面からずらされた相互配線である。この相互配線は、第１の誘電体層の内側部分に向かってずらされる。図２２Ａに示すように、オフセット埋め込み相互配線２２２０〜２２３０は、誘電体層２２０１に埋め込まれ、誘電体層２２０１の内側部分に向かってずらされる。いくつかの実装形態では、誘電体層の内側部分は、誘電体の第１の表面（たとえば、上面）と誘電体の第２の表面（たとえば、底面）との間に位置する誘電体層の部分である。いくつかの実装形態では、誘電体層の内側部分は、誘電体層の表面部分を除く誘電体層の任意の部分である。たとえば、誘電体層の内側部分は、誘電体層の中央部分を含んでもよい。
いくつかの実装形態では、オフセット埋め込み相互配線は、誘電体（たとえば、誘電体層）のキャビティが、ずらされた第１の相互配線と誘電体（たとえば、誘電体層）の表面との間に位置するように誘電体の表面に埋め込まれ、誘電体の表面からずらされた相互配線である。
図２２Ｂは、いくつかのバンプ２２１２〜２２１８がパッド２２０２〜２２０８に結合された後の基板を示す。図２２Ｂに示すように、パッドと相互配線（たとえば、表面相互配線、埋め込み相互配線）との間の横方向間隔は、バンプ２２１２〜２２１８がパッド２２０２〜２２０８に結合するのを可能にし、一方、互いに隣接する相互配線（たとえば、トレース）の短絡を最低限に抑えならびに／あるいは回避する。いくつかの実装形態では、埋め込み相互配線を誘電体層２２０１の表面からずらすと、相互配線（たとえば、表面相互配線、埋め込み相互配線）および／またはパッド間の距離がさらに長くなり、それによって、はんだがこぼれることに起因して互いに隣接する相互配線および／またはパッド間で短絡が生じる可能性が低くなる。
図２２Ｂは、はんだレジスト層２２４０も示す。はんだレジスト層２２４０は、埋め込み相互配線（たとえば、埋め込み相互配線２２０３、２２０５、２２０７、２２０９）を覆うように基板上に設けられてもよい。図２２Ｂにさらに示すように、はんだレジスト層２２４０は、表面相互配線およびパッド（たとえば、パッド２２０２、２２０４、２２０６、２２０８）が環境に露出するように設けられる。はんだレジスト層２２４０は、１つまたは複数のダイが基板に結合される前に設けられてもよい。いくつかの実装形態では、はんだレジスト層２２４０は省略可能である。
いくつかの実装形態では、１つまたは複数のパッドが埋め込み相互配線および／または表面相互配線に結合されてもよい。図２３Ａは、誘電体層２３０１と、パッド（たとえば、第１のパッド２３０２、第２のパッド２３０４、第３のパッド２３０６、第４のパッド２３０８）と、埋め込み相互配線（たとえば、第１の埋め込み相互配線２３０３、第２の埋め込み相互配線２３０５、第３の埋め込み相互配線２３０７、第４の埋め込み相互配線２３０９）と、表面相互配線（たとえば、第１の表面相互配線２３１０、第２の表面相互配線２３１１）とを含む基板２３００の側面図を示す。いくつかの実装形態では、パッドは相互配線の一種である。いくつかの実装形態では、相互配線は少なくともトレースおよび／またはパッドの一方を含んでもよい。
図２３Ａに示すように、埋め込み相互配線（たとえば、第１の埋め込み相互配線２３０３、第２の埋め込み相互配線２３０５、第３の埋め込み相互配線２３０７、第４の埋め込み相互配線２３０９）は誘電体層２３０１の第１の表面（たとえば、上面）に埋め込まれる。表面相互配線（たとえば、第１の埋め込み相互配線２３１０、第２の埋め込み相互配線２３１１）は、誘電体層２３０１の第１の表面（たとえば、上面）上に配置される。第１、第２、第３、および第４のパッド２３０２、２３０４、２３０６、２３０８は、誘電体層２３０１の第１の表面（たとえば、上面）上に配置される。
図２３Ａは、第１のオフセット埋め込み相互配線２３２０、第２のオフセット埋め込み相互配線２３２２、第３のオフセット埋め込み相互配線２３２４、第４のオフセット埋め込み相互配線２３２６、第５のオフセット埋め込み相互配線２３２８、および第６のオフセット埋め込み相互配線２３３０も示す。図２２Ａは、いくつかの実装形態では、パッドが、パッドが結合される埋め込み相互配線よりも小さい平面断面寸法（たとえば、横方向寸法、幅）を有することも示す。さらに、いくつかの実装形態では、パッドは、パッドが結合される埋め込み相互配線よりも大きい平面断面寸法（たとえば、横方向寸法、幅）を有する。
いくつかの実装形態では、オフセット埋め込み相互配線は、誘電体（たとえば、誘電体層）の表面に埋め込まれ、誘電体（たとえば、誘電体層）の表面からずらされた相互配線である。この相互配線は、第１の誘電体層の内側部分に向かってずらされる。図２３Ａに示すように、オフセット埋め込み相互配線２３２０〜２３３０は、誘電体層２３０１に埋め込まれ、誘電体層２３０１の内側部分に向かってずらされる。いくつかの実装形態では、誘電体層の内側部分は、誘電体の第１の表面（たとえば、上面）と誘電体の第２の表面（たとえば、底面）との間に位置する誘電体層の部分である。いくつかの実装形態では、誘電体層の内側部分は、誘電体層の表面部分を除く誘電体層の任意の部分である。たとえば、誘電体層の内側部分は、誘電体層の中央部分を含んでもよい。
いくつかの実装形態では、オフセット埋め込み相互配線は、誘電体（たとえば、誘電体層）のキャビティが、ずらされた第１の相互配線と誘電体（たとえば、誘電体層）の表面との間に位置するように誘電体の表面に埋め込まれ、誘電体の表面からずらされた相互配線である。
第１のパッド２３０２は、第１の埋め込み相互配線２３０３に結合される。第２のパッド２３０４は表面相互配線（図では見えない）に結合される。第３のパッド２３０６は別の表面相互配線（図では見えない）に結合される。第４のパッド２３０８は、第４の埋め込み相互配線２３０９に結合される。第１、第２、第３、および第４のパッド２３０２、２３０４、２３０６、２３０８はそれぞれ、第１のバンプ２３１２、第２のバンプ２３１４、第３のバンプ２３１６、および第４のバンプ２３１８に結合するように構成される。バンプ２３１２〜２３１８の各々はダイ（たとえば、同じダイまたは異なるダイ）に結合される。
図２３Ｂは、いくつかのバンプ２３１２〜２３１８がパッド２３０２〜２３０８に結合された後の基板を示す。図２３Ｂに示すように、パッドと相互配線（たとえば、表面相互配線、埋め込み相互配線）との間の横方向間隔は、バンプ２３１２〜２３１８がパッド２３０２〜２３０８に結合するのを可能にし、一方、互いに隣接する相互配線（たとえば、トレース）の短絡を最低限に抑えならびに／あるいは回避する。いくつかの実装形態では、埋め込み相互配線を誘電体層２３０１の表面からずらすと、相互配線（たとえば、表面相互配線、埋め込み相互配線）および／またはパッド間の距離がさらに長くなり、それによって、はんだがこぼれることに起因して互いに隣接する相互配線および／またはパッド間で短絡が生じる可能性が低くなる。
図２３Ｂは、はんだレジスト層２３４０も示す。はんだレジスト層２３４０は、埋め込み相互配線（たとえば、埋め込み相互配線２３０３、２３０５、２３０７、２３０９）を覆うように基板上に設けられてもよい。図２３Ｂにさらに示すように、はんだレジスト層２３４０は、表面相互配線およびパッド（たとえば、パッド２３０２、２３０４、２３０６、２３０８）が環境に露出するように設けられる。はんだレジスト層２３４０は、１つまたは複数のダイが基板に結合される前に設けられてもよい。いくつかの実装形態では、はんだレジスト層２３４０は省略可能である。
図１７、図１８、図１９、図２０Ａおよび図２０Ｂ、図２１Ａおよび図２１Ｂ、図２２Ａおよび図２２Ｂ、ならびに／あるいは図２３Ａおよび図２３Ｂにおける相互配線、トレース、および／またはビアの構成、位置、および／または配置が例示的なものにすぎないことに留意されたい。基板は、相互配線、トレース、および／またはビア用の異なる構成、位置、および配置を有するように再構成されてもよい。
［パッドと、埋め込み相互配線と、表面相互配線とを備える例示的な基板］
いくつかの実装形態では、基板は、第１の誘電体層の第１の表面（たとえば、上面）上に１つまたは複数のパッドを含んでもよい。１つまたは複数のパッドが埋め込み相互配線および／または表面相互配線に結合されてもよい。図２４は、誘電体層２４０１と、いくつかのパッド（たとえば、第１のパッド２４０２、第２のパッド２４０４、第３のパッド２４０６、第４のパッド２４０８、第５のパッド２４１５、第６のパッド２４２８）と、いくつかの表面相互配線（たとえば、第１の表面相互配線２４１２、第２の表面相互配線２４１６）と、いくつかの埋め込み相互配線（たとえば、第１の埋め込み相互配線２４１４、第２の埋め込み相互配線２４１８、第３の埋め込み相互配線２４０５、第４の埋め込み相互配線２４２９）とを含む基板２４００の平面図（たとえば、上面図）を示す。いくつかの実装形態では、パッドは相互配線の一種であることに留意されたい。
表面相互配線は、誘電体層２４０１の第１の表面（たとえば、上面）上に配置される。埋め込み相互配線は、誘電体層２４０１の第１の表面（たとえば、上面）に埋め込まれる。パッド（たとえば、第１のパッド２４０２、第２のパッド２４０４、第３のパッド２４０６、第４のパッド２４０８）は、誘電体層２４０１の表面上に位置する。図２４に示すように、第１の表面相互配線２４１２は、第１のパッド２４０２に結合され、第２の表面相互配線２４１６は第３のパッド２４０６に結合される。図２４は、第１の埋め込み相互配線２４１４が第２のパッド２４０４に結合され、第２の埋め込み相互配線２４１８が第４のパッド２４０８に結合されることをさらに示す。
図２４は、パッドのいくつかが相互配線（たとえば、表面相互配線、埋め込み相互配線）からずらされることを示す。たとえば、パッド２４１５は表面相互配線２４２０からずらされる。別の例では、パッド２４０８は埋め込み相互配線２４０９からずらされる。さらに別の例では、パッド２４２８は埋め込み相互配線２４２９からずらされる。
図２４は、第３の埋め込み相互配線２４０５および第４の埋め込み相互配線２４０９の各々がそれぞれの平面断面寸法を有することを示す。図２４は、第３の埋め込み相互配線２４０５の平面断面寸法がパッド２４０４の平面断面寸法よりも大きいことをさらに示す。同様に、第４の埋め込み相互配線２４０９の平面断面寸法は、パッド２４０８の平面断面寸法よりも大きい。しかし、いくつかの実装形態では、第３の埋め込み相互配線２４０５の平面断面寸法はパッド２４０４の平面断面寸法よりも小さいことがある。同様に、いくつかの実装形態では、第４の埋め込み相互配線２４０９の平面断面寸法はパッド２４０８の平面断面寸法よりも小さいことがある。
いくつかの実装形態では、基板ははんだレジスト層（図示せず）によって覆われてもよい。たとえば、いくつかの実装形態では、はんだレジスト層は誘電体層２４０１および／または埋め込み相互配線のいくつかまたはすべてを覆ってもよい。いくつかの実装形態では、はんだレジスト層は表面相互配線のいくつかまたはすべてを覆ってもよい。
図２４における相互配線、トレース、および／またはビアの構成、位置、および／または配置が例示的なものにすぎないことに留意されたい。基板は、相互配線、トレース、および／またはビア用の異なる構成、位置、および配置を有するように再構成されてもよい。
［パッドと、埋め込み相互配線と、表面相互配線とを備える例示的な基板］
図２５は、埋め込み相互配線を含む基板２５００の部分のプロファイル図を示す。図２５に示すように、基板２５００は、誘電体層２５０１と、第１の相互配線２５０２と、第２の相互配線２５０４と、第３の相互配線２５０６と、第４の相互配線２５０８と、第５の相互配線２５０３と、第６の相互配線２５０５と、第７の相互配線２５０７とを含む。第１の相互配線２５０２、第２の相互配線２５０４、第３の相互配線２５０６、および第４の相互配線２５０８は誘電体層２５０１の第１の表面（たとえば、上面）に埋め込まれる。いくつかの実装形態では、第１の相互配線２５０２、第２の相互配線２５０４、第３の相互配線２５０６、および第４の相互配線２５０８は誘電体層２５０１に埋め込まれたトレースである。いくつかの実装形態では、誘電体層２５０１はいくつかの誘電体層を含んでもよい。図２５は、第１の相互配線２５０２、第２の相互配線２５０４、第３の相互配線２５０６、および第４の相互配線２５０８の一部（たとえば、上部）が露出していることを示す。いくつかの実装形態では、第１の相互配線２５０２、第２の相互配線２５０４、第３の相互配線２５０６、および第４の相互配線２５０８はオフセット埋め込み相互配線（たとえば、オフセット埋め込みトレース）である。
いくつかの実装形態では、オフセット埋め込み相互配線は、誘電体（たとえば、誘電体層）の表面に埋め込まれ、誘電体（たとえば、誘電体層）の表面からずらされた相互配線である。この相互配線は、第１の誘電体層の内側部分に向かってずらされる。いくつかの実装形態では、誘電体層の内側部分は、誘電体の第１の表面（たとえば、上面）と誘電体の第２の表面（たとえば、底面）との間に位置する誘電体層の部分である。いくつかの実装形態では、誘電体層の内側部分は、誘電体層の表面部分を除く誘電体層の任意の部分である。たとえば、誘電体層の内側部分は、誘電体層の中央部分を含んでもよい。
いくつかの実装形態では、オフセット埋め込み相互配線は、誘電体（たとえば、誘電体層）のキャビティが、ずらされた第１の相互配線と誘電体（たとえば、誘電体層）の表面との間に位置するように誘電体の表面に埋め込まれ、誘電体の表面からずらされた相互配線である。たとえば、第１の相互配線２５０２および第２の相互配線２５０４は、誘電体層２５０１の表面２５２０からずらされる。さらに、第１のキャビティ２５２２は、誘電体層２５０１内において第１のオフセット埋め込み相互配線２５０２の上方に形成される。同様に、第２のキャビティ２５２４は、誘電体層２５０１内において第２のオフセット埋め込み相互配線２５０４の上方に形成される。いくつかの実装形態では、埋め込み相互配線を誘電体層２５０１の表面からずらすと、相互配線（たとえば、表面相互配線、埋め込み相互配線）間の距離がさらに長くなり、それによっていくつかの実装形態において互いに隣接する相互配線間で短絡が生じる可能性が低くなる。
いくつかの実装形態では、第５の相互配線２５０３、第６の相互配線２５０５、および第７の相互配線２５０７は誘電体層２５０１の第１の表面（たとえば、上面）から延びる。第５のパッド２５０３は、第３の相互配線２５０６に結合される。第５の相互配線２５０３は少なくともトレースまたはパッドの一方である。第５の相互配線２５０３は、第３の相互配線２５０６から延び、誘電体層２５０１の第１の表面から外側に離れる方向に延びる。いくつかの実装形態では、第５の相互配線２５０３は、表面相互配線と埋め込み相互配線の組合せである。図２５は、相互配線２５０３が相互配線２５０６からずらされることを示す。詳細には、相互配線２５０３は部分的に垂直に相互配線２５０６と重なる。
第７の相互配線２５０７は、第４の相互配線２５０８に結合される。第７の相互配線２５０７は少なくともトレースまたはパッドの一方である。第５の相互配線２５０７は、第４の相互配線２５０８から延び、誘電体層２５０１の第１の表面から外側に離れる方向に延びる。いくつかの実装形態では、第７の相互配線２５０７は、表面相互配線と埋め込み相互配線の組合せである。第６の相互配線２５０５は表面相互配線（たとえば、表面トレース、表面パッド）である。図２５は、第７の相互配線２５０７の寸法（たとえば、平面断面寸法、横方向寸法、幅）が第４の相互配線２５０８の寸法よりも小さいことを示す。図２５は、第５の相互配線２５０３、第６の相互配線２５０５、および第７の相互配線２５０７の一部（たとえば、上部および側部）が露出していることを示す。図２５に示すように、第７の相互配線２５０７は第４の相互配線２５０８と垂直に重なる。
図２６は、埋め込み相互配線を含む基板２６００の部分のプロファイル図を示す。図２６に示すように、基板２６００は、誘電体層２６０１と、第１の相互配線２６０２と、第２の相互配線２６０４と、第３の相互配線２６０６と、第４の相互配線２６０８と、第５の相互配線２６０３と、第６の相互配線２６０５と、第７の相互配線２６０７とを含む。第１の相互配線２６０２、第２の相互配線２６０４、第３の相互配線２６０６、および第４の相互配線２６０８は誘電体層２６０１の第１の表面（たとえば、上面）に埋め込まれる。いくつかの実装形態では、第１の相互配線２６０２、第２の相互配線２６０４、第３の相互配線２６０６、および第４の相互配線２６０８は誘電体層２６０１に埋め込まれたトレースである。いくつかの実装形態では、誘電体層２６０１はいくつかの誘電体層を含んでもよい。図２６は、第１の相互配線２６０２、第２の相互配線２６０４、第３の相互配線２６０６、および第４の相互配線２６０８の一部（たとえば、上部）が露出していることを示す。いくつかの実装形態では、第１の相互配線２６０２、第２の相互配線２６０４、第３の相互配線２６０６、および第４の相互配線２６０８はオフセット埋め込み相互配線（たとえば、オフセット埋め込みトレース）である。
いくつかの実装形態では、オフセット埋め込み相互配線は、誘電体（たとえば、誘電体層）の表面に埋め込まれ、誘電体（たとえば、誘電体層）の表面からずらされた相互配線である。この相互配線は、第１の誘電体層の内側部分に向かってずらされる。いくつかの実装形態では、誘電体層の内側部分は、誘電体の第１の表面（たとえば、上面）と誘電体の第２の表面（たとえば、底面）との間に位置する誘電体層の部分である。いくつかの実装形態では、誘電体層の内側部分は、誘電体層の表面部分を除く誘電体層の任意の部分である。たとえば、誘電体層の内側部分は、誘電体層の中央部分を含んでもよい。
いくつかの実装形態では、オフセット埋め込み相互配線は、誘電体（たとえば、誘電体層）のキャビティが、ずらされた第１の相互配線と誘電体（たとえば、誘電体層）の表面との間に位置するように誘電体の表面に埋め込まれ、誘電体の表面からずらされた相互配線である。たとえば、第１の相互配線２６０２および第２の相互配線２６０４は、誘電体層２６０１の表面２６２０からずらされる。さらに、第１のキャビティ２６２２は、誘電体層２６０１内において第１のオフセット埋め込み相互配線２６０２の上方に形成される。同様に、第２のキャビティ２６２４は、誘電体層２６０１内において第２のオフセット埋め込み相互配線２６０４の上方に形成される。いくつかの実装形態では、埋め込み相互配線を誘電体層２６０１の表面からずらすと、相互配線（たとえば、表面相互配線、埋め込み相互配線）間の距離がさらに長くなり、それによっていくつかの実装形態において互いに隣接する相互配線間で短絡が生じる可能性が低くなる。
いくつかの実装形態では、第５の相互配線２６０３、第６の相互配線２６０５、および第７の相互配線２６０７は誘電体層２６０１の第１の表面（たとえば、上面）から延びる。第５の相互配線２６０３は、第３の相互配線２６０６に結合される。第５の相互配線２６０３は少なくともトレースまたはパッドの一方である。第５の相互配線２６０３は、第３の相互配線２６０６から延び、誘電体層２６０１の第１の表面から外側に離れる方向に延びる。いくつかの実装形態では、第５の相互配線２６０３は、表面相互配線と埋め込み相互配線の組合せである。図２６は、相互配線２６０３が相互配線２６０６からずらされることを示す。詳細には、相互配線２６０３は部分的に垂直に相互配線２６０６と重なる。
第７のパッド２６０７は、第４の相互配線２６０８に結合される。第７の相互配線２６０７は少なくともトレースまたはパッドの一方である。第５の相互配線２６０７は、第４の相互配線２６０８から延び、誘電体層２６０１の第１の表面から外側に離れる方向に延びる。いくつかの実装形態では、第７の相互配線２６０７は、表面相互配線と埋め込み相互配線の組合せである。第６の相互配線２６０５は表面相互配線（たとえば、表面トレース、表面パッド）である。図２６は、第７の相互配線２６０７の寸法（たとえば、横方向寸法、幅）が第４の相互配線２６０８の寸法よりも大きいことを示す。図２６は、第５の相互配線２６０３、第６の相互配線２６０５、および第７の相互配線２６０７の一部（たとえば、上部および側部）が露出していることを示す。図２６は、第７の相互配線２６０７が少なくとも部分的に第４の相互配線２６０８と垂直方向において重なることも示す。
いくつかの実装形態では、２つの隣接する表面相互配線間（たとえば、表面パッドと表面トレースとの間）の横方向間隔は約３０マイクロメートル（μｍ）以下である。いくつかの実装形態では、間隔（たとえば、横方向間隔）は、２つの隣接する相互配線（たとえば、２つの隣接するトレース）の縁部間の距離を定める。いくつかの実装形態では、隣接する埋め込み相互配線と隣接する表面相互配線（たとえば、パッドと埋め込みトレース）との間の横方向間隔は約１０マイクロメートル（μｍ）以下である。
いくつかの実装形態では、２つの隣接する表面相互配線間（たとえば、表面パッドと表面トレースとの間）の横方向間隔は約１５マイクロメートル（μｍ）以下である。いくつかの実装形態では、間隔（たとえば、横方向間隔）は、２つの隣接する相互配線（たとえば、２つの隣接するトレース）の縁部間の距離を定める。いくつかの実装形態では、隣接する埋め込み相互配線と隣接する表面相互配線（たとえば、パッドと埋め込みトレース）との間の横方向間隔は約５マイクロメートル（μｍ）以下である。
図１７、図１８、図１９、図２０Ａおよび図２０Ｂ、図２１Ａおよび図２１Ｂ、図２２Ａおよび図２２Ｂ、図２３Ａおよび図２３Ｂ、図２４、図２５、ならびに／あるいは図２６に示す基板が、いくつかの実装形態では図１４Ａ〜図１４Ｇ、図１５、および／または図１６において図示し説明しているシーケンスおよび方法を使用して提供され作製され得ることに留意されたい。
［例示的な電子デバイス］
図２７は、上述した基板、半導体デバイス、集積回路、ダイ、インターポーザ、またはパッケージのうちのいずれかと一体化され得る様々な電子デバイスを示す。たとえば、携帯電話２７０２、ラップトップコンピュータ２７０４、および固定位置端末２７０６は、本明細書に記載のように、集積回路（ＩＣ）２７００を含むことができる。ＩＣ２７００は、たとえば、本明細書において説明される集積回路、ダイ、またはパッケージのうちのいずれかとすることができる。図２７に示すデバイス２７０２、２７０４、２７０６は、単なる例示である。他の電子デバイスはまた、限定はされないが、モバイルデバイス、ハンドヘルドパーソナル通信システム（ＰＣＳ，ｐｅｒｓｏｎａｌ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｙｓｔｅｍ）ユニット、携帯情報端末などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、メータ読取り機器などの固定位置データユニット、通信デバイス、スマートフォン、タブレットコンピュータ、またはデータもしくはコンピュータ命令を記憶し、もしくは取り出す任意の他のデバイス、またはそれらの任意の組合せを含む、ＩＣ２７００を特徴とし得る。
図３、図４、図５、図６、図７、図８、図９、図１０Ａおよび図１０Ｂ、図１１Ａおよび図１１Ｂ、図１２Ａおよび１２Ｂ、図１３Ａおよび図１３Ｂ、図１４Ａ〜図１４Ｇ、図１５、図１６、図１７、図１８、図１９、図２０Ａおよび図２０Ｂ、図２１Ａおよび図２１Ｂ、図２２Ａおよび図２２Ｂ、図２３Ａおよび図２３Ｂ、図２４、図２５、図２６、ならびに／あるいは図２７に示した構成要素、ステップ、特徴、および／または機能のうちの１つまたは複数は、単一の構成要素、ステップ、特徴、または機能に再構成されならびに／あるいは組み合わされ、あるいはいくつかの構成要素、ステップ、または機能において具現化され得る。追加の要素、構成要素、ステップ、および／または機能は、また、本発明から逸脱することなく加えられ得る。
「例示的」という用語は、本明細書では「一例、事例、または実例として役立つ」ことを意味するように使用される。「例示的」として本明細書に記載の任意の実装形態または様態は、必ずしも本開示の他の態様よりも好ましいまたは有利であると解釈されるべきではない。同様に、「諸態様」という用語は、本開示のすべての態様が、論じられる特徴、利点、または動作のモードを含むことを必要としない。「結合された」という用語は、本明細書では、２つの物体の間の直接的または間接的な結合を指すために使用されている。たとえば、物体Ａが物体Ｂに物理的に接触し、物体Ｂが物体Ｃに接触した場合、それらが互いに直接物理的に接触していない場合でも、物体ＡおよびＣは、依然として互いに結合されたと考えられ得る。
いくつかの実装形態では、「基板の表面」という用語は、基板にキャビティが形成される前の基板の表面を意味するものとする。いくつかの実装形態では、「誘電体の表面」という用語は、誘電体にキャビティが形成される前の誘電体の表面を意味するものとする。
また、実施形態は、フローチャート、流れ図、構造図、またはブロック図として示されるプロセスとして説明される場合があることに留意されたい。フローチャートは動作を順次プロセスとして説明する場合があるが、動作の多くは並行してまたは同時に実行することができる。さらに、動作の順序は並び替えることができる。プロセスは、その動作が完了したときに終了する。
本明細書に記載の本発明の様々な特徴は、本発明から逸脱することなく、異なるシステムで実施され得る。本開示の前述の態様は、単に例であり、本発明を限定するものとして解釈されるべきではないことに留意すべきである。本開示の態様の説明は、例示であることを意図しており、特許請求の範囲を限定することを意図していない。そのように、本教示は、他のタイプの装置に容易に適用され得、多くの代替、修正、および変形が、当業者には明らかとなるであろう。
１００ 基板
１０２ 誘電体層
１０４ 第１の相互配線
１０６ 第２の相互配線
１０８ 第３の相互配線
１１０ 第４の相互配線
１１２ 第１のパッド
１１６ 第２のパッド
１２０ 第３のパッド
１２２ 第４のパッド
１２４ 第５のパッド
１２６ 第６のパッド
１３０ 第１のはんだレジスト層
１３２ 第２のはんだレジスト層
２００ 基板
２０２ 誘電体層
２０４ 第１の相互配線
２０６ 第２の相互配線
２０８ 第３の相互配線
２１０ 第４の相互配線
２１２ 第１のパッド
２１６ 第２のパッド
２２０ 第３のパッド
２２２ 第４のパッド
２２４ 第５のパッド
２２６ 第６のパッド
２３０ 第１のはんだレジスト層
２３２ 第２のはんだレジスト層
３００ 基板
３０２ 第１の相互配線
３０３ 第６の相互配線
３０４ 第２の相互配線
３０５ 第７の相互配線
３０６ 第３の相互配線
３０７ 第８の相互配線
３０８ 第４の相互配線
３０９ 第９の相互配線
３１０ 第５の相互配線
３１１ 第１０の相互配線
３１２ 第１のパッド
３１３ 第１１のパッド
３１６ 第２のパッド
３２０ 第３のパッド
３２２ 第１のはんだレジスト層
３２４ 第５のパッド
３２６ 第６のパッド
３３０ 第１のはんだレジスト層
３３２ 第２のはんだレジスト層
４００ 基板
４０１ 誘電体層
４０２ 第１の相互配線
４０３ 第３の相互配線
４０４ 第２の相互配線
４０５ 第４の相互配線
４０７ 第５の相互配線
４１０ 横方向間隔
４１２ 横方向間隔
５００ 基板
５０１ 誘電体層
５０２ 第１の相互配線
５０３ 第６の相互配線
５０４ 第２の相互配線
５０５ 第７の相互配線
５０６ 第３の相互配線
５０７ 第８の相互配線
５０８ 第４の相互配線
５０９ 第９の相互配線
５１０ 第５の相互配線
５１１ 第１０の相互配線
５１２ 第１のパッド
５１３ 第１１の相互配線
５１６ 第２のパッド
５２０ 第３のパッド
５２２ 第４のパッド
５２４ 第５のパッド
５２６ 第６のパッド
５３０ 第１のはんだレジスト層
５３２ 第２のはんだレジスト層
６００ 基板
６０１ 誘電体層
６０２ 第１のオフセット埋め込み相互配線
６０３ 第３の相互配線
６０４ 第２のオフセット埋め込み相互配線
６０５ 第４の相互配線
６０７ 第５の相互配線
６１０ 横方向間隔
６１２ 横方向間隔
６２０ 表面
６２２ 第１のキャビティ
６２４ 第２のキャビティ
７００ 基板
７０１ 第１の誘電体層
７０２ 第１の相互配線
７０３ 第２の誘電体層
７０４ 第２の相互配線
７０５ 第３の誘電体層
７０６ 第３の相互配線
７０８ 第４の相互配線
７１０ 第５の相互配線
７１２ 第６の相互配線
７１４ 第７の相互配線
７１６ 第８の相互配線
７１８ 第９の相互配線
７２０ 第１０の相互配線
７２２ 第１１の相互配線
８００ 基板
８０１ 第１の誘電体層
８０２ 第１の相互配線
８０３ 第２の誘電体層
８０４ 第２の相互配線
８０５ 第３の誘電体層
８０６ 第３の相互配線
８０８ 第４の相互配線
８１０ 第５の相互配線
８１２ 第６の相互配線
８１４ 第７の相互配線
８１６ 第８の相互配線
８１８ 第９の相互配線
８２０ 第１０の相互配線
８２２ 第１１の相互配線
９００ 基板
９０１ 誘電体層
９０２ 第１のパッド
９０４ 第２のパッド
９０６ 第３のパッド
９０８ 第４のパッド
９１２ 第１の表面相互配線
９１４ 第１の埋め込み相互配線
９１６ 第２の表面相互配線
９１８ 第２の埋め込み相互配線
１０００ 基板
１００１ 誘電体層
１００２ 第１のパッド
１００４ 第２のパッド
１００６ 第３のパッド
１００８ 第４のパッド
１０１２ 第１のバンプ
１０１４ 第２のバンプ
１０１６ 第３のバンプ
１０１８ 第４のバンプ
１０４０ はんだレジスト層
１１００ 基板
１１０１ 誘電体層
１１０２ 第１のパッド
１１０３ 第１の埋め込み相互配線
１１０４ 第２のパッド
１１０６ 第３のパッド
１１０８ 第４のパッド
１１０９ 第４の埋め込み相互配線
１１１２ 第１のバンプ
１１１４ 第２のバンプ
１１１６ 第３のバンプ
１１１８ 第４のバンプ
１１４０ はんだレジスト層
１２００ 基板
１２０１ 誘電体層
１２０２ 第１のパッド
１２０４ 第２のパッド
１２０６ 第３のパッド
１２０８ 第４のパッド
１２１２ 第１のバンプ
１２１４ 第２のバンプ
１２１６ 第３のバンプ
１２１８ 第４のバンプ
１２２０ 第１のオフセット埋め込み相互配線
１２２２ 第２のオフセット埋め込み相互配線
１２２４ 第３のオフセット埋め込み相互配線
１２２６ 第４のオフセット埋め込み相互配線
１２２８ 第５のオフセット埋め込み相互配線
１２３０ 第６のオフセット埋め込み相互配線
１２４０ はんだレジスト層
１３００ 基板
１３０１ 誘電体層
１３０２ 第１のパッド
１３０３ 第１の埋め込み相互配線
１３０４ 第２のパッド
１３０６ 第３のパッド
１３０８ 第４のパッド
１３０９ 第４の埋め込み相互配線
１３１２ 第１のバンプ
１３１４ 第２のバンプ
１３１６ 第３のバンプ
１３１８ 第４のバンプ
１３２０ 第１のオフセット埋め込み相互配線
１３２２ 第２のオフセット埋め込み相互配線
１３２４ 第３のオフセット埋め込み相互配線
１３２６ 第４のオフセット埋め込み相互配線
１３２８ 第５のオフセット埋め込み相互配線
１３３０ 第６のオフセット埋め込み相互配線
１３４０ はんだレジスト層
１４００ キャリア基板
１４０１ キャリアコア
１４０２ 第１のキャリア金属層
１４０４ 第２の金属層
１４０６ 第１のシード層
１４０８ 第２のシード層
１４１０ 第１のフォトレジスト層
１４１２ 第２のフォトレジスト層
１４１３ 第１のキャビティ
１４１４ 第１の金属層
１４１５ 第２のキャビティ
１４１６ 第２の金属層
１４２０ 第１の誘電体層
１４２２ 金属層
１４２４ 第２の誘電体層
１４２６ 金属層
１４３１ ビアキャビティ
１４３３ ビアキャビティ
１４３８ パッド
１４４０ パッド
１４４２ 第３の誘電体層
１４４４ 第４の誘電体層
１４４６ 第５の誘電体層
１４４８ 金属層
１４５０ 第６の誘電体層
１４５１ キャビティ
１４５２ 金属層
１４５３ キャビティ
１４６０ 第１の基板
１４６２ 第２の基板
１４６４ 第３の基板
１４７０ 第２のフォトレジスト層
１４７１ ビアキャビティ
１４７２ 第２のフォトレジスト層
１４７４ 相互配線
１４７５ キャビティ
１４７６ ビア
１４７７ パッド
１４７８ ビアパッド
１４９０ 相互配線
１４９１ パッド
１４９８ 第１のはんだレジスト層
１４９９ 第２のはんだレジスト層
１５９０ 相互配線
１５９１ パッド
１５９８ 第１のはんだレジスト層
１５９９ 第２のはんだレジスト層
１７００ 基板
１７０１ 誘電体層
１７０２ 第１のオフセット埋め込み相互配線
１７０３ 第５の相互配線
１７０４ 第２のオフセット埋め込み相互配線
１７０５ 第６の相互配線
１７０６ 第３の相互配線
１７０７ 第５の相互配線
１７０８ 第４の相互配線
１７２０ 表面
１７２２ 第１のキャビティ
１７２４ 第２のキャビティ
１８００ 基板
１８０１ 誘電体層
１８０２ 第１のオフセット埋め込み相互配線
１８０３ 第５の相互配線
１８０４ 第２のオフセット埋め込み相互配線
１８０５ 第６の相互配線
１８０６ 第３の相互配線
１８０７ 第７の相互配線
１８０８ 第４の相互配線
１８２０ 表面
１８２２ 第１のキャビティ
１８２４ 第２のキャビティ
１９００ 基板
１９０１ 誘電体層
１９０２ 第１のパッド
１９０４ 第２のパッド
１９０５ 第３の埋め込み相互配線
１９０６ 第３のパッド
１９０８ 第４のパッド
１９０９ 第４の埋め込み相互配線
１９１２ 第１の表面相互配線
１９１４ 第１の埋め込み相互配線
１９１６ 第２の表面相互配線
１９１８ 第２の埋め込み相互配線
２０００ 基板
２００１ 誘電体層
２００２ 第１のパッド
２００４ 第２のパッド
２００６ 第３のパッド
２００８ 第４のパッド
２０１２ 第１のバンプ
２０１４ 第２のバンプ
２０１６ 第３のバンプ
２０１８ 第４のバンプ
２０４０ はんだレジスト層
２１００ 基板
２１０１ 誘電体層
２１０２ 第１のパッド
２１０３ 第１の埋め込み相互配線
２１０４ 第２のパッド
２１０６ 第３のパッド
２１０８ 第４のパッド
２１０９ 第４の埋め込み相互配線
２１１２ 第１のバンプ
２１１４ 第２のバンプ
２１１６ 第３のバンプ
２１１８ 第４のバンプ
２１４０ はんだレジスト層
２２００ 基板
２２０１ 誘電体層
２２０２ 第１のパッド
２２０４ 第２のパッド
２２０６ 第３のパッド
２２０８ 第４のパッド
２２１２ 第１のバンプ
２２１４ 第２のバンプ
２２１６ 第３のバンプ
２２１８ 第４のバンプ
２２２０ 第１のオフセット埋め込み相互配線
２２２２ 第２のオフセット埋め込み相互配線
２２２４ 第３のオフセット埋め込み相互配線
２２２６ 第４のオフセット埋め込み相互配線
２２２８ 第５のオフセット埋め込み相互配線
２２３０ 第６のオフセット埋め込み相互配線
２２４０ はんだレジスト層
２３００ 基板
２３０１ 誘電体層
２３０２ 第１のパッド
２３０３ 第１の埋め込み相互配線
２３０４ 第２のパッド
２３０６ 第３のパッド
２３０８ 第４のパッド
２３０９ 第４の埋め込み相互配線
２３１２ 第１のバンプ
２３１４ 第２のバンプ
２３１６ 第３のバンプ
２３１８ 第４のバンプ
２３２０ 第１のオフセット埋め込み相互配線
２３２２ 第２のオフセット埋め込み相互配線
２３２４ 第３のオフセット埋め込み相互配線
２３２６ 第４のオフセット埋め込み相互配線
２３２８ 第５のオフセット埋め込み相互配線
２３３０ 第６のオフセット埋め込み相互配線
２３４０ はんだレジスト層
２４００ 基板
２４０１ 誘電体層
２４０２ 第１のパッド
２４０４ 第２のパッド
２４０５ 第３の埋め込み相互配線
２４０６ 第３のパッド
２４０８ 第４のパッド
２４０９ 埋め込み相互配線
２４１２ 第１の表面相互配線
２４１４ 第１の埋め込み相互配線
２４１５ 第５のパッド
２４１６ 第２の表面相互配線
２４１８ 第２の埋め込み相互配線
２４２０ 表面相互配線
２４２８ パッド
２４２９ 埋め込み相互配線
２５００ 基板
２５０１ 誘電体層
２５０２ 第１のオフセット埋め込み相互配線
２５０３ 第５の相互配線
２５０４ 第２のオフセット埋め込み相互配線
２５０５ 第６の相互配線
２５０６ 第３の相互配線
２５０７ 第５の相互配線
２５０８ 第４の相互配線
２５２０ 表面
２５２２ 第１のキャビティ
２５２４ 第２のキャビティ
２６００ 基板
２６０２ 第１のオフセット埋め込み相互配線
２６０３ 第５の相互配線
２６０４ 第２のオフセット埋め込み相互配線
２６０５ 第６の相互配線
２６０６ 第３の相互配線
２６０７ 第５の相互配線
２６０８ 第４の相互配線
２６２０ 表面
２６２２ 第１のキャビティ
２６２４ 第２のキャビティ
２７０２ デバイス
２７０２ 携帯電話
２７０４ ラップトップコンピュータ
２７０６ 固定位置端末

Claims (30)

  1. 第１の表面と第２の表面とを備える第１の誘電体層と、
    前記第１の誘電体層に埋め込まれていて、第１の側面と第２の側面とを備える第１の相互配線であって、前記第１の側面が前記第１の誘電体層に囲まれていて、前記第２の側面の少なくとも一部が前記第１の誘電体層に接触していない、第１の相互配線と、
    前記第１の誘電体層の前記第１の表面を横切って前記第１の相互配線の前記第２の側面に至り、前記第１の相互配線と重なる第１のキャビティと、
    第３の側面と第４の側面とを備える第２の相互配線であって、前記第３の側面が前記第１の誘電体層の前記第１の表面に結合されている、第２の相互配線とを備える基板。
  2. 前記第１の誘電体層に埋め込まれていて、第５の側面と第６の側面とを備える第３の相互配線であって、前記第５の側面が前記第１の誘電体層に囲まれていて、前記第６の側面の少なくとも一部が前記第１の誘電体層に接触していない、第３の相互配線と、
    前記第１の誘電体層の前記第１の表面を横切って前記第３の相互配線の前記第６の側面に至り、前記第３の相互配線と重なる第２のキャビティと、
    前記第１の誘電体層の前記第１の表面上の第４の相互配線であって、第７の側面と第８の側面とを含み、前記第７の側面が前記第１の誘電体層の前記第１の表面に結合されている、第４の相互配線とをさらに備える請求項１に記載の基板。
  3. 前記第１の相互配線と前記第３の相互配線との間の横方向間隔が約３０μｍ以下である、請求項２に記載の基板。
  4. 前記第１の相互配線と前記第２の相互配線との間の横方向間隔が約１０μｍ以下であり、前記第１の相互配線と前記第２の相互配線が互いに隣接する相互配線である、請求項１に記載の基板。
  5. 前記第１の誘電体層の前記第１の表面上の第３の相互配線であって、前記第１の相互配線に結合された第３の相互配線と、
    前記第１の誘電体層の前記第１の表面上の第４の相互配線であって、前記第２の相互配線に結合された第４の相互配線とをさらに備える請求項１に記載の基板。
  6. 前記第３の相互配線および前記第４の相互配線がパッドである、請求項５に記載の基板。
  7. 前記第１の相互配線および前記第２の相互配線がトレースである、請求項１に記載の基板。
  8. 第２の誘電体層をさらに備える請求項１に記載の基板。
  9. 前記基板が、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項１に記載の基板。
  10. 基板を作製するための方法であって、
    第１の表面と第２の表面とを備える第１の誘電体層を形成するステップと、
    前記第１の誘電体層の内側に第１の相互配線を形成するステップであって、
    前記第１の相互配線の第１の側面が前記第１の誘電体層に囲まれるように前記第１の誘電体層内に前記第１の相互配線の第１の側面を形成するステップと、
    前記第１の相互配線の第２の側面の少なくとも一部が前記第１の誘電体層に接触しないように前記第１の誘電体層内に前記第１の相互配線の第２の側面を形成するステップであって、前記第２の側面が、前記第１の誘電体層の第１のキャビティが前記第１の誘電体層の前記第１の表面と前記第１の相互配線の前記第２の側面との間に形成されるように前記第１の誘電体層の前記第１の表面からずらして前記第１の誘電体層内に形成される、前記第１の相互配線の第２の側面を形成するステップとを含む、前記第１の相互配線を形成するステップと、
    前記第１の誘電体層の前記第１の表面上に第２の相互配線を形成するステップであって、
    前記第１の誘電体層の前記第１の表面上に前記第２の相互配線の第３の側面を形成するステップと、
    前記第１の誘電体層の外側に前記第２の相互配線の第４の側面を形成するステップとを含む、前記第２の相互配線を形成するステップとを含む方法。
  11. 前記第１の誘電体層の内側に第３の相互配線を形成するステップであって、
    前記第３の相互配線の第５の側面が前記第１の誘電体層に囲まれるように前記第１の誘電体層内に前記第３の相互配線の第５の側面を形成するステップと、
    前記第３の相互配線の第６の側面の少なくとも一部が前記第１の誘電体層に接触しないように前記第１の誘電体層内に前記第３の相互配線の第６の側面を形成するステップであって、前記第６の側面が、前記第１の誘電体層の第２のキャビティが前記第１の誘電体層の前記第１の表面と前記第３の相互配線の前記第６の側面との間に形成されるように前記第１の誘電体層の前記第１の表面からずらして前記第１の誘電体層内に形成される、前記第３の相互配線の第６の側面を形成するステップとを含む、前記第３の相互配線を形成するステップと、
    前記第１の誘電体層の前記第１の表面上に第４の相互配線を形成するステップであって、
    前記第１の誘電体層の前記第１の表面上に前記第４の相互配線の第７の側面を形成するステップと、
    前記第１の誘電体層の外側に前記第４の相互配線の第８の側面を形成するステップとを含む、前記第４の相互配線を形成するステップとをさらに含む請求項１０に記載の方法。
  12. 前記第１の相互配線と前記第３の相互配線との間の横方向間隔が約３０μｍ以下である、請求項１１に記載の方法。
  13. 前記第１の相互配線と前記第２の相互配線との間の横方向間隔が約１０μｍ以下であり、前記第１の相互配線と前記第２の相互配線は互いに隣接する相互配線である、請求項１０に記載の方法。
  14. 第３の相互配線が前記第１の相互配線に結合されるように前記第１の誘電体層の前記第１の表面上に前記第３の相互配線を形成するステップと、
    第４の相互配線が前記第２の相互配線に結合されるように前記第１の誘電体層の前記第１の表面上に前記第４の相互配線を形成するステップとをさらに含む請求項１０に記載の方法。
  15. 前記第３の相互配線および前記第４の相互配線がパッドである、請求項１４に記載の方法。
  16. 前記第１の相互配線および前記第２の相互配線がトレースである、請求項１０に記載の方法。
  17. 前記第１のキャビティを形成するステップが、前記第１の相互配線の一部を除去して前記第１の誘電体層に前記第１のキャビティを形成するステップを含む、請求項１０に記載の方法。
  18. 前記第１のキャビティに少なくとも部分的に非導電材料を充填するステップをさらに含む請求項１０に記載の方法。
  19. 前記非導電層がはんだレジスト層である、請求項１８に記載の方法。
  20. 前記基板が、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項１０に記載の方法。
  21. 第１の表面と第２の表面とを備える第１の誘電体層と、
    前記第１の誘電体層に埋め込まれていて、第１の側面と第２の側面とを備える第１の相互配線であって、前記第１の側面が前記第１の誘電体層に囲まれていて、前記第２の側面の少なくとも一部が前記第１の誘電体層に接触していない、第１の相互配線と、
    前記第１の誘電体層の前記第１の表面を横切って前記第１の相互配線の前記第２の側面に至り、前記第１の相互配線と重なる第１のキャビティと、
    少なくとも部分的に前記第１のキャビティ内に位置し、前記第１の相互配線に結合された第２の相互配線とを備える基板。
  22. 前記第１の誘電体層の前記第１の表面上に第３の相互配線をさらに備える請求項２１に記載の基板。
  23. 前記第１の誘電体層に埋め込まれていて、第３の側面と第４の側面とを備える第３の相互配線であって、前記第３の側面が前記第１の誘電体層に囲まれていて、前記第４の側面の少なくとも一部が前記第１の誘電体層に接触しない、第３の相互配線と、
    前記第１の誘電体層の前記第１の表面を横切って前記第２の相互配線の前記第４の側面に至り、前記第２の相互配線と重なる第２のキャビティとをさらに備える請求項２１に記載の基板。
  24. 前記第１の相互配線がトレースである、請求項２１に記載の基板。
  25. 前記第２の相互配線がパッドである、請求項２１に記載の基板。
  26. 前記基板が、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項２１に記載の基板。
  27. 基板を作製するための方法であって、
    第１の表面と第２の表面とを備える第１の誘電体層を形成するステップと、
    前記第１の誘電体層の内側に第１の相互配線を形成するステップであって、
    前記第１の相互配線の第１の側面が前記第１の誘電体層に囲まれるように前記第１の誘電体層内に前記第１の相互配線の第１の側面を形成するステップと、
    前記第１の相互配線の第２の側面の少なくとも一部が前記第１の誘電体層に接触しないように前記第１の誘電体層内に前記第１の相互配線の第２の側面を形成するステップであって、前記第２の側面が、前記第１の誘電体層の第１のキャビティが前記第１の誘電体層の前記第１の表面と前記第１の相互配線の前記第２の側面との間に形成されるように前記第１の誘電体層の前記第１の表面からずらして前記第１の誘電体層内に形成される、前記第１の相互配線の第２の側面を形成するステップとを含む、前記第１の相互配線を形成するステップと、
    第２の相互配線が前記第１の相互配線に結合されるように少なくとも部分的に前記第１のキャビティ内に前記第２の相互配線を形成するステップとを含む方法。
  28. 前記第１の誘電体層の前記第１の表面上に第３の相互配線を形成するステップをさらに含む請求項２７に記載の方法。
  29. 前記第１の誘電体層の内側に第３の相互配線を形成するステップであって、
    前記第３の相互配線の第５の側面が前記第１の誘電体層に囲まれるように前記第１の誘電体層内に前記第３の相互配線の第５の側面を形成するステップと、
    前記第３の相互配線の第６の側面の少なくとも一部が前記第１の誘電体層に接触しないように前記第１の誘電体層内に前記第３の相互配線の第６の側面を形成するステップであって、前記第６の側面が、前記第１の誘電体層の第２のキャビティが前記第１の誘電体層の前記第１の表面と前記第３の相互配線の前記第６の側面との間に形成されるように前記第１の誘電体層の前記第１の表面からずらして前記第１の誘電体層内に形成される、前記第３の相互配線の第６の側面を形成するステップとを含む、前記第３の相互配線を形成するステップをさらに含む、請求項２７に記載の方法。
  30. 前記基板が、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれている、請求項２７に記載の方法。
JP2017124939A 2013-08-29 2017-06-27 基板用の超微小ピッチおよび間隔相互配線 Pending JP2017195403A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14/014,192 US8772951B1 (en) 2013-08-29 2013-08-29 Ultra fine pitch and spacing interconnects for substrate
US14/014,192 2013-08-29
US14/318,490 US9159670B2 (en) 2013-08-29 2014-06-27 Ultra fine pitch and spacing interconnects for substrate
US14/318,490 2014-06-27

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016516010A Division JP2016530698A (ja) 2013-08-29 2014-08-25 基板用の超微小ピッチおよび間隔相互配線

Publications (1)

Publication Number Publication Date
JP2017195403A true JP2017195403A (ja) 2017-10-26

Family

ID=51535541

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016516010A Pending JP2016530698A (ja) 2013-08-29 2014-08-25 基板用の超微小ピッチおよび間隔相互配線
JP2017124939A Pending JP2017195403A (ja) 2013-08-29 2017-06-27 基板用の超微小ピッチおよび間隔相互配線

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016516010A Pending JP2016530698A (ja) 2013-08-29 2014-08-25 基板用の超微小ピッチおよび間隔相互配線

Country Status (5)

Country Link
US (1) US9159670B2 (ja)
EP (1) EP3039716B1 (ja)
JP (2) JP2016530698A (ja)
CN (1) CN105493278B (ja)
WO (1) WO2015031280A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991669B2 (en) 2012-07-31 2021-04-27 Mediatek Inc. Semiconductor package using flip-chip technology
TWI562295B (en) 2012-07-31 2016-12-11 Mediatek Inc Semiconductor package and method for fabricating base for semiconductor package
US9585859B2 (en) 2013-10-10 2017-03-07 Amarin Pharmaceuticals Ireland Limited Compositions and methods for lowering triglycerides without raising LDL-C levels in a subject on concomitant statin therapy
JP6332958B2 (ja) * 2013-12-18 2018-05-30 キヤノン株式会社 電子部品の実装構造及びプリント配線板並びに電子機器
TWI533771B (zh) * 2014-07-17 2016-05-11 矽品精密工業股份有限公司 無核心層封裝基板及其製法
US9646934B2 (en) * 2015-05-26 2017-05-09 Globalfoundries Singapore Pte. Ltd. Integrated circuits with overlay marks and methods of manufacturing the same
KR102468796B1 (ko) * 2015-08-28 2022-11-18 삼성전자주식회사 인쇄 회로 기판 및 이를 포함하는 반도체 패키지
US9911693B2 (en) 2015-08-28 2018-03-06 Micron Technology, Inc. Semiconductor devices including conductive lines and methods of forming the semiconductor devices
EP3154084A3 (en) * 2015-09-16 2017-04-26 MediaTek Inc. Semiconductor package using flip-chip technology
US11037802B2 (en) * 2016-12-28 2021-06-15 Intel Corporation Package substrate having copper alloy sputter seed layer and high density interconnects
JP2018170439A (ja) * 2017-03-30 2018-11-01 大日本印刷株式会社 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
EP3780081A4 (en) * 2018-04-03 2021-06-09 Sony Semiconductor Solutions Corporation ELECTRONIC MODULE AND ITS MANUFACTURING PROCESS
US11527498B2 (en) * 2020-09-30 2022-12-13 Qualcomm Incorporated Bump pad structure
KR20220086924A (ko) * 2020-12-17 2022-06-24 삼성전기주식회사 인쇄회로기판
US11875988B2 (en) 2021-04-29 2024-01-16 Nxp Usa, Inc. Substrate pad and die pillar design modifications to enable extreme fine pitch flip chip (FC) joints
US11776888B2 (en) 2021-05-28 2023-10-03 Qualcomm Incorporated Package with a substrate comprising protruding pad interconnects

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57126154A (en) * 1981-01-30 1982-08-05 Nec Corp Lsi package
JPH06310870A (ja) * 1993-04-21 1994-11-04 Nec Corp 配線基板構造及びその製造方法
JP2007096283A (ja) * 2005-08-29 2007-04-12 Fujifilm Corp 配線基板とその製造方法及び液滴吐出ヘッド

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945741A (en) 1995-11-21 1999-08-31 Sony Corporation Semiconductor chip housing having a reinforcing plate
US5854128A (en) 1996-04-29 1998-12-29 Micron Technology, Inc. Method for reducing capacitive coupling between conductive lines
US6137178A (en) 1998-06-17 2000-10-24 Siemens Aktiengesellschaft Semiconductor metalization system and method
JP2000312075A (ja) * 1999-04-27 2000-11-07 Nec Corp プリント配線板への接続方法および構造
US6992394B2 (en) 2000-12-28 2006-01-31 Infineon Technologies Ag Multi-level conductive lines with reduced pitch
US6638863B2 (en) 2001-04-24 2003-10-28 Acm Research, Inc. Electropolishing metal layers on wafers having trenches or vias with dummy structures
JP4023285B2 (ja) 2002-10-24 2007-12-19 ソニー株式会社 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリッド回路モジュール及びその製造方法
JP2007189216A (ja) * 2005-12-16 2007-07-26 Sumitomo Bakelite Co Ltd 多層配線板の製造方法
US7514354B2 (en) * 2005-12-30 2009-04-07 Samsung Electronics Co., Ltd Methods for forming damascene wiring structures having line and plug conductors formed from different materials
JP5117692B2 (ja) 2006-07-14 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7928549B2 (en) 2006-09-19 2011-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit devices with multi-dimensional pad structures
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
JP5375601B2 (ja) * 2007-03-29 2013-12-25 富士通セミコンダクター株式会社 半導体装置の製造方法
KR101654820B1 (ko) 2008-07-09 2016-09-06 인벤사스 코포레이션 감소된 도전체 공간을 가진 마이크로전자 상호접속 소자, 및 그것을 형성하는 방법
US7897502B2 (en) 2008-09-10 2011-03-01 Stats Chippac, Ltd. Method of forming vertically offset bond on trace interconnects on recessed and raised bond fingers
JP2010141055A (ja) * 2008-12-10 2010-06-24 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP5026400B2 (ja) 2008-12-12 2012-09-12 新光電気工業株式会社 配線基板及びその製造方法
US8772951B1 (en) 2013-08-29 2014-07-08 Qualcomm Incorporated Ultra fine pitch and spacing interconnects for substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57126154A (en) * 1981-01-30 1982-08-05 Nec Corp Lsi package
JPH06310870A (ja) * 1993-04-21 1994-11-04 Nec Corp 配線基板構造及びその製造方法
JP2007096283A (ja) * 2005-08-29 2007-04-12 Fujifilm Corp 配線基板とその製造方法及び液滴吐出ヘッド

Also Published As

Publication number Publication date
JP2016530698A (ja) 2016-09-29
EP3039716A1 (en) 2016-07-06
US20150061143A1 (en) 2015-03-05
CN105493278B (zh) 2019-06-07
EP3039716B1 (en) 2020-04-08
WO2015031280A1 (en) 2015-03-05
US9159670B2 (en) 2015-10-13
CN105493278A (zh) 2016-04-13

Similar Documents

Publication Publication Date Title
JP2017195403A (ja) 基板用の超微小ピッチおよび間隔相互配線
JP6271004B2 (ja) 基板における埋込みブリッジ構造
US8772951B1 (en) Ultra fine pitch and spacing interconnects for substrate
US9947642B2 (en) Package-on-Package (PoP) device comprising a gap controller between integrated circuit (IC) packages
JP6980530B2 (ja) 相互接続のスタックと、はんだレジスト層上の相互接続と、基板の側面部分上の相互接続とを備える基板
TWI723436B (zh) 包括核心層的嵌入式跡線襯底（ets）中的高密度互連
JP2018528620A (ja) 受動デバイスを備える低プロファイルパッケージ
JP2017507495A (ja) 高密度インターコネクトおよび再分配層を備える集積デバイス
CN109860123A (zh) 半导体封装件
CN103597594A (zh) 用于交替的封装功能的微电子衬底
US9355898B2 (en) Package on package (PoP) integrated device comprising a plurality of solder resist layers
CN107112310B (zh) 包括高性能封装间连接的层叠封装(pop)器件
TW202042362A (zh) 包含以一第一方向對齊之第一焊點互連件及以一第二方向對齊之第二焊點互連件之裝置
US9466578B2 (en) Substrate comprising improved via pad placement in bump area
CN105810659A (zh) 封装装置及其制作方法
KR101595216B1 (ko) 로컬화된 고밀도 기판 라우팅
JP2008305952A (ja) 高密度細線実装構造及びその製造方法
JP2008294212A (ja) 多層配線基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170725

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180611

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190304