TWI723436B - 包括核心層的嵌入式跡線襯底（ets）中的高密度互連 - Google Patents

包括核心層的嵌入式跡線襯底（ets）中的高密度互連 Download PDF

Info

Publication number
TWI723436B
TWI723436B TW108121959A TW108121959A TWI723436B TW I723436 B TWI723436 B TW I723436B TW 108121959 A TW108121959 A TW 108121959A TW 108121959 A TW108121959 A TW 108121959A TW I723436 B TWI723436 B TW I723436B
Authority
TW
Taiwan
Prior art keywords
substrate
core
layer
interconnections
dielectric
Prior art date
Application number
TW108121959A
Other languages
English (en)
Other versions
TW202017135A (zh
Inventor
姜歸源
胡薩姆 賈馬
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202017135A publication Critical patent/TW202017135A/zh
Application granted granted Critical
Publication of TWI723436B publication Critical patent/TWI723436B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種襯底，其包括第一襯底部分、第二襯底部分和第二電媒體層。第一襯底部分包括具有第一核心表面的核心層和複數個核心襯底互連，其中該複數個核心襯底互連包括形成在核心層的第一表面之上的複數個表面核心襯底互連。第二襯底部分包括：具有第一電媒體表面的第一電媒體層，第一電媒體表面面向核心層的第一核心表面；及複數個襯底互連，其中該複數個襯底互連包括形成在第一電媒體表面之上的複數個互連。第二電媒體層形成在第一襯底部分和第二襯底部分之間，使得該複數個表面核心襯底互連和該複數個襯底互連位於第二電媒體層中。

Description

包括核心層的嵌入式跡線襯底（ETS）中的高密度互連
本專利申請案主張享有於2018年11月13日在美國專利和商標局提交的非臨時申請案第16/189,128號和於2018年7月6日在美國專利和商標局提交的臨時申請案第62/694,839號的優先權和權益，其全部內容經由引用的方式併入本文，如同下面闡述其全部內容並所有適用目的。
各種特徵係關於用於積體裝置的襯底，但更具體而言，係關於包括核心層（core layer）的嵌入式跡線襯底（ETS）中的高密度互連。
圖1圖示包括襯底102和晶粒104的積體裝置100。晶粒104經由複數個焊料互連140耦合到襯底102。積體裝置100設計用於小型可攜式設備，例如行動設備。襯底102可以是嵌入式跡線襯底（ETS），其被設計和製造用於佔用面積小的設備，例如行動設備。類似地，晶粒104可以被設計和製造用於行動設備。
襯底102包括複數個電媒體層120和複數個互連122。電媒體層120中的每層包括圖案化金屬層和過孔。襯底102包括第一阻焊層124、第二阻焊層126和複數個焊料互連130。襯底102是無核心襯底。由於用於製造襯底102的製程，襯底102和積體裝置100不是設計用於比行動設備大的設備。儘管嵌入式跡線襯底（ETS）可適用於行動設備或佔用面積小的設備，但嵌入式跡線襯底（ETS）不適用於較大的設備，例如用於汽車的設備。對最初為行動設備設計的晶粒進行重新設計以使其可用於汽車可能是非常昂貴的，因此不具有成本效益。
因此，需要提供一種積體裝置，該積體裝置可以在諸如汽車的較大設備中實現，而不必重新設計晶粒。理想地，這種設備可以使用為行動設備設計的晶粒，但是可以用在車輛中（例如，汽車應用）。
各種特徵涉及用於積體裝置的襯底，但更具體而言，涉及包括核心層的嵌入式跡線襯底（ETS）中的高密度互連。
一個實例提供了一種積體裝置，其包括晶粒和耦合到晶粒的襯底。該襯底包括核心襯底部分、無核心襯底部分和第二電媒體層。核心襯底部分包括具有第一核心表面的核心層和複數個核心襯底互連，每個核心襯底互連具有第一最小寬度，其中該複數個核心襯底互連包括形成在核心層的第一表面之上的複數個表面核心襯底互連。無核心襯底部分包括：具有第一電媒體表面的第一電媒體層，第一電媒體表面面向核心層的第一核心表面；及複數個襯底互連，每個襯底互連具有第二最小寬度，第二最小寬度小於第一最小寬度，其中該複數個襯底互連包括形成在第一電媒體表面之上的複數個互連。第二電媒體層形成在核心襯底部分和無核心襯底部分之間，使得該複數個表面核心襯底互連和該複數個襯底互連位於第二電媒體層中。
另一個實例提供了一種襯底，其包括第一襯底部分、第二襯底部分和第二電媒體層。第一襯底部分包括：具有第一核心表面的核心層和複數個核心襯底互連，每個核心襯底互連具有第一最小寬度，其中該複數個核心襯底互連包括形成在核心層的第一核心表面之上的複數個表面核心襯底互連。第二襯底部分包括：具有第一電媒體表面的第一電媒體層，第一電媒體表面面向核心層的第一核心表面；及複數個襯底互連，每個襯底互連具有第二最小寬度，第二最小寬度小於第一最小寬度，其中該複數個襯底互連包括形成在第一電媒體表面之上的複數個互連。第二電媒體層形成在第一襯底部分和第二襯底部分之間，使得該複數個表面核心襯底互連和該複數個襯底互連位於第二電媒體層中。
另一個實例提供了一種製造襯底的方法。該方法提供核心襯底，核心襯底包括(i)具有第一核心表面的核心層；(ii)複數個核心襯底互連，每個核心襯底互連具有第一最小寬度，其中該複數個核心襯底互連包括形成在核心層的第一核心表面之上的複數個表面核心襯底互連。該方法在核心襯底之上提供第二電媒體層。該方法在第二電媒體層和核心襯底之上提供嵌入式跡線襯底（ETS），使得第二電媒體層位於核心襯底和ETS之間。ETS包括(i)具有第一電媒體表面的第一電媒體層，第一電媒體表面面向核心層的第一核心表面；(ii)複數個襯底互連，每個襯底互連具有第二最小寬度，第二最小寬度小於第一最小寬度。該複數個襯底互連包括形成在第一電媒體表面之上的複數個互連。該複數個表面核心襯底互連和該複數個襯底互連位於第二電媒體層中。
在以下描述中，提供具體細節以提供對本案內容的各個態樣的透徹理解。然而，本發明所屬領域中具有通常知識者將理解，可以在沒有這些具體細節的情況下實踐這些態樣。例如，可以以方塊圖示出電路，以避免在不必要的細節中使這些態樣難以理解。在其他情況下，可能未詳細示出公知的電路、結構和技術，以免使本案內容的各態樣難以理解。
本案內容描述了一種襯底，其包括第一襯底部分、第二襯底部分和第二電媒體層。第一襯底部分可以是核心襯底。第一襯底部分包括具有第一核心表面的核心層和複數個核心襯底互連，每個核心襯底互連具有第一最小寬度，其中該複數個核心襯底互連包括形成在核心層的第一表面之上的複數個表面核心襯底互連。第二襯底部分可以是無核心襯底，例如嵌入式跡線襯底（ETS）。第二襯底部分包括：具有第一電媒體表面的第一電媒體層，第一電媒體表面面向核心層的第一核心表面；及複數個襯底互連。每個襯底互連具有第二最小寬度，第二最小寬度小於第一最小寬度。該複數個襯底互連包括形成在第一電媒體表面之上的複數個互連。第二電媒體層形成在第一襯底部分和第二襯底部分之間，使得該複數個表面核心襯底互連和該複數個襯底互連位於第二電媒體層中。在一些實施方式中，該襯底是在車輛（例如，汽車）中實現的積體裝置的一部分。在一些實施方式中，襯底是包含晶粒的裝置（例如，積體裝置）的一部分，其中晶粒是針對行動設備設計的。 包括具有核心層的嵌入式跡線襯底（ETS）的示例性裝置
圖2圖示包括襯底202和晶粒208的裝置200的剖面圖。裝置200可以是在車輛（例如，汽車、卡車、摩托車）中實現的積體裝置。晶粒208可以具有高密度凸塊互連。例如，晶粒208可以具有間距在0.35-0.4毫米（mm）的範圍內的凸塊互連。晶粒208最初可以設計為在行動設備中實現。為行動設備設計的晶粒可能具有低電壓及/或電流要求。比行動設備大的設備（例如汽車中的設備）可以以比行動設備更高的電壓及/或電流操作。
如下面將進一步描述的，襯底202的第一表面（例如，面向晶粒208的表面）可以具有間距在0.35-0.4毫米（mm）範圍內的第一複數個凸塊互連，而襯底202的第二表面（例如，背向晶粒208的表面，與襯底的第一表面相對的表面）可以具有間距在0.7-0.8毫米（mm）範圍內的第二複數個凸塊互連。
襯底202包括第一襯底部分240（例如，核心襯底部分）和第二襯底部分242（例如，無核心襯底部分）。第一襯底部分240可以是核心襯底，而第二襯底部分可以是嵌入式跡線襯底（ETS）。第二襯底部分242可以是無核心襯底。第一襯底部分240經由電媒體層205（例如，第二電媒體層）耦合到第二襯底部分242。如下面將進一步描述的，電媒體層205包括兩個圖案化金屬層，來自第一襯底部分240的圖案化金屬層和來自第二襯底部分242的圖案化金屬層。在一些實施方式中，第一襯底部分240的圖案化金屬層限定用於第一襯底部分240的複數個互連，而第二襯底部分242的圖案化金屬層限定用於第二襯底部分242的複數個互連。
第一襯底部分240包括核心層203、電媒體層201和複數個核心襯底互連210（例如，核心焊盤、核心跡線、核心過孔）。第一襯底部分240可以是核心襯底。該複數個核心襯底互連210包括焊盤222、過孔214、焊盤212、核心過孔230和焊盤252。該複數個核心襯底互連210中的一些可以是表面核心襯底互連。例如，複數個表面核心襯底互連可以包括焊盤212、焊盤252、焊盤612、焊盤622、焊盤812、焊盤822及/或形成在核心層203的表面（例如，第一核心表面、第二核心表面）之上的任何互連（例如，焊盤、跡線）。核心過孔230行進穿過核心層203。如圖2所示，核心過孔230包括非垂直壁（例如，對角壁、成角度的壁）。在一些實施方式中，該複數個核心襯底互連210之每一者核心襯底互連具有15微米（μm）的最小寬度，且相鄰核心襯底互連之間的最小間隔為10微米（μm）。該複數個核心襯底互連210可以使用半加成製程（semi-addictive process，SAP）或改進的半加成製程（mSAP）來製造。
該複數個核心襯底互連210可以包括間距在0.7-0.8毫米（mm）範圍內的第二複數個凸塊互連。該第二複數個凸塊互連可以包括形成在電媒體層201之上的焊盤（例如，焊盤222）。該第二複數個凸塊互連可以耦合到複數個焊料互連（例如，焊球（未圖示））。
第二襯底部分242包括電媒體層207、電媒體層209、複數個襯底互連280（例如，襯底焊盤、襯底跡線、襯底過孔）。電媒體層207可以是第一電媒體層。第二襯底部分242可以是無核心襯底（例如，嵌入式跡線襯底（ETS））。
該複數個襯底互連280包括襯底焊盤254、襯底過孔270、襯底焊盤272、襯底過孔290和襯底焊盤292。第二襯底部分242的每個電媒體層包括一個圖案化金屬層和複數個過孔。電媒體層207可以包括面向核心層203的第一核心表面的第一電媒體表面。可以在電媒體層207的第一電媒體表面之上形成複數個互連。例如，在電媒體層207（例如，第一電媒體層）的第一電媒體表面之上形成襯底焊盤254（例如，互連）。襯底焊盤254可以是用於電媒體層207的圖案化金屬層的一部分。類似地，電媒體層209包括襯底焊盤292，襯底焊盤292是用於電媒體層209的圖案化金屬層的一部分。在一些實施方式中，該複數個襯底互連280之每一者襯底互連具有6微米（μm）的最小寬度，並且相鄰襯底互連之間的最小間隔為8微米（μm）。
該複數個襯底互連280可以包括第一複數個凸塊互連，該第一複數個凸塊互連可以具有在0.35-0.4毫米（mm）範圍內的間距。該第一複數個凸塊互連可以包括形成在電媒體層209中的焊盤（例如，襯底焊盤292）。該第一複數個凸塊互連可以耦合到多個焊料互連262（例如，焊料），焊料互連262耦合到晶粒208。該複數個焊料互連262可以是將晶粒208耦合到襯底202的互連（例如，柱、銅柱）的一部分。
電媒體層205（例如，第二電媒體層）耦合在並位於第一襯底部分240（例如，核心襯底）和第二襯底部分242（例如，無核心襯底、嵌入式跡線襯底（ETS））之間。電媒體層205可以是單個電媒體層。電媒體層205耦合到第一襯底部分240的核心層203和第二襯底部分242的電媒體層207。
電媒體層205形成在第一襯底部分240和第二襯底部分242之間，使得該複數個核心襯底互連210中的一些核心襯底互連（例如，焊盤252）以及該複數個襯底互連280中的一些襯底互連（例如，焊盤254）位於電媒體層205中。因此，如圖2所示，電媒體層205包括兩個圖案化金屬層，一個圖案化金屬層來自第一襯底部分240，並且一個圖案化金屬層來自第二襯底部分242。
電媒體層205亦包括複數個過孔250，其耦合到該複數個核心襯底互連210和該複數個襯底互連280。
如下面將進一步描述的，第一襯底部分240、電媒體層205和第二襯底部分242可以耦合在一起（例如，層疊在一起）以形成襯底202。該製程允許第一複數個凸塊互連（例如，耦合到焊料的互連）具有0.35-0.4毫米（mm）範圍內的間距，並且允許第二複數個凸塊互連具有0.7-0.8毫米（mm）範圍內的間距。核心層203的總厚度可以在150-250微米（μm）的範圍內。在一些實施方式中，襯底202的總厚度可在150-1200微米（μm）的範圍內。圖2圖示包括3個金屬層的第二襯底部分242。然而，應注意，不同的實施方式可以使用具有不同金屬層（例如，2個金屬層）及/或不同數量的電媒體層的襯底部分。不同的實施方式可以使用具有不同厚度的核心層。例如，本案內容中的不同襯底可以具有總厚度可在150-1200微米（μm）範圍內的核心層203。
圖3和4圖示襯底202的不同部分的示例性平面圖。圖3圖示第一襯底部分240的一部分300的平面圖，並且圖4圖示第二襯底部分242的一部分400的平面圖。圖3和4的平面圖可以表示沿著襯底的一或多個X-Y平面的視圖。
圖3可以示出在電媒體層201中及/或電媒體層201之上形成的互連。部分300包括複數個互連302（例如，核心襯底互連）和複數個凸塊區域304。凸塊區域304可以是襯底202的耦合到焊料互連（例如，焊球、球柵陣列（BGA））的區域。部分300可以是第一襯底部分240的背向耦合到襯底202的晶粒的部分。凸塊區域304可以具有0.7-0.8毫米（mm）範圍內的間距。在一些實施方式中，該複數個互連302具有15微米（μm）的最小寬度（WC）值，10微米（μm）的最小間隔（SC）值和25微米（μm）的最小間距值。
圖4可以示出在電媒體層209中及/或電媒體層209之上形成的互連。部分400包括複數個互連402（例如，核心互連）和複數個凸塊區域404。凸塊區域404可以是襯底202耦合到晶粒（例如，208）的焊料互連的區域。部分400可以是第二襯底部分242的面向耦合到襯底202的晶粒（例如，208）的部分。凸塊區域的間距可以在0.35-0.4毫米（mm）的範圍內。在一些實施方式中，該複數個互連402具有6微米（μm）的最小寬度（WE）值，8微米（μm）的最小間隔（SE）值和14微米（μm）的最小間距值。
圖3和4圖示第一襯底部分240包括互連和凸塊區域，其所具有的最小寬度、最小間隔及/或最小間距大於第二襯底部分242的互連和凸塊區域的最小寬度、最小間隔及/或最小間距。
在一些實施方式中，襯底的上述配置允許將被配置用於行動應用的晶粒用於汽車應用中，而無需重新設計晶粒。襯底可以設計為適應晶粒的間隔、間距和互連密度的要求，同時亦適應較大設備（例如車輛中的設備）的間隔、間距和互連密度的要求。例如，用於行動設備的晶粒由於其精細的互連寬度、間隔和間距而具有更高密度的互連，而比行動設備更大的設備具有有著更高的最小寬度、間隔和間距的互連要求的互連。在一些實施方式中，所揭示的襯底可使用所揭示的製程來製造，該等製程使得襯底具有用於襯底的不同部分的不同最小寬度、間隔和間距的互連設計。
已經描述了包括用於襯底的不同部分的不同最小寬度、間隔和間距互連設計的襯底，現在將在下面描述用於製造所揭示的襯底的方法。 用於製造具有核心層的嵌入式跡線襯底（ETS）的示例性序列
在一些實施方式中，製造襯底包括幾個製程。圖5（其包括圖5A-5D）圖示用於提供或製造襯底（例如，具有核心層的嵌入式跡線襯底（ETS））的示例性序列。在一些實施方式中，圖5A-5D的序列可以用於提供或製造圖2的襯底202、本案內容中描述的其他襯底及/或其他裝置。
應該注意的是，圖5A-5D的序列可以組合一或多個階段，以便簡化及/或清晰化用於提供或製造襯底的序列。在一些實施方式中，可以改變或修改製程的順序。在一些實施方式中，在不脫離本案內容的精神的情況下，可以替換或替代一或多個製程。
階段1，如圖5A所示，圖示第二襯底部分242，其耦合到第一襯底部分240，使得電媒體層205位於第一襯底部分240和第二襯底部分242之間。層壓製程可用於耦合第一襯底部分240、電媒體層205和第二襯底部分242。在一些實施方式中，第一襯底部分240包括核心層203和穿過核心層203的複數個空腔502。第一襯底部分240包括在第一襯底部分240的表面之上的至少一個圖案化金屬層500。該至少一個圖案化金屬層500可以限定用於第一襯底部分240的互連（例如，核心襯底互連），如圖2中所述的。例如，該至少一個圖案化金屬層500可以限定焊盤252、過孔230和焊盤212。該至少一個圖案化金屬層500可以包括種子層。核心層203可以包括不同的電媒體材料，例如矽、玻璃、石英、環氧樹脂或其組合。第一襯底部分240的核心層203可以具有150-250微米（μm）範圍內的厚度。電媒體層205可以包括幹膜，例如Ajinomoto幹膜（ABF）及/或預浸料。電媒體層207及/或電媒體層209可以包括聚醯亞胺。
階段2，如圖5B所示，圖示在第二襯底部分242已經經由電媒體層205耦合到第一襯底部分240之後的狀態。層壓製程可用於耦合第一襯底部分240、電媒體層205和第二襯底部分242。電媒體層205封裝來自第一襯底部分240的一些互連（例如，焊盤252）和來自第二襯底部分242的一些互連（例如，焊盤254）。
階段3圖示在電媒體層205中形成空腔550之後的狀態。不同的實施方式可以使用不同的製程來形成空腔。在一些實施方式中，使用鐳射蝕刻製程來形成空腔。在一些實施方式中，可使用光刻製程來形成空腔。
階段4，如圖5C所示，圖示在電媒體層205中形成複數個過孔250並且形成焊盤252和過孔230的其餘部分之後的狀態。可以使用電鍍製程來形成限定該複數個過孔250、焊盤252和過孔230的金屬層。在一些實施方式中，過孔250、焊盤252及/或過孔230可以共享相同的金屬（例如，相同的金屬層）。例如，在一些實施方式中，在過孔250、焊盤252及/或過孔230之間可以不存在水平介面。圖7D中描述了共享相同的金屬（例如，金屬層）的實例。
階段5圖示在核心層203之上形成電媒體層201並且已經選擇性地去除電媒體層201的多個部分之後的狀態。例如，已經在電媒體層201中形成空腔510。
階段6，如圖5D所示，圖示在電媒體層201中及/或電媒體層201之上形成互連之後的狀態。在一些實施方式中，使用電鍍製程來形成互連（例如，焊盤212、過孔214、焊盤222）。
階段7圖示在襯底202之上形成第一阻焊層204和第二阻焊層206之後的狀態。
圖5A-5D圖示允許製造包括用於襯底的不同部分的不同最小寬度和最小間隔的襯底的程序。 包括具有核心層的嵌入式跡線襯底（ETS）的示例性裝置
圖6圖示包括襯底602和晶粒208的另一裝置600的剖面圖。裝置600可以是在車輛（例如，汽車、卡車、摩托車）中實現的積體裝置。圖6的裝置600類似於圖2的裝置200。裝置600包括具有加蓋過孔的襯底。裝置600可以具有與針對裝置200之類似的尺寸、最小寬度、最小間隔及/或最小間距。
襯底602包括第一襯底部分640（例如，核心襯底部分）和第二襯底部分242（例如，無核心襯底部分）。第一襯底部分640可以是核心襯底，而第二襯底部分可以是嵌入式跡線襯底（ETS）。第二襯底部分242可以是無核心襯底。第一襯底部分640經由電媒體層205耦合到第二襯底部分242。如前述，電媒體層205包括兩個圖案化金屬層，來自第一襯底部分240的圖案化金屬層和來自第二襯底部分242的圖案化金屬層。第一襯底部分640的圖案化金屬層限定用於第一襯底部分640的複數個互連，而第二襯底部分242的圖案化金屬層限定用於第二襯底部分242的複數個互連。
第一襯底部分640類似於圖2的第一襯底部分240。然而，第一襯底部分640可以包括複數個過孔630和複數個過孔650，其具有與圖2中描述的複數個過孔230不同的形狀及/或組成。
圖6圖示穿過核心層203的核心過孔630。核心過孔630包括插塞材料632和金屬層634。插塞材料可以是非導電插塞材料。插塞材料可以是複合材料。插塞材料的實例包括THP-100DX。插塞材料632被金屬層634、焊盤612和焊盤252圍繞。例如，插塞材料632被金屬層634橫向圍繞。因此，在一些實施方式中，插塞材料632與電媒體材料（例如，核心層203、電媒體層201、電媒體層205）不直接接觸。如下面將在圖7中進一步描述的，焊盤612可以由兩個或更多個金屬層形成。與焊盤612在相同金屬層上的其他互連亦可以由兩個或更多個金屬層形成。過孔近似垂直地與核心過孔630的中心對準。核心過孔630可以具有近似垂直的至少一個壁。
圖6圖示穿過核心層203的核心過孔650。核心過孔650包括插塞材料652和金屬層654。金屬層654橫向圍繞插塞材料652，並且焊盤252覆蓋插塞材料652的第一表面（例如，頂面）。插塞材料652的第二表面（例如，底面）由焊盤622覆蓋。焊盤622可以從核心過孔650的中心偏移。焊盤622可以包括兩個或更多個金屬層。在一些實施方式中，核心過孔630和核心過孔650可以被稱為加蓋過孔（例如，加蓋核心過孔）。
在一些實施方式中，插塞材料可以未被金屬層完全包封。在下圖8中示出並描述了此類實例。不同的實施方式可以使用核心過孔630和核心過孔650的不同佈置。在一些實施方式中，(i)核心層203中的所有過孔可以類似於核心過孔630，(ii)核心層203中的所有過孔可以類似於核心過孔650，或者（iii）核心層203中的過孔可以具有核心過孔630和核心過孔650的組合。
在一些實施方式中，當核心層203具有大於250微米（μm）的厚度時，可以使用核心過孔630及/或核心過孔650。在核心層203的這種厚度下，用插塞材料填充核心過孔的空腔比用更多的金屬填充空腔更有效及/或節省成本，而不會犧牲襯底的效能（例如，過孔的導電性）。在一些實施方式中，襯底602的總厚度可在400-1200微米（μm）的範圍內。
如前述，電媒體層205（例如，第二電媒體層）耦合在並位於第一襯底部分640（例如，核心襯底）和第二襯底部分242（例如，無核心襯底、嵌入式跡線襯底（ETS））之間。電媒體層205是單個電媒體層。電媒體層205耦合到第一襯底部分640的核心層203和第二襯底部分242的電媒體層207。
電媒體層205形成在第一襯底部分640和第二襯底部分242之間，使得複數個核心襯底互連210中的一些核心襯底互連（例如，焊盤252）和複數個襯底互連280中的一些襯底互連（例如，焊盤254）位於電媒體層205中。因此，如圖6所示，電媒體層205包括兩個圖案化金屬層，一個圖案化金屬層來自第一襯底部分640，並且一個圖案化金屬層來自第二襯底部分242。
電媒體層205亦包括複數個過孔250，其耦合到複數個核心襯底互連210和複數個襯底互連280。
第一襯底部分640、電媒體層205和第二襯底部分242可以層疊在一起以形成襯底602。該製程允許第一複數個凸塊互連具有0.35-0.4毫米（mm）範圍內的間距，並且允許第二複數個凸塊互連具有0.7-0.8毫米（mm）範圍內的間距。
已經描述了包括用於襯底的不同部分的不同最小寬度、間隔和間距的互連設計的襯底，現在將在下面描述用於製造所揭示的襯底的方法。 用於製造具有核心層的嵌入式跡線襯底（ETS）的示例性序列
在一些實施方式中，製造襯底包括幾個製程。圖7（其包括圖7A-7F）圖示用於提供或製造襯底的示例性序列。在一些實施方式中，圖7A-7F的序列可以用於提供或製造圖6的襯底602、本案內容中描述的其他襯底及/或其他裝置。圖7A-7F的序列類似於圖5A-5D的序列。在一些實施方式中，當核心層為400微米（μm）或更大時，可以使用圖7A-7F的序列。
應該注意的是，圖7A-7F的序列可以組合一或多個階段，以便簡化及/或清晰化用於提供或製造襯底的序列。在一些實施方式中，可以改變或修改製程的順序。在一些實施方式中，在不脫離本案內容的精神的情況下，可以替換或替代一或多個製程。
階段1，如圖7A所示，圖示第二襯底部分242，其耦合到第一襯底部分640，使得電媒體層205位於第一襯底部分640和第二襯底部分242之間。層壓製程可用於耦合第一襯底部分640、電媒體層205和第二襯底部分242。在一些實施方式中，第一襯底部分640包括核心層203和穿過核心層203的複數個空腔702。該複數個空腔702具有大致垂直的側壁。第一襯底部分640包括在第一襯底部分640的表面之上的至少一個圖案化金屬層500。該至少一個圖案化金屬層500可以限定用於第一襯底部分640的互連（例如，核心襯底互連、核心過孔），如圖6中所述的。例如，該至少一個圖案化金屬層500可以限定焊盤252、過孔230、焊盤612和焊盤622。該至少一個圖案化金屬層500可以包括種子層。核心層203可以包括不同的電媒體材料，例如矽、玻璃、石英、環氧樹脂或其組合。第一襯底部分640的核心層203可以具有400-1200微米（μm）範圍內的厚度。電媒體層205可以包括幹膜，例如Ajinomoto幹膜（ABF）及/或預浸料。電媒體層207及/或電媒體層209可以包括聚醯亞胺。
階段2，如圖7B所示，圖示在第二襯底部分242已經經由電媒體層205耦合到第一襯底部分640之後的狀態。電媒體層205封裝來自第一襯底部分640的互連（例如，焊盤252）和來自第二襯底部分242的互連（例如，焊盤254）。
階段3圖示在電媒體層205中形成空腔550之後的狀態。不同的實施方式可以使用不同的製程來形成空腔。在一些實施方式中，使用鐳射蝕刻製程來形成空腔。在一些實施方式中，可使用光刻製程來形成空腔。
階段4，如圖7C所示，圖示在電媒體層205中形成複數個過孔250之後的狀態。可以使用電鍍製程來形成限定複數個過孔250的金屬層。電鍍製程亦可以形成焊盤252。在一些實施方式中，焊盤252和過孔250可以共享相同的金屬（例如，相同的金屬層）。
階段5圖示在用插塞材料（例如，632、652）填充空腔702之後的狀態。不同的實施方式可以以不同方式用插塞材料填充空腔702。插塞材料可以是非導電插塞材料。插塞材料可以是複合材料。
階段6，如圖7D所示，圖示在形成金屬層以覆蓋部分或全部插塞材料之後的狀態。例如，插塞材料632被焊盤612覆蓋。更具體地，插塞材料632被焊盤612的金屬層700覆蓋。結果是具有被金屬圍繞的插塞材料632的核心過孔630。如特寫視圖所示，焊盤612包括兩個金屬層，金屬層500和金屬層700。在一些實施方式中，可以在形成的金屬層上應用拋光製程。
應注意，在製造過孔230的製程中，過孔230可以與焊盤252共享金屬，如焊盤254、過孔250和焊盤252的特寫視圖所示。在一些實施方式中，在過孔250和焊盤252之間可以不存在水平介面。
階段7，如圖7E所示，圖示在核心層203之上形成電媒體層201並且已經選擇性地去除電媒體層201的多個部分之後的狀態。例如，已經在電媒體層201中形成空腔510。
階段8圖示在電媒體層201中形成互連之後的狀態。在一些實施方式中，使用電鍍製程來形成互連（例如，過孔214、焊盤222）。
階段9，如圖7F所示，圖示在襯底602之上形成第一阻焊層204和第二阻焊層206之後的狀態。
圖7A-7F圖示允許製造包括用於襯底的不同部分的不同最小寬度和最小間隔的襯底的程序。 包括具有核心層的嵌入式跡線襯底（ETS）的示例性裝置
圖8圖示包括襯底802和晶粒208的另一裝置800的剖面圖。裝置800可以是在車輛（例如，汽車、卡車、摩托車）中實現的積體裝置。圖8的裝置800類似於圖6的裝置600。裝置800可以具有與裝置600及/或裝置200中所描述的類似的尺寸、最小寬度、最小間隔及/或最小間距。如下所述，裝置800和裝置600之間的一個區別在於裝置800在核心層中包括無蓋過孔。
襯底802包括第一襯底部分840（例如，核心襯底部分）和第二襯底部分242（例如，無核心襯底部分）。第一襯底部分840可以是核心襯底，並且第二襯底部分可以是嵌入式跡線襯底（ETS）。第二襯底部分242可以是無核心襯底。第一襯底部分840經由電媒體層205耦合到第二襯底部分242。如前述，電媒體層205包括兩個圖案化金屬層，來自第一襯底部分840的圖案化金屬層和來自第二襯底部分242的圖案化金屬層。第一襯底部分840的圖案化金屬層限定用於第一襯底部分840的複數個互連，並且第二襯底部分242的圖案化金屬層限定用於第二襯底部分242的複數個互連。
第一襯底部分840類似於圖6的第一襯底部分640。第一襯底部分840可以包括複數個過孔830及/或850，其具有與圖6中描述的複數個過孔630及/或650不同的形狀、配置及/或組成。
圖8圖示穿過核心層203的核心過孔830。核心過孔830包括插塞材料832和金屬層834。插塞材料可以是非導電插塞材料。插塞材料可以是複合材料。金屬層834橫向圍繞插塞材料832，並且焊盤252覆蓋插塞材料832的第一表面（例如，頂面）。然而，插塞材料832的第二表面（例如，底面）未被金屬層覆蓋。相反，插塞材料832的第二表面被電媒體層201覆蓋。在一些實施方式中，核心過孔830可以被稱為無蓋過孔（例如，無蓋核心過孔）。焊盤812以偏移方式耦合到核心過孔830，並且過孔214耦合到焊盤812。核心過孔830可以具有近似垂直的至少一個壁。圖8亦圖示核心過孔850，其可以類似於核心過孔830。
不同的實施方式可以使用核心過孔830、核心過孔630、核心過孔650及/或核心過孔850的不同佈置。在一些實施方式中，(i)核心層203中的所有過孔可以類似於核心過孔830，(ii)核心層203中的所有過孔可以類似於核心過孔630及/或核心過孔650，或者（iii）核心層203中的過孔可以具有核心過孔830、核心過孔630及/或核心過孔650的組合。
在一些實施方式中，當核心層203具有大於250微米（μm）的厚度時，可以使用核心過孔830。在核心層203的這種厚度下，用插塞材料填充核心過孔的空腔比用更多的金屬填充空腔更有效及/或節省成本，而不會犧牲襯底的效能（例如，過孔的導電性）。在一些實施方式中，襯底802的總厚度可在400-1200微米（μm）的範圍內。
第一襯底部分840、電媒體層205和第二襯底部分242可以層疊在一起以形成襯底802。該製程允許第一複數個凸塊互連具有0.35-0.4毫米（mm）範圍內的間距，並且允許第二複數個凸塊互連具有0.7-0.8毫米（mm）範圍內的間距。
已經描述了包括用於襯底的不同部分的不同最小寬度、間隔和間距的互連設計的襯底，現在將在下面描述用於製造所揭示的襯底的方法。 用於製造具有核心層的嵌入式跡線襯底（ETS）的示例性序列
圖9（其包括圖9A-9E）圖示用於提供或製造襯底的示例性序列。在一些實施方式中，圖9A-9E的序列可以用於提供或製造圖8的襯底802、本案內容中描述的其他襯底及/或其他裝置。圖9A-9E的序列類似於圖7A-7F的序列。在一些實施方式中，當核心層為400微米（μm）或更大時，可以使用圖9A-9E的序列。
應該注意的是，圖9A-9E的序列可以組合一或多個階段，以便簡化及/或清晰化用於提供或製造襯底的序列。在一些實施方式中，可以改變或修改製程的順序。在一些實施方式中，在不脫離本案內容的精神的情況下，可以替換或替代一或多個製程。應注意，圖9A-9D的階段1-5可以類似於圖7A-7C的階段1-5。
階段1，如圖9A所示，圖示第二襯底部分242，其耦合到第一襯底部分840，使得電媒體層205位於第一襯底部分240和第二襯底部分242之間。第一襯底部分840、電媒體層205和第二襯底部分242可以層疊在一起以形成襯底802。在一些實施方式中，第一襯底部分840包括核心層203和穿過核心層203的複數個空腔702。該複數個空腔702具有近似垂直的側壁。第一襯底部分840包括在第一襯底部分840的表面之上的至少一個圖案化金屬層500。該至少一個圖案化金屬層500可以限定用於第一襯底部分840的互連（例如，核心襯底互連），如圖8中所述的。例如，該至少一個圖案化金屬層500可以限定焊盤252、過孔230和焊盤812。該至少一個圖案化金屬層500可以包括種子層。核心層203可以包括不同的電媒體材料，例如矽、玻璃、石英、環氧樹脂或其組合。第一襯底部分840的核心層203可以具有400-1200微米（μm）範圍內的厚度。電媒體層205可以包括幹膜，例如Ajinomoto幹膜（ABF）及/或預浸料。電媒體層207及/或電媒體層205可以包括聚醯亞胺。
階段2，如圖9B所示，圖示在第二襯底部分242已經經由電媒體層205耦合到第一襯底部分840之後的狀態。電媒體層205封裝來自第一襯底部分840的互連（例如，焊盤252）和來自第二襯底部分242的互連（例如，焊盤254）。
階段3圖示在電媒體層205中形成空腔550之後的狀態。不同的實施方式可以使用不同的製程來形成空腔。在一些實施方式中，使用鐳射蝕刻製程來形成空腔。在一些實施方式中，可使用光刻製程來形成空腔。
階段4，如圖9C所示，圖示在電媒體層205中形成複數個過孔250之後的狀態。可以使用電鍍製程來形成限定該複數個過孔250的金屬層。應注意，在製造過孔250的製程中，過孔250可以與焊盤252共享金屬，如焊盤254、過孔250和焊盤252的特寫視圖所示。在一些實施方式中，過孔250和焊盤252之間可以不存在水平介面。
階段5，如圖9D所示，圖示在用插塞材料（例如，832、852）填充空腔702之後的狀態。不同的實施方式可以以不同方式用插塞材料填充空腔702。插塞材料可以是非導電插塞材料。插塞材料可以是複合材料。
階段6圖示在核心層203之上形成電媒體層201並且已經選擇性地去除電媒體層201的多個部分之後的狀態。例如，已經在電媒體層201中形成空腔510。
階段7，如圖9E所示，圖示在電媒體層201中形成互連之後的狀態。在一些實施方式中，使用電鍍製程來形成互連（例如，過孔214、焊盤222）。
階段8圖示在襯底802之上形成第一阻焊層204和第二阻焊層206之後的狀態。
圖9A-9E圖示允許製造包括用於襯底的不同部分的不同最小寬度和最小間隔的襯底的程序。 用於製造具有核心層的嵌入式跡線襯底（ETS）的方法的示例性流程圖
在一些實施方式中，製造襯底包括幾個製程。圖10圖示用於提供或製造襯底的方法1000的示例性流程圖。在一些實施方式中，圖10的方法1000可以用於提供或製造本案內容中所述的圖2、圖6及/或圖8的襯底。例如，圖10的方法可以用於製造襯底202、602及/或802。
應該注意，圖10的序列可以組合一或多個製程，以便簡化及/或清晰化用於提供或製造襯底的方法。在一些實施方式中，可以改變或修改製程的順序。
方法1000提供（在1005處）核心襯底，其包括具有第一複數個最小寬度、最小間隔和最小間距的互連。在一些實施方式中，核心襯底可以是第一襯底部分（例如，240、640、840），如圖2、6和8中所描述的。在圖11A-11B和12中描述了製造及/或提供核心襯底的實例。在一些實施方式中，核心襯底包括核心層203和穿過核心層203的複數個空腔（例如，502、702）。核心襯底包括核心襯底的表面之上的至少一個圖案化金屬層500。
方法1000在核心襯底之上提供（在1010處）幹膜電媒體層。幹膜電媒體層可以包括幹膜，例如Ajinomoto幹膜（ABF）及/或預浸料。在一些實施方式中，幹膜電媒體層可以是電媒體層205。
方法1000提供（在1015處）嵌入式跡線襯底（ETS），其包括具有第二複數個最小寬度、最小間隔和最小間距的互連。在一些實施方式中，ETS是無核心襯底。在一些實施方式中，ETS是第二襯底部分242，如圖2、6和8中所描述的。在圖14A-14B中描述了製造及/或提供ETS的實例。ETS可以包括一或多個若干電媒體層（例如，207、209）。電媒體層可以包括聚醯亞胺。
方法1000將ETS耦合（在1020處）到幹膜電媒體層和核心襯底。在一些實施方式中，層壓製程用於將ETS耦合到幹膜電媒體層和核心襯底。在圖5A-5B、7A-7B和9A-9B中描述和圖示將ETS耦合到幹膜電媒體層和核心襯底的實例。
方法1000在幹膜電媒體層中提供（在1025處）金屬以形成互連（例如，過孔），其將來自ETS的互連耦合到來自核心襯底的互連。在一些實施方式中，可以在幹膜電媒體層中形成空腔（例如，光刻、鐳射製程），使得可在幹膜電媒體層的空腔中形成金屬。可以使用電鍍製程形成金屬。金屬的形成可以形成共享相同金屬的過孔和焊盤。在圖7B-7C的階段3和4中示出並描述了在空腔中形成空腔和提供電鍍的實例。
方法1000在核心襯底的空腔（例如，核心層203的空腔）中提供（在1030處）金屬及/或插塞材料（例如，632）。在一些實施方式中，在核心層的空腔中是提供金屬還是插塞材料可以取決於核心層203的厚度。插塞材料可以是非導電插塞材料。插塞材料可以是複合材料。可以使用電鍍製程在核心層203的空腔中提供金屬。在圖5C-5D的階段4-6和圖7C-7F的階段5-8中描述了提供金屬及/或插塞材料的實例。該方法可以在核心層之上提供額外的金屬層及/或電媒體層。
該方法可以在核心層之上提供（在1035處）互連（例如，金屬層、焊盤、過孔）及/或電媒體層。可以使用電鍍製程來形成互連。
方法1000在核心層和ETS之上提供（在1040處）阻焊層（例如，204、206）。 用於製造核心襯底的示例性序列
在一些實施方式中，製造核心襯底包括幾個製程。圖11（包括圖11A-11B）圖示用於提供或製造核心襯底的示例性序列。在一些實施方式中，圖11A-11B的序列可以用於提供或製造圖2的襯底（例如，240）。在一些實施方式中，當核心襯底具有150-250微米（μm）範圍內的核心層時，可以使用圖11A-11B的序列。
應該注意的是，圖11A-11B的序列可以組合一或多個階段，以便簡化及/或清晰化用於提供或製造襯底的序列。在一些實施方式中，可以改變或修改製程的順序。在一些實施方式中，在不脫離本案內容的精神的情況下，可以替換或替代一或多個製程。
階段1，如圖11A所示，圖示提供核心層203。核心層203可以包括不同的電媒體材料，例如矽、玻璃、石英、環氧樹脂或其組合。
階段2圖示在穿過核心層203的第一表面形成複數個空腔1110之後的狀態。在一些實施方式中，使用鐳射製程形成空腔1110。
階段3圖示在穿過核心層203的第二表面（其可以與第一表面相對）形成複數個空腔1112之後的狀態。在一些實施方式中，使用鐳射製程形成空腔1110。空腔1112可以形成為使得它們與空腔1110組合以形成完全穿過核心層203的空腔。如階段3所示，組合空腔1110和1112具有相對於核心層203的第一表面和第二表面成角度或非垂直的側壁。
階段4，如圖11B中所示，圖示在核心層203的第一表面和第二表面以及空腔1110和1112的表面之上形成金屬層500（例如，銅）之後的狀態。可以使用電鍍製程來形成金屬層500。金屬層500可以包括種子層及/或金屬層。因此，金屬層500可以包括多於一個金屬層。
階段5圖示在圖案化金屬層500以形成及/或限定用於核心襯底的互連（例如，過孔、跡線、焊盤）之後的狀態。在一些實施方式中，核心襯底可以是第一襯底部分240。 用於製造核心襯底的示例性序列
圖12圖示用於提供或製造核心襯底的另一示例性序列。在一些實施方式中，圖12的序列可以用於提供或製造圖6及/或圖8的襯底（例如，640、840）。在一些實施方式中，當核心襯底具有厚度在400-1200微米（μm）範圍內的核心層時，可以使用圖12的序列。
應該注意的是，圖12的序列可以組合一或多個階段，以便簡化及/或清晰化用於提供或製造襯底的序列。在一些實施方式中，可以改變或修改製程的順序。在一些實施方式中，在不脫離本案內容的精神的情況下，可以替換或替代一或多個製程。
階段1圖示提供核心層203。核心層203可以包括不同的電媒體材料，例如矽、玻璃、石英、環氧樹脂或其組合。
階段2圖示在穿過核心層203形成複數個空腔1210之後的狀態。在一些實施方式中，使用鑽孔製程（例如，機械鑽孔）形成空腔1210。空腔1210可以形成為使得空腔具有近似垂直於核心層203的第一表面及/或第二表面的側壁。
階段3圖示在核心層203的第一表面和第二表面以及空腔1210的表面之上形成金屬層500（例如，銅）之後的狀態。可以使用電鍍製程來形成金屬層500。金屬層500可以包括種子層及/或金屬層。因此，金屬層500可以包括多於一個金屬層。
階段4圖示在金屬層500已經被圖案化以形成及/或限定用於核心襯底的互連（例如，過孔、跡線、焊盤）之後的狀態。在一些實施方式中，核心襯底可以是第一襯底部分640或第一襯底部分840。 用於製造核心襯底的方法的示例性流程圖
在一些實施方式中，製造核心襯底包括幾個製程。圖13圖示用於提供或製造核心襯底的方法1300的示例性流程圖。在一些實施方式中，圖13的方法1300可以用於提供或製造本案內容中所述的圖6及/或圖8的核心襯底。例如，圖13的方法可以用於製造第一襯底部分640及/或840。
應該注意，圖13的序列可以組合一或多個製程，以便簡化及/或清晰化用於提供或製造核心襯底的方法。在一些實施方式中，可以改變或修改製程的順序。
方法1300提供（在1305處）核心層203。核心層203可以包括不同的電媒體材料，例如矽、玻璃、石英、環氧樹脂或其組合。
方法1300可以可選地去除（在1310處）核心層203之上的金屬層。在一些實施方式中，核心層203可以伴隨有在核心層203的第一及/或第二表面之上形成的一或多個金屬層。在這種情況下，可以去除金屬層（例如，經由使用蝕刻製程）。
方法形成（在1315處）穿過核心層203的複數個空腔。可以使用鐳射製程或鑽孔製程形成該複數個空腔（例如，1110、1112、1210），如圖11A-11B和12中所述的。
方法在核心層203的第一表面和第二表面以及空腔（例如，1110、1112、1210）的表面之上形成（在1320處）金屬層（例如，500）。可以使用電鍍製程來形成金屬層。金屬層可以包括種子層及/或金屬層。
方法選擇性地去除（在1325處）金屬層（例如，500）的多個部分。階段5圖示在金屬層（例如，500）已經被圖案化以形成及/或限定用於核心襯底的互連（例如，過孔、跡線、焊盤）之後的狀態。在一些實施方式中，核心襯底可以是第一襯底部分640或第一襯底部分840。 用於製造無核心襯底的示例性序列
在一些實施方式中，製造無核心襯底包括幾個製程。圖14（包括圖14A-14B）圖示用於提供或製造無核心襯底的示例性序列。在一些實施方式中，圖14A-14B的序列可以用於提供或製造圖2、圖6及/或圖8的無核心襯底（例如242）。
應該注意的是，圖14A-14B的序列可以組合一或多個階段，以便簡化及/或清晰化用於提供或製造襯底的序列。在一些實施方式中，可以改變或修改製程的順序。在一些實施方式中，在不脫離本案內容的精神的情況下，可以替換或替代一或多個製程。
階段1，如圖14A所示，圖示在提供載體1400並在載體1400之上形成金屬層之後的狀態。可以圖案化金屬層以形成互連，例如焊盤292。可以使用電鍍製程來形成金屬層和互連。
階段2圖示在載體1400和互連之上形成電媒體層209之後的狀態。電媒體層209可以包括聚醯亞胺。
階段3圖示在電媒體層209中形成複數個空腔1490之後的狀態。可以使用蝕刻製程或鐳射製程形成該複數個空腔1490。
階段4圖示在電媒體層209中和電媒體層209之上形成互連之後的狀態。例如，形成過孔290和焊盤272。可以使用電鍍製程來形成互連。
階段5圖示在電媒體層209之上形成另一電媒體層207之後的狀態。
階段6，如圖14B所示，圖示在電媒體層207中形成複數個空腔1470之後的狀態。可以使用蝕刻製程或鐳射製程來形成空腔1470。
階段7圖示在電媒體層207中和電媒體層207之上形成互連之後的狀態。例如，形成過孔270和焊盤254。可以使用電鍍製程來形成互連。
階段8圖示在載體1400與電媒體層209分離（例如，去除、研磨掉）之後，留下無核心襯底。在一些實施方式中，無核心襯底是嵌入式跡線襯底（ETS）。在一些實施方式中，無核心襯底是第二襯底部分242。 用於製造核心襯底的方法的示例性流程圖
在一些實施方式中，製造無核心襯底包括幾個製程。圖15圖示用於提供或製造無核心襯底的方法1500的示例性流程圖。在一些實施方式中，圖15的方法1500可以用於提供或製造圖2、圖6及/或圖8的無核心襯底。例如，圖15的方法可以用於製造第二襯底部分242。
應該注意的是，圖15的序列可以組合一或多個製程，以便簡化及/或清晰化用於提供或製造無核心襯底的方法。在一些實施方式中，可以改變或修改製程的順序。
方法提供（在1505處）載體1400。方法在載體1400之上形成（在1510處）金屬層。可以圖案化金屬層以形成互連，例如焊盤292。可以使用電鍍製程來形成金屬層和互連。
方法在載體1400和互連之上形成（在1515處）電媒體層209。電媒體層209可以包括聚醯亞胺。形成電媒體層亦可以包括在電媒體層209中形成複數個空腔（例如，1490）。可以使用蝕刻製程或鐳射製程形成該複數個空腔。
方法在電媒體層中和電媒體層之上形成（在1520處）互連。例如，可以形成過孔290和焊盤272。可以使用電鍍製程來形成互連。形成互連可以包括在電媒體層之上及/或電媒體層中提供圖案化金屬層。
方法在電媒體層209和互連之上形成（在1525處）電媒體層207。電媒體層207可以包括聚醯亞胺。形成電媒體層亦可以包括在電媒體層207中形成複數個空腔（例如，1470）。可以使用蝕刻製程或鐳射製程形成該複數個空腔。
方法在電媒體層中及/或電媒體層之上形成（在1530處）互連。例如，可以形成過孔270和焊盤254。可以使用電鍍製程來形成互連。形成互連可以包括在電媒體層之上和電媒體層中提供圖案化金屬層。
方法亦可以使載體（例如，1400）與電媒體層209分離（例如，去除、研磨掉），留下無核心襯底。在一些實施方式中，無核心襯底是嵌入式跡線襯底（ETS）。在一些實施方式中，無核心襯底是第二襯底部分242。 示例性電子設備
圖16圖示可以與前述裝置、積體裝置、積體電路（IC）封裝、積體電路（IC）裝置、半導體裝置、積體電路、晶粒、中介層、封裝或堆疊式封裝（PoP）中的任何一個整合的各種電子設備。例如，行動電話設備1602、筆記型電腦設備1604、固定位置終端設備1606、可穿戴設備1608或汽車1610可以包括如本文所述的裝置1600。設備1600可以是例如本文描述的任何裝置及/或積體電路（IC）封裝。圖16中示出的設備1602、1604、1606和1608以及車輛1610僅僅是示例性的。其他電子設備亦可以以裝置1600為特徵，包括但不限於以下一組設備（例如，電子設備），包括：行動設備、手持個人通訊系統（PCS）單元、諸如個人數位助理的可攜式資料單元、支援全球定位系統（GPS）的設備、導航設備、機上盒、音樂播放機、視訊播放機、娛樂單元、固定位置資料單元（如抄表設備）、通訊設備、智慧型電話、平板電腦、電腦、可穿戴設備（例如，手錶、眼鏡）、物聯網路（IoT）設備、伺服器、路由器、在汽車（例如，自動駕駛車輛）中實現的電子設備，或者儲存或檢索資料或電腦指令的任何其他設備，或其任何組合。
可以將圖2-4、5A-5D，6、7A-7F、10、11A-11B、12、13、14A-14B及/或15-16中示出的部件、製程、特徵及/或功能中的一或多個重新排列及/或組合成單個部件、製程、特徵或功能或在幾個組件、製程或功能中體現。在不脫離本案內容的情況下，亦可以添加附加元件、組件、製程及/或功能。亦應注意，圖2-4、5A-5D，6、7A-7F、10、11A-11B、12、13、14A-14B及/或15-16及其在本案內容中的相應描述不限於晶粒及/或IC。在一些實施方式中，圖2-4、5A-5D，6、7A-7F、10、11A-11B、12、13、14A-14B及/或15-16及其相應描述可以用於製造、建立、提供及/或生產裝置及/或積體裝置。在一些實施方式中，裝置可以包括晶粒、晶圓、積體裝置、積體被動裝置（IPD）、晶粒封裝、積體電路（IC）裝置、裝置封裝、積體電路（IC）封裝、半導體裝置、堆疊式封裝（PoP）裝置及/或中介層。
本文使用詞語「示例性」來表示「用作實例、例子或舉例說明」。本文中描述為「示例性」的任何實施方式或態樣不一定被解釋為比本案內容的其他態樣優選或有利。同樣，術語「態樣」不要求本案內容的所有態樣皆包括所論述的特徵、優點或操作模式。術語「耦合」在本文中用於代表兩個物件之間的直接或間接耦合。例如，若物件A實體地接觸物件B，並且物件B接觸物件C，則物件A和C仍然可以被認為彼此耦合-即使它們沒有直接實體地相互接觸。亦應注意，本案中在一個部件位於另一個部件之上的上下文中使用的術語「在……之上（over）」可以用於表示在另一個部件上及/或在另一個部件中的部件（例如，在部件的表面上（on）或嵌入部件中（in））。因此，例如，在第二部件之上的第一部件可以意味著（1）第一部件在第二部件之上，但不直接接觸第二部件，（2）第一部件在第二部件上（例如，在第二部件的表面上），及/或（3）第一部件在第二部件中（例如，嵌入）。本案內容中使用的術語「約為'值X'」或「近似」應表示'值X'的10％以內。例如，約為1或近似為1的值意味著0.9-1.1範圍內的值。
在一些實施方式中，裝置及/或封裝的高度可以沿著封裝的Z方向定義，其在本發明的圖中示出。在一些實施方式中，裝置及/或封裝的Z方向可以沿著裝置及/或封裝的頂部和底部之間的軸定義。術語頂部和底部可以任意指定，但是作為實例，裝置及/或封裝的頂部可以是包括封裝層的部分，而封裝的底部可以是包括再分佈部分或複數個焊球的部分。在一些實施方式中，封裝的頂部可以是封裝的背面，並且封裝的底部可以是封裝的正面。封裝的正面可以是封裝的主動側。頂部可以是相對於下部較高的部分。底部可以是相對於較高部分較低的部分。
裝置及/或封裝的X-Y方向或X-Y平面可以代表裝置及/或封裝的橫向方向及/或佔用區。X-Y方向的實例在本案內容的附圖中示出。物件的寬度、長度及/或直徑可以指沿X-Y維度及/或X-Y平面的尺寸。在本案內容的許多附圖中，裝置及/或封裝及其相應的部件在X-Z橫截面或X-Z平面上示出。然而，在一些實施方式中，封裝及其代表性部件可以在Y-Z橫截面或Y-Z平面上表示。
此外，應注意，可以將本文中包含的各種揭示內容可以被描述為作為流程圖、程式方塊圖、結構圖或方塊圖圖示的程序。儘管流程圖可以將操作描述為一個順序程序，但是許多操作可以並行或同時執行。另外，可以重新排列操作的順序。程序在其操作完成時終止。
在不脫離本案內容的情況下，可以在不同系統中實現本文描述的本案內容的各種特徵。應當注意，本案內容的前述態樣僅僅是實例，不應被解釋為限制本案內容。本案內容的各態樣的描述意欲是舉例說明性的，而不是限制請求項的範疇。因而，本教導可以容易地應用於其他類型的裝置，並且許多替換、修改和變化對於本發明所屬領域中具有通常知識者而言將是顯而易見的。
100:積體裝置 102:襯底 104:晶粒 120:電媒體層 122:互連 124:第一阻焊層 126:第二阻焊層 130:焊料互連 140:焊料互連 200:裝置 201:電媒體層 202:襯底 203:核心層 204:第一阻焊層 205:電媒體層 206:第二阻焊層 207:電媒體層 208:晶粒 209:電媒體層 210:核心襯底互連 212:焊盤 214:過孔 222:焊盤 230:過孔 240:第一襯底部分 242:第二襯底部分 250:過孔 252:焊盤 254:焊盤 262:焊料互連 270:過孔 272:焊盤 280:襯底互連 290:襯底過孔 292:襯底焊盤 300:部分 302:互連 304:凸塊區域 400:部分 402:互連 404:凸塊區域 500:圖案化金屬層 502:空腔 510:空腔 550:空腔 600:裝置 602:襯底 612:焊盤 622:焊盤 630:過孔 632:插塞材料 634:金屬層 640:第一襯底部分 650:過孔 652:插塞材料 654:金屬層 702:空腔 800:裝置 802:襯底 812:焊盤 822:焊盤 830:過孔 832:插塞材料 834:金屬層 840:第一襯底部分 850:過孔 852:插塞材料 1000:方法 1005:方塊 1010:方塊 1015:方塊 1020:方塊 1025:方塊 1030:方塊 1035:方塊 1040:方塊 1110:空腔 1112:空腔 1210:空腔 1300:方法 1305:方塊 1310:方塊 1315:方塊 1320:方塊 1325:方塊 1400:載體 1470:空腔 1500:方法 1505:方塊 1510:方塊 1515:方塊 1520:方塊 1525:方塊 1530:方塊 1600:設備 1602:設備 1604:設備 1606:設備 1608:設備 1610:車輛
依據下面結合附圖闡述的詳細描述，各種特徵、性質和優點將變得顯而易見，附圖中相似的元件符號在通篇中相應地標識。
圖1圖示包括晶粒和襯底的裝置的剖面圖。
圖2圖示封裝的剖面圖，該封裝包括晶粒和具有核心層的嵌入式跡線襯底（ETS）。
圖3圖示核心襯底的凸塊部分的平面圖。
圖4圖示嵌入式跡線襯底（ETS）的凸塊部分的平面圖。
圖5（包括圖5A-5D）圖示用於製造襯底的示例性序列，該襯底包括具有核心層的嵌入式跡線襯底（ETS）。
圖6圖示另一封裝的剖面圖，該封裝包括晶粒和具有核心層的嵌入式跡線襯底（ETS），該核心層包括加蓋過孔（capped via）。
圖7（包括圖7A-7F）圖示用於製造襯底的示例性序列，該襯底包括具有核心層的嵌入式跡線襯底（ETS），該核心層包括加蓋過孔。
圖8圖示另一封裝的剖面圖，該封裝包括晶粒和具有核心層的嵌入式跡線襯底（ETS），該核心層包括無蓋過孔。
圖9（包括圖9A-9E）圖示用於製造襯底的示例性序列，該襯底包括具有核心層的嵌入式跡線襯底（ETS），該核心層包括無蓋過孔。
圖10圖示用於製造襯底的方法的示例性流程圖，該襯底包括具有核心層的嵌入式跡線襯底（ETS）。
圖11（包括圖11A-11B）圖示用於製造具有核心層的襯底的示例性序列。
圖12圖示用於製造具有核心層的另一襯底的示例性順序。
圖13圖示用於製造具有核心層的襯底的方法的示例性流程圖。
圖14（包括圖14A-14B）圖示用於製造無核心襯底的示例性序列。
圖15圖示用於製造無核心襯底的方法的示例性流程圖。
圖16圖示可以整合本文所述的晶粒、晶圓、積體裝置、積體被動裝置（IPD）、裝置封裝、封裝、積體電路及/或PCB的各種電子設備。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
200:裝置
201:電媒體層
202:襯底
203:核心層
204:第一阻焊層
205:電媒體層
206:第二阻焊層
207:電媒體層
208:晶粒
209:電媒體層
210:核心襯底互連
212:焊盤
214:過孔
222:焊盤
230:過孔
240:第一襯底部分
242:第二襯底部分
250:過孔
252:焊盤
254:焊盤
262:焊料互連
270:過孔
272:焊盤
280:襯底互連
290:襯底過孔
292:襯底焊盤

Claims (30)

  1. 一種積體裝置，包括：一晶粒；及一襯底，其耦合到該晶粒，該襯底包括：(i)一核心襯底部分，其包括：具有一第一核心表面的一核心層；及複數個核心襯底互連，每個核心襯底互連具有一第一最小寬度，其中該複數個核心襯底互連包括形成在該核心層的該第一表面之上的複數個表面核心襯底互連；(ii)一無核心襯底部分，其包括：(i)一第一電媒體層，其具有一第一電媒體表面，該第一電媒體表面面向該核心層的該第一核心表面；及(ii)複數個襯底互連，每個襯底互連具有一第二最小寬度，該第二最小寬度小於該第一最小寬度，其中該複數個襯底互連包括形成在該第一電媒體表面之上的複數個互連；及(iii)一第二電媒體層，其形成在該核心襯底部分和該無核心襯底部分之間，使得該複數個表面核心襯底互連和該複數個襯底互連位於該第二電媒體層中。
  2. 根據請求項1之積體裝置，其中該第二電媒體層包括複數個過孔，其中該複數個過孔耦合到(i)該複數個表面核心襯底互連，以及(ii)形成在該第一電媒體層之上的該複數個互連。
  3. 根據請求項1之積體裝置，其中每個核心襯底互連具有15微米(μm)的一第一最小寬度，並且每個襯底互連具有6微米(μm)的一第二最小寬度。
  4. 根據請求項3之積體裝置，其中兩個相鄰的核心襯底互連之間的一最小間隔至少10微米(μm)，並且兩個相鄰的襯底互連之間的一最小間隔至少8微米(μm)。
  5. 根據請求項1之積體裝置，其中該複數個核心襯底互連包括穿過該核心層的複數個核心過孔。
  6. 根據請求項5之積體裝置，其中至少一個核心過孔包括：(i)一金屬層，以及(ii)由該金屬層橫向圍繞的一非導電插塞材料。
  7. 根據請求項5之積體裝置，其中該複數個核心過孔的壁近似垂直。
  8. 根據請求項1之積體裝置，其中該無核心襯底部分包括一嵌入式跡線襯底(ETS)。
  9. 根據請求項1之積體裝置，其中該核心層的厚度在150-1200微米(μm)的一範圍內。
  10. 根據請求項1之積體裝置，其中該積體裝置被合併到從包括以下各項的一組中選擇的一設備中：一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦、一電腦、一可穿戴設備、一筆記型電腦、一伺服器和一汽車中的一設備。
  11. 一種襯底，包括：(i)一第一襯底部分，其包括：一核心層，其具有一第一核心表面；及複數個核心襯底互連，每個核心襯底互連具有一第一最小寬度，其中該複數個核心襯底互連包括形成在該核心層的該第一核心表面之上的複數個表面核心襯底互連；(ii)一第二襯底部分，其包括：(i)一第一電媒體層，其具有一第一電媒體表面，該第一電媒體表面面向該核心層的該第一核心表面；及(ii)複數個襯底互連，每個襯底互連具有一第二最小寬度，該第二最小寬度小於該第一最小寬度，其中該複數個襯底互連包括形成在該第一電媒體表面之上的複數個互連；及 (iii)一第二電媒體層，其形成在該第一襯底部分和該第二襯底部分之間，使得該複數個表面核心襯底互連和該複數個襯底互連位於該第二電媒體層中。
  12. 根據請求項11之襯底，其中該第二電媒體層包括複數個過孔，其中該複數個過孔耦合到(i)該複數個表面核心襯底互連，以及(ii)形成在該第一電媒體層之上的該複數個互連。
  13. 根據請求項11之襯底，其中每個核心襯底互連具有15微米(μm)的一第一最小寬度，並且每個襯底互連具有6微米(μm)的一第二最小寬度。
  14. 根據請求項13之襯底，其中兩個相鄰的核心襯底互連之間的一最小間隔至少10微米(μm)，並且兩個相鄰的襯底互連之間的一最小間隔至少8微米(μm)。
  15. 根據請求項11之襯底，其中該複數個核心襯底互連包括穿過該核心層的複數個核心過孔。
  16. 根據請求項15之襯底，其中至少一個核心過孔包括：(i)一金屬層，和(ii)由該金屬層橫向圍繞的一非導電插塞材料。
  17. 根據請求項15之襯底，其中該複數個核心過孔的壁近似垂直。
  18. 根據請求項11之襯底，其中該第一襯底部分包括一核心襯底，並且該第二襯底部分包括一嵌入式跡線襯底(ETS)。
  19. 根據請求項11之襯底，其中該核心層的一厚度在150-1200微米(μm)的一範圍內。
  20. 根據請求項11之襯底，其中該襯底被合併到從包括以下各項的一組中選擇的一設備中：一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦、一電腦、一可穿戴設備、一筆記型電腦、一伺服器和一汽車中的一設備。
  21. 一種用於製造襯底的方法，包括以下步驟：提供一核心襯底，該核心襯底包括：(i)一核心層，其具有一第一核心表面；及(ii)複數個核心襯底互連，每個核心襯底互連具有一第一最小寬度，其中該複數個核心襯底互連包括形成在該核心層的該第一核心表面之上的複數個表面核心襯底互連；在該核心襯底之上提供一第二電媒體層；及 在該第二電媒體層和該核心襯底之上提供一嵌入式跡線襯底(ETS)，使得該第二電媒體層位於該核心襯底和該ETS之間，其中該ETS包括：(i)一第一電媒體層，其具有一第一電媒體表面，該第一電媒體表面面向該核心層的該第一核心表面；及(ii)複數個襯底互連，每個襯底互連具有一第二最小寬度，該第二最小寬度小於該第一最小寬度，其中該複數個襯底互連包括形成在該第一電媒體表面之上的複數個互連，其中該複數個表面核心襯底互連和該複數個襯底互連位於該第二電媒體層中。
  22. 根據請求項21之方法，其中該第二電媒體層包括複數個過孔，其中該複數個過孔耦合到(i)該複數個表面核心襯底互連，以及(ii)形成在該第一電媒體層之上的該複數個互連。
  23. 根據請求項21之方法，其中每個核心襯底互連具有15微米(μm)的一第一最小寬度，並且每個襯底互連具有6微米(μm)的一第二最小寬度。
  24. 根據請求項23之方法，其中兩個相鄰的核心襯底互連之間的一最小間隔至少10微米(μm)，並 且兩個相鄰的襯底互連之間的一最小間隔至少8微米(μm)。
  25. 根據請求項21之方法，其中該複數個核心襯底互連包括穿過該核心層的複數個核心過孔。
  26. 根據請求項25之方法，其中至少一個核心過孔包括：(i)一金屬層，和(ii)由該金屬層橫向圍繞的一非導電插塞材料。
  27. 根據請求項26之方法，其中該非導電插塞材料的一表面沒有該金屬層。
  28. 根據請求項25之方法，其中該複數個核心過孔的壁近似垂直。
  29. 根據請求項21之方法，其中該核心層的一厚度在150-1200微米(μm)的一範圍內。
  30. 根據請求項21之方法，其中該襯底被合併到從包括以下各項的一組中選擇的一設備中：一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦、一電腦、一可穿戴設備、一筆記型電腦、一伺服器和一汽車中的一設備。
TW108121959A 2018-07-06 2019-06-24 包括核心層的嵌入式跡線襯底（ets）中的高密度互連 TWI723436B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862694839P 2018-07-06 2018-07-06
US62/694,839 2018-07-06
US16/189,128 2018-11-13
US16/189,128 US10622292B2 (en) 2018-07-06 2018-11-13 High density interconnects in an embedded trace substrate (ETS) comprising a core layer

Publications (2)

Publication Number Publication Date
TW202017135A TW202017135A (zh) 2020-05-01
TWI723436B true TWI723436B (zh) 2021-04-01

Family

ID=67211935

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108121959A TWI723436B (zh) 2018-07-06 2019-06-24 包括核心層的嵌入式跡線襯底（ets）中的高密度互連

Country Status (5)

Country Link
US (1) US10622292B2 (zh)
EP (1) EP3818557A1 (zh)
CN (1) CN112385022B (zh)
TW (1) TWI723436B (zh)
WO (1) WO2020009827A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217539B2 (en) * 2019-07-12 2022-01-04 Samsung Electronics Co., Ltd. Package substrate and semiconductor package including the same
US11626336B2 (en) 2019-10-01 2023-04-11 Qualcomm Incorporated Package comprising a solder resist layer configured as a seating plane for a device
US11211331B2 (en) * 2020-01-22 2021-12-28 Vanguard International Semiconductor Corporation Semiconductor structure having a via and methods of manufacturing the same
US11798871B2 (en) 2020-08-21 2023-10-24 Nxp Usa, Inc. Device package substrate structure and method therefor
US20220068780A1 (en) * 2020-08-25 2022-03-03 Qualcomm Incorporated Integrated circuit (ic) package substrate with embedded trace substrate (ets) layer on a substrate, and related fabrication methods
US20230073823A1 (en) * 2021-09-09 2023-03-09 Qualcomm Incorporated Package comprising a substrate with high-density interconnects
US20230086094A1 (en) * 2021-09-23 2023-03-23 Qualcomm Incorporated Integrated circuit (ic) package employing added metal for embedded metal traces in ets-based substrate for reduced signal path impedance, and related fabrication methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200739838A (en) * 2006-01-23 2007-10-16 Tessera Tech Hungary Kft Wafer level chip packaging
TW200803661A (en) * 2005-11-29 2008-01-01 3M Innovative Properties Co Circuit substrate and method of manufacture
TW200818427A (en) * 2006-06-20 2008-04-16 Broadcom Corp Thermal improvement for hotspots on dies in integrated circuit packages
TW201036509A (en) * 2009-03-17 2010-10-01 Advanced Semiconductor Eng Structure of embedded-trace substrate and method of manufacturing the same
US9721880B2 (en) * 2015-12-15 2017-08-01 Intel Corporation Integrated circuit package structures

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3677429B2 (ja) 2000-03-09 2005-08-03 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
JP2012009510A (ja) * 2010-06-22 2012-01-12 Sumitomo Bakelite Co Ltd 金属微細パターン付き基材、プリント配線板、及び半導体装置、並びに、金属微細パターン付き基材及びプリント配線板の製造方法
WO2013161527A1 (ja) * 2012-04-26 2013-10-31 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5762376B2 (ja) * 2012-09-21 2015-08-12 日本特殊陶業株式会社 配線基板及びその製造方法
US9059061B2 (en) * 2013-03-15 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D image sensor
JP6162458B2 (ja) 2013-04-05 2017-07-12 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2015005612A (ja) * 2013-06-20 2015-01-08 イビデン株式会社 パッケージ基板及びパッケージ基板の製造方法
JP6418757B2 (ja) 2014-03-03 2018-11-07 新光電気工業株式会社 配線基板及びその製造方法と半導体装置
JP6324876B2 (ja) 2014-07-16 2018-05-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US10037941B2 (en) * 2014-12-12 2018-07-31 Qualcomm Incorporated Integrated device package comprising photo sensitive fill between a substrate and a die
CN105870026B (zh) * 2016-03-07 2019-03-19 武汉光谷创元电子有限公司 载体、其制造方法及使用载体制造无芯封装基板的方法
CN106340461B (zh) * 2016-07-22 2019-01-01 深南电路股份有限公司 一种超薄无芯封装基板的加工方法和结构
US10643936B2 (en) 2017-05-31 2020-05-05 Dyi-chung Hu Package substrate and package structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200803661A (en) * 2005-11-29 2008-01-01 3M Innovative Properties Co Circuit substrate and method of manufacture
TW200739838A (en) * 2006-01-23 2007-10-16 Tessera Tech Hungary Kft Wafer level chip packaging
TW200818427A (en) * 2006-06-20 2008-04-16 Broadcom Corp Thermal improvement for hotspots on dies in integrated circuit packages
TW201036509A (en) * 2009-03-17 2010-10-01 Advanced Semiconductor Eng Structure of embedded-trace substrate and method of manufacturing the same
US9721880B2 (en) * 2015-12-15 2017-08-01 Intel Corporation Integrated circuit package structures

Also Published As

Publication number Publication date
WO2020009827A1 (en) 2020-01-09
US20200013706A1 (en) 2020-01-09
US10622292B2 (en) 2020-04-14
TW202017135A (zh) 2020-05-01
CN112385022A (zh) 2021-02-19
EP3818557A1 (en) 2021-05-12
CN112385022B (zh) 2021-11-30

Similar Documents

Publication Publication Date Title
TWI723436B (zh) 包括核心層的嵌入式跡線襯底（ets）中的高密度互連
CN107078101B (zh) 在封装层中包括硅桥接的集成器件封装
TWI482257B (zh) 具有垂直地嵌入之多數晶粒之基板的多晶片封裝體，以及其形成方法
US9806063B2 (en) Reinforced wafer level package comprising a core layer for reducing stress in a solder joint and improving solder joint reliability
TWI620269B (zh) 包括具有多個管腳且至少一個管腳橫越電容器極板的電容器的積體裝置
CN115588651A (zh) 半导体封装件以及其制造方法
TW201545303A (zh) 包括無機層中的高密度互連和有機層中的重分佈層的集成裝置
US20150061143A1 (en) Ultra fine pitch and spacing interconnects for substrate
TW201724425A (zh) 包括積體電路（ic）封裝體和具有嵌入式被動部件的中介層的積體電路（ic）模組
KR20180064402A (ko) IC(INTEGRATED CIRCUIT) 패키지들 사이의 갭 제어기를 포함하는 PoP(PACKAGE-ON-PACKAGE) 디바이스
TW202125758A (zh) 用於積體電路封裝之有機中介件
US11437307B2 (en) Device comprising first solder interconnects aligned in a first direction and second solder interconnects aligned in a second direction
CN104051379A (zh) 具有超薄介电层的无焊内建层（bbul）半导体封装
KR102005352B1 (ko) 팬-아웃 반도체 패키지
US9355898B2 (en) Package on package (PoP) integrated device comprising a plurality of solder resist layers
KR20220165246A (ko) 솔더 레지스트 층 위에 상호연결 라우팅을 갖는 기판을 포함하는 패키지
KR20180111840A (ko) 집적 회로(ic) 패키지들 사이의 플렉시블 커넥터를 포함하는 통합 디바이스
US20200135839A1 (en) Substrate comprising recessed interconnects and a surface mounted passive component
TW201921590A (zh) 具有保留互連部分之精細節距及間隔互連
TWI506745B (zh) 電子裝置及電子裝置製造方法
US11189686B2 (en) Integrated device coupled to a capacitor structure comprising a trench capacitor
US20240047351A1 (en) Multistep etch for direct chip attach (dca) substrates, and associated systems and devices
CN118043960A (zh) 玻璃芯封装基板
CN111244043A (zh) 半导体封装件以及其制造方法
TW201731354A (zh) 混合式微電子基板及其製造方法