KR20220165246A - 솔더 레지스트 층 위에 상호연결 라우팅을 갖는 기판을 포함하는 패키지 - Google Patents

솔더 레지스트 층 위에 상호연결 라우팅을 갖는 기판을 포함하는 패키지 Download PDF

Info

Publication number
KR20220165246A
KR20220165246A KR1020227033829A KR20227033829A KR20220165246A KR 20220165246 A KR20220165246 A KR 20220165246A KR 1020227033829 A KR1020227033829 A KR 1020227033829A KR 20227033829 A KR20227033829 A KR 20227033829A KR 20220165246 A KR20220165246 A KR 20220165246A
Authority
KR
South Korea
Prior art keywords
dielectric layer
substrate
package
layer
routing
Prior art date
Application number
KR1020227033829A
Other languages
English (en)
Inventor
아니켓 파틸
홍 복 위
귀원 강
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20220165246A publication Critical patent/KR20220165246A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 기판, 및 기판에 커플링된 통합 디바이스를 포함하는 패키지에 관한 것이다. 기판은 (i) 적어도 하나의 내측 유전체 층, (ii) 적어도 하나의 내측 유전체 층에 로케이팅된 복수의 상호연결부들 ― 복수의 상호연결부들은 기판의 최하부 금속 층 상에 로케이팅된 패드를 포함함 ―, (iii) 적어도 하나의 유전체 층 위에 로케이팅된 외측 유전체 층, (iv) 복수의 상호연결부들에 커플링된 적어도 하나의 라우팅 상호연결부 ― 적어도 하나의 라우팅 상호연결부는 외측 유전체 층 위에 로케이팅되고, 적어도 하나의 라우팅 상호연결부는 기판의 최하부 금속 층 아래에 로케이팅됨 ―, 및 (v) 외측 유전체 층 및 적어도 하나의 라우팅 상호연결부 위에 로케이팅된 커버 유전체 층을 포함한다. 패키지는 기판의 최하부 금속 층 상에 로케이팅된 패드에 커플링된 솔더 상호연결부를 포함한다.

Description

솔더 레지스트 층 위에 상호연결 라우팅을 갖는 기판을 포함하는 패키지
[0001] 본 특허 출원은, "PACKAGE COMPRISING A SUBSTRATE WITH INTERCONNECT ROUTING OVER SOLDER RESIST LAYER"라는 명칭으로 2020년 4월 6일자로 출원된 미국 정규 출원 번호 제16/840,752호를 우선권으로 주장하며, 이 출원은 본 출원의 양수인에게 양도되었고, 이로써 명백하게 인용에 의해 본원에 포함된다.
[0002] 다양한 특징들은 통합 디바이스를 포함하는 패키지들에 관한 것이지만, 더 구체적으로는 통합 디바이스, 기판, 및 솔더 레지스트 층 위에 로케이팅된 상호연결부들을 포함하는 패키지에 관한 것이다.
[0003] 도 1은 기판(102), 통합 디바이스(104), 및 캡슐화 층(108)을 포함하는 패키지(100)를 예시한다. 기판(102)은 적어도 하나의 유전체 층(120), 복수의 상호연결부들(122), 및 복수의 솔더 상호연결부들(124)을 포함한다. 복수의 솔더 상호연결부들(144)이 기판(102) 및 통합 디바이스(104)에 커플링된다. 캡슐화 층(108)은 통합 디바이스(104) 및 복수의 솔더 상호연결부들(144)을 캡슐화한다. 고밀도 상호연결부들을 갖는 기판을 포함하는 소형 패키지를 제작하는 것은 난제일 수 있다. 고밀도 상호연결부들 및/또는 높은 핀 카운트들을 수용할 수 있는 더 콤팩트한 패키지들을 제공할 필요성이 계속되고 있다.
[0004] 다양한 특징들은 통합 디바이스를 포함하는 패키지들에 관한 것이지만, 더 구체적으로는 통합 디바이스, 기판, 및 솔더 레지스트 층 위에 로케이팅된 상호연결부들을 포함하는 패키지에 관한 것이다.
[0005] 일 예는 기판, 및 기판에 커플링된 통합 디바이스를 포함하는 패키지를 제공한다. 기판은 (i) 적어도 하나의 내측 유전체 층, (ii) 적어도 하나의 내측 유전체 층에 로케이팅된 복수의 상호연결부들 ― 복수의 상호연결부들은 기판의 최하부 금속 층 상에 로케이팅된 패드를 포함함 ―, (iii) 적어도 하나의 내측 유전체 층 위에 로케이팅된 외측 유전체 층, (iv) 복수의 상호연결부들에 커플링된 적어도 하나의 라우팅 상호연결부 ― 적어도 하나의 라우팅 상호연결부는 외측 유전체 층 위에 로케이팅되고, 적어도 하나의 라우팅 상호연결부는 기판의 최하부 금속 층 위에 로케이팅됨 ―, 및 (v) 외측 유전체 층 및 적어도 하나의 라우팅 상호연결부 위에 로케이팅된 커버 유전체 층을 포함한다. 패키지는 기판의 최하부 금속 층 상에 로케이팅된 패드에 커플링된 솔더 상호연결부를 포함한다.
[0006] 다른 예는 기판, 및 기판에 커플링된 통합 디바이스를 포함하는 패키지를 제공한다. 기판은 (i) 적어도 하나의 내측 유전체 층, (ii) 적어도 하나의 내측 유전체 층에 로케이팅된 복수의 상호연결부들 ― 복수의 상호연결부들은 기판의 최하부 금속 층 상에 로케이팅된 패드를 포함함 ―, (iii) 적어도 하나의 내측 유전체 층 위에 로케이팅된 외측 유전체 층, (iv) 복수의 상호연결부들에 커플링된 라우팅 상호연결을 위한 수단 ― 라우팅 상호연결을 위한 수단은 외측 유전체 층 위에 로케이팅되고, 라우팅 상호연결을 위한 수단은 기판의 최하부 금속 층 위에 로케이팅됨 ―, 및 (v) 외측 유전체 층 및 라우팅 상호연결을 위한 수단 위에 로케이팅된 커버 유전체 층을 포함한다. 패키지는 기판의 최하부 금속 층 상에 로케이팅된 패드에 커플링된 솔더 상호연결부를 포함한다.
[0007] 다른 예는 패키지를 제작하기 위한 방법을 제공한다. 방법은 기판을 제공한다. 기판은 (i) 적어도 하나의 내측 유전체 층; (ii) 적어도 하나의 내측 유전체 층에 로케이팅된 복수의 상호연결부들 ― 복수의 상호연결부들은 기판의 최하부 금속 층 상에 로케이팅된 패드를 포함함 ―; (iii) 적어도 하나의 내측 유전체 층 위에 로케이팅된 외측 유전체 층; (iv) 복수의 상호연결부들에 커플링된 적어도 하나의 라우팅 상호연결부 ― 적어도 하나의 라우팅 상호연결부는 외측 유전체 층 위에 로케이팅되고, 적어도 하나의 라우팅 상호연결부는 기판의 최하부 금속 층 위에 로케이팅됨 ―; 및 (v) 외측 유전체 층 및 적어도 하나의 라우팅 상호연결부 위에 로케이팅된 커버 유전체 층을 포함한다. 방법은 통합 디바이스를 기판에 커플링한다. 방법은 솔더 상호연결부를 기판의 최하부 금속 층 상에 로케이팅된 패드에 커플링한다.
[0008] 다른 예는 기판, 및 기판에 커플링된 통합 디바이스를 포함하는 패키지를 제공한다. 기판은 (i) 적어도 하나의 내측 유전체 층, (ii) 적어도 하나의 내측 유전체 층에 로케이팅된 복수의 상호연결부들 ― 복수의 상호연결부들은 기판의 최하부 금속 층 상에 로케이팅된 패드를 포함함 ―, (iii) 적어도 하나의 내측 유전체 층 위에 로케이팅된 외측 유전체 층, (iv) 적어도 하나의 내측 유전체 층 위에 로케이팅된 커버 유전체 층, (v) 복수의 상호연결부들에 커플링된 적어도 하나의 라우팅 상호연결부 ― 적어도 하나의 라우팅 상호연결부는 커버 유전체 층 위에 로케이팅되고, 적어도 하나의 라우팅 상호연결부는 기판의 최하부 금속 층 위에 로케이팅됨 ―, 및 (vi) 커버 유전체 층 및 적어도 하나의 라우팅 상호연결부 위에 로케이팅된 제2 외측 유전체 층을 포함한다. 패키지는 기판의 최하부 금속 층 상에 로케이팅된 패드에 커플링된 솔더 상호연결부를 포함한다.
[0009] 다양한 특징들, 속성 및 장점들은, 도면들과 관련하여 고려될 때 이하 설명된 상세한 설명으로부터 명백하게 될 수 있으며, 도면들에서 유사한 참조 문자들은 전반에 걸쳐 대응되게 식별된다.
[0010] 도 1은 통합 디바이스 및 기판을 포함하는 패키지의 측면도를 예시한다.
[0011] 도 2는 솔더 레지스트 층 위에 로케이팅된 상호연결부들을 갖는 기판을 포함하는 패키지의 측면도를 예시한다.
[0012] 도 3은 솔더 레지스트 층 위에 로케이팅된 상호연결부들을 갖는 기판을 포함하는 패키지의 저면도를 예시한다.
[0013] 도 4는 외측 유전체 층 위에 로케이팅된 상호연결부들을 갖는 기판을 포함하는 패키지의 측면도를 예시한다.
[0014] 도 5(도 5는 도 5a - 도 5f를 포함함)는 솔더 레지스트 층 위에 로케이팅된 상호연결부들을 포함하는 기판을 제작하기 위한 예시적인 시퀀스를 예시한다.
[0015] 도 6(도 6은 도 6a - 도 6b를 포함함)은 외측 유전체 층 위에 로케이팅된 상호연결부들을 포함하는 기판을 제작하기 위한 예시적인 시퀀스를 예시한다.
[0016] 도 7은 솔더 레지스트 층 위에 로케이팅된 상호연결부들을 포함하는 기판을 제작하기 위한 방법의 예시적인 흐름도를 예시한다.
[0017] 도 8(도 8은 도 8a - 도 8b를 포함함)은 솔더 레지스트 층 위에 로케이팅된 상호연결부들을 갖는 기판을 포함하는 패키지를 제작하기 위한 예시적인 시퀀스를 예시한다.
[0018] 도 9는 솔더 레지스트 층 위에 로케이팅된 상호연결부들을 갖는 기판을 포함하는 패키지를 제작하기 위한 방법의 예시적인 흐름도를 예시한다.
[0019] 도 10은 솔더 레지스트 층 위에 로케이팅된 상호연결부들을 갖는 기판을 포함하는 패키지를 포함하는 PoP(package on package)를 예시한다.
[0020] 도 11(도 11은 도 11a - 도 11c를 포함함)은 솔더 레지스트 층 위에 로케이팅된 상호연결부들을 갖는 기판을 포함하는 패키지를 포함하는 PoP(package on package)를 제작하기 위한 예시적인 시퀀스를 예시한다.
[0021] 도 12는 본원에서 설명된 다이, 통합 디바이스, IPD(integrated passive device), 수동 컴포넌트, 패키지, 및/또는 디바이스 패키지를 통합할 수 있는 다양한 전자 디바이스들을 예시한다.
[0022] 이하의 설명에서, 본 개시내용의 다양한 양상들의 완전한 이해를 제공하기 위해 특정 세부사항들이 제공된다. 그러나, 양상들이 이러한 특정 세부사항들 없이도 실시될 수 있다는 것이 당업자에 의해 이해될 것이다. 예컨대, 회로들은, 불필요한 세부사항으로 양상들을 모호하게 하는 것을 피하기 위해 블록도들로 도시될 수 있다. 다른 경우들에서, 잘-알려진 회로들, 구조들 및 기법들은 본 개시내용의 양상들을 모호하게 하지 않기 위해 상세하게 도시되지 않을 수 있다.
[0023] 본 개시내용은 기판, 및 기판에 커플링된 통합 디바이스를 포함하는 패키지를 설명한다. 기판은 (i) 적어도 하나의 내측 유전체 층, (ii) 적어도 하나의 내측 유전체 층에 적어도 로케이팅된 복수의 상호연결부들 ― 복수의 상호연결부들은 기판의 최하부 금속 층 상에 로케이팅된 패드를 포함함 ―, (iii) 적어도 하나의 내측 유전체 층 위에 로케이팅된 외측 유전체 층, (iv) 복수의 상호연결부들에 커플링된 적어도 하나의 라우팅 상호연결부 ― 적어도 하나의 라우팅 상호연결부는 외측 유전체 층 위에 로케이팅되고, 적어도 하나의 라우팅 상호연결부는 기판의 최하부 금속 층 위에 로케이팅됨 ―, 및 (v) 외측 유전체 층 및 적어도 하나의 라우팅 상호연결부 위에 로케이팅된 커버 유전체 층을 포함하며, 커버 유전체 층은 외측 유전체 층에 커플링될 수 있다. 패키지는 기판의 최하부 금속 층 상에 로케이팅된 패드에 커플링된 솔더 상호연결부를 포함한다. 외측 유전체 층은 솔더 레지스트 층 또는 PID(photo imageable dielectric)를 포함할 수 있다. 커버 유전체 층은 솔더 레지스트 층 또는 PID(photo imageable dielectric)를 포함할 수 있다. 적어도 하나의 라우팅 상호연결부는 복수의 솔더 상호연결부들 사이에 로케이팅될(예컨대, 측방향으로 로케이팅될) 수 있다. 통합 디바이스 및 기판은, 통합 디바이스로의 그리고/또는 통합 디바이스로부터의 제1 전기 신호가 외측 유전체 층 기판 위에 로케이팅된 적어도 라우팅 상호연결부 및 복수의 상호연결부들을 통해 이동하도록 구성될 수 있는 방식으로 함께 커플링된다. 적어도 하나의 라우팅 상호연결부가 외측 유전체 층 위에 그리고 솔더 상호연결부들 사이에 로케이팅되는 이러한 구성은, 기판의 솔더 상호연결부들 사이의 공간(예컨대, 측방향 공간)이 라우팅을 위해 활용될 수 있게 하여, 기판 및/또는 패키지의 전체 크기 및 형태를 증가시키지 않으면서 더 많은 라우팅 실면적(routing real estate)을 제공할 수 있다.
외측 유전체 층 위에 로케이팅된 상호연결부들을 갖는 기판을 포함하는 예시적인 패키지
[0024] 도 2는 외측 유전체 층 위에 로케이팅된 상호연결부들을 포함하는 패키지(200)의 측면도를 예시한다. 패키지(200)는 복수의 솔더 상호연결부들(280)을 통해 보드(290)(예컨대, PCB(printed circuit board))에 커플링된다. 패키지(200)는, 개선된 라우팅 상호연결부 설계를 또한 갖는 동시에, 콤팩트한 소형 팩터를 갖는 패키지를 제공한다.
[0025] 도 2에 도시된 바와 같이, 패키지(200)는 기판(202), 제1 통합 디바이스(205), 제2 통합 디바이스(206), 캡슐화 층(208) 및 복수의 솔더 상호연결부들(280)을 포함한다.
[0026] 기판(202)은 제1 표면(예컨대, 최상부 표면) 및 제2 표면(예컨대, 최하부 표면)을 포함한다. 기판(202)은 적어도 하나의 내측 유전체 층(220), 복수의 상호연결부들(222), 솔더 레지스트 층(224), 외측 유전체 층(230), 커버 유전체 층(240), 및 적어도 하나의 라우팅 상호연결부(242)를 포함한다. 복수의 상호연결부들(222)은 적어도 하나의 내측 유전체 층(220) 내에 그리고 적어도 하나의 내측 유전체 층(220) 위에 적어도 로케이팅된다. 복수의 상호연결부들(222)은 기판(202)의 최하부 금속 층 상에 로케이팅된 적어도 하나의 패드(222a)를 포함한다. 패드(222a)는 복수의 솔더 상호연결부들(280)로부터의 솔더 상호연결부에 커플링되도록 구성된다. 외측 유전체 층(230)은 적어도 하나의 유전체 층(220) 위에 로케이팅된다. 적어도 하나의 라우팅 상호연결부(242)는 복수의 상호연결부들(222)에 커플링된다. 적어도 하나의 라우팅 상호연결부(242)는 외측 유전체 층(230) 위에 로케이팅된다. 적어도 하나의 라우팅 상호연결부(242)는 기판(202)의 최하부 금속 층 위에(또는 최상부 및 최하부가 임의로 정의되는 방식에 따라, 아래에) 로케이팅된다. 적어도 하나의 라우팅 상호연결부(242)는 기판(202)의 최하부 금속 층과 보드(290) 사이에 로케이팅될 수 있다. 커버 유전체 층(240)은 외측 유전체 층(230) 및 적어도 하나의 라우팅 상호연결부(242) 위에 로케이팅된다. 적어도 하나의 라우팅 상호연결부(242)는 라우팅 상호연결을 위한 수단일 수 있다. 커버 유전체 층(240)은 외측 유전체 층(230)에 커플링될 수 있다.
[0027] 본 개시내용에서 사용되는 바와 같이, 특정 유전체 층이 다른 유전체 층 "위에" 로케이팅될 때, 특정 유전체 층은, 최하부(예컨대, 최하부 층) 또는 최상부(예컨대, 최상부 층)가 임의로 정의되는 방식에 따라, 다른 유전체 층 위에 또는 아래에 로케이팅될 수 있다. 다른 유전체 층 "위에" 로케이팅된 특정 유전체 층은 (위이든 아래이든) 특정 유전체 층이 다른 유전체 층의 표면에 커플링되는 것을 의미할 수 있다. 예컨대, 특정 유전체 층의 표면이 다른 유전체 층의 다른 표면과 접촉될(예컨대, 터치할) 수 있다.
[0028] 외측 유전체 층(230)은 적어도 하나의 내측 유전체 층(220)의 최하부 표면 위에(예컨대, 아래에) 로케이팅되고 그에 커플링될 수 있다. 적어도 하나의 라우팅 상호연결부(242) 및 커버 유전체 층(240)은 외측 유전체 층(230)의 최하부 표면 위에(예컨대, 아래에) 로케이팅되고 그에 커플링될 수 있다. 적어도 하나의 라우팅 상호연결부(242)는 복수의 솔더 상호연결부들(280) 사이에 측방향으로 로케이팅될 수 있다. 적어도 하나의 라우팅 상호연결부(242)는 복수의 솔더 상호연결부들(280)과 직접 접촉하지 않을 수 있다. 적어도 하나의 라우팅 상호연결부(242)는 복수의 상호연결부들(222)에 커플링될 수 있다. 외측 유전체 층(230), 커버 유전체 층(240) 및 적어도 하나의 라우팅 상호연결부(242)는 기판(202)의 일부일 수 있다.
[0029] 기판(202)의 최하부 금속 층은 솔더 상호연결부들에 커플링되도록 구성된 상호연결부들(이를테면, 패드들)을 포함하는 기판(202)의 금속 층일 수 있다. 기판(202)의 최하부 금속 층은, 기판(202)의 최하측 금속 층 또는 (기판(202)이 보드에 커플링되는 경우) 보드에 가장 가까운 기판(202)의 금속 층일 필요는 없을 수 있다. 도 2의 예에서, 기판(202)의 최하부 금속 층은 복수의 솔더 상호연결부들(280)에 커플링된(예컨대, 직접적으로 커플링된) 상호연결부들(이를테면, 패드(222a))을 포함하는 금속 층일 수 있다. 복수의 솔더 상호연결부들(280)은 보드(290)(예컨대, 인쇄 회로 기판)에 추가로 커플링된다. 기판(202)의 최하부 금속 층은, 복수의 솔더 상호연결부들(280)과 동일한 평면을 따라 (예컨대, X-축 및/또는 Y-축을 따라) 측방향으로 포지셔닝되지 않으면서 복수의 솔더 상호연결부들(280)에 가장 가까운(예컨대, 수직으로 가장 가까운) 금속 층일 수 있다. 본 개시내용의 목적을 위해, 기판의 최하부 금속 층은 복수의 솔더 상호연결부들(280)에 대해 측방향으로 로케이팅된 금속 층(들)을 포함하지 않는 것으로 정의될 수 있다.
[0030] 도 2에 도시된 바와 같이, 복수의 솔더 상호연결부들(280)은, 적어도 하나의 라우팅 상호연결부(242)가 복수의 솔더 상호연결부들(280)에 대해 측방향으로 로케이팅되고 그리고/또는 복수의 솔더 상호연결부들(280) 사이에 로케이팅되도록, 기판(202)에 커플링된다(예컨대, 기판(202)의 최하부 금속 층에 커플링됨).
[0031] 적어도 하나의 라우팅 상호연결부(242)의 사용은 공간을 절약하는 것을 돕고, 패키지(200)의 전체 높이 및 풋 프린트를 감소시켜, 그렇지 않았다면 사용되지 않았을 공간을 활용하는 것을 돕는다. 더욱이, 적어도 하나의 라우팅 상호연결부(242)의 사용은 기판(202)에서의 라우팅 혼잡(routing congestion)(예컨대, 로컬 라우팅 혼잡)을 감소시키는 것을 도울 수 있다. 적어도 하나의 라우팅 상호연결부(242)가 솔더 상호연결부들(280) 사이에 로케이팅되는(그러나 솔더 상호연결부들과 직접 접촉하지 않을 수 있음) 이러한 구성은, 그렇지 않았다면 사용되지 않았을 공간을 사용한다. 특히, 이러한 구성은 기판(202)의 솔더 상호연결부들(280) 사이의 공간(예컨대, 측방향 공간)이 라우팅을 위해 활용될 수 있게 하여, 기판 및/또는 패키지의 전체 크기 및 형태를 증가시키지 않으면서 더 많은 라우팅 실면적을 제공할 수 있다.
[0032] 적어도 하나의 라우팅 상호연결부(242)는 또한, 기판(202)의 다른 표면(예컨대, 최상부 표면) 위에 형성될 수 있다는 것이 주목된다. 그러한 경우에, 다른 커버 유전체 층 및/또는 외측 유전체가 기판(202)의 제2 표면 위에 형성될 수 있다. 따라서, 일부 구현들에서, 적어도 하나의 라우팅 상호연결부, 커버 유전체 층 및/또는 외측 유전체 층이 기판(202)의 최하부 표면 및/또는 최상부 표면 위에 형성될 수 있다.
[0033] 외측 유전체 층(230)은 적어도 하나의 내측 유전체 층(220)과 상이한 재료를 포함할 수 있다. 커버 유전체 층(240)은 적어도 하나의 내측 유전체 층(220)과 상이한 재료를 포함할 수 있다. 커버 유전체 층(240)은 적어도 하나의 내측 유전체(220) 층 및 외측 유전체 층(230)과 상이한 재료를 포함할 수 있다. 커버 유전체 층(240) 및 외측 유전체 층(230) 각각은 적어도 하나의 내측 유전체 층(220)과 상이한 재료를 포함할 수 있다. 커버 유전체 층(240)과 외측 유전체 층(230)은 동일한 재료를 포함할 수 있다.
[0034] 적어도 하나의 내측 유전체 층(220)은 CCL(copper clad laminate) 코어, 프리프레그(prepreg), ABF(ajinomoto build up film), 및/또는 RCC(resin coated copper)를 포함할 수 있다. 외측 유전체 층(230)은 솔더 레지스트 층 및/또는 PID(photo imageable dielectric)를 포함할 수 있다. 커버 유전체 층(240)은 솔더 레지스트 층 및/또는 PID(photo imageable dielectric)를 포함할 수 있다.
[0035] 제1 통합 디바이스(205)는 복수의 상호연결부들(250)을 통해 기판(202)의 제1 표면(예컨대, 최상부 표면)에 커플링된다. 복수의 상호연결부들(250)은 구리 기둥(pillar)들 및/또는 솔더 상호연결부들을 포함할 수 있다. 제2 통합 디바이스(206)는 복수의 상호연결부들(260)을 통해 기판(202)의 제1 표면에 커플링된다. 복수의 상호연결부들(260)은 구리 기둥들 및/또는 솔더 상호연결부들을 포함할 수 있다. 캡슐화 층(208)은 기판(202)의 제1 표면 위에 로케이팅되어 그에 커플링되며, 제1 통합 디바이스(205) 및 제2 통합 디바이스(206)를 캡슐화할 수 있다. 캡슐화 층(208)은 몰드, 수지, 에폭시 및/또는 폴리머를 포함할 수 있다. 캡슐화 층(208)은 캡슐화를 위한 수단일 수 있다.
[0036] 통합 디바이스(예컨대, 205, 206)는 다이(예컨대, 반도체 베어 다이)를 포함할 수 있다. 통합 디바이스는 RF(radio frequency) 디바이스, 수동 디바이스, 필터, 커패시터, 인덕터, 안테나, 송신기, 수신기, GaAs 기반 통합 디바이스, SAW(surface acoustic wave) 필터들, BAW(bulk acoustic wave) 필터, LED(light emitting diode) 통합 디바이스, 실리콘 카바이드(SiC) 기반 통합 디바이스, 메모리, 및/또는 이들의 조합들을 포함할 수 있다.
[0037] 상이한 구현들은 상이한 컴포넌트들을 기판(202)에 커플링할 수 있다. 기판(202)에 커플링될 수 있는 다른 컴포넌트들(예컨대, 표면 장착 컴포넌트들)은 수동 디바이스(예컨대, 커패시터)를 포함한다.
[0038] 통합 디바이스들(예컨대, 205, 206)로의 그리고 통합 디바이스들(예컨대, 205, 206)로부터의 일부 전기 신호들(예컨대, 제1 전기 신호, 제2 전기 신호들)은 복수의 상호연결부들(222) 및 적어도 하나의 라우팅 상호연결부(242)를 통해 이동할 수 있다. 예컨대, 통합 디바이스로의 그리고/또는 통합 디바이스로부터의 일부 신호들은 복수의 상호연결부들(222)로부터의 제1 복수의 상호연결부들, 적어도 하나의 라우팅 상호연결부(242), 및 복수의 상호연결부들(222)로부터의 제2 복수의 상호연결부들을 통해 이동할 수 있다. 적어도 하나의 라우팅 상호연결부(242)는 패키지(200)의 크기를 증가시킬 필요 없이, 패키지(200)가 더 높은 I/O 핀 카운트들을 제공할 수 있게 할 수 있다. 예컨대, 적어도 하나의 라우팅 상호연결부(242)를 사용하는 것은, 기판(202)이 더 적은 수의 금속 층들을 가질 수 있게 할 수 있고, 이는 패키지(200)의 전체 높이를 감소시키는 것을 도울 수 있다. 적어도 하나의 라우팅 상호연결부(242)는 높은 수의 핀 카운트(pin count) 및/또는 높은 수의 넷리스트(netlist)들로 인해 기판(202)의 특정 구역들(예컨대, 통합 디바이스 근처의 구역들)에서 혼잡 및/또는 얽힘(entanglement)을 감소시키는 것을 도울 수 있다. 넷리스트는 회로의 컴포넌트들의 어레인지먼트, 및 컴포넌트들이 전기적으로 함께 커플링되는 방식이다.
[0039] 상이한 구현들은 상이한 수의 금속 층들을 포함하는 기판을 포함할 수 있다. 더욱이, 상이한 구현들은 상이한 형상들 및/또는 크기들을 갖는 기판을 포함할 수 있다. 기판(202)은 코어 층을 포함할 수 있다. 기판(202)은 코어리스 기판일 수 있다. 기판(202)은 SAP(semi-additive process) 및 mSAP(modified semi-additive process)를 포함하는 상이한 제작 프로세스들을 사용하여 제작될 수 있다. 복수의 상호연결부들(222) 및 적어도 하나의 라우팅 상호연결부(242)는 상이한 형상들 및/또는 크기들을 가질 수 있다. 일부 구현들에서, 복수의 상호연결부들(222)은 재분배 상호연결부를 포함할 수 있다. 일부 구현들에서, 적어도 하나의 라우팅 상호연결부(242)는 적어도 하나의 라우팅 재분배 상호연결부를 포함할 수 있다. 재분배 상호연결부는 RDL(redistribution layer) 제작 프로세스를 사용하여 제작될 수 있다. 기판을 제작하기 위한 방법의 예들이 아래의 도 5a - 도 5f 및 도 6a - 도 6b에서 예시되고 설명된다.
[0040] 도 3은 패키지(200)의 예시적인 저면도를 예시한다. 도 3에 도시된 바와 같이, 복수의 솔더 상호연결부들(280)은 기판(202)에 커플링된다. 기판(202)은 외측 유전체 층(230), 적어도 하나의 라우팅 상호연결부(242) 및 커버 유전체 층(240)을 포함한다. 적어도 하나의 라우팅 상호연결부(242)는 외측 유전체 층(230) 위에 로케이팅된다. 커버 유전체 층(240)은 적어도 하나의 라우팅 상호연결부(242) 및 외측 유전체 층(230) 위에 로케이팅된다. 적어도 하나의 라우팅 상호연결부(242)는 복수의 솔더 상호연결부들(280) 사이에 로케이팅된다(예컨대, 측방향으로 로케이팅됨). 적어도 하나의 라우팅 패드, 적어도 하나의 라우팅 트레이스 및/또는 적어도 하나의 라우팅 비아를 포함할 수 있는 적어도 하나의 라우팅 상호연결부(242)는 외측 유전체 층(230)의 표면 내에서 그리고/또는 외측 유전체 층(230)의 표면을 따라 이동할 수 있다. 적어도 하나의 라우팅 상호연결부(242)는 복수의 솔더 상호연결부들(280) 사이에 로케이팅될(예컨대, 측방향으로 로케이팅될) 수 있다.
[0041] 도 4는 기판(402)을 포함하는 패키지(400)를 예시한다. 패키지(400)는 패키지(200)와 유사하고, 따라서 패키지(200)와 유사한 컴포넌트들을 포함한다. 기판(402)은 기판(202)과 유사하고, 따라서 기판(202)과 유사한 컴포넌트들을 포함한다. 기판(402)은 제1 표면(예컨대, 최상부 표면) 및 제2 표면(예컨대, 최하부 표면)을 포함한다. 기판(402)은 적어도 하나의 내측 유전체 층(220), 복수의 상호연결부들(222), 솔더 레지스트 층(224), 외측 유전체 층(230), 외측 유전체 층(430), 커버 유전체 층(240), 및 적어도 하나의 라우팅 상호연결부(242)를 포함한다. 복수의 상호연결부들(222)은 적어도 하나의 내측 유전체 층(220) 내에 그리고 적어도 하나의 내측 유전체 층(220) 위에 적어도 로케이팅된다. 복수의 상호연결부들(222)은 기판(402)의 최하부 금속 층 상에 로케이팅된 적어도 하나의 패드(222a)를 포함한다. 패드(222a)는 복수의 솔더 상호연결부들(280)로부터의 솔더 상호연결부에 커플링되도록 구성된다. 적어도 하나의 라우팅 상호연결부(242)는 복수의 상호연결부들(222)에 커플링된다. 적어도 하나의 라우팅 상호연결부(242)는 커버 유전체 층(240) 위에 로케이팅된다. 적어도 하나의 라우팅 상호연결부(242)는 기판(402)의 최하부 금속 층 위에(또는 최상부 및 최하부가 임의로 정의되는 방식에 따라, 아래에) 로케이팅된다. 외측 유전체 층(230)은 적어도 하나의 내측 유전체 층(220) 위에 로케이팅될 수 있다. 외측 유전체 층(230)은 커버 유전체 층(240)에 대해 측방향으로 로케이팅될 수 있다. 외측 유전체 층(430)은 커버 유전체 층(240) 및 적어도 하나의 라우팅 상호연결부(242) 위에 로케이팅된다. 외측 유전체 층(430)은 제2 외측 유전체 층일 수 있다. 외측 유전체 층(430)은 외측 유전체 층(230)의 일부로 간주될 수 있고, 그 반대의 경우도 가능하다. 따라서, 일부 구현들에서, 외측 유전체 층(외측 유전체 층은 외측 유전체 층(230) 및 외측 유전체 층(430)을 포함할 수 있음)은 적어도 하나의 내측 유전체 층(220), 커버 유전체 층(240), 및 적어도 하나의 라우팅 상호연결부(242) 위에(예컨대, 아래에) 로케이팅될 수 있다. 커버 유전체 층(240)은 적어도 하나의 내측 유전체 층(220)과 외측 유전체 층(430) 사이에 로케이팅될 수 있다. 커버 유전체 층(240)은 적어도 하나의 내측 유전체 층(220)과 외측 유전체 층(430)에 커플링될 수 있다.
[0042] 본 개시내용에서 사용되는 바와 같이, 특정 유전체 층이 다른 유전체 층 "위에" 로케이팅될 때, 특정 유전체 층은, 최하부(예컨대, 최하부 층) 또는 최상부(예컨대, 최상부 층)가 임의로 정의되는 방식에 따라, 다른 유전체 층 위에 또는 아래에 로케이팅될 수 있다. 다른 유전체 층 "위에" 로케이팅된 특정 유전체 층은 (위이든 아래이든) 특정 유전체 층이 다른 유전체 층의 표면에 커플링되는 것을 의미할 수 있다. 예컨대, 특정 유전체 층의 표면이 다른 유전체 층의 다른 표면과 접촉될(예컨대, 터치할) 수 있다.
[0043] 외측 유전체 층(230)은 적어도 하나의 내측 유전체 층(220)의 최하부 표면 위에(예컨대, 아래에) 로케이팅되고 그에 커플링될 수 있다. 커버 유전체 층(240)은 적어도 하나의 내측 유전체 층(220)의 최하부 표면 위에(예컨대, 아래에) 로케이팅되고 그에 커플링될 수 있다. 커버 유전체 층(240)은 외측 유전체 층(230)과 동일 평면에 있을 수 있다. 적어도 하나의 라우팅 상호연결부(242)는 커버 유전체 층(240)의 최하부 표면 위에(예컨대, 아래에) 로케이팅되고 그에 커플링될 수 있다. 외측 유전체 층(430)은 커버 유전체 층(240)의 최하부 표면 및 적어도 하나의 라우팅 상호연결부(242) 위에(예컨대, 아래에) 로케이팅될 수 있다. 적어도 하나의 라우팅 상호연결부(242)는 복수의 솔더 상호연결부들(280) 사이에 측방향으로 로케이팅될 수 있다. 적어도 하나의 라우팅 상호연결부(242)는 복수의 솔더 상호연결부들(280)과 직접 접촉하지 않을 수 있다. 적어도 하나의 라우팅 상호연결부(242)는 복수의 상호연결부들(222)에 커플링될 수 있다. 외측 유전체 층(230), 외측 유전체 층(430), 커버 유전체 층(240) 및 적어도 하나의 라우팅 상호연결부(242)는 기판(402)의 일부일 수 있다.
[0044] 적어도 하나의 라우팅 상호연결부(242)는 또한, 기판(402)의 제1 표면(예컨대, 최상부 표면) 위에 형성될 수 있다는 것이 주목된다. 그러한 경우에, 다른 커버 유전체 층 및/또는 외측 유전체가 기판(402)의 제1 표면 위에 형성될 수 있다. 따라서, 일부 구현들에서, 적어도 하나의 라우팅 상호연결부, 커버 유전체 층 및/또는 외측 유전체 층이 기판(402)의 최하부 표면 및/또는 최상부 표면 위에 형성될 수 있다.
[0045] 외측 유전체 층(예컨대, 230, 430)은 적어도 하나의 내측 유전체 층(220)과 상이한 재료를 포함할 수 있다. 커버 유전체 층(240)은 적어도 하나의 내측 유전체 층(220)과 상이한 재료를 포함할 수 있다. 커버 유전체 층(240)은 적어도 하나의 내측 유전체(220) 층 및 외측 유전체 층(예컨대, 230, 430)과 상이한 재료를 포함할 수 있다. 커버 유전체 층(240) 및 외측 유전체 층(예컨대, 230, 430) 각각은 적어도 하나의 내측 유전체 층(220)과 상이한 재료를 포함할 수 있다. 커버 유전체 층(240)과 외측 유전체 층(예컨대, 230, 430)은 동일한 재료를 포함할 수 있다.
[0046] 라우팅 상호연결부들을 갖는 다양한 패키지들을 설명하였지만, 라우팅 상호연결부들을 갖는 기판을 제작하기 위한 프로세스들이 이제 아래에서 설명될 것이다.
라우팅 상호연결부들을 포함하는 기판을 제작하기 위한 예시적인 시퀀스
[0047] 일부 구현들에서, 기판을 제작하는 것은 몇몇 프로세스들을 포함한다. 도 5(도 5는 도 5a - 도 5f를 포함함)는 기판을 제공 또는 제작하기 위한 예시적인 시퀀스를 예시한다. 일부 구현들에서, 도 5a - 도 5f의 시퀀스는 도 2의 기판(202)을 제공 또는 제작하는 데 사용될 수 있다. 그러나, 도 5a - 도 5f의 프로세스는 본 개시내용에서 설명된 기판들 중 임의의 기판을 제작하는 데 사용될 수 있다.
[0048] 도 5a - 도 5f의 시퀀스는 기판을 제공 또는 제작하기 위한 시퀀스를 단순화 및/또는 명확화하기 위해 하나 이상의 스테이지들을 결합할 수 있다는 것이 주목되어야 한다. 일부 구현들에서, 프로세스들의 순서는 변경되거나 수정될 수 있다. 일부 구현들에서, 본 개시내용의 사상을 벗어나지 않으면서 프로세스들 중 하나 이상이 대체 또는 교체될 수 있다.
[0049] 스테이지 1은, 도 5a에 도시된 바와 같이, 캐리어(500)가 제공되고 금속 층이 캐리어(500) 위에 형성된 후의 상태를 예시한다. 금속 층은 상호연결부들(502)을 형성하도록 패터닝될 수 있다. 금속 층 및 상호연결부들을 형성하기 위해 도금 프로세스 및 에칭 프로세스가 사용될 수 있다.
[0050] 스테이지 2는 유전체 층(520)이 캐리어(500) 및 상호연결부들(502) 위에 형성된 후의 상태를 예시한다. 유전체 층(520)은 폴리이미드를 포함할 수 있다. 그러나, 상이한 구현들은 유전체 층에 대해 상이한 재료들을 사용할 수 있다. 유전체 층(520)은 내측 유전체 층일 수 있다.
[0051] 스테이지 3은 적어도 하나의 공동(510)이 유전체 층(520)에 형성된 후의 상태를 예시한다. 적어도 하나의 공동(510)은 에칭 프로세스(예컨대, 포토 에칭 프로세스) 또는 레이저 프로세스를 사용하여 형성될 수 있다.
[0052] 스테이지 4는 상호연결부들(512)이 유전체 층(520) 내에 그리고 유전체 층(520) 위에 형성된 후의 상태를 예시한다. 예컨대, 비아, 패드 및/또는 트레이스들이 형성될 수 있다. 상호연결부들을 형성하기 위해 도금 프로세스가 사용될 수 있다. 상호연결부들(512)은 복수의 상호연결부들(222)의 일부일 수 있다.
[0053] 스테이지 5는 다른 유전체 층(522)이 유전체 층(520) 위에 형성된 후의 상태를 예시한다. 유전체 층(522)은 유전체 층(520)과 동일한 재료일 수 있다. 그러나, 상이한 구현들은 유전체 층에 대해 상이한 재료들을 사용할 수 있다. 유전체 층(522)은 내측 유전체 층일 수 있다.
[0054] 스테이지 6은, 도 5b에 도시된 바와 같이, 적어도 하나의 공동(530)이 유전체 층(522)에 형성된 후의 상태를 예시한다. 적어도 하나의 공동(530)을 형성하기 위해 에칭 프로세스 또는 레이저 프로세스가 사용될 수 있다.
[0055] 스테이지 7은 상호연결부들(514)이 유전체 층(522) 내에 그리고 유전체 층(522) 위에 형성된 후의 상태를 예시한다. 예컨대, 비아, 패드 및/또는 트레이스가 형성될 수 있다. 상호연결부들을 형성하기 위해 도금 프로세스가 사용될 수 있다. 상호연결부들(514)은 복수의 상호연결부들(222)의 일부일 수 있다.
[0056] 스테이지 8은 다른 유전체 층(524)이 유전체 층(522) 위에 형성된 후의 상태를 예시한다. 유전체 층(524)은 유전체 층(520)과 동일한 재료일 수 있다. 그러나, 상이한 구현들은 유전체 층에 대해 상이한 재료들을 사용할 수 있다. 유전체 층(524)은 내측 유전체 층일 수 있다.
[0057] 스테이지 9는 적어도 하나의 공동(540)이 유전체 층(524)에 형성된 후의 상태를 예시한다. 적어도 하나의 공동(540)을 형성하기 위해 에칭 프로세스 또는 레이저 프로세스가 사용될 수 있다.
[0058] 스테이지 10은, 도 5c에 도시된 바와 같이, 상호연결부들(516)이 유전체 층(524) 내에 그리고 유전체 층(524) 위에 형성된 후의 상태를 예시한다. 예컨대, 비아, 패드 및/또는 트레이스가 형성될 수 있다. 상호연결부들을 형성하기 위해 도금 프로세스가 사용될 수 있다.
[0059] 상호연결부들(502, 512, 514 및/또는 516) 중 일부 또는 전부는 기판(202)의 복수의 상호연결부들(222)을 정의할 수 있다. 유전체 층들(520, 522, 524)은 적어도 하나의 내측 유전체 층(220)으로 표현될 수 있다.
[0060] 스테이지 11은 캐리어(500)가 적어도 하나의 내측 유전체 층(220)으로부터 디커플링(예컨대, 제거, 연마)되어 기판(202)을 남겨둔 후의 상태를 예시한다.
[0061] 스테이지 12는 솔더 레지스트 층(224) 및 외측 유전체 층(230)이 기판(202) 위에 형성된 후의 상태를 예시한다. 기판(202) 위에 솔더 레지스트 층(224) 및 외측 유전체 층(230)을 배치하기 위해 증착 프로세스가 사용될 수 있다. 예컨대, 솔더 레지스트 층(224)은 적어도 하나의 내측 유전체 층(220)의 제1 표면(예컨대, 최상부 표면) 위에(예컨대, 상에) 배치될 수 있고, 외측 유전체 층(230)은 적어도 하나의 내측 유전체 층(220)의 제2 표면(예컨대, 최하부 표면) 위에(예컨대, 아래에) 배치될 수 있다. 최상부 표면 및 최하부 표면은 임의로 정의될 수 있다. 상이한 구현들은 최상부 또는 최하부를 상이하게 정의할 수 있다.
[0062] 스테이지 13은, 도 5d에 도시된 바와 같이, 공동들(560)이 외측 유전체 층(230)에 형성된 후의 상태를 예시한다. 공동들(560)을 형성하기 위해 레이저 프로세스 및/또는 에칭 프로세스가 사용될 수 있다.
[0063] 스테이지 14는 마스크(570)가 외측 유전체 층(230) 위에 형성된 후의 상태를 예시한다.
[0064] 스테이지 15는 마스크(570)의 부분들이 개방되어, 복수의 상호연결부들(222)로부터의 상호연결부들 중 일부 및 외측 유전체 층(230)의 부분들을 노출시킨 후의 상태를 예시한다. 마스크(570)의 부분들을 개방하기 위해 에칭 프로세스가 사용될 수 있다.
[0065] 스테이지 16은, 도 5e에 도시된 바와 같이, 적어도 하나의 라우팅 상호연결부(242)가 외측 유전체 층(230) 내에 그리고 외측 유전체 층(230) 위에 형성된 후의 상태를 예시한다. 예컨대, 라우팅 비아, 라우팅 패드 및/또는 라우팅 트레이스가 형성될 수 있다. 라우팅 상호연결부들을 형성하기 위해 도금 프로세스가 사용될 수 있다.
[0066] 스테이지 17은 커버 유전체 층(240)이 적어도 하나의 라우팅 상호연결부(242) 및 외측 유전체 층(230) 위에 형성된 후의 상태를 예시한다. 적어도 하나의 라우팅 상호연결부(242) 및 외측 유전체 층(230) 위에 커버 유전체 층(240)을 배치하기 위해 증착 프로세스가 사용될 수 있다.
[0067] 스테이지 18은, 도 5f에 도시된 바와 같이, 마스크(570)가 제거된 후의 상태를 예시한다. 마스크(570)를 제거 또는 커플링하기 위해 에칭 프로세스가 사용될 수 있다.
[0068] 스테이지 19는 (복수의 솔더 상호연결부들(280)로부터의) 솔더 상호연결부가 복수의 상호연결부들(222)에 커플링된 후의 상태를 예시한다. 솔더 상호연결부(280)는 (복수의 상호연결부들(222)의 일부인) 패드(222a)에 커플링될 수 있다. 패드(222a)는 기판(202)의 최하부 금속 층 상에 로케이팅될 수 있다. 스테이지 19는, 도 2에서 설명된 바와 같이, 솔더 상호연결부들(280) 사이에 로케이팅된 적어도 하나의 라우팅 상호연결부(242)를 포함하는 기판(202)을 예시할 수 있다.
[0069] 상이한 구현들은 금속 층(들)을 형성하기 위해 상이한 프로세스들을 사용할 수 있다. 일부 구현들에서, 금속 층(들)을 형성하기 위한 CVD(chemical vapor deposition) 프로세스 및/또는 PVD(physical vapor deposition) 프로세스가 있다. 예컨대, 스퍼터링 프로세스, 스프레이 코팅 프로세스, 및/또는 도금 프로세스가 금속 층(들)을 형성하는 데 사용될 수 있다.
라우팅 상호연결부들을 포함하는 기판을 제작하기 위한 예시적인 시퀀스
[0070] 일부 구현들에서, 기판을 제작하는 것은 몇몇 프로세스들을 포함한다. 도 6(도 6은 도 6a - 도 6b를 포함함)은 기판을 제공 또는 제작하기 위한 예시적인 시퀀스를 예시한다. 일부 구현들에서, 도 6a - 도 6b의 시퀀스는 도 4의 기판(402)을 제공 또는 제작하는 데 사용될 수 있다. 그러나, 도 6a - 도 6b의 프로세스는 본 개시내용에서 설명된 기판들 중 임의의 기판을 제작하는 데 사용될 수 있다.
[0071] 도 6a - 도 6b의 시퀀스는 기판을 제공 또는 제작하기 위한 시퀀스를 단순화 및/또는 명확화하기 위해 하나 이상의 스테이지들을 결합할 수 있다는 것이 주목되어야 한다. 일부 구현들에서, 프로세스들의 순서는 변경되거나 수정될 수 있다. 일부 구현들에서, 본 개시내용의 사상을 벗어나지 않으면서 프로세스들 중 하나 이상이 대체 또는 교체될 수 있다.
[0072] 스테이지 1은, 도 6a에 도시된 바와 같이, 적어도 하나의 내측 유전체 층(220) 및 복수의 상호연결부들(222)을 포함하는 기판(402)이 제공된 후의 상태를 예시한다. 도 6a의 스테이지 1의 기판(402)은 도 5c의 스테이지 11의 기판(202)과 유사할 수 있다. 일부 구현들에서, 도 6a의 스테이지 1의 기판(402)은 도 5a - 도 5c의 스테이지 1 - 스테이지 11에 도시되고 설명된 바와 같이 제작될 수 있다.
[0073] 스테이지 2는 솔더 레지스트 층(224) 및 커버 유전체 층(240)이 기판(402) 위에 형성된 후의 상태를 예시한다. 기판(402) 위에 솔더 레지스트 층(224) 및 커버 유전체 층(240)을 배치하기 위해 증착 프로세스가 사용될 수 있다.
[0074] 스테이지 3은 커버 유전체 층(240)의 부분들이 제거되고 커버 유전체 층(240)에 공동들(640)이 형성된 후의 상태를 예시한다. 공동들(640)을 형성하고 그리고/또는 커버 유전체 층(240)의 부분들을 제거하기 위해 레이저 프로세스 및/또는 에칭 프로세스가 사용될 수 있다.
[0075] 스테이지 4는, 도 6b에 도시된 바와 같이, 적어도 하나의 라우팅 상호연결부(242)가 커버 유전체 층(240) 내에 그리고 외측 유전체 층(240) 위에 형성된 후의 상태를 예시한다. 예컨대, 라우팅 비아, 라우팅 패드 및/또는 라우팅 트레이스가 형성될 수 있다. 라우팅 상호연결부들을 형성하기 위해 도금 프로세스가 사용될 수 있다.
[0076] 스테이지 5는 외측 유전체 층(230)이 적어도 하나의 라우팅 상호연결부(242) 및 커버 유전체 층(240) 위에 형성된 후의 상태를 예시한다. 적어도 하나의 라우팅 상호연결부(242) 및 커버 유전체 층(240) 위에 외측 유전체 층(230)을 배치하기 위해 증착 프로세스가 사용될 수 있다. 외측 유전체 층(230)에 공동(630)을 형성하기 위해 레이저 프로세스 및/또는 에칭 프로세스가 사용될 수 있다.
[0077] 스테이지 6은 (복수의 솔더 상호연결부들(280)로부터의) 솔더 상호연결부가 복수의 상호연결부들(222)에 커플링된 후의 상태를 예시한다. 솔더 상호연결부(280)는 (복수의 상호연결부들(222)의 일부인) 패드(222a)에 커플링될 수 있다. 패드(222a)는 기판(402)의 최하부 금속 층 상에 로케이팅될 수 있다. 스테이지 6은, 도 4에서 설명된 바와 같이, 솔더 상호연결부들(280) 사이에 로케이팅된 적어도 하나의 라우팅 상호연결부(242)를 포함하는 기판(402)을 예시할 수 있다.
[0078] 상이한 구현들은 금속 층(들)을 형성하기 위해 상이한 프로세스들을 사용할 수 있다. 일부 구현들에서, 금속 층(들)을 형성하기 위한 CVD(chemical vapor deposition) 프로세스 및/또는 PVD(physical vapor deposition) 프로세스가 있다. 예컨대, 스퍼터링 프로세스, 스프레이 코팅 프로세스, 및/또는 도금 프로세스가 금속 층(들)을 형성하는 데 사용될 수 있다.
기판을 제작하기 위한 방법의 예시적인 흐름도
[0079] 일부 구현들에서, 기판을 제작하는 것은 몇몇 프로세스들을 포함한다. 도 7은 기판을 제공 또는 제작하기 위한 방법(700)의 예시적인 흐름도를 예시한다. 일부 구현들에서, 도 7의 방법(700)은 도 2의 기판을 제공 또는 제작하는 데 사용될 수 있다. 예컨대, 도 7의 방법은 기판(202) 및/또는 기판(402)을 제작하는 데 사용될 수 있다.
[0080] 기판을 제공 또는 제작하기 위한 방법을 단순화 및/또는 명확화하기 위해, 도 7의 방법이 하나 이상의 프로세스들을 조합할 수 있다는 것이 주목되어야 한다. 일부 구현들에서, 프로세스들의 순서는 변경되거나 수정될 수 있다.
[0081] 방법은 (705에서) 캐리어(500)를 제공한다. 상이한 구현들은 캐리어에 대해 상이한 재료들을 사용할 수 있다. 캐리어는 기판, 유리, 석영 및/또는 캐리어 테이프를 포함할 수 있다. 도 5a의 스테이지 1은 캐리어가 제공된 후의 상태를 예시한다.
[0082] 방법은 (710에서) 캐리어(500) 위에 금속 층을 형성한다. 금속 층은 상호연결부들을 형성하도록 패터닝될 수 있다. 금속 층 및 상호연결부들을 형성하기 위해 도금 프로세스가 사용될 수 있다. 도 5a의 스테이지 1은 금속 층 및 상호연결부들(502)이 형성된 후의 상태를 예시한다.
[0083] 방법은 (715에서) 캐리어(500) 및 상호연결부들(502) 위에 적어도 하나의 내측 유전체 층(예컨대, 유전체 층(520))을 형성한다. 유전체 층(520)은 폴리이미드를 포함할 수 있다. 유전체 층을 형성하는 것은 또한, 유전체 층(520)에 복수의 공동들(예컨대, 510)을 형성하는 것을 포함할 수 있다. 적어도 하나의 내측 유전체 층을 형성하기 위해 증착 프로세스가 사용될 수 있다. 복수의 공동들은 에칭 프로세스(예컨대, 포토 에칭) 또는 레이저 프로세스를 사용하여 형성될 수 있다. 도 5a의 스테이지 2 - 스테이지 3은 유전체 층을 그리고 유전체 층에 공동들을 형성하는 것을 예시한다.
[0084] 방법은 (720에서) 내측 유전체 층 내에 그리고 내측 유전체 층 위에 상호연결부들을 형성한다. 예컨대, 상호연결부들(512)은 유전체 층(520) 내에 그리고 유전체 층(520) 위에 형성될 수 있다. 상호연결부들을 형성하기 위해 도금 프로세스가 사용될 수 있다. 상호연결부들을 형성하는 것은 유전체 층 위에 그리고/또는 유전체 층 내에 패터닝된 금속 층을 제공하는 것을 포함할 수 있다. 도 5a의 스테이지 4는 유전체 층 내에 그리고 유전체 층 위에 상호연결부들을 형성하는 예를 예시한다.
[0085] 일부 구현들에서, 몇몇 내측 유전체 층들(예컨대, 522, 524) 및 몇몇 상호연결부들이 내측 유전체 층들 내에 그리고 내측 유전체 층들 위에 형성될 수 있다. 도 5a - 도 5c의 스테이지 2 - 스테이지 10은 적어도 하나의 내측 유전체 층을 그리고 내측 유전체 층(들) 내에 그리고 내측 유전체 층(들) 위에 복수의 상호연결부들을 형성하는 예들을 예시한다.
[0086] 방법은 (725에서) 적어도 하나의 내측 유전체 층(220) 및 복수의 상호연결부들(222) 위에 외측 유전체 층(230)을 형성한다. 외측 유전체 층(230)은 솔더 레지스트 층 또는 PID(photo imageable dielectric)를 포함할 수 있다. 외측 유전체 층(230)을 형성하기 위해 증착 프로세스가 사용될 수 있다. 외측 유전체 층을 형성하는 것은 또한, 외측 유전체 층(230)에 복수의 공동들(예컨대, 530)을 형성하는 것을 포함할 수 있다. 복수의 공동들은 에칭 프로세스 또는 레이저 프로세스를 사용하여 형성될 수 있다. 도 5c - 도 5d의 스테이지 12 - 스테이지 13은 외측 유전체 층을 그리고 외측 유전체 층에 공동들을 형성하는 것을 예시한다.
[0087] 방법은 (730에서) 외측 유전체 층 내에 그리고/또는 외측 유전체 층 위에 라우팅 상호연결부들을 형성한다. 예컨대, 적어도 하나의 라우팅 상호연결부(242)가 형성될 수 있다. 라우팅 상호연결부들을 형성하기 위해 도금 프로세스가 사용될 수 있다. 라우팅 상호연결부들을 형성하는 것은 외측 유전체 층(230) 위에 그리고 외측 유전체 층(230) 내에 패터닝된 금속 층을 제공하는 것을 포함할 수 있다. 도 5d - 도 5e의 스테이지 14 - 스테이지 16은 외측 유전체 층 내에 그리고 외측 유전체 층 위에 상호연결부들을 형성하는 예를 예시할 수 있다.
[0088] 방법은 (735에서) 외측 유전체 층(230) 및 적어도 하나의 라우팅 상호연결부(242) 위에 커버 유전체 층(예컨대, 240)을 형성한다. 커버 유전체 층(240)은 솔더 레지스트 층 또는 PID(photo imageable dielectric)를 포함할 수 있다. 커버 유전체 층(240)을 형성하기 위해 증착 프로세스가 사용될 수 있다. 도 5e - 도 5f의 스테이지 17 - 스테이지 19는 커버 유전체 층을 형성하는 예를 예시할 수 있다.
[0089] 위에서 언급된 바와 같이, 방법은 상이한 순서로 유전체 층들을 형성할 수 있다. 예컨대, 일부 구현들에서, 적어도 하나의 외측 유전체 층이 형성되기 전에, 적어도 하나의 커버 유전체 층이 형성될 수 있다. 그러한 예는 적어도 위의 도 6a - 도 6b에서 설명되었다. 상이한 구현들은 금속 층(들)을 형성하기 위해 상이한 프로세스들을 사용할 수 있다. 일부 구현들에서, 금속 층(들)을 형성하기 위한 CVD(chemical vapor deposition) 프로세스 및/또는 PVD(physical vapor deposition) 프로세스가 있다. 예컨대, 스퍼터링 프로세스, 스프레이 코팅 프로세스, 및/또는 도금 프로세스가 금속 층(들)을 형성하는 데 사용될 수 있다.
외측 유전체 층 위에 로케이팅된 상호연결부들을 갖는 기판을 포함하는 패키지를 제작하기 위한 예시적인 시퀀스
[0090] 도 8(도 8은 도 8a - 도 8b를 포함함)은 기판을 포함하는 패키지를 제공 또는 제작하기 위한 예시적인 시퀀스를 예시한다. 일부 구현들에서, 도 8a - 도 8b의 시퀀스는 도 2의 기판(202)을 포함하는 패키지(200) 또는 본 개시내용에서 설명된 패키지들 중 임의의 패키지를 제공 또는 제작하는 데 사용될 수 있다.
[0091] 도 8a - 도 8b의 시퀀스는 패키지를 제공 또는 제작하기 위한 시퀀스를 단순화 및/또는 명확화하기 위해 하나 이상의 스테이지들을 결합할 수 있다는 것이 주목되어야 한다. 일부 구현들에서, 프로세스들의 순서는 변경되거나 수정될 수 있다. 일부 구현들에서, 본 개시내용의 사상을 벗어나지 않으면서 프로세스들 중 하나 이상이 대체 또는 교체될 수 있다. 도 8a - 도 8b의 시퀀스는 (웨이퍼의 부분으로서) 한 번에 하나의 패키지 또는 몇몇 패키지들을 제작하는 데 사용될 수 있다.
[0092] 스테이지 1은, 도 8a에 도시된 바와 같이, 기판(202)이 제공된 후의 상태를 예시한다. 기판(202)은 공급자에 의해 제공되거나 또는 제작될 수 있다. 기판(202)을 제작하기 위해, 도 5a - 도 5f에 도시된 프로세스와 유사한 프로세스가 사용될 수 있다. 그러나, 상이한 구현들은 기판(202)을 제작하기 위해 상이한 프로세스들을 사용할 수 있다. 기판(202)을 제작하는 데 사용될 수 있는 프로세스들의 예들은 SAP(semi-additive process) 및 mSAP(modified semi-additive process)를 포함한다.
[0093] 기판(202)은 제1 표면(예컨대, 최상부 표면) 및 제2 표면(예컨대, 최하부 표면)을 포함한다. 기판(202)은 적어도 하나의 내측 유전체 층(220), 복수의 상호연결부들(222), 솔더 레지스트 층(224), 외측 유전체 층(230), 커버 유전체 층(240), 및 적어도 하나의 라우팅 상호연결부(242)를 포함한다. 복수의 상호연결부들(222)은 적어도 하나의 내측 유전체 층(220) 내에 그리고 적어도 하나의 내측 유전체 층(220) 위에 적어도 로케이팅된다. 복수의 상호연결부들(222)은 기판(202)의 최하부 금속 층 상에 로케이팅된 적어도 하나의 패드(222a)를 포함한다. 패드(222a)는 복수의 솔더 상호연결부들(280)로부터의 솔더 상호연결부에 커플링되도록 구성된다. 외측 유전체 층(230)은 적어도 하나의 내측 유전체 층(220) 위에 로케이팅된다. 적어도 하나의 라우팅 상호연결부(242)는 복수의 상호연결부들(222)에 커플링된다. 적어도 하나의 라우팅 상호연결부(242)는 외측 유전체 층(230) 위에 로케이팅된다. 적어도 하나의 라우팅 상호연결부(242)는 기판(202)의 최하부 금속 층 위에(또는 최상부 및 최하부가 임의로 정의되는 방식에 따라, 아래에) 로케이팅된다. 커버 유전체 층(240)은 외측 유전체 층(230) 및 적어도 하나의 라우팅 상호연결부(242) 위에 로케이팅된다.
[0094] 스테이지 2는 복수의 솔더 상호연결부들(280)이 기판(202)에 커플링된 후의 상태를 예시한다. 솔더 상호연결부(280)는 기판(202)의 최하부 금속 층에 커플링될 수 있다. 예컨대, 솔더 상호연결부(280)는 기판(202)의 (최하부 금속 층 상에 로케이팅된) 패드(222a)에 커플링될 수 있다. 솔더 상호연결부(280)를 기판(202)에 커플링하기 위해 리플로우 프로세스가 사용될 수 있다.
[0095] 스테이지 3은, 도 8b에 도시된 바와 같이, 제1 통합 디바이스(205)가 복수의 상호연결부들(250)을 통해 기판(202)의 제1 표면(예컨대, 최상부 표면)에 커플링된 후의 상태를 예시한다. 복수의 상호연결부들(250)은 기판(202)의 복수의 상호연결부들(222)로부터의 상호연결부들에 커플링될 수 있다. 스테이지 3은 또한, 제2 통합 디바이스(206)가 복수의 상호연결부들(260)을 통해 기판(202)의 제1 표면(예컨대, 최상부 표면)에 커플링된 후의 상태를 예시한다. 복수의 상호연결부들(260)은 기판(202)의 복수의 상호연결부들(222)로부터의 상호연결부들에 커플링될 수 있다. 제1 통합 디바이스(205) 및/또는 제2 통합 디바이스(206)를 기판(202)에 커플링하기 위해 리플로우 프로세스가 사용될 수 있다.
[0096] 스테이지 4는, 캡슐화 층(208)이 제1 통합 디바이스(205) 및 제2 통합 디바이스(206)를 캡슐화하도록, 캡슐화 층(208)이 기판(202)의 제1 표면 위에 형성된 후의 상태를 예시한다. 캡슐화 층(208)을 형성 및/또는 배치하는 프로세스는 압축 및 이송 몰딩 프로세스, 시트 몰딩 프로세스, 또는 액체 몰딩 프로세스를 사용하는 것을 포함할 수 있다. 스테이지 4는, 기판(202), 제1 통합 디바이스(205), 제2 통합 디바이스(206) 및 캡슐화 층(208)을 포함하는 패키지(200)를 예시할 수 있다.
[0097] 본 개시내용에서 설명된 패키지들(예컨대, 200, 400)은 한 번에 하나씩 제작될 수 있거나, 또는 하나 이상의 웨이퍼들의 부분으로서 함께 제작된 다음, 개별 패키지들로 싱귤레이팅(singulate)될 수 있다.
외측 유전체 층 위에 로케이팅된 상호연결부들을 갖는 기판을 포함하는 패키지를 제작하기 위한 방법의 예시적인 흐름도
[0098] 일부 구현들에서, 기판을 포함하는 패키지를 제작하는 것은 몇몇 프로세스들을 포함한다. 도 9는 기판을 포함하는 패키지를 제공 또는 제작하기 위한 방법(900)의 예시적인 흐름도를 예시한다. 일부 구현들에서, 도 9의 방법(900)은 본 개시내용에서 설명된 도 2의 패키지(200)를 제공 또는 제작하는 데 사용될 수 있다. 그러나, 방법(900)은 본 개시내용에서 설명된 패키지들 중 임의의 패키지를 제공 또는 제작하는 데 사용될 수 있다.
[0099] 기판을 포함하는 패키지를 제공 또는 제작하기 위한 방법을 단순화 및/또는 명확화하기 위해, 도 9의 방법이 하나 이상의 프로세스들을 조합할 수 있다는 것이 주목되어야 한다. 일부 구현들에서, 프로세스들의 순서는 변경되거나 수정될 수 있다.
[00100] 방법은 (905에서) 기판(예컨대, 202, 402)을 제공한다. 기판(202)은 공급자에 의해 제공되거나 또는 제작될 수 있다. 기판(202)은 제1 표면(예컨대, 최상부 표면) 및 제2 표면(예컨대, 최하부 표면)을 포함한다. 기판(202)은 적어도 하나의 내측 유전체 층(220), 복수의 상호연결부들(222), 솔더 레지스트 층(224), 외측 유전체 층(230), 커버 유전체 층(240), 및 적어도 하나의 라우팅 상호연결부(242)를 포함할 수 있다. 복수의 상호연결부들(222)은 적어도 하나의 내측 유전체 층(220) 내에 그리고 적어도 하나의 내측 유전체 층(220) 위에 적어도 로케이팅된다. 복수의 상호연결부들(222)은 기판(202)의 최하부 금속 층 상에 로케이팅된 적어도 하나의 패드(222a)를 포함한다. 패드(222a)는 복수의 솔더 상호연결부들(280)로부터의 솔더 상호연결부에 커플링되도록 구성된다. 외측 유전체 층(230)은 적어도 하나의 내측 유전체 층(220) 위에 로케이팅된다. 적어도 하나의 라우팅 상호연결부(242)는 복수의 상호연결부들(222)에 커플링된다. 적어도 하나의 라우팅 상호연결부(242)는 외측 유전체 층(230) 위에 로케이팅된다. 적어도 하나의 라우팅 상호연결부(242)는 기판(202)의 최하부 금속 층 아래에 로케이팅된다. 커버 유전체 층(240)은 외측 유전체 층(230) 및 적어도 하나의 라우팅 상호연결부(242) 위에 로케이팅된다.
[00101] 상이한 구현들은 상이한 기판들을 제공할 수 있다. 기판(202)을 제작하기 위해, 도 5a - 도 5f에 도시된 프로세스와 유사한 프로세스가 사용될 수 있다. 그러나, 상이한 구현들은 기판(202)을 제작하기 위해 상이한 프로세스들을 사용할 수 있다. 도 8a의 스테이지 1은 기판을 제공하는 예를 예시하고 설명한다.
[00102] 방법은 (910에서) 복수의 솔더 상호연결부들(예컨대, 280)을 기판(예컨대, 202)에 커플링한다. 솔더 상호연결부(280)는 기판(202)의 최하부 금속 층에 커플링될 수 있다. 예컨대, 솔더 상호연결부(280)는 기판(202)의 (최하부 금속 층 상에 로케이팅된) 패드(222a)에 커플링될 수 있다. 솔더 상호연결부(280)를 기판(202)에 커플링하기 위해 리플로우 프로세스가 사용될 수 있다. 도 8a의 스테이지 2는 솔더 상호연결부들을 기판에 커플링하는 예를 예시하고 설명한다.
[00103] 방법은 (915에서) 컴포넌트들을 기판(예컨대, 202)에 커플링한다. 예컨대, 방법은, 제1 통합 디바이스(205)를 복수의 상호연결부들(250)을 통해 기판(202)의 제1 표면(예컨대, 최상부 표면)에 커플링할 수 있다. 복수의 상호연결부들(250)은 기판(202)의 복수의 상호연결부들(222)로부터의 상호연결부들에 커플링될 수 있다. 방법은, 제2 통합 디바이스(206)를 복수의 상호연결부들(260)을 통해 기판(202)의 제1 표면(예컨대, 최상부 표면)에 커플링할 수 있다. 복수의 상호연결부들(260)은 기판(202)의 복수의 상호연결부들(222)로부터의 상호연결부들에 커플링될 수 있다. 제1 통합 디바이스(205) 및/또는 제2 통합 디바이스(206)를 기판(202)에 커플링하기 위해 리플로우 프로세스가 사용될 수 있다. 도 8b의 스테이지 3은 기판에 컴포넌트들을 커플링하는 예를 예시하고 설명한다.
[00104] 방법은 (925에서) 기판(예컨대, 202)의 제1 표면 위에 캡슐화 층(예컨대, 208)을 형성한다. 캡슐화 층(208)이 제1 통합 디바이스(205) 및 제2 통합 디바이스(206)(이들은 컴포넌트들의 예들임)를 캡슐화하도록, 캡슐화 층이 기판의 제1 표면 위에 형성될 수 있다. 캡슐화 층(208)을 형성 및/또는 배치하는 프로세스는 압축 및 이송 몰딩 프로세스, 시트 몰딩 프로세스, 또는 액체 몰딩 프로세스를 사용하는 것을 포함할 수 있다. 도 8b의 스테이지 4는, 기판 위에 로케이팅되고 통합 디바이스를 캡슐화하는 캡슐화 층의 예를 예시하고 설명한다.
외측 유전체 층 위에 로케이팅된 상호연결부들을 갖는 기판을 갖는 패키지를 포함하는 예시적인 PoP(Package on Package)
[00105] 도 10은 외측 유전체 층 위에 로케이팅된 상호연결부들을 포함하는 패키지(1003) 및 패키지(1001)를 포함하는 PoP(package on package)(1000)의 측면도를 예시한다. 패키지(1001)는 복수의 솔더 상호연결부들(1080)을 통해 패키지(1003)에 커플링된다. 패키지(1001)는 패키지(1003) 위에 로케이팅된다. PoP(1000)는 패키지(1003)의 복수의 솔더 상호연결부들(280)을 통해 보드(290)(예컨대, PCB(printed circuit board))에 커플링된다. 패키지(1003)는, 개선된 라우팅 상호연결부 설계를 또한 갖는 동시에, 콤팩트한 소형 팩터를 갖는 패키지를 제공한다.
[00106] 도 10의 패키지(1003)는 도 2의 패키지(200)와 유사하고, 따라서 패키지(200)와 유사한 컴포넌트들을 포함한다. 패키지(1003)는 캡슐화 층(208)을 관통하여 진행하는 복수의 비아들(1088)을 포함한다. 복수의 비아들(1088)은 TMV(through mold via)들을 포함할 수 있다. 복수의 비아들(1088)은 복수의 상호연결부들(222)에 커플링된다. 패키지(1003)는 캡슐화 층(208) 위에 로케이팅된 복수의 상부 라우팅 상호연결부들(1042)을 포함한다. 복수의 상부 라우팅 상호연결부들(1042)은 복수의 비아들(1088)에 커플링될 수 있다. 상부 커버 유전체 층(1040)은 복수의 상부 라우팅 상호연결부들(1042) 및 캡슐화 층(208) 위에 로케이팅된다. 복수의 상부 라우팅 상호연결부들(1042)은 복수의 솔더 상호연결부들(1080) 사이에 로케이팅된다(예컨대, 측방향으로 로케이팅됨). 복수의 상부 라우팅 상호연결부들(1042)은 상부 라우팅 상호연결을 위한 수단일 수 있다. 캡슐화 층(1070)은 패키지(1001)와 패키지(1003) 사이에 로케이팅될 수 있다.
[00107] 패키지(1001)는 기판(1002), 통합 디바이스(1006), 및 캡슐화 층(1008)을 포함한다. 기판(1002)은 적어도 하나의 유전체 층(1020) 및 복수의 상호연결부들(1022)을 포함한다. 통합 디바이스(1006)는 기판(1002)에 커플링된다. 캡슐화 층(1008)은 기판(1002)에 커플링되고, 통합 디바이스(1006)를 캡슐화한다.
[00108] 일부 구현들에서, 패키지(1001)는 패키지(200)와 유사할 수 있고, 따라서 패키지(1001)는 외측 유전체 층(예컨대, 230) 및/또는 커버 유전체 층(예컨대, 240)을 포함할 수 있다.
[00109] 본 개시내용에서 사용되는 바와 같이, 특정 유전체 층이 다른 유전체 층 "위에" 로케이팅될 때, 특정 유전체 층은, 최하부(예컨대, 최하부 층) 또는 최상부(예컨대, 최상부 층)가 임의로 정의되는 방식에 따라, 다른 유전체 층 위에 또는 아래에 로케이팅될 수 있다. 다른 유전체 층 "위에" 로케이팅된 특정 유전체 층은 (위이든 아래이든) 특정 유전체 층이 다른 유전체 층의 표면에 커플링되는 것을 의미할 수 있다. 예컨대, 특정 유전체 층의 표면이 다른 유전체 층의 다른 표면과 접촉될(예컨대, 터치할) 수 있다.
외측 유전체 층 위에 로케이팅된 상호연결부들을 갖는 기판을 포함하는 패키지를 포함하는 PoP(Package on Package)를 제작하기 위한 예시적인 시퀀스
[00110] 도 11(도 11은 도 11a - 도 11c를 포함함)은 PoP(package on package)를 제공 또는 제작하기 위한 예시적인 시퀀스를 예시한다. 일부 구현들에서, 도 11a - 도 11c의 시퀀스는 도 10의 PoP(1000) 또는 본 개시내용에서 설명된 PoP들 중 임의의 것을 제공 또는 제작하는 데 사용될 수 있다.
[00111] 도 11a - 도 11c의 시퀀스는 PoP를 제공 또는 제작하기 위한 시퀀스를 단순화 및/또는 명확화하기 위해 하나 이상의 스테이지들을 결합할 수 있다는 것이 주목되어야 한다. 일부 구현들에서, 프로세스들의 순서는 변경되거나 수정될 수 있다. 일부 구현들에서, 본 개시내용의 사상을 벗어나지 않으면서 프로세스들 중 하나 이상이 대체 또는 교체될 수 있다. 도 11a - 도 11c의 시퀀스는 (웨이퍼의 부분으로서) 한 번에 하나의 PoP 또는 몇몇 PoP들을 제작하는 데 사용될 수 있다.
[00112] 스테이지 1은, 도 11a에 도시된 바와 같이, 패키지(200)가 제공 또는 제작된 후의 상태를 예시한다. 도 8a - 도 8b는 패키지를 제공하는 예를 예시한다. 패키지(200)는, 도 2에서 설명된 바와 같이, 적어도 하나의 라우팅 상호연결부, 외측 유전체 층 및 커버 유전체 층을 포함하는 기판을 포함할 수 있다.
[00113] 스테이지 2는 패키지(200)의 캡슐화 층(208)에 공동들(1110)이 형성된 후의 상태를 예시한다. 캡슐화 층(208)에 공동들(1110)을 형성하기 위해 레이저 프로세스 및/또는 에칭 프로세스가 사용될 수 있다.
[00114] 스테이지 3은 캡슐화 층(208)의 공동들(1110)에 비아들(1088)이 형성된 후의 상태를 예시한다. 비아들(1088)을 형성하기 위해 페이스팅(pasting) 프로세스 및/또는 도금 프로세스가 사용될 수 있다. 비아들(1088)은 기판(202)의 복수의 상호연결부들(222)에 커플링될 수 있다.
[00115] 스테이지 4는, 도 11b에 도시된 바와 같이, 복수의 상부 라우팅 상호연결부들(1042)이 캡슐화 층(208) 위에 형성된 후의 상태를 예시한다. 복수의 상부 라우팅 상호연결부들(1042)은 비아들(1088)에 커플링될 수 있다. 복수의 상부 라우팅 상호연결부들(1042)을 형성하기 위해 도금 프로세스가 사용될 수 있다.
[00116] 스테이지 5는 상부 커버 유전체 층(1040)이 복수의 상부 라우팅 상호연결부들(1042) 및 캡슐화 층(208) 위에 형성된 후의 상태를 예시한다. 복수의 상부 라우팅 상호연결부들(1042) 및 캡슐화 층(208) 위에 상부 커버 유전체 층(1040)을 배치하기 위해 증착 프로세스가 사용될 수 있다. 상부 커버 유전체 층(1040)은 솔더 레지스트 층 또는 PID(photo imageable dielectric)를 포함할 수 있다. 패키지(1003)는 패키지(200)로부터 제작될 수 있다.
[00117] 스테이지 6은, 도 11c에 도시된 바와 같이, 패키지(1001)가 복수의 솔더 상호연결부들(1080)을 통해 패키지(1003)에 커플링된 후의 상태를 예시한다. 패키지(1001)를 패키지(1003)에 커플링하기 위해 리플로우 프로세스가 사용될 수 있다. 패키지(1001)는 기판(1002), 통합 디바이스(1006), 및 캡슐화 층(1008)을 포함한다. 기판(1002)은 적어도 하나의 유전체 층(1020) 및 복수의 상호연결부들(1022)을 포함한다. 통합 디바이스(1006)는 기판(1002)에 커플링된다. 캡슐화 층(1008)은 기판(1002)에 커플링되고, 통합 디바이스(1006)를 캡슐화한다. 패키지(1001)는 패키지(1003)를 제작하기 위한 프로세스와 유사한 프로세스를 사용하여 제작될 수 있다.
[00118] 스테이지 7은 캡슐화 층(1070)이 패키지(1001)와 패키지(1003) 사이에 형성된 후의 상태를 예시한다. 캡슐화 층(1070)을 형성 및/또는 배치하는 프로세스는 캡슐화 층(208)과 기판(1002) 사이에 캡슐화 층(1070)을 형성하기 위해 압축 및 이송 성형 프로세스, 시트 성형 프로세스, 또는 액체 성형 프로세스를 사용하는 것을 포함할 수 있다. 스테이지 7은 패키지(1001) 및 패키지(1003)를 포함하는 PoP(1000)를 예시한다.
예시적인 전자 디바이스들
[00119] 도 12는, 전술된 디바이스, 통합 디바이스, IC(integrated circuit) 패키지, IC(integrated circuit) 디바이스, 반도체 디바이스, 집적 회로, 다이, 인터포저(interposer), 패키지, PoP(package-on-package), SiP(System in Package), 또는 SoC(System on Chip) 중 임의의 것과 통합될 수 있는 다양한 전자 디바이스들을 예시한다. 예컨대, 모바일 폰 디바이스(1202), 랩톱 컴퓨터 디바이스(1204), 고정 로케이션 단말 디바이스(1206), 웨어러블 디바이스(1208), 또는 자동차(1210)는 본원에서 설명된 바와 같은 디바이스(1200)를 포함할 수 있다. 디바이스(1200)는 예컨대, 본원에서 설명된 디바이스들 및/또는 IC(integrated circuit) 패키지들 중 임의의 것일 수 있다. 도 12에 예시된 디바이스들(1202, 1204, 1206 및 1208) 및 차량(1210)은 단지 예시적이다. 다른 전자 디바이스들은 또한, 모바일 디바이스들, 핸드-헬드 PCS(personal communication systems) 유닛들, 휴대용 데이터 유닛들, 이를테면, 개인 휴대 정보 단말(personal digital assistant)들, GPS(global positioning system) 가능 디바이스들, 내비게이션 디바이스들, 셋톱 박스들, 뮤직 플레이어들, 비디오 플레이어들, 엔터테인먼트 유닛들, 고정 로케이션 데이터 유닛들, 이를테면, 미터 판독 장비, 통신 디바이스들, 스마트폰들, 태블릿 컴퓨터들, 컴퓨터들, 웨어러블 디바이스들(예컨대, 시계들, 안경), IoT(Internet of things) 디바이스들, 서버들, 라우터들, 자동차들(예컨대, 자율주행 차량들)에 구현되는 전자 디바이스들, 또는 데이터 또는 컴퓨터 명령들을 저장하거나 또는 리트리브하는 임의의 다른 디바이스, 또는 이들의 임의의 조합을 포함하는 디바이스들(예컨대, 전자 디바이스들)의 그룹(그러나, 이에 제한되지 않음)을 포함하는 디바이스(1200)를 특징으로 할 수 있다.
[00120] 도 2 - 도 4, 도 5a - 도 5f, 도 6a - 도 6b, 도 7, 도 8a - 도 8b, 도 9 - 도 10, 도 11a - 도 11c 및/또는 도 12에 예시된 컴포넌트들, 프로세스들, 특징들, 및/또는 기능들 중 하나 이상은 몇몇 컴포넌트들, 프로세스들, 또는 기능들로 구현되거나 또는 단일 컴포넌트, 프로세스, 특징 또는 기능으로 조합 및/또는 재배열될 수 있다. 본 개시내용을 벗어나지 않으면서 추가적인 엘리먼트들, 컴포넌트들, 프로세스들, 및/또는 기능들이 또한 추가될 수 있다. 또한, 본 개시내용에서 도 2 - 도 4, 도 5a - 도 5f, 도 6a - 도 6b, 도 7, 도 8a - 도 8b, 도 9 - 도 10, 도 11a - 도 11c 및/또는 도 12 그리고 그것의 대응하는 설명이 다이들 및/또는 IC들로 제한되지 않는다는 것이 주목되어야 한다. 일부 구현들에서, 도 2 - 도 4, 도 5a - 도 5f, 도 6a - 도 6b, 도 7, 도 8a - 도 8b, 도 9 - 도 10, 도 11a - 도 11c 및/또는 도 12 그리고 그것의 대응하는 설명은, 디바이스들 및/또는 통합 디바이스들을 제조, 생성, 제공, 및/또는 생산하기 위해 사용될 수 있다. 일부 구현들에서, 디바이스는 다이, 통합 디바이스, IPD(integrated passive device), 다이 패키지, IC(integrated circuit) 디바이스, 디바이스 패키지, IC(integrated circuit) 패키지, 웨이퍼, 반도체 디바이스, PoP(package-on-package) 디바이스, 방열 디바이스 및/또는 인터포저를 포함할 수 있다.
[00121] 본 개시내용의 도면들은 다양한 부분들, 컴포넌트들, 오브젝트들, 디바이스들, 패키지들, 통합 디바이스들, 집적 회로들, 및/또는 트랜지스터들의 실제 표현들 및/또는 개념적 표현들을 나타낼 수 있다는 것이 주목된다. 일부 경우들에서, 도면들은 실척대로가 아닐 수 있다. 일부 경우들에서, 명확성의 목적을 위해, 모든 컴포넌트들 및/또는 부분들이 도시되지는 않을 수 있다. 일부 경우들에서, 도면들에서의 다양한 부분들 및/또는 컴포넌트들의 포지션, 로케이션, 크기들, 및/또는 형상들은 예시적일 수 있다. 일부 구현들에서, 도면들의 다양한 컴포넌트들 및/또는 부분들은 선택적일 수 있다.
[00122] "예시적인"이라는 단어는, "예, 경우, 또는 예시로서 기능하는" 것을 의미하도록 본원에서 사용된다. "예시적인" 것으로서 본원에서 설명된 임의의 구현 또는 양상이 반드시 본 개시내용의 다른 양상들에 비해 선호되거나 유리한 것으로 해석될 필요는 없다. 마찬가지로, "양상들"이라는 용어는 본 개시내용의 모든 양상들이 논의된 특징, 장점 또는 동작 모드를 포함할 것을 요구하지 않는다. "커플링된"이라는 용어는 2개의 오브젝트들 사이의 직접적인 또는 간접적인 커플링을 지칭하기 위해 본원에서 사용된다. 예컨대, 오브젝트 A가 오브젝트 B를 물리적으로 터치하고, 오브젝트 B가 오브젝트 C를 터치하면, 오브젝트 A와 오브젝트 C는, 그들이 서로를 직접적으로 물리적으로 터치하지 않더라도, 서로 커플링된 것으로 계속해서 간주될 수 있다. "전기적으로 커플링된"이라는 용어는, 전류(예컨대, 신호, 전력, 접지)가 2개의 오브젝트들 사이에서 이동할 수 있도록 2개의 오브젝트들이 직접적으로 또는 간접적으로 함께 커플링되는 것을 의미할 수 있다. 전기적으로 커플링된 2개의 오브젝트들은 2개의 오브젝트들 사이에서 이동하는 전류를 가질 수 있거나 갖지 않을 수 있다. "제1", "제2", "제3" 및 "제4"라는 용어들(그리고/또는 제4 이상의 임의의 것)의 사용은 임의적이다. 설명된 컴포넌트들 중 임의의 컴포넌트는 제1 컴포넌트, 제2 컴포넌트, 제3 컴포넌트 또는 제4 컴포넌트일 수 있다. 예컨대, 제2 컴포넌트로 지칭되는 컴포넌트는 제1 컴포넌트, 제2 컴포넌트, 제3 컴포넌트 또는 제4 컴포넌트일 수 있다. "캡슐화"라는 용어는 오브젝트가 다른 오브젝트를 부분적으로 캡슐화하거나 완전히 캡슐화할 수 있음을 의미한다. "최상부" 및 "최하부"라는 용어들은 임의적이다. 최상부 상에 로케이팅된 컴포넌트는 최하부 상에 로케이팅된 컴포넌트 위에 로케이팅될 수 있다. 최상부 컴포넌트는 최하부 컴포넌트로 간주될 수 있고, 그 반대의 경우도 가능하다. 본 개시내용에서 설명된 바와 같이, 제2 컴포넌트 "위에" 로케이팅된 제1 컴포넌트는, 최하부 또는 최상부가 임의로 정의되는 방식에 따라, 제1 컴포넌트가 제2 컴포넌트의 위 또는 아래에 로케이팅됨을 의미할 수 있다. 다른 예에서, 제1 컴포넌트는 제2 컴포넌트의 제1 표면 위에(예컨대, 상에) 로케이팅될 수 있고, 제3 컴포넌트는 제2 컴포넌트의 제2 표면 위에(예컨대, 아래에) 로케이팅될 수 있으며, 여기서 제2 표면은 제1 표면 반대편이다. 본 출원에서, 다른 컴포넌트 위에 로케이팅된 하나의 컴포넌트의 맥락에서 사용되는 바와 같은 "위에"라는 용어는 다른 컴포넌트 상에 있는 그리고/또는 다른 컴포넌트에 있는(예컨대, 컴포넌트의 표면 상에 있거나 또는 컴포넌트에 임베딩된) 컴포넌트를 의미하기 위해 사용될 수 있음이 추가로 주목된다. 따라서, 예컨대, 제2 컴포넌트 위에 있는 제1 컴포넌트는, (1) 제1 컴포넌트가 제2 컴포넌트 위에 있지만, 제2 컴포넌트를 직접 터치하지는 않는다는 것, (2) 제1 컴포넌트가 제2 컴포넌트 상에(예컨대, 제2 컴포넌트의 표면 상에) 있는 것, 그리고/또는 (3) 제1 컴포넌트가 제2 컴포넌트 내에 있는 것(예컨대, 제2 컴포넌트에 임베딩된 것)을 의미할 수 있다. 본 개시내용에서 사용되는 바와 같은 "약 '값 X'" 또는 "대략 값 X"라는 용어는 '값 X'의 10% 이내를 의미한다. 예컨대, 약 1 또는 대략 1의 값은 0.9 내지 1.1 범위의 값을 의미할 것이다.
[00123] 일부 구현들에서, 상호연결부는 2개의 포인트들, 엘리먼트들 및/또는 컴포넌트들 사이의 전기적 연결을 가능하게 하거나 용이하게 하는 디바이스 또는 패키지의 엘리먼트 또는 컴포넌트이다. 일부 구현들에서, 상호연결부는 트레이스, 비아, 패드, 기둥, 재분배 금속 층, 및/또는 UBM(under bump metallization) 층을 포함할 수 있다. 상호연결부는 하나 이상의 금속 컴포넌트들(예컨대, 시드 층 + 금속 층)을 포함할 수 있다. 일부 구현들에서, 상호연결부는 전류(예컨대, 데이터 신호, 접지 또는 전력)에 대한 전기 경로를 제공하도록 구성될 수 있는 전기 전도성 재료이다. 상호연결부는 회로의 일부일 수 있다. 상호연결부는 1개 초과의 엘리먼트 또는 컴포넌트를 포함할 수 있다. 상호연결부는 하나 이상의 상호연결부들에 의해 정의될 수 있다. 상이한 구현들은 유사한 또는 상이한 프로세스들을 사용하여 상호연결부들을 형성할 수 있다. 일부 구현들에서, 상호연결부들을 형성하기 위한 CVD(chemical vapor deposition) 프로세스 및/또는 PVD(physical vapor deposition) 프로세스가 있다. 예컨대, 스퍼터링 프로세스, 스프레이 코팅, 및/또는 도금 프로세스가 상호연결부들을 형성하는 데 사용될 수 있다.
[00124] 또한, 본원에 포함된 다양한 개시내용들이, 순서도, 흐름도, 구조도, 또는 블록도로서 묘사되는 프로세스로서 설명될 수 있다는 것이 주목된다. 순서도가 순차적인 프로세스로서 동작들을 설명할 수 있지만, 동작들의 대부분은 병렬로 또는 동시에 수행될 수 있다. 게다가, 동작들의 순서는 재배열될 수 있다. 프로세스는 프로세스의 동작들이 완료될 때 종료된다.
[00125] 본원에서 설명된 개시내용의 다양한 특징들은, 본 개시내용을 벗어나지 않으면서 상이한 시스템들에서 구현될 수 있다. 본 개시내용의 전술된 양상들이 단지 예들이고, 본 개시내용을 제한하는 것으로서 해석되지 않아야 한다는 것이 주목되어야 한다. 본 개시내용의 양상들의 설명은 예시적인 것으로 의도되며, 청구항들의 범위를 제한하는 것으로 의도되지 않는다. 따라서, 본 교시들은 다른 타입들의 장치들에 용이하게 적용될 수 있으며, 많은 대안들, 수정들, 및 변형들이 당업자들에게 자명할 것이다.
[00126] 아래에서, 본 발명의 이해를 용이하게 하기 위해 추가의 예들이 설명된다.
[00127] 하나의 추가의 예에서, 패키지가 설명되며, 패키지는: 기판; 기판에 커플링된 통합 디바이스; 및 기판의 최하부 금속 층 상에 로케이팅된 패드에 커플링된 솔더 상호연결부를 포함하며, 기판은: (i) 적어도 하나의 내측 유전체 층, (ii) 적어도 하나의 내측 유전체 층에 로케이팅된 복수의 상호연결부들 ― 복수의 상호연결부들은 기판의 최하부 금속 층 상에 로케이팅된 패드를 포함함 ―, (iii) 적어도 하나의 내측 유전체 층 위에(예컨대, 적어도 하나의 내측 유전체 층의 표면 위에) 로케이팅된 외측 유전체 층, (iv) 복수의 상호연결부들에 커플링된 적어도 하나의 라우팅 상호연결부 ― 적어도 하나의 라우팅 상호연결부는 외측 유전체 층 위에(예컨대, 외측 유전체 층의 표면 위에) 로케이팅되고, 적어도 하나의 라우팅 상호연결부는 기판의 최하부 금속 층 위에 로케이팅됨 ―, 및 (v) 외측 유전체 층 및 적어도 하나의 라우팅 상호연결부 위에 로케이팅된 커버 유전체 층을 포함한다. 외측 유전체 층은 적어도 하나의 내측 유전체 층과 상이한 재료를 포함할 수 있다. 커버 유전체 층은 적어도 하나의 내측 유전체 층과 상이한 재료를 포함할 수 있다. 커버 유전체 층은 적어도 하나의 내측 유전체 층 및 외측 유전체 층과 상이한 재료를 포함할 수 있다. 추가로, 커버 유전체 층 및 외측 유전체 층 각각은 적어도 하나의 내측 유전체 층과 상이한 재료를 포함할 수 있다. 추가로, 커버 유전체 층과 외측 유전체 층 각각은 동일한 재료를 포함할 수 있다. 적어도 하나의 내측 유전체 층은 CCL(copper clad laminate) 코어, 프리프레그(prepreg), ABF(ajinomoto build up film), 및/또는 RCC(resin coated copper)를 포함할 수 있다. 또한, 외측 유전체 층 및 커버 유전체 층 각각은 솔더 레지스트 층 및/또는 PID(photo imageable dielectric)를 포함할 수 있다. 추가로, 통합 디바이스로의 그리고/또는 통합 디바이스로부터의 제1 전기 신호는 적어도 하나의 라우팅 상호연결부를 통해 이동하도록 구성될 수 있다. 추가로, 패키지는 기판 위에 로케이팅된 캡슐화 층, 캡슐화 층에 로케이팅된 적어도 하나의 비아, 적어도 하나의 비아에 커플링된 적어도 하나의 상부 라우팅 상호연결부 ― 적어도 하나의 상부 라우팅 상호연결부는 캡슐화 층 위에 로케이팅됨 ―, 및 적어도 하나의 상부 라우팅 상호연결부 및 캡슐화 층 위에 로케이팅된 상부 커버 유전체 층을 포함할 수 있다. 통합 디바이스로의 그리고/또는 통합 디바이스로부터의 제1 전기 신호는 적어도 하나의 상부 라우팅 상호연결부를 통해 이동하도록 구성될 수 있다. 추가로, 패키지는 PoP(package on package)의 일부일 수 있다. 기판의 최하부 금속 층은, 솔더 상호연결부 옆에 측방향으로 포지셔닝되지 않으면서 솔더 상호연결부에 수직으로 가장 가까운 금속 층일 수 있다. 패키지는, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인 휴대 정보 단말, 고정 로케이션 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버, IoT(internet of things) 디바이스, 및 자동차 내의 디바이스로 이루어진 그룹으로부터 선택된 디바이스에 통합될 수 있다.
[00128] 또 다른 추가의 예에서, 장치가 설명되며, 장치는: 기판; 기판에 커플링된 통합 디바이스; 및 기판의 최하부 금속 층 상에 로케이팅된 패드에 커플링된 솔더 상호연결부를 포함하며, 기판은: (i) 적어도 하나의 내측 유전체 층, (ii) 적어도 하나의 내측 유전체 층에 로케이팅된 복수의 상호연결부들 ― 복수의 상호연결부들은 기판의 최하부 금속 층 상에 로케이팅된 패드를 포함함 ―, (iii) 적어도 하나의 내측 유전체 층 위에 로케이팅된 외측 유전체 층, (iv) 복수의 상호연결부들에 커플링된 라우팅 상호연결을 위한 수단 ― 라우팅 상호연결을 위한 수단은 외측 유전체 층 위에 로케이팅되고, 라우팅 상호연결을 위한 수단은 기판의 최하부 금속 층 위에 로케이팅됨 ―, 및 (v) 외측 유전체 층 및 라우팅 상호연결을 위한 수단 위에 로케이팅된 커버 유전체 층을 포함한다. 외측 유전체 층은 적어도 하나의 내측 유전체 층과 상이한 재료를 포함할 수 있다. 커버 유전체 층은 적어도 하나의 내측 유전체 층과 상이한 재료를 포함할 수 있다. 커버 유전체 층은 적어도 하나의 내측 유전체 층 및 외측 유전체 층과 상이한 재료를 포함할 수 있다. 커버 유전체 층 및 외측 유전체 층 각각은 적어도 하나의 내측 유전체 층과 상이한 재료를 포함할 수 있다. 커버 유전체 층과 외측 유전체 층 각각은 동일한 재료를 포함할 수 있다. 통합 디바이스로의 그리고/또는 통합 디바이스로부터의 제1 전기 신호는 라우팅 상호연결을 위한 수단을 통해 이동하도록 구성될 수 있다. 또한, 장치는, 기판 위에 로케이팅된 캡슐화를 위한 수단, 캡슐화를 위한 수단에 로케이팅된 적어도 하나의 비아, 적어도 하나의 비아에 커플링된 상부 라우팅 상호연결을 위한 수단 ― 상부 라우팅 상호연결을 위한 수단은 캡슐화를 위한 수단 위에 로케이팅됨 ―, 및 상부 라우팅 상호연결을 위한 수단 및 캡슐화를 위한 수단 위에 로케이팅된 상부 커버 유전체 층을 포함할 수 있다. 추가로, 통합 디바이스로의 그리고/또는 통합 디바이스로부터의 제1 전기 신호는 상부 라우팅 상호연결을 위한 수단을 통해 이동하도록 구성될 수 있다.
[00129] 또 다른 추가의 예에서, 패키지를 제작하기 위한 방법이 설명될 수 있으며, 방법은: 기판을 제공하는 단계; 통합 디바이스를 기판에 커플링하는 단계; 및 솔더 상호연결부를 기판의 최하부 금속 층 상에 로케이팅된 패드에 커플링하는 단계를 포함하며, 기판은: (i) 적어도 하나의 내측 유전체 층, (ii) 적어도 하나의 내측 유전체 층에 로케이팅된 복수의 상호연결부들 ― 복수의 상호연결부들은 기판의 최하부 금속 층 상에 로케이팅된 패드를 포함함 ―, (iii) 적어도 하나의 내측 유전체 층 위에 로케이팅된 외측 유전체 층, (iv) 복수의 상호연결부들에 커플링된 적어도 하나의 라우팅 상호연결부 ― 적어도 하나의 라우팅 상호연결부는 외측 유전체 층 위에 로케이팅되고, 적어도 하나의 라우팅 상호연결부는 기판의 최하부 금속 층 위에 로케이팅됨 ―, 및 (v) 외측 유전체 층 및 적어도 하나의 라우팅 상호연결부 위에 로케이팅된 커버 유전체 층을 포함한다. 방법은, 기판 위에 캡슐화 층을 형성하는 단계, 캡슐화 층에 적어도 하나의 비아를 형성하는 단계, 캡슐화 층 위에 적어도 하나의 상부 라우팅 상호연결부를 형성하는 단계 ― 적어도 하나의 상부 라우팅 상호연결부는 적어도 하나의 비아에 커플링됨 ―, 및 적어도 하나의 상부 라우팅 상호연결부 및 캡슐화 층 위에 상부 커버 유전체 층을 형성하는 단계를 더 포함할 수 있다.
[00130] 하나의 다른 예에서, 패키지가 설명되며, 패키지는: 기판; 기판에 커플링된 통합 디바이스; 및 기판의 최하부 금속 층 상에 로케이팅된 패드에 커플링된 솔더 상호연결부를 포함하며, 기판은: (i) 적어도 하나의 내측 유전체 층, (ii) 적어도 하나의 내측 유전체 층에 로케이팅된 복수의 상호연결부들 ― 복수의 상호연결부들은 기판의 최하부 금속 층 상에 로케이팅된 패드를 포함함 ―, (iii) 적어도 하나의 내측 유전체 층 위에(예컨대, 적어도 하나의 내측 유전체 층의 표면 위에) 로케이팅된 외측 유전체 층, (iv) 적어도 하나의 내측 유전체 층 위에(예컨대, 적어도 하나의 내측 유전체 층의 표면 위에) 로케이팅된 커버 유전체 층, (v) 복수의 상호연결부들에 커플링된 적어도 하나의 라우팅 상호연결부 ― 적어도 하나의 라우팅 상호연결부는 커버 유전체 층 위에(예컨대, 커버 유전체 층의 표면 위에) 로케이팅되고, 적어도 하나의 라우팅 상호연결부는 기판의 최하부 금속 층 위에 로케이팅됨 ―, 및 (v) 커버 유전체 층 및 적어도 하나의 라우팅 상호연결부 위에 로케이팅된 제2 외측 유전체 층을 포함한다.

Claims (28)

  1. 패키지로서,
    기판;
    상기 기판에 커플링된 통합 디바이스; 및
    상기 기판의 최하부 금속 층 상에 로케이팅된 패드에 커플링된 솔더 상호연결부를 포함하며,
    상기 기판은,
    (i) 적어도 하나의 내측 유전체 층;
    (ii) 상기 적어도 하나의 내측 유전체 층에 로케이팅된 복수의 상호연결부들 ― 상기 복수의 상호연결부들은 상기 기판의 최하부 금속 층 상에 로케이팅된 상기 패드를 포함함 ―;
    (iii) 상기 적어도 하나의 내측 유전체 층 위에 로케이팅된 외측 유전체 층;
    (iv) 상기 복수의 상호연결부들에 커플링된 적어도 하나의 라우팅 상호연결부 ― 상기 적어도 하나의 라우팅 상호연결부는 상기 외측 유전체 층 위에 로케이팅되고, 상기 적어도 하나의 라우팅 상호연결부는 상기 기판의 최하부 금속 층 위에 로케이팅됨 ―, 및
    (v) 상기 외측 유전체 층 및 상기 적어도 하나의 라우팅 상호연결부 위에 로케이팅된 커버 유전체 층을 포함하는,
    패키지.
  2. 제1 항에 있어서,
    상기 외측 유전체 층은 상기 적어도 하나의 내측 유전체 층과 상이한 재료를 포함하는,
    패키지.
  3. 제1 항에 있어서,
    상기 커버 유전체 층은 상기 적어도 하나의 내측 유전체 층과 상이한 재료를 포함하는,
    패키지.
  4. 제1 항에 있어서,
    상기 커버 유전체 층은 상기 적어도 하나의 내측 유전체 층 및 상기 외측 유전체 층과 상이한 재료를 포함하는,
    패키지.
  5. 제1 항에 있어서,
    상기 커버 유전체 층 및 상기 외측 유전체 층 각각은 상기 적어도 하나의 내측 유전체 층과 상이한 재료를 포함하는,
    패키지.
  6. 제1 항에 있어서,
    상기 커버 유전체 층과 상기 외측 유전체 층 각각은 동일한 재료를 포함하는,
    패키지.
  7. 제1 항에 있어서,
    상기 적어도 하나의 내측 유전체 층은 CCL(copper clad laminate) 코어, 프리프레그(prepreg), ABF(ajinomoto build up film), 및/또는 RCC(resin coated copper)를 포함하는,
    패키지.
  8. 제1 항에 있어서,
    상기 외측 유전체 층 및 상기 커버 유전체 층 각각은 솔더 레지스트 층 및/또는 PID(photo imageable dielectric)를 포함하는,
    패키지.
  9. 제1 항에 있어서,
    상기 통합 디바이스로의 그리고/또는 상기 통합 디바이스로부터의 제1 전기 신호는 상기 적어도 하나의 라우팅 상호연결부를 통해 이동하도록 구성되는,
    패키지.
  10. 제1 항에 있어서,
    상기 기판 위에 로케이팅된 캡슐화 층;
    상기 캡슐화 층에 로케이팅된 적어도 하나의 비아(via);
    상기 적어도 하나의 비아에 커플링된 적어도 하나의 상부 라우팅 상호연결부 ― 상기 적어도 하나의 상부 라우팅 상호연결부는 상기 캡슐화 층 위에 로케이팅됨 ―; 및
    상기 적어도 하나의 상부 라우팅 상호연결부 및 상기 캡슐화 층 위에 로케이팅된 상부 커버 유전체 층을 더 포함하며,
    상기 외측 유전체 층은 상기 적어도 하나의 내측 유전체 층의 최하부 표면 아래에 로케이팅되고,
    상기 적어도 하나의 라우팅 상호연결부는 상기 외측 유전체 층의 최하부 표면 아래에 로케이팅되고, 그리고
    상기 커버 유전체 층은 상기 외측 유전체 층 및 상기 적어도 하나의 라우팅 상호연결부의 최하부 표면 아래에 로케이팅되는,
    패키지.
  11. 제10 항에 있어서,
    상기 통합 디바이스로의 그리고/또는 상기 통합 디바이스로부터의 제1 전기 신호는 상기 적어도 하나의 상부 라우팅 상호연결부를 통해 이동하도록 구성되는,
    패키지.
  12. 제10 항에 있어서,
    상기 패키지는 PoP(package on package)의 일부인,
    패키지.
  13. 제1 항에 있어서,
    상기 기판의 최하부 금속 층은, 상기 솔더 상호연결부 옆에 측방향으로 포지셔닝되지 않으면서 상기 솔더 상호연결부에 수직으로 가장 가까운 금속 층인,
    패키지.
  14. 제1 항에 있어서,
    상기 패키지는, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인 휴대 정보 단말, 고정 로케이션 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버, IoT(internet of things) 디바이스, 및 자동차 내의 디바이스로 이루어진 그룹으로부터 선택된 디바이스에 통합되는,
    패키지.
  15. 장치로서,
    기판;
    상기 기판에 커플링된 통합 디바이스; 및
    상기 기판의 최하부 금속 층 상에 로케이팅된 패드에 커플링된 솔더 상호연결부를 포함하며,
    상기 기판은,
    (i) 적어도 하나의 내측 유전체 층;
    (ii) 상기 적어도 하나의 내측 유전체 층에 로케이팅된 복수의 상호연결부들 ― 상기 복수의 상호연결부들은 상기 기판의 최하부 금속 층 상에 로케이팅된 상기 패드를 포함함 ―;
    (iii) 상기 적어도 하나의 내측 유전체 층 위에 로케이팅된 외측 유전체 층;
    (iv) 상기 복수의 상호연결부들에 커플링된 라우팅 상호연결을 위한 수단 ― 상기 라우팅 상호연결을 위한 수단은 상기 외측 유전체 층 위에 로케이팅되고, 상기 라우팅 상호연결을 위한 수단은 상기 기판의 최하부 금속 층 위에 로케이팅됨 ―, 및
    (v) 상기 외측 유전체 층 및 상기 라우팅 상호연결을 위한 수단 위에 로케이팅된 커버 유전체 층을 포함하는,
    장치.
  16. 제15 항에 있어서,
    상기 외측 유전체 층은 상기 적어도 하나의 내측 유전체 층과 상이한 재료를 포함하는,
    장치.
  17. 제15 항에 있어서,
    상기 커버 유전체 층은 상기 적어도 하나의 내측 유전체 층과 상이한 재료를 포함하는,
    장치.
  18. 제15 항에 있어서,
    상기 커버 유전체 층은 상기 적어도 하나의 내측 유전체 층 및 상기 외측 유전체 층과 상이한 재료를 포함하는,
    장치.
  19. 제15 항에 있어서,
    상기 커버 유전체 층 및 상기 외측 유전체 층 각각은 상기 적어도 하나의 내측 유전체 층과 상이한 재료를 포함하는,
    장치.
  20. 제15 항에 있어서,
    상기 커버 유전체 층과 상기 외측 유전체 층 각각은 동일한 재료를 포함하는,
    장치.
  21. 제15 항에 있어서,
    상기 통합 디바이스로의 그리고/또는 상기 통합 디바이스로부터의 제1 전기 신호는 상기 라우팅 상호연결을 위한 수단을 통해 이동하도록 구성되는,
    장치.
  22. 제15 항에 있어서,
    상기 기판 위에 로케이팅된 캡슐화를 위한 수단;
    상기 캡슐화를 위한 수단에 로케이팅된 적어도 하나의 비아;
    상기 적어도 하나의 비아에 커플링된 상부 라우팅 상호연결을 위한 수단 ― 상기 상부 라우팅 상호연결을 위한 수단은 상기 캡슐화를 위한 수단 위에 로케이팅됨 ―; 및
    상기 상부 라우팅 상호연결을 위한 수단 및 상기 캡슐화를 위한 수단 위에 로케이팅된 상부 커버 유전체 층을 더 포함하는,
    장치.
  23. 제22 항에 있어서,
    상기 통합 디바이스로의 그리고/또는 상기 통합 디바이스로부터의 제1 전기 신호는 상기 상부 라우팅 상호연결을 위한 수단을 통해 이동하도록 구성되는,
    장치.
  24. 제15 항에 있어서,
    상기 외측 유전체 층은 (i) 상기 적어도 하나의 내측 유전체 층에 커플링되고, 그리고 (ii) 상기 적어도 하나의 내측 유전체 층 아래에 로케이팅되고,
    상기 라우팅 상호연결을 위한 수단은 상기 외측 유전체 층 아래에 로케이팅되고, 그리고
    상기 커버 유전체 층은 (i) 상기 외측 유전체 층 및 상기 라우팅 상호연결을 위한 수단에 커플링되고, 그리고 (ii) 상기 외측 유전체 층 아래에 로케이팅되는,
    장치.
  25. 패키지로서,
    기판;
    상기 기판에 커플링된 통합 디바이스; 및
    상기 기판의 최하부 금속 층 상에 로케이팅된 패드에 커플링된 솔더 상호연결부를 포함하며,
    상기 기판은,
    (i) 적어도 하나의 내측 유전체 층;
    (ii) 상기 적어도 하나의 내측 유전체 층에 로케이팅된 복수의 상호연결부들 ― 상기 복수의 상호연결부들은 상기 기판의 최하부 금속 층 상에 로케이팅된 상기 패드를 포함함 ―;
    (iii) 상기 적어도 하나의 내측 유전체 층 위에 로케이팅된 외측 유전체 층;
    (iv) 상기 적어도 하나의 내측 유전체 층 위에 로케이팅된 커버 유전체 층;
    (v) 상기 복수의 상호연결부들에 커플링된 적어도 하나의 라우팅 상호연결부 ― 상기 적어도 하나의 라우팅 상호연결부는 상기 커버 유전체 층 위에 로케이팅되고, 상기 적어도 하나의 라우팅 상호연결부는 상기 기판의 최하부 금속 층 위에 로케이팅됨 ―, 및
    (vi) 상기 커버 유전체 층 및 상기 적어도 하나의 라우팅 상호연결부 위에 로케이팅된 제2 외측 유전체 층을 포함하는,
    패키지.
  26. 제25 항에 있어서,
    상기 제2 외측 유전체 층과 상기 외측 유전체 층은 동일한 유전체 층일 수 있는,
    패키지.
  27. 패키지를 제작하기 위한 방법으로서,
    기판을 제공하는 단계;
    통합 디바이스를 상기 기판에 커플링하는 단계; 및
    솔더 상호연결부를 상기 기판의 최하부 금속 층 상에 로케이팅된 패드에 커플링하는 단계를 포함하며,
    상기 기판은,
    (i) 적어도 하나의 내측 유전체 층;
    (ii) 상기 적어도 하나의 내측 유전체 층에 로케이팅된 복수의 상호연결부들 ― 상기 복수의 상호연결부들은 상기 기판의 최하부 금속 층 상에 로케이팅된 상기 패드를 포함함 ―;
    (iii) 상기 적어도 하나의 내측 유전체 층 위에 로케이팅된 외측 유전체 층;
    (iv) 상기 복수의 상호연결부들에 커플링된 적어도 하나의 라우팅 상호연결부 ― 상기 적어도 하나의 라우팅 상호연결부는 상기 외측 유전체 층 위에 로케이팅되고, 상기 적어도 하나의 라우팅 상호연결부는 상기 기판의 최하부 금속 층 위에 로케이팅됨 ―, 및
    (v) 상기 외측 유전체 층 및 상기 적어도 하나의 라우팅 상호연결부 위에 로케이팅된 커버 유전체 층을 포함하는,
    패키지를 제작하기 위한 방법.
  28. 제27 항에 있어서,
    상기 기판 위에 캡슐화 층을 형성하는 단계;
    상기 캡슐화 층에 적어도 하나의 비아를 형성하는 단계;
    상기 캡슐화 층 위에 적어도 하나의 상부 라우팅 상호연결부를 형성하는 단계 ― 상기 적어도 하나의 상부 라우팅 상호연결부는 상기 적어도 하나의 비아에 커플링됨 ―; 및
    상기 적어도 하나의 상부 라우팅 상호연결부 및 상기 캡슐화 층 위에 상부 커버 유전체 층을 형성하는 단계를 더 포함하는,
    패키지를 제작하기 위한 방법.
KR1020227033829A 2020-04-06 2021-04-05 솔더 레지스트 층 위에 상호연결 라우팅을 갖는 기판을 포함하는 패키지 KR20220165246A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/840,752 US11444019B2 (en) 2020-04-06 2020-04-06 Package comprising a substrate with interconnect routing over solder resist layer and an integrated device coupled to the substrate and method for manufacturing the package
US16/840,752 2020-04-06
PCT/US2021/025822 WO2021207101A2 (en) 2020-04-06 2021-04-05 Package comprising a substrate with interconnect routing over solder resist layer

Publications (1)

Publication Number Publication Date
KR20220165246A true KR20220165246A (ko) 2022-12-14

Family

ID=75787212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227033829A KR20220165246A (ko) 2020-04-06 2021-04-05 솔더 레지스트 층 위에 상호연결 라우팅을 갖는 기판을 포함하는 패키지

Country Status (7)

Country Link
US (1) US11444019B2 (ko)
EP (1) EP4133521B1 (ko)
KR (1) KR20220165246A (ko)
CN (1) CN115362550A (ko)
BR (1) BR112022019588A2 (ko)
TW (1) TW202203407A (ko)
WO (1) WO2021207101A2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022019309A (ja) * 2020-07-17 2022-01-27 ローム株式会社 半導体装置
US11749611B2 (en) * 2021-02-01 2023-09-05 Qualcomm Incorporated Package with a substrate comprising periphery interconnects
US11682607B2 (en) * 2021-02-01 2023-06-20 Qualcomm Incorporated Package having a substrate comprising surface interconnects aligned with a surface of the substrate

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8610134B2 (en) 2006-06-29 2013-12-17 Cree, Inc. LED package with flexible polyimide circuit and method of manufacturing LED package
US8633588B2 (en) 2011-12-21 2014-01-21 Mediatek Inc. Semiconductor package
US9642259B2 (en) * 2013-10-30 2017-05-02 Qualcomm Incorporated Embedded bridge structure in a substrate
US9721922B2 (en) 2013-12-23 2017-08-01 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming fine pitch RDL over semiconductor die in fan-out package
KR102434823B1 (ko) 2014-03-10 2022-08-19 데카 테크놀로지 유에스에이 인코포레이티드 두꺼운 재배선 층을 포함하는 반도체 디바이스 및 방법
US9679801B2 (en) * 2015-06-03 2017-06-13 Apple Inc. Dual molded stack TSV package
EP3346492A3 (en) 2017-01-05 2018-08-08 MediaTek Inc. Semiconductor chip package and fabrication method thereof
US9972589B1 (en) 2017-03-30 2018-05-15 Intel Corporation Integrated circuit package substrate with microstrip architecture and electrically grounded surface conductive layer
MY202342A (en) * 2017-06-08 2024-04-24 Intel Corp Over-molded ic package with in-mold capacitor
US11728265B2 (en) * 2018-09-12 2023-08-15 Intel Corporation Selective deposition of embedded thin-film resistors for semiconductor packaging
US11164814B2 (en) * 2019-03-14 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same

Also Published As

Publication number Publication date
US20210313266A1 (en) 2021-10-07
CN115362550A (zh) 2022-11-18
US11444019B2 (en) 2022-09-13
TW202203407A (zh) 2022-01-16
EP4133521B1 (en) 2024-05-08
EP4133521A2 (en) 2023-02-15
WO2021207101A3 (en) 2021-11-18
BR112022019588A2 (pt) 2022-11-16
WO2021207101A2 (en) 2021-10-14

Similar Documents

Publication Publication Date Title
US11502049B2 (en) Package comprising multi-level vertically stacked redistribution portions
KR20220149520A (ko) 더미 인터커넥트들을 포함하는 패키지
KR20220165246A (ko) 솔더 레지스트 층 위에 상호연결 라우팅을 갖는 기판을 포함하는 패키지
KR102558895B1 (ko) 패키지들의 콘택-콘택 커플링을 포함하는 디바이스
US11289453B2 (en) Package comprising a substrate and a high-density interconnect structure coupled to the substrate
KR20220157943A (ko) 보드의 공동 위에 위치된 쉴드로서 구성된 패치 기판
KR20230137329A (ko) 기판의 표면과 정렬된 표면 상호연결부들을 포함하는기판을 갖는 패키지
US11562962B2 (en) Package comprising a substrate and interconnect device configured for diagonal routing
US11605594B2 (en) Package comprising a substrate and a high-density interconnect integrated device coupled to the substrate
US11791276B2 (en) Package comprising passive component between substrates for improved power distribution network (PDN) performance
US20220320026A1 (en) Package comprising wire bonds coupled to integrated devices
KR20230058392A (ko) 솔더 레지스트 레이어에 매립된 인터커넥트들을 포함하는 기판
KR20230044192A (ko) 열 확산기로서 구성된 와이어 본드들을 포함하는 패키지
US11581262B2 (en) Package comprising a die and die side redistribution layers (RDL)
US20200365651A1 (en) Device comprising subtrate and die with frame
TW202329366A (zh) 包括具有高密度互連的基板的封裝
KR20240035464A (ko) 차폐체를 갖는 블록 디바이스를 포함하는 패키지
KR20240013734A (ko) 돌출형 패드 인터커넥트들을 포함하는 기판을 갖는 패키지
KR20240050351A (ko) 고밀도 상호연결부를 갖는 기판을 포함하는 패키지
KR20230137330A (ko) 주변 상호연결부들을 포함하는 기판을 갖는 패키지

Legal Events

Date Code Title Description
A201 Request for examination