TW202329366A - 包括具有高密度互連的基板的封裝 - Google Patents

包括具有高密度互連的基板的封裝 Download PDF

Info

Publication number
TW202329366A
TW202329366A TW111129520A TW111129520A TW202329366A TW 202329366 A TW202329366 A TW 202329366A TW 111129520 A TW111129520 A TW 111129520A TW 111129520 A TW111129520 A TW 111129520A TW 202329366 A TW202329366 A TW 202329366A
Authority
TW
Taiwan
Prior art keywords
interconnects
substrate
dielectric layer
layer
microns
Prior art date
Application number
TW111129520A
Other languages
English (en)
Inventor
曹賢哲
方崑
延宰賢
黃秀亨
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202329366A publication Critical patent/TW202329366A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Geometry (AREA)

Abstract

一種封裝，該封裝包括：基板、耦合至該基板的第一表面的第一整合裝置、以及耦合至該基板的第二表面的第二整合裝置。該基板包括：至少一個介電層、位於該至少一個介電層中並穿過該至少一個介電層的第一表面的第一複數個高密度互連；位於該至少一個介電層中的第二複數個高密度互連。

Description

包括具有高密度互連的基板的封裝
本專利申請案主張於2021年9月20日在美國專利局提交的非臨時申請案S/N. 17/479,691的優先權和權益，該申請案的全部內容經由援引如同整體在下文全面闡述那樣且出於所有適用目的被納入於此。
各種特徵係關於具有基板的封裝。
封裝可包括基板和整合裝置。這些部件被耦合在一起以提供可以執行各種電氣功能的封裝。一直存在提供效能較好的封裝以及減小封裝的整體大小的需求。
各種特徵涉及具有基板的封裝。
一個實例提供了一種封裝，該封裝包括：基板、耦合至該基板的第一表面的第一整合裝置以及耦合至該基板的第二表面的第二整合裝置。該基板包括：至少一個介電層；位於該至少一個介電層中並穿過該至少一個介電層的第一表面的第一複數個互連；及位於該至少一個介電層中並穿過該至少一個介電層的第二表面的第二複數個互連。該第一複數個互連包括第一寬度和第一間隔。該第二複數個互連包括第二寬度和第二間隔。該基板包括位於該至少一個介電層中的第三複數個互連。該第三複數個互連包括大於第一寬度和第二寬度的第三寬度。該第三複數個互連包括大於第一間隔和第二間隔的第三間隔。
另一實例提供了一種裝備，該裝備包括：基板、耦合至該基板的第一表面的第一整合裝置、以及耦合至該基板的第二表面的第二整合裝置。該基板包括：至少一個介電層；用於第一高密度互連的裝置，其位於該至少一個介電層中並穿過該至少一個介電層的第一表面；用於第二高密度互連的裝置，其位於該至少一個介電層中並穿過該至少一個介電層的第二表面。
另一實例提供了一種用於製造基板的方法。該方法提供了包括第一晶種層的第一載體。該方法在第一晶種層之上形成第一複數個高密度互連。該方法在第一複數個高密度互連之上形成第一介電層。該方法在第一介電層中及/或之上形成複數個互連。該方法提供了包括第二晶種層的第二載體。該方法在第二晶種層之上形成第二複數個高密度互連。該方法經由第二介電層將包括該第二晶種層以及該第二複數個高密度互連的第二載體耦合至包括該第一晶種層、該第一複數個高密度互連、該第一介電層和該複數個互連的第一載體。該方法將該第二載體與該第一載體解耦。該方法移除該第一晶種層的各部分以及該第二晶種層的各部分。
在以下描述中，提供了具體細節以提供對本案的各個態樣的透徹理解。然而，本發明所屬領域中具有通常知識者將理解，沒有這些具體細節亦可以實踐這些態樣。例如，電路可能用方塊圖示出以避免使這些態樣湮沒在不必要的細節中。在其他實例中，公知的電路、結構和技術可能不被詳細示出以免湮沒本案的這些態樣。
本案描述了一種封裝，該封裝包括基板、耦合至該基板的第一表面的第一整合裝置、以及耦合至該基板的第二表面的第二整合裝置。該基板包括：至少一個介電層、位於該至少一個介電層中並穿過該至少一個介電層的第一表面的第一複數個高密度互連、位於該至少一個介電層中並穿過該至少一個介電層的第二表面的第二複數個高密度互連、以及位於該至少一個介電層之上的阻焊層。使用該基板的第一側之上的該第一複數個高密度互連以及該基板的第二側之上的該第二複數個高密度互連有助於為整合裝置提供高密度和高速通訊，同時減少封裝的總高度及/或尺寸。 包括具有高密度互連的基板的示例性封裝
圖1圖示了包括具有高密度互連的基板的封裝100的橫截面剖面視圖。封裝100包括基板102、整合裝置104、整合裝置106和包封層108。
基板102包括至少一個介電層120、複數個互連122、阻焊層124和阻焊層126。基板102可以是無芯基板。基板102可包括第一表面（例如，頂表面）和第二表面（例如，底表面）。如將在以下進一步描述的，基板102包括位於基板102的第一側（例如，頂側）上的複數個高密度互連以及位於基板102的第二側（例如，底側）上的複數個高密度互連。複數個互連122可包括複數個互連122a、複數個互連122b、以及複數個互連122c。使用基板102的兩側上的高密度互連允許去往/來自較小空間中整合裝置的更多電連接（例如，更密集的電路由），從而實現高速通訊，同時仍減小封裝的尺寸。
複數個互連122a包括複數個高密度互連。複數個互連122a可包括位於基板102的頂部金屬層（諸如M1層（例如，第一金屬層））上的互連。複數個互連122a可被嵌入在至少一個介電層120中。複數個互連122a可位於被嵌入在至少一個介電層120中的第一金屬層中。複數個互連122a包括約3-4微米的最小寬度以及約3-4微米的最小間隔。複數個互連122a可包括具有約3-4微米或更大的寬度的至少一個互連。複數個互連122a可包括具有約3-4微米或更大的間隔的至少一個互連。
複數個互連122b包括複數個高密度互連。該複數個互連122b可包括位於基板102次底部金屬層（例如，次末金屬層，M3層）上的互連。複數個互連122b可被嵌入在至少一個介電層120中。複數個互連122b可位於被嵌入在至少一個介電層120中的最末金屬層中。複數個互連122b包括約3-4微米的最小寬度以及約3-4微米的最小間隔。複數個互連122b可包括具有約3-4微米或更大的寬度的至少一個互連。複數個互連122b可包括具有約3-4微米或更大間隔的至少一個互連。
複數個互連122c可位於至少一個介電層120中。複數個互連122c可位於至少一個介電層120的底表面之上。複數個互連122c可被阻焊層126圍繞。複數個互連122c包括約8微米的最小寬度以及約8微米的最小間隔。複數個互連122c可包括具有約8微米或更大的寬度的至少一個互連。複數個互連122c可包括具有約8微米或更大的間隔的至少一個互連。
圖2和3圖示並更詳細地描述了用於基板的高密度互連的各種實例。
如圖1中所示，整合裝置104耦合至基板102的第一表面（例如，頂表面）。例如，整合裝置104經由複數個焊料互連140（例如，第一複數個焊料互連、用於第一焊料互連的裝置）及/或複數個焊柱互連142（例如，第一複數個焊柱互連、用於第一焊柱互連的裝置）耦合至基板102的複數個互連122a。包封層108耦合至基板102和整合裝置104。包封層108位於基板102的第一表面之上。包封層108包封整合裝置104。包封層108可位於整合裝置104之上及/或周圍。包封層108可以是用於包封的裝置。
整合裝置106耦合至基板102的第二表面（例如，底表面）。例如，整合裝置106經由複數個焊料互連160（例如，第二複數個焊料互連、用於第二焊料互連的裝置）及/或複數個焊柱互連162（例如，第二複數個焊柱互連、用於第二焊柱互連的裝置）耦合至基板102的複數個互連122b。
複數個焊料互連130可耦合至基板102。例如，複數個焊料互連130可耦合至複數個互連122c。複數個焊料互連130可耦合至基板102的最末金屬層（例如，M4層）中的互連。
圖2圖示了封裝100的特寫視圖。如圖2中所示，封裝100包括基板102、整合裝置104和整合裝置106。基板102包括複數個互連122。複數個互連122包括複數個互連122a、複數個互連122b、以及複數個互連122c。
整合裝置104經由複數個焊料互連140耦合至複數個互連122a。整合裝置104經由複數個焊柱互連142及/或複數個焊料互連240（例如，第一複數個焊料互連、用於第一焊料互連的裝置）耦合至複數個互連122a。注意，複數個焊料互連140和複數個焊料互連240可被視為相同的焊料互連群的一部分，即使它們具有不同大小及/或體積。複數個互連122a包括複數個高密度互連。複數個互連122a可包括位於基板102的頂部金屬層（諸如M1層（例如，第一金屬層））上的互連。複數個互連122a可位於（例如，被嵌入）至少一個介電層120中。複數個互連122a可被定位成穿過至少一個介電層120的第一表面。例如，複數個互連122a可包括穿過至少一個介電層120的第一表面被定位（例如，被嵌入）在至少一個介電層120中的互連。複數個互連122a中的至少一些互連可具有與至少一個介電層120的第一表面（例如，頂表面）共面的互連表面。複數個互連122a包括約3-4微米的最小寬度以及約3-4微米的最小間隔。複數個互連122a可包括具有約3-4微米或更大的寬度的至少一個互連。複數個互連122a可包括具有約3-4微米或更大的間隔的至少一個互連。
整合裝置106經由複數個焊料互連160耦合至複數個互連122b。整合裝置106經由複數個焊柱互連162及/或複數個焊料互連260（例如，第二複數個焊料互連、用於第二焊料互連的裝置）耦合至複數個互連122b。注意，複數個焊料互連160和複數個焊料互連260可被視為相同的焊料互連群的一部分，即使它們具有不同大小及/或體積。整合裝置106耦合至基板102的M3層中的互連。複數個互連122b包括複數個高密度互連。複數個互連122b可位於（例如，被嵌入）至少一個介電層120中。複數個互連122b可被定位成穿過至少一個介電層120的第二表面。例如，複數個互連122b可包括穿過至少一個介電層120的第二表面被嵌入至少一個介電層120中的互連。複數個互連122b中的至少一些互連可具有與至少一個介電層120的第二表面（例如，底表面）共面的互連表面。複數個互連122b可包括位於基板102的次末金屬層（例如，次底金屬層、M3層）上的互連。複數個互連122b可包括位於被嵌入在至少一個介電層120中的最末金屬層上的互連。複數個互連122b包括約3-4微米的最小寬度以及約3-4微米的最小間隔。複數個互連122b可包括具有約3-4微米或更大的寬度的至少一個互連。複數個互連122b可包括具有約3-4微米或更大的間隔的至少一個互連。
在一些實現中，複數個互連122c中的至少一些互連可位於至少一個介電層120中。在一些實現中，複數個互連122c中的至少一些互連可位於至少一個介電層120的第二表面（例如，底表面）之上。複數個互連122c可被阻焊層126圍繞。複數個互連122c可以是用於互連的裝置。複數個互連122c可包括位於基板102的最末金屬層（例如，底部金屬層、M4層）上的互連。注意，複數個互連122c可包括位於其他金屬層（諸如M2層）上的互連。複數個互連122c中位於至少一個介電層120的第二表面之上的至少一些互連可具有與該至少一個介電層120的第二表面及/或複數個互連122b中被定位成穿過該至少一個介電層120的第二表面的至少一個互連的另一互連表面共面的互連表面。例如，複數個互連122b中的互連（例如，高密度互連、高密度跡線互連、高密度焊盤互連）可具有背離至少一個介電層120的互連表面，並且其中該互連表面與複數個互連122c中的互連（例如，跡線互連、焊盤互連）的面向至少一個介電層120的另一互連表面共面，並且其中複數個互連122c中的該互連（例如，跡線互連、焊盤互連）位於至少一個介電層120的第二表面之上。複數個互連122c包括約8微米的最小寬度以及約8微米的最小間隔。複數個互連122c可包括具有約8微米或更大的寬度的至少一個互連。複數個互連122c可包括具有約8微米或更大的間隔的至少一個互連。
圖3圖示了封裝300的特寫視圖。封裝300與封裝100類似，並且包括與封裝100類似的部件及/或以與封裝100類似的方式來配置。如圖3中所示，封裝300包括基板102、整合裝置104和整合裝置106。基板102包括複數個互連122。複數個互連122包括複數個互連122a、複數個互連122b、以及複數個互連122c。
整合裝置106經由複數個焊料互連160耦合至複數個互連122c。整合裝置106經由複數個焊柱互連162及/或複數個焊料互連260耦合至複數個互連122b。整合裝置106耦合至基板102的M3層和M4層中的互連。複數個互連122b包括複數個高密度互連。複數個互連122b可被嵌入在至少一個介電層120中。複數個互連122c可位於至少一個介電層120中且在至少一個介電層120的第二表面（例如，底表面）之上。圖3圖示了整合裝置106可耦合至至少一個介電層120中的互連以及位於至少一個介電層120的第二表面之上的互連。
圖1-3圖示和描述了高密度互連可如何位於基板的兩側及/或兩個表面上。這使得高速通訊能夠被提供給位於基板兩側上的整合裝置。位於基板的兩側及/或兩個表面上的高密度互連可被配置成經由非高密度互連耦合在一起。例如，複數個互連122a（例如，第一複數個高密度互連）以及複數個互連122b（例如，第二複數個高密度互連）可被配置成經由複數個互連122中的其他互連（例如，非高密度互連）耦合在一起。如下文將進一步描述的，可使用嵌入式跡線基板（ETS）製程來製造該高密度互連（例如，122a，122b）。基板102中所示的金屬層的數目是示例性的。基板的不同實現可具有不同數目的金屬層。例如，基板可包括7個金屬層（例如，M1-M7層）。在該實例中，複數個互連122a可包括位於M1金屬層（例如，第一金屬層）上的互連，複數個互連122b可包括位於M6金屬層（例如，次末金屬層、次底金屬層）上的互連，並且複數個互連122c可包括M7金屬層（例如，最末金屬層、底部金屬層）上的互連。注意，金屬層的編號從基板的頂部開始到底部。然而，金屬層的編號可從基板的底部開始到頂部。跡線互連及/或焊盤互連可位於基板的一或多個金屬層上。通孔互連可位於基板的各金屬層之間。注意，本案所描述的底表面及/或頂表面可被任意地定義。在一些實現中，第一表面可以是底表面並且第二表面可以是頂表面。在一些實現中，第二表面可以是底表面並且第一表面可以是頂表面。
圖2和3圖示了M3層中的互連和M4層中的互連之間的垂直間隔小於M3層中的互連和M2層中的互連之間的垂直間隔（例如，比其更緊密）。該配置可有助於提供比具有相同金屬層數目的其他基板更薄的基板。注意，針對各個互連所提到的寬度、間隔、最小寬度及/或最小間隔是示例性的。在一些實現中，互連的寬度、間隔、最小寬度及/或最小間隔可以不同。在一些實現中，互連的寬度、間隔、最小寬度及/或最小間隔的不同組合可用於基板。使用互連的寬度、間隔、最小寬度及/或最小間隔的哪些組合可取決於包括（諸）整合裝置和基板的封裝的設計及/或要求。例如，在一些實現中，基板102可包括（i）複數個互連122a及/或複數個互連122b，其中互連包括約6微米的最小寬度及/或約8微米的最小間隔，以及（ii）複數個互連122c，其中互連具有約10微米的最小寬度及/或約15微米的最小間隔。在一些實現中，基板102可包括（i）複數個互連122a及/或複數個互連122b，其中互連包括約6微米或更大的寬度及/或約8微米或更大的間隔，以及（ii）複數個互連122c，其中互連包括約10微米或更大的寬度及/或約15微米或更大的最小間隔。
如在本案中所使用的，高密度互連可以是具有小於基板的其他互連的最小寬度及/或最小間隔的互連。如在本案中所使用的，高密度互連可以是具有小於基板的其他互連的寬度及/或間隔的互連。在一些實現中，基板的高密度互連可以是基板的第一複數個互連，並且基板的其他互連（例如，非高密度互連）可以是基板的第二複數個互連及/或基板的第三複數個互連。在一些實現中，基板的高密度互連可類似於基板的互連（例如，非高密度互連），除了高密度互連具有改進的寬度及/或間隔，這允許基板中的更高密度的佈線。包括特定寬度及/或特定間隔的複數個互連可意味著該複數個互連中的一或多個的互連，每個互連包括特定寬度及/或特定間隔。包括特定最小寬度及/或特定最小間隔的複數個互連可意味著該複數個互連中的一或多個的互連，每個互連包括特定最小寬度及/或特定最小間隔。
整合裝置（例如，104、106）可包括晶粒（例如，半導體裸晶粒）。整合裝置可包括積體電路。整合裝置可包括功率管理積體電路（PMIC）。整合裝置可包括應用處理器。整合裝置可包括數據機。整合裝置可以包括射頻（RF）裝置、被動裝置、濾波器、電容器、電感器、天線、發射器、接收器、基於砷化鎵（GaAs）的整合裝置、表面聲波（SAW）濾波器、體聲波（BAW）濾波器、發光二極體（LED）整合裝置、基於矽（Si）的整合裝置、基於碳化矽（SiC）的整合裝置、記憶體、功率管理處理器、及/或其組合。整合裝置（例如，104、106）可包括至少一個電子電路（例如，第一電子電路、第二電子電路等）。整合裝置可以是電子部件及/或電裝置的實例。
封裝（例如，100、300）可以實現在射頻（RF）封裝中。RF封裝可以是射頻前端封裝（RFFE）。封裝（例如，100、300）可被配置成提供無線保真（WiFi）通訊及/或蜂巢通訊（例如，2G、3G、4G、5G）。封裝（例如，100、300）可被配置成支援行動通訊全球系統(GSM)、通用行動電訊系統(UMTS)及/或長期進化(LTE)。封裝（例如，100、300）可被配置成傳送和接收具有不同頻率及/或通訊協定的訊號。
已經描述了具有基板的各種封裝，現在將在下文描述用於製造基板的若干方法。 用於製造基板的示例性工序
在一些實現中，製造基板包括若干製程。圖4A-4C圖示了用於提供或製造基板的示例性工序。圖4A-4C可用於提供或製造無芯基板。在一些實現中，圖4A-4C的工序可被用來提供或製造基板102。然而，圖4A-4C的製程可被用來製造本案中所描述的任何基板。
應當注意，圖4A-4C的工序可組合一或多個階段以便簡化及/或闡明用於提供或製造基板的工序。在一些實現中，各製程的次序可被改變或修改。在一些實現中，一或多個製程可被替代或置換，而不會脫離本案的範疇。
如圖4A中所示，階段1圖示了在提供第一載體400之後的狀態。第一晶種層401和互連402可位於第一載體400之上。互連402可位於第一晶種層401之上。鍍敷製程和蝕刻製程可用來形成互連402。在一些實現中，第一載體400可提供有第一晶種層401和金屬層，該金屬層被圖案化以形成互連402。互連402可包括高密度互連。例如，互連402可代表來自複數個互連122a的至少一些高密度互連。
階段2圖示了在載體400、第一晶種層401和互連402之上形成介電層420之後的狀態。沉積及/或層壓製程可用來形成介電層420。介電層420可包括聚醯亞胺。然而，不同實現可以將不同材料用於介電層。
階段3圖示了在介電層420中形成複數個腔410之後的狀態。可使用蝕刻製程（例如，光刻製程）或鐳射製程來形成複數個腔410。
階段4圖示了在介電層420中和之上（包括在複數個腔410中和之上）形成互連412之後的狀態。例如，可以形成通孔、焊盤及/或跡線。鍍敷製程可用來形成互連。注意，階段2至4可被反覆運算地重複以形成附加介電層和附加互連。
如圖4B中所示，階段5圖示了在提供第二載體406之後的狀態。第二晶種層407和互連408可位於第二載體406之上。互連408可位於第二晶種層407之上。鍍敷製程和蝕刻製程可用來形成互連408。在一些實現中，第二載體406可被提供有第二晶種層407和金屬層，該金屬層被圖案化以形成互連408。互連408可包括高密度互連。例如，互連408可代表來自複數個互連122b的至少一些高密度互連。
階段6圖示了將第二載體406、第二晶種層407、互連408、和介電層422耦合至介電層420和互連412的製程。介電層422可包括預浸料。
階段7圖示了第二載體406、第二晶種層407、互連408、和介電層422已耦合至介電層420、互連412、互連402、第一晶種層401和第一載體400之後的狀態。層壓製程可用來將第二載體406、第二晶種層407、互連408、和介電層422耦合至介電層420、互連412、互連402、第一晶種層401和第一載體400。
階段8圖示了第二載體406與第二晶種層407解耦（例如，分離、移除）之後的狀態。
如圖4C中所示，階段9圖示了在介電層422中形成複數個腔430之後的狀態。蝕刻製程或鐳射製程可用來形成腔430。
階段10圖示了在介電層422中和之上（包括在複數個腔430中和之上）形成互連414之後的狀態。例如，可形成通孔、焊盤及/或跡線。鍍敷製程可用來形成互連。
互連402、408、412及/或414中的一些或全部可定義基板102的複數個互連122。例如，互連402可由複數個互連122a表示，互連408可由複數個互連122b表示，並且互連412和互連414可由複數個互連122c表示。介電層420和介電層422可由至少一個介電層120表示。介電層420及/或介電層422可包括預浸料。在一些實現中，介電層420可包括味之素堆積膜（ABF）及/或聚醯亞胺。在一些實現中，至少一個介電層120可包括至少一個預浸層和至少一個ABF層。在一些實現中，至少一個介電層120可包括至少一個預浸層和至少一個聚醯亞胺層。
階段11圖示了將第一載體400與至少一個介電層120以及第一晶種層401解耦（例如，分離、移除、研磨掉）、移除（例如，蝕刻掉）第一晶種層401的各部分，移除（例如，蝕刻掉）第二晶種層407的各部分從而留下包括至少一個介電層120和複數個互連122的基板102之後的狀態。複數個互連122包括複數個互連122a、複數個互連122b以及複數個互連122c。基板102可以是無芯基板。
階段12圖示了在基板102之上形成阻焊層124和阻焊層126之後的狀態。沉積製程可用來形成阻焊層124和阻焊層126。在一些實現中，在至少一個介電層120之上可以不形成或形成一個阻焊層。
不同實現可使用不同製程來形成（諸）金屬層。在一些實現中，化學氣相沉積（CVD）製程及/或實體氣相沉積（PVD）製程用於形成（諸）金屬層。例如，濺射製程、噴塗製程、及/或電鍍製程可用來形成（諸）金屬層。 用於製造基板的方法的示例性流程圖
在一些實現中，製造基板包括若干製程。圖5圖示了用於提供或製造基板的方法500的示例性流程圖。在一些實現中，圖5的方法500可用來提供或製造圖1-3中的（諸）基板。例如，圖5的方法可用來製造基板102。
應當注意，圖5的方法500可組合一或多個製程以便簡化及/或闡明用於提供或製造基板的方法。在一些實現中，各製程的次序可被改變或修改。
該方法（在505）提供第一載體（例如，400）。不同實現可將不同材料用於第一載體400。第一載體400可包括第一晶種層（例如，401）。第一晶種層401可包括金屬（例如，銅）。第一載體可包括基板、玻璃、石英及/或載體帶。圖4A的階段1圖示和描述了所提供的具有第一晶種層的第一載體的實例。
該方法（在510）在第一載體400和第一晶種層401之上形成互連並將其圖案化。金屬層可被圖案化以形成互連。鍍敷製程可用來形成金屬層和互連。在一些實現中，載體和晶種層可包括金屬層。金屬層位於晶種層之上，並且金屬層可被圖案化以形成互連（例如，在402）。圖4A的階段1圖示和描述了在晶種層和載體之上的互連的實例。
該方法（在515）在第一晶種層401、第一載體400和互連402之上形成介電層420。沉積及/或層壓製程可用來形成介電層420。介電層420可包括聚醯亞胺。形成介電層亦可包括在介電層420中形成複數個腔（例如，410）。可使用蝕刻製程（例如，光刻）或鐳射製程來形成該複數個腔。圖4A的階段2-3圖示並描述了形成介電層並且在該介電層中形成腔的實例。
該方法（在520）在該介電層中和之上形成互連。例如，可在介電層420中和之上形成互連412。鍍敷製程可用來形成互連。形成互連可包括在介電層之上及/或介電層中提供圖案化金屬層。形成互連亦可包括在介電層的腔中形成互連。圖4A的階段4圖示並描述了在介電層中和之上形成互連的實例。注意，一些方法可反覆運算地提供及/或形成附加互連和附加介電層，如515和520處所描述的。
該方法（在525）提供第二載體（例如，406）。不同實現可將不同材料用於第二載體406。第二載體可包括第二晶種層（例如，407）。第二晶種層407可包括金屬（例如，銅）。第二載體可包括基板、玻璃、石英及/或載體帶。該方法亦可（在525）在第二載體406和第二晶種層407之上形成互連408並將其圖案化。金屬層可被圖案化以形成互連。鍍敷製程可用來形成金屬層和互連。圖4B的階段5圖示和描述了具有第二晶種層和互連的第二載體的實例。
該方法（在530）將第二載體406、第二晶種層407、互連408、介電層422耦合至第一載體400、第一晶種層401、互連402、和介電層420。層壓製程可用來將第二載體406、第二晶種層407、互連408、介電層422耦合至第一載體400、第一晶種層401、互連402、和介電層420。圖4B的階段6-7圖示和描述了將一個載體中的互連耦合至另一載體中的互連的實例。
該方法（在535）將第二載體（例如，406）與第二晶種層（例如，407）解耦。第二載體406可被分離及/或研磨掉。圖4B的階段8圖示並描述了載體解耦的實例。
該方法（在540）在該介電層中及/或之上形成互連。例如，可在介電層422中及/或之上形成互連414。鍍敷製程可用來形成互連。形成互連可包括在介電層之上和介電層中提供圖案化金屬層。形成互連亦可包括在介電層的腔中形成互連。圖4C的階段9-10圖示並描述了在介電層中和之上形成互連的實例。
該方法（在545）將第一載體（例如，400）與第一晶種層（例如，401）解耦。第一載體400可被分離及/或研磨掉。該方法亦可（在545）移除第一晶種層（例如，401）的各部分以及第二晶種層（例如，407）的各部分。可以使用蝕刻製程來移除第一晶種層401的各部分以及第二晶種層407的各部分。圖4C的階段11圖示和描述了將載體解耦以及晶種層移除的實例。
在一些實現中，在（諸）載體和（諸）晶種層移除後，該方法可在基板之上形成阻焊層（例如，124、126）。圖4C的階段12圖示和描述了形成阻焊層的實例。
不同實現可使用不同製程來形成（諸）金屬層。在一些實現中，化學氣相沉積（CVD）製程及/或實體氣相沉積（PVD）製程用於形成（諸）金屬層。例如，濺射製程、噴塗製程、及/或電鍍製程可用來形成（諸）金屬層。 用於製造包含具有高密度互連的基板的封裝的示例性工序
在一些實現中，製造封裝包括若干製程。圖6A-6B圖示了用於提供或製造包含具有高密度互連的基板的封裝的示例性工序。在一些實現中，圖6A-6B的工序可被用於提供或製造封裝100。然而，圖6A-6B的製程可被用來製造本案中所描述的任何封裝（例如，300）。
應當注意，圖6A-6B的工序可以組合一或多個階段以簡化及/或闡明用於提供或製造封裝的工序。在一些實現中，各製程的次序可被改變或修改。在一些實現中，一或多個製程可被替代或置換，而不會脫離本案的範疇。
如圖6A中所示，階段1圖示了在提供基板102之後的狀態。基板102包括至少一個介電層120、複數個互連122、阻焊層124和阻焊層126。該複數個互連122可包括複數個互連122a、複數個互連122b、以及複數個互連122c。一些互連可包括高密度互連。例如，如圖1-3中所描述的，第一複數個高密度互連可位於基板的第一側上，並且第二複數個高密度互連可位於基板的第二側上。不同實現可使用具有不同數目的金屬層的不同基板。基板102可以使用如圖4A-4C中所描述的方法來製造。
階段2圖示了在整合裝置106經由複數個焊料互連160、複數個焊柱互連162、及/或複數個焊料互連260耦合至基板102之後的狀態。焊料回流製程可用來將整合裝置106耦合至基板102。整合裝置106可耦合至基板102的第二表面（例如，底表面）。圖2圖示了整合裝置106可如何耦合至基板102的實例。不同實現可以將不同的部件及/或裝置耦合至基板102。
階段3圖示了在整合裝置104經由複數個焊料互連140、複數個焊柱互連142、及/或複數個焊料互連240耦合至基板102之後的狀態。焊料回流製程可用來將整合裝置104耦合至基板102。整合裝置104可耦合至基板102的第一表面（例如，頂表面）。圖2圖示了整合裝置104可如何耦合至基板102的實例。不同實現可以將不同的部件及/或裝置耦合至基板102。
如圖6B中所示，階段4圖示了在基板102的第一表面之上提供（例如，形成）包封層108之後的狀態。包封層108可以包封整合裝置204。包封層108可包括模製件、樹脂及/或環氧樹脂。壓縮模製製程、轉移模製製程、或液態模製製程可用來形成包封層108。包封層108可以是可光蝕刻的。包封層108可以是用於包封的裝置。
階段5圖示了在將複數個焊料互連130耦合至基板102之後的狀態。焊料回流製程可用來將複數個焊料互連130耦合至基板102。複數個焊料互連130耦合至複數個互連122。
本案中所描述的封裝（例如，100、300）可以一次製造一個，或者可以一起製造（作為一或多個晶片的一部分）並且隨後被切單成個體封裝。 用於製造包括具有高密度互連的基板的封裝的方法的示例性流程圖
在一些實現中，製造基板包括若干製程。圖7圖示了用於提供或製造包括具有高密度互連的基板的封裝的方法700的示例性流程圖。在一些實現中，圖7的方法700可被用於提供或製造本案中所描述的封裝100。然而，方法700可被用來提供或製造本案中所描述的任何封裝（例如，300）。
應當注意，圖7的方法可以組合一或多個製程以便簡化及/或闡明用於提供或製造封裝的方法。在一些實現中，各製程的次序可被改變或修改。
該方法（在705）提供基板（例如，102）。基板102可以由供應商提供或被製造。基板102包括至少一個介電層120、複數個互連122、阻焊層124和阻焊層126。複數個互連122可包括複數個互連122a、複數個互連122b、以及複數個互連122c。一些互連可包括高密度互連。例如，如圖1-3中所描述的，第一複數個高密度互連可位於基板的第一側上，並且第二複數個高密度互連可位於基板的第二側上。不同實現可以使用不同的製程來製造基板102。圖4A–4C圖示和描述了製造具有高密度互連的基板的實例。圖6A的階段1圖示和描述了提供具有高密度互連的基板的實例。
該方法（在710）將整合裝置（例如，106）耦合至基板102。例如，整合裝置106耦合至基板102的第二表面（例如，底表面）。整合裝置106經由複數個焊料互連160、複數個焊柱互連162、及/或複數個焊料互連260耦合至基板102。焊料回流製程可用來將整合裝置106耦合至基板102。圖6A的階段2圖示和描述了將整合裝置耦合至基板的實例。
該方法（在710）將整合裝置（例如，104）耦合至基板102。例如，整合裝置104耦合至基板102的第一表面（例如，頂表面）。整合裝置104經由複數個焊料互連140、複數個焊柱互連142、及/或複數個焊料互連240耦合至基板102。焊料回流製程可用來將整合裝置104耦合至基板102。圖6A的階段3圖示和描述了將整合裝置耦合至基板的實例。
該方法（在715）在基板（例如，102）的第一表面之上形成包封層（例如，108）。包封層108可被提供並形成在基板102和整合裝置104之上及/或圍繞基板102和整合裝置104。包封層108可包括模製件、樹脂及/或環氧樹脂。壓縮模製製程、轉移模製製程、或液態模製製程可用來形成包封層108。包封層108可以是可光蝕刻的。包封層108可以是用於包封的裝置。圖6B的階段4圖示並描述了形成包封層的實例。
該方法（在720）將複數個焊料互連（例如，130）耦合至基板102。焊料回流製程可用來將複數個焊料互連130耦合至基板102。圖6B的階段5圖示和描述了將焊料互連耦合至基板的實例。
本案中所描述的封裝（例如，100、300）可以一次製造一個，或者可以一起製造（作為一或多個晶片的一部分）並且隨後被切單成個體封裝。 示例性電子設備
圖8圖示了可整合有前述裝置、整合裝置、積體電路（IC）封裝、積體電路（IC）裝置、半導體裝置、積體電路、晶粒、中介體、封裝、層疊封裝（PoP）、系統級封裝（SiP）、或片上系統（SoC）中的任一者的各種電子設備。例如，行動電話設備802、膝上型電腦設備804、固定位置終端設備806、可穿戴設備808、或機動交通工具810可包括如本文所描述的裝置800。裝置800可以是例如本文所描述的裝置及/或積體電路（IC）封裝中的任一者。圖8中所圖示的設備802、804、806和808、以及交通工具810僅僅是示例性的。其他電子設備亦能以裝置800為特徵，此類電子設備包括但不限於包括以下各項的設備（例如，電子設備）群：行動設備、掌上型個人通訊系統（PCS）單元、可攜式資料單元（諸如個人數位助理）、啟用全球定位系統（GPS）的設備、導航設備、機上盒、音樂播放機、視訊播放機、娛樂單元、固定位置資料單元（諸如儀錶讀取裝備）、通訊設備、智慧型電話、平板電腦、電腦、可穿戴設備（例如，手錶、眼鏡）、物聯網路（IoT）設備、伺服器、路由器、機動交通工具（例如，自主交通工具）中實現的電子設備、或者儲存或檢索資料或電腦指令的任何其他設備，或者其任何組合。
圖1-3、4A-4C、5、6A-6B及/或7-8中所圖示的各部件、製程、特徵、及/或功能中的一者或多者可以被重新安排及/或組合成單個部件、製程、特徵或功能，或者在若干部件、製程或功能中實施。亦可添加附加元件、部件、製程、及/或功能而不會脫離本案。亦應當注意，圖1-3、4A-4C、5、6A-6B及/或7-8及其在本案中的對應描述不限於晶粒及/或IC。在一些實現中，圖1-3、4A-4C、5、6A-6B及/或7-8及其對應描述可被用來製造、創造、提供、及/或生產裝置及/或整合裝置。在一些實現中，裝置可包括晶粒、整合裝置、整合被動裝置（IPD）、晶粒封裝、積體電路（IC）裝置、裝置封裝、積體電路（IC）封裝、晶片、半導體裝置、層疊封裝（PoP）裝置、散熱裝置及/或中介體。
注意，本案中的附圖可以表示各種部件、部件、物件、裝置、封裝、整合裝置、積體電路、及/或電晶體的實際表示及/或概念表示。在一些實例中，附圖可以不是按比例的。在一些實例中，為了清楚起見，並未圖示所有部件及/或部件。在一些實例中，附圖中的各個部件及/或部件的定位、位置、大小、及/或形狀可以是示例性的。在一些實現中，附圖中的各個部件及/或部件可以是可任選的。
措辭「示例性」在本文中用於表示「用作實例、例子、或圖示」。本文中描述為「示例性」的任何實現或態樣不必被解釋為優於或勝過本案的其他態樣。同樣，術語「態樣」不要求本案的所有態樣皆包括所論述的特徵、優點或操作模式。術語「耦合」在本文中用於指兩個物件之間的直接或間接耦合（例如，機械耦合）。例如，若物件A實體地接觸物件B，且物件B接觸物件C，則物件A和C仍可被認為是彼此耦合的——即便它們並非彼此直接實體接觸。耦合到物件B的物件A可耦合到物件B的至少一部分。術語「電耦合」可意指兩個物件直接或間接耦合在一起，以使得電流（例如，訊號、功率、接地）可以在兩個物件之間傳遞。電耦合的兩個物件在這兩個物件之間可以有或者可以沒有電流傳遞。術語「第一」、「第二」、「第三」和「第四」（及/或高於第四的任何事物）的使用是任意的。所描述的任何部件可以是第一部件、第二部件、第三部件或第四部件。例如，被稱為第二部件的部件可以是第一部件、第二部件、第三部件或第四部件。術語「包封」、「進行包封」及/或任何派生意指物件可以部分地包封或完全包封另一物件。術語「頂部」和「底部」是任意的。位於頂部的部件可以處在位於底部的部件之上。頂部部件可被視為底部部件，反之亦然。如本案所描述的，位於第二部件「之上」的第一部件可意味著第一部件位於第二部件上方或下方，這取決於底部或頂部被如何任意定義。在另一實例中，第一部件可位於第二部件的第一表面之上（例如，上方），而第三部件可位於第二部件的第二表面之上（例如，下方），其中第二表面與第一表面相對。進一步注意，如在本案中在一個部件位於另一部件之上的上下文中所使用的術語「之上」可被用來表示部件在另一部件上及/或在另一部件中（例如，在部件的表面上或被嵌入在部件中）。由此，例如，第一部件在第二部件之上可表示：（1）第一部件在第二部件之上，但是不直接接觸第二部件；（2）第一部件在第二部件上（例如，在第二部件的表面上）；及/或（3）第一部件在第二部件中（例如，嵌入在第二部件中）。位於第二部件「中」的第一部件可以部分地位於第二部件中或者完全位於第二部件中。約X–XX的值可以意味介於X和XX之間的值，包括X和XX。X和XX之間的（諸）值可以是離散的或連續的。如本案中所使用的術語「約‘值X’」或「大致為值X」意味著在‘值X’的百分之十以內。例如，約1或大致為1的值將意味著在0.9−1.1範圍中的值。
在一些實現中，互連是裝置或封裝中允許或促成兩個點、元件及/或部件之間的電連接的元件或部件。在一些實現中，互連可包括跡線（例如，跡線互連）、通孔（例如，通孔互連）、焊盤（例如，焊盤互連）、焊柱、金屬化層、重分佈層、及/或凸塊下金屬化（UBM）層/互連。在一些實現中，互連可包括可被配置成為訊號（例如，資料訊號）、接地及/或功率提供電路徑的導電材料。互連可包括不止一個元件或部件。互連可以由一或多個互連來定義。各互連之間可存在或可不存在一或多個介面。互連可包括一或多個金屬層。互連可以是電路的一部分。不同實現可使用不同製程及/或工序來形成互連。在一些實現中，可使用化學氣相沉積（CVD）製程、實體氣相沉積（PVD）製程、濺射製程、噴塗、及/或電鍍製程來形成互連。形成一或多個互連的製程可包括除膠渣、掩蔽、遮罩去除及/或蝕刻。
亦應注意，本文中所包含的各種公開可以作為被圖示為流程圖、流程圖、結構圖或方塊圖的程序來描述。儘管流程圖可以將操作描述為順序程序，但很多操作可以並行地或併發地執行。另外，可以重新排列操作的次序。程序在其操作完成時終止。
下文中描述了進一步實例以促進對本發明的理解。
態樣1：一種封裝，包括：基板、耦合至該基板的第一表面的第一整合裝置以及耦合至該基板的第二表面的第二整合裝置。該基板包括：至少一個介電層；位於該至少一個介電層中並穿過該至少一個介電層的第一表面的第一複數個互連；及位於該至少一個介電層中並穿過該至少一個介電層的第二表面的第二複數個互連。該第一複數個互連包括第一寬度和第一間隔。該第二複數個互連包括第二寬度和第二間隔。該基板包括位於該至少一個介電層中的第三複數個互連。該第三複數個互連包括大於第一寬度和第二寬度的第三寬度。該第三複數個互連包括大於第一間隔和第二間隔的第三間隔。
態樣2：如態樣1的封裝，其中該第一整合裝置耦合至該第一複數個互連，並且其中該第二整合裝置耦合至該第二複數個互連。
態樣3：如態樣1至2的封裝，其中該第一複數個互連位於該基板的第一金屬層上，並且其中該第二複數個互連位於該基板的次末金屬層上。
態樣4：如態樣1至2的封裝，其中該第一複數個互連位於該至少一個介電層中的第一金屬層上，並且其中該第二複數個互連位於被嵌入在該至少一個介電層中的最末金屬層上。
態樣5：如態樣1至4的封裝，其中該基板包括位於該至少一個介電層的第一表面之上的第四複數個互連。在一些實現中，該複數個互連中的高密度互連可具有背離該至少一個介電層的互連表面，其中該互連表面與該複數個互連中的一個互連的面向該至少一個介電層的另一互連表面共面，並且其中該互連位於該至少一個介電層的第一表面之上。
態樣6：如態樣1至4的封裝，其中該基板包括位於該至少一個介電層的第二表面之上的第四複數個互連。在一些實現中，該複數個互連中的高密度互連可具有背離該至少一個介電層的互連表面，其中該互連表面與該複數個互連中的一個互連的面向該至少一個介電層的另一互連表面共面，並且其中該互連位於該至少一個介電層的第二表面之上。
態樣7：如態樣1至6的封裝，其中該第一多個互連包括約3-4微米的第一最小寬度及/或約3-4微米的第一最小間隔，並且其中該第二複數個互連包括約3-4微米的第二最小寬度及/或約3-4微米的第二最小間隔。
態樣8：如態樣1至7的封裝，其中該第一寬度約為3-4微米或更大及/或該第一間隔約為3-4微米或更大，並且其中該第二寬度約為3-4微米或更大及/或該第二間隔約為3-4微米或更大。
態樣9：如態樣1至8的封裝，其中該第一整合裝置經由第一複數個焊料互連及/或第一複數個焊柱互連耦合至該第一複數個互連。
態樣10：如態樣9的封裝，其中該第二整合裝置經由第二複數個焊料互連及/或第二複數個焊柱互連耦合至該第二複數個互連。
態樣11：一種裝備，包括：基板、耦合至該基板的第一表面的第一整合裝置、以及耦合至該基板的第二表面的第二整合裝置。該基板包括：至少一個介電層；用於第一高密度互連的裝置，該裝置位於該至少一個介電層中並穿過該至少一個介電層的第一表面；及用於第二高密度互連的裝置，該裝置位於該至少一個介電層中並穿過該至少一個介電層的第二表面。
態樣12：如態樣11的裝備，其中該第一整合裝置耦合至該用於第一高密度互連的裝置，並且其中該第二整合裝置耦合至該用於第二高密度互連的裝置。
態樣13：如態樣11至12的裝備，其中該用於第一高密度互連的裝置位於該基板的第一金屬層上，並且其中該用於第二高密度互連的裝置位於該基板的次末金屬層上。
態樣14：如態樣11至12的裝備，其中該用於第一高密度互連的裝置位於該至少一個介電層中的第一金屬層上，並且其中該用於第二高密度互連的裝置位於被嵌入在該至少一個介電層中的最末金屬層上。
態樣15：如態樣11至14的裝備，其中該基板包括位於該至少一個介電層的第一表面之上的用於互連的裝置。
態樣16：如態樣11至14的裝備，其中該基板包括位於該至少一個介電層的第二表面之上的用於互連的裝置。
態樣17：如態樣11至16的裝備，其中該用於第一高密度互連的裝置包括具有約3-4微米的第一最小寬度及/或約3-4微米的第一最小間隔的互連，並且其中該用於第二高密度互連的裝置包括具有約3-4微米的第二最小寬度及/或約3-4微米的第二最小間隔的互連。
態樣18：如態樣11至17的裝備，其中該用於第一高密度互連的裝置包括具有約3-4微米或更大的第一寬度及/或約3-4微米或更大的第一間隔的互連，並且其中該用於第二高密度互連的裝置包括具有約3-4微米或更大的第二寬度及/或約3-4微米或更大的第二間隔的互連。
態樣19：如態樣11至18的裝備，其中該第一整合裝置經由用於第一焊料互連的裝置及/或用於第一焊柱互連的裝置耦合至該用於第一高密度互連的裝置，並且其中該第二整合裝置經由用於第二焊料互連的裝置及/或用於第二焊柱互連的裝置耦合至該用於第二高密度互連的裝置。
態樣20：如態樣11至19的裝備，其中該裝備包括從包括以下各項的群中選擇的設備：音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板電腦、電腦、可穿戴設備、膝上型電腦、伺服器、物聯網路（IoT）設備、以及機動交通工具中的設備。
態樣21：一種用於製造基板的方法。該方法提供包括第一晶種層的第一載體。該方法在第一晶種層之上形成第一複數個高密度互連。該方法在第一複數個高密度互連之上形成第一介電層。該方法在第一介電層中及/或之上形成複數個互連。該方法提供包括第二晶種層的第二載體。該方法在第二晶種層之上形成第二複數個高密度互連。該方法經由第二介電層將包括該第二晶種層以及該第二複數個高密度互連的第二載體耦合至包括該第一晶種層、該第一複數個高密度互連、該第一介電層以及該複數個互連的第一載體。該方法將該第二載體與該第一載體解耦。該方法移除該第一晶種層的各部分以及該第二晶種層的各部分。
態樣22：如態樣21的方法，其中在解耦該第二載體之後，該方法在該第二介電層中和之上形成第二複數個互連。
態樣23：如態樣21至22的方法，進一步在該第二複數個互連之上形成阻焊層。
態樣24：一種封裝，包括：基板以及耦合至該基板的第一表面的第一整合裝置。該基板包括（i）至少一個介電層；（ii）位於該至少一個介電層中的第一複數個互連，其中該第一複數個互連被定位成穿過該至少一個介電層的第一表面，其中該第一複數個互連包括被定位成穿過該至少一個介電層的第一表面的第一互連，並且其中該第一互連包括第一互連表面，以及（iii）位於該至少一個介電層的第一表面之上的第二複數個互連，其中該第二複數個互連包括位於該至少一個介電層的第一表面之上的第二互連，並且其中該第二互連包括與第一互連表面共面的第二互連表面。
態樣25：如態樣24的封裝，其中該第一複數個互連包括第一複數個高密度互連，其中該第一互連包括第一高密度互連，其中該第一高密度互連具有比第二互連的第二寬度小的第一寬度，並且其中該第一高密度互連具有比第二互連的第二間隔小的第一間隔。
態樣26：如態樣24至25的封裝，其中該基板包括位於該至少一個介電層中的第三複數個互連，並且其中該第三複數個互連被定位成穿過該至少一個介電層的第二表面。
態樣27：如態樣26的封裝，進一步包括耦合至該基板的該第二表面的第二整合裝置。
態樣28：如態樣26至27的封裝，其中該第三複數個互連包括第三複數個高密度互連，並且其中該第三複數個高密度互連包括第三高密度互連，其中該第三高密度互連具有比第二互連的第二寬度小的第三寬度，並且其中該第三高密度互連具有比第二互連的第二間隔小的第三間隔。
態樣29：如態樣26至28的封裝，其中該第一表面是頂表面並且該第二表面是底表面。
態樣30：如態樣26至28的封裝，其中該第一表面是底表面並且該第二表面是頂表面。
本文中所描述的本案的各種特徵可實現於不同系統中而不會脫離本案。應當注意，本案的以上各態樣僅是實例，且不應被解釋成限定本案。對本案的各態樣的描述意欲是說明性的，而非限定所附請求項的範疇。由此，本案的教導可以現成地應用於其他類型的裝置，並且許多替換、修改和變形對於本發明所屬領域中具有通常知識者將是顯而易見的。
100:封裝 102:基板 104:整合裝置 106:整合裝置 108:包封層 120:介電層 122:互連 122a:互連 122b:互連 122c:互連 124:阻焊層 126:阻焊層 130:焊料互連 140:焊料互連 142:焊柱互連 160:焊料互連 162:焊柱互連 240:焊料互連 260:焊料互連 300:封裝 400:第一載體 401:第一晶種層 402:互連 406:第二載體 407:第二晶種層 408:互連 410:腔 412:互連 414:互連 420:介電層 422:介電層 430:腔 500:方法 505:方塊 510:方塊 515:方塊 520:方塊 525:方塊 530:方塊 535:方塊 540:方塊 545:方塊 700:方法 705:方塊 710:方塊 715:方塊 720:方塊 800:裝置 802:設備 804:設備 806:設備 808:設備 810:交通工具 M1:金屬層 M2:金屬層 M3:金屬層 M4:金屬層
在結合附圖理解下文闡述的詳細描述時，各種特徵、本質和優點會變得明顯，在附圖中，相像的元件符號貫穿始終作相應標識。
圖1圖示了包括具有高密度互連的基板的封裝的橫截面剖面視圖。
圖2圖示了包括具有高密度互連的基板的封裝的特寫視圖。
圖3圖示了包括具有高密度互連的基板的封裝的特寫視圖。
圖4A-4C圖示了用於製造具有高密度互連的基板的示例性工序。
圖5圖示了用於製造具有高密度互連的基板的示例性工序。
圖6A-6B圖示了用於製造包括具有高密度互連的基板的封裝的示例性工序。
圖7圖示了用於製造包括具有高密度互連的基板的封裝的示例性工序。
圖8圖示了可以整合本文中所描述的晶粒、電子電路、整合裝置、整合被動裝置（IPD）、被動部件、封裝、及/或裝置封裝的各種電子設備。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:封裝
102:基板
104:整合裝置
106:整合裝置
120:介電層
122:互連
122a:互連
122b:互連
122c:互連
124:阻焊層
126:阻焊層
140:焊料互連
142:焊柱互連
160:焊料互連
162:焊柱互連
240:焊料互連
260:焊料互連
M1:金屬層
M2:金屬層
M3:金屬層
M4:金屬層

Claims (23)

  1. 一種封裝，包括： 一基板，該基板包括： 至少一個介電層； 位於該至少一個介電層中並穿過該至少一個介電層的一第一表面的第一複數個互連，其中該第一複數個互連包括一第一寬度和一第一間隔； 位於該至少一個介電層中並穿過該至少一個介電層的一第二表面的第二複數個互連，其中該第二複數個互連包括一第二寬度和一第二間隔；及 位於該至少一個介電層中的第三複數個互連， 其中該第三複數個互連包括大於該第一寬度和該第二寬度的一第三寬度，並且 其中該第三複數個互連包括大於該第一間隔和該第二間隔的一第三間隔， 耦合至該基板的該第一表面的一第一整合裝置；及 耦合至該基板的該第二表面的一第二整合裝置。
  2. 如請求項1之封裝， 其中該第一整合裝置耦合至該第一複數個互連，並且 其中該第二整合裝置耦合至該第二複數個互連。
  3. 如請求項1之封裝， 其中該第一複數個互連位於該基板的一第一金屬層上，並且 其中該第二複數個互連位於該基板的一次末金屬層上。
  4. 如請求項1之封裝， 其中該第一複數個互連位於該至少一個介電層中的一第一金屬層上，並且 其中該第二複數個互連位於被嵌入在該至少一個介電層中的一最末金屬層上。
  5. 如請求項1之封裝，其中該基板包括位於該至少一個介電層的該第一表面之上的第四複數個互連。
  6. 如請求項1之封裝，其中該基板包括位於該至少一個介電層的該第二表面之上的第四複數個互連。
  7. 如請求項1之封裝， 其中該第一複數個互連包括約3-4微米的一第一最小寬度及/或約3-4微米的一第一最小間隔，並且 其中該第二複數個互連包括約3-4微米的一第二最小寬度及/或約3-4微米的一第二最小間隔。
  8. 如請求項1之封裝， 其中該第一寬度約為3-4微米或更大及/或該第一間隔約為3-4微米或更大，並且 其中該第二寬度約為3-4微米或更大及/或該第二間隔約為3-4微米或更大。
  9. 如請求項1之封裝，其中該第一整合裝置經由第一複數個焊料互連及/或第一複數個焊柱互連耦合至該第一複數個互連。
  10. 如請求項9之封裝，其中該第二整合裝置經由第二複數個焊料互連及/或第二複數個焊柱互連耦合至該第二複數個互連。
  11. 一種裝備，包括： 一基板，該基板包括： 至少一個介電層； 用於第一高密度互連的裝置，該用於第一高密度互連的裝置位於該至少一個介電層中並穿過該至少一個介電層的一第一表面；及 用於第二高密度互連的裝置，該用於第二高密度互連的裝置位於該至少一個介電層中並穿過該至少一個介電層的一第二表面； 耦合至該基板的該第一表面的一第一整合裝置；及 耦合至該基板的該第二表面的一第二整合裝置。
  12. 如請求項11之裝備， 其中該第一整合裝置耦合至該用於第一高密度互連的裝置，並且 其中該第二整合裝置耦合至該用於第二高密度互連的裝置。
  13. 如請求項11之裝備， 其中該用於第一高密度互連的裝置位於該基板的一第一金屬層上，並且 其中該用於第二高密度互連的裝置位於該基板的一次末金屬層上。
  14. 如請求項11之裝備， 其中該用於第一高密度互連的裝置位於該至少一個介電層中的一第一金屬層上，並且 其中該用於第二高密度互連的裝置位於被嵌入在該至少一個介電層中的一最末金屬層上。
  15. 如請求項11之裝備，其中該基板包括位於該至少一個介電層的該第一表面之上的用於互連的裝置。
  16. 如請求項11之裝備，其中該基板包括位於該至少一個介電層的該第二表面之上的用於互連的裝置。
  17. 如請求項11之裝備， 其中該用於第一高密度互連的裝置包括具有約3-4微米的一第一最小寬度及/或約3-4微米的第一最小間隔的一第一互連，並且 其中該用於第二高密度互連的裝置包括具有約3-4微米的一第二最小寬度及/或約3-4微米的第二最小間隔的一第二互連。
  18. 如請求項11之裝備， 其中該用於第一高密度互連的裝置包括具有約3-4微米或更大的一第一寬度及/或約3-4微米或更大的一第一間隔的第一互連，並且 其中該用於第二高密度互連的裝置包括具有約3-4微米或更大的一第二寬度及/或約3-4微米或更大的一第二間隔的第二互連。
  19. 如請求項11之裝備， 其中該第一整合裝置經由用於第一焊料互連的一裝置及/或用於第一焊柱互連的一裝置耦合至該用於第一高密度互連的裝置，並且 其中該第二整合裝置經由用於第二焊料互連的一裝置及/或用於第二焊柱互連的一裝置耦合至該用於第二高密度互連的裝置。
  20. 如請求項11之裝備，其中該裝備包括從包括以下各項的一群中選擇的一設備：一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦、一電腦、一可穿戴設備、一膝上型電腦、一伺服器、一物聯網路（IoT）設備、以及一機動交通工具中的一設備。
  21. 一種用於製造基板的方法，包括以下步驟： 提供包括一第一晶種層的一第一載體； 在該第一晶種層之上形成第一複數個高密度互連； 在該第一複數個高密度互連之上形成一第一介電層； 在該第一介電層中及/或之上形成複數個互連； 提供包括一第二晶種層的一第二載體； 在該第二晶種層之上形成第二複數個高密度互連； 經由一第二介電層將包括該第二晶種層以及該第二複數個高密度互連的該第二載體耦合至包括該第一晶種層、該第一複數個高密度互連、該第一介電層以及該複數個互連的該第一載體； 將該第二載體與該第一載體解耦；及 移除該第一晶種層的各部分以及該第二晶種層的各部分。
  22. 如請求項21之方法，其中在解耦該第二載體之後，進一步包括在該第二介電層中和之上形成第二複數個互連。
  23. 如請求項21之方法，進一步在該第二複數個高密度互連之上形成一阻焊層。
TW111129520A 2021-09-20 2022-08-05 包括具有高密度互連的基板的封裝 TW202329366A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/479,691 US20230093681A1 (en) 2021-09-20 2021-09-20 Package comprising a substrate with high density interconnects
US17/479,691 2021-09-20

Publications (1)

Publication Number Publication Date
TW202329366A true TW202329366A (zh) 2023-07-16

Family

ID=83149368

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111129520A TW202329366A (zh) 2021-09-20 2022-08-05 包括具有高密度互連的基板的封裝

Country Status (5)

Country Link
US (1) US20230093681A1 (zh)
KR (1) KR20240057411A (zh)
CN (1) CN117981078A (zh)
TW (1) TW202329366A (zh)
WO (1) WO2023043548A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI645527B (zh) * 2018-03-06 2018-12-21 矽品精密工業股份有限公司 電子封裝件及其製法
US11075260B2 (en) * 2018-10-31 2021-07-27 Qualcomm Incorporated Substrate comprising recessed interconnects and a surface mounted passive component
KR102600154B1 (ko) * 2019-06-12 2023-11-07 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
US20230093681A1 (en) 2023-03-23
CN117981078A (zh) 2024-05-03
KR20240057411A (ko) 2024-05-02
WO2023043548A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
US11502049B2 (en) Package comprising multi-level vertically stacked redistribution portions
EP4133521B1 (en) Package comprising a substrate with interconnect routing over solder resist layer
US11289453B2 (en) Package comprising a substrate and a high-density interconnect structure coupled to the substrate
TW202243179A (zh) 包括基板和配置成用於對角佈線的互連裝置的封裝
US11605594B2 (en) Package comprising a substrate and a high-density interconnect integrated device coupled to the substrate
TW202238870A (zh) 具有包括層疊焊盤互連的基板的封裝
TW202240831A (zh) 用於功率分配網路（ｐｄｎ）效能提升的在基板之間包括被動元件的封裝
TW202329366A (zh) 包括具有高密度互連的基板的封裝
US11869833B2 (en) Package comprising a substrate with a via interconnect coupled to a trace interconnect and method of fabricating the same
US20230073823A1 (en) Package comprising a substrate with high-density interconnects
US20240063195A1 (en) Package comprising a first substrate, a second substrate and an electrical device coupled to a bottom surface of the second substrate
US20230369230A1 (en) Package comprising an interconnection die located between metallization portions
US20240105568A1 (en) Package comprising a substrate with interconnects
US20230369261A1 (en) Package comprising an interconnection die located between substrates
US20240047335A1 (en) Package comprising an integrated device and a first metallization portion coupled to a second metallization portion
TW202401690A (zh) 包括基板和配置用於高密度互連的互連晶粒的封裝
TW202234633A (zh) 具有包括周邊互連的基板的封裝
TW202312401A (zh) 包括具有包含凸部的焊盤互連的基板的封裝
TW202412236A (zh) 包括第一基板、第二基板和耦合到第二基板的底表面的電裝置的封裝
TW202324621A (zh) 包含位於焊料互連之間的通道互連的封裝
TW202329367A (zh) 具有背側金屬層的整合的裝置的封裝
TW202349592A (zh) 包括具有被配置用於背側配電網的橋的基板的封裝
WO2024044429A1 (en) Package comprising a chiplet located between an integrated device and a metallization portion