TW202312401A - 包括具有包含凸部的焊盤互連的基板的封裝 - Google Patents

包括具有包含凸部的焊盤互連的基板的封裝 Download PDF

Info

Publication number
TW202312401A
TW202312401A TW111126643A TW111126643A TW202312401A TW 202312401 A TW202312401 A TW 202312401A TW 111126643 A TW111126643 A TW 111126643A TW 111126643 A TW111126643 A TW 111126643A TW 202312401 A TW202312401 A TW 202312401A
Authority
TW
Taiwan
Prior art keywords
substrate
pad
interconnect
interconnects
package
Prior art date
Application number
TW111126643A
Other languages
English (en)
Inventor
安尼魯德 巴特
牛宇霖
傑史考特 莎蒙
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202312401A publication Critical patent/TW202312401A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

一種包括基板和耦合至該基板的整合元件的封裝。該基板包括至少一個介電層和複數個互連，該複數個互連包括第一焊盤互連。第一焊盤互連包括：包括第一寬度的第一部分以及包括不同於第一寬度的第二寬度的第二部分。

Description

包括具有包含凸部的焊盤互連的基板的封裝
本專利申請案主張於2021年9月9日在美國專利局提出申請的非臨時申請案第17/470,924的優先權和權益，該申請案的全部內容經由援引如同整體在下文全面闡述一般且出於所有適用目的被納入於此。
各種特徵係關於具有基板的封裝。
封裝可包括基板和整合元件。該等元件被耦合在一起以提供可以執行各種電氣功能的封裝。封裝的接合部處的裂紋可能影響封裝的效能。一直存在提供效能更好的封裝的需求。
各種特徵係關於具有基板的封裝。
一個實例提供了一種封裝，該封裝包括基板和耦合至該基板的整合元件。該基板包括至少一個介電層和複數個互連，該複數個互連包括第一焊盤互連。第一焊盤互連包括：包括第一寬度的第一部分以及包括不同於第一寬度的第二寬度的第二部分。
另一實例提供了一種包括基板的裝置。該基板包括至少一個介電層和複數個互連，該複數個互連包括第一焊盤互連。第一焊盤互連包括：包括第一寬度的第一部分以及包括不同於第一寬度的第二寬度的第二部分。
另一實例提供了一種用於製造基板的方法。該方法提供至少一個介電層。該方法形成複數個互連，該複數個互連包括第一焊盤互連。第一焊盤互連包括：包括第一寬度的第一部分以及包括不同於第一寬度的第二寬度的第二部分。
在以下描述中，提供了具體細節以提供對本案的各個態樣的透徹理解。然而，一般技術者將理解，沒有該等具體細節亦可以實踐該等態樣。例如，電路可能用方塊圖圖示以避免使該等態樣湮沒在不必要的細節中。在其他例子中，公知的電路、結構和技術可能不被詳細圖示以免湮沒本案的該等態樣。
本案描述了一種包括基板以及耦合到該基板的整合元件的封裝。該基板包括至少一個介電層和複數個互連，該複數個互連包括第一焊盤互連。第一焊盤互連包括：包括第一寬度的第一部分以及包括不同於第一寬度的第二寬度的第二部分。第一寬度可大於第二寬度。第二寬度可小於第一寬度。第一部分可以是第一焊盤互連的底座，並且第二部分可以是第一焊盤互連的凸部。第二部分有助於防止可能存在於第一焊盤互連與焊料互連之間的裂紋的傳播。減少接合部中裂紋的存在有助於提供改良的信號，並且可有助於提供整合元件及/或封裝中改良的效能。 包括具有包含凸部的焊盤互連的基板的示例性封裝
圖1圖示了包括具有包含凸部的焊盤互連的基板的封裝100的橫截面剖視圖。封裝100包括基板102、整合元件104、包封層108和金屬層109。金屬層109被配置為遮罩件（例如，電磁干擾（EMI）遮罩件）。封裝100經由複數個焊料互連130耦合至板190（例如，印刷電路板）。板190包括複數個板互連192。封裝100經由該複數個焊料互連130耦合至該複數個板互連192。
基板102包括至少一個介電層120、複數個互連122、阻焊層124和阻焊層126。基板102可以是無芯基板（例如，嵌入式跡線基板（ETS））。基板102可包括第一表面（例如，頂表面）和第二表面（例如，底表面）。阻焊層124可位於基板102的第一表面之上。阻焊層126可位於基板102的第二表面之上。該複數個互連122包括焊盤互連122a和焊盤互連122b。焊盤互連122a可位於基板102的第二表面（例如，底表面）之上。焊盤互連122b可位於基板102的第一表面（例如，頂表面）之上。如下文將進一步描述的，焊盤互連（例如，122a、122b）可包括第一部分和第二部分。第一部分可以是焊盤互連的底座（例如，底座部分），並且第二部分可以是該焊盤互連的凸部。焊盤互連的第一部分及/或第二部分有助於減少在整合元件104被耦合至基板102時及/或在封裝100被耦合至板190時可能發生的裂紋的傳播。
該複數個焊料互連130耦合至基板102的該複數個互連122。來自該複數個焊料互連130中的焊料互連被耦合至焊盤互連122a。整合元件104經由複數個焊料互連140耦合至基板102的第一表面（例如，頂表面）。例如，整合元件104經由該複數個焊料互連140來耦合至基板102的該複數個互連122。來自該複數個焊料互連140中的焊料互連可被耦合至焊盤互連122b。
在基板102的第一表面之上提供（例如，形成）包封層108。包封層108可包封整合元件104。包封層108可包括模製件、樹脂及/或環氧樹脂。可使用壓縮模製製程、轉移模製製程，或液態模製製程來形成包封層108。包封層108可以是可光蝕刻的。包封層108可以是用於包封的構件。
金屬層109位於包封層108的表面以及基板102的側表面之上。金屬層109可被配置為用於整合元件104及/或封裝100的電磁干擾（EMI）遮罩件。金屬層109可被配置成耦合至接地。金屬層109可被配置成耦合至來自該複數個互連122中的互連。
圖2圖示了封裝的示例性特寫視圖。圖2可圖示圖1的封裝100的示例性表示。如圖2中所示，整合元件104經由複數個焊料互連140被耦合至基板102。基板102包括至少一個介電層120和複數個互連122。該複數個互連122包括焊盤互連122a和焊盤互連122b。
焊盤互連122a位於基板102的第二表面（例如，底表面）之上。焊盤互連122a包括第一部分202a和第二部分204a。第二部分204a耦合至第一部分202a。第一部分202a具有第一寬度（例如，第一直徑），並且第二部分204a具有第二寬度（例如，第二直徑）。第二寬度不同於第一寬度。第二寬度小於第一寬度。第一部分202a可以是焊盤互連122a的底座，並且第二部分204a可以是焊盤互連122a的凸部。第一部分202a和第二部分204a位於該至少一個介電層120的第二表面（例如，底表面）之上。來自該複數個焊料互連130中的焊料互連被耦合至焊盤互連122a。例如，來自該複數個焊料互連130中的焊料互連可被耦合至焊盤互連122a的第一部分202a及/或第二部分204a。如下文將進一步描述的，第二部分204a增加了焊料可被耦合到的表面積，此舉有助於該焊料互連耦合至焊盤互連122a。第二部分204a亦在接合部中產生角度，此舉有助於停止裂紋在該焊料互連與焊盤互連122a之間的接合部中傳播。此舉有助於為信號在封裝中穿過提供更穩健且可靠的接合部。阻焊層126可位於焊盤互連122a的第一部分202a的一部分之上。
焊盤互連122b位於基板102的第一表面（例如，頂表面）之上。焊盤互連122b包括第一部分202b和第二部分204b。第二部分204b耦合至第一部分202b。第一部分202b具有第一寬度（例如，第一直徑），並且第二部分204b具有第二寬度（例如，第二直徑）。第二寬度不同於第一寬度。第二寬度小於第一寬度。第一部分202b可以是焊盤互連122b的底座，並且第二部分204b可以是焊盤互連122b的凸部。第一部分202b位於該至少一個介電層120中。第二部分204b位於該至少一個介電層120的第一表面（例如，頂表面）之上。來自該複數個焊料互連140中的焊料互連被耦合至焊盤互連122b。例如，來自該複數個焊料互連140中的焊料互連可被耦合至焊盤互連122b的第一部分202b及/或第二部分204b。如下文將進一步描述的，第二部分204b增加了焊料可被耦合到的表面積，此舉有助於該焊料互連可靠地耦合至焊盤互連122b。第二部分204b亦在接合部中產生角度，此舉有助於停止裂紋在該焊料互連與焊盤互連122b之間的接合部中傳播。此舉有助於為信號在封裝中穿過提供更穩健且可靠的接合部。阻焊層124可位於焊盤互連122b的第一部分202b的一部分之上。
阻焊層124具有比焊盤互連122b的第二部分204b的厚度更厚的厚度。阻焊層124具有與焊盤互連122b的第二部分204b的厚度大致相同的厚度。阻焊層126具有比焊盤互連122a的第一部分202a和第二部分204a的組合厚度更厚的厚度。在一些實現中，阻焊層126具有與焊盤互連122a的第一部分202a和第二部分204a的組合厚度大致相同的厚度。具有厚度等於或大於帶有凸部的焊盤互連的厚度的阻焊層有助於確保基板的平面表面。
圖3圖示了包括具有包含凸部的焊盤互連的有芯基板的封裝300的橫截面剖視圖。封裝300包括基板302、整合元件104、包封層108和金屬層109。金屬層109被配置為用於整合元件104及/或封裝300的遮罩件（例如，電磁干擾（EMI）遮罩件）。封裝300經由複數個焊料互連130耦合至板190。板190包括複數個板互連192。封裝300經由該複數個焊料互連130耦合至該複數個板互連192。
基板302可以是有芯基板。基板302包括芯層301、至少一個介電層320、至少一個介電層340、複數個芯互連312、複數個互連322、複數個互連342、阻焊層124和阻焊層126。基板302可包括第一表面（例如，頂表面）和第二表面（例如，底表面）。阻焊層124可位於基板302的第一表面之上。阻焊層126可位於基板302的第二表面之上。該複數個互連322包括焊盤互連322a。該複數個互連342包括焊盤互連342a。如下文將進一步描述的，焊盤互連（例如，322a、342a）可包括第一部分和第二部分（例如，凸部）。
該複數個焊料互連130耦合至基板302的該複數個互連342。例如，來自該複數個焊料互連130中的焊料互連可被耦合至焊盤互連342a。整合元件104經由複數個焊料互連140耦合至基板302的第一表面（例如，頂表面）。例如，整合元件104經由該複數個焊料互連140來耦合至基板302的該複數個互連322。來自該複數個焊料互連140中的焊料互連可被耦合至焊盤互連322a。
在基板302的第一表面之上提供（例如，形成）包封層108。包封層108可以包封整合元件104。包封層108可包括模製件、樹脂及/或環氧樹脂。可使用壓縮模製製程、轉移模製製程，或液態模製製程來形成包封層108。包封層108可以是可光蝕刻的。包封層108可以是用於包封的構件。
金屬層109位於包封層108的表面以及基板302的側表面之上。金屬層109可被配置為用於整合元件104及/或封裝300的電磁干擾（EMI）遮罩件。金屬層109可被配置成耦合至接地。金屬層109可被配置成耦合至來自該複數個互連122中的互連。
圖4圖示了封裝的示例性特寫視圖。圖4可圖示圖3的封裝300的示例性表示。如圖4中所示，整合元件104經由複數個焊料互連140耦合至基板302。基板302包括芯層301、該至少一個介電層320、該至少一個介電層340、該複數個芯互連312、該複數個互連322和該複數個互連342。該複數個互連322包括焊盤互連322a。該複數個互連342包括焊盤互連342a。
焊盤互連322a位於基板302的第一表面（例如，頂表面）之上。焊盤互連322a包括第一部分422和第二部分424。第一部分422和第二部分424可位於該至少一個介電層320的表面。第一部分422具有第一寬度（例如，第一直徑），並且第二部分424具有第二寬度（例如，第二直徑）。第二寬度不同於第一寬度。第二寬度小於第一寬度。第一部分422可以是焊盤互連322a的底座，並且第二部分424可以是焊盤互連322a的凸部。第一部分422和第二部分424位於該至少一個介電層320的第一表面（例如，頂表面）之上。來自該複數個焊料互連140中的焊料互連被耦合至焊盤互連322a。例如，來自該複數個焊料互連140中的焊料互連可被耦合至焊盤互連322a的第一部分422及/或第二部分424。如下文將進一步描述的，第二部分424增加了焊料可被耦合到的表面積，此舉有助於該焊料互連可靠地耦合至焊盤互連322a。第二部分424亦在接合部中產生角度，此舉有助於停止裂紋在該焊料互連與焊盤互連322a之間的接合部中傳播。此舉有助於為信號在封裝中穿過提供更穩健且可靠的接合部。阻焊層124可位於焊盤互連322a的第一部分422的一部分之上。
焊盤互連342a位於基板302的第二表面（例如，底表面）之上。焊盤互連342a包括第一部分442和第二部分444。第一部分442和第二部分444可位於該至少一個介電層340的表面之上。第一部分442具有第一寬度（例如，第一直徑），並且第二部分444具有第二寬度（例如，第二直徑）。第二寬度不同於第一寬度。第二寬度小於第一寬度。第一部分442可以是焊盤互連342a的底座，並且第二部分444可以是焊盤互連342a的凸部。第一部分442和第二部分444位於該至少一個介電層340的第二表面（例如，底表面）之上。來自該複數個焊料互連130中的焊料互連被耦合至焊盤互連342a。例如，來自該複數個焊料互連130中的焊料互連可被耦合至焊盤互連342a的第一部分442及/或第二部分444。如下文將進一步描述的，第二部分444增加了焊料可被耦合到的表面積，此舉有助於該焊料互連耦合至焊盤互連342a。第二部分444亦在接合部中產生角度，此舉有助於防止裂紋在該焊料互連與焊盤互連342a之間的接合部中傳播。此舉有助於為信號在封裝中穿過提供更穩健且可靠的接合部。阻焊層126可位於焊盤互連342a的第一部分442的一部分之上。
阻焊層124具有比焊盤互連322a的第一部分422和第二部分424的組合厚度更厚的厚度。在一些實現中，阻焊層124具有與焊盤互連322a的第一部分422和第二部分424的組合厚度大致相同的厚度。阻焊層126具有比焊盤互連342a的第一部分442和第二部分444的組合厚度更厚的厚度。在一些實現中，阻焊層126具有與焊盤互連342a的第一部分442和第二部分444的組合厚度大致相同的厚度。
注意，具有凸部的焊盤互連可位於基板（例如，102、302）的一個表面（例如，底表面或頂表面）之上，或者位於基板（例如，102、302）的該兩個表面（例如，底表面和頂表面）之上。亦注意，所描述的焊盤互連可以實現在仲介體及/或板（例如，印刷電路板）中。
圖5圖示了具有凸部的焊盤互連的示例性視圖。圖5圖示了耦合至跡線互連510的焊盤互連500。焊盤互連500可表示本案中所描述的具有凸部的焊盤互連中的任一者。跡線互連510可表示本案中所描述的任何跡線互連。
焊盤互連500包括第一部分502和第二部分504。第二部分504耦合至第一部分502。第一部分502耦合至跡線互連510。第一部分502具有第一寬度（例如，第一直徑），並且第二部分504具有第二寬度（例如，第二直徑）。第二寬度不同於第一寬度。第二寬度小於第一寬度。焊盤互連500的第一部分502具有第一圓的平面橫截面形狀（例如，第一圓形平面橫截面）。焊盤互連500的第二部分504具有第二圓的平面橫截面形狀（例如，第二圓形平面橫截面）。第二圓具有比第一圓小的大小。第一部分502可以是焊盤互連500的底座，並且第二部分504可以是焊盤互連500的凸部。焊盤互連500可具有禮帽的形狀。第二部分504增加了焊料可以耦合到其上的表面積。第二部分504亦可被配置為止裂件以幫助停止焊料互連與該焊盤互連之間的裂紋的傳播。第二部分504的側壁產生有助於防止裂紋傳播穿過焊盤互連的其他部分的屏障。焊料互連可被耦合至焊盤互連500的第一部分502及/或第二部分504。
圖6和圖7圖示了對於不同的焊盤互連可能如何出現裂紋的示例性視圖。圖6圖示了耦合至焊盤互連600和焊盤互連610的焊料互連620。焊盤互連600可以是基板的焊盤互連。焊盤互連610可以是整合元件的焊盤互連，或者是板（例如，印刷電路板）的焊盤互連。如圖6中所示，在焊料互連620和焊盤互連600的接合部之間存在裂紋630。裂紋630能夠傳播穿過焊料互連620和焊盤互連600之間的整個接合部，此情形是因為焊盤互連600具有相對平坦的表面。裂紋630會導致開放接合部或弱接合部，此舉可導致無信號、弱信號及/或不可靠信號行進穿過焊盤互連600和焊料互連620。
圖7圖示了耦合至焊盤互連500和焊盤互連710的焊料互連720。焊盤互連500可以是基板的焊盤互連。焊盤互連710可以是整合元件的焊盤互連，或者是板（例如，印刷電路板）的焊盤互連。如圖7中所示，在焊料互連620和焊盤互連500的接合部之間存在裂紋730。裂紋730小於裂紋630，此情形是因為焊盤互連500的凸部有助於防止裂紋730在焊盤互連500與焊料互連720之間任何進一步傳播。
裂紋730的較小大小有助於在焊盤互連500與焊料互連720之間提供更強且更可靠的接合部，此舉可導致改良的信號及/或更可靠的信號行進穿過焊盤互連500和焊料互連720。
各焊盤互連可具有不同類型的形狀。圖8圖示了帶有具有不同形狀的凸部的不同焊盤互連的實例。圖8圖示了焊盤互連500、焊盤互連800和焊盤互連810。
焊盤互連500包括第一部分502和第二部分504。第二部分504耦合至第一部分502。第一部分502具有呈圓形的平面橫截面。第二部分504具有呈圓形的平面橫截面。
焊盤互連800包括第一部分802和第二部分804。第二部分804耦合至第一部分802。第一部分802具有呈圓形的平面橫截面。第二部分804具有呈十字形的平面橫截面（例如，十字平面橫截面）。
焊盤互連810包括第一部分812和第二部分814。第二部分814耦合至第一部分812。第一部分812具有呈圓形的平面橫截面。第二部分814具有呈已被組合的十字和圓（例如，組合的圓和十字）的形狀的平面橫截面。
焊料互連可被耦合至焊盤互連（例如，500、800、810）的第一部分（例如，502、802、812）及/或第二部分（例如，504、804、814）。注意，焊盤互連的第一部分和第二部分可具有以各種組合的各種形狀。例如，第一部分及/或第二部分可包括為圓形或非圓形的平面橫截面。非圓形平面橫截面的非限定性實例包括三角形、矩形、正方形、梯形、多邊形，及/或其組合。
注意，具有凸部的焊盤互連的第一部分和第二部分可被視為一個部分，或者兩個或更多個部分。在具有凸部的焊盤互連的各部分之間可以存在或不存在一或多個介面。
整合元件（例如，104）可包括晶粒（例如，半導體裸晶粒）。整合元件可包括積體電路。整合元件可包括功率管理積體電路（PMIC）。整合元件可以包括應用處理器。整合元件可包括數據機。整合元件可以包括射頻（RF）元件、被動元件、濾波器、電容器、電感器、天線、傳輸器、接收器、基於砷化鎵（GaAs）的整合元件、表面聲波（SAW）濾波器、體聲波（BAW）濾波器、發光二極體（LED）整合元件、基於矽（Si）的整合元件、基於碳化矽（SiC）的整合元件、記憶體、功率管理處理器，及/或其組合。整合元件（例如，104）可包括至少一個電子電路（例如，第一電子電路、第二電子電路等）。整合元件可以是電子元件及/或電元件的實例。
封裝（例如，100、300）可以實現在射頻（RF）封裝中。RF封裝可以是射頻前端（RFFE）封裝。封裝（例如，100、300）可被配置成提供無線保真（WiFi）通訊及/或蜂巢通訊（例如，2G、3G、4G、5G）。封裝（例如，100、300）可被配置成支援行動通訊全球系統(GSM)、通用行動電信系統(UMTS)及/或長期進化(LTE)。封裝（例如，100、300）可被配置成傳輸和接收具有不同頻率及/或通訊協定的信號。
在一些實現中，封裝（例如，100、300）可包括類似於包封層108的底部包封層。底部包封層可被耦合至基板（例如，102、302）的底表面。底部包封層可位於阻焊層126之上。底部包封層可以橫向包圍該複數個焊料互連130。
已經描述了具有基板的各種封裝，現在將在下文描述用於製造基板的若干方法。 用於製造基板的示例性工序
在一些實現中，製造基板包括若干製程。圖9A-圖9D圖示了用於提供或製造基板的示例性工序。在一些實現中，圖9A-圖9D的工序可被用來提供或製造基板102。然而，圖9A-圖9D的製程可被用來製造本案中所描述的任何基板。
應當注意，圖9A-圖9D的工序可組合一或多個階段以便簡化及/或闡明用於提供或製造基板的工序。在一些實現中，各製程的次序可被改變或修改。在一些實現中，一或多個製程可被替代或置換，而不會脫離本案的範疇。
如圖9A中所示，階段1圖示了提供載體900之後的狀態。晶種層901和互連902可位於載體900之上。互連902可位於晶種層901之上。可使用掩蔽製程、鍍敷製程和蝕刻製程來形成互連902。在一些實現中，載體900可以提供有晶種層901和金屬層，該金屬層被圖案化以形成互連902。互連902可表示來自該複數個互連122中的至少一些互連。互連902可包括表示焊盤互連的各部分的互連。
階段2圖示了在載體900、晶種層901和互連902之上形成介電層920之後的狀態。可使用沉積及/或層壓製程來形成介電層920。介電層920可包括預浸料及/或聚醯亞胺。介電層920可包括光可成像介電質。然而，不同實現可以將不同材料用於介電層。
階段3圖示了在介電層920中形成複數個腔910之後的狀態。可以使用蝕刻製程（例如，光刻製程）或鐳射製程來形成複數個腔910。
階段4圖示了在介電層920中和之上（包括在複數個腔910中和之上）形成互連912之後的狀態。例如，可以形成通孔、焊盤及/或跡線。可使用掩蔽製程、鍍敷製程及/或蝕刻製程來形成該等互連。
階段5圖示了在介電層920和互連912之上形成介電層922之後的狀態。可使用沉積及/或層壓製程來形成介電層922。介電層922可包括預浸料及/或聚醯亞胺。介電層922可包括光可成像介電質。然而，不同實現可以將不同材料用於介電層。
如圖9B中圖示的，階段6圖示了在介電層922中形成複數個腔930之後的狀態。可以使用蝕刻製程（例如，光刻製程）或鐳射製程來形成複數個腔930。
階段7圖示了在介電層922中和之上（包括在複數個腔930中和之上）形成互連914之後的狀態。例如，可以形成通孔互連、焊盤互連及/或跡線互連。可使用掩蔽製程、鍍敷製程及/或蝕刻製程來形成該等互連。複數個互連902、複數個互連912及/或複數個互連914可以由複數個互連122來表示。介電層920及/或介電層922可由至少一個介電層120來表示。該至少一個介電層120可包括光可成像介電質。該至少一個介電層120可包括預浸料及/或聚醯亞胺。注意，可經由反覆運算地執行階段5-7來形成附加介電層和互連。
階段8圖示了在該至少一個介電層120之上形成遮罩956之後的狀態。可使用沉積及/或層壓製程來在該至少一個介電層120的表面之上形成遮罩956。
階段9圖示了在該複數個互連914之上形成互連部分946之後的狀態。例如，互連部分946可被形成在來自該複數個互連914（其可以是該複數個互連122的一部分/由該複數個互連122來表示）中的焊盤互連之上。互連部分946可表示凸部。互連部分946和焊盤互連的組合可形成具有凸部的焊盤互連。可使用鍍敷製程及/或蝕刻製程來形成互連部分946。可以形成多於一個具有凸部的焊盤互連。在互連部分946與來自該複數個互連914中的焊盤互連之間可存在或可能不存在（諸）介面。
如圖9C中所示，階段10圖示了在遮罩956已被移除之後的狀態。可使用解耦製程來移除遮罩956。
階段11圖示了在該至少一個介電層120之上形成阻焊層126之後的狀態。可使用沉積製程來形成阻焊層126。阻焊層126可具有等於或大於具有凸部的焊盤互連的厚度的厚度。可以形成阻焊層126以使得阻焊層126可位於包括凸部的焊盤互連的第一部分的一部分之上，如例如在圖2中所描述的。
階段12圖示了將載體900從該至少一個介電層120和晶種層901解耦（例如，分離、移除、研磨掉）、移除（例如，蝕刻掉）晶種層901的各部分，從而留下包括該至少一個介電層120、該複數個互連122和阻焊層126的基板102之後的狀態。
階段13圖示了在該至少一個介電層120之上形成遮罩954之後的狀態。可使用沉積及/或層壓製程來在該至少一個介電層120的表面之上形成遮罩954。
如圖9D中所示，階段14圖示了在該複數個互連902之上形成互連部分944之後的狀態。例如，互連部分944可被形成在來自該複數個互連902（其可以是該複數個互連122的一部分/由該複數個互連122來表示）中的焊盤互連之上。互連部分944可表示凸部。互連部分944和焊盤互連的組合可形成具有凸部的焊盤互連。可使用鍍敷製程及/或蝕刻製程來形成互連部分944。可以形成多於一個具有凸部的焊盤互連。在互連部分944與來自該複數個互連902中的焊盤互連之間可存在或可能不存在（諸）介面。
階段15圖示了在遮罩954已被移除之後的狀態。可使用解耦製程來移除遮罩954。
階段16圖示了在該至少一個介電層120之上形成阻焊層124之後的狀態。可使用沉積製程來形成阻焊層124。阻焊層124可具有等於或大於具有凸部的焊盤互連的厚度的厚度。可以形成阻焊層124以使得阻焊層124可位於包括凸部的焊盤互連的第一部分的一部分之上，如例如在圖2中所描述的。階段16可圖示包括至少一個介電層120、焊盤互連122a、焊盤互連122b、阻焊層124和阻焊層126的基板。
不同實現可使用不同製程來形成（諸）金屬層。在一些實現中，化學氣相沉積（CVD）製程及/或物理氣相沉積（PVD）製程用於形成（諸）金屬層。例如，可使用濺鍍製程、噴塗製程，及/或鍍敷製程來形成（諸）金屬層。形成一或多個互連的製程可包括除膠渣、掩蔽、遮罩移除及/或蝕刻。 用於製造基板的方法的示例性流程圖
在一些實現中，製造基板包括若干製程。圖10圖示了用於提供或製造基板的方法1000的示例性流程圖。在一些實現中，圖10的方法1000可被用來提供或製造圖1-圖2的（諸）基板。例如，圖10的方法1000可被用來製造基板102。
應當注意，圖10的方法1000可組合一或多個製程以便簡化及/或闡明用於提供或製造基板的方法。在一些實現中，各製程的次序可被改變或修改。
該方法（在1005）提供載體（例如，900）。不同實現可將不同材料用於載體900。載體900可包括晶種層（例如，901）。晶種層901可包括金屬（例如，銅）。載體可包括基板、玻璃、石英及/或載體帶。圖9A的階段1圖示和描述了提供具有晶種層的載體的實例。
該方法在載體900和晶種層901之上形成互連並將其圖案化（在1010）。金屬層可被圖案化以形成互連。可以使用鍍敷製程來形成金屬層和互連。在一些實現中，載體和晶種層可包括金屬層。金屬層位於晶種層之上，並且金屬層可被圖案化以形成互連（例如，在902）。圖9A的階段1圖示和描述了在晶種層和載體之上的互連的實例。
該方法（在1015）在晶種層901、載體900和互連902之上形成介電層920。可使用沉積及/或層壓製程來形成介電層920。介電層920可包括預浸料及/或聚醯亞胺。介電層920可包括光可成像介電質。形成介電層920亦可包括在介電層920中形成複數個腔（例如，910）。可以使用蝕刻製程（例如，光刻）或鐳射製程來形成該複數個腔。圖9A的階段2-3圖示和描述了形成介電層並且在該介電層中形成腔的實例。
該方法（在1020）在該介電層中和之上形成互連。例如，可在介電層920中和之上形成互連912。可以使用鍍敷製程來形成互連。形成互連可以包括在介電層之上及/或介電層中提供圖案化金屬層。形成互連亦可包括在介電層的腔中形成互連。圖9A的階段4圖示並描述了在介電層中和之上形成互連的實例。
該方法（在1025處）在介電層920和互連912之上形成介電層922。可使用沉積及/或層壓製程來形成介電層922。介電層922可包括預浸料及/或聚醯亞胺。介電層922可包括光可成像介電質。形成介電層922亦可包括在介電層922中形成複數個腔（例如，930）。可以使用蝕刻製程（例如，光刻）或鐳射製程來形成該複數個腔。圖9A-圖9B的階段5-6圖示和描述了形成介電層並在該介電層中形成腔的實例。
該方法（在1030）在該介電層中和之上形成互連。例如，可在介電層922中和之上形成互連914。可以使用鍍敷製程來形成互連。形成互連可以包括在介電層之上及/或介電層中提供圖案化金屬層。形成互連亦可包括在介電層的腔中形成互連。圖9B的階段7圖示並描述了在介電層中和之上形成互連的實例。
該方法亦可（在1030）在該至少一個介電層的第二表面之上形成包括凸部的焊盤互連。例如，該方法可形成包括第一部分和第二部分的焊盤互連，其中該第一部分包括第一寬度並且該第二部分包括小於第一寬度的第二寬度。形成包括凸部的焊盤互連可包括在介電層之上形成遮罩以及在焊盤互連之上形成互連部分。該互連部分可成為該焊盤互連的一部分。一旦形成了互連部分，該遮罩就可被移除以留下具有凸部的該焊盤互連。圖9B和圖9C的階段8-10圖示和描述了形成具有凸部的焊盤互連的實例。
在一些實現中，該方法亦可（在1030）在該至少一個介電層120的第二表面之上形成阻焊層（例如，126）。阻焊層可被形成在包括凸部的焊盤互連的第一部分的一部分之上。可使用沉積製程來形成阻焊層。圖9C的階段11圖示和描述了形成阻焊層的實例。
該方法（在1035）將載體（例如，900）與晶種層（例如，901）解耦。載體900可被分離及/或研磨掉。該方法亦可（在1035）移除晶種層（例如，901）的各部分。可使用蝕刻製程來移除晶種層901的各部分。圖9C的階段12圖示和描述了將載體解耦以及晶種層移除的實例。
該方法（在1040）在該至少一個介電層的第一表面之上形成包括凸部的焊盤互連。例如，該方法可形成包括第一部分和第二部分的焊盤互連，其中該第一部分包括第一寬度並且該第二部分包括小於第一寬度的第二寬度。形成包括凸部的焊盤互連可包括在介電層之上形成遮罩以及在焊盤互連之上形成互連部分。該互連部分可成為該焊盤互連的一部分。一旦形成了互連部分，該遮罩就可被移除以留下具有凸部的該焊盤互連。圖9C和圖9D的階段13-15圖示和描述了形成具有凸部的焊盤互連的實例。
在一些實現中，該方法可在該至少一個介電層120的第一表面之上形成阻焊層（例如，124）。阻焊層可被形成在包括凸部的焊盤互連的第一部分的一部分之上。可使用沉積製程來形成阻焊層。圖9D的階段16圖示和描述了形成阻焊層的實例。
不同實現可使用不同製程來形成（諸）金屬層。在一些實現中，化學氣相沉積（CVD）製程及/或物理氣相沉積（PVD）製程用於形成（諸）金屬層。例如，可使用濺鍍製程、噴塗製程，及/或鍍敷製程來形成（諸）金屬層。形成一或多個互連的製程可包括除膠渣、掩蔽、遮罩移除及/或蝕刻。 用於製造基板的示例性工序
在一些實現中，製造基板包括若干製程。圖11A-圖11E圖示了用於提供或製造基板的示例性工序。在一些實現中，圖11A-圖11E的工序可被用來提供或製造基板302。然而，圖11A-圖11E的製程可被用來製造本案中所描述的任何基板。
應當注意，圖11A-圖11E的工序可以組合一或多個階段以簡化及/或闡明用於提供或製造基板的工序。在一些實現中，各製程的次序可被改變或修改。在一些實現中，一或多個製程可被替代或置換，而不會脫離本案的範疇。
如圖11A中所示，階段1圖示了在提供芯層301之後的狀態。第一晶種層（未圖示）可位於芯層301的第一表面（例如，頂表面）之上，並且第二晶種層（未圖示）可位於芯層301的第二表面（例如，底表面）之上。晶種層可包括金屬層（例如，銅層）。當存在晶種層時，互連及/或介電層可被形成在芯層301和（諸）晶種層之上。
階段2圖示了在芯層301中形成複數個腔1111之後的狀態。可以使用鐳射製程（例如，鐳射消融）來形成延伸穿過芯層301的厚度的至少一個腔。該複數個腔1111可被形成為穿過芯層301的第一表面和第二表面。
階段3圖示了在該複數個腔1111中形成複數個芯互連312之後的狀態。階段3亦圖示了在芯層301的第一表面之上形成複數個互連1112以及在芯層301的第二表面之上形成複數個互連1114之後的狀態。可以使用鍍敷製程來形成芯互連312。可以使用鍍敷製程和蝕刻製程來形成互連1112及/或1114。互連1112及/或1114中的一些互連可被耦合至芯互連312。
階段4圖示了在芯層301的第一表面和該複數個互連1112之上形成介電層1120之後的狀態。階段4亦圖示了在芯層301的第二表面和該複數個互連1114之上形成介電層1140之後的狀態。可使用沉積及/或層壓製程來形成介電層1120和介電層1140。介電層1120及/或介電層1140可包括聚醯亞胺。介電層1120及/或介電層1140可包括光可成像介電質。然而，不同實現可以將不同材料用於介電層。
階段5圖示了在介電層1120之中形成複數個腔1121並且在介電層1140之中形成複數個腔1141之後的狀態。可以使用蝕刻製程（例如，光刻製程）或鐳射製程來形成該複數個腔1121及/或該複數個腔1141。
如圖11B中所示，階段6圖示了在介電層1120之上形成複數個互連1122以及在介電層1140之上形成複數個互連1144之後的狀態。可以使用鍍敷製程和蝕刻製程來形成該複數個互連1122及/或該複數個互連1144。
階段7圖示了在介電層1120和複數個互連1122之上形成介電層1160之後的狀態。階段7亦圖示了在介電層1140和複數個互連1144之上形成介電層1180之後的狀態。可使用沉積及/或層壓製程來形成介電層1160和介電層1180。介電層1160及/或介電層1180可以包括聚醯亞胺。介電層1160及/或介電層1180可包括光可成像介電質。然而，不同實現可以將不同材料用於介電層。
階段8圖示了在介電層1160中形成複數個腔1161並且在介電層1180中形成複數個腔1181之後的狀態。可以使用蝕刻製程（例如，光刻製程）或鐳射製程來形成該複數個腔1161及/或該複數個腔1181。
如圖11C中所示，階段9圖示了在介電層1160之上形成複數個互連1162以及在介電層1180之上形成複數個互連1184之後的狀態。可以使用鍍敷製程和蝕刻製程來形成該複數個互連1162及/或該複數個互連1184。介電層1120及/或介電層1160可由該至少一個介電層320來表示。該複數個互連1112、該複數個互連1122及/或該複數個互連1162可以由該複數個互連322來表示。介電層1140及/或介電層1180可由該至少一個介電層340來表示。該複數個互連1114、該複數個互連1144及/或該複數個互連1184可以由該複數個互連342來表示。
階段10圖示了在基板302的第一表面之上形成遮罩1194以及在基板302的第二表面之上形成遮罩1196之後的狀態。遮罩1194可被形成在該至少一個介電層320之上。遮罩1196可被形成在該至少一個介電層340之上。可使用沉積製程來形成遮罩1194和遮罩1196。
如圖11D中所示，階段11圖示了在該複數個互連322之上形成互連部分1164之後的狀態。互連部分1164可被形成在來自該複數個互連322中的至少一些焊盤互連之上。互連部分1164可表示凸部。互連部分1164與焊盤互連結合可以在基板302的第一表面之上形成及/或定義具有凸部的焊盤互連。例如，互連部分1164和焊盤互連的組合可以形成及/或定義包括第一部分和第二部分的焊盤互連。可使用鍍敷製程及/或蝕刻製程來形成互連部分。
階段11亦圖示了在該複數個互連342之上形成互連部分1186之後的狀態。互連部分1186可被形成在來自該複數個互連342中的至少一些焊盤互連之上。互連部分1186可表示凸部。互連部分1186與焊盤互連結合可以在基板302的第二表面之上形成及/或定義具有凸部的焊盤互連。例如，互連部分1186和焊盤互連的組合可以形成及/或定義包括第一部分和第二部分的焊盤互連。可使用鍍敷製程及/或蝕刻製程來形成互連部分。
階段12圖示了在遮罩1194和遮罩1196已被移除之後的狀態。遮罩1194可以與該至少一個介電層320解耦，至少留下焊盤互連322a。遮罩1196可以與該至少一個介電層340解耦，至少留下焊盤互連342a。
階段13圖示了在該至少一個介電層320之上形成阻焊層124以及在該至少一個介電層340之上形成阻焊層126之後的狀態。可使用沉積製程來形成阻焊層124和阻焊層126。可以形成阻焊層124以使得阻焊層124可位於包括凸部的焊盤互連的第一部分的一部分之上，如例如在圖4中所描述的。可以形成阻焊層126以使得阻焊層126可位於包括凸部的焊盤互連的第一部分的一部分之上，如例如在圖4中所描述的。在一些實現中，在該至少一個介電層320及/或該至少一個介電層340之上可以不形成或可以形成一個阻焊層。阻焊層124和阻焊層126可被視為基板302的一部分。
不同實現可使用不同製程來形成（諸）金屬層。在一些實現中，化學氣相沉積（CVD）製程及/或物理氣相沉積（PVD）製程用於形成（諸）金屬層。例如，可使用濺鍍製程、噴塗製程，及/或鍍敷製程來形成（諸）金屬層。形成一或多個互連的製程可包括除膠渣、掩蔽、遮罩移除及/或蝕刻。 用於製造基板的方法的示例性流程圖
在一些實現中，製造基板包括若干製程。圖12圖示了用於提供或製造基板的方法1200的示例性流程圖。在一些實現中，圖12的方法1200可被用來提供或製造圖3-圖4的（諸）基板。例如，圖12的方法1200可被用來製造基板302。
應當注意，圖12的方法1200可組合一或多個製程以便簡化及/或闡明用於提供或製造基板的方法。在一些實現中，各製程的次序可被改變或修改。
該方法（在1205）提供芯層（例如，301）。不同實現可以將不同材料用於芯層301。在一些實現中，第一晶種層（未圖示）可位於芯層301的第一表面（例如，頂表面）之上，並且第二晶種層（例如，未圖示）可位於芯層301的第二表面（例如，底表面）之上。晶種層可包括金屬（例如，銅層）。圖11A的階段1圖示和描述了所提供的芯層的實例。
該方法（在1210）在芯層（例如，301）中形成腔（例如，1111）。可以使用鐳射製程（例如，鐳射消融）來形成延伸穿過芯層301的厚度的至少一個腔。腔1111可被形成為穿過芯層301的第一表面和第二表面。圖11A的階段2圖示且描述了在芯層中形成腔的實例。
該方法（在1215）在該芯層中和之上形成（諸）金屬層並將其圖案化，以形成複數個互連。例如，複數個芯互連312可以被形成在複數個腔1111中。複數個互連1112可被形成在芯層301的第一表面之上，並且複數個互連1114可被形成在芯層301的第二表面之上。可以使用鍍敷製程和蝕刻製程來形成互連1112及/或1114。圖11A的階段3圖示和描述了形成互連的實例。
該方法（在1220）在該芯層之上形成諸介電層。例如，介電層1120可被形成在芯層301的第一表面和該複數個互連1112之上。介電層1140可被形成在芯層301的第二表面和該複數個互連1114之上。可使用沉積及/或層壓製程來形成介電層1120和介電層1140。介電層1120及/或介電層1140可包括聚醯亞胺。然而，不同實現可以將不同材料用於介電層。圖11A的階段4圖示和描述了形成諸介電層的實例。
該方法（在1225）在諸介電層中及/或之上形成互連。形成互連可包括在該等介電層中形成腔。例如，複數個腔1121可被形成在介電層1120中，並且複數個腔1141可被形成在介電層1140中。可以使用蝕刻製程（例如，光刻製程）或鐳射製程來形成該複數個腔1121及/或該複數個腔1141。形成複數個互連可包括：在介電層1120之上形成複數個互連1122，以及在介電層1140之上形成複數個互連1144。可以使用鍍敷製程和蝕刻製程來形成該複數個互連1122及/或該複數個互連1144。圖11A-圖11B的階段5-6圖示和描述了形成腔和互連的實例。
該方法（在1230）在介電層和互連之上形成附加介電層（例如，1160、1180）。例如，介電層1160可被形成在介電層1120和該複數個互連1122之上。介電層1180可被形成在介電層1140和該複數個互連1144之上。可使用沉積及/或層壓製程來形成介電層1160和介電層1180。介電層1160及/或介電層1180可包括聚醯亞胺。然而，不同實現可以將不同材料用於介電層。圖11B的階段7圖示和描述了形成諸介電層的實例。
該方法（在1235）在諸介電層中及/或之上形成互連。形成互連可包括在該等介電層中形成腔。例如，複數個腔1161可被形成在介電層1160中，並且複數個腔1181可被形成在介電層1180中。可以使用蝕刻製程（例如，光刻製程）或鐳射製程來形成該複數個腔1161及/或該複數個腔1181。複數個互連1162可被形成在介電層1160之上，並且複數個互連1184可被形成在介電層1180之上。可以使用掩蔽製程、鍍敷製程和蝕刻製程來形成該複數個互連1162及/或該複數個互連1184。互連部分1164可被形成在該複數個互連322之上。互連部分1186被形成在該複數個互連342之上。
介電層1120及/或介電層1160可由該至少一個介電層320來表示。該複數個互連1112、該複數個互連1122、該複數個互連1162及/或互連部分1164可以由該複數個互連322來表示。該複數個互連322包括焊盤互連322a。焊盤互連322a可位於基板302的第一表面之上。焊盤互連322a包括第一部分和耦合至該第一部分的第二部分。第一部分包括第一寬度，並且第二部分包括第二寬度。第二寬度小於第一寬度。介電層1140及/或介電層1180可由該至少一個介電層340來表示。該複數個互連1114、該複數個互連1144、該複數個互連1184及/或互連部分1186可以由該複數個互連342來表示。該複數個互連342包括焊盤互連342a。焊盤互連342a可位於基板302的第二表面之上。焊盤互連342a包括第一部分和耦合至該第一部分的第二部分。第一部分包括第一寬度，並且第二部分包括第二寬度。第二寬度小於第一寬度。圖11B-圖11D的階段8-12圖示和描述了形成腔和互連的實例，其中至少一些互連包括具有凸部的焊盤互連。
在一些實現中，該方法可在基板（例如，302）之上形成阻焊層（例如，124、126）。可以形成阻焊層（例如，124、126）以使得該阻焊層（例如，124、126）可位於包括凸部的焊盤互連的第一部分的一部分之上，如例如在圖4中所描述的。圖11E的階段13圖示和描述了形成阻焊層的實例。
不同實現可使用不同製程來形成（諸）金屬層。在一些實現中，化學氣相沉積（CVD）製程及/或物理氣相沉積（PVD）製程用於形成（諸）金屬層。例如，可使用濺鍍製程、噴塗製程，及/或鍍敷製程來形成（諸）金屬層。形成一或多個互連的製程可包括除膠渣、掩蔽、遮罩移除及/或蝕刻。 用於製造包括具有含有凸部的焊盤互連的基板的封裝的示例性工序
在一些實現中，製造封裝包括若干製程。圖13A-圖13B圖示了用於提供或製造包括具有互連的基板的封裝的示例性工序。在一些實現中，圖13A-圖13B的工序可被用於提供或製造封裝100。然而，圖13A-圖13B的製程可被用來製造本案中所描述的任何封裝。
應當注意，圖13A-圖13B的工序可以組合一或多個階段以簡化及/或闡明用於提供或製造封裝的工序。在一些實現中，各製程的次序可被改變或修改。在一些實現中，一或多個製程可被替代或置換，而不會脫離本案的範疇。
如圖13A中所示，階段1圖示了在提供基板102之後的狀態。基板102包括至少一個介電層120、複數個互連122、阻焊層124和阻焊層126。
如圖2中所提及的，該複數個互連122可包括焊盤互連122a和焊盤互連122b。不同實現可使用具有不同數目的金屬層的不同基板。基板102可以使用如圖9A-圖9D中所描述的方法來製造。
階段2圖示了在整合元件104經由複數個焊料互連140耦合至基板102之後的狀態。可使用焊料回流製程來將整合元件104耦合至基板102。整合元件104可被耦合至基板102的第一表面（例如，頂表面）。圖2圖示了整合元件104可如何被耦合至基板102的實例。不同實現可以將不同的元件及/或裝置耦合到基板102。
階段3圖示了在基板102的第一表面之上提供（例如，形成）包封層108之後的狀態。包封層108可以包封整合元件104。包封層108可包括模製件、樹脂及/或環氧樹脂。可使用壓縮模製製程、轉移模製製程，或液態模製製程來形成包封層108。包封層108可以是可光蝕刻的。包封層108可以是用於包封的構件。
如圖13B中所示，階段4圖示了在包封層108的表面以及基板102的側表面之上形成金屬層109之後的狀態。金屬層109可被配置為電磁干擾（EMI）遮罩件。金屬層109可被配置成耦合至接地。金屬層109可被耦合至基板102的該複數個互連122中的互連。可使用濺鍍製程來形成金屬層。
階段5圖示了在將複數個焊料互連130耦合至基板102之後的狀態。可使用焊料回流製程來將複數個焊料互連130耦合至基板102。複數個焊料互連130可被耦合至複數個互連122。
本案中所描述的封裝（例如，100）可以一次製造一個，或者可以一起製造（作為一或多個晶圓的一部分）並且隨後切單成個體封裝。 用於製造包括具有含有凸部的焊盤互連的基板的封裝的示例性工序
在一些實現中，製造封裝包括若干製程。圖14A-圖14B圖示了用於提供或製造包括具有互連的基板的封裝的示例性工序。在一些實現中，圖14A-圖14B的工序可被用於提供或製造封裝300。然而，圖14A-圖14B的製程可被用來製造本案中所描述的任何封裝。
應當注意，圖14A-圖14B的工序可以組合一或多個階段以簡化及/或闡明用於提供或製造封裝的工序。在一些實現中，各製程的次序可被改變或修改。在一些實現中，一或多個製程可被替代或置換，而不會脫離本案的範疇。
如圖14中所示，階段1圖示了在提供基板302之後的狀態。基板302包括芯層301、至少一個介電層320、至少一個介電層340、複數個芯互連312、複數個互連322、複數個互連342、阻焊層124和阻焊層126。基板302可包括第一表面（例如，頂表面）和第二表面（例如，底表面）。阻焊層124可位於基板302的第一表面之上。阻焊層126可位於基板302的第二表面之上。該複數個互連322包括焊盤互連322a。該複數個互連342包括焊盤互連342a。不同實現可使用具有不同數目的金屬層的不同基板。基板302可以使用如圖11A-圖11E中所描述的方法來製造。
階段2圖示了在整合元件104經由複數個焊料互連140耦合至基板302之後的狀態。可使用焊料回流製程來將整合元件104耦合至基板302。整合元件104可被耦合至基板302的第一表面（例如，頂表面）。圖4圖示了整合元件104可如何被耦合至基板302的實例。不同實現可以將不同的元件及/或裝置耦合到基板302。
階段3圖示了在基板302的第一表面之上提供（例如，形成）包封層108之後的狀態。包封層108可以包封整合元件104。包封層108可包括模製件、樹脂及/或環氧樹脂。可使用壓縮模製製程、轉移模製製程，或液態模製製程來形成包封層108。包封層108可以是可光蝕刻的。包封層108可以是用於包封的構件。
如圖14B中所示，階段4圖示了在包封層108的表面以及基板302的側表面之上形成金屬層109之後的狀態。金屬層109可被配置為電磁干擾（EMI）遮罩件。金屬層109可被配置成耦合至接地。金屬層109可被耦合至基板302的來自該複數個互連322中的互連及/或來自該複數個互連342中的互連。可使用濺鍍製程來形成金屬層。
階段5圖示了在將複數個焊料互連130耦合到基板302之後的狀態。可使用焊料回流製程來將複數個焊料互連130耦合至基板302。複數個焊料互連130可被耦合至複數個互連342。
本案中所描述的封裝（例如，300）可以一次製造一個，或者可以一起製造（作為一或多個晶圓的一部分）並且隨後切單成個體封裝。 用於製造包括具有包含凸部的焊盤互連的基板的封裝的方法的示例性流程圖
在一些實現中，製造封裝包括若干製程。圖15圖示了用於提供或製造包括具有互連的基板的封裝的方法1500的示例性流程圖。在一些實現中，圖15的方法1500可被用來提供或製造本案中所描述的封裝100。然而，方法1500可被用來提供或製造本案中所描述的任何封裝（例如，300）。
應當注意，圖15的方法可以組合一或多個製程以便簡化及/或闡明用於提供或製造封裝的方法。在一些實現中，各製程的次序可被改變或修改。
該方法（在1505）提供基板（例如，102、302）。基板可以由供應商提供或被製造。基板102包括至少一個介電層120、複數個互連122、阻焊層124和阻焊層126。基板302包括芯層301、至少一個介電層320、至少一個介電層340、複數個芯互連312、複數個互連322、複數個互連342、阻焊層124和阻焊層126。該基板可包括包含凸部的至少一個焊盤互連，如在至少圖1-圖5中所描述的。不同實現可以使用不同的製程來製造基板。圖9A-圖9D圖示和描述了製造具有互連的基板的實例。圖11A-圖11E圖示和描述了製造具有互連的有芯基板的實例。圖13A的階段1圖示和描述了提供具有互連的基板的實例。圖14A的階段1圖示和描述了提供具有互連的基板的實例。
該方法（在1510）將整合元件（例如，104）耦合至基板。例如，整合元件104可被耦合至基板102的第一表面（例如，頂表面）。整合元件104經由複數個焊料互連140被耦合至基板102。可使用焊料回流製程來將整合元件104耦合至基板102。圖13A的階段2圖示和描述了將整合元件耦合至基板的實例。圖14A的階段2圖示和描述了將整合元件耦合至基板的實例。
該方法（在1515）在基板（例如，102、302）的第一表面之上形成包封層（例如，108）。包封層108可被提供並形成在基板（例如，102、302）和整合元件104之上及/或圍繞該基板和整合元件100。包封層108可包括模製件、樹脂及/或環氧樹脂。可使用壓縮模製製程、轉移模製製程，或液態模製製程來形成包封層108。包封層108可以是可光蝕刻的。包封層108可以是用於包封的構件。圖13A的階段3圖示和描述了形成包封層的實例。圖14A的階段3圖示和描述了形成包封層的實例。
該方法（在1520）在包封層108的表面和基板（例如，102、302）的側表面之上形成金屬層（例如，109）。金屬層109可被配置為電磁干擾（EMI）遮罩件。金屬層109可被配置成耦合至接地。金屬層109可被耦合至基板（例如，102、302）的互連。可使用濺鍍製程來形成金屬層。圖13B的階段4圖示和描述了形成金屬層的實例。圖14B的階段4圖示和描述了形成金屬層的實例。
該方法（在1525）將複數個焊料互連（例如，130）耦合至該基板（例如，102、302）。可使用焊料回流製程將複數個焊料互連130耦合至基板。圖13B的階段4圖示和描述了將焊料互連耦合至基板的實例。圖14B的階段4圖示和描述了將焊料互連耦合至基板的實例。
本案中所描述的封裝（例如，100、300）可以一次製造一個，或者可以一起製造（作為一或多個晶圓的一部分）並且隨後被切單成個體封裝。 示例性電子設備
圖16圖示了可整合有前述元件、整合元件、積體電路（IC）封裝、積體電路（IC）元件、半導體元件、積體電路、晶粒、仲介體、封裝、層疊封裝（PoP）、系統級封裝（SiP），或晶片上系統（SoC）中的任一者的各種電子設備。例如，行動電話設備1602、膝上型電腦設備1604、固定位置終端設備1606、可穿戴設備1608，或機動交通工具1610可包括如本文所描述的元件1600。元件1600可以是例如本文所描述的元件及/或積體電路（IC）封裝中的任一者。圖16中所圖示的設備1602、1604、1606和1608，以及交通工具1610僅僅是示例性的。其他電子設備亦能以元件1600為特徵，此類電子設備包括但不限於包括以下各項的設備（例如，電子設備）群組：行動設備、掌上型個人通訊系統（PCS）單元、可攜式資料單元（諸如個人數位助理）、啟用全球定位系統（GPS）的設備、導航設備、機上盒、音樂播放機、視訊播放機、娛樂單元、固定位置資料單元（諸如儀錶讀取裝備）、通訊設備、智慧型電話、平板電腦、電腦、可穿戴設備（例如，手錶、眼鏡）、物聯網路（IoT）設備、伺服器、路由器、機動交通工具（例如，自主交通工具）中實現的電子設備，或者儲存或取得資料或電腦指令的任何其他設備，或者其任何組合。
圖1-圖8、圖9A-圖9D、圖10、圖11A-圖11E、圖12、圖13A-圖13B、圖14A-圖14B及/或圖15-圖16中所圖示的各元件、程序、特徵，及/或功能中的一者或多者可以被重新安排及/或組合成單個元件、程序、特徵或功能，或者在若干元件、程序或功能中實施。亦可添加附加元件、組件、程序，及/或功能而不會脫離本案。亦應當注意，圖1-圖8、圖9A-圖9D、圖10、圖11A-圖11E、圖12、圖13A-圖13B、圖14A-圖14B及/或圖15-圖16及其在本案中的對應描述不限於晶粒及/或IC。在一些實現中，圖1-圖8、圖9A-圖9D、圖10、圖11A-圖11E、圖12、圖13A-圖13B、圖14A-圖14B及/或圖15-圖16及其對應描述可被用來製造、建立、提供，及/或生產元件及/或整合元件。在一些實現中，元件可包括晶粒、整合元件、整合被動元件（IPD）、晶粒封裝、積體電路（IC）元件、元件封裝、積體電路（IC）封裝、晶圓、半導體元件、層疊封裝（PoP）元件、散熱元件及/或仲介體。
注意，本案中的附圖可以表示各種部件、元件、物件、裝置、封裝、整合元件、積體電路，及/或電晶體的實際表示及/或概念表示。在一些例子中，附圖可以不是按比例的。在一些例子中，為了清楚起見，並未圖示所有元件及/或部件。在一些例子中，附圖中的各個部件及/或元件的定位、位置、大小，及/或形狀可以是示例性的。在一些實現中，附圖中的各個元件及/或部件可以是可任選的。
措辭「示例性」在本文中用於表示「用作示例、實例，或說明」。本文中描述為「示例性」的任何實現或態樣不必被解釋為優於或勝過本案的其他態樣。同樣，術語「態樣」不要求本案的所有態樣皆包括所論述的特徵、優點或操作模式。術語「耦合」在本文中用於指兩個物件之間的直接或間接耦合（例如，機械耦合）。例如，若物件A實體地接觸物件B，且物件B接觸物件C，則物件A和C仍可被認為是彼此耦合的——即便物件A和C並非彼此直接實體接觸。耦合到物件B的物件A可被耦合到物件B的至少一部分。術語電「電耦合」可表示兩個物件直接或間接耦合在一起，以使得電流（例如，信號、功率、接地）可以在兩個物件之間傳遞。電耦合的兩個物件在該兩個物件之間可以有或者可以沒有電流傳遞。術語「第一」、「第二」、「第三」和「第四」（及/或高於第四的任何事物）的使用是任意的。所描述的任何元件可以是第一元件、第二元件、第三元件或第四元件。例如，被稱為第二元件的元件可以是第一元件、第二元件、第三元件或第四元件。術語「包封」、「進行包封」及/或任何派生意指物件可以部分地包封或完全包封另一物件。術語「頂部」和「底部」是任意的。位於頂部的元件可以處在位於底部的元件之上。頂部元件可被視為底部元件，反之亦然。如本案所描述的，位於第二元件「之上」的第一元件可意味著第一元件位於第二元件上方或下方，此情形取決於底部或頂部被如何任意定義。在另一實例中，第一元件可位於第二元件的第一表面之上（例如，上方），而第三元件可位於第二元件的第二表面之上（例如，下方），其中第二表面與第一表面相對。進一步注意，如在本案中在一個元件位於另一元件之上的上下文中所使用的術語「之上」可被用來表示元件在另一元件上及/或在另一元件中（例如，在元件的表面上或被嵌入在元件中）。由此，例如，第一元件在第二元件之上可表示：（1）第一元件在第二元件之上，但是不直接接觸第二元件；（2）第一元件在第二元件上（例如，在第二元件的表面上）；及/或（3）第一元件在第二元件中（例如，嵌入在第二元件中）。位於第二元件「中」的第一元件可以部分地位於第二元件中或者完全位於第二元件中。約X-XX的值可以意味介於X和XX之間的值（包括X和XX）。X和XX之間的（諸）值可以是離散的或連續的。如本案中所使用的術語「約「值X」」或「大致為值X」意味著在「值X」的百分之十以內。例如，約1或大致為1的值將意味著在0.9-1.1範圍中的值。
在一些實現中，互連是元件或封裝中允許或促進兩個點、元件及/或組件之間的電連接的元件或組件。在一些實現中，互連可包括跡線（例如，跡線互連）、通孔（例如，通孔互連）、焊盤（例如，焊盤互連）、焊柱、金屬化層、重分佈層，及/或凸塊下金屬化（UBM）層/互連。在一些實現中，互連可包括可被配置成為信號（例如，資料信號）、接地及/或功率提供電路徑的導電材料。互連可包括多於一個元件或組件。互連可以由一或多個互連來定義。各互連之間可存在或可能不存在一或多個介面。互連可包括一或多個金屬層。互連可以是電路的一部分。不同實現可使用不同製程及/或工序來形成互連。在一些實現中，可使用化學氣相沉積（CVD）製程、物理氣相沉積（PVD）製程、濺鍍製程、噴塗，及/或鍍敷製程來形成互連。形成一或多個互連的製程可包括除膠渣、掩蔽、遮罩移除及/或蝕刻。
亦應注意，本文中所包含的各種揭示可以作為被圖示為流程圖、流程示意圖、結構圖或方塊圖的程序來描述。儘管流程圖可以將操作描述為順序程序，但很多操作可以並行地或併發地執行。另外，可以重新排列操作的次序。程序在其操作完成時終止。
下文中描述了進一步實例以促進對本發明的理解。
態樣1：一種封裝包括基板以及耦合至該基板的整合元件。該基板包括至少一個介電層和複數個互連，該複數個互連包括第一焊盤互連。該第一焊盤互連包括：包括第一寬度的第一部分以及包括不同於第一寬度的第二寬度的第二部分。
態樣2：如態樣1的封裝，其中該第二部分包括圓形平面橫截面。
態樣3：如態樣1的封裝，其中該第二部分包括非圓形平面橫截面。
態樣4：如態樣1的封裝，其中該第二部分包括十字平面橫截面。
態樣5：如態樣1的封裝，其中該第二部分包括具有已被組合的圓和十字的形狀的平面橫截面。
態樣6：如態樣1至5的封裝，其中第一焊盤互連位於該基板的第二表面之上。
態樣7：如態樣1至5的封裝，其中第一焊盤互連位於該基板的第一表面之上。
態樣8：如態樣1至7的封裝，其中該整合元件經由第一焊盤互連耦合至該基板。
態樣9：如態樣1至8的封裝，進一步包括：位於該至少一個介電層的第一表面之上的阻焊層，其中該阻焊層具有等於或大於第一焊盤互連的厚度的厚度。
態樣10：如態樣1至8的封裝，進一步包括：位於第一焊盤互連的第一部分的一部分之上的阻焊層。
態樣11：如態樣10的封裝，其中該阻焊層具有等於或大於第一焊盤互連的第一部分的厚度的厚度。
態樣12：如態樣1至11的封裝，其中該整合元件經由焊料互連耦合至該基板的第一焊盤互連，並且其中該焊料互連耦合至該基板的第一焊盤互連的第一部分及/或第二部分。
態樣13：如態樣1至11的封裝，進一步包括：耦合至該基板的第一焊盤互連的第一部分及/或第二部分的焊料互連。
態樣14：如態樣1至13的封裝，其中該基板包括芯層。
態樣15：一種裝置，該裝置包括基板。該基板包括至少一個介電層和複數個互連，該複數個互連包括第一焊盤互連。第一焊盤互連包括：包括第一寬度的第一部分以及包括不同於第一寬度的第二寬度的第二部分。
態樣16：如態樣15的裝置，其中第二部分包括圓形平面橫截面。
態樣17：如態樣15的裝置，其中第二部分包括非圓形平面橫截面。
態樣18：如態樣15至17的裝置，其中第一焊盤互連位於該基板的第二表面之上。
態樣19：如態樣15至17的裝置，其中第一焊盤互連位於該基板的第一表面之上。
態樣20：如態樣15至19的裝置，進一步包括：位於該至少一個介電層的第一表面之上的阻焊層，其中該阻焊層具有等於或大於第一焊盤互連的厚度的厚度。
態樣21：如態樣15至19的裝置，進一步包括：位於第一焊盤互連的第一部分的一部分之上的阻焊層。
態樣22：如態樣15至21的裝置，進一步包括：耦合至該基板的第一焊盤互連的第一部分及/或第二部分的焊料互連。
態樣23：如態樣15至22的裝置，其中該基板包括芯層。
態樣24：如態樣15至23的裝置，其中該裝置包括從包括以下各項的群組中選擇的設備：音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板電腦、電腦、可穿戴設備、膝上型電腦、伺服器、物聯網路（IoT）設備，以及機動交通工具中的設備。
態樣25：一種用於製造基板的方法。該方法提供至少一個介電層。該方法形成複數個互連，該複數個互連包括第一焊盤互連。第一焊盤互連包括：包括第一寬度的第一部分以及包括不同於第一寬度的第二寬度的第二部分。
態樣26：如態樣25的方法，其中第二部分包括圓形平面橫截面。
態樣27：如態樣25的方法，其中第二部分包括非圓形平面橫截面。
態樣28：如態樣25至27的方法，其中第一焊盤互連位於該基板的第二表面之上。
態樣29：如態樣25至27的方法，其中第一焊盤互連位於該基板的第一表面之上。
本文中所描述的本案的各種特徵可實現於不同系統中而不會脫離本案。應當注意，本案的以上各態樣僅是實例，且不應被解釋成限定本案。對本案的各態樣的描述意欲是說明性的，而非限定所附請求項的範疇。由此，本案的教示可以現成地應用於其他類型的元件，並且許多替換、修改和變形對於熟習此項技術者將是顯而易見的。
1:階段 2:階段 3:階段 4:階段 5:階段 6:階段 7:階段 8:階段 9:階段 10:階段 11:階段 12:階段 13:階段 14:階段 15:階段 16:階段 100:封裝 102:基板 104:整合元件 108:包封層 109:金屬層 120:介電層 122:互連 122a:焊盤互連 122b:焊盤互連 124:阻焊層 126:阻焊層 130:焊料互連 140:焊料互連 190:板 192:板互連 202a:第一部分 202b:第一部分 204a:第二部分 204b:第二部分 300:封裝 301:芯層 302:基板 312:芯互連 320:介電層 322:互連 322a:焊盤互連 340:介電層 342:互連 342a:焊盤互連 422:第一部分 424:第二部分 442:第一部分 444:第二部分 500:焊盤互連 502:第一部分 504:第二部分 510:跡線互連 600:焊盤互連 610:焊盤互連 620:焊料互連 630:裂紋 710:焊盤互連 720:焊料互連 730:裂紋 800:焊盤互連 802:第一部分 804:第二部分 810:焊盤互連 812:第一部分 814:第二部分 900:載體 901:晶種層 902:互連 910:腔 912:互連 920:介電層 922:介電層 930:腔 944:互連部分 946:互連部分 954:遮罩 956:遮罩 1000:方法 1005:步驟 1010:步驟 1015:步驟 1020:步驟 1025:步驟 1030:步驟 1035:步驟 1040:步驟 1111:腔 1112:互連 1114:互連 1120:介電層 1121:腔 1122:互連 1140:介電層 1141:腔 1144:互連 1160:介電層 1161:腔 1162:互連 1164:互連部分 1180:介電層 1181:腔 1184:互連 1186:互連部分 1194:遮罩 1196:遮罩 1200:方法 1205:步驟 1210:步驟 1215:步驟 1220:步驟 1225:步驟 1230:步驟 1235:步驟 1500:方法 1505:步驟 1510:步驟 1515:步驟 1520:步驟 1525:步驟 1600:元件 1602:行動電話設備 1604:膝上型電腦設備 1606:固定位置終端設備 1608:可穿戴設備 1610:機動交通工具 Y:軸 Z:軸
在結合附圖理解下文闡述的詳細描述時，各種特徵、本質和優點會變得明顯，在附圖中，相像的元件符號貫穿始終作相應標識。
圖1圖示了包括具有包含凸部的焊盤互連的基板的封裝的示例性橫截面剖視圖。
圖2圖示了包括具有包含凸部的焊盤互連的基板的封裝的示例性特寫視圖。
圖3圖示了包括具有包含凸部的焊盤互連的基板的封裝的示例性橫截面剖視圖。
圖4圖示了包括具有包含凸部的焊盤互連的基板的封裝的示例性特寫視圖。
圖5圖示了包括凸部的焊盤互連的示例性視圖。
圖6圖示了焊料與焊盤互連之間的裂紋的實例。
圖7圖示了焊料與包括凸部的焊盤互連之間的裂紋的實例。
圖8圖示了包括具有不同形狀的凸部的焊盤互連的示例性剖視圖和平面視圖。
圖9A-圖9D圖示了用於製造具有包括凸部的焊盤互連的基板的示例性工序。
圖10圖示了用於製造具有包括凸部的焊盤互連的基板的方法的示例性流程圖。
圖11A-圖11E圖示了用於製造具有包括凸部的焊盤互連的基板的示例性工序。
圖12圖示了用於製造具有包括凸部的焊盤互連的基板的方法的示例性流程圖。
圖13A-圖13B圖示了用於製造包括具有包含凸部的焊盤互連的基板的封裝的示例性工序。
圖14A-圖14B圖示了用於製造包括具有包含凸部的焊盤互連的基板的封裝的示例性工序。
圖15圖示了用於製造包括具有包含凸部的焊盤互連的基板的封裝的方法的示例性流程圖。
圖16圖示了可以整合本文中所描述的晶粒、電子電路、整合元件、整合被動元件（IPD）、被動元件、封裝，及/或元件封裝的各種電子設備。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:封裝
102:基板
104:整合元件
122:互連
122a:焊盤互連
122b:焊盤互連
124:阻焊層
126:阻焊層
130:焊料互連
140:焊料互連
202a:第一部分
202b:第一部分
204a:第二部分
204b:第二部分

Claims (29)

  1. 一種封裝，包括： 一基板，該基板包括： 至少一個介電層；及 複數個互連，該複數個互連包括一第一焊盤互連，其中該第一焊盤互連包括： 包括一第一寬度的一第一部分；及 包括不同於該第一寬度的一第二寬度的一第二部分；及 耦合至該基板的一整合元件。
  2. 如請求項1之封裝，其中該第二部分包括一圓形平面橫截面。
  3. 如請求項1之封裝，其中該第二部分包括一非圓形平面橫截面。
  4. 如請求項1之封裝，其中該第二部分包括一十字平面橫截面。
  5. 如請求項1之封裝，其中該第二部分包括具有已被組合的一圓和一十字的一形狀的一平面橫截面。
  6. 如請求項1之封裝，其中該第一焊盤互連位於該基板的一第二表面之上。
  7. 如請求項1之封裝，其中該第一焊盤互連位於該基板的一第一表面之上。
  8. 如請求項1之封裝，其中該整合元件經由該第一焊盤互連耦合至該基板。
  9. 如請求項1之封裝，進一步包括：位於該至少一個介電層的一第一表面之上的一阻焊層，其中該阻焊層具有等於或大於該第一焊盤互連的該厚度的一厚度。
  10. 如請求項1之封裝，進一步包括：位於該第一焊盤互連的該第一部分的一部分之上的一阻焊層。
  11. 如請求項10之封裝，其中該阻焊層具有等於或大於該第一焊盤互連的該第一部分的該厚度的一厚度。
  12. 如請求項1之封裝， 其中該整合元件經由一焊料互連耦合至該基板的該第一焊盤互連，並且 其中該焊料互連耦合至該基板的該第一焊盤互連的該第一部分及/或該第二部分。
  13. 如請求項1之封裝，進一步包括：耦合至該基板的該第一焊盤互連的該第一部分及/或該第二部分的一焊料互連。
  14. 如請求項1之封裝，其中該基板包括一芯層。
  15. 一種裝置，包括： 一基板，該基板包括： 至少一個介電層；及 複數個互連，該複數個互連包括一第一焊盤互連，其中該第一焊盤互連包括： 包括一第一寬度的一第一部分；及 包括不同於該第一寬度的一第二寬度的一第二部分。
  16. 如請求項15之裝置，其中該第二部分包括一圓形平面橫截面。
  17. 如請求項15之裝置，其中該第二部分包括一非圓形平面橫截面。
  18. 如請求項15之裝置，其中該第一焊盤互連位於該基板的一第二表面之上。
  19. 如請求項15之裝置，其中該第一焊盤互連位於該基板的一第一表面之上。
  20. 如請求項15之裝置，進一步包括：位於該至少一個介電層的一第一表面之上的一阻焊層，其中該阻焊層具有等於或大於該第一焊盤互連的該厚度的一厚度。
  21. 如請求項15之裝置，進一步包括：位於該第一焊盤互連的該第一部分的一部分之上的一阻焊層。
  22. 如請求項15之裝置，進一步包括：耦合至該基板的該第一焊盤互連的該第一部分及/或該第二部分的一焊料互連。
  23. 如請求項15之裝置，其中該基板包括一芯層。
  24. 如請求項15之裝置，其中該裝置包括從包括以下各項的一群組中選擇的一設備：一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦、一電腦、一可穿戴設備、一膝上型電腦、一伺服器、一物聯網路（IoT）設備，以及一機動交通工具中的一設備。
  25. 一種用於製造一基板的方法，包括以下步驟： 提供至少一個介電層；及 形成複數個互連，該複數個互連包括一第一焊盤互連，其中該第一焊盤互連包括： 包括一第一寬度的一第一部分；及 包括不同於該第一寬度的一第二寬度的一第二部分。
  26. 如請求項25之方法，其中該第二部分包括一圓形平面橫截面。
  27. 如請求項25之方法，其中該第二部分包括一非圓形平面橫截面。
  28. 如請求項25之方法，其中該第一焊盤互連位於該基板的一第二表面之上。
  29. 如請求項25之方法，其中該第一焊盤互連位於該基板的一第一表面之上。
TW111126643A 2021-09-09 2022-07-15 包括具有包含凸部的焊盤互連的基板的封裝 TW202312401A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/470,924 US20230070275A1 (en) 2021-09-09 2021-09-09 Package comprising a substrate with a pad interconnect comprising a protrusion
US17/470,924 2021-09-09

Publications (1)

Publication Number Publication Date
TW202312401A true TW202312401A (zh) 2023-03-16

Family

ID=82850448

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111126643A TW202312401A (zh) 2021-09-09 2022-07-15 包括具有包含凸部的焊盤互連的基板的封裝

Country Status (7)

Country Link
US (1) US20230070275A1 (zh)
EP (1) EP4399741A1 (zh)
JP (1) JP2024532471A (zh)
KR (1) KR20240053043A (zh)
CN (1) CN117836935A (zh)
TW (1) TW202312401A (zh)
WO (1) WO2023038711A1 (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209134A (ja) * 2002-01-11 2003-07-25 Hitachi Ltd 半導体装置及びその製造方法
KR20100065691A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
JP6081044B2 (ja) * 2010-09-16 2017-02-15 富士通株式会社 パッケージ基板ユニットの製造方法
JP2013149948A (ja) * 2011-12-20 2013-08-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US20130256871A1 (en) * 2012-03-29 2013-10-03 Roden R. Topacio Semiconductor chip device with fragmented solder structure pads
JP2014192176A (ja) * 2013-03-26 2014-10-06 Ngk Spark Plug Co Ltd 配線基板
US9368461B2 (en) * 2014-05-16 2016-06-14 Intel Corporation Contact pads for integrated circuit packages
TWI533771B (zh) * 2014-07-17 2016-05-11 矽品精密工業股份有限公司 無核心層封裝基板及其製法
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
US10636730B2 (en) * 2016-11-10 2020-04-28 Advanced Semiconductor Engineering, Inc. Semiconductor package and semiconductor manufacturing process
US11387224B2 (en) * 2018-10-11 2022-07-12 Intel Corporation Phase change material in substrate cavity
TWI687142B (zh) * 2018-12-28 2020-03-01 南亞電路板股份有限公司 電路板結構及其製造方法

Also Published As

Publication number Publication date
US20230070275A1 (en) 2023-03-09
KR20240053043A (ko) 2024-04-23
WO2023038711A1 (en) 2023-03-16
EP4399741A1 (en) 2024-07-17
CN117836935A (zh) 2024-04-05
JP2024532471A (ja) 2024-09-05

Similar Documents

Publication Publication Date Title
US11682607B2 (en) Package having a substrate comprising surface interconnects aligned with a surface of the substrate
TW202238870A (zh) 具有包括層疊焊盤互連的基板的封裝
TW202230677A (zh) 包括嵌入阻焊層中的互連的基板
US11551939B2 (en) Substrate comprising interconnects embedded in a solder resist layer
TW202312401A (zh) 包括具有包含凸部的焊盤互連的基板的封裝
US11869833B2 (en) Package comprising a substrate with a via interconnect coupled to a trace interconnect and method of fabricating the same
US20240047335A1 (en) Package comprising an integrated device and a first metallization portion coupled to a second metallization portion
US20230369261A1 (en) Package comprising an interconnection die located between substrates
US20230369230A1 (en) Package comprising an interconnection die located between metallization portions
US20240006308A1 (en) Integrated device and integrated passive device comprising magnetic material
US20230093681A1 (en) Package comprising a substrate with high density interconnects
US20230369234A1 (en) Package comprising a substrate and an interconnection die configured for high density interconnection
US20230352390A1 (en) Package comprising a substrate with a bump pad interconnect comprising a trapezoid shaped cross section
TW202329367A (zh) 具有背側金屬層的整合的裝置的封裝
TW202349592A (zh) 包括具有被配置用於背側配電網的橋的基板的封裝
TW202234633A (zh) 具有包括周邊互連的基板的封裝
TW202226505A (zh) 包括具有半圓平面形狀及／或梯形平面形狀的互連的封裝和基板
TW202412236A (zh) 包括第一基板、第二基板和耦合到第二基板的底表面的電裝置的封裝
TW202324621A (zh) 包含位於焊料互連之間的通道互連的封裝
TW202418497A (zh) 包括位於整合元件與金屬化部分之間的芯粒的封裝