KR20240053043A - 돌출부를 포함하는 패드 상호연결부를 갖는 기판을 포함하는 패키지 - Google Patents

돌출부를 포함하는 패드 상호연결부를 갖는 기판을 포함하는 패키지 Download PDF

Info

Publication number
KR20240053043A
KR20240053043A KR1020247006403A KR20247006403A KR20240053043A KR 20240053043 A KR20240053043 A KR 20240053043A KR 1020247006403 A KR1020247006403 A KR 1020247006403A KR 20247006403 A KR20247006403 A KR 20247006403A KR 20240053043 A KR20240053043 A KR 20240053043A
Authority
KR
South Korea
Prior art keywords
substrate
pad
interconnections
interconnect
dielectric layer
Prior art date
Application number
KR1020247006403A
Other languages
English (en)
Inventor
아니루드 바트
율링 니우
제이 스코트 살몬
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20240053043A publication Critical patent/KR20240053043A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

기판 및 기판에 결합된 통합 디바이스를 포함하는 패키지. 기판은 적어도 하나의 유전체 층, 및 제1 패드 상호연결부를 포함하는 복수의 상호연결부들을 포함한다. 제1 패드 상호연결부는 제1 폭을 포함하는 제1 부분과 제1 폭과는 서로 다른 제2 폭을 포함하는 제2 부분을 포함한다.

Description

돌출부를 포함하는 패드 상호연결부를 갖는 기판을 포함하는 패키지
[0001] 본 출원은 2021년 9월 9일자로 미국 특허청에 출원된 정규 출원 번호 제17/470,924호에 대한 우선권 및 이익을 주장하며, 그 정규 출원의 전체 내용은 전체가 아래에서 충분히 명시된 것처럼 그리고 모든 적용 가능한 목적들을 위해 본 명세서에서 인용에 의해 포함된다.
[0002] 다양한 특징들은 기판을 갖는 패키지들과 관련된다.
[0003] 패키지는 기판 및 통합 디바이스들을 포함할 수 있다. 이러한 구성요소들은 다양한 전기적 기능들을 수행할 수 있는 패키지를 제공하기 위해 함께 결합된다. 패키지의 접합부들에서의 균열들은 패키지의 성능에 영향을 미칠 수 있다. 더 나은 성능의 패키지들을 제공해야 할 필요성이 지속적으로 제기되고 있다.
[0004] 다양한 특징들은 기판을 갖는 패키지들과 관련된다.
[0005] 일 예는 기판 및 기판에 결합된 통합 디바이스를 포함하는 패키지를 제공한다. 기판은 적어도 하나의 유전체 층, 및 제1 패드 상호연결부를 포함하는 복수의 상호연결부들을 포함한다. 제1 패드 상호연결부는 제1 폭을 포함하는 제1 부분 및 제1 폭과는 서로 다른 제2 폭을 포함하는 제2 부분을 포함한다.
[0006] 다른 예는 기판을 포함하는 장치를 제공한다. 기판은 적어도 하나의 유전체 층, 및 제1 패드 상호연결부를 포함하는 복수의 상호연결부들을 포함한다. 제1 패드 상호연결부는 제1 폭을 포함하는 제1 부분 및 제1 폭과는 서로 다른 제2 폭을 포함하는 제2 부분을 포함한다.
[0007] 다른 예는 기판 제조 방법을 제공한다. 방법은 적어도 하나의 유전체 층을 제공한다. 방법은 제1 패드 상호연결부를 포함하는 복수의 상호연결부들을 형성한다. 제1 패드 상호연결부는 제1 폭을 포함하는 제1 부분 및 제1 폭과는 서로 다른 제2 폭을 포함하는 제2 부분을 포함한다.
[0008] 다양한 특징들, 성질 및 장점들은 아래에 개시된 상세한 설명으로부터, 동일한 참조 부호들이 전반적으로 대응하여 식별하는 도면들과 함께 고려될 때 명백해질 수 있다.
[0009] 도 1은 돌출부를 포함하는 패드 상호연결부를 갖는 기판을 포함하는 패키지의 예시적인 측단면도를 예시한다.
[0010] 도 2는 돌출부를 포함하는 패드 상호연결부를 갖는 기판을 포함하는 패키지의 예시적인 확대도를 예시한다.
[0011] 도 3은 돌출부를 포함하는 패드 상호연결부를 갖는 기판을 포함하는 패키지의 예시적인 측단면도를 예시한다.
[0012] 도 4는 돌출부를 포함하는 패드 상호연결부를 갖는 기판을 포함하는 패키지의 예시적인 확대도를 예시한다.
[0013] 도 5는 돌출부를 포함하는 패드 상호연결부의 예시적인 도면을 예시한다.
[0014] 도 6은 솔더와 패드 상호연결부 사이의 균열의 일 예를 예시한다.
[0015] 도 7은 돌출부를 포함하는 패드 상호연결부와 솔더 사이의 균열의 일 예를 예시한다.
[0016] 도 8은 서로 다른 형상들을 갖는 돌출부들을 포함하는 패드 상호연결부들의 예시적인 측면도들 및 평면도들을 예시한다.
[0017] 도 9a 내지 도 9d는 돌출부를 포함하는 패드 상호연결부를 갖는 기판을 제조하기 위한 예시적인 시퀀스를 예시한다.
[0018] 도 10은 돌출부를 포함하는 패드 상호연결부를 갖는 기판을 제조하기 위한 방법의 예시적인 흐름도를 예시한다.
[0019] 도 11a 내지 도 11e는 돌출부를 포함하는 패드 상호연결부를 갖는 기판을 제조하기 위한 예시적인 시퀀스를 예시한다.
[0020] 도 12는 돌출부를 포함하는 패드 상호연결부를 갖는 기판을 제조하기 위한 방법의 예시적인 흐름도를 예시한다.
[0021] 도 13a 내지 도 13b는 돌출부를 포함하는 패드 상호연결부를 갖는 기판을 포함하는 패키지를 제조하기 위한 예시적인 시퀀스를 예시한다.
[0022] 도 14a 내지 도 14b는 돌출부를 포함하는 패드 상호연결부를 갖는 기판을 포함하는 패키지를 제조하기 위한 예시적인 시퀀스를 예시한다.
[0023] 도 15는 돌출부를 포함하는 패드 상호연결부를 갖는 기판을 포함하는 패키지를 제조하기 위한 방법의 예시적인 흐름도를 예시한다.
[0024] 도 16은 본 명세서에 설명된 다이, 전자 회로, 통합 디바이스, 통합 수동 소자(IPD), 수동 구성요소, 패키지 및/또는 디바이스 패키지를 통합할 수 있는 다양한 전자 디바이스들을 예시한다.
[0025] 이하의 설명에서는, 본 개시의 다양한 양태들에 대한 완전한 이해를 제공하기 위해 구체적인 세부 사항들이 주어진다. 그러나, 당업자에게는 이러한 특정 세부 사항들 없이도 양태들이 실시될 수 있다는 것이 이해될 것이다. 예를 들어, 회로들은 불필요한 세부 사항으로 양태들을 모호하게 하지 않기 위해 블록도들로 표시될 수 있다. 다른 예들에서, 본 개시의 양태들을 모호하게 하지 않기 위해, 잘 알려진 회로들, 구조들 및 기술들은 상세하게 제시되지 않을 수 있다.
[0026] 본 개시는 기판 및 기판에 결합된 통합 디바이스를 포함하는 패키지를 설명한다. 기판은 적어도 하나의 유전체 층, 및 제1 패드 상호연결부를 포함하는 복수의 상호연결부들을 포함한다. 제1 패드 상호연결부는 제1 폭을 포함하는 제1 부분 및 제1 폭과는 서로 다른 제2 폭을 포함하는 제2 부분을 포함한다. 제1 폭은 제2 폭보다 클 수 있다. 제2 폭은 제1 폭보다 작을 수 있다. 제1 부분은 제1 패드 상호연결부의 베이스일 수 있고, 제2 부분은 제1 패드 상호연결부의 돌출부일 수 있다. 제2 부분은 제1 패드 상호연결부와 솔더 상호연결부 사이에 존재할 수 있는 균열들의 전파를 방지하는 데 도움이 된다. 접합부들의 균열들의 존재를 줄이면 신호들이 개선되고, 통합 디바이스 및/또는 패키지에서 향상된 성능들을 제공하는 데 도움이 될 수 있다.
돌출부를 포함하는 패드 상호연결부를 갖는 기판을 포함하는 예시적인 패키지
[0027] 도 1은 돌출부를 포함하는 패드 상호연결부를 갖는 기판을 포함하는 패키지(100)의 측단면도를 예시한다. 패키지(100)는 기판(102), 통합 디바이스(104), 캡슐화 층(108) 및 금속층(109)을 포함한다. 금속층(109)은 차폐부(예를 들어, 전자파 간섭(EMI) 차폐부)로서 구성된다. 패키지(100)는 복수의 솔더 상호연결부들(130)을 통해 보드(190)(예를 들어, 인쇄 회로 기판)에 결합된다. 보드(190)는 복수의 보드 상호연결부들(192)을 포함한다. 패키지(100)는 복수의 솔더 상호연결부들(130)을 통해 복수의 보드 상호연결부들(192)에 결합된다.
[0028] 기판(102)은 적어도 하나의 유전체 층(120), 복수의 상호연결부들(122), 솔더 레지스트 층(124) 및 솔더 레지스트 층(126)을 포함한다. 기판(102)은 코어리스 기판(예를 들어, 매립형 트레이스 기판(ETS))일 수 있다. 기판(102)은 제1 표면(예를 들어, 최상부 표면) 및 제2 표면(예를 들어, 저부 표면)을 포함할 수 있다. 솔더 레지스트 층(124)은 기판(102)의 제1 표면 위에 위치할 수 있다. 솔더 레지스트 층(126)은 기판(102)의 제2 표면 위에 위치할 수 있다. 복수의 상호연결부들(122)은 패드 상호연결부(122a) 및 패드 상호연결부(122b)를 포함한다. 패드 상호연결부(122a)는 기판(102)의 제2 표면(예를 들어, 저부 표면) 위에 위치할 수 있다. 패드 상호연결부(122b)는 기판(102)의 제1 표면(예를 들어, 최상부 표면) 위에 위치할 수 있다. 이하에서 더 설명하겠지만, 패드 상호연결부(예를 들어, 122a, 122b)는 제1 부분 및 제2 부분을 포함할 수 있다. 제1 부분은 패드 상호연결부를 위한 베이스(예를 들어, 베이스 부분)일 수 있고, 제2 부분은 패드 상호연결부를 위한 돌출부일 수 있다. 패드 상호연결부의 제1 부분 및/또는 제2 부분은, 통합 디바이스(104)가 기판(102)에 결합될 때 그리고/또는 패키지(100)가 보드(190)에 결합될 때 발생할 수 있는 균열들의 전파를 감소시키는 데 도움이 된다.
[0029] 복수의 솔더 상호연결부들(130)은 기판(102)의 복수의 상호연결부들(122)에 결합된다. 복수의 솔더 상호연결부들(130)로부터의 솔더 상호연결부는 패드 상호연결부(122a)에 결합된다. 통합 디바이스(104)는 복수의 솔더 상호연결부들(140)을 통해 기판(102)의 제1 표면(예를 들어, 최상부 표면)에 결합된다. 예를 들어, 통합 디바이스(104)는 복수의 솔더 상호연결부들(140)을 통해 기판(102)의 복수의 상호연결부들(122)에 결합된다. 복수의 솔더 상호연결부들(140)로부터의 솔더 상호연결부는 패드 상호연결부(122b)에 결합될 수 있다.
[0030] 캡슐화 층(108)은 기판(102)의 제1 표면 위에 제공(예를 들어, 형성)된다. 캡슐화 층(108)은 통합 디바이스(104)를 캡슐화할 수 있다. 캡슐화 층(108)은 몰드, 수지 및/또는 에폭시를 포함할 수 있다. 압축 성형 공정, 트랜스퍼 성형 공정, 또는 액체 성형 공정이 캡슐화 층(108)을 형성하는 데 사용될 수 있다. 캡슐화 층(108)은 포토 에칭이 가능할 수 있다. 캡슐화 층(108)은 캡슐화를 위한 수단일 수 있다.
[0031] 금속층(109)은 캡슐화 층(108)의 표면 및 기판(102)의 측면 표면 위에 위치한다. 금속층(109)은 통합 디바이스(104) 및/또는 패키지(100)를 위한 전자기 간섭(EMI) 차폐부로서 구성될 수 있다. 금속층(109)은 접지에 결합되도록 구성될 수 있다. 금속층(109)은 복수의 상호연결부들(122)로부터의 상호연결부에 결합되도록 구성될 수 있다.
[0032] 도 2는 패키지의 예시적인 확대도를 예시한다. 도 2는 도 1의 패키지(100)의 예시적인 표현을 예시할 수 있다. 도 2에 도시된 바와 같이, 통합 디바이스(104)는 복수의 솔더 상호연결부들(140)을 통해 기판(102)에 결합된다. 기판(102)은 적어도 하나의 유전체 층(120) 및 복수의 상호연결부들(122)을 포함한다. 복수의 상호연결부들(122)은 패드 상호연결부(122a) 및 패드 상호연결부(122b)를 포함한다.
[0033] 패드 상호연결부(122a)는 기판(102)의 제2 표면(예를 들어, 저부 표면) 위에 위치한다. 패드 상호연결부(122a)는 제1 부분(202a) 및 제2 부분(204a)을 포함한다. 제2 부분(204a)은 제1 부분(202a)에 결합된다. 제1 부분(202a)은 제1 폭(예를 들어, 제1 직경)을 가지며, 제2 부분(204a)은 제2 폭(예를 들어, 제2 직경)을 가진다. 제2 폭은 제1 폭과는 서로 다르다. 제2 폭은 제1 폭보다 작다. 제1 부분(202a)은 패드 상호연결부(122a)의 베이스일 수 있고, 제2 부분(204a)은 패드 상호연결부(122a)의 돌출부일 수 있다. 제1 부분(202a) 및 제2 부분(204a)은 적어도 하나의 유전체 층(120)의 제2 표면(예를 들어, 저부 표면) 위에 위치한다. 복수의 솔더 상호연결부들(130)로부터의 솔더 상호연결부는 패드 상호연결부(122a)에 결합된다. 예를 들어, 복수의 솔더 상호연결부들(130)로부터의 솔더 상호연결부는 패드 상호연결부(122a)의 제1 부분(202a) 및/또는 제2 부분(204a)에 결합될 수 있다. 후술하는 바와 같이, 제2 부분(204a)은 솔더가 결합될 수 있는 표면적을 증가시켜서, 솔더 상호연결부가 패드 상호연결부(122a)에 결합되도록 돕는다. 또한, 제2 부분(204a)은 접합부에 각도들을 생성하여 솔더 상호연결부와 패드 상호연결부(122a) 사이의 접합부에서 균열들이 전파되는 것을 방지하는 데 도움이 된다. 이는 패키지 내에서 신호들이 통과할 수 있는 보다 견고하고 신뢰할 수 있는 접합부들을 제공하는 데 도움이 된다. 솔더 레지스트 층(126)은 패드 상호연결부(122a)의 제1 부분(202a)의 일부 위에 위치할 수 있다.
[0034] 패드 상호연결부(122b)는 기판(102)의 제1 표면(예를 들어, 최상부 표면) 위에 위치한다. 패드 상호연결부(122b)는 제1 부분(202b) 및 제2 부분(204b)을 포함한다. 제2 부분(204b)은 제1 부분(202b)에 결합된다. 제1 부분(202b)은 제1 폭(예를 들어, 제1 직경)을 가지며, 제2 부분(204b)은 제2 폭(예를 들어, 제2 직경)을 가진다. 제2 폭은 제1 폭과는 서로 다르다. 제2 폭은 제1 폭보다 작다. 제1 부분(202b)은 패드 상호연결부(122b)의 베이스일 수 있고, 제2 부분(204b)은 패드 상호연결부(122b)의 돌출부일 수 있다. 제1 부분(202b)은 적어도 하나의 유전체 층(120) 내에 위치한다. 제2 부분(204b)은 적어도 하나의 유전체 층(120)의 제1 표면(예를 들어, 최상부 표면) 위에 위치한다. 복수의 솔더 상호연결부들(140)로부터의 솔더 상호연결부는 패드 상호연결부(122b)에 결합된다. 예를 들어, 복수의 솔더 상호연결부들(140)로부터의 솔더 상호연결부는 패드 상호연결부(122b)의 제1 부분(202b) 및/또는 제2 부분(204b)에 결합될 수 있다. 후술하는 바와 같이, 제2 부분(204b)은 솔더가 결합될 수 있는 표면적을 증가시켜서, 솔더 상호연결부가 패드 상호연결부(122b)에 신뢰성 있게 결합되도록 돕는다. 또한, 제2 부분(204b)은 접합부에 각도들을 생성하여 솔더 상호연결부와 패드 상호연결부(122b) 사이의 접합부에서 균열들이 전파되는 것을 방지하는 데 도움이 된다. 이는 패키지 내에서 신호들이 통과할 수 있는 보다 견고하고 신뢰할 수 있는 접합부들을 제공하는 데 도움이 된다. 솔더 레지스트 층(124)은 패드 상호연결부(122b)의 제1 부분(202b)의 일부 위에 위치할 수 있다.
[0035] 솔더 레지스트 층(124)은 패드 상호연결부(122b)의 제2 부분(204b)의 두께보다 더 두꺼운 두께를 갖는다. 솔더 레지스트 층(124)은 패드 상호연결부(122b)의 제2 부분(204b)의 두께와 거의 동일한 두께를 갖는다. 솔더 레지스트 층(126)은 패드 상호연결부(122a)의 제1 부분(202a) 및 제2 부분(204a)의 결합된 두께보다 더 두꺼운 두께를 갖는다. 일부 구현예들에서, 솔더 레지스트 층(126)은 패드 상호연결부(122a)의 제1 부분(202a) 및 제2 부분(204a)의 결합된 두께와 거의 동일한 두께를 갖는다. 돌출부를 갖는 패드 상호연결부의 두께와 같거나 더 큰 두께를 갖는 솔더 레지스트 층을 갖는 것은 기판의 평탄한 표면을 보장하는 데 도움이 된다.
[0036] 도 3은 돌출부를 포함하는 패드 상호연결부를 갖는 코어 기판을 포함하는 패키지(300)의 측단면도를 예시한다. 패키지(300)는 기판(302), 통합 디바이스(104), 캡슐화 층(108) 및 금속층(109)을 포함한다. 금속층(109)은 통합 디바이스(104) 및/또는 패키지(300)를 위한 차폐부(예를 들어, 전자기 간섭(EMI) 차폐부)로서 구성된다. 패키지(300)는 복수의 솔더 상호연결부들(130)을 통해 보드(190)에 결합된다. 보드(190)는 복수의 보드 상호연결부들(192)을 포함한다. 패키지(300)는 복수의 솔더 상호연결부들(130)을 통해 복수의 보드 상호연결부들(192)에 결합된다.
[0037] 기판(302)은 코어 기판일 수 있다. 기판(302)은 코어층(301), 적어도 하나의 유전체 층(320), 적어도 하나의 유전체 층(340), 복수의 코어 상호연결부들(312), 복수의 상호연결부들(322), 복수의 상호연결부들(342), 솔더 레지스트 층(124) 및 솔더 레지스트 층(126)을 포함한다. 기판(302)은 제1 표면(예를 들어, 최상부 표면) 및 제2 표면(예를 들어, 저부 표면)을 포함할 수 있다. 솔더 레지스트 층(124)은 기판(302)의 제1 표면 위에 위치할 수 있다. 솔더 레지스트 층(126)은 기판(302)의 제2 표면 위에 위치할 수 있다. 복수의 상호연결부들(322)은 패드 상호연결부(322a)를 포함한다. 복수의 상호연결부들(342)은 패드 상호연결부(342a)를 포함한다. 이하에서 더 설명하겠지만, 패드 상호연결부(예를 들어, 322a, 342a)는 제1 부분 및 제2 부분(예를 들어, 돌출부)을 포함할 수 있다.
[0038] 복수의 솔더 상호연결부들(130)은 기판(302)의 복수의 상호연결부들(342)에 결합된다. 예를 들어, 복수의 솔더 상호연결부들(130)의 솔더 상호연결부는 패드 상호연결부(342a)에 결합될 수 있다. 통합 디바이스(104)는 복수의 솔더 상호연결부들(140)을 통해 기판(302)의 제1 표면(예를 들어, 최상부 표면)에 결합된다. 예를 들어, 통합 디바이스(104)는 복수의 솔더 상호연결부들(140)을 통해 기판(302)의 복수의 상호연결부들(322)에 결합된다. 복수의 솔더 상호연결부들(140)로부터의 솔더 상호연결부는 패드 상호연결부(322a)에 결합될 수 있다.
[0039] 캡슐화 층(108)은 기판(302)의 제1 표면 위에 제공(예를 들어, 형성)된다. 캡슐화 층(108)은 통합 디바이스(104)를 캡슐화할 수 있다. 캡슐화 층(108)은 몰드, 수지 및/또는 에폭시를 포함할 수 있다. 압축 성형 공정, 트랜스퍼 성형 공정, 또는 액체 성형 공정이 캡슐화 층(108)을 형성하는 데 사용될 수 있다. 캡슐화 층(108)은 포토 에칭이 가능할 수 있다. 캡슐화 층(108)은 캡슐화를 위한 수단일 수 있다.
[0040] 금속층(109)은 캡슐화 층(108)의 표면 및 기판(302)의 측면 표면 위에 위치한다. 금속층(109)은 통합 디바이스(104) 및/또는 패키지(300)를 위한 전자기 간섭(EMI) 차폐부로서 구성될 수 있다. 금속층(109)은 접지에 결합되도록 구성될 수 있다. 금속층(109)은 복수의 상호연결부들(122)로부터의 상호연결부에 결합되도록 구성될 수 있다.
[0041] 도 4는 패키지의 예시적인 확대도를 예시한다. 도 4는 도 3의 패키지(300)의 예시적인 표현을 예시할 수 있다. 도 4에 도시된 바와 같이, 통합 디바이스(104)는 복수의 솔더 상호연결부들(140)을 통해 기판(302)에 결합된다. 기판(302)은 코어층(301), 적어도 하나의 유전체 층(320), 적어도 하나의 유전체 층(340), 복수의 코어 상호연결부들(312), 복수의 상호연결부들(322) 및 복수의 상호연결부들(342)을 포함한다. 복수의 상호연결부들(322)은 패드 상호연결부(322a)를 포함한다. 복수의 상호연결부들(342)은 패드 상호연결부(342a)를 포함한다.
[0042] 패드 상호연결부(322a)는 기판(302)의 제1 표면(예를 들어, 최상부 표면) 위에 위치한다. 패드 상호연결부(322a)는 제1 부분(422) 및 제2 부분(424)을 포함한다. 제1 부분(422) 및 제2 부분(424)은 적어도 하나의 유전체 층(320)의 표면 위에 위치할 수 있다. 제1 부분(422)은 제1 폭(예를 들어, 제1 직경)을 가지며, 제2 부분(424)은 제2 폭(예를 들어, 제2 직경)을 갖는다. 제2 폭은 제1 폭과는 서로 다르다. 제2 폭은 제1 폭보다 작다. 제1 부분(422)은 패드 상호연결부(322a)의 베이스일 수 있고, 제2 부분(424)은 패드 상호연결부(322a)의 돌출부일 수 있다. 제1 부분(422) 및 제2 부분(424)은 적어도 하나의 유전체 층(320)의 제1 표면(예를 들어, 최상부 표면) 위에 위치한다. 복수의 솔더 상호연결부들(140)로부터의 솔더 상호연결부는 패드 상호연결부(322a)에 결합된다. 예를 들어, 복수의 솔더 상호연결부들(140)로부터의 솔더 상호연결부는 패드 상호연결부(322a)의 제1 부분(422) 및/또는 제2 부분(424)에 결합될 수 있다. 후술하는 바와 같이, 제2 부분(424)은 솔더가 결합될 수 있는 표면적을 증가시켜, 솔더 상호연결부가 패드 상호연결부(322a)에 신뢰성 있게 결합되도록 돕는다. 또한, 제2 부분(424)은 접합부에 각도들을 생성하여 솔더 상호연결부와 패드 상호연결부(322a) 사이의 접합부에서 균열들이 전파되는 것을 방지하는 데 도움이 된다. 이는 패키지 내에서 신호들이 통과할 수 있는 보다 견고하고 신뢰할 수 있는 접합부들을 제공하는 데 도움이 된다. 솔더 레지스트 층(124)은 패드 상호연결부(322a)의 제1 부분(422)의 일부 위에 위치할 수 있다.
[0043] 패드 상호연결부(342a)는 기판(302)의 제2 표면(예를 들어, 저부 표면) 위에 위치할 수 있다. 패드 상호연결부(342a)는 제1 부분(442) 및 제2 부분(444)을 포함한다. 제1 부분(442) 및 제2 부분(444)은 적어도 하나의 유전체 층(340)의 표면 위에 위치할 수 있다. 제1 부분(442)은 제1 폭(예를 들어, 제1 직경)을 가지며, 제2 부분(444)은 제2 폭(예를 들어, 제2 직경)을 갖는다. 제2 폭은 제1 폭과는 서로 다르다. 제2 폭은 제1 폭보다 작다. 제1 부분(442)은 패드 상호연결부(342a)의 베이스일 수 있고, 제2 부분(444)은 패드 상호연결부(342a)의 돌출부일 수 있다. 제1 부분(442) 및 제2 부분(444)은 적어도 하나의 유전체 층(340)의 제2 표면(예를 들어, 저부 표면) 위에 위치한다. 복수의 솔더 상호연결부들(130)로부터의 솔더 상호연결부는 패드 상호연결부(342a)에 결합된다. 예를 들어, 복수의 솔더 상호연결부들(130)로부터의 솔더 상호연결부는 패드 상호연결부(342a)의 제1 부분(442) 및/또는 제2 부분(444)에 결합될 수 있다. 후술하는 바와 같이, 제2 부분(444)은 솔더가 결합될 수 있는 표면적을 증가시켜서, 솔더 상호연결부가 패드 상호연결부(342a)에 결합되도록 돕는다. 또한, 제2 부분(444)은 접합부에 각도들을 생성하여, 솔더 상호연결부와 패드 상호연결부(342a) 사이의 접합부에서 균열들이 전파되는 것을 방지하는 데 도움이 된다. 이는 패키지 내에서 신호들이 통과할 수 있는 보다 견고하고 신뢰할 수 있는 접합부들을 제공하는 데 도움이 된다. 솔더 레지스트 층(126)은 패드 상호연결부(342a)의 제1 부분(442)의 일부 위에 위치할 수 있다.
[0044] 솔더 레지스트 층(124)은 패드 상호연결부(322a)의 제1 부분(422) 및 제2 부분(424)의 결합된 두께보다 더 두꺼운 두께를 갖는다. 일부 구현예에서, 솔더 레지스트 층(124)은 패드 상호연결부(322a)의 제1 부분(422) 및 제2 부분(424)의 결합된 두께와 거의 동일한 두께를 갖는다. 솔더 레지스트 층(126)은 패드 상호연결부(342a)의 제1 부분(442) 및 제2 부분(444)의 결합된 두께보다 두꺼운 두께를 갖는다. 일부 구현예에서, 솔더 레지스트 층(126)은 패드 상호연결부(342a)의 제1 부분(442) 및 제2 부분(444)의 결합된 두께와 거의 동일한 두께를 갖는다.
[0045] 돌출부들을 갖는 패드 상호연결부들은 기판(예를 들어, 102, 302)의 한 표면(예를 들어, 저부 표면 또는 최상부 표면) 또는 기판(예를 들어, 102, 302)의 양쪽 표면들(예를 들어, 저부 표면 및 최상부 표면) 위에 위치할 수 있음에 유의해야 한다. 또한, 설명된 패드 상호연결부들은 인터포저 및/또는 보드(예를 들어, 인쇄 회로 기판)에서 구현될 수 있음에 유의해야 한다.
[0046] 도 5는 돌출부를 갖는 패드 상호연결부의 예시적인 도면을 예시한다. 도 5는 트레이스 상호연결부(510)에 결합된 패드 상호연결부(500)를 예시한다. 패드 상호연결부(500)는 본 개시에 설명된 돌출부를 갖는 패드 상호연결부들 중 임의의 패드 상호연결부를 나타낼 수 있다. 트레이스 상호연결부(510)는 본 개시에 설명된 트레이스 상호연결부들 중 임의의 트레이스 상호연결부를 나타낼 수 있다.
[0047] 패드 상호연결부(500)는 제1 부분(502) 및 제2 부분(504)을 포함한다. 제2 부분(504)은 제1 부분(502)에 결합된다. 제1 부분(502)은 트레이스 상호연결부(510)에 결합된다. 제1 부분(502)은 제1 폭(예를 들어, 제1 직경)을 가지며, 제2 부분(504)은 제2 폭(예를 들어, 제2 직경)을 갖는다. 제2 폭은 제1 폭과는 서로 다르다. 제2 폭은 제1 폭보다 작다. 패드 상호연결부(500)의 제1 부분(502)은 제1 원의 평면 단면 형상(예를 들어, 제1 원형 평면 단면)을 갖는다. 패드 상호연결부(500)의 제2 부분(504)은 제2 원의 평면 단면 형상(예를 들어, 제2 원형 평면 단면)을 갖는다. 제2 원은 제1 원보다 작은 크기를 갖는다. 제1 부분(502)은 패드 상호연결부(500)의 베이스일 수 있고, 제2 부분(504)은 패드 상호연결부(500)의 돌출부일 수 있다. 패드 상호연결부(500)는 실크해트(top hat)의 형상을 가질 수 있다. 제2 부분(504)은 솔더가 결합할 수 있는 표면적을 증가시킨다. 또한, 제2 부분(504)은 솔더 상호연결부와 패드 상호연결부 사이의 균열들의 전파를 막기 위한 균열 정지부로 구성될 수 있다. 제2 부분(504)의 측벽들은 균열들이 패드 상호연결부들의 다른 부분들을 통해 전파되는 것을 방지하는 데 도움이 되는 장벽을 생성한다. 솔더 상호연결부는 패드 상호연결부(500)의 제1 부분(502) 및/또는 제2 부분(504)에 결합될 수 있다.
[0048] 도 6 및 도 7은 서로 다른 패드 상호연결부들에 대해 균열이 어떻게 존재할 수 있는지에 대한 예시적인 도면들을 예시한다. 도 6은 패드 상호연결부(600) 및 패드 상호연결부(610)에 결합된 솔더 상호연결부(620)를 예시한다. 패드 상호연결부(600)는 기판의 패드 상호연결부일 수 있다. 패드 상호연결부(610)는 통합 디바이스의 패드 상호연결부 또는 보드(예를 들어, 인쇄 회로 기판)의 패드 상호연결부일 수 있다. 도 6에 도시된 바와 같이, 솔더 상호연결부(620)와 패드 상호연결부(600)의 접합부 사이에는 균열(630)이 존재한다. 패드 상호연결부(600)가 비교적 평평한 표면을 가지고 있기 때문에, 균열(630)은 솔더 상호연결부(620)와 패드 상호연결부(600) 사이의 전체 접합부를 통해 전파될 수 있다. 균열(630)은 개방된 접합부 또는 약한 접합부를 야기할 수 있고, 이로 인해 신호가 없거나, 약한 신호들 및/또는 신뢰할 수 없는 신호들이 패드 상호연결부(600)와 솔더 상호연결부(620)를 통해 이동하는 결과를 초래할 수 있다.
[0049] 도 7은 패드 상호연결부(500) 및 패드 상호연결부(710)에 결합된 솔더 상호연결부(720)를 예시한다. 패드 상호연결부(500)는 기판의 패드 상호연결부일 수 있다. 패드 상호연결부(710)는 통합 디바이스의 패드 상호연결부 또는 보드(예를 들어, 인쇄 회로 기판)의 패드 상호연결부일 수 있다. 도 7에 도시된 바와 같이, 솔더 상호연결부(620)와 패드 상호연결부(500)의 접합부 사이에는 균열(730)이 존재한다. 패드 상호연결부(500)의 돌출부가 패드 상호연결부(500)와 솔더 상호연결부(720) 사이에서 균열(730)이 더 이상 전파되는 것을 방지하기 때문에, 균열(730)은 균열(630)보다 더 작다.
[0050] 균열(730)의 크기가 작을수록, 패드 상호연결부(500)와 솔더 상호연결부(720) 사이에 더 강력하고 더 신뢰할 수 있는 접합부를 제공하는 데 도움이 되며, 이는 패드 상호연결부(500)와 솔더 상호연결부(720)를 통해 이동하는 향상된 신호들 및/또는 더 신뢰할 수 있는 신호들의 결과를 초래할 수 있다.
[0051] 패드 상호연결부들은 서로 다른 유형들의 형상들을 가질 수 있다. 도 8은 서로 다른 형상들을 갖는 돌출부를 갖는 상이한 패드 상호연결부들의 예들을 예시한다. 도 8은 패드 상호연결부(500), 패드 상호연결부(800) 및 패드 상호연결부(810)를 예시한다.
[0052] 패드 상호연결부(500)는 제1 부분(502) 및 제2 부분(504)을 포함한다. 제2 부분(504)은 제1 부분(502)에 결합된다. 제1 부분(502)은 원 형상의 평면 단면을 갖는다. 제2 부분(504)은 원 형상의 평면 단면을 갖는다.
[0053] 패드 상호연결부(800)는 제1 부분(802) 및 제2 부분(804)을 포함한다. 제2 부분(804)은 제1 부분(802)에 결합된다. 제1 부분(802)은 원 형상의 평면 단면을 갖는다. 제2 부분(804)은 십자 형상의 평면 단면(예를 들어, 십자 평면 단면)을 갖는다.
[0054] 패드 상호연결부(810)는 제1 부분(812) 및 제2 부분(814)을 포함한다. 제2 부분(814)은 제1 부분(812)에 결합된다. 제1 부분(812)은 원 형상의 평면 단면을 갖는다. 제2 부분(814)은 십자가와 원이 결합된(예를 들어, 결합된 원과 십자가) 형상의 평면 단면을 갖는다.
[0055] 솔더 상호연결부는 패드 상호연결부(예를 들어, 500, 800, 810)의 제1 부분(예를 들어, 502, 802, 812) 및/또는 제2 부분(예를 들어, 504, 804, 814)에 결합될 수 있다. 패드 상호연결부의 제1 부분 및/또는 제2 부분은 다양한 조합들을 갖는 다양한 형상들을 가질 수 있음에 유의해야 한다. 예를 들어, 제1 부분 및/또는 제2 부분은 원형 또는 비원형인 평면 단면을 포함할 수 있다. 비원형 평면 단면들의 비제한적인 예들로는 삼각형, 직사각형, 정사각형, 사다리꼴, 다각형 및/또는 이들의 조합들이 포함된다.
[0056] 돌출부를 갖는 패드 상호연결부의 제1 부분과 제2 부분은 하나의 부분 또는 둘 이상의 부분들로 간주될 수 있음에 유의해야 한다. 돌출부를 갖는 패드 상호연결부들의 부분들 사이에는 하나 이상의 인터페이스들이 있을 수도 있고 없을 수도 있다.
[0057] 통합 디바이스(예를 들어, 104)는 다이(예를 들어, 반도체 베어 다이)를 포함할 수 있다. 통합 디바이스는 집적 회로들을 포함할 수 있다. 통합 디바이스는 전력 관리 집적 회로(PMIC)를 포함할 수 있다. 통합 디바이스는 애플리케이션 프로세서를 포함할 수 있다. 통합 디바이스는 모뎀을 포함할 수 있다. 통합 디바이스는 무선 주파수(RF) 디바이스, 수동 디바이스, 필터, 커패시터, 인덕터, 안테나, 송신기, 수신기, 갈륨비소(GaAs) 기반 통합 디바이스, 표면 음향파(SAW) 필터, 벌크 음향파(BAW) 필터, 발광 다이오드(LED) 통합 디바이스, 실리콘(Si) 기반 통합 디바이스, 실리콘 카바이드(SiC) 기반 통합 디바이스, 메모리, 전력 관리 프로세서 및/또는 이들의 조합들을 포함할 수 있다. 통합 디바이스(예를 들어, 104)는 적어도 하나의 전자 회로(예를 들어, 제1 전자 회로, 제2 전자 회로 등...)를 포함할 수 있다. 통합 디바이스는 전기 구성요소 및/또는 전기 디바이스의 일 예일 수 있다.
[0058] 패키지(예를 들어, 100, 300)는 무선 주파수(RF) 패키지로 구현될 수 있다. RF 패키지는 무선 주파수 프런트 엔드(RFFE) 패키지일 수 있다. 패키지(예를 들어, 100, 300)는 무선 충실도(WiFi) 통신 및/또는 셀룰러 통신(예를 들어, 2G, 3G, 4G, 5G)을 제공하도록 구성될 수 있다. 패키지들(예를 들어, 100, 300)은 모바일용 글로벌 시스템(GSM) 통신들, 범용 모바일 통신 시스템(UMTS) 및/또는 롱텀에볼루션(LTE)을 지원하도록 구성될 수 있다. 패키지들(예를 들어, 100, 300)은 서로 다른 주파수들 및/또는 통신 프로토콜들을 갖는 신호들을 송신 및 수신하도록 구성될 수 있다.
[0059] 일부 구현예들에서, 패키지(예를 들어, 100, 300)는 캡슐화 계층(108)과 유사한 저부 캡슐화 층을 포함할 수 있다. 저부 캡슐화 층은 기판(예를 들어, 102, 302)의 저부 표면에 결합될 수 있다. 저부 캡슐화 층은 솔더 레지스트 층(126) 위에 위치할 수 있다. 저부 캡슐화 층은 복수의 솔더 상호연결부들(130)을 측방으로 둘러싸고 있을 수 있다.
[0060] 기판을 갖는 다양한 패키지들을 설명하였으므로, 이제 기판을 제조하기 위한 몇 가지 방법들을 아래에 설명한다.
기판 제조를 위한 예시적인 시퀀스
[0061] 일부 구현예들에서, 기판의 제조는 여러 공정들을 포함한다. 도 9a 내지 도 9d는 기판을 제공하거나 제조하기 위한 예시적인 시퀀스를 예시한다. 일부 구현예들에서, 도 9a 내지 도 9d의 시퀀스는 기판(102)을 제공하거나 제조하는 데 사용될 수 있다. 그러나, 도 9a 내지 도 9d의 공정은 본 개시에 설명된 기판들 중 임의의 기판을 제조하는 데 사용될 수 있다.
[0062] 도 9a 내지 도 9d의 시퀀스는 기판을 제공하거나 제조하는 시퀀스를 단순화 및/또는 명확화하기 위해 하나 이상의 단계들을 결합할 수 있다는 점에 유의해야 한다. 일부 구현예들에서, 공정들의 순서는 변경되거나 수정될 수 있다. 일부 구현예들에서, 공정들 중 하나 이상은 본 개시의 범위를 벗어나지 않고 대체되거나 치환될 수 있다.
[0063] 도 9a에 도시된 바와 같이, 단계 1은 캐리어(900)가 제공된 후의 상태를 예시한다. 시드층(901) 및 상호연결부들(902)은 캐리어(900) 위에 위치할 수 있다. 상호연결부들(902)은 시드층(901) 위에 위치할 수 있다. 마스킹 공정, 도금 공정 및 에칭 공정이 상호연결부들(902)을 형성하는 데 사용될 수 있다. 일부 구현예들에서, 캐리어(900)에는 시드층(901) 및 상호연결부들(902)을 형성하도록 패턴화된 금속층이 제공될 수 있다. 상호연결부들(902)은 복수의 상호연결부들(122)로부터의 상호연결부들 중 적어도 일부를 나타낼 수 있다. 상호연결부들(902)은 패드 상호연결부의 일부들을 나타내는 상호연결부를 포함할 수 있다.
[0064] 단계 2는 캐리어(900), 시드층(901) 및 상호연결부들(902) 위에 유전체 층(920)이 형성된 후의 상태를 예시한다. 유전체 층(920)을 형성하기 위해 증착 및/또는 적층 공정이 사용될 수 있다. 유전체 층(920)은 프리프레그 및/또는 폴리이미드를 포함할 수 있다. 유전체 층(920)은 포토이미징 가능한 유전체를 포함할 수 있다. 그러나, 서로 다른 구현예들은 유전체 층을 위해 서로 다른 재료들을 사용할 수 있다.
[0065] 단계 3은 유전체 층(920) 내에 복수의 캐비티들(910)이 형성된 후의 상태를 예시한다. 복수의 캐비티들(910)은 에칭 공정(예를 들어, 포토 에칭 공정) 또는 레이저 공정을 사용하여 형성될 수 있다.
[0066] 단계 4는 복수의 캐비티들(910) 내부 및 상부를 포함하여, 유전체 층(920) 내부 및 상부에 상호연결부들(912)이 형성된 후의 상태를 예시한다. 예를 들어, 비아, 패드 및/또는 트레이스들이 형성될 수 있다. 마스킹 공정, 도금 공정 및/또는 에칭 공정이 상호연결부들을 형성하는 데 사용될 수 있다.
[0067] 단계 5는 유전체 층(922)이 유전체 층(920) 및 상호연결부들(912) 위에 형성된 후의 상태를 예시한다. 유전체 층(922)을 형성하기 위해 증착 및/또는 적층 공정이 사용될 수 있다. 유전체 층(922)은 프리프레그 및/또는 폴리이미드를 포함할 수 있다. 유전체 층(922)은 포토-이미징 가능한 유전체를 포함할 수 있다. 그러나, 서로 다른 구현예들은 유전체 층을 위해 서로 다른 재료들을 사용할 수 있다.
[0068] 도 9b에 도시된 바와 같이, 단계 6은 유전체 층(922) 내에 복수의 캐비티들(930)이 형성된 후의 상태를 예시한다. 복수의 캐비티들(930)은 에칭 공정(예를 들어, 포토 에칭 공정) 또는 레이저 공정을 사용하여 형성될 수 있다.
[0069] 단계 7은 복수의 캐비티들(930) 내부 및 상부를 포함하여, 유전체 층(922) 내부 및 상부에 상호연결부들(914)이 형성된 후의 상태를 예시한다. 예를 들어, 비아 상호연결부, 패드 상호연결부 및/또는 트레이스 상호연결부들이 형성될 수 있다. 마스킹 공정, 도금 공정 및/또는 에칭 공정이 상호연결부들을 형성하는 데 사용될 수 있다. 복수의 상호연결부들(902), 복수의 상호연결부들(912) 및/또는 복수의 상호연결부들(914)은 복수의 상호연결부들(122)로 표현될 수 있다. 유전체 층(920) 및/또는 유전체 층(922)은 적어도 하나의 유전체 층(120)에 의해 표시될 수 있다. 적어도 하나의 유전체 층(120)은 포토-이미징 가능한 유전체를 포함할 수 있다. 적어도 하나의 유전체 층(120)은 프리프레그 및/또는 폴리이미드를 포함할 수 있다. 단계 5 내지 단계 7을 반복적으로 수행함으로써 추가적인 유전체 층들 및 상호연결부들이 형성될 수 있음에 유의해야 한다.
[0070] 단계 8은 마스크(956)가 적어도 하나의 유전체 층(120) 위에 형성된 후의 상태를 예시한다. 증착 및/또는 적층 공정은 적어도 하나의 유전체 층(120)의 표면 위에 마스크(956)를 형성하는 데 사용될 수 있다.
[0071] 단계 9는 복수의 상호연결부들(914) 위에 상호연결부 부분(946)이 형성된 후의 상태를 예시한다. 예를 들어, 상호연결부 부분(946)은 복수의 상호연결부들(914)(이는 복수의 상호연결부들(122)의 일부일 수 있고, 복수의 상호연결부들로 표현될 수 있다)로부터 패드 상호연결 위에 형성될 수 있다. 상호연결부 부분(946)은 돌출부를 나타낼 수 있다. 상호연결부 부분(946)과 패드 상호연결부의 조합은 돌출부를 갖는 패드 상호연결부를 형성할 수 있다. 도금 공정 및/또는 에칭 공정은 상호연결부 부분(946)을 형성하는 데 사용될 수 있다. 돌출부를 갖는 둘 이상의 패드 상호연결부가 형성될 수 있다. 상호연결부 부분(946)과 복수의 상호연결부들(914)로부터의 패드 상호연결 사이에 인터페이스(들)가 있을 수도 있고 없을 수도 있다.
[0072] 도 9c에 도시된 바와 같이, 단계 10은 마스크(956)가 제거된 후의 상태를 예시한다. 마스크(956)를 제거하기 위해 디커플링 공정이 사용될 수 있다.
[0073] 단계 11은 솔더 레지스트 층(126)이 적어도 하나의 유전체 층(120) 위에 형성된 후의 상태를 예시한다. 솔더 레지스트 층(126)을 형성하기 위해 증착 공정이 사용될 수 있다. 솔더 레지스트 층(126)은 돌출부를 갖는 패드 상호연결부의 두께와 같거나 더 큰 두께를 가질 수 있다. 솔더 레지스트 층(126)은, 예를 들어 도 2에 설명된 바와 같이, 솔더 레지스트 층(126)이 돌출부를 포함하는 패드 상호연결부의 제1 부분의 일부 위에 위치할 수 있도록 형성될 수 있다.
[0074] 단계 12는 캐리어(900)가 적어도 하나의 유전체 층(120) 및 시드층(901)으로부터 분리(예를 들어, 분리, 제거, 연마)되고, 시드층(901)의 일부들이 제거(예를 들어, 에칭)되어, 적어도 하나의 유전체 층(120), 복수의 상호연결부들(122) 및 솔더 레지스트 층(126)을 포함하는 기판(102)이 남아있는 후의 상태를 예시한다.
[0075] 단계 13은 마스크(954)가 적어도 하나의 유전체 층(120) 위에 형성된 후의 상태를 예시한다. 증착 및/또는 적층 공정은 적어도 하나의 유전체 층(120)의 표면 위에 마스크(954)를 형성하는 데 사용될 수 있다.
[0076] 도 9d에 도시된 바와 같이, 단계 14는 복수의 상호연결부들(902) 위에 상호연결부 부분(944)이 형성된 후의 상태를 예시한다. 예를 들어, 상호연결부(944)는 복수의 상호연결부들(902)(복수의 상호연결부들(122)의 일부일 수 있고/복수의 상호연결부들(122)로 표시될 수 있음)로부터의 패드 상호연결부 위에 형성될 수 있다. 상호연결부 부분(944)은 돌출부를 나타낼 수 있다. 상호연결부 부분(944)과 패드 상호연결부의 조합은 돌출부를 갖는 패드 상호연결을 형성할 수 있다. 도금 공정 및/또는 에칭 공정은 상호연결부 부분(944)을 형성하는 데 사용될 수 있다. 돌출부를 갖는 둘 이상의 패드 상호연결부가 형성될 수 있다. 상호연결부 부분(944)과 복수의 상호연결부들(902)로부터의 패드 상호연결부 사이에는 인터페이스(들)가 있을 수도 있고 없을 수도 있다.
[0077] 단계 15는 마스크(954)가 제거된 후의 상태를 도시한다. 마스크(954)를 제거하기 위해 디커플링 공정이 사용될 수 있다.
[0078] 단계 16은 솔더 레지스트 층(124)이 적어도 하나의 유전체 층(120) 위에 형성된 후의 상태를 예시한다. 솔더 레지스트 층(124)을 형성하기 위해 증착 공정이 사용될 수 있다. 솔더 레지스트 층(124)은 돌출부를 갖는 패드 상호연결부의 두께와 같거나 더 큰 두께를 가질 수 있다. 솔더 레지스트 층(124)은 예를 들어 도 2에 설명된 바와 같이, 솔더 레지스트 층(124)이 돌출부를 포함하는 패드 상호연결부의 제1 부분의 일부 위에 위치할 수 있도록 형성될 수 있다. 단계 16은 적어도 하나의 유전체 층(120), 패드 상호연결부(122a), 패드 상호연결부(122b), 솔더 레지스트 층(124) 및 솔더 레지스트 층(126)을 포함하는 기판을 예시할 수 있다.
[0079] 서로 다른 구현예들은 금속층(들)을 형성하기 위해 서로 다른 공정들을 사용할 수 있다. 일부 구현예들에서, 금속층(들)을 형성하기 위한 화학 기상 증착(CVD) 공정 및/또는 물리적 기상 증착(PVD) 공정이 사용된다. 예를 들어, 스퍼터링 공정, 스프레이 코팅 공정 및/또는 도금 공정이 금속층(들)을 형성하는 데 사용될 수 있다. 하나 이상의 상호연결부들을 형성하는 공정은 박리, 마스킹, 마스크 제거 및/또는 에칭을 포함할 수 있다.
기판 제조 방법의 예시적인 흐름도
[0080] 일부 구현예들에서, 기판의 제조는 여러 공정들을 포함한다. 도 10은 기판을 제공하거나 제조하기 위한 방법(1000)의 예시적인 흐름도를 예시한다. 일부 구현예들에서, 도 10의 방법(1000)은 도 1 내지 도 2의 기판(들)을 제공하거나 제조하는 데 사용될 수 있다. 예를 들어, 도 10의 방법(1000)은 기판(102)을 제조하는 데 사용될 수 있다.
[0081] 도 10의 방법(1000)은 기판을 제공하거나 제조하는 방법을 단순화 및/또는 명확화하기 위해 하나 이상의 공정들을 결합할 수 있다는 점에 유의해야 한다. 일부 구현예들에서, 공정들의 순서는 변경되거나 수정될 수 있다.
[0082] 방법은 (1005에서) 캐리어(예를 들어, 900)를 제공한다. 서로 다른 구현예들은 캐리어(900)에 대해 서로 다른 재료들을 사용할 수 있다. 캐리어(900)는 시드층(예를 들어, 901)을 포함할 수 있다. 시드층(901)은 금속(예를 들어, 구리)을 포함할 수 있다. 캐리어는 기판, 유리, 석영 및/또는 캐리어 테이프를 포함할 수 있다. 도 9a의 단계 1은 제공된 시드층을 갖는 캐리어의 일 예를 예시하고 설명한다.
[0083] 방법은 (1010에서) 캐리어(900) 및 시드층(901) 위에 상호연결부들을 형성 및 패턴화한다. 금속층은 상호연결부들을 형성하기 위해 패턴화될 수 있다. 도금 공정은 금속층 및 상호연결부들을 형성하는 데 사용될 수 있다. 일부 구현예들에서, 캐리어 및 시드층은 금속층을 포함할 수 있다. 금속층은 시드층 위에 위치하며, 금속층은 상호연결부들(예를 들어, 902)을 형성하도록 패턴화될 수 있다. 도 9a의 단계 1은 시드층 및 캐리어 위에 상호연결부들의 일 예를 예시하고 설명한다.
[0084] 방법은 (1015에서) 시드층(901), 캐리어(900) 및 상호연결부들(902) 위에 유전체 층(920)을 형성한다. 유전체 층(920)을 형성하기 위해 증착 및/또는 적층 공정이 사용될 수 있다. 유전체 층(920)은 프리프레그 및/또는 폴리이미드를 포함할 수 있다. 유전체 층(920)은 포토 이미지화 가능한 유전체를 포함할 수 있다. 유전체 층(920)을 형성하는 것은 유전체 층(920) 내에 복수의 캐비티들(예를 들어, 910)을 형성하는 것을 포함할 수도 있다. 복수의 캐비티들은 에칭 공정(예를 들어, 포토 에칭) 또는 레이저 공정을 사용하여 형성될 수 있다. 도 9a의 단계 2 내지 단계 3은 유전체 층 및 유전체 층 내의 캐비티들을 형성하는 일 예를 예시하고 설명한다.
[0085] 방법은 (1020에서) 유전체 층 내 및 유전체 층 위에 상호연결부들을 형성한다. 예를 들어, 상호연결부들(912)은 유전체 층(920) 내부 및 유전체 층(920) 위에 형성될 수 있다. 도금 공정이 상호연결부들을 형성하는 데 사용될 수 있다. 상호연결부들을 형성하는 것은 유전체 층 위 및/또는 유전체 층 내에 패턴화된 금속층을 제공하는 것을 포함할 수 있다. 상호연결부들을 형성하는 것은 유전체 층의 캐비티들에 상호연결부들을 형성하는 것을 더 포함할 수 있다. 도 9a의 단계 4는 유전체 층 내 및/또는 유전체 층 위에 상호연결부들을 형성하는 일 예를 예시하고 설명한다.
[0086] 방법은 (1025에서) 유전체 층(920) 및 상호연결부들(912) 위에 유전체 층(922)을 형성한다. 유전체 층(922)을 형성하기 위해 증착 및/또는 적층 공정이 사용될 수 있다. 유전체 층(922)은 프리프레그 및/또는 폴리이미드를 포함할 수 있다. 유전체 층(922)은 포토 이미지화 가능한 유전체를 포함할 수 있다. 유전체 층(922)을 형성하는 것은 유전체 층(922) 내에 복수의 캐비티들(예를 들어, 930)을 형성하는 것을 더 포함할 수 있다. 복수의 캐비티들은 에칭 공정(예를 들어, 포토 에칭) 또는 레이저 공정을 사용하여 형성될 수 있다. 도 9a 내지 도 9b의 단계 5 내지 단계 6은 유전체 층 및 유전체 층 내의 캐비티들을 형성하는 일 예를 예시하고 설명한다.
[0087] 방법은 (1030에서) 유전체 층 내 및 유전체 층 위에 상호연결부들을 형성한다. 예를 들어, 상호연결부들(914)은 유전체 층(922) 내 및 유전체 층(922) 위에 형성될 수 있다. 도금 공정이 상호연결부들을 형성하는 데 사용될 수 있다. 상호연결부들의 형성은 유전체 층 위 및/또는 유전체 층 내에 패턴화된 금속층을 제공하는 것을 포함할 수 있다. 상호연결부들을 형성하는 것은 유전체 층의 캐비티들에 상호연결부들을 형성하는 것을 더 포함할 수 있다. 도 9b의 단계 7은 유전체 층 내 및/또는 유전체 층 위에 상호연결부들을 형성하는 일 예를 예시하고 설명한다.
[0088] 방법은 또한 (1030에서) 적어도 하나의 유전체 층의 제2 표면 위에 돌출부를 포함하는 패드 상호연결부들을 형성할 수도 있다. 예를 들어, 방법은 제1 부분 및 제2 부분을 포함하는 패드 상호연결부를 형성할 수 있는데, 여기서 제1 부분은 제1 폭을 포함하고, 제2 부분은 제1 폭보다 작은 제2 폭을 포함한다. 돌출부를 포함하는 패드 상호연결부를 형성하는 것은 유전체 층 위에 마스크를 형성하고 패드 상호연결부 위에 상호연결부 부분을 형성하는 것을 포함할 수 있다. 상호연결부 부분은 패드 상호연결부의 일부가 될 수 있다. 상호 연결부 부분이 형성되면, 마스크가 제거되어 패드 상호 연결부가 돌출부를 갖는 상태로 남을 수 있다. 도 9b 및 도 9c의 단계 8 내지 단계 10은 돌출부들을 갖는 패드 상호연결부들을 형성하는 일 예를 예시하고 설명한다.
[0089] 일부 구현예들에서, 방법은 (1030에서) 적어도 하나의 유전체 층(120)의 제2 표면 위에 솔더 레지스트 층(예를 들어, 126)을 형성할 수도 있다. 솔더 레지스트 층은 돌출부를 포함하는 패드 상호연결부의 제1 부분의 일부 위에 형성될 수 있다. 솔더 레지스트 층을 형성하기 위해 증착 공정이 사용될 수 있다. 도 9c의 단계 11은 솔더 레지스트 층을 형성하는 일 예를 예시하고 설명한다.
[0090] 방법은 (1035에서) 캐리어(예를 들어, 900)를 시드층(예를 들어, 901)으로부터 분리한다. 캐리어(900)는 분리 및/또는 접지될 수 있다. 방법은 또한 (1035에서) 시드층(예를 들어, 901)의 일부들을 제거할 수도 있다. 에칭 공정은 시드층(901)의 일부들을 제거하기 위해 사용될 수 있다. 도 9c의 단계 12는 캐리어 분리와 시드층 제거의 일 예를 예시하고 설명한다.
[0091] 방법은 (1040에서) 적어도 하나의 유전체 층의 제1 표면 위에 돌출부를 포함하는 패드 상호연결부들을 형성한다. 예를 들어, 방법은 제1 부분 및 제2 부분을 포함하는 패드 상호연결부를 형성할 수 있는데, 여기서 제1 부분은 제1 폭을 포함하고, 제2 부분은 제1 폭보다 작은 제2 폭을 포함한다. 돌출부를 포함하는 패드 상호연결부를 형성하는 것은 유전체 층 위에 마스크를 형성하고 패드 상호연결부 위에 상호연결부 부분을 형성하는 것을 포함할 수 있다. 상호연결부 부분은 패드 상호연결부의 일부가 될 수 있다. 상호 연결부 부분이 형성되면, 마스크가 제거되어 패드 상호 연결부가 돌출부를 갖는 상태로 남을 수 있다. 도 9c 및 도 9d의 단계 13 내지 단계 15는 돌출부들을 갖는 패드 상호연결부들을 형성하는 일 예를 예시하고 설명한다.
[0092] 일부 구현예들에서, 방법은 적어도 하나의 유전체 층(120)의 제1 표면 위에 솔더 레지스트 층(예를 들어, 124)을 형성할 수 있다. 솔더 레지스트 층은 돌출부를 포함하는 패드 상호연결부의 제1 부분의 일부 위에 형성될 수 있다. 솔더 레지스트 층을 형성하기 위해 증착 공정이 사용될 수 있다. 도 9d의 단계 16은 솔더 레지스트 층을 형성하는 일 예를 예시하고 설명한다.
[0093] 서로 다른 구현예들은 금속층(들)을 형성하기 위해 서로 다른 공정들을 사용할 수 있다. 일부 구현예들에서, 금속층(들)을 형성하기 위한 화학 기상 증착(CVD) 공정 및/또는 물리적 기상 증착(PVD) 공정이 사용된다. 예를 들어, 스퍼터링 공정, 스프레이 코팅 공정 및/또는 도금 공정이 금속층(들)을 형성하는 데 사용될 수 있다. 하나 이상의 상호연결부들을 형성하는 공정은 박리, 마스킹, 마스크 제거 및/또는 에칭을 포함할 수 있다.
기판 제조를 위한 예시적인 시퀀스
[0094] 일부 구현예들에서, 기판의 제조는 여러 공정들을 포함한다. 도 11a 내지 도 11e는 기판을 제공하거나 제조하기 위한 예시적인 시퀀스를 예시한다. 일부 구현예들에서, 도 11a 내지 도 11e의 시퀀스는 기판(302)을 제공하거나 제조하는 데 사용될 수 있다. 그러나, 도 11a 내지 도 11e의 공정은 본 개시에 설명된 기판들 중 임의의 기판을 제조하는 데 사용될 수 있다.
[0095] 도 11a 내지 도 11e의 시퀀스는 기판을 제공하거나 제조하는 시퀀스를 단순화 및/또는 명확화하기 위해 하나 이상의 단계들을 결합할 수 있다는 점에 유의해야 한다. 일부 구현예들에서, 공정들의 순서는 변경되거나 수정될 수 있다. 일부 구현예들에서, 공정들 중 하나 이상은 본 개시의 범위를 벗어나지 않고 대체되거나 치환될 수 있다.
[0096] 도 11a에 도시된 바와 같이, 단계 1은 코어층(301)이 제공된 후의 상태를 예시한다. 제1 시드층(도시되지 않음)은 코어층(301)의 제1 표면(예를 들어, 최상부 표면) 위에 위치할 수 있고, 제2 시드층(도시되지 않음)은 코어층(301)의 제2 표면(예를 들어, 저부 표면) 위에 위치할 수 있다. 시드층은 금속층(예를 들어, 구리층)을 포함할 수 있다. 시드층이 존재할 때, 상호연결부들 및/또는 유전체 층들이 코어층(301) 및 시드층(들) 위에 형성될 수 있다.
[0097] 단계 2는 코어층(301) 내에 복수의 캐비티들(1111)이 형성된 후의 상태를 예시한다. 레이저 공정(예를 들어, 레이저 어블레이션)은 코어층(301)의 두께를 통해 연장되는 적어도 하나의 캐비티를 형성하는 데 사용될 수 있다. 복수의 캐비티들(1111)은 코어층(301)의 제1 표면 및 제2 표면을 통해 형성될 수 있다.
[0098] 단계 3은 복수의 코어 상호연결부들(312)이 복수의 캐비티들(1111)에 형성된 후의 상태를 예시한다. 또한, 단계 3은 복수의 상호연결부들(1112)이 코어층(301)의 제1 표면 위에 형성되고, 복수의 상호연결부들(1114)이 코어층(301)의 제2 표면 위에 형성된 후의 상태를 예시한다. 코어 상호연결부들(312)을 형성하기 위해 도금 공정이 사용될 수 있다. 도금 공정 및 에칭 공정은 상호연결부들(1112 및/또는 1114)을 형성하는 데 사용될 수 있다. 상호연결부들(1112 및/또는 1114) 중 일부는 코어 상호연결부들(312)에 결합될 수 있다.
[0099] 단계 4는 유전체 층(1120)이 코어층(301)의 제1 표면 및 복수의 상호연결부들(1112) 위에 형성된 후의 상태를 예시한다. 또한, 단계 4는 유전체 층(1140)이 코어층(301)의 제2 표면 및 복수의 상호연결부들(1114) 위에 형성된 후의 상태를 예시한다. 유전체 층(1120) 및 유전체 층(1140)을 형성하기 위해 증착 및/또는 적층 공정이 사용될 수 있다. 유전체 층(1120) 및/또는 유전체 층(1140)은 폴리이미드를 포함할 수 있다. 유전체 층(1120) 및/또는 유전체 층(1140)은 포토 이미지화 가능한 유전체를 포함할 수 있다. 그러나, 서로 다른 구현예들은 유전체 층을 위해 서로 다른 재료들을 사용할 수 있다.
[0100] 단계 5는 유전체 층(1120) 내에 복수의 캐비티들(1121)이 형성되고, 유전체 층(1140) 내에 복수의 캐비티들(1141)이 형성된 후의 상태를 예시한다. 복수의 캐비티들(1121) 및/또는 복수의 캐비티들(1141)은 에칭 공정(예를 들어, 포토 에칭 공정) 또는 레이저 공정을 사용하여 형성될 수 있다.
[0101] 도 11b에 도시된 바와 같이, 단계 6은 복수의 상호연결부들(1122)이 유전체 층(1120) 위에 형성되고, 복수의 상호연결부들(1144)이 유전체 층(1140) 위에 형성된 이후의 상태를 예시한다. 도금 공정 및 에칭 공정은 복수의 상호연결부들(1122) 및/또는 복수의 상호연결부들(1144)을 형성하는 데 사용될 수 있다.
[0102] 단계 7은 유전체 층(1160)이 유전체 층(1120) 및 복수의 상호연결부들(1122) 위에 형성된 후의 상태를 예시한다. 또한, 단계 7은 유전체 층(1140) 및 복수의 상호연결부들(1144) 위에 유전체 층(1180)이 형성된 후의 상태를 예시한다. 증착 및/또는 적층 공정은 유전체 층(1160) 및 유전체 층(1180)을 형성하는 데 사용될 수 있다. 유전체 층(1160) 및/또는 유전체 층(1180)은 폴리이미드를 포함할 수 있다. 유전체 층(1160) 및/또는 유전체 층(1180)은 포토 이미지화 가능한 유전체를 포함할 수 있다. 그러나, 서로 다른 구현예들은 유전체 층을 위해 서로 다른 재료들을 사용할 수 있다.
[0103] 단계 8은 유전체 층(1160) 내에 복수의 캐비티들(1161)이 형성되고, 유전체 층(1180) 내에 복수의 캐비티들(1181)이 형성된 후의 상태를 예시한다. 복수의 캐비티들(1161) 및/또는 복수의 캐비티들(1181)은 에칭 공정(예를 들어, 포토 에칭 공정) 또는 레이저 공정을 사용하여 형성될 수 있다.
[0104] 도 11c에 도시된 바와 같이, 단계 9는 복수의 상호연결부들(1162)이 유전체 층(1160) 위에 형성되고, 복수의 상호연결부들(1184)이 유전체 층(1180) 위에 형성된 후의 상태를 예시한다. 도금 공정 및 에칭 공정은 복수의 상호연결부들(1162) 및/또는 복수의 상호연결부들(1184)을 형성하는 데 사용될 수 있다. 유전체 층(1120) 및/또는 유전체 층(1160)은 적어도 하나의 유전체 층(320)으로 표시될 수 있다. 복수의 상호연결부들(1112), 복수의 상호연결부들(1122) 및/또는 복수의 상호연결부들(1162)은 복수의 상호연결부들(322)로 표현될 수 있다. 유전체 층(1140) 및/또는 유전체 층(1180)은 적어도 하나의 유전체 층(340)으로 표현될 수 있다. 복수의 상호연결부들(1114), 복수의 상호연결부들(1144) 및/또는 복수의 상호연결부들(1184)은 복수의 상호연결부들(342)로 표현될 수 있다.
[0105] 단계 10은 마스크(1194)가 기판(302)의 제1 표면 위에 형성되고, 마스크(1196)가 기판(302)의 제2 표면 위에 형성된 후의 상태를 예시한다. 마스크(1194)는 적어도 하나의 유전체 층(320) 위에 형성될 수 있다. 마스크(1196)는 적어도 하나의 유전체 층(340) 위에 형성될 수 있다. 증착 공정은 마스크(1194) 및 마스크(1196)를 형성하는 데 사용될 수 있다.
[0106] 도 11d에 도시된 바와 같이, 단계 11은 복수의 상호연결부들(322) 위에 상호연결부 부분들(1164)이 형성된 후의 상태를 예시한다. 상호연결부 부분들(1164)은 복수의 상호연결부들(322)로부터 패드 상호연결부들 중 적어도 일부 위에 형성될 수 있다. 상호연결부 부분들(1164)은 돌출부들을 나타낼 수 있다. 패드 상호연결부들과 결합된 상호연결부 부분들(1164)은 기판(302)의 제1 표면 위에 돌출부를 갖는 패드 상호연결부를 형성 및/또는 규정할 수 있다. 예를 들어, 상호 연결부 부분들(1164)과 패드 상호 연결부들의 조합은 제1 부분 및 제2 부분을 포함하는 패드 상호연결부를 형성 및/또는 규정할 수 있다. 도금 공정 및/또는 에칭 공정은 상호연결부 부분들을 형성하는 데 사용될 수 있다.
[0107] 단계 11은 또한 복수의 상호연결부들(342) 위에 상호연결부 부분들(1186)이 형성된 후의 상태를 예시한다. 상호연결부 부분들(1186)은 복수의 상호연결부들(342)로부터 패드 상호연결부들 중 적어도 일부 위에 형성될 수 있다. 상호연결부 부분들(1186)은 돌출부들을 나타낼 수 있다. 패드 상호연결부들과 결합된 상호연결부 부분들(1186)은 기판(302)의 제2 표면 위에 돌출부를 갖는 패드 상호연결부를 형성 및/또는 규정할 수 있다. 예를 들어, 상호연결부 부분들(1186)과 패드 상호연결부들의 조합은 제1 부분 및 제2 부분을 포함하는 패드 상호연결부를 형성 및/또는 규정할 수 있다. 도금 공정 및/또는 에칭 공정은 상호연결부 부분들을 형성하는 데 사용될 수 있다.
[0108] 단계 12는 마스크(1194) 및 마스크(1196)가 제거된 후의 상태를 예시한다. 마스크(1194)는 적어도 하나의 유전체 층(320)으로부터 분리될 수 있고, 적어도 패드 상호연결부(322a)를 남길 수 있다. 마스크(1196)는 적어도 하나의 유전체 층(340)으로부터 분리될 수 있고, 적어도 패드 상호연결부(342a)를 남길 수 있다.
[0109] 단계 13은 솔더 레지스트 층(124)이 적어도 하나의 유전체 층(320) 위에 형성되고, 솔더 레지스트 층(126)이 적어도 하나의 유전체 층(340) 위에 형성된 후의 상태를 예시한다. 솔더 레지스트 층(124) 및 솔더 레지스트 층(126)을 형성하기 위해 증착 공정이 사용될 수 있다. 솔더 레지스트 층(124)은 예를 들어 도 4에 설명된 바와 같이, 솔더 레지스트 층(124)이 돌출부를 포함하는 패드 상호연결부의 제1 부분의 일부 위에 위치할 수 있도록 형성될 수 있다. 솔더 레지스트 층(126)은, 예를 들어 도 4에 설명된 바와 같이, 솔더 레지스트 층(126)이 돌출부를 포함하는 패드 상호연결부의 제1 부분의 일부 위에 위치할 수 있도록 형성될 수 있다. 일부 구현예들에서, 솔더 레지스트 층은 적어도 하나의 유전체 층(320) 및/또는 적어도 하나의 유전체 층(340) 위에 형성되지 않거나 하나만 형성될 수 있다. 솔더 레지스트 층(124) 및 솔더 레지스트 층(126)은 기판(302)의 일부로 간주될 수 있다.
[0110] 서로 다른 구현예들은 금속층(들)을 형성하기 위해 서로 다른 공정들을 사용할 수 있다. 일부 구현예들에서, 금속층(들)을 형성하기 위한 화학 기상 증착(CVD) 공정 및/또는 물리적 기상 증착(PVD) 공정이 사용된다. 예를 들어, 스퍼터링 공정, 스프레이 코팅 공정 및/또는 도금 공정이 금속층(들)을 형성하는 데 사용될 수 있다. 하나 이상의 상호연결부들을 형성하는 공정은 박리, 마스킹, 마스크 제거 및/또는 에칭을 포함할 수 있다.
기판 제조 방법의 예시적인 흐름도
[0111] 일부 구현예들에서, 기판의 제조는 여러 공정들을 포함한다. 도 12는 기판을 제공하거나 제조하기 위한 방법(1200)의 예시적인 흐름도를 예시한다. 일부 구현예들에서, 도 12의 방법(1200)은 도 3 내지 도 4의 기판(들)을 제공하거나 제조하기 위해 사용될 수 있다. 예를 들어, 도 12의 방법(1200)은 기판(302)을 제조하는 데 사용될 수 있다.
[0112] 도 12의 방법(1200)은 기판을 제공하거나 제조하는 방법을 단순화 및/또는 명확화하기 위해 하나 이상의 공정들을 결합할 수 있음에 유의해야 한다. 일부 구현예들에서, 공정들의 순서는 변경되거나 수정될 수 있다.
[0113] 방법은 (1205에서) 코어층(예를 들어, 301)을 제공한다. 서로 다른 구현예들은 코어층(301)에 대해 서로 다른 재료들을 사용할 수 있다. 일부 구현예들에서, 제1 시드층(도시되지 않음)은 코어층(301)의 제1 표면(예를 들어, 최상부 표면) 위에 위치할 수 있고, 제2 시드층(예를 들어, 도시되지 않음)은 코어층(301)의 제2 표면(예를 들어, 저부 표면) 위에 위치할 수 있다. 시드층은 금속층(예를 들어, 구리층)을 포함할 수 있다. 도 11a의 단계 1은 제공된 코어층의 일 예를 예시하고 설명한다.
[0114] 방법은 (1210에서) 코어층(예를 들어, 301) 내에 캐비티들(예를 들어, 1111)을 형성한다. 레이저 공정(예를 들어, 레이저 어블레이션)은 코어층(301)의 두께를 통해 연장되는 적어도 하나의 캐비티를 형성하는 데 사용될 수 있다. 캐비티들(1111)은 코어층(301)의 제1 표면 및 제2 표면을 통해 형성될 수 있다. 도 11a의 단계 2는 코어층에 캐비티들을 형성하는 일 예를 예시하고 설명한다.
[0115] 방법은 (1215에서) 복수의 상호연결부들을 형성하기 위해 코어층 내 및 코어층 위에 금속층(들)을 형성 및 패턴화한다. 예를 들어, 복수의 코어 상호연결부들(312)은 복수의 캐비티들(1111) 내에 형성될 수 있다. 복수의 상호연결부들(1112)은 코어층(301)의 제1 표면 위에 형성될 수 있고, 복수의 상호연결부들(1114)은 코어층(301)의 제2 표면 위에 형성될 수 있다. 도금 공정 및 에칭 공정은 상호연결부들(1112 및/또는 1114)을 형성하는 데 사용될 수 있다. 도 11a의 단계 3은 상호연결부들을 형성하는 일 예를 예시하고 설명한다.
[0116] 방법은 (1220에서) 코어층 위에 유전체 층들을 형성한다. 예를 들어, 유전체 층(1120)은 코어층(301)의 제1 표면 및 복수의 상호연결부들(1112) 위에 형성될 수 있다. 유전체 층(1140)은 코어층(301)의 제2 표면 및 복수의 상호연결부들(1114) 위에 형성될 수 있다. 유전체 층(1120) 및 유전체 층(1140)을 형성하기 위해 증착 및/또는 적층 공정이 사용될 수 있다. 유전체 층(1120) 및/또는 유전체 층(1140)은 폴리이미드를 포함할 수 있다. 그러나, 서로 다른 구현예들은 유전체 층을 위해 서로 다른 재료들을 사용할 수 있다. 도 11a의 단계 4는 유전체 층들을 형성하는 일 예를 예시하고 설명한다.
[0117] 방법은 (1225에서) 유전체 층들 내 및/또는 유전체 층들 위에 상호연결부들을 형성한다. 상호연결부들을 형성하는 것은 유전체 층들 내에 캐비티들을 형성하는 것을 포함할 수 있다. 예를 들어, 복수의 캐비티들(1121)이 유전체 층(1120) 내에 형성될 수 있고, 복수의 캐비티들(1141)이 유전체 층(1140) 내에 형성될 수 있다. 복수의 캐비티들(1121) 및/또는 복수의 캐비티들(1141)은 에칭 공정(예를 들어, 포토 에칭 공정) 또는 레이저 공정을 사용하여 형성될 수 있다. 복수의 상호연결부들을 형성하는 것은 유전체 층(1120) 위에 복수의 상호연결부들(1122)을 형성하고, 유전체 층(1140) 위에 복수의 상호연결부들(1144)을 형성하는 것을 포함할 수 있다. 도금 공정 및 에칭 공정은 복수의 상호연결부들(1122) 및/또는 복수의 상호연결부들(1144)을 형성하는 데 사용될 수 있다. 도 11a 내지 도 11b의 단계 5 내지 단계 6은 캐비티들 및 상호연결부들을 형성하는 일 예를 예시하고 설명한다.
[0118] 방법은 (1230에서) 유전체 층들 및 상호연결부들 위에 추가적인 유전체 층들(예를 들어, 1160, 1180)을 형성한다. 예를 들어, 유전체 층(1160)은 유전체 층(1120) 및 복수의 상호연결부들(1122) 위에 형성될 수 있다. 유전체 층(1180)은 유전체 층(1140) 및 복수의 상호연결부들(1144) 위에 형성될 수 있다. 유전체 층(1160) 및 유전체 층(1180)을 형성하는 데 증착 및/또는 적층 공정이 사용될 수 있다. 유전체 층(1160) 및/또는 유전체 층(1180)은 폴리이미드를 포함할 수 있다. 그러나, 서로 다른 구현예들은 유전체 층을 위해 서로 다른 재료들을 사용할 수 있다. 도 11b의 단계 7은 유전체 층들을 형성하는 일 예를 예시하고 설명한다.
[0119] 방법은 (1235에서) 유전체 층들 내 및/또는 유전체 층들 위에 상호연결부들을 형성한다. 상호연결부들을 형성하는 것은 유전체 층들 내에 캐비티들을 형성하는 것을 포함할 수 있다. 예를 들어, 복수의 캐비티들(1161)이 유전체 층(1160) 내에 형성될 수 있고, 복수의 캐비티들(1181)이 유전체 층(1180) 내에 형성될 수 있다. 복수의 캐비티들(1161) 및/또는 복수의 캐비티들(1181)은 에칭 공정(예를 들어, 포토 에칭 공정) 또는 레이저 공정을 사용하여 형성될 수 있다. 복수의 상호연결부들(1162)은 유전체 층(1160) 위에 형성될 수 있고, 복수의 상호연결부들(1184)은 유전체 층(1180) 위에 형성될 수 있다. 복수의 상호연결부들(1162) 및/또는 복수의 상호연결부들(1184)을 형성하기 위해 마스킹 공정, 도금 공정 및 에칭 공정이 사용될 수 있다. 상호연결부 부분들(1164)은 복수의 상호연결부들(322) 위에 형성될 수 있다. 상호연결부 부분들(1186)은 복수의 상호연결부들(342) 위에 형성된다.
[0120] 유전체 층(1120) 및/또는 유전체 층(1160)은 적어도 하나의 유전체 층(320)으로 표현될 수 있다. 복수의 상호연결부들(1112), 복수의 상호연결부들(1122), 복수의 상호연결부들(1162) 및/또는 상호연결부 부분들(1164)은 복수의 상호연결부들(322)로 표현될 수 있다. 복수의 상호연결부들(322)은 패드 상호연결부(322a)를 포함한다. 패드 상호연결부(322a)는 기판(302)의 제1 표면 위에 위치할 수 있다. 패드 상호연결부(322a)는 제1 부분 및 제1 부분에 결합된 제2 부분을 포함한다. 제1 부분은 제1 폭을 포함하고, 제2 부분은 제2 폭을 포함한다. 제2 폭은 제1 폭보다 작다. 유전체 층(1140) 및/또는 유전체 층(1180)은 적어도 하나의 유전체 층(340)으로 표현될 수 있다. 복수의 상호연결부들(1114), 복수의 상호연결부들(1144), 복수의 상호연결부들(1184) 및/또는 상호연결부 부분들(1186)은 복수의 상호연결부들(342)로 표현될 수 있다. 복수의 상호연결부들(342)은 패드 상호연결부(342a)를 포함한다. 패드 상호연결부(342a)는 기판(302)의 제2 표면 위에 위치할 수 있다. 패드 상호연결부(342a)는 제1 부분 및 제1 부분에 결합된 제2 부분을 포함한다. 제1 부분은 제1 폭을 포함하고, 제2 부분은 제2 폭을 포함한다. 제2 폭은 제1 폭보다 작다. 도 11b 내지 도 11d의 단계 8 내지 단계 12는 캐비티들 및 상호연결부들을 형성하는 일 예를 예시하고 설명하는데, 여기서 상호연결부들 중 적어도 일부는 돌출부를 갖는 패드 상호연결부를 포함한다.
[0121] 일부 구현예들에서, 방법은 기판(예를 들어, 302) 위에 솔더 레지스트 층들(예를 들어, 124, 126)을 형성할 수 있다. 솔더 레지스트 층(예를 들어, 124, 126)은, 예를 들어 도 4에 설명된 바와 같이, 돌출부를 포함하는 패드 상호연결부의 제1 부분의 일부 위에 위치할 수 있도록 형성될 수 있다. 도 11e의 단계 13은 솔더 레지스트 층들을 형성하는 일 예를 예시하고 설명한다.
[0122] 서로 다른 구현예들은 금속층(들)을 형성하기 위해 서로 다른 공정들을 사용할 수 있다. 일부 구현예들에서, 금속층(들)을 형성하기 위한 화학 기상 증착(CVD) 공정 및/또는 물리적 기상 증착(PVD) 공정이 사용된다. 예를 들어, 스퍼터링 공정, 스프레이 코팅 공정 및/또는 도금 공정이 금속층(들)을 형성하는 데 사용될 수 있다. 하나 이상의 상호연결부들을 형성하는 공정은 박리, 마스킹, 마스크 제거 및/또는 에칭을 포함할 수 있다.
돌출부를 포함하는 패드 상호연결부를 갖는 기판을 포함하는 패키지를 제조하는 예시적인 시퀀스
[0123] 일부 구현예들에서, 패키지 제조는 몇몇 공정들을 포함한다. 도 13a 내지 도 13b는 상호연결부들을 갖는 기판을 포함하는 패키지를 제공하거나 제조하기 위한 예시적인 시퀀스를 예시한다. 일부 구현예들에서, 도 13a 내지 도 13b의 시퀀스는 패키지(100)를 제공하거나 제조하는 데 사용될 수 있다. 그러나, 도 13a 내지 도 13b의 공정은 본 개시에 설명된 패키지들 중 임의의 패키지를 제조하는 데 사용될 수 있다.
[0124] 도 13a 내지 도 13b의 시퀀스는 패키지를 제공하거나 제조하기 위한 시퀀스를 단순화 및/또는 명확화하기 위해 하나 이상의 단계들을 결합할 수 있음에 유의해야 한다. 일부 구현예들에서, 공정들의 순서는 변경되거나 수정될 수 있다. 일부 구현예들에서, 하나 이상의 공정들은 본 개시의 범위를 벗어나지 않고 대체되거나 치환될 수 있다.
[0125] 도 13a에 도시된 바와 같이, 단계 1은 기판(102)이 제공된 후의 상태를 예시한다. 기판(102)은 적어도 하나의 유전체 층(120), 복수의 상호연결부들(122), 솔더 레지스트 층(124) 및 솔더 레지스트 층(126)을 포함한다.
[0126] 도 2에서 언급된 바와 같이, 복수의 상호연결부들(122)은 패드 상호연결부(122a) 및 패드 상호연결부(122b)를 포함할 수 있다. 서로 다른 구현예들은 서로 다른 수의 금속층들을 갖는 서로 다른 기판들을 사용할 수 있다. 기판(102)은 도 9a 내지 도 9d에 설명된 바와 같은 방법을 사용하여 제조될 수 있다.
[0127] 단계 2는 복수의 솔더 상호연결부들(140)을 통해 통합 디바이스(104)가 기판(102)에 결합된 후의 상태를 예시한다. 통합 디바이스(104)를 기판(102)에 결합시키기 위해 솔더 리플로우 공정이 사용될 수 있다. 통합 디바이스(104)는 기판(102)의 제1 표면(예를 들어, 최상부 표면)에 결합될 수 있다. 도 2는 통합 디바이스(104)가 기판(102)에 결합될 수 있는 방법의 일 예를 예시한다. 서로 다른 구현예들은 서로 다른 구성요소들 및/또는 디바이스들을 기판(102)에 결합시킬 수 있다.
[0128] 단계 3은 캡슐화 층(108)이 기판(102)의 제1 표면 위에 제공(예를 들어, 형성)된 후의 상태를 예시한다. 캡슐화 층(108)은 통합 디바이스(104)를 캡슐화할 수 있다. 캡슐화 층(108)은 몰드, 수지 및/또는 에폭시를 포함할 수 있다. 압축 성형 공정, 트랜스퍼 성형 공정, 또는 액체 성형 공정이 캡슐화 층(108)을 형성하는 데 사용될 수 있다. 캡슐화 층(108)은 포토 에칭이 가능할 수 있다. 캡슐화 층(108)은 캡슐화를 위한 수단일 수 있다.
[0129] 도 13b에 도시된 바와 같이, 단계 4는 캡슐화 층(108)의 표면 및 기판(102)의 측면 표면 위에 금속층(109)이 형성된 후의 상태를 예시한다. 금속층(109)은 전자기 간섭(EMI) 차폐부로서 구성될 수 있다. 금속층(109)은 접지에 결합되도록 구성될 수 있다. 금속층(109)은 기판(102)의 복수의 상호연결부들(122)로부터의 상호연결부에 결합될 수 있다. 금속층을 형성하기 위해 스퍼터링 공정이 사용될 수 있다.
[0130] 단계 5는 복수의 솔더 상호연결부들(130)이 기판(102)에 결합된 후의 상태를 나타낸다. 복수의 솔더 상호연결부들(130)을 기판(102)에 결합시키기 위해 솔더 리플로우 공정이 사용될 수 있다. 복수의 솔더 상호연결부들(130)은 복수의 상호연결부들(122)에 결합될 수 있다.
[0131] 본 개시에 설명된 패키지들(예를 들어, 100)은 한 번에 하나씩 제조될 수도 있고, 또는 하나 이상의 웨이퍼들의 일부로서 함께 제조된 후 개별 패키지들로 단일화될 수도 있다.
돌출부를 포함하는 패드 상호연결부를 갖는 기판을 포함하는 패키지를 제조하기 위한 예시적인 시퀀스
[0132] 일부 구현예들에서, 패키지 제조는 몇몇 공정들을 포함한다. 도 14a 내지 도 14b는 상호연결부들을 갖는 기판을 포함하는 패키지를 제공하거나 제조하기 위한 예시적인 시퀀스를 예시한다. 일부 구현예들에서, 도 14a 내지 도 14b의 시퀀스는 패키지(300)를 제공하거나 제조하는 데 사용될 수 있다. 그러나, 도 14a 내지 도 14b의 공정은 본 개시에 설명된 패키지들 중 임의의 패키지를 제조하는 데 사용될 수 있다.
[0133] 도 14a 내지 도 14b의 시퀀스는 패키지를 제공하거나 제조하기 위한 시퀀스를 단순화 및/또는 명확화하기 위해 하나 이상의 단계들을 결합할 수 있음에 유의해야 한다. 일부 구현예들에서, 공정들의 순서는 변경되거나 수정될 수 있다. 일부 구현예들에서, 공정들 중 하나 이상은 본 개시의 범위를 벗어나지 않고 대체되거나 치환될 수 있다.
[0134] 도 14에 도시된 바와 같이, 단계 1은 기판(302)이 제공된 후의 상태를 예시한다. 기판(302)은 코어층(301), 적어도 하나의 유전체 층(320), 적어도 하나의 유전체 층(340), 복수의 코어 상호연결부들(312), 복수의 상호연결부들(322), 복수의 상호연결부들(342), 솔더 레지스트 층(124) 및 솔더 레지스트 층(126)을 포함한다. 기판(302)은 제1 표면(예를 들어, 최상부 표면) 및 제2 표면(예를 들어, 저부 표면)을 포함할 수 있다. 솔더 레지스트 층(124)은 기판(302)의 제1 표면 위에 위치할 수 있다. 솔더 레지스트 층(126)은 기판(302)의 제2 표면 위에 위치할 수 있다. 복수의 상호연결부들(322)은 패드 상호연결부(322a)를 포함한다. 복수의 상호연결부들(342)은 패드 상호연결부(342a)를 포함한다. 서로 다른 구현예들은 서로 다른 수의 금속층들을 갖는 서로 다른 기판들을 사용할 수 있다. 기판(302)은 도 11a 내지 도 11e에 설명된 방법을 사용하여 제조될 수 있다.
[0135] 단계 2는 복수의 솔더 상호연결부들(140)을 통해 통합 디바이스(104)가 기판(302)에 결합된 후의 상태를 예시한다. 통합 디바이스(104)를 기판(302)에 결합시키기 위해 솔더 리플로우 공정이 사용될 수 있다. 통합 디바이스(104)는 기판(302)의 제1 표면(예를 들어, 최상부 표면)에 결합될 수 있다. 도 4는 통합 디바이스(104)가 기판(302)에 결합될 수 있는 방법의 일 예를 예시한다. 서로 다른 구현예들은 서로 다른 구성요소들 및/또는 디바이스들을 기판(302)에 결합시킬 수 있다.
[0136] 단계 3은 캡슐화 층(108)이 기판(302)의 제1 표면 위에 제공(예를 들어, 형성)된 후의 상태를 예시한다. 캡슐화 층(108)은 통합 디바이스(104)를 캡슐화할 수 있다. 캡슐화 층(108)은 몰드, 수지 및/또는 에폭시를 포함할 수 있다. 압축 성형 공정, 트랜스퍼 성형 공정, 또는 액체 성형 공정이 캡슐화 층(108)을 형성하는 데 사용될 수 있다. 캡슐화 층(108)은 포토 에칭이 가능할 수 있다. 캡슐화 층(108)은 캡슐화를 위한 수단일 수 있다.
[0137] 도 14b에 도시된 바와 같이, 단계 4는 캡슐화 층(108)의 표면 및 기판(302)의 측면 표면 위에 금속층(109)이 형성된 후의 상태를 예시한다. 금속층(109)은 전자기 간섭(EMI) 차폐부로서 구성될 수 있다. 금속층(109)은 접지에 결합되도록 구성될 수 있다. 금속층(109)은 기판(302)의 복수의 상호연결부들(322)로부터의 상호연결부 및/또는 복수의 상호연결부들(342)로부터의 상호연결부에 결합될 수 있다. 금속층을 형성하기 위해 스퍼터링 공정이 사용될 수 있다.
[0138] 단계 5는 복수의 솔더 상호연결부들(130)이 기판(302)에 결합된 후의 상태를 예시한다. 복수의 솔더 상호연결부들(130)을 기판(302)에 결합시키기 위해 솔더 리플로우 공정이 사용될 수 있다. 복수의 솔더 상호연결부들(130)은 복수의 상호연결부들(342)에 결합될 수 있다.
[0139] 본 개시에 설명된 패키지들(예를 들어, 300)은 한 번에 하나씩 제조될 수도 있고, 하나 이상의 웨이퍼의 일부로서 함께 제조된 후 개별 패키지들로 단일화될 수도 있다.
돌출부를 포함하는 패드 상호연결부를 갖는 기판을 포함하는 패키지를 제조하기 위한 방법의 예시적인 흐름도
[0140] 일부 구현예들에서, 패키지 제조는 여러 공정들을 포함한다. 도 15는 상호연결부들을 갖는 기판을 포함하는 패키지를 제공하거나 제조하기 위한 방법(1500)의 예시적인 흐름도를 예시한다. 일부 구현예들에서, 도 15의 방법(1500)은 본 개시에 설명된 패키지(100)를 제공하거나 제조하는 데 사용될 수 있다. 그러나, 방법(1500)은 본 개시에 설명된 패키지들(예를 들어, 300) 중 임의의 패키지를 제공하거나 제조하는 데 사용될 수 있다.
[0141] 도 15의 방법은 패키지를 제공하거나 제조하는 방법을 단순화 및/또는 명확화하기 위해 하나 이상의 공정들을 결합할 수 있다는 점에 유의해야 한다. 일부 구현예들에서, 공정들의 순서는 변경되거나 수정될 수 있다.
[0142] 방법은 (1505에서) 기판(예를 들어, 102, 302)을 제공한다. 기판은 공급자에 의해 제공되거나 제조될 수 있다. 기판(102)은 적어도 하나의 유전체 층(120), 복수의 상호연결부들(122), 솔더 레지스트 층(124) 및 솔더 레지스트 층(126)을 포함한다. 기판(302)은 코어층(301), 적어도 하나의 유전체 층(320), 적어도 하나의 유전체 층(340), 복수의 코어 상호연결부들(312), 복수의 상호연결부들(322), 복수의 상호연결부들(342), 솔더 레지스트 층(124) 및 솔더 레지스트 층(126)을 포함한다. 기판은 적어도 도 1 내지 도 5에 설명된 바와 같이, 돌출부를 포함하는 적어도 하나의 패드 상호연결부를 포함할 수 있다. 서로 다른 구현예들은 기판을 제조하기 위해 서로 다른 공정들을 사용할 수 있다. 도 9a 내지 도 9d는 상호연결부들을 갖는 기판을 제조하는 일 예를 예시하고 설명한다. 도 11a 내지 도 11e는 상호연결부들을 갖는 코어 기판을 제조하는 일 예를 예시하고 설명한다. 도 13a의 단계 1은 상호연결부들을 갖는 기판을 제공하는 일 예를 예시하고 설명한다. 도 14a의 단계 1은 기판에 상호연결부들을 제공하는 일 예를 예시하고 설명한다.
[0143] 방법은 (1510에서) 통합 디바이스(예를 들어, 104)를 기판에 결합시킨다. 예를 들어, 통합 디바이스(104)는 기판(102)의 제1 표면(예를 들어, 최상부 표면)에 결합될 수 있다. 통합 디바이스(104)는 복수의 솔더 상호연결부들(140)을 통해 기판(102)에 결합된다. 통합 디바이스(104)를 기판(102)에 결합하기 위해 솔더 리플로우 공정이 사용될 수 있다. 도 13a의 단계 2는 통합 디바이스를 기판에 결합하는 일 예를 예시하고 설명한다. 도 14a의 단계 2는 통합 디바이스를 기판에 결합하는 일 예를 예시하고 설명한다.
[0144] 방법은 (1515에서) 기판(예를 들어, 102, 302)의 제1 표면 위에 캡슐화 층(예를 들어, 108)을 형성한다. 캡슐화 층(108)은 기판(예를 들어, 102, 302) 및 통합 디바이스(104) 위 및/또는 주위에 제공되고 형성될 수 있다. 캡슐화 층(108)은 몰드, 수지 및/또는 에폭시를 포함할 수 있다. 압축 성형 공정, 트랜스퍼 성형 공정, 또는 액체 성형 공정이 캡슐화 층(108)을 형성하는 데 사용될 수 있다. 캡슐화 층(108)은 포토 에칭이 가능할 수 있다. 캡슐화 층(108)은 캡슐화를 위한 수단일 수 있다. 도 13a의 단계 3은 캡슐화 층을 형성하는 일 예를 예시하고 설명한다. 도 14a의 단계 3은 캡슐화 층을 형성하는 일 예를 예시하고 설명한다.
[0145] 방법은 (1520에서) 캡슐화 층(108)의 표면 및 기판(예를 들어, 102, 302)의 측면 표면 위에 금속층(예를 들어, 109)을 형성한다. 금속층(109)은 전자기 간섭(EMI) 차폐부로서 구성될 수 있다. 금속층(109)은 접지에 결합되도록 구성될 수 있다. 금속층(109)은 기판(예를 들어, 102, 302)의 상호연결부에 결합될 수 있다. 금속층을 형성하기 위해 스퍼터링 공정이 사용될 수 있다. 도 13b의 단계 4는 금속층을 형성하는 일 예를 예시하고 설명한다. 도 14b의 단계 4는 금속층을 형성하는 일 예를 예시하고 설명한다.
[0146] 방법은 (1525에서) 복수의 솔더 상호연결부들(예를 들어, 130)을 기판(예를 들어, 102, 302)에 결합시킨다. 복수의 솔더 상호연결부들(130)을 기판에 결합하기 위해 솔더 리플로우 공정이 사용될 수 있다. 도 13b의 단계 4는 솔더 상호연결부들을 기판에 결합하는 일 예를 예시하고 설명한다. 도 14b의 단계 4는 솔더 상호연결부들을 기판에 결합하는 일 예를 예시하고 설명한다.
[0147] 본 개시에 설명된 패키지들(예를 들어, 100, 300)은 한 번에 하나씩 제조될 수도 있고, 하나 이상의 웨이퍼들의 일부로서 함께 제조된 다음 개별 패키지들로 단일화될 수도 있다.
예시적인 전자 디바이스들
[0148] 도 16은 전술한 디바이스, 통합 디바이스, 집적 회로(IC) 패키지, 집적 회로(IC) 디바이스, 반도체 디바이스, 집적 회로, 다이, 인터포저, 패키지, 패키지-온-패키지(PoP), 시스템 인 패키지(SiP) 또는 시스템 온 칩(SoC) 중 어느 하나와 통합될 수 있는 다양한 전자 디바이스들을 예시한다. 예를 들어, 휴대 전화 디바이스(1602), 랩톱 컴퓨터 디바이스(1604), 고정 위치 단말 디바이스(1606), 웨어러블 디바이스(1608) 또는 자동차 차량(1610)은 본 명세서에 설명된 바와 같은 디바이스(1600)를 포함할 수 있다. 디바이스(1600)는 예를 들어, 본 명세서에 설명된 디바이스들 및/또는 집적 회로(IC) 패키지들 중 임의의 것일 수 있다. 도 16에 예시된 디바이스들(1602, 1604, 1606 및 1608) 및 차량(1610)은 단지 예시적인 것일 뿐이다. 다른 전자 디바이스들은 또한 모바일 디바이스들, 휴대용 개인 통신 시스템(PCS) 유닛들, 개인 휴대 정보 단말기들과 같은 휴대용 데이터 유닛들, 위성 위치 확인 시스템(GPS) 지원 디바이스들, 내비게이션 디바이스들, 셋톱 박스들, 음악 플레이어들, 비디오 플레이어들, 엔터테인먼트 유닛들, 검침 장비와 같은 고정 위치 데이터 유닛들, 통신 디바이스들, 스마트폰들, 태블릿 컴퓨터들, 컴퓨터들, 웨어러블 디바이스들(예를 들어, 시계들, 안경들), 사물 인터넷(IoT) 디바이스들, 서버들, 라우터들, 자동차 차량들(예를 들어, 자율주행 차량들)에 구현된 전자 디바이스들, 또는 데이터 또는 컴퓨터 명령들을 저장 또는 검색하는 임의의 다른 디바이스, 또는 이들의 임의의 조합을 포함하는 디바이스들(예를 들어, 전자 디바이스들)의 그룹을 포함하는(그러나, 이에 제한되지 않음) 디바이스(1600)를 특징으로 할 수 있다.
[0149] 도 1 내지 도 8, 도 9a 내지 도 9d, 도 10, 도 11a 내지 도 11e, 도 12, 도 13a 내지 도 13b, 도 14a 내지 도 14b 및/또는 도 15 내지 도 16에 예시된 구성요소들, 공정들, 특징들 및/또는 기능들 중 하나 이상이 재배열 및/또는 단일 구성요소, 공정, 특징 또는 기능으로 결합되거나 다수의 구성요소들, 공정들 또는 기능들로 구현될 수 있다. 또한, 추가적인 요소들, 구성요소들, 공정들 및/또는 기능들이 본 개시의 범위를 벗어나지 않고 추가될 수 있다. 또한, 도 1 내지 도 8, 도 9a 내지 도 9d, 도 10, 도 11a 내지 도 11e, 도 12, 도 13a 내지 도 13b, 도 14a 내지 도 14b 및/또는 도 15 내지 도 16 및 본 개시에서의 해당 설명은 다이들 및/또는 IC들에 제한되지 않는다는 점에 유의해야 한다. 일부 구현예들에서, 도 1 내지 도 8, 도 9a 내지 도 9d, 도 10, 도 11a 내지 도 11e, 도 12, 도 13a 내지 도 13b, 도 14a 내지 도 14b 및/또는 도 15 내지 도 16 및 그 대응하는 설명은 디바이스들 및/또는 통합 디바이스들을 제조, 생성, 제공 및/또는 생산하기 위해 사용될 수 있다. 일부 구현예들에서, 디바이스는 다이, 통합 디바이스, 통합 수동 디바이스(IPD), 다이 패키지, 집적 회로(IC) 디바이스, 디바이스 패키지, 집적 회로(IC) 패키지, 웨이퍼, 반도체 디바이스, 패키지-온-패키지(PoP) 디바이스, 방열 디바이스 및/또는 인터포저를 포함할 수 있다.
[0150] 본 개시의 도면들은 다양한 부품들, 구성요소들, 물체들, 디바이스들, 패키지들, 통합 디바이스들, 집적 회로들 및/또는 트랜지스터들의 실제 표현들 및/또는 개념적 표현들을 나타낼 수 있음에 유의해야 한다. 일부의 경우들에서, 도면들은 실척대로가 아닐 수 있다. 일부 경우들에 있어서, 명확성을 위해 모든 구성요소들 및/또는 부품들이 도시되지 않은 경우도 있다. 일부 경우들에서, 도면들 내 다양한 부품들 및/또는 구성요소들의 포지션, 위치, 크기들 및/또는 형상들은 예시적인 것일 수 있다. 일부 구현예들에서, 도면들 내의 다양한 구성요소들 및/또는 부품들은 선택적일 수 있다.
[0151] "예시적"이라는 단어는 본 명세서에서 "일 예, 실례 또는 예시로서의 역할"을 의미하는 것으로 사용된다. 본 명세서에서 "예시적"으로 설명된 임의의 구현예 또는 양태는 반드시 본 개시의 다른 양태들보다 선호되거나 유리한 것으로 해석되어야 하는 것은 아니다. 마찬가지로, "양태들"이라는 용어는 본 개시의 모든 양태들이 논의된 특징, 이점 또는 작동 모드를 포함할 것을 요구하지 않는다. 본 명세서에서 "결합된"이라는 용어는 두 물체들 사이의 직접적 또는 간접적 결합(예를 들어, 기계적 결합)을 지칭하기 위해 사용된다. 예를 들어, 물체 A가 물체 B에 물리적으로 닿아 있고 물체 B가 물체 C에 닿아 있는 경우, 물체 A와 물체 C는―서로 직접 물리적으로 닿지 않더라도―서로 결합된 것으로 간주될 수 있다. 물체 B에 결합된 물체 A는 물체 B의 적어도 일부에 결합될 수 있다. "전기적으로 결합된"이라는 용어는 두 물체들이 전류(예를 들어, 신호, 전력, 접지)가 두 물체들 사이를 이동할 수 있도록 직접 또는 간접적으로 함께 결합되어 있음을 의미할 수 있다. 전기적으로 결합된 두 물체들 사이에는 전류가 흐르거나 흐르지 않을 수 있다. "제1", "제2", "제3" 및 "제4"(및/또는 제4를 초과하는 모든 것)라는 용어들의 사용은 임의적이다. 설명된 구성요소들은 제1 구성요소, 제2 구성요소, 제3 구성요소 또는 제4 구성요소일 수 있다. 예를 들어, 제2 구성요소로 지칭되는 구성요소는 제1 구성요소, 제2 구성요소, 제3 구성요소 또는 제4 구성요소일 수 있다. "캡슐화하다", "캡슐화하는" 및/또는 임의의 파생어는 물체가 다른 물체를 부분적으로 캡슐화하거나 완전히 캡슐화할 수 있음을 의미한다. "최상부" 및 "저부"라는 용어들은 임의적이다. 최상부에 위치한 구성요소는 저부에 위치한 구성요소 위에 위치할 수 있다. 최상부 구성요소는 저부 구성요소로 간주될 수 있으며, 그 반대의 경우도 마찬가지이다. 본 개시에 설명된 바와 같이, 제2 구성요소의 "위에" 위치한 제1 구성요소는 저부 또는 최상부가 임의로 정의되는 방식에 따라 제1 구성요소가 제2 구성요소의 위 또는 아래에 위치한다는 것을 의미할 수 있다. 다른 예에서, 제1 구성요소는 제2 구성요소의 제1 표면 위에(예를 들어, 상에) 위치할 수 있고, 제3 구성요소는 제2 구성요소의 제2 표면 위에(예를 들어, 아래에) 위치할 수 있으며, 여기서 제2 표면은 제1 표면의 반대편에 위치한다. 또한, 본 출원에서 다른 구성요소 위에 위치한 하나의 구성요소의 문맥에서 사용되는 바와 같은 "위에"라는 용어는 다른 구성요소 상에, 그리고/또는 다른 구성요소 내에 있는(예를 들어, 구성요소의 표면 상에 또는 구성요소에 내장된) 구성요소를 의미하는 것으로 사용될 수 있음에 유의할 필요가 있다. 따라서, 예를 들어 제2 구성요소 위에 있는 제1 구성요소는 (1) 제1 구성요소가 제2 구성요소 위에 있지만 제2 구성요소에 직접 닿지 않고, (2) 제1 구성요소가 제2 구성요소 상에 (예를 들어, 제2 구성요소의 표면 상에) 있고, 그리고/또는 (3) 제1 구성요소가 제2 구성요소 내에 있음(예를 들어, 내장되어 있음)을 의미할 수 있다. 제2 구성요소 "내에" 위치한 제1 구성요소는 제2 구성요소 내에 부분적으로 위치하거나 제2 구성요소 내에 완전히 위치할 수 있다. 약 X 내지 XX인 값은 X와 XX를 포함하여 X와 XX 사이에 있는 값을 의미할 수 있다. X와 XX 사이의 값(들)은 불연속적이거나 연속적일 수 있다. 본 개시에서 사용된 바와 같은 "약 'X 값'" 또는 "대략 X 값"이라는 용어는 'X 값'의 10 ％ 이내를 의미한다. 예를 들어, 약 1 또는 대략 1의 값은 0.9 내지 1.1의 범위의 값을 의미한다.
[0152] 일부 구현예들에서, 상호연결부는 두 지점들, 요소들 및/또는 구성요소들 사이의 전기적 연결을 허용하거나 용이하게 하는 디바이스 또는 패키지의 요소 또는 구성요소이다. 일부 구현예들에서, 상호연결부는 트레이스(예를 들어, 트레이스 상호연결부), 비아(예를 들어, 비아 상호연결부), 패드(예를 들어, 패드 상호연결부), 필러, 금속화 층, 재분배 층 및/또는 언더 범프 금속화(UBM) 층/상호연결부를 포함할 수 있다. 일부 구현예들에서, 상호연결부는 신호(예를 들어, 데이터 신호), 접지 및/또는 전력에 대한 전기 경로를 제공하도록 구성될 수 있는 전기 전도성 물질을 포함할 수 있다. 상호 연결부는 둘 이상의 요소 또는 구성요소를 포함할 수 있다. 상호연결부는 하나 이상의 상호연결부들로 정의될 수 있다. 상호연결부들 간에는 하나 이상의 인터페이스들이 있을 수도 있고 없을 수도 있다. 상호연결부는 하나 이상의 금속층들을 포함할 수 있다. 상호연결부는 회로의 일부일 수 있다. 서로 다른 구현예들은 상호연결부들을 형성하기 위해 서로 다른 공정들 및/또는 시퀀스들을 사용할 수 있다. 일부 구현예들에서, 화학 기상 증착(CVD) 공정, 물리적 기상 증착(PVD) 공정, 스퍼터링 공정, 스프레이 코팅 및/또는 도금 공정이 상호연결부들을 형성하는 데 사용될 수 있다. 하나 이상의 상호연결부들을 형성하는 공정은 박리, 마스킹, 마스크 제거, 및/또는 에칭을 포함할 수 있다.
[0153] 또한, 본 명세서에 포함되는 다양한 개시들은 순서도, 흐름도, 구조도, 또는 블록도로서 묘사된 공정으로서 설명될 수 있음에 유의해야 한다. 순서도는 작업들을 순차적인 공정으로서 설명할 수 있지만, 많은 작업들은 병렬적으로 또는 동시에 수행될 수 있다. 또한, 작업들의 순서는 재배열될 수 있다. 공정은 작업들이 완료되면 종료된다.
[0154] 이하에서는, 본 발명의 이해를 돕기 위해 추가의 예들을 설명한다.
[0155] 양태 1: 패키지로서, 기판 및 기판에 결합된 통합 디바이스를 포함한다. 기판은 적어도 하나의 유전체 층, 및 제1 패드 상호연결부를 포함하는 복수의 상호연결부들을 포함한다. 제1 패드 상호연결부는 제1 폭을 포함하는 제1 부분 및 제1 폭과는 서로 다른 제2 폭을 포함하는 제2 부분을 포함한다.
[0156] 양태 2: 양태 1에 있어서, 제2 부분은 원형 평면 단면을 포함한다.
[0157] 양태 3: 양태 1에 있어서, 제2 부분은 비원형 평면 단면을 포함한다.
[0158] 양태 4: 양태 1에 있어서, 제2 부분은 교차 평면 단면을 포함한다.
[0159] 양태 5: 양태 1에 있어서, 제2 부분은 원과 십자 형상이 결합된 평면 단면을 포함한다.
[0160] 양태 6: 양태 1 내지 양태 5에 있어서, 제1 패드 상호연결부가 기판의 제2 표면 위에 위치한다.
[0161] 양태 7: 양태 1 내지 양태 5에 있어서, 제1 패드 상호연결부가 기판의 제1 표면 위에 위치한다.
[0162] 양태 8: 양태 1 내지 양태 7에 있어서, 통합 디바이스는 제1 패드 상호연결부를 통해 기판에 결합된다.
[0163] 양태 9: 양태 1 내지 양태 8에 있어서, 적어도 하나의 유전체 층의 제1 표면 위에 위치한 솔더 레지스트 층을 더 포함하며, 솔더 레지스트 층은 제1 패드 상호연결부의 두께와 같거나 더 큰 두께를 갖는다.
[0164] 양태 10: 양태 1 내지 양태 8에 있어서, 제1 패드 상호연결부의 제1 부분의 일부 상에 위치한 솔더 레지스트 층을 더 포함한다.
[0165] 양태 11: 양태 10에 있어서, 솔더 레지스트 층은 제1 패드 상호연결부의 제1 부분의 두께와 같거나 더 큰 두께를 갖는다.
[0166] 양태 12: 양태 1 내지 양태 11에 있어서, 통합 디바이스는 솔더 상호연결부를 통해 기판의 제1 패드 상호연결부에 결합되고, 솔더 상호연결부는 기판의 제1 패드 상호연결부의 제1 부분 및/또는 제2 부분에 결합된다.
[0167] 양태 13: 양태 1 내지 양태 11에 있어서, 기판의 제1 패드 상호연결부의 제1 부분 및/또는 제2 부분에 결합된 솔더 상호연결부를 더 포함한다.
[0168] 양태 14: 양태 1 내지 양태 13에 있어서, 기판은 코어층을 포함한다.
[0169] 양태 15: 장치는 기판을 포함한다. 기판은 적어도 하나의 유전체 층, 및 제1 패드 상호연결부를 포함하는 복수의 상호연결부들을 포함한다. 제1 패드 상호연결부는 제1 폭을 포함하는 제1 부분 및 제1 폭과는 서로 다른 제2 폭을 포함하는 제2 부분을 포함한다.
[0170] 제16 양태: 양태 15에 있어서, 제2 부분은 원형 평면 단면을 포함한다.
[0171] 양태 17: 양태 15에 있어서, 제2 부분은 비원형 평면 단면을 포함한다.
[0172] 양태 18: 양태 15 내지 양태 17에 있어서, 제1 패드 상호연결부는 기판의 제2 표면 위에 위치한다.
[0173] 양태 19: 양태 15 내지 양태 17에 있어서, 제1 패드 상호연결부가 기판의 제1 표면 위에 위치한다.
[0174] 양태 20: 양태 15 내지 양태 19에 있어서, 적어도 하나의 유전체 층의 제1 표면 위에 위치하는 솔더 레지스트 층을 더 포함하며, 솔더 레지스트 층은 제1 패드 상호연결부의 두께보다 같거나 더 큰 두께를 갖는다.
[0175] 양태 21: 양태 15 내지 양태 19에 있어서, 제1 패드 상호연결부의 제1 부분의 일부 위에 위치한 솔더 레지스트 층을 더 포함한다.
[0176] 양태 22: 양태 15 내지 양태 21에 있어서, 기판의 제1 패드 상호연결부의 제1 부분 및/또는 제2 부분에 결합되는 솔더 상호연결부를 더 포함한다.
[0177] 양태 23: 양태 15 내지 양태 22에 있어서, 상기 기판은 코어층을 포함한다.
[0178] 양태 24: 양태 15 내지 양태 23에 있어서, 장치는 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 휴대폰, 스마트폰, 개인 휴대 정보 단말기, 고정 위치 단말기, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버, 사물 인터넷 디바이스 및 자동차 차량의 디바이스로 구성된 그룹으로부터 선택되는 디바이스를 포함한다.
[0179] 양태 25: 기판을 제조하는 방법. 방법은 적어도 하나의 유전체 층을 제공한다. 방법은 제1 패드 상호연결부를 포함하는 복수의 상호연결부들을 형성한다. 제1 패드 상호연결부는 제1 폭을 포함하는 제1 부분 및 제1 폭과는 서로 다른 제2 폭을 포함하는 제2 부분을 포함한다.
[0180] 제26 양태: 양태 25에 있어서, 상기 제2 부분은 원형의 평면 단면을 포함한다.
[0181] 양태 27: 양태 25에 있어서, 제2 부분은 비원형 평면 단면을 포함한다.
[0182] 양태 28: 양태 25 내지 양태 27에 있어서, 제1 패드 상호연결부는 기판의 제2 표면 위에 위치한다.
[0183] 양태 29: 양태 25 내지 양태 27에 있어서, 제1 패드 상호연결부는 기판의 제1 표면 위에 위치한다.
[0184] 본 명세서에 설명된 개시의 다양한 특징들은 본 개시를 벗어나지 않고 서로 다른 시스템들에서 구현될 수 있다. 전술한 본 개시의 양태들은 단지 예들일 뿐이며, 본 개시를 제한하는 것으로 해석되어서는 안 된다는 점에 유의해야 한다. 본 개시의 양태들에 대한 설명은 예시적인 것으로서 청구항들의 범위를 제한하기 위한 것이 아니다. 따라서, 본 교시내용들은 다른 유형들의 장치들에 쉽게 적용될 수 있으며, 당업자들에게는 많은 대안들, 수정들 및 변형들이 명백할 것이다.

Claims (29)

  1. 패키지로서,
    기판; 및
    상기 기판에 결합되는 통합 디바이스를 포함하고,
    상기 기판은,
    적어도 하나의 유전체 층; 및
    제1 패드 상호연결부를 포함하는 복수의 상호연결부들을 포함하며,
    상기 제1 패드 상호연결부는,
    제1 폭을 포함하는 제1 부분; 및
    상기 제1 폭과는 서로 다른 제2 폭을 포함하는 제2 부분을 포함하는, 패키지.
  2. 제1 항에 있어서,
    상기 제2 부분은 원형 평면 단면을 포함하는, 패키지.
  3. 제1 항에 있어서,
    상기 제2 부분은 비원형 평면 단면을 포함하는, 패키지.
  4. 제1 항에 있어서,
    상기 제2 부분은 교차 평면 단면을 포함하는, 패키지.
  5. 제1 항에 있어서,
    상기 제2 부분은 원과 십자 형상이 결합된 평면 단면을 포함하는, 패키지.
  6. 제1 항에 있어서,
    상기 제1 패드 상호연결부가 상기 기판의 제2 표면 위에 위치하는, 패키지.
  7. 제1 항에 있어서,
    상기 제1 패드 상호연결부가 상기 기판의 제1 표면 위에 위치하는, 패키지.
  8. 제1 항에 있어서,
    상기 통합 디바이스가 상기 제1 패드 상호연결부를 통해 상기 기판에 결합되는, 패키지.
  9. 제1 항에 있어서,
    상기 적어도 하나의 유전체 층의 제1 표면 위에 위치한 솔더 레지스트 층을 더 포함하며, 상기 솔더 레지스트 층은 상기 제1 패드 상호연결부의 두께와 같거나 더 큰 두께를 갖는, 패키지.
  10. 제1 항에 있어서,
    상기 제1 패드 상호연결부의 제1 부분의 일부 위에 위치한 솔더 레지스트 층을 더 포함하는, 패키지.
  11. 제10 항에 있어서,
    상기 솔더 레지스트 층은 상기 제1 패드 상호연결부의 제1 부분의 두께와 같거나 더 큰 두께를 갖는, 패키지.
  12. 제1 항에 있어서,
    상기 통합 디바이스는 솔더 상호연결부를 통해 상기 기판의 제1 패드 상호연결부에 결합되고, 그리고
    상기 솔더 상호연결부는 상기 기판의 제1 패드 상호연결부의 제1 부분 및/또는 제2 부분에 결합되는, 패키지.
  13. 제1 항에 있어서,
    상기 기판의 제1 패드 상호연결부의 제1 부분 및/또는 제2 부분에 결합된 솔더 상호연결부를 더 포함하는, 패키지.
  14. 제1 항에 있어서,
    상기 기판은 코어층을 포함하는, 패키지.
  15. 장치로서,
    기판을 포함하고,
    상기 기판은,
    적어도 하나의 유전체 층; 및
    제1 패드 상호연결부를 포함하는 복수의 상호연결부들을 포함하며,
    상기 제1 패드 상호연결부는,
    제1 폭을 포함하는 제1 부분; 및
    상기 제1 폭과는 서로 다른 제2 폭을 포함하는 제2 부분을 포함하는, 장치.
  16. 제15 항에 있어서,
    상기 제2 부분은 원형 평면 단면을 포함하는, 장치.
  17. 제15 항에 있어서,
    상기 제2 부분은 비원형 평면 단면을 포함하는, 장치.
  18. 제15 항에 있어서,
    상기 제1 패드 상호연결부가 상기 기판의 제2 표면 위에 위치하는, 장치.
  19. 제15 항에 있어서,
    상기 제1 패드 상호연결부가 상기 기판의 제1 표면 위에 위치하는, 장치.
  20. 제15 항에 있어서,
    상기 적어도 하나의 유전체 층의 제1 표면 위에 위치한 솔더 레지스트 층을 더 포함하며, 상기 솔더 레지스트 층은 상기 제1 패드 상호연결부의 두께와 같거나 더 큰 두께를 갖는, 장치.
  21. 제15 항에 있어서,
    상기 제1 패드 상호연결부의 제1 부분의 일부 위에 위치한 솔더 레지스트 층을 더 포함하는, 장치.
  22. 제15 항에 있어서,
    상기 기판의 제1 패드 상호연결부의 제1 부분 및/또는 제2 부분에 결합되는 솔더 상호연결부를 더 포함하는, 장치.
  23. 제15 항에 있어서,
    상기 기판은 코어층을 포함하는, 장치.
  24. 제15 항에 있어서,
    상기 장치는 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 휴대폰, 스마트폰, 개인 휴대 정보 단말기, 고정 위치 단말기, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버, 사물 인터넷(IoT) 디바이스 및 자동차 차량의 디바이스로 구성된 그룹으로부터 선택된 디바이스를 포함하는, 장치.
  25. 기판 제조 방법으로서,
    적어도 하나의 유전체 층을 제공하는 단계; 및
    제1 패드 상호연결부를 포함하는 복수의 상호연결부들을 형성하는 단계를 포함하며,
    상기 제1 패드 상호연결부는,
    제1 폭을 포함하는 제1 부분; 및
    상기 제1 폭과는 서로 다른 제2 폭을 포함하는 제2 부분을 포함하는, 기판 제조 방법.
  26. 제25 항에 있어서,
    상기 제2 부분은 원형 평면 단면을 포함하는, 기판 제조 방법.
  27. 제25 항에 있어서,
    상기 제2 부분은 비원형 평면 단면을 포함하는, 기판 제조 방법.
  28. 제25 항에 있어서,
    상기 제1 패드 상호연결부는 상기 기판의 제2 표면 위에 위치하는, 기판 제조 방법.
  29. 제25 항에 있어서,
    상기 제1 패드 상호연결부는 상기 기판의 제1 표면 위에 위치하는, 기판 제조 방법.
KR1020247006403A 2021-09-09 2022-07-15 돌출부를 포함하는 패드 상호연결부를 갖는 기판을 포함하는 패키지 KR20240053043A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/470,924 US20230070275A1 (en) 2021-09-09 2021-09-09 Package comprising a substrate with a pad interconnect comprising a protrusion
US17/470,924 2021-09-09
PCT/US2022/037345 WO2023038711A1 (en) 2021-09-09 2022-07-15 Package comprising a substrate with a pad interconnect comprising a protrusion

Publications (1)

Publication Number Publication Date
KR20240053043A true KR20240053043A (ko) 2024-04-23

Family

ID=82850448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247006403A KR20240053043A (ko) 2021-09-09 2022-07-15 돌출부를 포함하는 패드 상호연결부를 갖는 기판을 포함하는 패키지

Country Status (7)

Country Link
US (1) US20230070275A1 (ko)
EP (1) EP4399741A1 (ko)
JP (1) JP2024532471A (ko)
KR (1) KR20240053043A (ko)
CN (1) CN117836935A (ko)
TW (1) TW202312401A (ko)
WO (1) WO2023038711A1 (ko)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209134A (ja) * 2002-01-11 2003-07-25 Hitachi Ltd 半導体装置及びその製造方法
KR20100065691A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
JP6081044B2 (ja) * 2010-09-16 2017-02-15 富士通株式会社 パッケージ基板ユニットの製造方法
JP2013149948A (ja) * 2011-12-20 2013-08-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US20130256871A1 (en) * 2012-03-29 2013-10-03 Roden R. Topacio Semiconductor chip device with fragmented solder structure pads
JP2014192176A (ja) * 2013-03-26 2014-10-06 Ngk Spark Plug Co Ltd 配線基板
US9368461B2 (en) * 2014-05-16 2016-06-14 Intel Corporation Contact pads for integrated circuit packages
TWI533771B (zh) * 2014-07-17 2016-05-11 矽品精密工業股份有限公司 無核心層封裝基板及其製法
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
US10636730B2 (en) * 2016-11-10 2020-04-28 Advanced Semiconductor Engineering, Inc. Semiconductor package and semiconductor manufacturing process
US11387224B2 (en) * 2018-10-11 2022-07-12 Intel Corporation Phase change material in substrate cavity
TWI687142B (zh) * 2018-12-28 2020-03-01 南亞電路板股份有限公司 電路板結構及其製造方法

Also Published As

Publication number Publication date
TW202312401A (zh) 2023-03-16
WO2023038711A1 (en) 2023-03-16
CN117836935A (zh) 2024-04-05
JP2024532471A (ja) 2024-09-05
EP4399741A1 (en) 2024-07-17
US20230070275A1 (en) 2023-03-09

Similar Documents

Publication Publication Date Title
US11545425B2 (en) Substrate comprising interconnects embedded in a solder resist layer
US11551939B2 (en) Substrate comprising interconnects embedded in a solder resist layer
US20230352390A1 (en) Package comprising a substrate with a bump pad interconnect comprising a trapezoid shaped cross section
US11439008B2 (en) Package with substrate comprising variable thickness solder resist layer
KR20240053043A (ko) 돌출부를 포함하는 패드 상호연결부를 갖는 기판을 포함하는 패키지
US11869833B2 (en) Package comprising a substrate with a via interconnect coupled to a trace interconnect and method of fabricating the same
US20240047335A1 (en) Package comprising an integrated device and a first metallization portion coupled to a second metallization portion
US20230369261A1 (en) Package comprising an interconnection die located between substrates
US20240006308A1 (en) Integrated device and integrated passive device comprising magnetic material
US12125742B2 (en) Package comprising a substrate with high density interconnects
US20230369230A1 (en) Package comprising an interconnection die located between metallization portions
US20240063195A1 (en) Package comprising a first substrate, a second substrate and an electrical device coupled to a bottom surface of the second substrate
US11296022B2 (en) Package and substrate comprising interconnects with semi-circular planar shape and/or trapezoid planar shape
US20230369234A1 (en) Package comprising a substrate and an interconnection die configured for high density interconnection
US20230402380A1 (en) Package comprising a substrate with a bridge configured for a back side power distribution network
US20230282585A1 (en) Package with a substrate comprising embedded escape interconnects and surface escape interconnects
KR20240104099A (ko) 솔더 상호연결부들 사이에 위치된 채널 상호연결부들을 포함하는 패키지
KR20240058871A (ko) 후면 금속 층을 갖는 집적 디바이스를 포함하는 패키지