TW202230677A - 包括嵌入阻焊層中的互連的基板 - Google Patents

包括嵌入阻焊層中的互連的基板 Download PDF

Info

Publication number
TW202230677A
TW202230677A TW110135097A TW110135097A TW202230677A TW 202230677 A TW202230677 A TW 202230677A TW 110135097 A TW110135097 A TW 110135097A TW 110135097 A TW110135097 A TW 110135097A TW 202230677 A TW202230677 A TW 202230677A
Authority
TW
Taiwan
Prior art keywords
interconnects
substrate
interconnect
layer
dielectric layer
Prior art date
Application number
TW110135097A
Other languages
English (en)
Inventor
方崑
延宰賢
黃秀亨
弘博 魏
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202230677A publication Critical patent/TW202230677A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16111—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16112—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

一種基板，包括芯層、位於該芯層的第一表面之上的至少一個第一介電層、位於該芯層的第二表面之上的至少一個第二介電層、位於該至少一個第一介電層的表面之上的複數個第一互連、位於該至少一個第一介電層的該表面之上的複數個第二互連、位於該至少一個第一介電層的該表面之上的複數個第三互連、以及位於該至少一個第二介電層的表面之上的阻焊層。該複數個第三互連和該複數個第二互連與該複數個第一互連共面。阻焊層包括第一部分、第二部分和第三部分。

Description

包括嵌入阻焊層中的互連的基板
本專利申請案主張於2020年10月8日在美國專利商標局提交的待決非臨時案第17/066,318號的優先權和權益。
各種特徵係關於基板，尤其係關於包括高密度互連的基板。
圖1圖示了包括基板102、整合裝置104和整合裝置106的封裝100。基板102包括至少一個介電層120、複數個互連122和複數個焊料互連124。複數個焊料互連144耦合到基板102和整合裝置104。複數個焊料互連164耦合到基板102和整合裝置106。製造包括高密度互連的基板可能是昂貴的。一直存在提供包括高密度互連的低成本基板的需求。
各種特徵涉及基板，尤其涉及包括高密度互連的基板。
一個實例提供了一種基板，該基板包括芯層、位於該芯層的第一表面之上的至少一個第一介電層、位於該芯層的第二表面之上的至少一個第二介電層、位於該至少一個第一介電層的表面之上的複數個第一互連、位於該至少一個第一介電層的表面之上的複數個第二互連、位於該至少一個第一介電層的表面之上的複數個第三互連、以及位於該至少一個第二介電層的表面之上的阻焊層。該複數個第三互連和該複數個第二互連與該複數個第一互連共面。阻焊層包括第一部分、第二部分和第三部分。阻焊層的接觸該複數個第一互連的第一部分包括第一厚度，該第一厚度小於該複數個第一互連的厚度。阻焊層的接觸該複數個第二互連的第二部分包括第二厚度，該第二厚度大於該複數個第二互連的厚度。阻焊層的第三部分位於該複數個第三互連的頂表面和側表面之上。
另一實例提供了一種裝備，其包括整合裝置和耦合到該整合裝置的基板。該基板包括芯層、位於該芯層的第一表面之上的至少一個第一介電層、位於該芯層的第二表面之上的至少一個第二介電層、位於該至少一個第一介電層的表面之上的第一互連裝置、位於該至少一個第一介電層的表面之上的第二互連裝置、位於該至少一個第一介電層的表面之上的第三互連裝置、以及位於該至少一個第二介電層的表面之上的阻焊層。第三互連裝置和第二互連裝置與第一互連裝置共面。阻焊層包括第一部分、第二部分和第三部分。阻焊層的接觸第一互連裝置的第一部分包括第一厚度，該第一厚度小於該第一互連裝置的厚度。阻焊層的接觸第二互連裝置的第二部分包括第二厚度，該第二厚度大於該第二互連裝置的厚度。阻焊層的第三部分位於第三互連裝置的頂表面和側表面之上。
另一實例提供了一種用於製造基板的方法。該方法提供包括第一表面和第二表面的芯層。該方法在該芯層的第一表面之上形成至少一個第一介電層。該方法在該芯層的第二表面之上形成至少一個第二介電層。該方法在該至少一個第一介電層的表面之上形成複數個第一互連。該方法在該至少一個第一介電層的表面之上形成複數個第二互連。該複數個第二互連和該複數個第一互連位於相同金屬層上。該方法在該至少一個第一介電層的表面之上形成複數個第三互連。該複數個第三互連、該複數個第二互連和該複數個第一互連位於相同金屬層上。該方法形成位於該至少一個第一介電層的表面之上的阻焊層。該方法移除阻焊層的各部分。阻焊層的接觸該複數個第一互連的第一部分包括第一厚度，該第一厚度小於該複數個第一互連的厚度。阻焊層的接觸該複數個第二互連的第二部分包括第二厚度，該第二厚度大於該複數個第二互連的厚度。阻焊層的第三部分位於該複數個第三互連的頂表面和側表面之上。
在以下描述中，提供了具體細節以提供對本案的各個態樣的透徹理解。然而，本發明所屬領域中具有通常知識者將理解，沒有這些具體細節亦可以實踐這些態樣。例如，電路可能用方塊圖示出以避免使這些態樣湮沒在不必要的細節中。在其他實例中，公知的電路、結構和技術可能不被詳細示出以免湮沒本案的這些態樣。
本案描述了一種基板，該基板包括芯層、位於芯層的第一表面之上的至少一個第一介電層（例如，第一預浸層）、位於芯層的第二表面之上的至少一個第二介電層（例如，第二預浸層）、位於該至少一個第一介電層的表面之上的複數個第一互連（例如，高密度焊盤互連）、位於該至少一個第一介電層的表面之上的複數個第二互連、位於該至少一個第一介電層的表面之上的複數個第三互連（例如，高密度跡線互連）、以及位於該至少一個第二介電層的表面之上的阻焊層。該複數個第三互連耦合到該複數個第一互連。該複數個第三互連和該複數個第二互連與該複數個第一互連共面。阻焊層包括第一部分、第二部分和第三部分。阻焊層的接觸該複數個第一互連的第一部分包括第一厚度，該第一厚度小於該複數個第一互連的厚度。阻焊層的接觸該複數個第二互連的第二部分包括第二厚度，該第二厚度大於該複數個第二互連的厚度。阻焊層的第三部分位於該複數個第三互連的頂表面和側表面之上。整合裝置可經由複數個焊柱互連及/或複數個焊料互連耦合到基板的該複數個高密度互連和該複數個互連。如以下將進一步描述的，該基板提供了在該基板的逸出（escape）部分中具有低短路風險的低成本高可靠性基板。另外，提供了用於基板的較短製造程序，這可降低基板的成本。 包括包含被嵌入在阻焊層中的高密度互連的基板的示例性封裝
圖2圖示了包括整合裝置和包含被嵌入在阻焊層中的高密度互連的基板的封裝200的剖面視圖。封裝200包括基板202、整合裝置204。整合裝置204經由複數個焊柱互連290及/或複數個焊料互連280耦合到基板202的第一表面（例如，頂表面）。複數個焊柱互連290包括複數個焊柱互連290a和複數個焊柱互連290b。複數個焊料互連280包括複數個焊料互連280a和複數個焊料互連280b。
如圖2中所示，基板202包括至少一個介電層220、複數個互連222、阻焊層250和阻焊層260。阻焊層250可位於基板202的第一表面（例如，頂表面）上。阻焊層260可位於基板202的第二表面（例如，底表面）上。複數個互連222中的一些互連可位於該至少一個介電層220中。複數個互連222中的一些互連可位於該至少一個介電層220的一或多個表面之上。複數個互連222可包括複數個高密度互連222a（例如，複數個第一互連）、複數個互連222b（例如，複數個第二互連）、複數個高密度互連222c、以及複數個互連222d。複數個互連222中的一些互連可被嵌入在阻焊層250及/或阻焊層260中。複數個高密度互連222a、複數個互連222b和複數個高密度互連222c可以彼此共面。例如，複數個高密度互連222a和複數個高密度互連222c可與複數個互連222b位於基板202的相同金屬層上。複數個高密度互連222a、複數個高密度互連222c和複數個互連222b被嵌入在阻焊層250中。基板202可包括逸出部分224（例如，整合逸出部分）和非逸出部分226。複數個高密度互連222a（例如，高密度焊盤互連）和複數個高密度互連222c（例如，高密度跡線互連）可位於基板202的逸出部分224中。複數個高密度互連222a可耦合到複數個高密度互連222c。複數個高密度互連222a可被配置成電耦合到複數個高密度互連222c。基板202的逸出部分224是基板202的包括被配置成電耦合到整合裝置的焊料互連的互連（例如，焊盤互連）的部分。逸出部分在以下至少圖4和5中進一步圖示和描述。複數個高密度互連222a可被部分地嵌入在阻焊層250中。複數個高密度互連222c可被完全嵌入在阻焊層250中。阻焊層250可具有含不同厚度的不同部分。阻焊層250可包括阻焊層部分250a（例如，第一部分）、阻焊層部分250b（例如，第二部分）、阻焊層部分250c（例如，第三部分）和阻焊層部分250d。阻焊層部分250a可部分地嵌有多個高密度互連222a。然而，複數個高密度互連222a的頂表面可能沒有阻焊層。在一些實現中，複數個高密度互連222a的側表面的一部分可被阻焊層覆蓋。在一些實現中，複數個高密度互連222a可能不直接接觸阻焊層。在此類實例中，阻焊層部分250a可能不存在，並且阻焊層部分250a可被視為具有厚度零。阻焊層部分250b可部分地嵌有複數個互連222b。複數個互連222b的頂表面的一部分可能沒有阻焊層，並且複數個互連222b的頂表面的另一部分可被阻焊層（例如，阻焊層部分250b）覆蓋。阻焊層部分250c可完全嵌有複數個互連222c。例如，複數個高密度互連222c的頂表面和側表面可被阻焊層（例如，阻焊層部分250c）覆蓋。阻焊層部分250a的厚度可小於阻焊層部分250b的厚度、阻焊層部分250c的厚度和阻焊層部分250d的厚度。
在一些實現中，複數個高密度互連222a和複數個高密度互連222c可具有比複數個互連222b及/或複數個互連222d的最小寬度及/或最小間隔更低的最小寬度及/或最小間隔。例如，複數個高密度互連222a和複數個高密度互連222c可包括具有（i）8微米的最小寬度和（ii）10微米的最小間隔的互連，並且複數個互連222b和複數個互連222d可包括具有（i）20微米的最小寬度和（ii）25微米的最小間隔的互連。並非高密度互連的互連可以是低密度互連，其具有比高密度互連的最小寬度及/或最小間隔更低的最小寬度及/或最小間隔。
如上面提到的，整合裝置204經由複數個焊柱互連290及/或複數個焊料互連280耦合到基板202的第一表面（例如，頂表面）。複數個焊柱互連290a耦合到複數個焊料互連280a。複數個焊料互連280a耦合到複數個高密度互連222a。複數個焊柱互連290b耦合到複數個焊料互連280b。複數個焊料互連280b耦合到複數個互連222b。
複數個高密度互連222a及/或複數個高密度互連222c可以是高密度互連裝置的實例。複數個互連222b及/或複數個互連222d可以是互連裝置的實例。
圖3圖示了包括基板302和整合裝置204的封裝300。封裝300可與封裝200類似，並且由此可包括與封裝200類似的部件及/或按與針對封裝200所描述的類似方式來佈置。基板302可與基板202類似，並且由此可包括與基板202類似的部件及/或按與針對基板202所描述的類似方式來佈置。整合裝置204經由複數個焊柱互連290及/或複數個焊料互連280耦合到基板302的第一表面（例如，頂表面）。
基板302可以是包括芯層的層壓基板。基板302包括芯層320、至少一個第一介電層（例如，322、324）、至少一個第二介電層（例如，326、328）、阻焊層250、阻焊層260、複數個芯互連321、複數個互連325和複數個互連327。複數個焊料互連280可經由複數個互連325耦合到基板302。
芯層320可包括具有樹脂的玻璃或玻璃纖維。然而，芯層320可包括不同材料。介電層322、324、326及/或328可各自包括預浸料（例如，預浸層）。介電層322、324、326及/或328可以是堆積層。介電層322、324、326及/或328可包括與芯層320不同的材料。如下文將進一步描述的，不同的實現可具有不同數目的介電層及/或不同數目的金屬層。圖3圖示了包括6個金屬層（例如，M1、M2、M3、M4、M4、M5、M6）的基板。然而，基板可包括更多或更少的金屬層及/或更多或更少的介電層。例如，基板可包括10個金屬層。
複數個互連325中的一些互連可位於介電層322及/或324中。複數個互連325中的一些互連可位於介電層324的表面之上。複數個互連325包括複數個高密度互連325a（例如，複數個第一互連、複數個焊盤互連）、複數個互連325b（例如，複數個第二互連）、複數個高密度互連325c（例如，複數個第三互連、複數個高密度跡線互連）和複數個互連325d。芯層320包括第一表面和第二表面。該至少一個第一介電層（例如，322、324）位於芯層320的第一表面之上。該至少一個第二介電層（例如，326、328）位於芯層320的第二表面之上。複數個高密度互連325a和複數個高密度互連325c位於該至少一個第一介電層324的表面之上。複數個互連325b和複數個互連325d位於該至少一個第一介電層324的表面之上。阻焊層250位於該至少一個第一介電層324的表面之上。複數個高密度互連325a、複數個互連325b、複數個高密度互連325c和複數個互連325d彼此共面。複數個高密度互連325a、複數個互連325b、複數個高密度互連325c和複數個互連325d可位於基板302的相同金屬層（例如，M1）上。阻焊層250包括第一厚度和第二厚度。
基板302可包括逸出部分224（例如，整合逸出部分）和非逸出部分226。複數個高密度互連325a（例如，焊盤互連）和複數個高密度互連325c（例如，跡線互連）可位於基板302的逸出部分224中。基板302的逸出部分224是基板302的包括被配置成電耦合到整合裝置的焊料互連的互連（例如，焊盤互連）的部分。複數個高密度互連325a可耦合到複數個高密度互連325c。複數個高密度互連325a（例如，高密度焊盤互連）可被配置成電耦合到複數個高密度互連325c（例如，高密度跡線互連）。
阻焊層部分250a和阻焊層部分250c可位於基板302的逸出部分224中。阻焊層部分250a可部分地嵌有複數個高密度互連325a。然而，複數個高密度互連325a的頂表面可能沒有阻焊層。在一些實現中，複數個高密度互連325a的側表面的一部分可被阻焊層覆蓋。在一些實現中，複數個高密度互連325a可能不與阻焊層直接接觸。在此類實例中，阻焊層部分250a可能不存在，並且阻焊層部分250a可被視為具有厚度零。阻焊層部分250b可部分地嵌有複數個互連325b。複數個互連325b的頂表面的一部分可能沒有阻焊層，並且複數個互連325b的頂表面的另一部分可被阻焊層（例如，阻焊層部分250b）覆蓋。阻焊層部分250c可完全嵌有複數個互連325c。複數個高密度互連325c的頂表面和側表面可被阻焊層（例如，阻焊層部分250c）覆蓋。阻焊層部分250a的厚度可小於阻焊層部分250b的厚度、阻焊層部分250c的厚度及/或阻焊層部分250d的厚度。
在一些實現中，複數個高密度互連325a和複數個高密度互連325c可具有比複數個互連325b及/或複數個互連325d的最小寬度及/或最小間隔更低的最小寬度及/或最小間隔。例如，複數個高密度互連325a和複數個高密度互連325c可包括具有（i）8微米的最小寬度和（ii）10微米的最小間隔的互連，並且複數個互連325b和複數個互連325d可包括具有（i）20微米的最小寬度和（ii）25微米的最小間隔的互連。並非高密度互連的互連可以是低密度互連，其具有比高密度互連的最小寬度及/或最小間隔更低的最小寬度及/或最小間隔。
如上面提到的，整合裝置204經由複數個焊柱互連290及/或複數個焊料互連280耦合到基板202的第一表面（例如，頂表面）。複數個焊柱互連290a耦合到複數個焊料互連280a。複數個焊料互連280a耦合到複數個高密度互連325a。複數個焊柱互連290b耦合到複數個焊料互連280b。複數個焊料互連280b耦合到複數個互連325b。複數個焊料互連270耦合到複數個互連327d。
複數個高密度互連325a及/或複數個高密度互連325c可以是高密度互連裝置的實例。複數個互連325b及/或複數個互連325d可以是互連裝置的實例。複數個焊料互連280可以是焊料互連裝置的實例。複數個焊柱互連290可以是焊柱互連裝置的實例。
圖4圖示了基板302的AA橫截面的平面視圖。如圖4中所示，基板302包括阻焊層250（其包括阻焊層部分250a、阻焊層部分250b、阻焊層部分250c、阻焊層部分250d）、複數個高密度互連325a、複數個互連325b、複數個高密度互連325c和複數個互連325d。複數個高密度互連325a、複數個高密度互連325c、阻焊層部分250a和阻焊層部分250c位於基板302的逸出部分224中。基板302的逸出部分224可被定義為被配置成位於耦合到基板302的整合裝置的一部分（例如，近周邊部分）之上或之下的部分。複數個互連325b和阻焊層部分250b位於基板302的非逸出部分226中。非逸出部分226可被配置成位於耦合到基板302的整合裝置之上或之下。逸出部分224可以橫向地圍繞非逸出部分226。整合裝置204在耦合到基板302時可與基板302的逸出部分224和非逸出部分226垂直交疊。基板302亦可包括部分426。部分426可包括複數個互連325d和阻焊層部分250d。部分426是基板的不與整合裝置204垂直交疊的部分。逸出部分224可位於部分426與非逸出部分226之間。部分426包括具有比逸出部分224的互連的最小寬度及/或最小間隔更高的最小寬度及/或更高的最小間隔的互連。部分426包括具有等於及/或高於非逸出部分226的互連的最小寬度及/或最小間隔的最小寬度及/或最小間隔的互連。
圖5圖示了基板302的BB橫截面的平面視圖。如圖5中所示，基板302包括阻焊層250（其包括阻焊層部分250a、阻焊層部分250b、阻焊層部分250c、阻焊層部分250d）、複數個焊料互連280a和複數個焊料互連280b。複數個焊料互連280a可耦合到複數個高密度互連325a。複數個焊料互連280a可位於阻焊層250的空隙中。空隙可以是沒有固體材料的至少一個區域。空隙可包括腔。空隙可被氣體（例如，空氣）佔據。複數個焊料互連280b可耦合到複數個互連325b。圖4和5的組合圖示了整合裝置可以如何被配置成經由逸出部分224電耦合到焊柱互連290和焊料互連280。注意，圖4和5不限於適用於圖3。圖4和5亦可以適用於圖6。亦即，圖4和5中所示的平面橫截面亦可適用於以下描述的圖6的基板。
圖6圖示了包括包含被嵌入在阻焊層中的高密度互連的基板的封裝600的剖面視圖。封裝600與圖3的封裝300相似，並且由此包括與針對封裝300所描述的相同或相似部件。封裝600包括基板602和整合裝置204。基板602與基板302相似，並且由此包括與針對基板302所描述的相似部件。基板602包括被部分地嵌入在阻焊層250中的複數個高密度互連325a。基板602包括不直接接觸阻焊層（例如，250）的複數個高密度互連325a。例如，複數個高密度互連325a的頂表面和側表面未被阻焊層覆蓋。
在一些實現中，該複數個高密度互連（例如，325a）可具有比該複數個互連（例如，325b）的表面粗糙度更低的表面粗糙度。在一些實現中，該複數個互連（例如，325b）可具有比該複數個高密度互連（例如，325a）的表面粗糙度更高的表面粗糙度。例如，該複數個高密度互連（例如，325a）可包括在約0.2−0.5微米的範圍中的表面粗糙度，並且該複數個互連（例如，325b）可包括在約0.6−0.8微米的範圍中的表面粗糙度。表面粗糙度的差異可以是由於在基板的各部分上執行的噴砂。
術語「高密度互連」可以意指具有比基板的其他部分中的互連（例如，芯互連）的最小行（例如，寬度）、最小間隔及/或最小節距更低的最小行（例如，寬度）、最小間隔及/或最小節距的互連。該複數個高密度互連（例如，222a、325a）可以是高密度互連裝置。該複數個互連（例如，222b、325b）可以是互連裝置。
整合裝置（例如，204）可包括晶粒（例如，半導體裸晶粒）。整合裝置可包括射頻（RF）裝置、被動裝置、濾波器、電容器、電感器、天線、發射器、接收器、基於GaAs的整合裝置、面聲波（SAW）濾波器、體聲波（BAW）濾波器、發光二極體（LED）整合裝置、基於矽（Si）的整合裝置、基於碳化矽（SiC）的整合裝置、處理器、記憶體及/或其組合。整合裝置（例如，204）可包括至少一個電子電路（例如，第一電子電路、第二電子電路等）。
封裝（例如，200、300、600）可以實現在射頻（RF）封裝中。RF封裝可以是射頻前端封裝（RFFE）。封裝（例如，200、300、600）可被配置成提供無線保真（WiFi）通訊及/或蜂巢通訊（例如，2G、3G、4G、5G）。封裝（例如，200、300、600）可被配置成支援行動通訊全球系統（GSM）、通用行動電信系統（UMTS）及/或長期進化（LTE）。封裝（例如，200、300、600）可被配置成傳送和接收具有不同頻率及/或通訊協定的訊號。
已經描述了包括各種高密度互連的各種基板，現在將在下文中描述用於製造包括被嵌入在阻焊層中的高密度互連的基板的工序。如以下示出的，本案中所描述的基板提供了低成本基板、在逸出區域中具有低短路風險的高可靠性基板。此外，基板可使用更短的製造程序來製造。 用於製造包括被嵌入在阻焊層中的高密度互連的基板的示例性工序
圖7A–7E圖示了用於提供或製造包括被嵌入在阻焊層中的高密度互連的基板的示例性工序。在一些實現中，圖7A–7E的工序可被用於提供或製造圖3的基板302、或本案中所描述的任何基板（例如，202、602）。
應當注意，圖7A–7E的工序可以組合一或多個階段以簡化及/或闡明用於提供或製造基板的工序。在一些實現中，各程序的次序可被改變或修改。在一些實現中，這些程序中的一者或多者可被替代或替換，而不背離本案的精神。不同實現可不同地製造基板。
如圖7A中所示，階段1圖示了提供芯層320之後的狀態。芯層320可包括具有樹脂的玻璃或玻璃纖維。然而，芯層320可包括不同材料。芯層320可具有不同厚度。
階段2圖示了在芯層320中形成複數個腔710之後的狀態。複數個腔710可經由鐳射製程及/或鑽孔製程來形成。複數個腔710可行進穿過芯層320。
階段3圖示了在複數個腔710中形成複數個芯互連之後的狀態。例如，第一複數個芯互連321可被形成在複數個腔710中。鍍敷製程可被用來形成第一複數個芯互連321。然而，不同實現可使用不同製程來形成第一複數個芯互連321。第一複數個芯互連321可包括位於芯層320中的芯通孔。
階段4圖示了在芯層320的第一表面（例如，頂表面）之上形成複數個互連762之後的狀態。複數個互連762可耦合到第一複數個芯互連321。階段4亦圖示了在芯層320的第二表面（例如，底表面）之上形成複數個互連764之後的狀態。複數個互連764可耦合到第一複數個芯互連321。圖案化製程、剝離製程及/或鍍敷製程可被用來形成複數個互連762和複數個互連764。
如圖7B中所示，階段5圖示了在芯層320的第一表面之上形成介電層322以及在芯層320的第二表面之上形成介電層326之後的狀態。沉積製程及/或層壓製程可被用來形成介電層322和326。介電層322和326可包括預浸料（例如，預浸層）。
階段6圖示了在介電層322中形成複數個腔770以及在介電層326中形成複數個腔771之後的狀態。鐳射製程（例如，鐳射鑽孔、鐳射消融）可被用來形成複數個腔770和複數個腔771。
階段7圖示了在介電層322和複數個腔770之上形成複數個互連772並將其耦合到介電層322和複數個腔770之後的狀態。複數個互連772可耦合到複數個互連762。階段7亦圖示了在介電層326和複數個腔771之上形成複數個互連774並將其耦合到介電層326和複數個腔771之後的狀態。複數個互連774可耦合到複數個互連764。圖案化製程、剝離製程及/或鍍敷製程可被用來形成複數個互連772和複數個互連774。
如圖7C中所示，階段8圖示了在介電層322的第一表面之上形成介電層324並將其耦合到介電層322的第一表面、以及在介電層326的第二表面之上形成介電層328並將其耦合到介電層326的第二表面之後的狀態。沉積製程及/或層壓製程可被用來形成介電層324和328。介電層324和328可包括預浸料（例如，預浸層）。
階段9圖示了在介電層324中形成複數個腔780以及在介電層328中形成複數個腔781之後的狀態。鐳射製程（例如，鐳射鑽孔、鐳射消融）可被用來形成複數個腔780和複數個腔781。
如圖7D中所示，階段10圖示了在介電層324和複數個腔780之上形成複數個互連782並將其耦合到介電層324和複數個腔780之後的狀態。複數個互連782可耦合到複數個互連772。階段10亦圖示了在介電層328和複數個腔781之上形成複數個互連784並將其耦合到介電層328和複數個腔781之後的狀態。複數個互連784可耦合到複數個互連774。圖案化製程、剝離製程及/或鍍敷製程可被用來形成複數個互連782和複數個互連784。注意，可以經由重複圖7C–7D的階段8–10來形成額外的介電層和額外的互連，如前述。複數個互連782可表示複數個互連325。
階段11圖示了（i）在介電層324和複數個互連782之上形成阻焊層250以及（ii）在介電層328和複數個互連784之上形成阻焊層260之後的狀態。沉積製程可被用來形成阻焊層250和阻焊層260。
如圖7E中所示，階段12圖示了在阻焊層250之上形成幹膜720、從而覆蓋阻焊層250的一部分並且暴露阻焊層250的一部分之後的狀態。
階段13圖示了在已經部分地移除阻焊層250的暴露部分之後的狀態。例如，如階段13中所示，可以移除阻焊層250的各部分，以使得剩餘阻焊層250的厚度小於高密度互連325a的厚度。在一些實現中，阻焊層250的一些部分可具有比複數個高密度互連325a的厚度更低的厚度。噴砂製程可被用來移除阻焊層250的各部分。移除阻焊層250的各部分可包括減薄及/或移除阻焊層250的在基板302的逸出部分224中的各部分。噴砂製程的一個效果在於複數個高密度互連325a的表面具有比複數個互連325b的表面更低的表面粗糙度。階段13可圖示包括複數個高密度互連325a、複數個高密度互連325c和複數個互連325b的基板302。 用於製造包括被嵌入在阻焊層中的高密度互連的基板的方法的示例性流程圖
在一些實現中，製造基板包括若干程序。圖8圖示了用於提供或製造基板的方法800的示例性流程圖。在一些實現中，圖8的方法800可被用來提供或製造圖3的基板。例如，圖8的方法可被用來製造基板302。然而，圖8的方法可被用來製造本案中的任何基板（諸如舉例而言，圖2和6的基板）。
應當注意，圖8的方法可以組合一或多個程序以便簡化及/或闡明用於提供或製造基板的方法。在一些實現中，各程序的次序可被改變或修改。
該方法（在805）提供芯層（例如，320）。芯層320可包括具有樹脂的玻璃或玻璃纖維。然而，芯層320可包括不同材料。芯層320可具有不同厚度。圖7A的階段1圖示且描述了所提供的芯層的實例。
該方法（在810）在芯層中形成複數個腔（例如，710）。鐳射製程或鑽孔製程可被用來形成腔。複數個腔可以行進穿過芯層320。圖7A的階段2圖示且描述了在芯層中形成腔的實例。
該方法（在815）在該複數個腔（例如，710）中形成複數個芯互連（例如，321）。例如，第一複數個芯互連321可被形成在複數個腔710中。鍍敷製程可被用來形成該第一複數個芯互連321。然而，不同實現可以使用不同製程來形成該第一複數個芯互連321。該第一複數個芯互連321可包括位於芯層320中的芯通孔。圖7A的階段3圖示且描述了位於芯層中的芯互連的實例。
該方法（在820）在芯層的第一表面和芯層（例如，320）的第二表面之上形成複數個互連（例如，325、327）和至少一個介電層（例如，322、324）。圖案化製程、剝離製程及/或鍍敷製程可被用來形成該複數個互連。鐳射製程（例如，鐳射鑽孔、鐳射消融）可被用來在介電層中形成該複數個腔。沉積製程及/或層壓製程可被用來形成至少一個介電層。該至少一個介電層可包括預浸料（例如，預浸層）。圖7B–7D的階段5–10圖示且描述了形成複數個互連和至少一個介電層（例如，預浸料）的實例。
該方法（在825）在介電層的第一表面之上形成至少一個阻焊層（例如，250）並且在介電層的第二表面之上形成至少一個阻焊層（例如，260）。沉積製程可被用來形成阻焊層250和阻焊層260。圖7D的階段11圖示且描述了在介電層之上形成阻焊層的實例。
該方法（在830）移除阻焊層（例如，250）的各部分。移除阻焊層的各部分可包括減薄阻焊層的各部分。在一些實現中，阻焊層250的一些部分可具有比複數個高密度互連325a的厚度更低的厚度。在一些實現中，阻焊層250的一些部分可具有等於複數個高密度互連325a的厚度的厚度。不同實現可使用不同製程來移除阻焊層的各部分。噴砂製程可被用來移除阻焊層250的各部分。移除阻焊層250的各部分可包括減薄阻焊層250的在基板302的逸出部分224中的各部分。移除阻焊層的各部分可包括施加幹膜並且對所暴露的（例如，沒有幹膜的）阻焊層的各部分執行噴砂。一旦噴砂完成，就可以移除幹膜。噴砂製程的一個效果在於複數個高密度互連327a的表面具有比複數個互連327b的表面更低的表面粗糙度。圖7E的階段12–13圖示且描述了移除阻焊層的各部分的實例。
該方法（在835）可將複數個焊料互連（例如，270）耦合到基板（例如，202、302、602）。例如，回流焊接製程可被用來將複數個焊料互連270耦合到基板202的複數個互連327。 用於製造包括包含被嵌入在阻焊層中的高密度互連的基板的封裝的示例性工序
圖9圖示了用於提供或製造包括包含被嵌入在阻焊層中的高密度互連的基板的封裝的示例性工序。在一些實現中，圖9的工序可被用於提供或製造圖6的封裝600、或本案中所描述的任何封裝。
應當注意，圖9的工序可以組合一或多個階段以簡化及/或闡明用於提供或製造封裝的工序。在一些實現中，各程序的次序可被改變或修改。在一些實現中，這些程序中的一者或多者可被替代或替換，而不背離本案的精神。不同實現可不同地製造封裝。
如圖9A中所示，階段1圖示了在提供基板602之後的狀態。基板602可使用圖7A–7E中所描述的製程來提供。基板602包括位於（例如，被嵌入在）阻焊層中的互連。例如，基板602可包括複數個高密度互連325a、複數個高密度互連325c、複數個互連325b和阻焊層250。
階段2圖示了在整合裝置204經由複數個焊柱互連290及/或複數個焊料互連280耦合到基板602之後的狀態。拾放製程可被用於在基板602的第一表面之上放置整合裝置204。回流焊接製程可被用於將整合裝置204耦合到基板602。整合裝置204可位於基板604的非逸出部分226和逸出部分224之上，如上面圖3和6中所描述的。 示例性電子裝置
圖10圖示了可整合有前述裝置、整合裝置、積體電路（IC）封裝、積體電路（IC）裝置、半導體裝置、積體電路、晶粒、中介體、封裝、層疊封裝（PoP）、系統級封裝（SiP）、或片上系統（SoC）中的任一者的各種電子裝置。例如，行動電話裝置1002、膝上型電腦裝置1004、固定位置終端裝置1006、可穿戴裝置1008、或機動交通工具1010可包括如本文所描述的裝置1000。裝置1000可以是例如本文所描述的裝置及/或積體電路（IC）封裝中的任一者。圖10中所圖示的裝置1002、1004、1006和1008、以及交通工具1010僅僅是示例性的。其他電子裝置亦能以裝置1000為特徵，此類電子裝置包括但不限於包括以下各項的裝置（例如，電子裝置）組：行動裝置、掌上型個人通訊系統（PCS）單元、可攜式資料單元（諸如個人數位助理）、啟用全球定位系統（GPS）的裝置、導航裝置、機上盒、音樂播放機、視訊播放機、娛樂單元、固定位置資料單元（諸如儀錶讀取裝備）、通訊裝置、智慧型電話、平板電腦、電腦、可穿戴裝置（例如，手錶、眼鏡）、物聯網路（IoT）裝置、伺服器、路由器、機動交通工具（例如，自主交通工具）中實現的電子裝置、或者儲存或檢索資料或電腦指令的任何其他裝置，或者其任何組合。
圖2–6、7A–7E及/或9–10中所圖示的各部件、程序、特徵、及/或功能中的一者或多者可以被重新安排及/或組合成單個部件、程序、特徵或功能，或者在若干部件、程序或功能中實施。亦可添加額外元件、部件、程序、及/或功能而不會脫離本案。亦應當注意，圖2–6、7A–7E及/或9–10及其在本案中的對應描述不限於晶粒及/或IC。在一些實現中，圖2–6、7A–7E及/或9–10及其對應描述可被用來製造、建立、提供、及/或生產裝置及/或整合裝置。在一些實現中，裝置可包括晶粒、整合裝置、整合被動裝置（IPD）、晶粒封裝、積體電路（IC）裝置、裝置封裝、積體電路（IC）封裝、晶片、半導體裝置、層疊封裝（PoP）裝置、散熱裝置及/或中介體。
注意，本案中的附圖可以表示各種部件、部件、物件、裝置、封裝、整合裝置、積體電路、及/或電晶體的實際表示及/或概念表示。在一些實例中，附圖可以不是按比例的。在一些實例中，為了清楚起見，並未圖示所有部件及/或零件。在一些實例中，附圖中的各個零件及/或部件的定位、位置、大小、及/或形狀可以是示例性的。在一些實現中，附圖中的各個部件及/或零件可以是可任選的。
措辭「示例性」在本文中用於意指「用作實例、例子、或圖示」。本文中描述為「示例性」的任何實現或態樣不必被解釋為優於或勝過本案的其他態樣。同樣，術語「態樣」不要求本案的所有態樣皆包括所論述的特徵、優點或操作模式。術語「耦合」在本文中用於指兩個物件之間的直接或間接耦合（例如，機械耦合）。例如，若物件A實體地接觸物件B，且物件B接觸物件C，則物件A和C仍可被認為是彼此耦合的——即便它們並非彼此直接實體接觸。術語「電耦合」可表示兩個物件直接或間接耦合在一起，以使得電流（例如，訊號、功率、接地）可以在兩個物件之間傳遞。電耦合的兩個物件在這兩個物件之間可以有或者可以沒有電流傳遞。術語「第一」、「第二」、「第三」和「第四」（及/或高於第四的任何事物）的使用是任意的。所描述的任何部件可以是第一部件、第二部件、第三部件或第四部件。例如，被稱為第二部件的部件可以是第一部件、第二部件、第三部件或第四部件。術語「包封」意指物件可以部分地包封或完全包封另一物件。術語「頂部」和「底部」是任意的。位於頂部的部件可以處在位於底部的部件之上。頂部部件可被視為底部部件，反之亦然。如本案所描述的，位於第二部件「之上」的第一部件可意味著第一部件位於第二部件上方或下方，這取決於底部或頂部被如何任意定義。在另一實例中，第一部件可位於第二部件的第一表面之上（例如，上方），而第三部件可位於第二部件的第二表面之上（例如，下方），其中第二表面與第一表面相對。進一步注意到，如在本案中在一個部件位於另一部件之上的上下文中所使用的術語「之上」可被用來表示部件在另一部件上及/或在另一部件中（例如，在部件的表面上或被嵌入在部件中）。由此，例如，第一部件在第二部件之上可表示：（1）第一部件在第二部件之上，但是不直接接觸第二部件；（2）第一部件在第二部件上（例如，在第二部件的表面上）；及/或（3）第一部件在第二部件中（例如，嵌入在第二部件中）。位於第二部件「中」的第一部件可以部分地位於第二部件中或者完全位於第二部件中。如本案中所使用的術語「約‘值X’」或「大致為值X」意味著在‘值X’的百分之十以內。例如，約1或大致為1的值將意味著在0.9−1.1範圍中的值。
在一些實現中，互連是裝置或封裝中允許或促成兩個點、元件及/或部件之間的電連接的元件或部件。在一些實現中，互連可包括跡線、通孔、焊盤、焊柱、重分佈金屬層、及/或凸塊下金屬化（UBM）層。互連可包括一或多個金屬組分（例如，晶種層+金屬層）。在一些實現中，互連是可被配置成為訊號（例如，資料訊號、接地或電源）提供電路徑的導電材料。互連可以是電路的一部分。互連可包括不止一個元件或部件。互連可以由一或多個互連來定義。不同的實現可以使用相似或不同的製程來形成互連。在一些實現中，化學氣相沉積（CVD）製程及/或實體氣相沉積（PVD）製程用於形成互連。例如，可使用濺射製程、噴塗、及/或鍍敷製程來形成互連。
亦注意到，本文中所包含的各種揭示可以作為被圖示為流程圖、流程圖、結構圖或方塊圖的程序來描述。儘管流程圖可以將操作描述為順序程序，但很多操作可以並行地或併發地執行。另外，可以重新排列操作的次序。程序在其操作完成時終止。
本文中所描述的本案的各種特徵可實現於不同系統中而不會脫離本案。應當注意，本案的以上各態樣僅是實例，且不應被解釋成限定本案。對本案的各態樣的描述意欲是說明性的，而非限定所附請求項的範疇。由此，本發明的教導可以現成地應用於其他類型的裝置，並且許多替換、修改和變形對於本發明所屬領域中具有通常知識者將是顯而易見的。
1:階段 2:階段 3:階段 4:階段 5:階段 6:階段 7:階段 8:階段 9:階段 10:階段 11:階段 12:階段 13:階段 100:封裝 102:基板 104:整合裝置 106:整合裝置 120:介電層 122:互連 124:焊料互連 144:焊料互連 164:焊料互連 200:封裝 202:基板 204:整合裝置 220:介電層 222:互連 222a:高密度互連 222b:高密度互連 222c:高密度互連 222d:高密度互連 224:逸出部分 226:非逸出部分 250:阻焊層 250a:阻焊層 250b:阻焊層部分 250c:阻焊層部分 250d:阻焊層部分 260:阻焊層 270:焊料互連 280:焊料互連 280a:焊料互連 280b:焊料互連 290:焊柱互連 290a:焊柱互連 290b:焊柱互連 300:封裝 302:基板 320:芯層 321:芯互連 322:第一介電層 324:第一介電層 325:互連 325a:高密度互連 325b:互連 325c:高密度互連 325d:互連 326:第二介電層 327:互連 327b:互連 327d:互連 328:第二介電層 426:部分 710:腔 720:幹膜 762:互連 764:互連 770:腔 771:腔 772:互連 774:互連 780:腔 781:腔 782:互連 784:互連 800:方法 805:方塊 810:方塊 815:方塊 820:方塊 825:方塊 830:方塊 835:方塊 1000:裝置 1002:裝置 1004:裝置 1006:裝置 1008:裝置 1010:交通工具 A:物件 B:物件 C:物件 M1:金屬層 M2:金屬層 M3:金屬層 M4:金屬層 M5:金屬層 M6:金屬層 X:值
在結合附圖理解下文闡述的詳細描述時，各種特徵、本質和優點會變得明顯，在附圖中，相像的元件符號貫穿始終作相應標識。
圖1圖示了包括基板和耦合到該基板的整合裝置的封裝的剖面視圖。
圖2圖示了封裝的剖面視圖，該封裝包括基板以及耦合到被嵌入在該基板的阻焊層中的高密度互連和互連的整合裝置。
圖3圖示了封裝的剖面視圖，該封裝包括基板以及耦合到被嵌入在該基板的阻焊層中的高密度互連和互連的整合裝置。
圖4圖示了基板的平面視圖，該基板包括被嵌入在該基板的阻焊層中的高密度互連和互連。
圖5圖示了基板的平面視圖，該基板包括被嵌入在該基板的阻焊層中的高密度互連和互連。
圖6圖示了封裝的剖面視圖，該封裝包括基板以及耦合到被嵌入在該基板的阻焊層中的高密度互連和互連的整合裝置。
圖7A−7E圖示了用於製造包括被嵌入在阻焊層中的高密度互連的基板的示例性工序。
圖8圖示了用於製造包括被嵌入在阻焊層中的高密度互連的基板的方法的示例性流程圖。
圖9圖示了用於製造包括整合裝置和包含被嵌入在阻焊層中的高密度互連的基板的封裝的示例性工序。
圖10圖示了可以整合本文中所描述的晶粒、電子電路、整合裝置、整合被動裝置（IPD）、被動部件、封裝、及/或裝置封裝的各種電子裝置。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
204:整合裝置
224:逸出部分
226:非逸出部分
250:阻焊層
250a:阻焊層
250b:阻焊層部分
250c:阻焊層部分
250d:阻焊層部分
260:阻焊層
270:焊料互連
280:焊料互連
280a:焊料互連
280b:焊料互連
290:焊柱互連
290a:焊柱互連
290b:焊柱互連
300:封裝
302:基板
320:芯層
321:芯互連
322:第一介電層
324:第一介電層
325:互連
325a:高密度互連
325b:互連
325c:高密度互連
325d:互連
326:第二介電層
327:互連
327b:互連
327d:互連
328:第二介電層

Claims (26)

  1. 一種基板，包括： 包括一第一表面和一第二表面的一芯層； 位於該芯層的該第一表面之上的至少一個第一介電層； 位於該芯層的該第二表面之上的至少一個第二介電層； 位於該至少一個第一介電層的一表面之上的複數個第一互連； 位於該至少一個第一介電層的該表面之上的複數個第二互連；及 位於該至少一個第一介電層的該表面之上的複數個第三互連， 其中該複數個第三互連耦合到該複數個第一互連，並且 其中該複數個第三互連和該複數個第二互連與該複數個第一互連共面；及 位於該至少一個第二介電層的表面之上的一阻焊層，該阻焊層包括一第一部分、一第二部分和一第三部分， 其中該阻焊層的接觸該複數個第一互連的該第一部分包括一第一厚度，該第一厚度小於該複數個第一互連的一厚度， 其中該阻焊層的接觸該複數個第二互連的該第二部分包括一第二厚度，該第二厚度大於該複數個第二互連的一厚度，並且 其中該阻焊層的該第三部分位於該複數個第三互連的一頂表面和一側表面之上。
  2. 如請求項1之基板， 其中該複數個第一互連包括複數個焊盤互連，並且 其中該複數個第三互連包括複數個跡線互連。
  3. 如請求項1之基板， 其中該複數個第一互連包括具有（i）8微米的一最小寬度和（ii）10微米的一最小間隔的互連， 其中該複數個第二互連包括具有（i）20微米的一最小寬度和（ii）25微米的一最小間隔的互連，並且 其中該複數個第三互連包括具有（i）8微米的一最小寬度和（ii）10微米的一最小間隔的互連。
  4. 如請求項1之基板，其中該複數個第一互連和該複數個第三互連位於該基板的一整合裝置逸出部分中。
  5. 如請求項1之基板， 其中該複數個第一互連包括一第一表面粗糙度，並且 其中該複數個第二互連包括大於該第一表面粗糙度的一第二表面粗糙度。
  6. 如請求項1之基板，其中該複數個第一互連的一側表面沒有該阻焊層。
  7. 如請求項1之基板，其中該複數個第一互連的一側表面的一部分沒有該阻焊層。
  8. 如請求項1之基板，其中該複數個第三互連完全被該阻焊層覆蓋。
  9. 如請求項1之基板，其中該複數個第一互連、該複數個第二互連和該複數個第三互連位於該基板的一相同金屬層上。
  10. 如請求項1之基板，其中該基板被納入到從包括以下各項的一組中選擇的一裝置中：一音樂播放機、一視訊播放機、一娛樂單元、一導航裝置、一通訊裝置、一行動裝置、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦、一電腦、一可穿戴裝置、一膝上型電腦、一伺服器、一物聯網路（IoT）裝置、以及一機動交通工具中的一裝置。
  11. 一種裝備，包括： 一整合裝置；及 耦合到該整合裝置的一基板，該基板包括： 包括一第一表面和一第二表面的一芯層； 位於該芯層的該第一表面之上的至少一個第一介電層； 位於該芯層的該第二表面之上的至少一個第二介電層； 位於該至少一個第一介電層的一表面之上的第一互連裝置； 位於該至少一個第一介電層的該表面之上的第二互連裝置；及 位於該至少一個第一介電層的該表面之上的第三互連裝置， 其中該第三互連裝置耦合到該第一互連裝置，並且 其中該第三互連裝置和該第二互連裝置與該第一互連裝置共面；及 位於該至少一個第二介電層的表面之上的一阻焊層，該阻焊層包括一第一部分、一第二部分和一第三部分， 其中該阻焊層的接觸該第一互連裝置的該第一部分包括一第一厚度，該第一厚度小於該第一互連裝置的一厚度， 其中該阻焊層的接觸該第二互連裝置的該第二部分包括一第二厚度，該第二厚度大於該第一互連裝置的一厚度，並且 其中該阻焊層的該第三部分位於該第三互連裝置的一頂表面和一側表面之上。
  12. 如請求項11之裝備， 其中該第一互連裝置包括複數個焊盤互連，並且 其中該第三互連裝置包括複數個跡線互連。
  13. 如請求項11之裝備， 其中該第一互連裝置包括具有（i）8微米的一最小寬度和（ii）10微米的一最小間隔的互連， 其中該第二互連裝置包括具有（i）20微米的一最小寬度和（ii）25微米的一最小間隔的互連，並且 其中該第三互連裝置包括具有（i）8微米的一最小寬度和（ii）10微米的一最小間隔的互連。
  14. 如請求項11之裝備，其中該第一互連裝置和該第三互連裝置位於該基板的一整合裝置逸出部分中。
  15. 如請求項11之裝備， 其中該第一互連裝置包括一第一表面粗糙度，並且 其中該第二互連裝置包括大於該第一表面粗糙度的一第二表面粗糙度。
  16. 如請求項11之裝備，其中該第一互連裝置的一側表面沒有該阻焊層。
  17. 如請求項11之裝備，其中該第一互連裝置的一側表面的一部分沒有該阻焊層。
  18. 如請求項11之裝備，其中該第三互連裝置完全被該阻焊層覆蓋。
  19. 如請求項11之裝備，其中該第一互連裝置、該第二互連裝置和該第三互連裝置位於該基板的一相同金屬層上。
  20. 如請求項11之裝備，其中該裝備包括從由以下各項組成的一組中選擇的一裝置：一音樂播放機、一視訊播放機、一娛樂單元、一導航裝置、一通訊裝置、一行動裝置、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦、一電腦、一可穿戴裝置、一膝上型電腦、一伺服器、一物聯網路（IoT）裝置、以及一機動交通工具中的一裝置。
  21. 一種用於製造一基板的方法，包括以下步驟： 提供包括一第一表面和一第二表面的一芯層； 在該芯層的一第一表面之上形成至少一個第一介電層； 在該芯層的一第二表面之上形成至少一個第二介電層； 在該至少一個第一介電層的一表面之上形成複數個第一互連； 在該至少一個第一介電層的該表面之上形成複數個第二互連； 在該至少一個第一介電層的該表面之上形成複數個第三互連， 其中該複數個第三互連耦合到該複數個第一互連，並且 其中該複數個第三互連、該複數個第二互連和該複數個第一互連位於相同金屬層上； 形成位於該至少一個第一介電層的該表面之上的一阻焊層；及 移除該阻焊層的各部分， 其中該阻焊層的接觸該複數個第一互連的一第一部分包括一第一厚度，該第一厚度小於該複數個第一互連的一厚度， 其中該阻焊層的接觸該複數個第二互連的一第二部分包括一第二厚度，該第二厚度大於該複數個第二互連的一厚度，並且 其中該阻焊層的第三部分位於該複數個第三互連的一頂表面和一側表面之上。
  22. 如請求項21之方法， 其中該多個第一互連包括複數個焊盤互連，並且 其中該多個第三互連包括複數個跡線互連。
  23. 如請求項21之方法， 其中該複數個第一互連包括複數個高密度互連， 其中該複數個高密度互連包括具有（i）一第一最小寬度和（ii）一第一最小間隔的互連， 其中該複數個第二互連包括具有（i）一第二最小寬度和（ii）一第二最小間隔的互連， 其中該第二最小寬度大於該第一最小寬度，並且 其中該第二最小間隔大於該第二最小間隔。
  24. 如請求項21之方法，其中該複數個第一互連和該複數個第三互連位於該基板的一整合裝置逸出部分中。
  25. 如請求項21之方法，其中該複數個第一互連的一側表面的一部分沒有該阻焊層。
  26. 如請求項21之方法，其中移除該阻焊層的各部分包括： 在該阻焊層的所選部分之上施加一幹膜； 對該阻焊層的未被該幹膜覆蓋的部分進行噴砂；及 移除該幹膜。
TW110135097A 2020-10-08 2021-09-22 包括嵌入阻焊層中的互連的基板 TW202230677A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/066,318 2020-10-08
US17/066,318 US11545425B2 (en) 2020-10-08 2020-10-08 Substrate comprising interconnects embedded in a solder resist layer

Publications (1)

Publication Number Publication Date
TW202230677A true TW202230677A (zh) 2022-08-01

Family

ID=78232383

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110135097A TW202230677A (zh) 2020-10-08 2021-09-22 包括嵌入阻焊層中的互連的基板

Country Status (7)

Country Link
US (1) US11545425B2 (zh)
EP (1) EP4226421A1 (zh)
KR (1) KR20230052986A (zh)
CN (1) CN116261783A (zh)
BR (1) BR112023005975A2 (zh)
TW (1) TW202230677A (zh)
WO (1) WO2022076168A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022020377A (ja) * 2020-07-20 2022-02-01 キオクシア株式会社 半導体装置及び半導体装置の製造方法
US11823983B2 (en) 2021-03-23 2023-11-21 Qualcomm Incorporated Package with a substrate comprising pad-on-pad interconnects

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4534062B2 (ja) * 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP2011119567A (ja) 2009-12-07 2011-06-16 Panasonic Corp プリント配線板の製造方法
US8528200B2 (en) 2009-12-18 2013-09-10 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP2012009586A (ja) 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法
JP5547594B2 (ja) * 2010-09-28 2014-07-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP5415632B2 (ja) 2011-07-25 2014-02-12 日本特殊陶業株式会社 配線基板
JP5873152B1 (ja) * 2014-09-29 2016-03-01 日本特殊陶業株式会社 配線基板
US9570410B1 (en) * 2015-07-31 2017-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming connector pad structures, interconnect structures, and structures thereof
JP6816964B2 (ja) * 2016-03-10 2021-01-20 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR102164794B1 (ko) * 2018-08-27 2020-10-13 삼성전자주식회사 팬-아웃 반도체 패키지

Also Published As

Publication number Publication date
KR20230052986A (ko) 2023-04-20
EP4226421A1 (en) 2023-08-16
US11545425B2 (en) 2023-01-03
US20220115312A1 (en) 2022-04-14
BR112023005975A2 (pt) 2023-05-02
WO2022076168A1 (en) 2022-04-14
CN116261783A (zh) 2023-06-13

Similar Documents

Publication Publication Date Title
US11502049B2 (en) Package comprising multi-level vertically stacked redistribution portions
EP4133521B1 (en) Package comprising a substrate with interconnect routing over solder resist layer
US20210175178A1 (en) Package comprising a double-sided redistribution portion
TW202230677A (zh) 包括嵌入阻焊層中的互連的基板
US20240055356A1 (en) Package comprising integrated devices and bridge coupling top sides of integrated devices
TW202211411A (zh) 包括嵌入在阻焊層中的互連的基板
TW202238870A (zh) 具有包括層疊焊盤互連的基板的封裝
US11552015B2 (en) Substrate comprising a high-density interconnect portion embedded in a core layer
TW202240831A (zh) 用於功率分配網路（ｐｄｎ）效能提升的在基板之間包括被動元件的封裝
TW202312401A (zh) 包括具有包含凸部的焊盤互連的基板的封裝
TW202234633A (zh) 具有包括周邊互連的基板的封裝
TW202329366A (zh) 包括具有高密度互連的基板的封裝
TW202318583A (zh) 包括具有高密度互連的基板的封裝
TW202315032A (zh) 包括具有耦接到跡線互連的通孔互連的基板的封裝
TW202407908A (zh) 包括整合裝置和耦合至第二金屬化部分的第一金屬化部分的封裝
TW202308081A (zh) 具有包括突出焊盤互連的基板的封裝
TW202213654A (zh) 具有包括可變厚度阻焊層的基板的封裝
TW202324621A (zh) 包含位於焊料互連之間的通道互連的封裝
TW202349592A (zh) 包括具有被配置用於背側配電網的橋的基板的封裝
TW202347656A (zh) 包括位於金屬化部分之間的互連晶粒的封裝
JP2024523238A (ja) 集積デバイスおよび集積デバイスの上面を結合するブリッジを含むパッケージ
TW202329367A (zh) 具有背側金屬層的整合的裝置的封裝