TW202347656A - 包括位於金屬化部分之間的互連晶粒的封裝 - Google Patents

包括位於金屬化部分之間的互連晶粒的封裝 Download PDF

Info

Publication number
TW202347656A
TW202347656A TW112115324A TW112115324A TW202347656A TW 202347656 A TW202347656 A TW 202347656A TW 112115324 A TW112115324 A TW 112115324A TW 112115324 A TW112115324 A TW 112115324A TW 202347656 A TW202347656 A TW 202347656A
Authority
TW
Taiwan
Prior art keywords
metallization
die
interconnects
interconnect
package
Prior art date
Application number
TW112115324A
Other languages
English (en)
Inventor
陽陽 孫
曼紐 阿爾德雷特
莉莉 趙
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202347656A publication Critical patent/TW202347656A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一種封裝包括第一金屬化部分、第一整合裝置、互連晶粒、第二金屬化部分和封裝層。第一金屬化部分包括至少一個第一電介質層和第一多個金屬化互連。第一整合裝置耦合到第一金屬化部分。互連晶粒耦合到第一金屬化部分。第二金屬化部分經由互連晶粒耦合到第一金屬化部分，使得第一整合裝置和互連晶粒位於第一金屬化部分和第二金屬化部分之間。第二金屬化部分包括至少一個第二電介質層和第二多個金屬化互連。封裝層耦合到第一金屬化部分和第二金屬化部分，其中封裝層位於第一金屬化部分和第二金屬化部分之間。

Description

包括位於金屬化部分之間的互連晶粒的封裝
本專利申請案主張享受2022年5月11日向美國專利局提交的非臨時申請案第17/742,00號1的優先權和利益，故以引用方式將該申請案的全部內容併入本文，就如同在下文中完全記載一樣。
各種特徵係關於具有金屬化部分和整合裝置的封裝。
封裝可以包括基板和整合裝置。這些部件耦合在一起以提供可以執行各種電功能的封裝。對提供效能更佳的封裝，並減小封裝的整體尺寸存在持續需求。
各種特徵涉及具有金屬化部分和整合裝置的封裝。
一個實例提供了一種封裝，該封裝包括第一金屬化部分、第一整合裝置、互連晶粒、第二金屬化部分和封裝層。第一金屬化部分包括至少一個第一電介質層和第一複數個金屬化互連。該第一整合裝置耦合到該第一金屬化部分。該互連晶粒耦合到該第一金屬化部分。該第二金屬化部分經由該互連晶粒耦合到該第一金屬化部分，以使得該第一整合裝置和該互連晶粒位於該第一金屬化部分和該第二金屬化部分之間。該第二金屬化部分包括至少一個第二電介質層和第二複數個金屬化互連。該封裝層耦合到該第一金屬化部分和該第二金屬化部分，其中該封裝層位於該第一金屬化部分和第二金屬化部分之間。
另一個實例提供了包括第一封裝的裝置。該第一封裝包括第一金屬化部分、第一整合裝置、用於晶粒互連的單元、第二金屬化部分和封裝層。該第一金屬化部分包括至少一個第一電介質層和第一複數個金屬化互連。該第一整合裝置耦合到該第一金屬化部分。用於晶粒互連的單元耦合到該第一金屬化部分。該第二金屬化部分經由用於晶粒互連的單元耦合到該第一金屬化部分，以使得該第一整合裝置和用於晶粒互連的單元位於該第一金屬化部分和該第二金屬化部分之間。該第二金屬化部分包括至少一個第二電介質層和第二複數個金屬化互連。該封裝層耦合到該第一金屬化部分和該第二金屬化部分，其中該封裝層位於該第一金屬化部分和該第二金屬化部分之間。
另一個實例提供了一種用於製造封裝的方法。該方法提供第一金屬化部分。該方法將第一整合裝置耦合到該第一金屬化部分。該方法將互連晶粒耦合到該第一金屬化部分。該方法在該第一金屬化部分、該第一整合裝置和該互連晶粒上形成封裝層。該方法在該封裝層上形成第二金屬化部分，使得該第二金屬化部分經由該互連晶粒耦合到該第一金屬化部分。
在下文描述中，提供了具體細節，以提供對本案內容的各個態樣的透徹理解。然而，本發明所屬領域中具有通常知識者應當理解，可以在沒有這些具體細節的情況下實踐這些態樣。例如，可以以方塊圖形式來示出電路，以避免不必要的細節對各態樣造成模糊。在其他實例中，為了不混淆本案內容的各態樣，沒有詳細地示出公知的電路、結構和技術。
本案內容描述了一種封裝，該封裝包括第一金屬化部分、第一整合裝置、互連晶粒、第二金屬化部分和封裝層。第一金屬化部分包括至少一個第一電介質層和第一複數個金屬化互連。第一整合裝置耦合到第一金屬化部分。互連晶粒耦合到第一金屬化部分。第二金屬化部分經由互連晶粒耦合到第一金屬化部分，使得第一整合裝置和互連晶粒位於第一金屬化部分和第二金屬化部分之間。第二金屬化部分包括至少一個第二電介質層和第二複數個金屬化互連。封裝層耦合到第一金屬化部分和第二金屬化部分，其中封裝層位於第一金屬化部分和第二金屬化部分之間。第一金屬化部分可以包括第一再分佈部分，該第一再分佈部分包括第一複數個再分佈互連。第二金屬化部分可以包括第二再分佈部分，該第二再分佈部分包括第二複數個再分佈互連。第二整合裝置可以耦合到第二金屬化部分的第一側。第二封裝可以耦合到第二金屬化部分的第一側。第二封裝可以包括基板、耦合到基板的第二整合裝置、以及耦合到基板和第二整合裝置的第二封裝層。如下文將進一步描述的，該封裝提供具有高縱橫比和高密度互連的互連，這有助於提供改進的封裝效能，同時保持小而薄的封裝。 包括互連晶粒的示例性封裝
圖1圖示包括金屬化部分和高密度互連的封裝100的橫截面剖面圖。封裝100可以包括層疊封裝（PoP）。封裝100經由複數個焊接互連117耦合到主機板108。主機板108包括至少一個板電介質層180和複數個板互連182。主機板108可以包括印刷電路板（PCB）。封裝100經由複數個焊接互連117，耦合到主機板108的複數個板互連182。
封裝100包括至少一個互連晶粒101、金屬化部分102、金屬化部分104、整合裝置103、整合裝置105和封裝層106。金屬化部分102包括至少一個電介質層120和複數個金屬化互連122。金屬化部分104包括至少一個電介質層140和複數個金屬化互連142。金屬化部分104（例如，第二金屬化部分）被配置為經由至少一個互連晶粒101，耦合（例如，電耦合）到金屬化部分102（例如，第一金屬化部分）。
金屬化部分102可以包括再分佈部分（例如，第一再分佈部分）。金屬化部分102可以包括第一側面和第二側面。第一側面可以是正面，第二側面可以是背面。複數個金屬化互連122可以包括複數個再分佈互連（例如，第一複數個再分佈互連）。金屬化部分102可以是封裝100的正面金屬化部分（例如，正面再分佈部分）。金屬化部分102可以是用於金屬化互連的單元（例如，用於正面金屬化互連的單元）。
金屬化部分104可以包括再分佈部分（例如，第二再分佈部分）。金屬化部分104可以包括第一側面和第二側面。第一側面可以是正面，第二側面可以是背面。複數個金屬化互連142可以包括複數個再分佈互連（例如，第二複數個再分佈互連）。金屬化部分104可以是封裝100的背面金屬化部分（例如，背面再分佈部分）。金屬化部分104可以是用於金屬化互連的單元（例如，用於背面金屬化互連的單元）。
如前述，金屬化部分（例如，102、104）可以包括再分佈部分，該再分佈部分包括再分佈互連（例如，再分佈層（RDL）互連）。再分佈互連可以包括具有U形或V形的部分。術語「U形」和「V形」應當是可互換的。術語「U形」和「V形」可以代表互連及/或再分佈互連的側面輪廓形狀。U形互連（例如，U形側面輪廓互連）和V形互連（如，V形側面輪廓互連）可以具有頂部和底部。U形互連（或V形互連）的底部可以耦合到另一個U形互連（或V型互連）的頂部。
整合裝置103（例如，第一整合裝置）經由複數個焊接互連130耦合到金屬化部分102的第一側面（例如，正面）。在整合裝置103和複數個焊接互連130之間可以存在複數個柱互連，亦可以不存在複數個柱互連。因此，整合裝置103可以經由複數個柱互連和複數個焊接互連130耦合到金屬化部分102。底部填充物132可以位於整合裝置103和金屬化部分102之間。該至少一個互連晶粒101可以經由複數個焊接互連115，耦合到金屬化部分102的第一側面。如下文將進一步描述的，該至少一個互連晶粒101可以被配置為向封裝100提供高縱橫比互連及/或高密度互連。封裝層106可以耦合到金屬化部分102的第一側面（例如，正面）和金屬化部分104的第二側面（例如，背面）。封裝層106可以封裝（例如，部分或全部）整合裝置103和至少一個互連晶粒101。封裝層106可以包括模具、樹脂及/或環氧樹脂。封裝層106可以是用於封裝的單元。可以經由使用壓縮和轉移成型製程、片材成型製程或液體成型製程來提供封裝層106。封裝層106位於金屬化部分102和金屬化部分104之間。該至少一個互連晶粒101位於金屬化部分102和金屬化部分104之間。整合裝置103位於金屬化部分102和金屬化部分104之間。整合裝置103可以包括前面和背面。整合裝置103的前側可以面對金屬化部分102。整合裝置103的背面可以面對金屬化部分104。整合裝置103的背面可以被封裝層106覆蓋。在一些實施方式中，可以暴露整合裝置103的背面（例如，背側表面）（例如，不被封裝層106覆蓋）。該至少一個互連晶粒101位於整合裝置103的橫向。該至少一個互連晶粒101可以橫向地圍繞整合裝置103。
該至少一個互連晶粒101包括晶粒基板110和複數個晶粒互連112。晶粒基板110可以包括矽。該複數個晶粒互連112包括焊盤互連112a（例如，焊盤）、通孔互連112b（例如，通孔）和焊盤互連112（例如，墊）。焊盤互連112a耦合到通孔互連112b。通孔互連112b耦合到焊盤互連112c。焊盤互連112c耦合到焊接互連115a。焊接互連115a是該複數個焊接互連115的一部分。
來自金屬化部分104的複數個金屬化互連142可以耦合到該至少一個互連晶粒101的複數個晶粒互連112，使得在互連晶粒和金屬化部分102之間不需要焊接互連。亦即，該複數個金屬化互連142可以在不需要或不使用焊接互連的情況下，耦合到該複數個晶粒互連112。因此，來自該複數個金屬化互連142的互連和來自該複數個晶粒互連112的晶粒互連（例如，112a）之間的耦合可以不存在焊接互連。
該至少一個互連晶粒101可以包括虛設晶粒。該至少一個互連晶粒101可以不含主動部件。該至少一個互連晶粒101可以不含電晶體。該至少一個互連晶粒101可以是用於晶粒互連的單元。
金屬化部分102和金屬化部分104之間的互連的縱橫比（例如，高寬比、高徑比）可以非常高。例如，在一些實施方式中，該複數個晶粒互連112可以具有在大約20:1至10:1的範圍內的縱橫比。在一個實例中，晶粒互連112b可以具有在大約20:1至10:1的範圍內的縱橫比。在另一個實例中，晶粒互連112a、晶粒互連114b及/或晶粒互連113c的組合可以具有在大約20:1至10:1的範圍內的縱橫比。當在金屬化部分102和金屬化部分104之間存在整合裝置時，高縱橫比有助於提供高密度互連。此外，金屬化部分102和金屬化部分104之間的互連的間距（pitch）可以相對較小。例如，該複數個晶粒互連112在相鄰晶粒互連之間的間距可以在大約80-270微米的範圍內。經由使用至少一個互連晶粒101，這些尺寸是可能的，這（i）有助於提供更薄的封裝100，同時仍然能夠在兩個金屬化部分之間容納整合裝置103，以及（ii）有助於在具有低間距（例如，80-270微米）的封裝層中提供互連，從而有助於在封裝層中提供高密度路由（例如，高密度互連）。焊盤互連112c可以具有大約20-90微米的直徑及/或寬度。焊盤互連112b可以具有大約50-500微米的高度。焊盤互連112a可以具有大約20-90微米的直徑及/或寬度。焊盤互連112a可以具有大約5-15微米的厚度。封裝層106可以具有大約70-500微米的厚度。金屬化部分102和金屬化部分104的表面之間的間隔可以等於封裝層106的厚度。應當注意的是，上述尺寸是示例性的。不同的實現方式可以包含具有不同尺寸及/或配置的互連。上面的示例性尺寸及/或值可以應用於本案內容中描述的其他封裝。
整合裝置105（例如，第二整合裝置）經由複數個焊接互連150耦合到金屬化部分104的第一側面（例如，正面）。例如，整合裝置105可以經由複數個焊接互連150，耦合到金屬化部分104的複數個金屬化互連142。在整合裝置105和複數個焊接互連150之間可以存在複數個柱互連，亦可以不存在複數個柱互連。因此，整合裝置103可以經由複數個柱互連和複數個焊接互連150耦合到金屬化部分104。整合裝置105可以被配置為經由複數個焊接互連150、複數個金屬化互連142、至少一個互連晶粒101（多個互連112）、複數個焊接互連115、複數個金屬化互連122及/或複數個焊接互連130，耦合到整合裝置103。
圖2圖示包括金屬化部分和高密度互連的封裝200的橫截面剖面圖。封裝200類似於圖1的封裝100，因此包括與封裝100相同或相似的部件。封裝200包括至少一個互連晶粒201，其具有與圖1的至少一個互連晶粒101不同的配置、佈置及/或設計。
封裝200經由複數個焊接互連117耦合到主機板108。主機板108包括至少一個板電介質層180和複數個板互連182。主機板108可以包括印刷電路板（PCB）。
封裝200包括至少一個互連晶粒201、金屬化部分102、金屬化部分104、整合裝置103、整合裝置105和封裝層106。該至少一個互連晶粒201耦合到金屬化部分102的第一側面（例如，正面）。金屬化部分104（例如，第二金屬化部分）被配置為經由該至少一個互連晶粒201耦合（例如，電耦合）到金屬化部分102（例如，第一金屬化部分）。
該至少一個互連晶粒201包括晶粒基板110和複數個晶粒互連112。晶粒基板110可以包括矽。該複數個晶粒互連112包括通孔互連112b（例如，通孔）。在一些實施方式中，圖2的通孔互連112b可以具有大約100微米的寬度及/或直徑。通孔互連112b耦合到焊接互連115a。焊接互連115a是該複數個焊接互連115的一部分。
來自金屬化部分104的複數個金屬化互連142可以耦合到該至少一個互連晶粒101的複數個晶粒互連112，使得在互連晶粒101和金屬化部分104之間不需要焊接互連。亦即，該複數個金屬化互連142可以在不需要或不使用焊接互連的情況下，耦合到該複數個晶粒互連112。因此，來自該複數個金屬化互連142的互連和來自該複數個晶粒互連112的晶粒互連（例如，112b）之間的耦合可以不存在焊接互連。
該至少一個互連晶粒201可以是虛設晶粒。該至少一個互連晶粒201可以不含主動部件。該至少一個互連晶粒201可以不含電晶體。該至少一個互連晶粒201和至少一個互連晶粒101之間的一個可能的區別在於，該至少一個互連晶粒201不包括焊盤互連112a以及焊盤互連112c。不具有焊盤互連112a及/或焊盤互連112c的一個優點是，該至少一個互連晶粒201可以比該至少一個互連晶粒101更薄，這可以幫助減小封裝的總厚度。該至少一個互連晶粒201可以是用於晶粒互連的單元。
金屬化部分102和金屬化部分104之間的互連間距可能相對較小。例如，該至少一個互連晶粒201的複數個晶粒互連112在相鄰晶粒互連之間的間距可以在大約150-270微米的範圍內。經由使用該至少一個互連晶粒201，這些尺寸是可能的，這（i）有助於提供更薄的封裝200，同時仍然能夠在兩個金屬化部分之間容納整合裝置，以及（ii）有助於在具有低間距（例如，150-270微米）的封裝層中提供互連，從而有助於在封裝層中提供高密度路由（例如，高密度互連）。
整合裝置105可以被配置為經由該複數個焊接互連150、複數個金屬化互連142、至少一個互連晶粒201（複數個互連112）、複數個焊接互連115、複數個金屬化互連122及/或複數個焊接互連130，電耦合到整合裝置103。
如以下至少在圖3和圖4中進一步描述的，在一些實施方式中，另一個封裝（例如，第二封裝）可以耦合到圖1和圖2中描述的封裝。因此，例如，如以下將進一步描述的，具有互連晶粒的封裝可以是包括第一封裝和在第一封裝頂部的第二封裝的層疊封裝（PoP）。
圖3圖示包括高密度互連的封裝300的橫截面剖面圖。封裝300可以包括層疊封裝（PoP）。封裝300包括封裝301和封裝302。封裝301可以是第一封裝，封裝302可以是第二封裝。封裝302經由複數個焊接互連360耦合到封裝301。封裝300經由複數個焊接互連117耦合到主機板108。主機板108包括至少一個板電介質層180和複數個板互連182。主機板108可以包括印刷電路板（PCB）。封裝300經由複數個焊接互連117，耦合到主機板108的複數個板互連182。
封裝301可以類似於圖1的封裝100。可以以與針對圖1的封裝100所描述的類似的方式，來配置及/或佈置封裝301。封裝301包括至少一個互連晶粒101、金屬化部分102、金屬化部分104、整合裝置103和封裝層106。金屬化部分102包括至少一個電介質層120和複數個金屬化互連122。金屬化部分102（例如，第一金屬化部分）包括第一側面（例如，正面）和第二側面（例如，背面）。金屬化部分104（例如，第二金屬化部分）包括至少一個電介質層140和複數個金屬化互連142。金屬化部分104包括第一側面（例如，正面）和第二側面（例如，背面）。金屬化部分104（例如，第二金屬化部分）經由至少一個互連晶粒101耦合到金屬化部分102（例如，第一金屬化部分）。
封裝302包括基板304、整合裝置305、複數個引線接合350、黏合劑370和封裝層306。基板304包括至少一個電介質層340和複數個互連342。整合裝置305經由黏合劑370耦合到基板304。該複數個引線接合350耦合到整合裝置305和基板304的複數個互連342。整合裝置305可以包括記憶體晶粒。在一些實施方式中，可以存在堆疊在彼此之上的若干整合裝置305。封裝層306封裝整合裝置305和複數個引線接合350。封裝層306耦合到基板304和整合裝置305。封裝層306位於基板304和整合裝置305之上。封裝層306可以包括模具、樹脂及/或環氧樹脂。封裝層306可以是用於封裝的單元。可以經由使用壓縮和轉移成型製程、片材成型製程或液體成型製程來提供封裝層306。封裝層306可以與封裝層106類似或相同。
整合裝置305可以被配置為經由複數個引線接合350、複數個互連342、複數個焊接互連360、複數個金屬化互連142、至少一個互連晶粒101（複數個互連112）、複數個焊接互連115、複數個金屬化互連122及/或複數個焊接互連130，電耦合到整合裝置103。
圖4圖示包括高密度互連的封裝400的橫截面剖面圖。封裝400可以包括層疊封裝（PoP）。封裝300包括封裝401和封裝302。封裝401可以是第一封裝，封裝302可以是第二封裝。封裝302經由複數個焊接互連360耦合到封裝401。封裝400經由複數個焊接互連117耦合到主機板108。主機板108包括至少一個板電介質層180和複數個板互連182。主機板108可以包括印刷電路板（PCB）。封裝400經由複數個焊接互連117耦合到主機板108的複數個板互連182。
封裝401可以類似於圖2的封裝200。可以以與針對圖2的封裝200所描述的類似的方式來配置及/或佈置封裝401。封裝401包括至少一個互連晶粒201、金屬化部分102、金屬化部分104、整合裝置103和封裝層106。金屬化部分102包括至少一個電介質層120和複數個金屬化互連122。金屬化部分102（例如，第一金屬化部分）包括第一側面（例如，正面）和第二側面（例如，背面）。金屬化部分104（例如，第二金屬化部分）包括至少一個電介質層140和複數個金屬化互連142。金屬化部分104包括第一側面（例如，正面）和第二側面（例如，背面）。金屬化部分104（例如，第二金屬化部分）被配置為經由至少一個互連晶粒101，耦合（例如，電耦合）到金屬化部分102（例如，第一金屬化部分）。
封裝302包括基板304、整合裝置305、複數個引線接合350、黏合劑370和封裝層306。基板304包括至少一個電介質層340和複數個互連342。整合裝置305經由黏合劑370耦合到基板304。該複數個引線接合350耦合到整合裝置305和基板304的複數個互連342。整合裝置305可以包括記憶體晶粒。在一些實施方式中，可以存在堆疊在彼此之上的若干整合裝置305。封裝層306封裝整合裝置305和該複數個引線接合350。封裝層306耦合到基板304和整合裝置305。封裝層306位於基板304和整合裝置305之上。封裝層306可以包括模具、樹脂及/或環氧樹脂。封裝層306可以是用於封裝的單元。可以經由使用壓縮和轉移成型製程、片材成型製程或液體成型製程來提供封裝層306。封裝層306可以與封裝層106類似或相同。
整合裝置305可以被配置為經由複數個引線接合350、複數個互連342、複數個焊接互連360、複數個金屬化互連142、至少一個互連晶粒201（複數個互連112）、複數個焊接互連115、複數個金屬化互連122及/或複數個焊接互連130，電耦合到整合裝置103。
該複數個金屬化互連122及/或該複數個金屬化互連142的厚度可以在約3-7微米的範圍內。例如，來自該複數個金屬化互連122及/或來自該複數個金屬化互連142的一或多個再分佈互連可以具有在大約3-7微米的範圍內的厚度。在一些實施方式中，來自該複數個互連342（來自基板204）的一或多個跡線互連（例如，跡線）可以具有在大約10-15微米的範圍內的厚度。
整合裝置（例如，103、105、305）可以包括晶粒（例如，半導體裸晶粒）。該整合裝置可以包括功率管理積體電路（PMIC）。該整合裝置可以包括應用處理器。該整合裝置可以包括數據機。該整合裝置可以包括射頻（RF）裝置、被動裝置、濾波器、電容器、電感器、天線、發射器、接收器、基於砷化鎵（GaAs）的整合裝置、表面聲波（SAW）濾波器、體聲波（BAW）濾波器，發光二極體（LED）整合裝置，基於矽（Si）的整合裝置、基於碳化矽（SiC）的整合裝置、記憶體、電源管理處理器及/或其組合。整合裝置（例如，103、105）可以包括至少一個電子電路（例如，第一電子電路、第二電子電路等等）。整合裝置可以包括電晶體。整合裝置可以是電氣部件及/或電氣設備的實例。在一些實施方式中，整合裝置可以是芯粒（chiplet）。與用於製造其他類型的整合裝置的其他製程相比，可以使用提供更好產量的製程來製造芯粒，這可以降低製造芯粒的整體成本。不同的芯粒可以具有不同的尺寸及/或形狀。不同的芯粒可以被配置為提供不同的功能。不同的芯粒可以具有不同的互連密度（例如，具有不同寬度及/或間隔的互連）。在一些實施方式中，可以使用幾個芯粒來執行一或多個晶片（例如，一或多個整合裝置）的功能。相對於使用單個晶片來執行封裝的所有功能，使用執行多個功能的多個芯粒可以降低封裝的整體成本。
可以在射頻（RF）封裝中實現封裝（例如，100、200、300、400）。RF封裝可以是射頻前端（RFFE）封裝。封裝（例如，100、200）可以被配置為提供無線保真（WiFi）通訊及/或蜂巢通訊（例如，2G、3G、4G、5G）。封裝（例如，100、300）可以被配置為支援行動通訊全球系統（GSM）、通用行動電信系統（UMTS）及/或長期進化（LTE）。封裝（例如，100、200）可以被配置為發送和接收具有不同頻率及/或通訊協定的訊號。
在描述了各種互連晶粒之後，現在將在下文描述用於製造互連晶粒的序列。 用於製造互連晶粒的示例性序列
在一些實施方式中，製造互連晶粒包括幾個程序。圖5圖示用於提供或製造互連晶粒的示例性序列。在一些實施方式中，可以使用圖5的序列來提供或製造互連晶粒201。然而，圖5的製程可以用於製造本案內容中描述的任何互連晶粒（例如，101）。
應當注意，圖5的序列可以組合一或多個階段，以簡化及/或闡明用於提供或製造互連晶粒的序列。在一些實施方式中，可以改變或修改這些程序的順序。在一些實施方式中，在不脫離本案內容的保護範疇的情況下，可以替換或替代一或多個程序。
如圖5所示，階段1圖示提供晶粒基板110之後的狀態。晶粒基板110包括矽。晶粒基板110可以包括第一表面和第二表面。在一些實施方式中，晶粒基板110的第一表面可以是頂表面，晶粒基板110的第二表面可以是底表面。在一些實施方式中，晶粒基板110的第一表面可以是底表面，晶粒基板110的第二表面可以是頂表面。
階段2圖示在晶粒基板110中形成複數個空腔502之後的狀態。例如，可以經由晶粒基板110的第一表面來形成該複數個空腔502。該複數個空腔502可以包括溝槽。該複數個空腔502可以部分地延伸穿過晶粒基板110的厚度。可以使用鐳射燒蝕製程及/或蝕刻製程來形成該複數個空腔502。
階段3圖示之後在該複數個空腔502中及/或在晶粒基板110的第一表面上形成金屬層505。金屬層505可以包括銅。可以使用電鍍製程來形成金屬層505。
階段4圖示去除部分金屬層505之後的狀態。例如，可以去除金屬層505的耦合到晶粒基板110的第一表面的部分，將金屬層505留在該複數個空腔502中。可以使用拋光製程來去除部分的金屬層505。來自位於該複數個空腔502中的金屬層505的剩餘金屬可以限定複數個互連112b，如圖1和圖2中所述。
階段5圖示在減薄晶粒基板110之後的狀態。例如，可以去除晶粒基板110的一部分（例如，底部），留下至少暴露金屬層505的底側的晶粒基板110a。可以使用研磨製程來去除部分的晶粒基板110。研磨製程亦可以去除金屬層505的位於該複數個空腔502中的部分。
階段6圖示在單體化以形成若干互連晶粒之後的狀態。可以使用機械製程，將晶粒基板110單體化為若干互連晶粒（例如，101、201）。可以使用鋸來對晶粒基板110進行單體化。在一些實施方式中，階段6可以示出包括互連的互連晶粒的一種實施方式，並且在晶粒基板110中、上方或下方不形成額外的互連。 用於製造互連晶粒的示例性序列
在一些實施方式中，製造互連晶粒包括幾個程序。圖6圖示用於提供或製造互連晶粒的示例性序列。在一些實施方式中，可以使用圖6的序列來提供或製造互連晶粒201。然而，圖6的製程可以用於製造本案內容中描述的任何互連晶粒（例如，101）。
應當注意，圖6的序列可以組合一或多個階段，以簡化及/或闡明用於提供或製造互連晶粒的序列。在一些實施方式中，可以改變或修改這些程序的順序。在一些實施方式中，在不脫離本案內容的保護範疇的情況下，可以替換或替代一或多個程序。
如圖6所示，階段1圖示在提供晶粒基板110之後的狀態。晶粒基板110包括矽。晶粒基板110可以包括第一表面和第二表面。在一些實施方式中，晶粒基板110的第一表面可以是頂表面，晶粒基板110的第二表面可以是底表面。在一些實施方式中，晶粒基板110的第一表面可以是底表面，晶粒基板110的第二表面可以是頂表面。
階段2圖示在晶粒基板110中形成複數個空腔602之後的狀態。例如，可以經由晶粒基板110的第一表面來形成該複數個空腔602。該複數個空腔602可以包括溝槽。該複數個空腔602可以部分地延伸穿過晶粒基板110的厚度。可以使用鐳射燒蝕製程及/或蝕刻製程來形成該複數個空腔602。
階段3圖示之後在該複數個空腔602中及/或在晶粒基板110的第一表面上形成金屬層605。金屬層605可以包括銅。可以使用填充製程來形成金屬層605，其中可以使用導電膏來填充該複數個空腔602。可以在晶粒基板110之上，存在另外的金屬層605。
階段4圖示去除部分金屬層605之後的狀態。例如，可以去除金屬層605的耦合到晶粒基板110的第一表面的部分，將金屬層605留在該複數個空腔602中。可以使用拋光製程來去除部分的金屬層605。來自位於該複數個空腔602中的金屬層605的剩餘金屬可以限定複數個互連112b，如圖1和圖2中所述。
階段5圖示在減薄晶粒基板110之後的狀態。例如，可以去除晶粒基板110的一部分（例如，底部），留下至少暴露金屬層605的底側的晶粒基板110a。可以使用研磨製程來去除部分的晶粒基板110。研磨製程亦可以去除金屬層605的位於該複數個空腔602中的部分。
階段6圖示在單體化以形成若干互連晶粒之後的狀態。可以使用機械製程，將晶粒基板110單體化為若干互連晶粒（例如，101、201）。可以使用鋸來對晶粒基板110進行單體化。在一些實施方式中，階段6可以示出包括互連的互連晶粒的一種實施方式，並且在晶粒基板110中、上方或下方不形成額外的互連。 用於製造互連晶粒的示例性序列
在一些實施方式中，製造互連晶粒包括幾個程序。圖7A-7B圖示用於提供或製造互連晶粒的示例性序列。在一些實施方式中，可以使用圖7A-7B的序列來提供或製造互連晶粒101。然而，圖7A-7B的製程可以用於製造本案內容中描述的任何互連晶粒（例如，201）。
應當注意，圖7A-7B的序列可以組合一或多個階段，以簡化及/或闡明用於提供或製造互連晶粒的序列。在一些實施方式中，可以改變或修改這些程序的順序。在一些實施方式中，在不脫離本案內容的保護範疇的情況下，可以替換或替代一或多個程序。
如圖7A所示，階段1圖示在提供晶粒基板110之後的狀態。晶粒基板110包括矽。晶粒基板110可以包括第一表面和第二表面。在一些實施方式中，晶粒基板110的第一表面可以是頂表面，晶粒基板110的第二表面可以是底表面。在一些實施方式中，晶粒基板110的第一表面可以是底表面，晶粒基板110的第二表面可以是頂表面。
階段2圖示在晶粒基板110中形成複數個空腔502之後的狀態。例如，可以經由晶粒基板110的第一表面來形成該複數個空腔502。該複數個空腔502可以包括溝槽。該複數個空腔502可以部分地延伸穿過晶粒基板110的厚度。可以使用鐳射燒蝕製程及/或蝕刻製程來形成該複數個空腔502。
階段3圖示之後在該複數個空腔502中及/或在晶粒基板110的第一表面上形成金屬層505。金屬層505可以包括銅。可以使用電鍍製程來形成金屬層505。
階段4圖示去除部分金屬層505之後的狀態。例如，可以去除金屬層505的耦合到晶粒基板110的第一表面的部分，將金屬層505留在該複數個空腔502中。可以使用拋光製程來去除部分的金屬層505。來自位於該複數個空腔502中的金屬層505的剩餘金屬可以限定複數個互連112b，如圖1和圖2中所述。
如圖7B中所示，階段5圖示在晶粒基板110的第一表面上形成金屬層507之後的狀態。可以使用電鍍製程來形成金屬層507。金屬層507可以耦合到金屬層505。金屬層507可以限定複數個互連112b，如圖1和圖2中所述。金屬層507可以表示互連晶粒的正面互連。
階段6圖示在減薄晶粒基板110之後的狀態。例如，可以去除晶粒基板110的一部分（例如，底部），留下至少暴露金屬層505的底側的晶粒基板110a。在一些實施方式中，可以去除晶粒基板110的一部分，從而至少留下晶粒基板110a和晶粒基板110b。當存在晶粒基板110b時，不暴露金屬層505的底側。可以使用研磨製程來去除晶粒基板110的一部分（例如，底部）。研磨製程亦可以去除金屬層505的位於該複數個空腔502中的部分。在一些實施方式中，階段6可以示出包括互連的互連晶粒的一種實施方式，並且在晶粒基板110中、上方或下方不形成額外的互連。若沒有形成進一步的互連，則可以以如下在階段8之類似方式來發生單體化。如以下將進一步描述的，階段6中所示的互連晶粒可以用於耦合到基板。
階段7圖示在晶粒基板110的第二表面上形成金屬層509之後的狀態。可以使用電鍍製程來形成金屬層509。金屬層509可以耦合到金屬層505。金屬層507可以限定複數個互連112c，如圖1和圖2中所述。金屬層509可以表示互連晶粒的背面互連。
階段8圖示在單體化以形成若干互連晶粒之後的狀態。可以使用機械製程，將晶粒基板110單體化為若干互連晶粒（例如，101、201）。可以使用鋸來對晶粒基板110進行單體化。 用於製造互連晶粒的示例性序列
在一些實施方式中，製造互連晶粒包括幾個程序。圖8A-8B圖示用於提供或製造互連晶粒的示例性序列。在一些實施方式中，可以使用圖8A-8B的序列來提供或製造互連晶粒101。然而，圖8A-8B的製程可以用於製造本案內容中描述的任何互連晶粒（例如，201）。
應當注意，圖8A-8B的序列可以組合一或多個階段，以簡化及/或闡明用於提供或製造互連晶粒的序列。在一些實施方式中，可以改變或修改這些程序的順序。在一些實施方式中，在不脫離本案內容的保護範疇的情況下，可以替換或替代一或多個程序。
如圖8A所示，階段1圖示在提供晶粒基板110之後的狀態。晶粒基板110包括矽。晶粒基板110可以包括第一表面和第二表面。在一些實施方式中，晶粒基板110的第一表面可以是頂表面，晶粒基板110的第二表面可以是底表面。在一些實施方式中，晶粒基板110的第一表面可以是底表面，晶粒基板110的第二表面可以是頂表面。
階段2圖示在晶粒基板110中形成複數個空腔602之後的狀態。例如，可以經由晶粒基板110的第一表面來形成該複數個空腔602。該複數個空腔602可以包括溝槽。該複數個空腔602可以部分地延伸穿過晶粒基板110的厚度。可以使用鐳射燒蝕製程及/或蝕刻製程來形成該複數個空腔602。
階段3圖示之後在該複數個空腔602中及/或在晶粒基板110的第一表面上形成金屬層605。金屬層605可以包括銅。可以使用電鍍製程來形成金屬層605，其中可以使用導電膏來填充該複數個空腔602。可以在晶粒基板110之上，存在金屬層605。
階段4圖示去除部分金屬層605之後的狀態。例如，可以去除金屬層605的耦合到晶粒基板110的第一表面的部分，將金屬層605留在該複數個空腔602中。可以使用拋光製程來去除部分的金屬層605。來自位於該複數個空腔602中的金屬層605的剩餘金屬可以限定複數個互連112b，如圖1和圖2中所述。
如圖8B中所示，階段5圖示在晶粒基板110的第一表面上形成金屬層607之後的狀態。可以使用電鍍製程來形成金屬層607。金屬層607可以耦合到金屬層605。金屬層607可以限定複數個互連112a，如圖1和圖2中所述。金屬層607可以表示互連晶粒的正面互連。
階段6圖示在減薄晶粒基板110之後的狀態。例如，可以去除晶粒基板110的一部分（例如，底部），留下至少暴露金屬層605的底側的晶粒基板110a。在一些實施方式中，可以去除晶粒基板110的一部分，從而至少留下晶粒基板110a和晶粒基板110b。當存在晶粒基板110b時，不暴露金屬層605的底側。可以使用研磨製程來去除晶粒基板110的一部分（例如，底部）。研磨製程亦可以去除金屬層605的位於該複數個空腔602中的部分。在一些實施方式中，階段6可以示出包括互連的互連晶粒的一種實施方式，並且在晶粒基板110中、上方或下方不形成額外的互連。若沒有形成進一步的互連，則可以以如下在階段8之類似方式來發生單體化。如以下將進一步描述的，階段6中所示的互連晶粒可以用於耦合到基板。
階段7圖示在晶粒基板110的第二表面上形成金屬層609之後的狀態。可以使用電鍍製程來形成金屬層609。金屬層609可以耦合到金屬層605。金屬層609可以限定複數個互連112c，如圖1和圖2中所述。金屬層609可以表示互連晶粒的背面互連。
階段8圖示在單體化以形成若干互連晶粒之後的狀態。可以使用機械製程，將晶粒基板110單體化為若干互連晶粒（例如，101、201）。可以使用鋸來對晶粒基板110進行單體化。 用於製造互連晶粒的方法的示例性流程圖
在一些實施方式中，製造互連晶粒包括幾個程序。圖9圖示用於提供或製造互連晶粒的方法900的示例性流程圖。在一些實施方式中，可以使用圖9的方法900來提供或製造本案內容中描述的互連晶粒101。然而，可以使用方法900來提供或製造本案內容中描述的任何互連晶粒（例如，201）。
應當注意，圖9的方法900可以組合一或多個程序，以簡化及/或闡明用於提供或製造互連晶粒的方法。在一些實施方式中，可以改變或修改這些程序的順序。
該方法提供（在905處）晶粒基板（例如，110）。晶粒基板110包括矽。晶粒基板110可以包括第一表面和第二表面。在一些實施方式中，晶粒基板110的第一表面可以是頂表面，晶粒基板110的第二表面可以是底表面。在一些實施方式中，晶粒基板110的第一表面可以是底表面，晶粒基板110的第二表面可以是頂表面。圖7A的階段1示出並描述了提供晶粒基板的實例。圖8A的階段1示出並描述了提供晶粒基板的實例。
該方法在晶粒基板110中形成（在910處）複數個空腔（例如，502、602）。例如，可以經由晶粒基板110的第一表面形成複數個空腔（例如，502、602）。該複數個空腔（例如，502、602）可以包括溝槽。該複數個空腔（例如，502、602）可以部分地延伸穿過晶粒基板110的厚度。可以使用鐳射燒蝕製程及/或蝕刻製程來形成該複數個空腔（例如，502、602）。圖7A的階段2示出並描述了在晶粒基板中形成空腔的實例。圖8A的階段2示出並描述了在晶粒基板中形成空腔的實例。
該方法在晶粒基板110的複數個空腔（例如，502、602）中形成（在915處）導電材料（例如，導電材料）。該導電材料可以包括金屬層（例如，505、605）。可以在晶粒基板110的表面上形成該導電材料。該導電材料可以包括銅。可以使用電鍍製程來形成該導電材料。可以使用填充製程來形成該導電材料。圖7A的階段3示出並描述了在晶粒基板中形成導電材料的實例。圖8A的階段3示出並描述了在晶粒基板中形成導電材料的實例。在一些實施方式中，形成該導電材料可以包括：去除導電材料的一部分。可以使用拋光製程來去除部分的導電材料。去除部分導電材料可以包括：去除耦合到晶粒基板110的第一表面的部分導電材料，並留下位於晶粒基板的複數個腔（例如，502、602）中的導電材料。圖7A的階段4示出並描述了去除晶粒基板中的導電材料的一部分的實例。圖8A的階段4示出並描述了去除晶粒基板中的導電材料的一部分的實例。
該方法可選地形成（在920處）複數個正面互連。正面互連可以耦合到晶粒基板110的頂側。可以經由晶粒基板110的頂表面上的圖案化金屬層（例如，507、607）來限定該複數個正面互連。可以使用電鍍製程來形成金屬層（例如，507、607）。金屬層507可以耦合到金屬層505。金屬層607可以耦合到金屬層605。金屬層607可以限定複數個互連112a，如圖1和圖2中所述。金屬層607可以表示互連晶粒的正面互連。該複數個互連112a可以表示互連晶粒的複數個正面互連。圖7B的階段5示出並描述了形成正面互連的實例。圖8B的階段5示出並描述了形成正面互連的實例。
該方法使晶粒基板（例如，110）變薄（在925處）。不同的實施方式可以不同地使晶粒基板110減薄。例如，一些實施方式可以使晶粒基板110減薄，使得金屬層（例如，505、605）的底側暴露。一些實施方式可以在不暴露金屬層（例如，505、605）的底側的情況下，使晶粒基板110減薄。可以使用研磨製程來去除晶粒基板110的一部分（例如，底部）。研磨程序亦可以去除金屬層（例如，505、605）中位於該複數個空腔（例如，502、602）中的部分。圖7B的階段6示出並描述了使晶粒基板減薄的實例。圖8B的階段6示出並描述了使晶粒基板減薄的實例。
該方法可選地形成（在930處）複數個背面互連。背面互連可以耦合到晶粒基板110的底側。可以經由晶粒基板110的底表面上的圖案化金屬層（例如，509、609）來限定該複數個背面互連。可以使用電鍍製程來形成金屬層（例如，509、609）。金屬層509可以耦合到金屬層505。金屬層609可以耦合到金屬層605。金屬層609可以限定複數個互連112c，如圖1和圖2中所述。金屬層609可以表示互連晶粒的背面互連。該複數個互連112c可以表示互連晶粒的複數個背面互連。圖7B的階段7示出並描述了形成背面互連的實例。圖8B的階段7示出並描述了形成背面互連的實例。
該方法對晶粒基板110進行單體化（在935處）以形成多個互連晶粒（例如，101、201）。可以使用機械製程將晶粒基板110單體化為若干互連晶粒（例如，101、201）。可以使用鋸來對晶粒基板110進行單體化。圖7B的階段8示出並描述了單體化的實例。圖8B的階段8示出並描述了單體化的實例。 用於製造包括互連晶粒的封裝的示例性序列
在一些實施方式中，製造封裝包括幾個程序。圖10A-10B圖示用於提供或製造封裝的示例性序列。在一些實施方式中，可以使用圖10A-10B的序列來提供或製造封裝100。然而，圖10A-10B的製程可以用於製造本案內容中描述的任何封裝（例如，200、300、301、302、400、401）。
應當注意，圖10A-10B的序列可以組合一或多個階段，以簡化及/或闡明用於提供或製造封裝的序列。在一些實施方式中，可以改變或修改這些程序的順序。在一些實施方式中，在不脫離本案內容的保護範疇的情況下，可以替換或替代一或多個程序。
如圖10A所示，階段1圖示在提供金屬化部分102之後的狀態。可以在載體1000上設置金屬化部分102。金屬化部分102包括至少一個電介質層120和複數個金屬化互連122。金屬化部分102可以包括第一側面（例如，正面）和第二側面（例如，背面）。金屬化部分102可以包括再分佈部分。可以使用如圖12A-12B中所描述的方法來製造金屬化部分102。
階段2圖示整合裝置103耦合到金屬化部分102的第一側面（例如，正面）之後的狀態。整合裝置103可以經由複數個焊接互連130耦合到金屬化部分102。整合裝置103可以經由複數個柱互連及/或複數個焊接互連130耦合到金屬化部分102。可以使用焊料回流製程將整合裝置103耦合到金屬化部分102。階段2亦圖示至少一個互連晶粒101耦合到金屬化部分102的第一側面之後的狀態。該至少一個互連晶粒101可以經由複數個焊接互連115耦合到金屬化部分102。可以使用焊料回流製程將該至少一個互連晶粒101耦合到金屬化部分102。
階段3圖示在金屬化部分102、整合裝置103和該至少一個互連晶粒101上提供封裝層106之後的狀態。封裝層106可以封裝整合裝置103和該至少一個互連晶粒101。封裝層106可以耦合到金屬化部分102的第一側面。封裝層106可以包括模具、樹脂及/或環氧樹脂。封裝層106可以是用於封裝的單元。可以經由使用壓縮和轉移成型製程、片材成型製程或液體成型製程來提供封裝層106。在一些實施方式中，可以對封裝層106執行拋光製程及/或研磨製程，以至少使封裝層106的表面平坦。
階段4圖示在封裝層106上形成金屬化部分104之後的狀態。可以形成金屬化部分104，使得形成至少一個電介質層140和複數個金屬化互連142。可以形成金屬化部分104，使得金屬化部分104經由至少一個互連晶粒101耦合（例如，電耦合）到金屬化部分102。可以在封裝層106和互連晶粒101上逐層地形成金屬化部分104。金屬化部分104可以包括第一側面（例如，正面）和第二側面（例如，背面）。可以使用與圖12A-12B中描述的方法相同及/或相似的方法來製造金屬化部分104。代替載體，在封裝層106的表面及/或互連晶粒101的表面上製造及/或形成金屬化部分104。至少一個互連晶粒101可以耦合到金屬化部分104。由於在至少一個互連晶粒101上形成金屬化部分104，所以不需要焊接互連來將金屬化部分104-耦合到至少一個互連晶粒101。因此，來自複數個金屬化互連142的互連和來自複數個晶粒互連112的晶粒互連（例如，112a）之間的耦合可以不存在焊接互連。整合裝置103和至少一個互連晶粒101可以位於金屬化部分102和金屬化部分104之間。
如圖10B所示，階段5圖示從金屬化部分102去除載體1000之後的狀態。可以使用研磨製程，從金屬化部分102中去除載體1000。然而，可以使用其他製程來使載體1000與金屬化部分102解耦。
階段6圖示複數個焊接互連117耦合到金屬化部分102之後的狀態。該複數個焊接互連117可以耦合到金屬化部分102的第二側面（例如，背面）。可以使用焊料回流製程，將該複數個焊接互連117耦合到金屬化部分102的複數個金屬化互連122。
階段7圖示整合裝置105耦合到金屬化部分104的第一側面（例如，正面）之後的狀態。整合裝置105可以經由複數個柱互連及/或複數個焊接互連150耦合到金屬化部分104。可以使用焊料回流製程，經由複數個焊接互連將整合裝置（及/或被動裝置）耦合到金屬化部分104。需要注意的是，代替整合裝置，諸如封裝302之類的另一封裝可以耦合到金屬化部分104的第一側面（例如，正面）。 用於製造包括互連晶粒的封裝的方法的示例性流程圖
在一些實施方式中，製造封裝包括幾個程序。圖11圖示用於提供或製造封裝的方法1100的示例性流程圖。在一些實施方式中，可以使用圖11的方法1100來提供或製造本案內容中描述的封裝100。然而，可以使用方法1100來提供或製造本案內容中描述的任何封裝（例如，200、300、301、302、400、401）。
應當注意，圖11的方法1100可以組合一或多個程序，以簡化及/或闡明用於提供或製造封裝的方法。在一些實施方式中，可以改變或修改這些程序的順序。
該方法提供（在1105處）金屬化部分（例如，102）。金屬化部分102包括至少一個電介質層120和複數個金屬化互連122。金屬化部分102（例如，第一金屬化部分）可以包括第一側面（例如，正面）和第二側面（例如，背面）。可以使用如圖12A-12B中所描述的方法來製造金屬化部分102。圖10A的階段1示出並描述了提供金屬化部分的實例。
該方法將整合裝置（例如，103）和至少一個互連晶粒（例如，101、201）耦合（在1110處）到金屬化部分102的第一側面（例如，正面）。整合裝置103可以經由複數個柱互連及/或複數個焊接互連130耦合到金屬化部分102。可以使用焊料回流製程將整合裝置103耦合到金屬化部分102。該至少一個互連晶粒101可以經由複數個焊接互連115耦合到金屬化部分102。可以使用焊料回流製程將該至少一個互連晶粒101耦合到金屬化部分102。圖10A的階段2示出並描述了將整合裝置和互連晶粒耦合到金屬化部分的實例。
該方法在金屬化部分102、整合裝置103和至少一個互連晶粒101上形成（在1115處）封裝層（例如，106）。封裝層106可以封裝整合裝置103和至少一個互連晶粒101。封裝層106可以耦合到金屬化部分102的正面。封裝層106可以包括模具、樹脂及/或環氧樹脂。封裝層106可以是用於封裝的單元。可以經由使用壓縮和轉移成型製程、片材成型製程或液體成型製程來提供封裝層106。在一些實施方式中，可以執行拋光製程及/或研磨製程，以至少使封裝層106的表面平坦。圖10A的階段3示出並描述了提供封裝層的實例。
該方法在封裝層106上形成（在1120處）金屬化部分（例如，104）。可以形成金屬化部分104（例如，第二金屬化部分），使得金屬化部分104被配置為經由至少一個互連晶粒（例如，101、201）耦合（例如，電耦合）金屬化部分（例如，102）。金屬化部分104包括至少一個電介質層140和複數個金屬化互連142。金屬化部分104可以包括第一側面（例如，正面）和第二側面（例如，背面）。可以使用如圖12A-12B中所描述的方法來製造金屬化部分104。金屬化部分104可以耦合到至少一個互連晶粒101。可以形成金屬化部分104，使得至少一個互連晶粒101和整合裝置103位於金屬化部分102和金屬化部分103之間。圖10A的階段4示出並描述了在封裝層上形成金屬化部分的實例。
該方法從金屬化部分102中去除（在1125處）載體（例如，1000）。可以使用研磨製程，從金屬化部分102中去除載體1000。然而，可以使用其他製程來使載體1000與金屬化部分102解耦。圖10B的階段5示出並描述了去除載體的實例。
該方法將多個焊接互連（例如，117）耦合到金屬化部分102（在1130處）。可以使用焊料回流製程，將多個焊接互連117耦合到金屬化部分102的第二表面。圖10B的階段6示出並描述了將焊接互連耦合到金屬化部分的實例。
該方法將整合裝置（例如，105）及/或封裝（例如，302）耦合（在1135）到金屬化部分104的第一側面（例如，正面）。整合裝置105可以經由複數個柱互連和複數個焊接互連150耦合到金屬化部分104。可以使用焊料回流製程，將整合裝置（及/或被動裝置）耦合到金屬化部分104。需要注意的是，除了整合裝置之外或代替整合裝置，諸如封裝302之類的另一封裝可以耦合到金屬化部分104的第一側面（例如，正面）。圖10B的階段7示出並描述了將整合裝置耦合到金屬化部分的實例。
在一些實施方式中，同時製造多個封裝。在這種情況下，該方法可以將封裝（例如，100、200、300、302、400、402）進行單體化。 用於製造金屬化部分的示例性序列
在一些實施方式中，製造金屬化部分包括幾個程序。圖12A-12B圖示用於提供或製造金屬化部分的示例性序列。在一些實施方式中，可以使用圖12A-12B的序列來提供或製造金屬化部分102。然而，圖12A-12B的製程可以用於製造本案內容中描述的任何金屬化部分（例如，104）。
應當注意，圖12A-12B的序列可以組合一或多個階段，以簡化及/或闡明用於提供或製造金屬化部分的序列。在一些實施方式中，可以改變或修改這些程序的順序。在一些實施方式中，在不脫離本案內容的保護範疇的情況下，可以替換或替代一或多個程序。
如圖12A所示，階段1圖示在提供載體1200之後的狀態。種子層1201和互連1202可以位於載體1200之上。互連1202可以位於種子層1201之上。可以使用電鍍製程和蝕刻製程來形成互連1202。在一些實施方式中，載體1200可以設置有種子層1201和金屬層，對該金屬層進行圖案化以形成互連1202。互連1202可以表示來自多個金屬化互連122中的至少一些金屬化互連。
階段2圖示在載體1200、種子層1201和互連1202上形成電介質層1220之後的狀態。可以使用沉積及/或層壓製程來形成電介質層1220。電介質層1220可以包括預浸料及/或聚醯亞胺。電介質層1220可以包括可光成像電介質。然而，不同的實施方式可以使用不同的材料作為電介質層。
階段3圖示在電介質層1220中形成複數個空腔1210之後的狀態。可以使用蝕刻製程（例如，光刻製程）或鐳射製程來形成複數個空腔1210。
階段4圖示在電介質層1220中及其上方（包括在複數個空腔1210中及其上方）形成互連1212之後的狀態。例如，可以形成通孔、焊盤及/或跡線。可以使用電鍍製程來形成互連。階段4圖示互連1212的一些部分可以具有U形或V形。術語「U形」和「V形」應當是可互換的。術語「U形」和「V形」可以代表互連及/或再分佈互連的側面輪廓形狀。U形互連（例如，U形側面輪廓互連）和V形互連（例如，V形側面輪廓互連）可以具有頂部和底部。U形互連（或V形互連）的底部可以耦合到另一個U形互連（或V型互連）的頂部。
階段5圖示在電介質層1220和互連1212上形成電介質層1222之後的狀態。可以使用沉積及/或層壓製程來形成電介質層1222。電介質層1222可以包括預浸料及/或聚醯亞胺。電介質層1222可以包括可光成像電介質。然而，不同的實施方式可以使用不同的材料作為電介質層。
如圖12B所示，階段6圖示在電介質層1222中形成複數個空腔1230之後的狀態。可以使用蝕刻製程（例如，光刻製程）或鐳射製程來形成複數個空腔1230。
階段7圖示在電介質層1222中及其上方（包括在複數個空腔1230中及其上方）形成互連1214之後的狀態。例如，可以形成通孔、焊盤及/或跡線。可以使用電鍍製程來形成互連。階段7圖示互連1214的一些部分可以具有U形或V形。術語「U形」和「V形」應當是可互換的。術語「U形」和「V形」可以代表互連及/或再分佈互連的側面輪廓形狀。U形互連（例如，U形側面輪廓互連）和V形互連（如，V形側面輪廓互連）可以具有頂部和底部。U形互連（或V形互連）的底部可以耦合到另一個U形互連（或V型互連）的頂部。
階段8圖示從至少一個電介質層120和種子層1201中解耦合（例如，分離、去除、研磨）載體1200，去除（例如，蝕刻掉）種子層1201的一部分，留下包括至少一個電介質層120和複數個金屬化互連122的金屬化部分102之後的狀態。該至少一個電介質層120可以表示電介質層1220及/或電介質層1222。該複數個金屬化互連122可以表示互連1202、1212及/或1214。如前述，該複數個金屬化互連122可以包括複數個再分佈互連。該複數個金屬化互連122的厚度可以在大約3-7微米的範圍內。例如，來自該複數個金屬化互連122的一或多個再分佈互連可以具有在大約3-7微米的範圍內的厚度，該厚度小於來自封裝基板（例如，304）的互連的厚度。類似或相同的尺寸可以適用於來自金屬化部分104的複數個金屬化互連142。
不同的實施方式可以使用不同的製程來形成金屬層及/或互連。在一些實施方式中，可以使用化學氣相沉積（CVD）製程、實體氣相沉積（PVD）製程、濺射製程、噴塗製程及/或電鍍製程來形成金屬層。 用於製造金屬化部分的方法的示例性流程圖
在一些實施方式中，製造金屬化部分包括幾個程序。圖13圖示用於提供或製造金屬化部分的方法1300的示例性流程圖。在一些實施方式中，可以使用圖13的方法1300來提供或製造本案內容的金屬化部分。例如，可以使用圖13的方法1300來製造金屬化部分102。
應當注意，圖13的方法1300可以組合一或多個程序，以簡化及/或闡明用於提供或製造金屬化部分的方法。在一些實施方式中，可以改變或修改這些程序的順序。
該方法提供（在1305處）載體（例如，1200）。不同的實施方式可以將不同的材料用於載體1200。載體1200可以包括種子層（例如，1201）。種子層1201可以包括金屬（例如，銅）。該載體可以包括基板、玻璃、石英及/或載體帶。圖12A的階段1示出並描述了具有所提供的種子層的載體的實例。
該方法在載體1200和種子層1201上形成互連並進行圖案化（在1310處）。可以對金屬層進行圖案化以形成互連。可以使用電鍍製程來形成金屬層和互連。在一些實施方式中，載體層和種子層可以包括金屬層。金屬層位於種子層之上，並且可以對金屬層進行圖案化以形成互連（例如，122）。圖12A的階段1示出並描述了在種子層和載體上形成和圖案化互連的實例。
該方法在互連1202、種子層1201和載體1200上形成（在1315處）電介質層1220。可以使用沉積及/或層壓製程來形成電介質層1220。電介質層1220可以包括預浸料及/或聚醯亞胺。電介質層1220可以包括可光成像電介質。形成電介質層1220亦可以包括：在電介質層12.2中形成複數個空腔（例如，1210）。可以使用蝕刻製程（例如，光刻）或鐳射製程來形成複數個空腔。圖12A的階段2-3示出並描述了在電介質層中形成電介質層和空腔的實例。
該方法（在1320處）在電介質層中及其上方形成互連。例如，可以在電介質層1220中及其上方形成互連1212。可以使用電鍍製程來形成互連。形成互連可以包括：在電介質層上及/或在電介質層中提供圖案化的金屬層。形成互連亦可以包括：在電介質層的空腔中形成互連。所形成的互連的部分可以具有U形或V形。術語「U形」和「V形」應當是可互換的。術語「U形」和「V形」可以代表互連及/或再分佈互連的側面輪廓形狀。U形互連（例如，U形側面輪廓互連）和V形互連（例如，V形側面輪廓互連）可以具有頂部和底部。U形互連（或V形互連）的底部可以耦合到另一個U形互連（或V型互連）的頂部。圖12A的階段4示出並描述了在電介質層中及其上形成互連的實例。
該方法在電介質層1220和互連1212上形成（在1325處）電介質層1222。可以使用沉積及/或層壓製程來形成電介質層1222。電介質層1222可以包括預浸料及/或聚醯亞胺。電介質層1222可以包括可光成像電介質。形成電介質層1222亦可以包括：在電介質層1222中形成複數個空腔（例如，1230）。可以使用蝕刻製程（例如，光刻）或鐳射製程來形成複數個空腔。圖12A-12B的階段5-6示出並描述了在電介質層中形成電介質層和空腔的實例。
該方法在電介質層中及其上方形成（在1330處）互連。例如，可以在電介質層1222中及其上方形成互連1214。可以使用電鍍製程來形成互連。形成互連可以包括：在電介質層上及/或在電介質層中提供圖案化的金屬層。形成互連亦可以包括：在電介質層的空腔中形成互連。所形成的互連的部分可以具有U形或V形。術語「U形」和「V形」應當是可互換的。術語「U形」和「V形」可以代表互連及/或再分佈互連的側面輪廓形狀。U形互連（例如，U形側面輪廓互連）和V形互連（例如，V形側面輪廓互連）可以具有頂部和底部。U形互連（或V形互連）的底部可以耦合到另一個U形互連（或V型互連）的頂部。圖12B的階段7示出並描述了在電介質層中及其上形成互連的實例，包括形成柱互連。
該方法將載體（例如，1200）與種子層（例如，1201）解耦合（在1335處）。可以將載體1200分離及/或研磨掉。該方法亦可以去除（在1335處）部分的種子層（例如，1201）。可以使用蝕刻製程來去除部分的種子層1201。圖12B的階段8示出並描述了去除載體和種子層的解耦合的實例。
不同的實施方式可以使用不同的製程來形成金屬層。在一些實施方式中，可以使用化學氣相沉積（CVD）製程、實體氣相沉積（PVD）製程、濺射製程、噴塗製程及/或電鍍製程來形成金屬層。 示例性電子設備
圖14圖示可以與前述的裝置、整合裝置、積體電路（IC）封裝、積體電路（IC）裝置、半導體裝置、積體電路、晶粒、插入器、封裝、層疊封裝（PoP）、封裝系統（SiP）或片上系統（SoC）中的任何一個整合的各種電子裝置。例如，行動電話設備1402、膝上型電腦設備1404、固定位置終端設備1406、可穿戴設備1408或汽車1410可以包括本文所描述的設備1400。設備1400可以是例如本文所描述的任何設備及/或積體電路（IC）封裝。圖14中所示的設備1402、1404、1406和1408以及車輛1410僅僅是示例性的。其他電子設備亦可以具有設備1400的特徵，設備1400包括但不限於一組設備（例如，電子設備），該組設備包括行動設備、手持個人通訊系統（PCS）單元、諸如個人數位助理的可攜式資料單元、啟用全球定位系統（GPS）的設備、導航設備、機上盒、音樂播放機、視訊播放機，娛樂單元、諸如抄表設備的固定位置資料單元、通訊設備、智慧手機、平板電腦、電腦、可穿戴設備（例如，手錶、眼鏡）、物聯網路（IoT）設備、伺服器、路由器、在汽車（如，自動駕駛汽車）中實現的電子設備、或者儲存或檢索資料或電腦指令的任何其他設備、或其任意組合。
可以將圖1-6、7A-7B、8A-8B、9、10A-10B、11、12A-12B和圖13-14中所示的部件、程序、特徵及/或功能中的一或多個重新排列及/或組合成單個部件、程序，特徵或功能，或體現在若干部件、程序或功能中。在不脫離本案內容的情況下，亦可以添加另外的部件、部件、程序及/或功能。亦應當注意，圖1-6、7A-7B、8A-8B、9、10A-10B、11、12A-12B和圖13-14及其在本案內容中的相應描述並不限於晶粒及/或IC。在一些實施方式中，圖1-6、7A-7B、8A-8B、9、10A-10B、11、12A-12B和圖13-14及其相應的描述可以用於製造、建立、提供及/或生產裝置及/或整合裝置。在一些實施方式中，裝置可以包括晶粒、整合裝置、整合被動裝置（IPD）、晶粒封裝、積體電路（IC）裝置、裝置封裝、積體電路（IC）封裝、晶片、半導體裝置、層疊封裝（PoP）裝置、散熱裝置及/或內插器。
應當注意，本案內容中的附圖可以表示各種部件、部件、物件、裝置、封裝、整合裝置、積體電路及/或電晶體的實際表示及/或概念表示。在一些實例中，可能沒有按比例顯示這些附圖。在一些實例中，為了清楚說明起見，可能沒有顯示所有的部件及/或零件。在一些實例中，附圖中各個部件及/或部件的位置、地點、尺寸及/或形狀是示例性的。在一些實施方式中，附圖中的各種部件及/或部件可以是可選的。
本文所使用的「示例性的」一詞意味著「用作實例、例證或說明」。本文中描述為「示例性」的任何實施方式或態樣不應被解釋為比本案內容的其他態樣更優選或更具優勢。同樣，術語「態樣」並不要求本案內容的所有態樣皆包括所論述的特徵、優點或操作模式。在本文中使用術語「耦合」來代表兩個物體之間的直接或間接耦合（例如，機械耦合）。例如，若物體A實體地接觸物體B，並且物體B接觸物體C，則仍然可以認為物體A和C是彼此耦合的，即使它們不直接實體地彼此接觸。與物體B耦合的物體A可以與物體B的至少一部分耦合。術語「電耦合」可以意味著兩個物體直接或間接地耦合在一起，使得電流（例如，訊號、電源、接地）可以在兩個物體之間流動。電耦合的兩個物體可以具有或者可以不具有在兩個物體之間行進的電流。術語「第一」、「第二」、「第三」和「第四」（及/或第四以上的任何詞）的使用是任意的。所描述的任何部件可以是第一部件、第二部件、第三部件或第四部件。例如，被稱為第二部件的部件可以是第一部件、第二部件、第三部件或第四部件。術語「封裝」、「進行封裝」及/或任何派生詞皆意味著該物件可以部分地封裝或完全地封裝另一個對象。術語「頂部」和「底部」是任意的。位於頂部的部件可以位於在底部的部件之上。可以將頂部部件視作為底部部件，反之亦然。如本案內容所描述的，位於第二部件上方的第一部件可以意味著第一部件位於第二部件的上方或下方，這取決於底部或頂部是如何定義的。在另一個實例中，第一部件可以位於第二部件的第一表面上方（例如，上方），並且第三部件可以位於第二部件的第二表面上方（例如，下方），其中第二表面與第一表面相對。亦應當注意的是，在本案中，在位於另一個部件上方的一個部件的上下文中使用的術語「在…上」，可以用於表示位於另一個部件上及/或在另一個部件中（例如，在一個部件的表面上或嵌入在部件中）的部件。因此，例如，在第二部件上的第一部件可以意味著：（1）第一部件位於第二部件上方，但不直接接觸第二部件；（2）第一部件在第二部件上（例如，在其表面上）；及/或（3）第一部件處於第二部件中（例如，嵌入在其內）。位於「第二部件中」的第一部件可以部分地位於第二部件內，亦可以完全地位於第二部件內。大約為X-XX的值可以意味著介於X和XX之間的值，包括X和XX。X和XX之間的值可以是離散的，亦可以是連續的。如本案內容中使用的術語「大約‘值X’」或「近似值X」意味著在‘值X’的10%以內。例如，大約1或近似1的值意味著0.9-1.1範圍內的值。
在一些實施方式中，互連是裝置或封裝的部件或部件，其允許或促進兩點、部件及/或部件之間的電連接。在一些實施方式中，互連可以包括跡線（例如，跡線互連）、通孔（例如，通孔互連）、焊盤（例如，焊盤互連）、柱、金屬化層、再分佈層及/或凸點下金屬化（UBM）層/互連。在一些實施方式中，互連可以包括導電材料，該導電材料可以被配置為提供用於訊號（例如，資料訊號）、接地及/或電源的電路徑。互連可以包括一個以上的部件或部件。互連可以經由一或多個互連來定義。互連可以包括一或多個金屬層。互連可以是電路的一部分。不同的實施方式可以使用不同的製程及/或序列來形成互連。在一些實施方式中，可以使用化學氣相沉積（CVD）製程、實體氣相沉積（PVD）製程、濺射製程、噴塗製程及/或電鍍製程來形成互連。
此外，需要注意的是，可以將本文中包含的各種揭示內容描述為流程圖、流程方塊圖、結構圖或方塊圖所示出的程序。儘管流程圖可以將操作描述為順序程序，但許多操作可以並行或併發地執行。此外，可以重新排列這些操作的順序。當操作結束時，處理程序亦就終結了。
在下文中，描述了進一步的示例以便於本案內容的理解。
態樣1：一種封裝包括：第一金屬化部分，包括：至少一個第一電介質層；第一複數個金屬化互連；耦合到該第一金屬化部分的第一整合裝置；耦合到該第一金屬化部分的互連晶粒；第二金屬化部分，其中該第二金屬化部分經由該互連晶粒耦合到該第一金屬化部分以使得該第一整合裝置和該互連晶粒位於該第一金屬化部分和該第二金屬化部分之間，其中該第二金屬化部分包括：至少一個第二電介質層；第二複數個金屬化互連；及耦合到該第一金屬化部分和該第二金屬化部分的封裝層，其中該封裝層位於該第一金屬化部分和第二金屬化部分之間。
態樣2：根據態樣1之封裝，其中該互連晶粒包括：晶粒基板；及複數個晶粒互連。
態樣3：根據態樣2之封裝，其中來自該複數個晶粒互連的兩個相鄰晶粒互連具有在約150-270微米範圍內的間距（pitch）。
態樣4：根據態樣2至4之封裝，其中該複數個晶粒互連具有在20:1至10:1的範圍內的縱橫比。
態樣5：根據態樣2至4之封裝，其中該複數個晶粒互連包括通孔晶粒互連和焊盤晶粒互連。
態樣6：根據態樣2至4之封裝，其中該晶粒基板包括玻璃及/或矽。
態樣7：根據態樣1至6之封裝，亦包括耦合到該第二金屬化部分的第二整合裝置，其中該第一整合裝置包括第一芯粒，並且該第二整合裝置包括第二芯粒。
態樣8：根據態樣1至7之封裝，其中該第一金屬化部分包括第一再分佈部分，其中該第一複數個金屬化互連包括第一複數個再分佈互連，其中該第二金屬化部分包括第二再分佈部分，並且其中該複數個第二金屬化互連包括第二複數個再分佈互連。
態樣9：根據態樣8之封裝，其中該第一複數個再分佈互連中的第一再分佈互連的第一部分包括具有U形或V形的側輪廓，並且其中該第二複數個再分佈互連中的第二再分佈互連的第二部分包括具有U形或V形的側輪廓。
態樣10：根據態樣1至9之封裝，其中該互連晶粒沒有電晶體。
態樣11：一種裝置包括：第一封裝，其包括：第一金屬化部分，第一金屬化部分包括：至少一個第一電介質層；第一複數個金屬化互連；耦合到該第一金屬化部分的第一整合裝置；用於耦合到該第一金屬化部分的晶粒互連的單元；第二金屬化部分，其中該第二金屬化部分經由用於晶粒互連的單元耦合到該第一金屬化部分，以使得該第一整合裝置和用於晶粒互連的單元位於該第一金屬化部分和該第二金屬化部分之間，其中該第二金屬化部分包括：至少一個第二電介質層；第二複數個金屬化互連；及耦合到該第一金屬化部分和該第二金屬化部分的封裝層，其中該封裝層位於該第一金屬化部分和該第二金屬化部分之間。
態樣12：根據態樣11之裝置，其中用於晶粒互連的單元包括：晶粒基板；及複數個晶粒互連。
態樣13：根據態樣12之裝置，其中來自該複數個晶粒互連的兩個相鄰晶粒互連具有在約150-270微米範圍內的間距（pitch）。
態樣14：根據態樣12至13之裝置，其中該複數個晶粒互連具有在20:1至10:1的範圍內的縱橫比。
態樣15：根據態樣12至14之裝置，其中該複數個晶粒互連包括通孔晶粒互連和焊盤晶粒互連。
態樣16：根據態樣12至15之裝置，其中該晶粒基板包括玻璃及/或矽。
態樣17：根據態樣11至16之裝置，其中該第一金屬化部分包括第一再分佈部分，其中該第一複數個金屬化互連包括第一複數個再分佈互連，其中該第二金屬化部分包括第二再分佈部分，並且其中該複數個第二金屬化互連包括第二複數個再分佈互連。
態樣18：根據態樣11至17之裝置，亦包括經由複數個焊接互連耦合到該第一封裝的第二封裝，其中該第二封裝包括：基板；耦合到該基板的第二整合裝置；及耦合到該基板和該第二整合裝置的第二封裝層。
態樣19：根據態樣11至18之裝置，其中用於晶粒互連的單元沒有電晶體。
態樣20：根據態樣11至19之裝置，其中該裝置選自以下各項構成的組中：音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧手機、個人數位助理、固定位置終端、平板電腦、電腦、可穿戴設備、膝上型電腦、伺服器、物聯網路（IoT）設備和汽車中的設備。
態樣21：一種用於製造封裝的方法，包括：提供第一金屬化部分；將第一整合裝置耦合到該第一金屬化部分；將互連晶粒耦合到該第一金屬化部分；在該第一金屬化部分、該第一整合裝置和該互連晶粒上形成封裝層；及在該封裝層上形成第二金屬化部分，使得該第二金屬化部分經由該互連晶粒耦合到該第一金屬化部分。
態樣22：根據態樣21之方法，亦包括：將第二整合裝置耦合到該第二金屬化部分。
態樣23：根據態樣21之方法，亦包括：經由複數個焊接互連，將第二封裝耦合到第二金屬化部分，其中該第二封裝包括：基板；耦合到該基板的第二整合裝置；及耦合到該基板和該第二整合裝置的第二封裝層。
態樣24：根據態樣21至23之方法，其中該互連晶粒包括：晶粒基板；及複數個晶粒互連。
態樣25：根據態樣24之方法，其中來自該複數個晶粒互連的兩個相鄰晶粒互連具有在約150-270微米範圍內的間距（pitch）。
態樣26：根據態樣24至25之方法，其中該複數個晶粒互連具有在20:1至10:1的範圍內的縱橫比。
態樣27：根據態樣21至26之方法，其中該第一金屬化部分包括第一再分佈部分，該第一再分佈部分包括第一複數個再分佈互連，並且其中形成該第二金屬化部分包括：形成包括第二複數個再分佈互連的第二再分佈部分。
在不脫離本案內容的情況下，可以在不同的系統中實現本文所描述的本案內容的各種特徵。應當注意，本案內容的前述態樣僅僅是示例性的，而不應解釋為對本案內容的限制。本案內容的各態樣的描述意欲是說明性的，而不是限制請求項的保護範疇。因此，本教導可以容易地應用於其其他類型的裝置，並且許多替代方案、修改和變型對於本發明所屬領域中具有通常知識者來說是顯而易見的。
100:封裝 101:互連晶粒 102:金屬化部分 103:整合裝置 104:金屬化部分 105:整合裝置 106:封裝層 108:主機板 110:晶粒基板 110a:晶粒基板 110b:晶粒基板 112:晶粒互連 112a:焊盤互連 112b:互連 112c:互連 115:焊接互連 115a:焊接互連 117:焊接互連 120:電介質層 122:金屬化互連 130:焊接互連 132:底部填充物 140:電介質層 142:金屬化互連 150:焊接互連 180:板電介質層 182:板互連 201:互連晶粒 300:封裝 301:封裝 302:封裝 304:基板 305:整合裝置 306:封裝層 340:電介質層 342:互連 350:引線接合 360:焊接互連 370:黏合劑 400:封裝 401:封裝 502:空腔 505:金屬層 507:金屬層 509:金屬層 602:空腔 605:金屬層 607:金屬層 609:金屬層 900:方法 905:方塊 910:方塊 915:方塊 920:方塊 925:方塊 930:方塊 935:方塊 1000:載體 1100:方法 1105:方塊 1110:方塊 1115:方塊 1120:方塊 1125:方塊 1130:方塊 1135:方塊 1200:載體 1201:種子層 1202:互連 1210:空腔 1212:互連 1214:互連 1220:電介質層 1222:電介質層 1230:空腔 1300:方法 1305:方塊 1310:方塊 1315:方塊 1320:方塊 1325:方塊 1330:方塊 1335:方塊 1400:設備 1402:設備 1404:設備 1406:設備 1408:設備 1410:設備
當與附圖結合使用時，從下文所述的詳細描述中，各種特徵、性質和優點可以變得顯而易見，在附圖中，相同的元件符號自始至終地標識對應的元素。
圖1圖示包括金屬化部分和至少一個互連晶粒的封裝的示例性橫截面剖面圖。
圖2圖示包括金屬化部分和至少一個互連晶粒的封裝的示例性橫截面剖面圖。
圖3圖示包括至少一個互連晶粒的封裝的示例性橫截面剖面圖。
圖4圖示包括至少一個互連晶粒的封裝的示例性橫截面剖面圖。
圖5圖示用於製造互連晶粒的示例性序列。
圖6圖示用於製造互連晶粒的示例性序列。
圖7A-7B圖示用於製造互連晶粒的示例性序列。
圖8A-8B圖示用於製造互連晶粒的示例性序列。
圖9圖示用於製造互連晶粒的方法的示例性流程圖。
圖10A-10B圖示用於製造包括金屬化部分和互連晶粒的封裝的示例性序列。
圖11圖示用於製造包括金屬化部分和互連晶粒的封裝的方法的示例性流程圖。
圖12A-12B圖示用於製造金屬化部分的示例性序列。
圖13圖示用於製造金屬化部分的方法的示例性流程圖。
圖14圖示可以整合本文所描述的晶粒、電子電路、整合裝置、整合被動裝置（IPD）、被動部件、封裝及/或裝置封裝的各種電子裝置。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
300:封裝
301:封裝
302:封裝
304:基板
305:整合裝置
306:封裝層
340:電介質層
342:互連
350:引線接合
360:焊接互連
370:黏合劑

Claims (27)

  1. 一種封裝，包括： 一第一金屬化部分，包括： 至少一個第一電介質層；及 第一複數個金屬化互連； 一第一整合裝置，其耦合到該第一金屬化部分； 一互連晶粒，其耦合到該第一金屬化部分； 一第二金屬化部分，其經由該互連晶粒耦合到該第一金屬化部分，以使得該第一整合裝置和該互連晶粒位於該第一金屬化部分和該第二金屬化部分之間，其中該第二金屬化部分包括： 至少一個第二電介質層；及 第二複數個金屬化互連；及 一封裝層，其耦合到該第一金屬化部分和該第二金屬化部分，其中該封裝層位於該第一金屬化部分和該第二金屬化部分之間。
  2. 根據請求項1之封裝，其中該互連晶粒包括： 一晶粒基板；及 複數個晶粒互連。
  3. 根據請求項2之封裝，其中來自該複數個晶粒互連的兩個相鄰晶粒互連具有在一約150-270微米範圍內的一間距。
  4. 根據請求項2之封裝，其中該複數個晶粒互連具有在20:1至10:1的一範圍內的一縱橫比。
  5. 根據請求項2之封裝，其中該複數個晶粒互連包括一通孔晶粒互連和一焊盤晶粒互連。
  6. 根據請求項2之封裝，其中該晶粒基板包括玻璃及/或矽。
  7. 根據請求項1之封裝，亦包括耦合到該第二金屬化部分的一第二整合裝置，其中該第一整合裝置包括一第一芯粒，並且該第二整合裝置包括一第二芯粒。
  8. 根據請求項1之封裝， 其中該第一金屬化部分包括一第一再分佈部分， 其中該第一複數個金屬化互連包括第一複數個再分佈互連， 其中該第二金屬化部分包括一第二再分佈部分，以及 其中該第二複數個金屬化互連包括第二複數個再分佈互連。
  9. 根據請求項8之封裝， 其中來自該第一複數個再分佈互連的一第一再分佈互連的一第一部分包括具有一U形或一V形的一側輪廓，以及 其中來自該第二複數個再分佈互連的一第二再分佈互連的一第二部分包括具有一U形或一V形的一側輪廓。
  10. 根據請求項1之封裝，其中該互連晶粒沒有電晶體。
  11. 一種裝置，包括： 一第一封裝，其包括： 一第一金屬化部分，包括： 至少一個第一電介質層；和 第一複數個金屬化互連； 耦合到該第一金屬化部分的一第一整合裝置； 耦合到該第一金屬化部分的用於晶粒互連的單元； 一第二金屬化部分，其經由該用於晶粒互連的單元耦合到該第一金屬化部分，以使得該第一整合裝置和該用於晶粒互連的單元位於該第一金屬化部分和該第二金屬化部分之間，其中該第二金屬化部分包括： 至少一個第二電介質層；及 第二複數個金屬化互連；及 耦合到該第一金屬化部分和該第二金屬化部分的一封裝層，其中該封裝層位於該第一金屬化部分和該第二金屬化部分之間。
  12. 根據請求項11之裝置，其中該用於晶粒互連的單元包括： 一晶粒基板；及 複數個晶粒互連。
  13. 根據請求項12之裝置，其中來自該複數個晶粒互連的兩個相鄰晶粒互連具有在一約150-270微米範圍內的一間距。
  14. 根據請求項12之裝置，其中該複數個晶粒互連具有在20:1至10:1的一範圍內的一縱橫比。
  15. 根據請求項12之裝置，其中該複數個晶粒互連包括一通孔晶粒互連和一焊盤晶粒互連。
  16. 根據請求項12之裝置，其中該晶粒基板包括玻璃及/或矽。
  17. 根據請求項11之裝置， 其中該第一金屬化部分包括一第一再分佈部分， 其中該第一複數個金屬化互連包括第一複數個再分佈互連， 其中該第二金屬化部分包括一第二再分佈部分，以及 其中該第二複數個金屬化互連包括第二複數個再分佈互連。
  18. 根據請求項11之裝置，亦包括經由複數個焊接互連耦合到該第一封裝的一第二封裝，其中該第二封裝包括： 一基板； 耦合到該基板的一第二整合裝置；及 耦合到該基板和該第二整合裝置的一第二封裝層。
  19. 根據請求項11之裝置，其中該用於晶粒互連的單元沒有電晶體。
  20. 根據請求項11之裝置，其中該裝置是從包括以下各項的一組中選擇的：一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧手機、一個人數位助理、一固定位置終端、一平板電腦、一電腦、一可穿戴設備、一膝上型電腦、一伺服器、一物聯網路（IoT）設備、和一汽車中的一設備。
  21. 一種用於製造一封裝的方法，包括以下步驟： 提供一第一金屬化部分； 將一第一整合裝置耦合到該第一金屬化部分； 將一互連晶粒耦合到該第一金屬化部分； 在該第一金屬化部分、該第一整合裝置和該互連晶粒上形成一封裝層；及 在該封裝層上形成一第二金屬化部分，使得該第二金屬化部分經由該互連晶粒耦合到該第一金屬化部分。
  22. 根據請求項21之方法，亦包括以下步驟：將一第二整合裝置耦合到該第二金屬化部分。
  23. 根據請求項21之方法，亦包括以下步驟：經由複數個焊接互連，將一第二封裝耦合到該第二金屬化部分，其中該第二封裝包括： 一基板； 耦合到該基板的一第二整合裝置；及 耦合到該基板和該第二整合裝置的一第二封裝層。
  24. 根據請求項21之方法，其中該互連晶粒包括： 一晶粒基板；及 複數個晶粒互連。
  25. 根據請求項24之方法，其中來自該複數個晶粒互連的兩個相鄰晶粒互連具有在一約150-270微米範圍內的一間距。
  26. 根據請求項24之方法，其中該多個晶粒互連具有在20:1至10:1的一範圍內的一縱橫比。
  27. 根據請求項21之方法， 其中該第一金屬化部分包括一第一再分佈部分，該第一再分佈部分包括第一複數個再分佈互連，以及 其中形成該第二金屬化部分包括：形成一第二再分佈部分，該第二再分佈部分包括第二複數個再分佈互連。
TW112115324A 2022-05-11 2023-04-25 包括位於金屬化部分之間的互連晶粒的封裝 TW202347656A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/742,001 2022-05-11
US17/742,001 US20230369230A1 (en) 2022-05-11 2022-05-11 Package comprising an interconnection die located between metallization portions

Publications (1)

Publication Number Publication Date
TW202347656A true TW202347656A (zh) 2023-12-01

Family

ID=86387333

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112115324A TW202347656A (zh) 2022-05-11 2023-04-25 包括位於金屬化部分之間的互連晶粒的封裝

Country Status (3)

Country Link
US (1) US20230369230A1 (zh)
TW (1) TW202347656A (zh)
WO (1) WO2023219794A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838337B2 (en) * 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US20140035935A1 (en) * 2012-08-03 2014-02-06 Qualcomm Mems Technologies, Inc. Passives via bar
US9607967B1 (en) * 2015-11-04 2017-03-28 Inotera Memories, Inc. Multi-chip semiconductor package with via components and method for manufacturing the same
US9893042B2 (en) * 2015-12-14 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Also Published As

Publication number Publication date
US20230369230A1 (en) 2023-11-16
WO2023219794A1 (en) 2023-11-16

Similar Documents

Publication Publication Date Title
TW202139379A (zh) 包括虛設互連的封裝
US11502049B2 (en) Package comprising multi-level vertically stacked redistribution portions
EP4118682A1 (en) Device comprising contact to contact coupling of packages
JP2024505487A (ja) 基板の表面と整合された表面相互接続を備える基板を有するパッケージ
TW202243179A (zh) 包括基板和配置成用於對角佈線的互連裝置的封裝
US20220375838A1 (en) Package comprising integrated devices coupled through a bridge
TW202240831A (zh) 用於功率分配網路（ｐｄｎ）效能提升的在基板之間包括被動元件的封裝
TW202205562A (zh) 包括被配置為散熱器的引線鍵合的封裝
TW202347656A (zh) 包括位於金屬化部分之間的互連晶粒的封裝
US20230369261A1 (en) Package comprising an interconnection die located between substrates
US20240038831A1 (en) Package with a substrate comprising embedded stacked trench capacitor devices
US20240047335A1 (en) Package comprising an integrated device and a first metallization portion coupled to a second metallization portion
TW202401690A (zh) 包括基板和配置用於高密度互連的互連晶粒的封裝
US20230093681A1 (en) Package comprising a substrate with high density interconnects
US20240063195A1 (en) Package comprising a first substrate, a second substrate and an electrical device coupled to a bottom surface of the second substrate
TW202312401A (zh) 包括具有包含凸部的焊盤互連的基板的封裝
TW202324621A (zh) 包含位於焊料互連之間的通道互連的封裝
TW202329367A (zh) 具有背側金屬層的整合的裝置的封裝
TW202349592A (zh) 包括具有被配置用於背側配電網的橋的基板的封裝
TW202234633A (zh) 具有包括周邊互連的基板的封裝
TW202418497A (zh) 包括位於整合元件與金屬化部分之間的芯粒的封裝
TW202315032A (zh) 包括具有耦接到跡線互連的通孔互連的基板的封裝
TW202422833A (zh) 帶有包括嵌入式堆疊溝槽電容器裝置的基板的封裝
JP2024524523A (ja) 張り出しを有する積層型集積デバイスを備えるパッケージ
TW202318583A (zh) 包括具有高密度互連的基板的封裝