JP2024524523A - 張り出しを有する積層型集積デバイスを備えるパッケージ - Google Patents

張り出しを有する積層型集積デバイスを備えるパッケージ Download PDF

Info

Publication number
JP2024524523A
JP2024524523A JP2024500072A JP2024500072A JP2024524523A JP 2024524523 A JP2024524523 A JP 2024524523A JP 2024500072 A JP2024500072 A JP 2024500072A JP 2024500072 A JP2024500072 A JP 2024500072A JP 2024524523 A JP2024524523 A JP 2024524523A
Authority
JP
Japan
Prior art keywords
integrated device
substrate
interconnect
coupled
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2024500072A
Other languages
English (en)
Inventor
ベムリ、クリシュナ
キム、ジンソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2024524523A publication Critical patent/JP2024524523A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

基板と、基板に結合されている第１の集積デバイスと、第１の集積デバイスに結合されている第２の集積デバイスとを含む、パッケージ。第２の集積デバイスの一部分は、第１の集積デバイスの上に張り出している。第２の集積デバイスは、基板に結合されるように構成されている。第２の集積デバイスは、前面及び背面を含む。第２の集積デバイスの前面は、基板に面している。

Description

関連出願の相互参照
[0001] 本出願は、２０２１年７月１４日に米国特許庁に出願された非仮出願第１７／３７５，９３１号に対する優先権及び利益を主張するものであり、この非仮出願の内容全体は、その全体が以下に完全に記載されるかのように、かつ全ての適用可能な目的のために、参照により本明細書に組み込まれる。
[0002] 様々な特徴は、集積デバイス（integrated device）を有するパッケージ（package）に関する。
[0003] パッケージは、基板（substrate）及び集積デバイスを含み得る。これらの構成要素は、一体に結合されることにより、様々な電気的機能を実行することが可能なパッケージを提供する。集積デバイスと基板とが、どのように一体に結合されるかは、そのパッケージが全体としてどのように機能するかに影響を及ぼす。より良好に機能するパッケージを提供し、かつパッケージの全体的なサイズを縮小することが、継続的に必要とされている。
[0004] 様々な特徴は、集積デバイスを有するパッケージに関する。
[0005] １つの実施例は、基板と、基板に結合されている第１の集積デバイス（first integrated device）と、第１の集積デバイスに結合されている第２の集積デバイス（second integrated device）とを含む、パッケージを提供する。第２の集積デバイスの一部分は、第１の集積デバイスの上に張り出している。第２の集積デバイスは、基板に結合されるように構成されている。第２の集積デバイスは、前面（front side）及び背面（back side）を含む。第２の集積デバイスの前面は、基板に面している。
[0006] 別の実施例は、基板と、基板に結合されている第１の集積デバイスと、第１の集積デバイスに結合されている第２の集積デバイスとを含む、装置を提供する。第２の集積デバイスの一部分は、第１の集積デバイスの上に張り出している。第２の集積デバイスは、基板に結合されるように構成されている。第２の集積デバイスは、前面及び背面を含む。第２の集積デバイスの前面は、基板に面している。
[0007] 別の実施例は、パッケージを製造するための方法を提供する。本方法は、基板を準備する。本方法は、第１の集積デバイスを基板に結合する。本方法は、第２の集積デバイスを、第２の集積デバイスの一部分が第１の集積デバイスの上に張り出すように、第１の集積デバイスに結合する。第２の集積デバイスは、基板に結合されるように構成されている。第２の集積デバイスは、前面及び背面を含む。第２の集積デバイスの前面は、基板に面している。
[0008] 以下に記載される「発明を実施するための形態」を、同様の参照符号が全体を通して対応するように特定されている図面と併せ読むことにより、様々な特徴、性質、及び利点が明らかとなり得る。
[0009] 張り出し（overhang）を有する積層型集積デバイス（stacked integrated device）を含む、パッケージの横断面図である。 [0010] 張り出しを有する積層型集積デバイスを含む、パッケージの横断面図である。 [0011] 張り出しを有する積層型集積デバイスを含む、パッケージの横断面図である。 [0012] 張り出しを有する積層型集積デバイスを含む、パッケージの横断面図である。 [0013] 張り出しを有する積層型集積デバイスを含む、パッケージの横断面図である。 [0014] 張り出しを有する積層型集積デバイスを含む、パッケージの横断面図である。 [0015] 張り出しを有する積層型集積デバイスを含むパッケージを製造するための、例示的なシーケンスを示す図である。 張り出しを有する積層型集積デバイスを含むパッケージを製造するための、例示的なシーケンスを示す図である。 [0016] 張り出しを有する積層型集積デバイスを含むパッケージを製造するための、例示的なシーケンスを示す図である。 張り出しを有する積層型集積デバイスを含むパッケージを製造するための、例示的なシーケンスを示す図である。 [0017] 張り出しを有する積層型集積デバイスを含むパッケージを製造するための、例示的なシーケンスを示す図である。 張り出しを有する積層型集積デバイスを含むパッケージを製造するための、例示的なシーケンスを示す図である。 [0018] 張り出しを有する積層型集積デバイスを含むパッケージを製造するための方法の、例示的なフロー図である。 [0019] 基板を製造するための例示的なシーケンスを示す図である。 基板を製造するための例示的なシーケンスを示す図である。 [0020] 基板を製造するための方法の、例示的なフロー図である。 [0021] ダイ、電子回路、集積デバイス、集積受動デバイス（integrated passive device；ＩＰＤ）、受動部品、パッケージ、及び／又は本明細書で説明されるデバイスパッケージを統合することが可能な、様々な電子デバイスを示す。
[0022] 以下の説明では、本開示の様々な態様の完全な理解をもたらすために、具体的な詳細が記載される。しかしながら、当業者には、これらの具体的な詳細を伴わずとも、諸態様を実践することができる点が理解されるであろう。例えば、不必要な詳細で諸態様を不明瞭にすることを回避するために、回路がブロック図で示される場合がある。他の事例では、本開示の諸態様を不明瞭にすることがないように、周知の回路、構造、及び技術が、詳細には示されない場合がある。
[0023] 本開示は、基板と、基板に結合されている第１の集積デバイスと、第１の集積デバイスに結合されている第２の集積デバイスとを含む、パッケージを説明する。第２の集積デバイスの一部分は、第１の集積デバイスの上に張り出している。第２の集積デバイスは、基板に結合されるように構成されている。第２の集積デバイスは、前面及び背面を含む。第２の集積デバイスの前面は、基板に面している。第２の集積デバイスは、少なくとも１つのピラー相互接続子（pillar interconnect）、少なくとも１つのはんだ相互接続子（solder interconnect）、及び／又はインターポーザ（interposer）を介して基板に結合されている。このパッケージは、ワイヤボンドの使用を回避することができ、このことは、集積デバイス間の相互接続長（interconnect length）を短縮させることによって、パッケージの全体的なサイズを縮小するために役立ち、かつパッケージの性能を改善するために役立つ。ある１つの集積デバイスを別の集積デバイスの上に配置することを含む、このパッケージの構成はまた、パッケージのサイズ及び／又はフットプリント（footprint）を縮小させつつも、改善されたパッケージ性能を依然として提供することができる。
張り出しを有する積層型集積デバイスを備える、例示的なパッケージ（Exemplary Package Comprising Stacked Integrated Devices with Overhang）
[0024] 図１は、張り出しを有する積層型集積デバイスを含む、パッケージ１００の横断面図を示す。パッケージ１００は、基板１０２、集積デバイス１０４、集積デバイス１０６、及びカプセル化層（encapsulation layer）１０８を含む。集積デバイス１０４は、第１の集積デバイスとすることができる。集積デバイス１０６は、第２の集積デバイスとすることができる。基板１０２は、少なくとも１つの誘電体層（dielectric layer）１２０、複数の相互接続子（interconnect）１２２、及びはんだレジスト層１２６を含む。複数のはんだ相互接続子１３０を、基板１０２に結合することができる。
[0025] 集積デバイス１０４は、複数のはんだ相互接続子１４０を介して基板１０２に結合されている。集積デバイス１０６は、集積デバイス１０４の上に配置されている。集積デバイス１０６は、接着剤（adhesive）（図示せず）を介して集積デバイス１０４に結合されてもよい。集積デバイス１０６の部分１８０は、集積デバイス１０４の上に張り出すことができる。少なくとも１つのピラー相互接続子１６０を、基板１０２と、集積デバイス１０６の部分１８０の前面とに結合することができる。少なくとも１つのピラー相互接続子１６０は、少なくとも１つのはんだ相互接続子（図示せず）を介して、複数の相互接続子１２２に結合させることができる。集積デバイス１０６は、少なくとも１つのピラー相互接続子１６０を介して、基板１０２に結合させることができる。少なくとも１つのピラー相互接続子１６０は、基板１０２と集積デバイス１０６の部分１８０との間に配置することができる。集積デバイス１０６は、少なくとも１つのピラー相互接続子１６０、複数の相互接続子１２２、及び／又は複数のはんだ相互接続子１４０を介して、集積デバイス１０４に電気的に結合されるように構成することができる。例えば、集積デバイス１０４と集積デバイス１０６との間の、少なくとも１つの信号に関する電気経路（electrical path）は、少なくとも１つのピラー相互接続子１６０、複数の相互接続子１２２からの少なくとも１つの相互接続子、及び／又は、複数のはんだ相互接続子１４０からの少なくとも１つのはんだ相互接続子を含み得る。少なくとも１つのピラー相互接続子１６０と複数の相互接続子１２２との間に、はんだ相互接続子が存在している事例では、この電気経路はまた、その少なくとも１つのピラー相互接続子１６０と複数の相互接続子１２２との間の、はんだ相互接続子も含み得る。
[0026] 集積デバイス１０４は、前面及び背面を含み得る。同様に、集積デバイス１０６は、前面及び背面を含み得る。集積デバイス１０４の前面は、基板１０２に面し得る。集積デバイスの背面は、その集積デバイスのダイ基板（例えば、シリコン）面を含み得る。集積デバイス１０６の前面は、集積デバイス１０４の背面及び／又は基板１０２に面し得る。例えば、集積デバイス１０６の部分１８０の前面は、基板１０２に面し得る。集積デバイス１０６の前面は、集積デバイス１０４の背面に結合させる（例えば、接着剤を介して機械的に結合させる）ことができる。
[0027] カプセル化層１０８は、基板１０２、集積デバイス１０４、及び集積デバイス１０６の上に配置することができる。カプセル化層１０８は、集積デバイス１０４、集積デバイス１０６、及び少なくとも１つのピラー相互接続子１６０を、少なくとも部分的にカプセル化することができる。カプセル化層１０８は、型成形物、樹脂、及び／又はエポキシを含み得る。カプセル化層１０８は、カプセル化のための手段であり得る。カプセル化層１０８は、圧縮及びトランスファー成形プロセス、シート成形プロセス、又は液状成形プロセスを使用することによって設けることができる。
[0028] パッケージ１００の構成は、ワイヤボンドの使用を回避するために役立ち得る。ワイヤボンドの使用を回避することは、集積デバイス（例えば、１０４、１０６）間の相互接続長を短縮させることによって、パッケージ１００の全体的なサイズを縮小するために役立ち、かつパッケージ１００の性能を改善するために役立つ。集積デバイス１０６の前面が基板１０２に面しているため、基板１０２と集積デバイス１０６との間には、より短く、より直接的な電気経路が存在しており、集積デバイス間の信号速度（signal speed）を改善するために役立つ。ワイヤボンドを使用するパッケージは、ワイヤボンドの配置に対応するために、集積デバイスとパッケージの縁部との間に、より多くの空間を必要とし得る。パッケージ１００では、ワイヤボンドが必要とされないため、パッケージ１００の縁部を、集積デバイス（例えば、１０４、１０６）の縁部に、より近接させて配置することができ、このことは、パッケージ１００の全体的なフォームファクタ（form factor）を低減するために役立つ。同じ利益及び利点はまた、本開示で説明される他のパッケージに関しても見出すことができる。
[0029] 異なる実装形態は、異なる構成の集積デバイスを有するパッケージを有し得る。図２は、張り出しを有する積層型集積デバイスを含む、パッケージ２００を示す。パッケージ２００は、パッケージ１００と同様であり、パッケージ１００と同様の構成要素、同じ構成要素、及び／又は同様の構成を含み得る。それゆえ、パッケージ１００の説明は、パッケージ２００に適用可能であり得る。図２は、パッケージ２００が、少なくとも１つのピラー相互接続子１６０及び少なくとも１つのはんだ相互接続子２６０を含むことを示している。少なくとも１つのはんだ相互接続子２６０は、集積デバイス１０６及び少なくとも１つのピラー相互接続子１６０に結合されている。少なくとも１つのはんだ相互接続子２６０は、集積デバイス１０６の部分１８０の前面に結合させることができる。少なくとも１つのピラー相互接続子１６０は、基板１０２に結合させることができる。いくつかの実装形態では、少なくとも１つのピラー相互接続子１６０は、基板１０２の一部と見なすことができる。集積デバイス１０６は、少なくとも１つのはんだ相互接続子２６０及び少なくとも１つのピラー相互接続子１６０を介して、基板１０２に結合させることができる。少なくとも１つのはんだ相互接続子２６０及び少なくとも１つのピラー相互接続子１６０は、基板１０２と集積デバイス１０６の部分１８０との間に配置することができる。集積デバイス１０６は、少なくとも１つのはんだ相互接続子２６０、少なくとも１つのピラー相互接続子１６０、複数の相互接続子１２２、及び／又は複数のはんだ相互接続子１４０を介して、集積デバイス１０４に電気的に結合されるように構成することができる。例えば、集積デバイス１０４と集積デバイス１０６との間の、少なくとも１つの信号に関する電気経路は、少なくとも１つのはんだ相互接続子２６０、少なくとも１つのピラー相互接続子１６０、複数の相互接続子１２２からの少なくとも１つの相互接続子、及び／又は、複数のはんだ相互接続子１４０からの少なくとも１つのはんだ相互接続子を含み得る。
[0030] 図３は、張り出しを有する積層型集積デバイスを含む、パッケージ３００を示す。パッケージ３００は、パッケージ１００と同様であり、パッケージ１００と同様の構成要素、同じ構成要素、及び／又は同様の構成を含み得る。それゆえ、パッケージ１００の説明は、パッケージ３００に適用可能であり得る。図３は、パッケージ３００が、インターポーザ３０２、少なくとも１つのはんだ相互接続子２６０、及び少なくとも１つのはんだ相互接続子３６０を含むことを示している。少なくとも１つのはんだ相互接続子２６０は、集積デバイス１０６及びインターポーザ３０２に結合されている。少なくとも１つのはんだ相互接続子２６０は、集積デバイス１０６の部分１８０の前面に結合させることができる。少なくとも１つのはんだ相互接続子３６０は、基板１０２及びインターポーザ３０２に結合させることができる。集積デバイス１０６は、少なくとも１つのはんだ相互接続子２６０、インターポーザ３０２、及び少なくとも１つのはんだ相互接続子３６０を介して、基板１０２に結合させることができる。インターポーザ３０２は、基板とすることができる。インターポーザ３０２は、少なくとも１つの誘電体層３２０及び少なくとも１つの相互接続子３２２（例えば、インターポーザ相互接続子（interposer interconnect））を含む。少なくとも１つのはんだ相互接続子２６０、インターポーザ３０２、及び／又は少なくとも１つのはんだ相互接続子３６０は、基板１０２と集積デバイス１０６の部分１８０との間に配置することができる。
[0031] 集積デバイス１０６は、少なくとも１つのはんだ相互接続子２６０、インターポーザ３０２、少なくとも１つのはんだ相互接続子３６０、複数の相互接続子１２２、及び／又は複数のはんだ相互接続子１４０を介して、集積デバイス１０４に電気的に結合されるように構成することができる。例えば、集積デバイス１０４と集積デバイス１０６との間の、少なくとも１つの信号に関する電気経路は、少なくとも１つのはんだ相互接続子２６０、少なくとも１つの相互接続子３２２、少なくとも１つのはんだ相互接続子３６０、複数の相互接続子１２２からの少なくとも１つの相互接続子、及び／又は、複数のはんだ相互接続子１４０からの少なくとも１つのはんだ相互接続子を含み得る。
[0032] 図１～図３は、少なくとも１つのピラー相互接続子１６０、少なくとも１つのはんだ相互接続子２６０、インターポーザ３０２、及び／又は少なくとも１つのはんだ相互接続子３６０を、基板１０２と、集積デバイス１０４に張り出している集積デバイス１０６の部分１８０との間に、配置することができる点を示している。
[0033] 異なる実装形態は、異なる数の集積デバイスを含み得る。例えば、パッケージは、１つ以上の集積デバイスの上に張り出している、２つ以上の集積デバイスを含み得る。
[0034] 図４は、張り出しを有する積層型集積デバイスを含む、パッケージ４００を示す。パッケージ４００は、パッケージ１００と同様であり、パッケージ１００と同様の構成要素、同じ構成要素、及び／又は同様の構成を含み得る。それゆえ、パッケージ１００の説明は、パッケージ４００に適用可能であり得る。図４は、集積デバイスの上に張り出している、２つの集積デバイスを示している。図４は、パッケージ４００が、基板１０２、集積デバイス１０４（例えば、第１の集積デバイス）、集積デバイス１０６（例えば、第２の集積デバイス）、集積デバイス４０６（例えば、第３の集積デバイス（third integrated device））、カプセル化層１０８、少なくとも１つのピラー相互接続子１６０（例えば、少なくとも１つの第１のピラー相互接続子）、及び少なくとも１つのピラー相互接続子４６０（例えば、少なくとも１つの第２のピラー相互接続子）を含むことを示している。
[0035] 集積デバイス４０６は、集積デバイス１０４の上に配置されている。集積デバイス４０６は、接着剤（図示せず）を介して集積デバイス１０４に結合されてもよい。集積デバイス４０６の部分４８０は、集積デバイス１０４の上に張り出すことができる。集積デバイス４０６の前面は、集積デバイス１０４の背面及び／又は基板１０２に面し得る。例えば、集積デバイス４０６の部分４８０の前面は、基板１０２に面し得る。集積デバイス４０６の前面は、集積デバイス１０４の背面に結合され（例えば、接着剤を介して機械的に結合され）てもよい。
[0036] 少なくとも１つのピラー相互接続子４６０は、基板１０２と、集積デバイス４０６の部分４８０の前面とに結合させることができる。少なくとも１つのピラー相互接続子４６０は、少なくとも１つのはんだ相互接続子（図示せず）を介して、複数の相互接続子１２２に結合させることができる。集積デバイス４０６は、少なくとも１つのピラー相互接続子４６０を介して、基板１０２に結合させることができる。集積デバイス４０６は、少なくとも１つのピラー相互接続子４６０、複数の相互接続子１２２、及び／又は複数のはんだ相互接続子１４０を介して、集積デバイス１０４に電気的に結合されるように構成することができる。例えば、集積デバイス１０４と集積デバイス４０６との間の、少なくとも１つの信号に関する電気経路は、少なくとも１つのピラー相互接続子４６０、複数の相互接続子１２２からの少なくとも１つの相互接続子、及び／又は、複数のはんだ相互接続子１４０からの少なくとも１つのはんだ相互接続子を含み得る。少なくとも１つのピラー相互接続子４６０と複数の相互接続子１２２との間に、はんだ相互接続子が存在している事例では、この電気経路はまた、その少なくとも１つのピラー相互接続子４６０と複数の相互接続子１２２との間の、はんだ相互接続子も含み得る。
[0037] 集積デバイス１０４の上に張り出している、集積デバイス４０６の部分４８０は、集積デバイス１０４の上に張り出している、集積デバイス１０６の部分１８０とは、異なるサイズ及び／又は長さを有し得る。異なる実装形態は、異なる集積デバイスに関する、同様の張り出し又は異なる張り出しを有し得る。少なくとも１つのピラー相互接続子１６０は、集積デバイス１０６と基板１０２との間に結合されている複数のピラー相互接続子（例えば、ピラー相互接続子の列）からのものとすることができる点に留意されたい。同様に、少なくとも１つのピラー相互接続子４６０は、集積デバイス４０６と基板１０２との間に結合されている複数のピラー相互接続子（例えば、ピラー相互接続子の列）からのものとすることができる。
[0038] 図５は、張り出しを有する積層型集積デバイスを含む、パッケージ５００を示す。パッケージ５００は、パッケージ２００及び／又はパッケージ４００と同様であり、パッケージ２００及び／又はパッケージ４００と同様の構成要素、同じ構成要素、及び／又は同様の構成を含む。それゆえ、パッケージ２００及びパッケージ４００の説明は、パッケージ５００に適用可能であり得る。図５は、別の集積デバイスの上に張り出している、２つの集積デバイスを示している。図５は、パッケージ５００が、基板１０２、集積デバイス１０４、集積デバイス１０６、集積デバイス４０６、カプセル化層１０８、少なくとも１つのピラー相互接続子１６０（例えば、少なくとも１つの第１のピラー相互接続子）、少なくとも１つのピラー相互接続子４６０（例えば、少なくとも１つの第２のピラー相互接続子）、少なくとも１つのはんだ相互接続子２６０（例えば、少なくとも１つの第１のはんだ相互接続子）、及び少なくとも１つのはんだ相互接続子５６０（例えば、少なくとも１つの第２のはんだ相互接続子）を含むことを示している。
[0039] 集積デバイス４０６の部分４８０は、集積デバイス１０４の上に張り出すことができる。少なくとも１つのはんだ相互接続子５６０は、集積デバイス４０６及び少なくとも１つのピラー相互接続子４６０に結合されている。少なくとも１つのはんだ相互接続子５６０は、集積デバイス４０６の部分４８０の前面に結合させることができる。少なくとも１つのピラー相互接続子４６０は、基板１０２に結合させることができる。いくつかの実装形態では、少なくとも１つのピラー相互接続子４６０は、基板１０２の一部と見なすことができる。集積デバイス４０６は、少なくとも１つのはんだ相互接続子５６０及び少なくとも１つのピラー相互接続子４６０を介して、基板１０２に結合させることができる。集積デバイス４０６は、少なくとも１つのはんだ相互接続子５６０、少なくとも１つのピラー相互接続子４６０、複数の相互接続子１２２、及び／又は複数のはんだ相互接続子１４０を介して、集積デバイス１０４に電気的に結合されるように構成することができる。例えば、集積デバイス１０４と集積デバイス４０６との間の、少なくとも１つの信号に関する電気経路は、少なくとも１つのはんだ相互接続子５６０、少なくとも１つのピラー相互接続子４６０、複数の相互接続子１２２からの少なくとも１つの相互接続子、及び／又は、複数のはんだ相互接続子１４０からの少なくとも１つのはんだ相互接続子を含み得る。
[0040] 少なくとも１つのピラー相互接続子１６０、及び少なくとも１つのはんだ相互接続子２６０は、集積デバイス１０６と基板１０２との間に結合されている、複数のピラー相互接続子（例えば、ピラー相互接続子の列）からのもの、及び複数のはんだ相互接続子（例えば、はんだ相互接続子の列）からのものとすることができる点に留意されたい。同様に、少なくとも１つのピラー相互接続子４６０、及び少なくとも１つのはんだ相互接続子５６０は、集積デバイス４０６と基板１０２との間に結合されている、複数のピラー相互接続子（例えば、ピラー相互接続子の列）からのもの、及び複数のはんだ相互接続子（例えば、はんだ相互接続子の列）からのものとすることができる。
[0041] 図６は、張り出しを有する積層型集積デバイスを含む、パッケージ６００を示す。パッケージ６００は、パッケージ３００及び／又はパッケージ４００と同様であり、パッケージ３００及び／又はパッケージ４００と同様の構成要素、同じ構成要素、及び／又は同様の構成を含む。それゆえ、パッケージ３００及びパッケージ４００の説明は、パッケージ６００に適用可能であり得る。図６は、別の集積デバイスの上に張り出している、２つの集積デバイスを示している。図６は、パッケージ６００が、基板１０２、集積デバイス１０４、集積デバイス１０６、集積デバイス４０６、カプセル化層１０８、インターポーザ３０２（例えば、第１のインターポーザ）、インターポーザ６０２（例えば、第２のインターポーザ）、少なくとも１つのはんだ相互接続子２６０、少なくとも１つのはんだ相互接続子３６０、少なくとも１つのはんだ相互接続子６６０、及び少なくとも１つのはんだ相互接続子６７０を含むことを示している。
[0042] 集積デバイス４０６の部分４８０は、集積デバイス１０４の上に張り出すことができる。少なくとも１つのはんだ相互接続子６７０は、集積デバイス４０６及びインターポーザ６０２に結合されている。少なくとも１つのはんだ相互接続子６７０は、集積デバイス４０６の部分４８０の前面に結合させることができる。少なくとも１つのはんだ相互接続子６６０は、基板１０２及びインターポーザ６０２に結合させることができる。集積デバイス４０６は、少なくとも１つのはんだ相互接続子６７０、インターポーザ６０２、及び少なくとも１つのはんだ相互接続子６６０を介して、基板１０２に結合させることができる。インターポーザ６０２は、基板とすることができる。インターポーザ６０２は、少なくとも１つの誘電体層６２０及び少なくとも１つの相互接続子６２２（例えば、インターポーザ相互接続子）を含む。インターポーザ６０２は、インターポーザ３０２と同様のものとすることができる。
[0043] 集積デバイス４０６は、少なくとも１つのはんだ相互接続子６７０、インターポーザ６０２、少なくとも１つのはんだ相互接続子６６０、複数の相互接続子１２２、及び／又は複数のはんだ相互接続子１４０を介して、集積デバイス１０４に電気的に結合されるように構成することができる。例えば、集積デバイス１０４と集積デバイス４０６との間の、少なくとも１つの信号に関する電気経路は、少なくとも１つのはんだ相互接続子６７０、少なくとも１つの相互接続子６２２、少なくとも１つのはんだ相互接続子６６０、複数の相互接続子１２２からの少なくとも１つの相互接続子、及び／又は、複数のはんだ相互接続子１４０からの少なくとも１つのはんだ相互接続子を含み得る。
[0044] 少なくとも１つのインターポーザ３０２、少なくとも１つのはんだ相互接続子２６０、及び少なくとも１つのはんだ相互接続子３６０は、集積デバイス１０６と基板１０２との間に結合されている、複数のインターポーザ（例えば、インターポーザの列）からのもの、及び複数のはんだ相互接続子（例えば、はんだ相互接続子の列）からのものとすることができる点に留意されたい。同様に、少なくとも１つのインターポーザ６０２、少なくとも１つのはんだ相互接続子６７０、及び少なくとも１つのはんだ相互接続子６６０は、集積デバイス４０６と基板１０２との間に結合されている、複数のインターポーザ（例えば、インターポーザの列）からのもの、及び複数のはんだ相互接続子（例えば、はんだ相互接続子の列）からのものとすることができる。
[0045] 本開示で示されているインターポーザ３０２及び／又はインターポーザ６０２の向きは、例示的なものである点に留意されたい。インターポーザ３０２及び／又はインターポーザ６０２は、異なる方式で方向付けすることもできる。インターポーザ３０２及び／又はインターポーザ６０２は、基板を含み得る。インターポーザ３０２及び／又はインターポーザ６０２は、図１１Ａ、図１１Ｂで説明されるプロセスを使用して製造することができる。図４～図６は、少なくとも１つのピラー相互接続子１６０、少なくとも１つのはんだ相互接続子２６０、インターポーザ３０２、及び／又は少なくとも１つのはんだ相互接続子３６０を、基板１０２と、集積デバイス１０４に張り出している集積デバイス１０６の部分１８０との間に、配置することができる点を示している。図４～図６はまた、少なくとも１つのピラー相互接続子４６０、少なくとも１つのはんだ相互接続子５６０、インターポーザ６０２、及び／又は少なくとも１つのはんだ相互接続子６６０を、基板１０２と、集積デバイス１０４に張り出している集積デバイス４０６の部分４８０との間に、配置することができる点も示している。パッケージは、ピラー相互接続子、はんだ相互接続子、及び／又はインターポーザの、異なる組み合わせを使用して基板に結合されている、集積デバイスを含み得る点に留意されたい。例えば、ある１つの集積デバイスを、ピラー相互接続子を介して基板に結合させることができ、その一方で、別の集積デバイスを、インターポーザを介して基板に結合させることができる。図１～図６は、別の集積デバイスの上に積み重ねられている集積デバイスの実施例を示しており、１つ以上の集積デバイス（例えば、１０６、４０６）は、少なくとも１つの非ワイヤボンドを介して、基板（例えば、１０２）に結合（例えば、機械的に結合、電気的に結合）されている。非ワイヤボンドの例としては、ピラー相互接続子、はんだ相互接続子、及び／又はインターポーザが挙げられる。非ワイヤボンドは、集積デバイスと基板との間に、少なくとも１つの電気経路を提供する。非ワイヤボンドはまた、別の集積デバイスの上に張り出している集積デバイスの部分に対する、構造的支持も提供し得る。
[0046] 集積デバイス（例えば、１０４、１０６、４０６）は、ダイ（例えば、半導体ベアダイ）を含み得る。集積デバイスは、電源管理用集積回路（power management integrated circuit；ＰＭＩＣ）を含み得る。集積デバイスは、アプリケーションプロセッサを含み得る。集積デバイスは、モデムを含み得る。集積デバイスは、無線周波数（radio frequency；ＲＦ）デバイス、受動デバイス、フィルタ、キャパシタ、インダクタ、アンテナ、送信機、受信機、ガリウムヒ素（ＧａＡｓ）ベースの集積デバイス、表面弾性波（surface acoustic wave；ＳＡＷ）フィルタ、バルク弾性波（bulk acoustic wave；ＢＡＷ）フィルタ、発光ダイオード（light emitting diode；ＬＥＤ）集積デバイス、シリコン（Ｓｉ）ベースの集積デバイス、炭化ケイ素（ＳｉＣ）ベースの集積デバイス、メモリ、電源管理プロセッサ、及び／又はこれらの組み合わせを含み得る。集積デバイス（例えば、１０４、１０６、４０６）は、少なくとも１つの電子回路（例えば、第１の電子回路、第２の電子回路など）を含み得る。
[0047] いくつかの実装形態では、集積デバイス１０４（例えば、第１の集積デバイス）は、プロセッサ及び／又はモデムを含み得る。いくつかの実装形態では、集積デバイス１０６（例えば、第２の集積デバイス）及び／又は集積デバイス４０６（例えば、第３の集積デバイス）は、メモリを含み得る。集積デバイス１０６と集積デバイス４０６とは、互いに対して平面的とすることができる。集積デバイス１０６と集積デバイス４０６とは、同様の厚さを有しても、又は異なる厚さを有してもよい。
[0048] 様々なパッケージを説明してきたが、次に、パッケージを製造するためのいくつかの方法が以下で説明される。
張り出しを有する積層型集積デバイスを備えるパッケージを製造するための、例示的なシーケンス（Exemplary Sequence for Fabricating a Package Comprising Stacked Integrated Devices with Overhang）
[0049] いくつかの実装形態では、パッケージを製造することは、いくつかのプロセスを含む。図７Ａ、図７Ｂは、パッケージを提供又は製造するための、例示的なシーケンスを示す。いくつかの実装形態では、図７Ａ、図７Ｂのシーケンスを使用して、図１のパッケージ１００を提供又は製造することができる。しかしながら、図７Ａ、図７Ｂのプロセスを使用して、本開示で説明されるパッケージのうちのいずれか（例えば、４００）を製造することもできる。
[0050] 図７Ａ、図７Ｂのシーケンスは、パッケージを提供又は製造するためのシーケンスを簡略化及び／又は明確化するために、１つ以上の段階を組み合わせることができる点に留意されたい。いくつかの実装形態では、プロセスの順序を変更又は修正することができる。いくつかの実装形態では、本開示の範囲から逸脱することなく、プロセスのうちの１つ以上を交換又は置換することができる。
[0051] 図７Ａに示されるように、段階１は、基板１０２が準備された後の状態を示している。基板１０２は、少なくとも１つの誘電体層１２０、複数の相互接続子１２２、及びはんだレジスト層１２６を含む。異なる実装形態は、異なる数の金属層を有する、異なる基板を使用することができる。基板は、コアレス基板、コア基板、又は埋め込みトレース基板（embedded trace substrate；ＥＴＳ）を含み得る。図１１Ａ、図１１Ｂは、基板を製造する一実施例を図示及び説明している。
[0052] 段階２は、少なくとも１つのピラー相互接続子１６０が、基板１０２の上に形成された後の状態を示す。めっきプロセスを使用して、少なくとも１つのピラー相互接続子１６０を形成することができる。少なくとも１つのピラー相互接続子１６０は、複数の相互接続子１２２からの少なくとも１つの相互接続子に結合させることができる。いくつかの実装形態では、少なくとも１つのピラー相互接続子１６０は、段階１において基板１０２が準備される際に、基板１０２と共に設けることができる点に留意されたい。いくつかの実装形態では、少なくとも１つのピラー相互接続子１６０は、基板１０２の一部と見なすことができる。
[0053] 段階３は、集積デバイス１０４（例えば、第１の集積デバイス）が、基板１０２に結合された後の状態を示す。集積デバイス１０４は、複数のはんだ相互接続子１４０を介して基板１０２に結合させることができる。はんだリフロープロセスを使用して、集積デバイス１０４を基板１０２に結合することができる。
[0054] 段階４は、集積デバイス１０６（例えば、第２の集積デバイス）が、集積デバイス１０６の一部分（例えば、１８０）が集積デバイス１０４の上に張り出すように、集積デバイス１０４に結合された後の状態を示す。接着剤を使用して、集積デバイス１０６を集積デバイス１０４に結合することができる。例えば、集積デバイス１０６の前面を、接着剤を介して集積デバイス１０４の背面に結合することができる。集積デバイス１０６は、少なくとも１つのピラー相互接続子１６０を介して、基板１０２に結合させることができる。はんだリフロープロセスを使用して、集積デバイス１０６を少なくとも１つのピラー相互接続子１６０に結合することができ、このプロセスは、はんだ相互接続子を使用することを含み得る。
[0055] いくつかの実装形態では、集積デバイス１０６は、少なくとも１つのピラー相互接続子１６０を含み得る。すなわち、いくつかの実装形態では、基板１０２に結合される前の集積デバイス１０６に、少なくとも１つのピラー相互接続子１６０を形成及び／又は結合することができる。そのような事例では、（段階２において）少なくとも１つのピラー相互接続子１６０を形成することが必要ではない場合がある。はんだリフロープロセスを使用して、（例えば、集積デバイス１０６の）少なくとも１つのピラー相互接続子１６０を、基板１０２に結合することができる。そのような事例では、少なくとも１つのはんだ相互接続子を、少なくとも１つのピラー相互接続子１６０と、複数の相互接続子１２２からの少なくとも１つの相互接続子とに結合することができる。異なる実装形態は、集積デバイス１０４及び／又は基板１０２に、異なる集積デバイスを結合することができる。例えば、集積デバイス４０６を、集積デバイス１０４に結合することができる。
[0056] 図７Ｂに示されるように、段階５は、カプセル化層１０８が、基板１０２及び集積デバイス（例えば、１０４、１０６）の上に設けられた後の状態を示す。カプセル化層１０８は、集積デバイス及び／又は構成要素をカプセル化することができる。カプセル化層１０８は、型成形物、樹脂、及び／又はエポキシを含み得る。圧縮成形プロセス、トランスファー成形プロセス、又は液状成形プロセスを使用して、カプセル化層１０８を形成することができる。カプセル化層１０８は、フォトエッチング可能であり得る。カプセル化層１０８は、カプセル化のための手段であり得る。
[0057] 段階６は、複数のはんだ相互接続子１３０が、基板１０２に結合された後の状態を示す。はんだリフロープロセスを使用して、基板１０２の複数の相互接続子１２２からの相互接続子に、複数のはんだ相互接続子１３０を結合することができる。段階６は、張り出しを有する積層型集積デバイスを含む、パッケージ１００の一実施例を示し得る。
張り出しを有する積層型集積デバイスを備えるパッケージを製造するための、例示的なシーケンス（Exemplary Sequence for Fabricating a Package Comprising Stacked Integrated Devices with Overhang）
[0058] いくつかの実装形態では、パッケージを製造することは、いくつかのプロセスを含む。図８Ａ、図８Ｂは、パッケージを提供又は製造するための、例示的なシーケンスを示す。いくつかの実装形態では、図８Ａ、図８Ｂのシーケンスを使用して、図２のパッケージ２００を提供又は製造することができる。しかしながら、図８Ａ、図８Ｂのプロセスを使用して、本開示で説明されるパッケージのうちのいずれか（例えば、５００）を製造することもできる。
[0059] 図８Ａ、図８Ｂのシーケンスは、パッケージを提供又は製造するためのシーケンスを簡略化及び／又は明確化するために、１つ以上の段階を組み合わせることができる点に留意されたい。いくつかの実装形態では、プロセスの順序を変更又は修正することができる。いくつかの実装形態では、本開示の範囲から逸脱することなく、プロセスのうちの１つ以上を交換又は置換することができる。
[0060] 図８Ａに示されるように、段階１は、基板１０２が準備された後の状態を示している。基板１０２は、少なくとも１つの誘電体層１２０、複数の相互接続子１２２、及びはんだレジスト層１２６を含む。異なる実装形態は、異なる数の金属層を有する、異なる基板を使用することができる。基板は、コアレス基板、コア基板、又は埋め込みトレース基板（ＥＴＳ）を含み得る。図１１Ａ、図１１Ｂは、基板を製造する一実施例を図示及び説明している。
[0061] 段階２は、少なくとも１つのピラー相互接続子１６０が、基板１０２の上に形成された後の状態を示す。めっきプロセスを使用して、少なくとも１つのピラー相互接続子１６０を形成することができる。少なくとも１つのピラー相互接続子１６０は、複数の相互接続子１２２からの少なくとも１つの相互接続子に結合させることができる。いくつかの実装形態では、少なくとも１つのピラー相互接続子１６０は、段階１において基板１０２が準備される際に、基板１０２と共に設けることができる点に留意されたい。いくつかの実装形態では、少なくとも１つのピラー相互接続子１６０は、基板１０２の一部と見なすことができる。
[0062] 段階３は、少なくとも１つのはんだ相互接続子２６０が、少なくとも１つのピラー相互接続子１６０の上に形成された後の状態を示す。はんだリフロープロセスを使用して、少なくとも１つのはんだ相互接続子２６０を、少なくとも１つのピラー相互接続子１６０に結合することができる。
[0063] 段階４は、集積デバイス１０４（例えば、第１の集積デバイス）が、基板１０２に結合された後の状態を示す。集積デバイス１０４は、複数のはんだ相互接続子１４０を介して基板１０２に結合させることができる。はんだリフロープロセスを使用して、集積デバイス１０４を基板１０２に結合することができる。
[0064] 図８Ｂに示されるように、段階５は、集積デバイス１０６（例えば、第２の集積デバイス）が、集積デバイス１０６の一部分（例えば、１８０）が集積デバイス１０４の上に張り出すように、集積デバイス１０４に結合された後の状態を示す。接着剤を使用して、集積デバイス１０６を集積デバイス１０４に結合することができる。例えば、集積デバイス１０６の前面を、接着剤を介して集積デバイス１０４の背面に結合することができる。集積デバイス１０６は、少なくとも１つのはんだ相互接続子２６０及び少なくとも１つのピラー相互接続子１６０を介して、基板１０２に結合させることができる。はんだリフロープロセスを使用して、少なくとも１つのはんだ相互接続子２６０を介して、集積デバイス１０６を少なくとも１つのピラー相互接続子１６０に結合することができる。異なる実装形態は、集積デバイス１０４及び／又は基板１０２に、異なる集積デバイスを結合することができる。例えば、集積デバイス４０６を、集積デバイス１０４に結合することができる。
[0065] 段階６は、カプセル化層１０８が、基板１０２及び集積デバイスの上に設けられた（例えば、形成された）後の状態を示す。カプセル化層１０８は、集積デバイス及び／又は構成要素をカプセル化することができる。カプセル化層１０８は、型成形物、樹脂、及び／又はエポキシを含み得る。圧縮成形プロセス、トランスファー成形プロセス、又は液状成形プロセスを使用して、カプセル化層１０８を形成することができる。カプセル化層１０８は、フォトエッチング可能であり得る。カプセル化層１０８は、カプセル化のための手段であり得る。
[0066] 段階７は、複数のはんだ相互接続子１３０が、基板１０２に結合された後の状態を示す。はんだリフロープロセスを使用して、基板１０２の複数の相互接続子１２２からの相互接続子に、複数のはんだ相互接続子１３０を結合することができる。段階７は、張り出しを有する積層型集積デバイスを含む、パッケージ２００の一実施例を示し得る。
張り出しを有する積層型集積デバイスを備えるパッケージを製造するための、例示的なシーケンス（Exemplary Sequence for Fabricating a Package Comprising Stacked Integrated Devices with Overhang）
[0067] いくつかの実装形態では、パッケージを製造することは、いくつかのプロセスを含む。図９Ａ、図９Ｂは、パッケージを提供又は製造するための、例示的なシーケンスを示す。いくつかの実装形態では、図９Ａ、図９Ｂのシーケンスを使用して、図３のパッケージ３００を提供又は製造することができる。しかしながら、図９Ａ、図９Ｂのプロセスを使用して、本開示で説明されるパッケージのうちのいずれか（例えば、６００）を製造することもできる。
[0068] 図９Ａ、図９Ｂのシーケンスは、パッケージを提供又は製造するためのシーケンスを簡略化及び／又は明確化するために、１つ以上の段階を組み合わせることができる点に留意されたい。いくつかの実装形態では、プロセスの順序を変更又は修正することができる。いくつかの実装形態では、本開示の範囲から逸脱することなく、プロセスのうちの１つ以上を交換又は置換することができる。
[0069] 図９Ａに示されるように、段階１は、基板１０２が準備された後の状態を示している。基板１０２は、少なくとも１つの誘電体層１２０、複数の相互接続子１２２、及びはんだレジスト層１２６を含む。異なる実装形態は、異なる数の金属層を有する、異なる基板を使用することができる。基板は、コアレス基板、コア基板、又は埋め込みトレース基板（ＥＴＳ）を含み得る。図１１Ａ、図１１Ｂは、基板を製造する一実施例を図示及び説明している。
[0070] 段階２は、集積デバイス１０４（例えば、第１の集積デバイス）が、基板１０２に結合された後の状態を示す。集積デバイス１０４は、複数のはんだ相互接続子１４０を介して基板１０２に結合させることができる。はんだリフロープロセスを使用して、集積デバイス１０４を基板１０２に結合することができる。
[0071] 段階３は、インターポーザ３０２が、基板１０２に結合された後の状態を示す。インターポーザ３０２は、少なくとも１つのはんだ相互接続子３６０を介して、基板１０２に結合させることができる。少なくとも１つのはんだ相互接続子３６０は、複数の相互接続子１２２からの相互接続子に結合させることができる。はんだリフロープロセスを使用して、インターポーザ３０２を基板１０２に結合することができる。
[0072] 段階４は、少なくとも１つのはんだ相互接続子２６０が、インターポーザ３０２の上に形成された後の状態を示す。はんだリフロープロセスを使用して、少なくとも１つのはんだ相互接続子２６０を、インターポーザ３０２に結合することができる。
[0073] 図９Ｂに示されるように、段階５は、集積デバイス１０６（例えば、第２の集積デバイス）が、集積デバイス１０６の一部分（例えば、１８０）が集積デバイス１０４の上に張り出すように、集積デバイス１０４に結合された後の状態を示す。接着剤を使用して、集積デバイス１０６を集積デバイス１０４に結合することができる。例えば、集積デバイス１０６の前面を、接着剤を介して集積デバイス１０４の背面に結合することができる。集積デバイス１０６は、インターポーザ３０２を介して基板１０２に結合させることができる。はんだリフロープロセスを使用して、少なくとも１つのはんだ相互接続子２６０を介して、集積デバイス１０６をインターポーザ３０２に結合することができる。異なる実装形態は、集積デバイス１０４及び／又は基板１０２に、異なる集積デバイスを結合することができる。例えば、集積デバイス４０６を、集積デバイス１０４に結合することができる。
[0074] 段階６は、カプセル化層１０８が、基板１０２及び集積デバイスの上に設けられた（例えば、形成された）後の状態を示す。カプセル化層１０８は、集積デバイス及び／又は構成要素をカプセル化することができる。カプセル化層１０８は、型成形物、樹脂、及び／又はエポキシを含み得る。圧縮成形プロセス、トランスファー成形プロセス、又は液状成形プロセスを使用して、カプセル化層１０８を形成することができる。カプセル化層１０８は、フォトエッチング可能であり得る。カプセル化層１０８は、カプセル化のための手段であり得る。
[0075] 段階７は、複数のはんだ相互接続子１３０が、基板１０２に結合された後の状態を示す。はんだリフロープロセスを使用して、基板１０２の複数の相互接続子１２２からの相互接続子に、複数のはんだ相互接続子１３０を結合することができる。段階７は、張り出しを有する積層型集積デバイスを含む、パッケージ３００の一実施例を示し得る。
張り出しを有する積層型集積デバイスを含むパッケージを製造するための方法の、例示的なフロー図（Exemplary Flow Diagram of a Method for Fabricating a Package that Includes Stacked Integrated Devices with Overhang）
[0076] いくつかの実装形態では、基板と張り出しを有する積層型集積デバイスとを含むパッケージを製造することは、いくつかのプロセスを含む。図１０は、パッケージを提供又は製造するための方法１０００の、例示的なフロー図を示す。いくつかの実装形態では、図１０の方法１０００を使用して、本開示で説明される図１のパッケージ１００を提供又は製造することができる。しかしながら、方法１０００を使用して、本開示で説明されるパッケージのうちのいずれか（例えば、２００、３００、４００、５００、６００）を提供又は製造することもできる。
[0077] 図１０の方法は、パッケージを提供又は製造するためのシーケンスを簡略化及び／又は明確化するために、１つ以上のプロセスを組み合わせることができる点に留意されたい。いくつかの実装形態では、プロセスの順序を変更又は修正することができる。
[0078] 本方法は、（１００５において）基板（例えば、１０２）を準備する。基板１０２は、供給元によって提供される場合もあれば、又は製造される場合もある。図１１Ａ、図１１Ｂに示されるプロセスと同様のプロセスを使用して、基板１０２を製造することができる。しかしながら、異なる実装形態は、基板１０２を製造するために、異なるプロセスを使用することもできる。基板６１２を製造するために使用することが可能なプロセスの例としては、セミアディティブプロセス（semi-additive process；ＳＡＰ）及びモディファイドセミアディティブプロセス（modified semi-additive process；ｍＳＡＰ）が挙げられる。基板１０２は、少なくとも１つの誘電体層１２０、複数の相互接続子１２２、及びはんだレジスト層１２６を含む。基板１０２は、埋め込みトレース基板（embedded trace substrate；ＥＴＳ）を含み得る。いくつかの実装形態では、少なくとも１つの誘電体層１２０は、プリプレグ層を含み得る。いくつかの実装形態では、基板１０２は、少なくとも１つのピラー相互接続子（例えば、１６０）を含み得る。図７Ａの段階１は、基板を準備する一実施例を図示及び説明している。
[0079] 本方法は、（１０１０において）少なくとも１つの集積デバイス（例えば、第１の集積デバイス）を、基板に結合する。例えば、集積デバイス１０４が、基板１０２の第１の表面（例えば、上面）に結合される。集積デバイス１０４は、複数のはんだ相互接続子１４０を介して基板１０２に結合させることができる。いくつかの実装形態では、集積デバイス１０４は、複数のピラー相互接続子（図示せず）及び複数のはんだ相互接続子１４０を介して、基板１０２に結合させることができる。複数のはんだ相互接続子１４０を介して、集積デバイス１０４を基板１０２に結合するために、はんだリフロープロセスを使用することができる。図７Ａの段階２は、少なくとも１つの集積デバイスを基板に結合する一実施例を、図示及び説明している。
[0080] 本方法は、（１０１５において）別の集積デバイスを集積デバイスに結合する。例えば、集積デバイス１０６（例えば、第２の集積デバイス）が、集積デバイス１０６の一部分（例えば、１８０）が集積デバイス１０４に張り出すように、集積デバイス１０４に結合される。接着剤を使用して、集積デバイス１０６を集積デバイス１０４に結合することができる。例えば、集積デバイス１０６の前面を、接着剤を介して集積デバイス１０４の背面に結合することができる。集積デバイス１０６は、少なくとも１つのピラー相互接続子１６０を含み得る。集積デバイス１０６は、少なくとも１つのピラー相互接続子１６０を介して、基板１０２に結合させることができる。はんだリフロープロセスを使用して、少なくとも１つのピラー相互接続子１６０を、基板１０２に結合することができる。そのような事例では、少なくとも１つのはんだ相互接続子を、少なくとも１つのピラー相互接続子１６０と、複数の相互接続子１２２からの少なくとも１つの相互接続子とに結合することができる。少なくとも１つのピラー相互接続子１６０は、集積デバイス１０６を基板１０２に結合する前の、基板１０２の一部とすることもでき、かつ／又は、集積デバイス１０６の一部とすることもできる点に留意されたい。図７Ａの段階４は、少なくとも１つのピラー相互接続子を介して集積デバイスを結合する一実施例を、図示及び説明している。
[0081] いくつかの実装形態では、集積デバイス１０６は、少なくとも１つのはんだ相互接続子２６０及び少なくとも１つのピラー相互接続子１６０を介して、基板１０２に結合させることができる。いくつかの実装形態では、少なくとも１つのピラー相互接続子１６０は、集積デバイス１０６の一部と見なすことができる。いくつかの実装形態では、少なくとも１つのピラー相互接続子１６０は、基板１０２の一部と見なすことができる。はんだリフロープロセスを使用して、少なくとも１つのはんだ相互接続子２６０を介して、集積デバイス１０６を少なくとも１つのピラー相互接続子１６０に結合することができる。図８Ｂの段階５は、少なくとも１つのピラー相互接続子及び少なくとも１つのはんだ相互接続子を介して集積デバイスを結合する一実施例を、図示及び説明している。
[0082] いくつかの実装形態では、集積デバイス１０６は、インターポーザ３０２を介して基板１０２に結合させることができる。はんだリフロープロセスを使用して、少なくとも１つのはんだ相互接続子２６０を介して、集積デバイス１０６をインターポーザ３０２に結合することができる。インターポーザ３０２は、はんだリフロープロセスを介して基板１０２に結合させることができる。図９Ｂの段階５は、少なくともインターポーザを介して集積デバイスを結合する一実施例を、図示及び説明している。
[0083] 本方法は、（１０２０において）基板（例えば、１０２）の上にカプセル化層（例えば、１０８）を形成する。カプセル化層１０８は、基板１０２及び集積デバイス（例えば、１０４、１０６）の上に設けて形成することができる。カプセル化層１０８は、集積デバイス及び／又は構成要素をカプセル化することができる。カプセル化層１０８は、型成形物、樹脂、及び／又はエポキシを含み得る。圧縮成形プロセス、トランスファー成形プロセス、又は液状成形プロセスを使用して、カプセル化層１０８を形成することができる。カプセル化層１０８は、フォトエッチング可能であり得る。カプセル化層１０８は、カプセル化のための手段であり得る。図７Ｂの段階５は、カプセル化層を形成する一実施例を図示及び説明している。
[0084] 本方法は、（１０２５において）複数のはんだ相互接続子（例えば、１３０）を基板（例えば、１０２）の第２の表面に結合する。複数のはんだ相互接続子１３０は、少なくとも１つの誘電体層１２０の第２の表面の上に配置されている、相互接続子（例えば、１２２）に結合させることができる。はんだリフロープロセスを使用して、複数のはんだ相互接続子１３０を基板１０２に結合することができる。図７Ｂの段階６は、はんだ相互接続子を基板に結合する一実施例を、図示及び説明している。
[0085] 本開示で説明されるパッケージ（例えば、１００）は、１つずつ製造することもでき、又は、１つ以上のウェハの一部として一体に製造してから、個々のパッケージへと個片化することもできる。
基板を製造するための例示的なシーケンス（Exemplary Sequence for Fabricating a Substrate）
[0086] いくつかの実装形態では、基板を製造することは、いくつかのプロセスを含む。図１１Ａ、図１１Ｂは、基板を提供又は製造するための、例示的なシーケンスを示す。いくつかの実装形態では、図１１Ａ、図１１Ｂのシーケンスを使用して、図１の基板１０２を提供又は製造することができる。しかしながら、図１１Ａ、図１１Ｂのプロセスを使用して、本開示で説明される基板のうちのいずれかを製造することもできる。
[0087] 図１１Ａ、図１１Ｂのシーケンスは、基板を提供又は製造するためのシーケンスを簡略化及び／又は明確化するために、１つ以上の段階を組み合わせることができる点に留意されたい。いくつかの実装形態では、プロセスの順序を変更又は修正することができる。いくつかの実装形態では、本開示の範囲から逸脱することなく、プロセスのうちの１つ以上を交換又は置換することができる。
[0088] 図１１Ａに示されるように、段階１は、キャリア１１００が準備され、キャリア１１００の上に金属層が形成された後の状態を示している。金属層は、相互接続子１１０２を形成するようにパターニングすることができる。めっきプロセス及びエッチングプロセスを使用して、金属層及び相互接続子を形成することができる。いくつかの実装形態では、キャリア１１００には、相互接続子１１０２を形成するようにパターニングされている金属層を設けることができる。
[0089] 段階２は、誘電体層１１２０が、キャリア１１００及び相互接続子１１０２の上に形成された後の状態を示す。堆積及び／又は積層プロセスを使用して、誘電体層１１２０を形成することができる。誘電体層１１２０は、ポリイミドを含み得る。しかしながら、異なる実装形態は、誘電体層に関して異なる材料を使用することもできる。
[0090] 段階３は、複数のキャビティ１１１０が、誘電体層１１２０内に形成された後の状態を示す。複数のキャビティ１１１０は、エッチングプロセス（例えば、フォトエッチングプロセス）又はレーザプロセスを使用して形成することができる。
[0091] 段階４は、相互接続子１１１２が、複数のキャビティ１１１０内及び複数のキャビティ１１１０の上を含めて、誘電体層１１２０内及び誘電体層１１２０の上に形成された後の状態を示す。例えば、ビア、パッド、及び／又はトレースを形成することができる。めっきプロセスを使用して、相互接続子を形成することができる。
[0092] 段階５は、別の誘電体層１１２２が、誘電体層１１２０の上に形成された後の状態を示す。堆積及び／又は積層プロセスを使用して、誘電体層１１２２を形成することができる。誘電体層１１２２は、誘電体層１１２０と同じ材料とすることができる。しかしながら、異なる実装形態は、誘電体層に関して異なる材料を使用することもできる。
[0093] 図１１Ｂに示されるように、段階６は、複数のキャビティ１１３０が、誘電体層１１２２内に形成された後の状態を示す。エッチングプロセス又はレーザプロセスを使用して、キャビティ１１３０を形成することができる。
[0094] 段階７は、相互接続子１１１４が、複数のキャビティ１１３０内及び複数のキャビティ１１３０の上を含めて、誘電体層１１２２内及び誘電体層１１２２の上に形成された後の状態を示す。例えば、ビア、パッド、及び／又はトレースを形成することができる。めっきプロセスを使用して、相互接続子を形成することができる。
[0095] 段階５～段階７を反復的に繰り返して、追加的な金属層及び追加的な誘電体層を形成することができる点に留意されたい。相互接続子１１０２、１１１２、及び／又は１１１４の一部若しくは全てが、基板１０２の複数の相互接続子１２２を定義し得る。誘電体層１１２０と誘電体層１１２２とを、少なくとも１つの誘電体層１２０によって表すことができる。
[0096] 段階８は、キャリア１１００が、誘電体層１２０から切り離される（例えば、取り外される、研削除去される）ことにより、少なくとも１つの誘電体層１２０と複数の相互接続子１２２とを含む基板１０２が残された後の状態を示す。
[0097] 段階９は、はんだレジスト層１２４及びはんだレジスト層１２６が、基板１０２の上に形成された後の状態を示す。堆積プロセスを使用して、はんだレジスト層１２４及びはんだレジスト層１２６を形成することができる。いくつかの実装形態では、少なくとも１つの誘電体層１２０の上には、はんだレジスト層が形成されない場合もあれば、又は、１つのはんだレジスト層が形成される場合もある。
[0098] 異なる実装形態は、金属層を形成するために、異なるプロセスを使用することができる。いくつかの実装形態では、金属層を形成するための化学気相成長（chemical vapor deposition；ＣＶＤ）プロセス及び／又は物理気相成長（physical vapor deposition；ＰＶＤ）プロセス。例えば、スパッタリングプロセス、スプレー塗布プロセス、及び／又はめっきプロセスを使用して、金属層を形成することができる。
基板を製造するための方法の、例示的なフロー図（Exemplary Flow Diagram of a Method for Fabricating a Substrate）
[0099] いくつかの実装形態では、基板を製造することは、いくつかのプロセスを含む。図１２は、基板を提供又は製造するための方法１２００の、例示的なフロー図を示す。いくつかの実装形態では、図１２の方法１２００を使用して、図１の基板を提供又は製造することができる。例えば、図１２の方法を使用して、基板１０２を製造することができる。
[0100] 図１２の方法１２００は、基板を提供又は製造するための方法を簡略化及び／又は明確化するために、１つ以上のプロセスを組み合わせることができる点に留意されたい。いくつかの実装形態では、プロセスの順序を変更又は修正することができる。
[0101] 本方法は、（１２０５において）キャリア１１００を準備する。異なる実装形態は、キャリアに関して異なる材料を使用することができる。キャリアは、基板、ガラス、石英、及び／又はキャリアテープを含み得る。図１１Ａの段階１は、準備されているキャリアの一実施例を図示及び説明している。
[0102] 本方法は、（１２１０において）キャリア１１００の上に金属層を形成する。金属層は、相互接続子を形成するようにパターニングすることができる。めっきプロセスを使用して、金属層及び相互接続子を形成することができる。いくつかの実装形態では、キャリアは、金属層を含み得る。キャリアの上の金属層は、相互接続子（例えば、１１０２）を形成するようにパターニングすることができる。図１１Ａの段階１は、キャリアの上に形成されている金属層及び相互接続子の一実施例を、図示及び説明している。
[0103] 本方法は、（１２１５において）キャリア１１００及び相互接続子１１０２の上に誘電体層１１２０を形成する。堆積及び／又は積層プロセスを使用して、誘電体層を形成することができる。誘電体層１１２０は、ポリイミドを含み得る。誘電体層を形成することはまた、誘電体層１１２０内に複数のキャビティ（例えば、１１１０）を形成することも含み得る。複数のキャビティは、エッチングプロセス（例えば、フォトエッチング）又はレーザプロセスを使用して形成することができる。図１１Ａの段階２、３は、誘電体層と誘電体層内のキャビティとを形成する一実施例を、図示及び説明している。
[0104] 本方法は、（１２２０において）誘電体層内及び誘電体層の上に相互接続子を形成する。例えば、相互接続子１１１２を、誘電体層１１２０内及び誘電体層１１２０の上に形成することができる。めっきプロセスを使用して、相互接続子を形成することができる。相互接続子を形成することは、誘電体層の上及び／又は誘電体層内に、パターニングされた金属層を設けることを含み得る。相互接続子を形成することはまた、誘電体層のキャビティ内に相互接続子を形成することも含み得る。図１１Ａの段階４は、誘電体層内及び誘電体層の上に相互接続子を形成する一実施例を、図示及び説明している。
[0105] 本方法は、（１２２５において）誘電体層１１２０及び相互接続子の上に誘電体層１１２２を形成する。堆積及び／又は積層プロセスを使用して、誘電体層を形成することができる。誘電体層１１２２は、ポリイミドを含み得る。誘電体層を形成することはまた、誘電体層１１２２内に複数のキャビティ（例えば、１１３０）を形成することも含み得る。複数のキャビティは、エッチングプロセス又はレーザプロセスを使用して形成することができる。図１１Ａ、図１１Ｂの段階５、６は、誘電体層と誘電体層内のキャビティとを形成する一実施例を、図示及び説明している。
[0106] 本方法は、（１２３０において）誘電体層内及び／又は誘電体層の上に相互接続子を形成する。例えば、相互接続子１１１４を形成することができる。めっきプロセスを使用して、相互接続子を形成することができる。相互接続子を形成することは、誘電体層の上及び誘電体層内に、パターニングされた金属層を設けることを含み得る。相互接続子を形成することはまた、誘電体層のキャビティ内に相互接続子を形成することも含み得る。図１１Ｂの段階７は、誘電体層内及び誘電体層の上に相互接続子を形成する一実施例を、図示及び説明している。
[0107] 本方法は、１２２５及び１２３０において説明されたように、追加的な誘電体層及び追加的な相互接続子を形成することができる。
[0108] 全ての誘電体層及び追加的な相互接続子が形成されると、本方法は、誘電体層１１２０からキャリア（例えば、１１００）を切り離す（例えば、取り外す、研削除去する）ことにより、基板を残すことができる。いくつかの実装形態では、本方法は、１つ以上のはんだレジスト層（例えば、１２４、１２６）を、基板の上に形成することができる。
[0109] 異なる実装形態は、金属層を形成するために、異なるプロセスを使用することができる。いくつかの実装形態では、金属層を形成するための化学気相成長（ＣＶＤ）プロセス及び／又は物理気相成長（ＰＶＤ）プロセス。例えば、スパッタリングプロセス、スプレー塗布プロセス、及び／又はめっきプロセスを使用して、金属層を形成することができる。
例示的な電子デバイス（Exemplary Electronic Devices）
[0110] 図１３は、前述のデバイス、集積デバイス、集積回路（integrated circuit；ＩＣ）パッケージ、集積回路（ＩＣ）デバイス、半導体デバイス、集積回路、ダイ、インターポーザ、パッケージ、パッケージオンパッケージ（package-on-package；ＰｏＰ）、システムインパッケージ（System in Package；ＳｉＰ）、又はシステムオンチップ（System on Chip；ＳｏＣ）のうちのいずれかと統合されてもよい、様々な電子デバイスを示す。例えば、携帯電話デバイス１３０２、ラップトップコンピュータデバイス１３０４、固定位置端末デバイス１３０６、ウェアラブルデバイス１３０８、又は自動車両１３１０は、本明細書で説明されるようなデバイス１３００を含み得る。デバイス１３００は、例えば、本明細書で説明されるデバイス及び／又は集積回路（ＩＣ）パッケージのうちのいずれかとすることができる。図１３に示されているデバイス１３０２、１３０４、１３０６、及び１３０８、並びに車両１３１０は、単なる例に過ぎない。他の電子デバイスもまた、デバイス１３００を特徴とし得るものであり、それらの電子デバイスとしては、限定するものではないが、モバイルデバイス、ハンドヘルドパーソナル通信システム（personal communication system；ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、全地球測位システム（global positioning system；ＧＰＳ）対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、メータ読み取り機器などの固定位置データユニット、通信デバイス、スマートフォン、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス（例えば、時計、眼鏡）、モノのインターネット（Internet of things；ＩｏＴ）デバイス、サーバ、ルータ、自動車両（例えば、自律走行車）内に実装されている電子デバイス、又は、データ若しくはコンピュータ命令を記憶するか若しくは取り出す任意の他のデバイス、あるいはこれらの任意の組み合わせを含む、デバイス（例えば、電子デバイス）の群が挙げられる。
[0111] 図１～図６、図７Ａ、図７Ｂ、図８Ａ、図８Ｂ、図９Ａ、図９Ｂ、図１０、図１１Ａ、図１１Ｂ、及び／又は図１２、図１３に示されている、構成要素、プロセス、特徴、及び／又は機能のうちの１つ以上は、単一の構成要素、プロセス、特徴、又は機能へと、再構成及び／又は組み合わせることができ、あるいは、いくつかの構成要素、プロセス、又は機能として具現化することもできる。追加的な要素、構成要素、プロセス、及び／又は機能もまた、本開示から逸脱することなく追加することができる。また、図１～図６、図７Ａ、図７Ｂ、図８Ａ、図８Ｂ、図９Ａ、図９Ｂ、図１０、図１１Ａ、図１１Ｂ、及び／又は図１２、図１３、並びに、本開示におけるその対応する説明は、ダイ及び／又はＩＣに限定されるものではない点にも留意されたい。いくつかの実装形態では、図１～図６、図７Ａ、図７Ｂ、図８Ａ、図８Ｂ、図９Ａ、図９Ｂ、図１０、図１１Ａ、図１１Ｂ、及び／又は図１２、図１３、並びに、その対応する説明は、デバイス及び／又は集積デバイスを、製造、作製、準備、及び／又は生産するために使用することができる。いくつかの実装形態では、デバイスは、ダイ、集積デバイス、集積受動デバイス（ＩＰＤ）、ダイパッケージ、集積回路（ＩＣ）デバイス、デバイスパッケージ、集積回路（ＩＣ）パッケージ、ウェハ、半導体デバイス、パッケージオンパッケージ（ＰｏＰ）デバイス、放熱デバイス、及び／又はインターポーザを含み得る。
[0112] 本開示における図は、様々な部品、構成要素、物体、デバイス、パッケージ、集積デバイス、集積回路、及び／又はトランジスタの、実際の表現及び／又は概念的表現を表し得る点に留意されたい。いくつかの事例では、図は、正確な縮尺ではない場合がある。いくつかの事例では、明瞭化の目的のために、全ての構成要素及び／又は部品が示されてはいない場合もある。いくつかの事例では、図中の様々な部品及び／又は構成要素の、位置、場所、サイズ、及び／又は形状は、例示的なものであり得る。いくつかの実装形態では、図中の様々な構成要素及び／又は部品は、任意選択的なものであり得る。
[0113] 「例示的」という語は、本明細書では、「実施例、事例、又は例示としての役割を果たすこと」を意味するために使用されている。「例示的」として本明細書で説明されている、いずれの実装形態又は態様も、必ずしも本開示の他の態様よりも好ましいか又は有利であるとして解釈されるべきではない。同様に、「態様」という用語は、論じられている特徴、利点、又は動作モードを、本開示の全ての態様が含むことを必要とするものではない。「結合されている」という用語は、本明細書では、２つの物体間の直接的又は間接的な結合（例えば、機械的結合）を指すために使用されている。例えば、物体Ａが物体Ｂに物理的に接触しており、物体Ｂが物体Ｃに接触している場合には、物体Ａと物体Ｃとは、それらが互いに物理的に直接接触していない場合であっても、依然として互いに結合されていると見なすことができる。別の物体に結合されている物体は、その物体の一部、又はその物体の全体に結合されている場合がある。「電気的に結合されている」という用語は、２つの物体の間を電流（例えば、信号、電力、接地）が伝播することができるように、それら２つの物体が直接的又は間接的に一体に結合されていることを意味し得る。電気的に結合されている２つの物体は、それら２つの物体の間に電流を伝播させる場合もあれば、又は伝播させない場合もある。用語「第１」、「第２」、「第３」、及び「第４」（及び／又は、第４を上回るいずれかのもの）の使用は、恣意的なものである。説明されている構成要素のうちのいずれも、第１の構成要素、第２の構成要素、第３の構成要素、又は第４の構成要素とすることができる。例えば、第２の構成要素と称されている構成要素は、第１の構成要素、第２の構成要素、第３の構成要素、又は第４の構成要素とすることもできる。「カプセル化する」という用語は、物体が別の物体を部分的にカプセル化し得るか、又は完全にカプセル化し得ることを意味する。「上部（top）」及び「底部（bottom）」という用語は、恣意的なものである。上部に配置されている構成要素は、底部に配置されている構成要素の上に配置されている場合がある。上部の構成要素が底部の構成要素と見なされる場合もあり、その逆も同様である。本開示で説明されるように、第２の構成要素「の上に（over）」配置されている第１の構成要素とは、どのように底部又は上部が恣意的に定義されているかに応じて、その第１の構成要素が、第２の構成要素の上方に配置されていること又は下方に配置されていることを意味し得る。別の実施例では、第１の構成要素は、第２の構成要素の第１の表面の上に（例えば、上方に）配置されている場合があり、第３の構成要素は、第２の構成要素の第２の表面の上に（例えば、下方に）配置されている場合があり、この場合、第２の表面は、第１の表面の反対側にある。ある１つの構成要素が別の構成要素の上に配置されている文脈において、本出願で使用される場合の「の上に」という用語は、別の構成要素上に、及び／又は別の構成要素内に存在している（例えば、構成要素の表面上に存在しているか、又は構成要素内に埋め込まれている）構成要素を意味するために使用することができる点に更に留意されたい。それゆえ、例えば、第２の構成要素の上に存在している第１の構成要素とは、（１）第１の構成要素が第２の構成要素の上に存在しているが、第２の構成要素には直接接触していないこと、（２）第１の構成要素が第２の構成要素上に（例えば、第２の構成要素の表面上に）存在していること、及び／又は（３）第１の構成要素が第２の構成要素内に存在している（例えば、第２の構成要素内に埋め込まれている）ことを意味し得る。第２の構成要素「内に（in）」配置されている第１の構成要素は、第２の構成要素内に部分的に配置されている場合もあれば、又は、第２の構成要素内に完全に配置されている場合もある。本開示で使用される場合の「約（about）『値Ｘ』」又は「およそ（approximately）値Ｘ」という用語は、「値Ｘ」の１０パーセントの範囲内を意味する。例えば、約１又はおよそ１の値とは、０．９～１．１の範囲の値を意味することになる。
[0114] いくつかの実装形態では、相互接続子とは、２つの点、要素、及び／又は構成要素間の電気的接続を可能にするか若しくは容易にする、デバイス又はパッケージの要素若しくは構成要素である。いくつかの実装形態では、相互接続子は、トレース、ビア、パッド、ピラー、メタライゼーション層、再配線層、及び／又はアンダーバンプメタライゼーション（under bump metallization；ＵＢＭ）層／相互接続子を含み得る。いくつかの実装形態では、相互接続子は、信号（例えば、データ信号）、接地、及び／又は電力に関する、電気経路を提供するように構成することが可能な、導電性材料を含み得る。相互接続子は、２つ以上の要素又は構成要素を含み得る。相互接続子は、１つ以上の相互接続子によって定義することができる。相互接続子は、１つ以上の金属層を含み得る。相互接続子は、回路の一部とすることができる。異なる実装形態は、相互接続子を形成するために、異なるプロセス及び／又はシーケンスを使用することができる。いくつかの実装形態では、化学気相成長（ＣＶＤ）プロセス、物理気相成長（ＰＶＤ）プロセス、スパッタリングプロセス、スプレー塗布、及び／又はめっきプロセスを使用して、相互接続子を形成することができる。
[0115] また、本明細書に含まれている様々な開示は、フローチャート、フロー図、構造図、又はブロック図として示されているプロセスとして、説明される場合がある点にも留意されたい。フローチャートは、逐次プロセスとして動作を説明し得るものであるが、それらの動作のうちの多くは、並行して、又は同時に実行することができる。更には、動作の順序を並べ替えることもできる。プロセスは、その動作が完了すると終了する。
[0116] 以下では、本発明の理解を容易にするために、更なる実施例が説明される。
[0117] 態様１：基板と、基板に結合されている第１の集積デバイスと、第１の集積デバイスに結合されている第２の集積デバイスとを備える、パッケージ。第２の集積デバイスの一部分は、第１の集積デバイスの上に張り出している。第２の集積デバイスは、基板に結合されるように構成されている。第２の集積デバイスは、前面及び背面を含む。第２の集積デバイスの前面は、基板に面している。
[0118] 態様２：第２の集積デバイスが、少なくとも１つのピラー相互接続子を介して基板に結合されている、態様１のパッケージ。
[0119] 態様３：第２の集積デバイスが、インターポーザ及び少なくとも１つのはんだ相互接続子を介して基板に結合されている、態様１のパッケージ。
[0120] 態様４：インターポーザが、誘電体層及び少なくとも１つのインターポーザ相互接続子を含む、態様３のパッケージ。
[0121] 態様５：インターポーザが、基板と、第１の集積デバイスに張り出している第２の集積デバイスの部分との間に配置されている、態様３、４のパッケージ。
[0122] 態様６：第２の集積デバイスが、接着剤を介して第１の集積デバイスに結合されている、態様１～５のパッケージ。
[0123] 態様７：第１の集積デバイスが、第１の前面（first front side）及び第１の背面（first back side）を含み、第２の集積デバイスの前面が、第１の集積デバイスの第１の背面に面している、態様１～６のパッケージ。
[0124] 態様８：第１の集積デバイスが、複数のはんだ相互接続子を介して基板に結合されている、態様１～７のパッケージ。
[0125] 態様９：第１の集積デバイスに結合されている第３の集積デバイスを更に備え、第３の集積デバイスの一部分が、第１の集積デバイスの上に張り出しており、第３の集積デバイスが、基板に結合されるように構成されている、態様１～８のパッケージ。
[0126] 態様１０：第３の集積デバイスが、少なくとも１つのピラー相互接続子、少なくとも１つのはんだ相互接続子、及び／又はインターポーザを介して基板に結合されている、態様９に記載のパッケージ。
[0127] 態様１１：基板と、基板に結合されている第１の集積デバイスと、第１の集積デバイスに結合されている第２の集積デバイスとを備える、装置。第２の集積デバイスの一部分は、第１の集積デバイスの上に張り出している。第２の集積デバイスは、基板に結合されるように構成されている。第２の集積デバイスは、前面及び背面を含む。第２の集積デバイスの前面は、基板に面している。
[0128] 態様１２：第２の集積デバイスが、少なくとも１つのピラー相互接続子、少なくとも１つのはんだ相互接続子、及び／又はインターポーザを介して基板に結合されている、態様１１の装置。
[0129] 態様１３：インターポーザが、誘電体層及び少なくとも１つのインターポーザ相互接続子を含む、態様１２の装置。
[0130] 態様１４：インターポーザが、基板と、第１の集積デバイスに張り出している第２の集積デバイスの部分との間に配置されている、態様１２、１３の装置。
[0131] 態様１５：第２の集積デバイスが、接着剤を介して第１の集積デバイスに結合されている、態様１１～１４の装置。
[0132] 態様１６：第１の集積デバイスが、第１の前面及び第１の背面を含み、第２の集積デバイスの前面が、第１の集積デバイスの第１の背面に面している、態様１１～１５の装置。
[0133] 態様１７：第１の集積デバイスが、複数のはんだ相互接続子を介して基板に結合されている、態様１１～１６の装置。
[0134] 態様１８：第１の集積デバイスに結合されている第３の集積デバイスを更に備え、第３の集積デバイスの一部分が、第１の集積デバイスの上に張り出しており、第３の集積デバイスが、基板に結合されるように構成されている、態様１１～１７の装置。
[0135] 態様１９：第３の集積デバイスが、少なくとも１つのピラー相互接続子、少なくとも１つのはんだ相互接続子、及び／又はインターポーザを介して基板に結合されている、態様１８の装置。
[0136] 態様２０：装置が、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、モノのインターネット（ＩｏＴ）デバイス、及び自動車両内のデバイスからなる群から選択されるデバイスを含む、態様１１～１９の装置。
[0137] 態様２１：パッケージを製造するための方法。本方法は、基板を準備する。本方法は、第１の集積デバイスを基板に結合する。本方法は、第２の集積デバイスを、第２の集積デバイスの一部分が第１の集積デバイスの上に張り出すように、第１の集積デバイスに結合する。第２の集積デバイスは、基板に結合されるように構成されている。第２の集積デバイスは、前面及び背面を含む。第２の集積デバイスの前面は、基板に面している。
[0138] 態様２２：第２の集積デバイスが、少なくとも１つのピラー相互接続子、少なくとも１つのはんだ相互接続子、及び／又はインターポーザを介して基板に結合される、態様２１の方法。
[0139] 態様２３：第２の集積デバイスが、接着剤を介して第１の集積デバイスに結合される、態様２１、２２の方法。
[0140] 態様２４：基板の上にカプセル化層を形成することを更に含む、態様２１～２３の方法。
[0141] 態様２５：第３の集積デバイスを第１の集積デバイスに結合することを更に含み、第３の集積デバイスの一部分が、第１の集積デバイスの上に張り出しており、第３の集積デバイスが、基板に結合されるように構成されている、態様２１～２４の方法。
[0142] 態様２６：第３の集積デバイスが、少なくとも１つのピラー相互接続子、少なくとも１つのはんだ相互接続子、及び／又はインターポーザを介して基板に結合される、態様２５の方法。
[0143] 本明細書で説明されている本開示の様々な特徴は、本開示から逸脱することなく、異なるシステムにおいて実装することができる。本開示の上記の態様は、単なる例に過ぎず、本開示を限定するものとして解釈されるべきではない点に留意されたい。本開示の諸態様の説明は、例示的であることが意図されており、特許請求の範囲を限定することを意図するものではない。それゆえ、本教示は、他のタイプの装置に容易に適用することができ、当業者には、多くの代替形態、修正形態、及び変形形態が明らかとなるであろう。

Claims (26)

  1. 基板と、
    前記基板に結合されている第１の集積デバイスと、
    前記第１の集積デバイスに結合されている第２の集積デバイスと、を備えるパッケージであって、
    前記第２の集積デバイスの一部分が、前記第１の集積デバイスの上に張り出しており、
    前記第２の集積デバイスが、前記基板に結合されるように構成されており、
    前記第２の集積デバイスが、前面及び背面を含み、
    前記第２の集積デバイスの前記前面が、前記基板に面している、パッケージ。
  2. 前記第２の集積デバイスが、少なくとも１つのピラー相互接続子を介して前記基板に結合されている、請求項１に記載のパッケージ。
  3. 前記第２の集積デバイスが、インターポーザ及び少なくとも１つのはんだ相互接続子を介して前記基板に結合されている、請求項１に記載のパッケージ。
  4. 前記インターポーザが、誘電体層及び少なくとも１つのインターポーザ相互接続子を含む、請求項３に記載のパッケージ。
  5. 前記インターポーザが、前記基板と、前記第１の集積デバイスに張り出している前記第２の集積デバイスの前記部分との間に配置されている、請求項３に記載のパッケージ。
  6. 前記第２の集積デバイスが、接着剤を介して前記第１の集積デバイスに結合されている、請求項１に記載のパッケージ。
  7. 前記第１の集積デバイスが、第１の前面及び第１の背面を含み、
    前記第２の集積デバイスの前記前面が、前記第１の集積デバイスの前記第１の背面に面している、
    請求項１に記載のパッケージ。
  8. 前記第１の集積デバイスが、複数のはんだ相互接続子を介して前記基板に結合されている、請求項１に記載のパッケージ。
  9. 前記第１の集積デバイスに結合されている第３の集積デバイスを更に備え、
    前記第３の集積デバイスの一部分が、前記第１の集積デバイスの上に張り出しており、
    前記第３の集積デバイスが、前記基板に結合されるように構成されている、請求項１に記載のパッケージ。
  10. 前記第３の集積デバイスが、少なくとも１つのピラー相互接続子、少なくとも１つのはんだ相互接続子、及び／又はインターポーザを介して前記基板に結合されている、請求項９に記載のパッケージ。
  11. 基板と、
    前記基板に結合されている第１の集積デバイスと、
    前記第１の集積デバイスに結合されている第２の集積デバイスと、を備える装置であって、
    前記第２の集積デバイスの一部分が、前記第１の集積デバイスの上に張り出しており、
    前記第２の集積デバイスが、前記基板に結合されるように構成されており、
    前記第２の集積デバイスが、前面及び背面を含み、
    前記第２の集積デバイスの前記前面が、前記基板に面している、装置。
  12. 前記第２の集積デバイスが、少なくとも１つのピラー相互接続子、少なくとも１つのはんだ相互接続子、及び／又はインターポーザを介して前記基板に結合されている、請求項１１に記載の装置。
  13. 前記インターポーザが、誘電体層及び少なくとも１つのインターポーザ相互接続子を含む、請求項１２に記載の装置。
  14. 前記インターポーザが、前記基板と、前記第１の集積デバイスに張り出している前記第２の集積デバイスの前記部分との間に配置されている、請求項１２に記載の装置。
  15. 前記第２の集積デバイスが、接着剤を介して前記第１の集積デバイスに結合されている、請求項１１に記載の装置。
  16. 前記第１の集積デバイスが、第１の前面及び第１の背面を含み、
    前記第２の集積デバイスの前記前面が、前記第１の集積デバイスの前記第１の背面に面している、
    請求項１１に記載の装置。
  17. 前記第１の集積デバイスが、複数のはんだ相互接続子を介して前記基板に結合されている、請求項１１に記載の装置。
  18. 前記第１の集積デバイスに結合されている第３の集積デバイスを更に備え、
    前記第３の集積デバイスの一部分が、前記第１の集積デバイスの上に張り出しており、
    前記第３の集積デバイスが、前記基板に結合されるように構成されている、請求項１１に記載の装置。
  19. 前記第３の集積デバイスが、少なくとも１つのピラー相互接続子、少なくとも１つのはんだ相互接続子、及び／又はインターポーザを介して前記基板に結合されている、請求項１８に記載の装置。
  20. 前記装置が、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、モノのインターネット（ＩｏＴ）デバイス、及び自動車両内のデバイスからなる群から選択されるデバイスを含む、請求項１１に記載の装置。
  21. パッケージを製造するための方法であって、
    基板を準備することと、
    第１の集積デバイスを前記基板に結合することと、
    第２の集積デバイスを、前記第２の集積デバイスの一部分が前記第１の集積デバイスの上に張り出すように、前記第１の集積デバイスに結合することと、を含み、
    前記第２の集積デバイスが、前記基板に結合されるように構成されており、
    前記第２の集積デバイスが、前面及び背面を含み、
    前記第２の集積デバイスの前記前面が、前記基板に面している、方法。
  22. 前記第２の集積デバイスが、少なくとも１つのピラー相互接続子、少なくとも１つのはんだ相互接続子、及び／又はインターポーザを介して前記基板に結合される、請求項２１に記載の方法。
  23. 前記第２の集積デバイスが、接着剤を介して前記第１の集積デバイスに結合される、請求項２１に記載の方法。
  24. 前記基板の上にカプセル化層を形成することを更に含む、請求項２１に記載の方法。
  25. 第３の集積デバイスを前記第１の集積デバイスに結合することを更に含み、
    前記第３の集積デバイスの一部分が、前記第１の集積デバイスの上に張り出しており、
    前記第３の集積デバイスが、前記基板に結合されるように構成されている、請求項２１に記載の方法。
  26. 前記第３の集積デバイスが、少なくとも１つのピラー相互接続子、少なくとも１つのはんだ相互接続子、及び／又はインターポーザを介して前記基板に結合される、請求項２５に記載の方法。
JP2024500072A 2021-07-14 2022-06-10 張り出しを有する積層型集積デバイスを備えるパッケージ Pending JP2024524523A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/375,931 US20230019333A1 (en) 2021-07-14 2021-07-14 Package comprising stacked integrated devices with overhang
US17/375,931 2021-07-14
PCT/US2022/033003 WO2023287528A1 (en) 2021-07-14 2022-06-10 Package comprising stacked integrated devices with overhang

Publications (1)

Publication Number Publication Date
JP2024524523A true JP2024524523A (ja) 2024-07-05

Family

ID=82492810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2024500072A Pending JP2024524523A (ja) 2021-07-14 2022-06-10 張り出しを有する積層型集積デバイスを備えるパッケージ

Country Status (7)

Country Link
US (1) US20230019333A1 (ja)
EP (1) EP4371155A1 (ja)
JP (1) JP2024524523A (ja)
KR (1) KR20240026484A (ja)
CN (1) CN117678067A (ja)
TW (1) TW202341376A (ja)
WO (1) WO2023287528A1 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8169058B2 (en) * 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
US9449941B2 (en) * 2011-07-07 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Connecting function chips to a package to form package-on-package
US9312198B2 (en) * 2013-03-15 2016-04-12 Intel Deutschland Gmbh Chip package-in-package and method thereof
US10032722B2 (en) * 2016-05-31 2018-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structure having am antenna pattern and manufacturing method thereof
US20200006305A1 (en) * 2018-06-28 2020-01-02 Intel Corporation Integrated heterogenous power management circuitries
US11581287B2 (en) * 2018-06-29 2023-02-14 Intel Corporation Chip scale thin 3D die stacked package
TWI810380B (zh) * 2019-02-22 2023-08-01 南韓商愛思開海力士有限公司 包括橋接晶粒的系統級封裝件
US11139249B2 (en) * 2019-04-01 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of forming the same

Also Published As

Publication number Publication date
US20230019333A1 (en) 2023-01-19
WO2023287528A1 (en) 2023-01-19
CN117678067A (zh) 2024-03-08
EP4371155A1 (en) 2024-05-22
KR20240026484A (ko) 2024-02-28
TW202341376A (zh) 2023-10-16

Similar Documents

Publication Publication Date Title
US20210280507A1 (en) Package comprising dummy interconnects
US11502049B2 (en) Package comprising multi-level vertically stacked redistribution portions
US11139224B2 (en) Package comprising a substrate having a via wall configured as a shield
US11682607B2 (en) Package having a substrate comprising surface interconnects aligned with a surface of the substrate
US20210175178A1 (en) Package comprising a double-sided redistribution portion
WO2021183506A1 (en) Device comprising contact to contact coupling of packages
JP2024510941A (ja) パッドオンパッド相互接続部を含む基板を有するパッケージ
US11545411B2 (en) Package comprising wire bonds configured as a heat spreader
JP2024523238A (ja) 集積デバイスおよび集積デバイスの上面を結合するブリッジを含むパッケージ
JP2024524523A (ja) 張り出しを有する積層型集積デバイスを備えるパッケージ
US20240047335A1 (en) Package comprising an integrated device and a first metallization portion coupled to a second metallization portion
US20230093681A1 (en) Package comprising a substrate with high density interconnects
US20230073823A1 (en) Package comprising a substrate with high-density interconnects
JP2024505488A (ja) 周辺相互接続を備える基板をもつパッケージ
JP2024526596A (ja) シールドを有するブロックデバイスを含むパッケージ
TW202211417A (zh) 包括經由腔耦合至基板的整合元件的封裝
TW202347656A (zh) 包括位於金屬化部分之間的互連晶粒的封裝