JP2024510941A - パッドオンパッド相互接続部を含む基板を有するパッケージ - Google Patents

パッドオンパッド相互接続部を含む基板を有するパッケージ Download PDF

Info

Publication number
JP2024510941A
JP2024510941A JP2023553347A JP2023553347A JP2024510941A JP 2024510941 A JP2024510941 A JP 2024510941A JP 2023553347 A JP2023553347 A JP 2023553347A JP 2023553347 A JP2023553347 A JP 2023553347A JP 2024510941 A JP2024510941 A JP 2024510941A
Authority
JP
Japan
Prior art keywords
pad
interconnects
substrate
package
solder resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023553347A
Other languages
English (en)
Inventor
クン・ファン
ジェヒュン・ヨン
スヒュン・ファン
ホン・ボク・ウィ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2024510941A publication Critical patent/JP2024510941A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

パッケージは、基板と、基板に結合された集積デバイスとを含む。基板は、少なくとも１つの誘電体層と、複数のパッドオンパッド相互接続部を含む複数の相互接続部とを含み、複数のパッドオンパッド相互接続部は、基板の第１の面を通って埋め込まれる。複数のパッドオンパッド相互接続部は、第１のパッドと第１のパッドに結合された第２のパッドとを含む第１のパッドオンパッド相互接続部を含む。パッケージは、基板の第１の面の上に設置されたはんだレジスト層をさらに含む。はんだレジスト層は、第１の厚さを含む第１のはんだレジスト層部と、第１の厚さより小さい第２の厚さを含む第２のはんだレジスト層部とを含む。第２のはんだレジスト層部は、少なくとも１つの誘電体層と集積デバイスとの間に位置する。

Description

関連出願の相互参照
本出願は、２０２１年３月２３日に米国特許庁に出願された非仮出願第１７／２１０，３１４号の優先権および利益を主張し、その内容全体が、以下に全文が完全に記載されるかのように、すべての適用可能な目的のために参照により本明細書に組み込まれている。
様々な特徴は、集積デバイスを含むパッケージに関するが、より詳細には、集積デバイスおよび基板を含むパッケージに関する。
パッケージは、基板と集積デバイスとを含むことができる。基板は、複数の相互接続部を含み得る。集積デバイスは、基板の相互接続部に結合され得る。基板と集積デバイスとの間に微細な相互接続部を有するより小さいパッケージを提供することが、現在必要とされている。
様々な特徴は、集積デバイスを含むパッケージに関するが、より詳細には、集積デバイスおよび基板を含むパッケージに関する。
一例は、基板と、基板に結合された集積デバイスとを含むパッケージを提供する。基板は、少なくとも１つの誘電体層と、複数のパッドオンパッド相互接続部を含む複数の相互接続部とを含み、複数のパッドオンパッド相互接続部は、基板の第１の面を通って埋め込まれる。
別の例は、基板を含む装置を提供する。基板は、少なくとも１つの誘電体層と、複数のパッドオンパッド相互接続部を含む複数の相互接続部とを含み、複数のパッドオンパッド相互接続部は、基板の第１の面を通って埋め込まれる。
別の例では、パッケージを製造するための方法を提供する。方法は、少なくとも１つの誘電体層と、複数のパッドオンパッド相互接続部を含む複数の相互接続部とを含む基板を提供し、複数のパッドオンパッド相互接続部は、基板の第１の面を通って埋め込まれる。方法は、集積デバイスを基板に結合する。
様々な特徴、性質、および利点は、同様の参照符号が全体にわたって対応して識別する図面と併せて読まれると、以下に記載する詳細な説明から明らかになり得る。
集積デバイスとパッドオンパッド相互接続部を有する基板とを含むパッケージの側面図である。 集積デバイスとパッドオンパッド相互接続部を有する基板とを含むパッケージの側面拡大図である。 集積デバイスとパッドオンパッド相互接続部を有する基板とを含むパッケージの側面拡大図である。 集積デバイスとパッドオンパッド相互接続部を有する基板とを含むパッケージの側面拡大図である。 集積デバイスとパッドオンパッド相互接続部を有する基板とを含むパッケージの側面拡大図である。 集積デバイスとパッドオンパッド相互接続部を有する基板とを含むパッケージの側面拡大図である。 パッドオンパッド相互接続部を有する基板を含むパッケージの側面図である。 パッドオンパッド相互接続部を有する基板を含むパッケージの側面図である。 パッドオンパッド相互接続部を有する基板を含むパッケージの側面図である。 基板を製造するための例示的なシーケンスを示す図である。 基板を製造するための例示的なシーケンスを示す図である。 基板を製造するための例示的なシーケンスを示す図である。 基板を製造するための例示的なシーケンスを示す図である。 基板を製造するための方法の例示的な流れ図である。 パッドオンパッド相互接続部を含む基板を含むパッケージを製造するための例示的なシーケンスを示す図である。 パッドオンパッド相互接続部を含む基板を含むパッケージを製造するための方法の例示的な流れ図である。 ダイ、電子回路、集積デバイス、集積受動デバイス（ＰＩＤ）、受動部品、パッケージ、および／または本明細書で説明するデバイスパッケージを集積化し得る様々な電子デバイスを示す図である。
以下の説明では、本開示の様々な態様を完全に理解することが可能なように具体的な詳細を示す。しかしながら、態様がこれらの具体的な詳細なしに実践される場合があることが、当業者によって理解されよう。たとえば、回路は、不必要な詳細で態様を曖昧にすることを避けるために、ブロック図で示されることがある。他の事例では、よく知られている回路、構造、および技法は、本開示の態様を曖昧にしないために、詳細に示されないことがある。
本開示は、基板と、基板に結合された集積デバイスとを含むパッケージを説明する。基板は、少なくとも１つの誘電体層と、複数のパッドオンパッド相互接続部を含む複数の相互接続部とを含む。複数のパッドオンパッド相互接続部は、基板の第１の面（たとえば、上面）を通って埋め込まれる。複数のパッドオンパッド相互接続部は、第１のパッドと第１のパッドに結合された第２のパッドとを含む第１のパッドオンパッド相互接続部を含む。パッケージは、基板の第１の面の上に設置されたはんだレジスト層をさらに含む。はんだレジスト層は、第１の厚さを含む第１のはんだレジスト層部と、第１の厚さより小さい第２の厚さを含む第２のはんだレジスト層部とを含む。第２のはんだレジスト層部は、少なくとも１つの誘電体層と集積デバイスとの間に位置し得る。
パッドオンパッド相互接続部を含む基板を含む例示的なパッケージ
図１は、パッドオンパッド相互接続部を有する基板を含むパッケージ１００の平面図を示す。パッケージ１００は、基板１０２と集積デバイス１０３とを含む。基板１０２は、少なくとも１つの誘電体層１２０と、複数の相互接続部１２２と、はんだレジスト層１４０と、はんだレジスト層１４２とを含む。複数の相互接続部１２２は、複数のパッドオンパッド相互接続部（たとえば、１２２ａ、１２２ｂ）を含む。
以下でさらに説明するように、複数のパッドオンパッド相互接続部は、第１のパッドと第１のパッドに結合された第２のパッドとを含む第１のパッドオンパッド相互接続部を含む。いくつかの実装形態では、第１のパッドおよび第２のパッドは、同じパッドの一部と見なされ得る。いくつかの実装形態では、第１のパッドと第２のパッドとの間にインターフェースが存在しても存在しなくてもよい。
集積デバイス１０３は、基板１０２の第１の面（たとえば、上面）に結合される。たとえば、集積デバイス１０３は、複数のピラー相互接続部１３０および複数のはんだ相互接続部１３２を通って基板１０２に結合される。集積デバイス１０３は、複数のピラー相互接続部１３０および複数のはんだ相互接続部１３２を通って複数のパッドオンパッド相互接続部（たとえば、１２２ａ）に結合される。
図１に示すように、はんだレジスト層１４０は、基板１０２の第１の面（たとえば、上面）の上に設置され、はんだレジスト層１４２は、基板１０２の第２の面（たとえば、底面）の上に設置される。複数の相互接続部１２２は、少なくとも１つの誘電体層１２０の中に設置され得る。複数の相互接続部１２２は、複数のパッドオンパッド相互接続部（たとえば、１２２ａ、１２２ｃ）と、相互接続部１２２ｃと、相互接続部１２２ｄとを含む。相互接続部１２２ｄは、表面相互接続部であり得る。相互接続部１２２ｄは、基板１０２の第２の面（たとえば、底面）の上に位置し得る。たとえば、相互接続部１２２ｄは、少なくとも１つの誘電体層１２０の第２の面（たとえば、底面）の上に位置し得る。相互接続部１２２ｃは、基板１０２の第１の面の中に埋め込まれる。相互接続部１２２ｃは、少なくとも１つの誘電体層１２０の第１の面の中に埋め込まれたトレースを含み得る。相互接続部１２２ｃは、基板１０２の少なくとも１つの誘電体層１２０の第１の面の中に設置されたトレースを含み得る。
図２は、基板１０２の拡大側面図を示す。図２に示すように、複数のパッドオンパッド相互接続部は、第１のパッドオンパッド相互接続部１２２ａと第２のパッドオンパッド相互接続部１２２ｂとを含み得る。第１のパッドオンパッド相互接続部１２２ａは、基板１０２の第１の面（たとえば、上面）を通って埋め込まれる。第１のパッドオンパッド相互接続部１２２ａは、第１の部分２２２ａと第２の部分２２３ａとを含む。第１の部分２２２ａは第１のパッドを含み得、第２の部分２２３ａは第２のパッドを含み得る。第１のパッドは、第２のパッドに結合され得る。いくつかの実装形態では、第１の部分２２２ａおよび第２の部分２２３ａは、同じパッド（たとえば、パッド相互接続部）の一部であり得る。いくつかの実装形態では、第１の部分２２２ａ（たとえば、第１のパッド）と第２の部分２２３ａ（たとえば、第２のパッド）との間にインターフェースが存在しても存在しなくてもよい。第１の部分２２２ａは、少なくとも１つの誘電体層１２０の中に設置される（たとえば、埋め込まれる）。第２の部分２２３ａは、少なくとも１つの誘電体層１２０の上に設置される。第１の部分２２２ａは第１の幅を含み得、第２の部分２２３ａは第２の幅を含み得る。幅は、直径を含み得る。第１の部分２２２ａの第１の幅は、第２の部分２２３ａの第２の幅と異なってもよい。図２では、第１の部分２２２ａの第１の幅は、第２の部分２２３ａの第２の幅より大きい。しかしながら、第２の幅は、第１の幅より大きくてもよい。いくつかの実装形態では、第１の幅は、第２の幅と同じであり得る。第２の部分２２３ａは、およそ１５マイクロメートル以下（たとえば、１２～１５マイクロメートル）の厚さを有し得る。第１のパッドオンパッド相互接続部１２２ａは、相互接続部１２２ｈに結合される。相互接続部１２２ｈは、第１の部分２２２ａに結合される。相互接続部１２２ｈは、少なくとも１つの誘電体層１２０の中に設置されたトレースであり得る。
同じく図２に示すように、第２のパッドオンパッド相互接続部１２２ｂは、基板１０２の第１の面を通って埋め込まれる。第２のパッドオンパッド相互接続部１２２ｂは、第１の部分２２２ｂと第２の部分２２３ｂとを含む。第１の部分２２２ｂは第１のパッドを含み得、第２の部分２２３ｂは第２のパッドを含み得る。第１のパッドは、第２のパッドに結合され得る。いくつかの実装形態では、第１の部分２２２ｂおよび第２の部分２２３ｂは、同じパッド（たとえば、パッド相互接続部）の一部であり得る。いくつかの実装形態では、第１の部分２２２ｂ（たとえば、第１のパッド）と第２の部分２２３ｂ（たとえば、第２のパッド）との間にインターフェースが存在しても存在しなくてもよい。第１の部分２２２ｂは、少なくとも１つの誘電体層１２０の中に設置される（たとえば、埋め込まれる）。第２の部分２２３ｂは、少なくとも１つの誘電体層１２０の上に設置される。第１の部分２２２ｂは第１の幅を含み得、第２の部分２２３ｂは第２の幅を含み得る。幅は、直径を含み得る。第１の幅は、第２の幅とは異なり得る。いくつかの実装形態では、第１の幅は、第２の幅と同じであり得る。図２では、第１の部分２２２ｂの第１の幅は、第２の部分２２３ｂの第２の幅より小さい。しかしながら、第２の幅は、第１の幅より小さくてもよい。第２の部分２２３ａは、およそ１５マイクロメートル以下（たとえば、１２～１５マイクロメートル）の厚さを有し得る。第２のパッドオンパッド相互接続部１２２ｂは、相互接続部１２２ｉに結合される。相互接続部１２２ｉは、第１の部分２２２ｂに結合される。相互接続部１２２ｉは、少なくとも１つの誘電体層１２０の中に設置されたビアであり得る。
第２の部分２２３ａおよび／または２２３ｂは、相互接続部の突出部であり得る。すなわち、第２の部分２２３ａおよび／または２２３ｂは、少なくとも１つの誘電体層１２０から突出し得る。第２の部分２２３ａおよび２２３ｂ（たとえば、第２のパッド）は、シード層を含み得る。パッドオンパッド相互接続部（たとえば、１２２ａ）の最小線幅（Ｌ）は、約１０マイクロメートルであり得る。パッドオンパッド相互接続部間の最小線間隔（Ｓ）は、約１０マイクロメートルであり得る。パッドオンパッド相互接続部と相互接続部との間の最小線間隔（Ｓ）は、約１０マイクロメートルであり得る。いくつかの実装形態では、ピラー相互接続部に結合するように構成された２つの隣接するパッドオンパッド相互接続部（隣接するパッドオンパッド相互接続部間に２つのトレースを有する）間の最小ピッチは、約６０マイクロメートルである。たとえば、パッドオンパッド相互接続部１２２ｆと１２２ｇ（図３に示す）との間の最小ピッチは、約６０マイクロメートルであり得る。
少なくとも図２に示す構成に対していくつかの技術的利点が存在する。１つ目は、パッドオンパッド相互接続部は、信号トレースを低減することなく容易な信号ルーティングのために相互接続部間ピッチを減少させることを助け、したがって、より多くの相互接続部が、所与の領域内に提供され得ることである。２つ目は、パッドオンパッド相互接続部（たとえば、１２２ａ）の突出部は、はんだ相互接続部が隣接するトレースに広がるのを制限することを助け得、したがって、短絡のリスクを低減させることである。以下でさらに説明するように、薄くされた部分を有するはんだレジスト層の使用は、はんだ相互接続部の広がりによる短絡の尤度をさらに低減させ得る。同様の技術的利点は、本開示で説明する他の基板においても見られる。
図３は基板３０２を示す。基板３０２は、図１および図２の基板１０２と同様であり、したがって、基板１０２と同様の構成要素を含む。図３に示すように、基板３０２は、基板３０２の第１の面の上に位置する（たとえば、少なくとも１つの誘電体層１２０の第１の面の上に位置する）はんだレジスト層１４０を含む。はんだレジスト層１４０は、第１のはんだレジスト層部３４０ａと第２のはんだレジスト層部３４０ｂとを含み得る。第１のはんだレジスト層部３４０ａは第１の厚さを有し、第２のはんだレジスト層部３４０ｂは第１の厚さより小さい第２の厚さを有する。第２のはんだレジスト層部３４０ｂは、パッドオンパッド相互接続部（たとえば、１２２ａ、１２２ｂ）の第２の部分（たとえば、２２３ａ）の厚さより大きい第２の厚さを有し得る。第２のはんだレジスト層部３４０ｂは、少なくとも１つの誘電体層１２０と集積デバイス１０３との間に位置し得る。第２のはんだレジスト層部３４０ｂは、相互接続部１２２ｃとパッドオンパッド相互接続部１２２ａの第１の部分２２２ａとの上に位置し得る。
図３に示すように、パッケージ３００は、集積デバイス１０３と基板３０２とを含む。集積デバイス１０３は、基板３０２の第１の面（たとえば、上面）に結合される。たとえば、集積デバイス１０３は、複数のピラー相互接続部１３０および複数のはんだ相互接続部１３２を通って基板３０２に結合される。集積デバイス１０３は、複数のピラー相互接続部１３０および複数のはんだ相互接続部１３２を通って複数のパッドオンパッド相互接続部（たとえば、１２２ａ）に結合される。
図４は基板４０２を示す。基板４０２は、図１、図２の基板１０２および基板３０２と同様であり、したがって、基板１０２および３０２と同様の構成要素を含む。図４に示すように、基板４０２は、基板４０２の第１の面の上に位置する（たとえば、少なくとも１つの誘電体層１２０の第１の面の上に位置する）はんだレジスト層１４０を含む。はんだレジスト層１４０は、第１のはんだレジスト層部４４０ａと第２のはんだレジスト層部４４０ｂとを含み得る。第１のはんだレジスト層部４４０ａは第１の厚さを有し、第２のはんだレジスト層部４４０ｂは第１の厚さより小さい第２の厚さを有する。第２のはんだレジスト層部４４０ｂは、パッドオンパッド相互接続部（たとえば、１２２ａ、１２２ｂ）の第２の部分（たとえば、２２３ａ）の厚さとほぼ同じである第２の厚さを有し得る。厚さの厚さを有し得る。第２のはんだレジスト層部４４０ｂは、少なくとも１つの誘電体層１２０と集積デバイス１０３との間に位置し得る。第２のはんだレジスト層部４４０ｂは、相互接続部１２２ｃの上に位置し得る。
図４に示すように、パッケージ４００は、集積デバイス１０３と基板４０２とを含む。集積デバイス１０３は、基板４０２の第１の面（たとえば、上面）に結合される。たとえば、集積デバイス１０３は、複数のピラー相互接続部１３０および複数のはんだ相互接続部１３２を通って基板４０２に結合される。集積デバイス１０３は、複数のピラー相互接続部１３０および複数のはんだ相互接続部１３２を通って複数のパッドオンパッド相互接続部（たとえば、１２２ａ）に結合される。
図５は基板５０２を示す。基板５０２は、図１、図２の基板１０２および基板３０２と同様であり、したがって、基板１０２および３０２と同様の構成要素を含む。図５に示すように、基板５０２は、基板５０２の第１の面の上に位置する（たとえば、少なくとも１つの誘電体層１２０の第１の面の上に位置する）はんだレジスト層１４０を含む。はんだレジスト層１４０は、第１のはんだレジスト層部５４０ａと第２のはんだレジスト層部５４０ｂとを含み得る。第１のはんだレジスト層部５４０ａは第１の厚さを有し、第２のはんだレジスト層部５４０ｂは第１の厚さより小さい第２の厚さを有する。第２のはんだレジスト層部５４０ｂは、パッドオンパッド相互接続部（たとえば、１２２ａ、１２２ｂ）の第２の部分（たとえば、２２３ａ）の厚さより小さい第２の厚さを有し得る。第２のはんだレジスト層部５４０ｂは、少なくとも１つの誘電体層１２０と集積デバイス１０３との間に位置し得る。第２のはんだレジスト層部５４０ｂは、相互接続部１２２ｃとパッドオンパッド相互接続部１２２ａの第１の部分２２２ａとの上に位置し得る。
より薄いはんだレジスト層部は、いくつかのはんだレジスト層部の上にサンドブラストプロセスを使用することによって達成され得る。図１～図５は、逆Ｔ字型垂直断面を有するパッドオンパッド相互接続部を示す。いくつかの実装形態では、パッドオンパッド相互接続部は、Ｔ字型垂直断面を有し得る。図６～図９は、Ｔ字型断面を有するパッドオンパッド相互接続部を含む基板を示す。
図５に示すように、パッケージ５００は、集積デバイス１０３と基板５０２とを含む。集積デバイス１０３は、基板５０２の第１の面（たとえば、上面）に結合される。たとえば、集積デバイス１０３は、複数のピラー相互接続部１３０および複数のはんだ相互接続部１３２を通って基板５０２に結合される。集積デバイス１０３は、複数のピラー相互接続部１３０および複数のはんだ相互接続部１３２を通って複数のパッドオンパッド相互接続部（たとえば、１２２ａ）に結合される。
図６は基板６０２を示す。基板６０２は、図１、図２の基板１０２と同様であり、したがって、基板１０２と同様の構成要素を含む。図６に示すように、基板６０２は、複数のパッドオンパッド相互接続部１２２ｂおよび１２２ｅを含む。パッドオンパッド相互接続部１２２ｅは、図１および図２で説明したパッドオンパッド相互接続部と同様である。
パッドオンパッド相互接続部１２２ｅは、基板１０２の第１の面を通って埋め込まれる。パッドオンパッド相互接続部１２２ｅは、第１の部分２２２ｅと第２の部分２２３ｅとを含む。第１の部分２２２ｅは第１のパッドを含み得、第２の部分２２３ｅは第２のパッドを含み得る。第１のパッドは、第２のパッドに結合され得る。いくつかの実装形態では、第１の部分２２２ｅ（たとえば、第１のパッド）および第２の部分２２３ｅ（たとえば、第２のパッド）は、同じパッド（たとえば、パッド相互接続部）の一部であり得る。いくつかの実装形態では、第１の部分２２２ｅと第２の部分２２３ｅとの間にインターフェースが存在しても存在しなくてもよい。第１の部分２２２ｅは、少なくとも１つの誘電体層１２０の中に設置される（たとえば、埋め込まれる）。第２の部分２２３ｅは、少なくとも１つの誘電体層１２０の上に設置される。第１の部分２２２ｅは第１の幅を含み得、第２の部分２２３ｅは第２の幅を含み得る。幅は、直径を含み得る。第１の幅は、第２の幅とは異なり得る。図６では、第１の部分２２２ｅの第１の幅は、第２の部分２２３ｅの第２の幅より小さい。しかしながら、第２の幅は、第１の幅より小さくあり得る。第２の部分２２３ｅは、およそ１５マイクロメートル以下（たとえば、１２～１５マイクロメートル）の厚さを有し得る。第１のパッドオンパッド相互接続部１２２ｅは、相互接続部１２２ｊに結合される。相互接続部１２２ｊは、第１の部分２２２ｅに結合される。相互接続部１２２ｊは、少なくとも１つの誘電体層１２０の中に設置されたトレースであり得る。
はんだレジスト層１４０は、基板３０２の第１の面の上に位置する（たとえば、少なくとも１つの誘電体層１２０の第１の面の上に位置する）。はんだレジスト層１４０は、第１のはんだレジスト層部３４０ａと第２のはんだレジスト層部３４０ｂとを含み得る。第１のはんだレジスト層部３４０ａは第１の厚さを有し、第２のはんだレジスト層部３４０ｂは第１の厚さより小さい第２の厚さを有する。第２のはんだレジスト層部３４０ｂは、パッドオンパッド相互接続部（たとえば、１２２ａ、１２２ｂ）の第２の部分（たとえば、２２３ａ）の厚さより大きい第２の厚さを有し得る。第２のはんだレジスト層部３４０ｂは、少なくとも１つの誘電体層１２０と集積デバイス１０３との間に位置し得る。第２のはんだレジスト層部３４０ｂは、相互接続部１２２ｃとパッドオンパッド相互接続部１２２ａの第１の部分２２２ａとの上に位置し得る。
図６に示すように、パッケージ６００は、集積デバイス１０３と基板６０２とを含む。集積デバイス１０３は、基板６０２の第１の面（たとえば、上面）に結合される。たとえば、集積デバイス１０３は、複数のピラー相互接続部１３０および複数のはんだ相互接続部１３２を通って基板６０２に結合される。集積デバイス１０３は、複数のピラー相互接続部１３０および複数のはんだ相互接続部１３２を通って複数のパッドオンパッド相互接続部（たとえば、１２２ｅ）に結合される。
図７は基板７０２を示す。基板７０２は、図１、図２の基板１０２および基板６０２と同様であり、したがって、基板１０２および基板６０２と同様の構成要素を含む。図７に示すように、基板７０２は、基板７０２の第１の面の上に位置する（たとえば、少なくとも１つの誘電体層１２０の第１の面の上に位置する）はんだレジスト層１４０を含む。はんだレジスト層１４０は、第１のはんだレジスト層部７４０ａと第２のはんだレジスト層部７４０ｂとを含み得る。第１のはんだレジスト層部７４０ａは第１の厚さを有し、第２のはんだレジスト層部７４０ｂは第１の厚さより小さい第２の厚さを有する。第２のはんだレジスト層部７４０ｂは、パッドオンパッド相互接続部（たとえば、１２２ｅ、１２２ｂ）の第２の部分（たとえば、２２３ｅ）の厚さより大きい第２の厚さを有し得る。第２のはんだレジスト層部７４０ｂは、少なくとも１つの誘電体層１２０と集積デバイス１０３との間に位置し得る。第２のはんだレジスト層部７４０ｂは、相互接続部１２２ｃとパッドオンパッド相互接続部１２２ａの第１の部分２２２ａとの上に位置し得る。
図７に示すように、パッケージ７００は、集積デバイス１０３と基板７０２とを含む。集積デバイス１０３は、基板７０２の第１の面（たとえば、上面）に結合される。たとえば、集積デバイス１０３は、複数のピラー相互接続部１３０および複数のはんだ相互接続部１３２を通って基板７０２に結合される。集積デバイス１０３は、複数のピラー相互接続部１３０および複数のはんだ相互接続部１３２を通って複数のパッドオンパッド相互接続部（たとえば、１２２ｅ）に結合される。
図８は基板８０２を示す。基板８０２は、図１、図２の基板１０２および基板６０２と同様であり、したがって、基板１０２および６０２と同様の構成要素を含む。図８に示すように、基板８０２は、基板８０２の第１の面の上に位置する（たとえば、少なくとも１つの誘電体層１２０の第１の面の上に位置する）はんだレジスト層１４０を含む。はんだレジスト層１４０は、第１のはんだレジスト層部８４０ａと第２のはんだレジスト層部８４０ｂとを含み得る。第１のはんだレジスト層部８４０ａは第１の厚さを有し、第２のはんだレジスト層部８４０ｂは第１の厚さより小さい第２の厚さを有する。第２のはんだレジスト層部８４０ｂは、パッドオンパッド相互接続部（たとえば、１２２ｅ、１２２ｂ）の第２の部分（たとえば、２２３ｅ）の厚さとほぼ同じの第２の厚さを有し得る。第２のはんだレジスト層部８４０ｂは、少なくとも１つの誘電体層１２０と集積デバイス１０３との間に位置し得る。第２のはんだレジスト層部８４０ｂは、相互接続部１２２ｃの上に位置し得る。
図８に示すように、パッケージ８００は、集積デバイス１０３と基板８０２とを含む。集積デバイス１０３は、基板８０２の第１の面（たとえば、上面）に結合される。たとえば、集積デバイス１０３は、複数のピラー相互接続部１３０および複数のはんだ相互接続部１３２を通って基板８０２に結合される。集積デバイス１０３は、複数のピラー相互接続部１３０および複数のはんだ相互接続部１３２を通って複数のパッドオンパッド相互接続部（たとえば、１２２ｅ）に結合される。
図９は、基板９０２を示す。基板９０２は、図１、図２の基板１０２および基板６０２と同様であり、したがって、基板１０２および６０２と同様の構成要素を含む。図９に示すように、基板９０２は、基板９０２の第１の面の上に位置する（たとえば、少なくとも１つの誘電体層１２０の第１の面の上に位置する）はんだレジスト層１４０を含む。はんだレジスト層１４０は、第１のはんだレジスト層部９４０ａと第２のはんだレジスト層部９４０ｂとを含み得る。第１のはんだレジスト層部９４０ａは第１の厚さを有し、第２のはんだレジスト層部９４０ｂは第１の厚さより小さい第２の厚さを有する。第２のはんだレジスト層部９４０ｂは、パッドオンパッド相互接続部（たとえば、１２２ｅ、１２２ｂ）の第２の部分（たとえば、２２３ｅ）の厚さより小さい第２の厚さを有し得る。第２のはんだレジスト層部９４０ｂは、少なくとも１つの誘電体層１２０と集積デバイス１０３との間に位置し得る。第２のはんだレジスト層部９４０ｂは、相互接続部１２２ｃとパッドオンパッド相互接続部１２２ａの第１の部分２２２ａとの上に位置し得る。
より薄いはんだレジスト層部は、いくつかのはんだレジスト層部の上にサンドブラストプロセスを使用することによって達成され得る。
図９に示すように、パッケージ９００は、集積デバイス１０３と基板９０２とを含む。集積デバイス１０３は、基板９０２の第１の面（たとえば、上面）に結合される。たとえば、集積デバイス１０３は、複数のピラー相互接続部１３０および複数のはんだ相互接続部１３２を通って基板９０２に結合される。集積デバイス１０３は、複数のピラー相互接続部１３０および複数のはんだ相互接続部１３２を通って複数のパッドオンパッド相互接続部（たとえば、１２２ｅ）に結合される。
集積デバイス（たとえば、１０３）は、ダイ（たとえば、半導体ベアダイ）を含み得る。集積デバイスは、電源管理集積回路（ＰＭＩＣ）を含み得る。集積デバイスは、アプリケーションプロセッサを含み得る。集積デバイスは、無線周波数（ＲＦ）デバイス、受動デバイス、フィルタ、キャパシタ、インダクタ、アンテナ、送信機、受信機、ガリウムヒ素（ＧａＡｓ）ベース集積デバイス、表面音響波（ＳＡＷ）フィルタ、バルク音響波（ＢＡＷ）フィルタ、発光ダイオード（ＬＥＤ）集積デバイス、シリコン（Ｓｉ）ベース集積デバイス、炭化ケイ素（ＳｉＣ）ベース集積デバイス、メモリ、電力管理プロセッサ、および／またはそれらの組合せを含み得る。集積デバイス（たとえば、１０３）は、少なくとも１つの電子回路（たとえば、第１の電子回路、第２の電子回路など）を含み得る。
複数のパッドオンパッド相互接続部（たとえば、１２２ａ、１２２ｅ）は、第１の最小ピッチと第１の最小の線幅（Ｌ）および間隔（Ｓ）（たとえば、Ｌ／Ｓ）とを有し得る。いくつかの実装形態では、複数のパッドオンパッド相互接続部に対する第１の最小の線幅および間隔（Ｌ／Ｓ）は、およそ１０／１０マイクロメートル（μｍ）（たとえば、およそ１０マイクロメートル（μｍ）の最小線幅、およそ１０マイクロメートル（μｍ）の最小間隔）である。
様々な実装形態が、それぞれに異なる基板を使用し得る。基板（たとえば、１０２、３０２、４０２、５０２、６０２、７０２、８０２、９０２）は、埋め込みトレース基板（ＥＴＳ）を含み得る。基板は、様々な数の金属層（たとえば、１０個の金属層）を有し得る。少なくとも１つの誘電体層１２０は、プリプレグを含み得る。基板を製造することの一例について、図１０Ａ～図１０Ｄにおいて以下でさらに説明する。以下でさらに説明するように、いくつかの実装形態では、基板２０２は、修正されたセミアダプティブプロセス（ｍＳＡＰ）またはセミアダプティブプロセス（ＳＡＰ）を使用して製造され得る。
パッドオンパッド相互接続部を含む基板を製造するための例示的なシーケンス
いくつかの実装形態では、基板を製造することは、いくつかのプロセスを含む。図１０Ａ～図１０Ｄは、基板を提供または製造するための例示的なシーケンスを示す。いくつかの実装形態では、図１０Ａ～図１０Ｄのシーケンスが、図３の基板３０２を提供または製造するために使用され得る。しかしながら、図１０Ａ～図１０Ｄのプロセスは、本開示において説明する基板（たとえば、１０２、４０２、５０２、６０２、７０２、８０２、９０２）のいずれかを製造するために使用され得る。
基板を提供または製造するためのシーケンスを簡略化および／または明確化するために、図１０Ａ～図１０Ｄのシーケンスが１つまたは複数のステージを組み合わせてもよいことに留意されたい。いくつかの実装形態では、プロセスの順序は変更または修正されてもよい。いくつかの実装形態では、プロセスのうちの１つまたは複数は、本開示の範囲を逸脱することなく交換または置換されてもよい。
ステージ１は、図１０Ａに示すように、コア層１０００が用意された後の状態を示す。コア層１０００は、金属層１００１を含む。金属層１００１は、シード層（たとえば、銅シード層）を含み得る。別の金属層は、コア層の他の面の上に設置され得る。以下のプロセスは、コア層の片側の上に相互接続部および誘電体層を形成する製造プロセスを通して説明されることに留意されたい。しかしながら、いくつかの実装形態では、相互接続部および誘電体層は、コア層１０００の両側の上に形成され得る。コア層１０００は、ベースとして使用されるキャリアの一例である。いくつかの実装形態では、ガラスまたはクオーツなどの他のキャリアが使用され得る。
ステージ２は、相互接続部１００２がコア層１０００および金属層１００１の上に形成された後の状態を示す。相互接続部１００２は、金属層からパターニングされ得る。めっきプロセスおよびエッチングプロセスが、金属層および相互接続部を形成するために使用され得る。
ステージ３は、誘電体層１０２０がコア層１０００および相互接続部１００２の上に形成された後の状態を示す。誘電体層１０２０は、ポリイミドを含み得る。しかしながら、様々な実装形態は、誘電体層に対してそれぞれに異なる材料を使用してもよい。
ステージ４は、複数の空洞１０１０が誘電体層１０２０内に形成された後の状態を示す。複数の空洞１０１０は、エッチングプロセス（たとえば、フォトエッチングプロセス）またはレーザプロセスを使用して形成され得る。
ステージ５は、相互接続部１０１２が誘電体層１０２０の中および上に形成された後の状態を示す。たとえば、ビア、パッドおよび／またはトレースが形成され得る。めっきプロセスが、相互接続部を形成するために使用されてもよい。
ステージ６は、別の誘電体層１０２２が誘電体層１０２０の上に形成された後の状態を示す。誘電体層１０２２は、誘電体層１０２０と同じ材料であり得る。しかしながら、様々な実装形態は、誘電体層に対してそれぞれに異なる材料を使用してもよい。
ステージ７は、図１０Ｂに示すように、複数の空洞１０３０が誘電体層１０２２の中に形成された後の状態を示す。エッチングプロセスまたはレーザプロセスが、空洞１０３０を形成するために使用されてもよい。
ステージ８は、相互接続部１０１４が誘電体層１０２２の中および上に形成された後の状態を示す。たとえば、ビア、パッドおよび／またはトレースが形成され得る。めっきプロセスが、相互接続部を形成するために使用されてもよい。
ステージ９は、別の誘電体層１０２４が誘電体層１０２２の上に形成された後の状態を示す。誘電体層１０２４は、誘電体層１０２０と同じ材料であり得る。しかしながら、様々な実装形態は、誘電体層に対してそれぞれに異なる材料を使用してもよい。
ステージ１０は、複数の空洞１０４０が誘電体層１０２４内に形成された後の状態を示す。エッチングプロセスまたはレーザプロセスが、空洞１０４０を形成するために使用されてもよい。
ステージ１１は、図１０Ｃに示すように、相互接続部１０１６が誘電体層１０２４の中および上に形成された後の状態を示す。たとえば、ビア、パッドおよび／またはトレースが形成され得る。めっきプロセスが、相互接続部を形成するために使用されてもよい。
相互接続部１００２、１０１２、１０１４および／または１０１６の一部または全部が、基板１０２の複数の相互接続部１２２を画定し得る。誘電体層１０２０、１０２２、１０２４は、少なくとも１つの誘電体層１２０によって表され得る。
ステージ１２は、コア層１０００が、金属層１００１を有する基板１０２を残して、誘電体層１２０からデカップリングされた（たとえば、取り除かれた、研磨で除去された）後の状態を示す。金属層１００１は、シード層を含み得る。
ステージ１３は、金属層１００１がパッドオンパッドを形成するためにパターニングされた後の状態を示す。たとえば、金属層１００１は、図３で説明するように、部分２２３ａおよび部分２２３ｂを形成するためにパターニングされ得る。部分２２３ａおよび部分２２３ｂは、少なくとも１つの誘電体層１２０から突出していてもよい。エッチングプロセスが、部分２２３ａおよび部分２２３ｂを形成するために使用され得る。部分２２３ａおよび部分２２３ｂは、複数のパッドオンパッド相互接続部の一部であり得る。
ステージ１４は、図１０Ｄに示すように、はんだレジスト層１４０およびはんだレジスト層１４２が基板１０２の上に形成された後の状態を示す。はんだレジスト層１４０は、誘電体層１２０の第１の面（たとえば、基板の第１の面）の上に形成される。はんだレジスト層１４２は、誘電体層１２０の第２の面（たとえば、基板の第２の面）の上に形成される。堆積プロセスは、はんだレジスト層１４０およびはんだレジスト層１４２を形成するために使用され得る。はんだレジスト層１４０およびはんだレジスト層１４２は、基板１０２の一部であり得る。
ステージ１５は、はんだレジスト層１４０の一部が薄くされた後の状態を示す。薄くなった後、はんだレジスト層１４０は、はんだレジスト層部３４０ａとはんだレジスト層部３４０ｂとを含む。はんだレジスト層部３４０ａは第１の厚さを有し、はんだレジスト層部３４０ｂは第１の厚さと異なる第２の厚さを有する。サンドブラストプロセスが、薄くされたはんだレジスト層部を形成するために使用され得る。たとえば、薄くされるべきはんだレジスト層の部分が、サンドブラストプロセスに露出され得る。様々な実装形態が、はんだレジスト層部３４０ｂに対してそれぞれに異なる厚さを有し得る。ステージ１５は、パッドオンパッド相互接続部（たとえば、１２２ａ、１２２ｂ）と様々な厚さを有するはんだレジスト層１４０とを含む基板３０２を示す。
様々な実装形態は、金属層を形成するためにそれぞれに異なるプロセスを使用してもよい。いくつかの実装形態では、化学気相成長（ＣＶＤ）プロセスおよび／または物理気相成長（ＰＶＤ）プロセスが、金属層を形成するために使用されてもよい。たとえば、スパッタリングプロセス、吹付塗装プロセスおよび／またはめっきプロセスが、金属層を形成するために使用されてもよい。
パッドオンパッド相互接続部を含む基板を製造するための方法の例示的な流れ図
いくつかの実装形態では、基板を製造することは、いくつかのプロセスを含む。図１１は、基板を提供または製造するための方法１１００の例示的な流れ図を示す。いくつかの実装形態では、図１１の方法１１００が、図１の基板を提供または製造するために使用され得る。たとえば、図１１の方法は、基板１０２を製造するために使用され得る。図１１の方法１１００が、基板３０２を製造するステップを説明するために使用される。
図１１の方法は、基板を提供または製造するための方法を簡略化および／または明確化するために１つまたは複数のプロセスを組み合わせ得ることに留意されたい。いくつかの実装形態では、プロセスの順序は変更または修正されてもよい。
方法は、（１１０５において）金属層１００１を含むコア層１０００を提供する。様々な実装形態は、コア層に対してそれぞれに異なる材料を使用し得る。コア層は、使用され得るキャリアの一例であることに留意されたい。しかしながら、他のキャリアが使用されてもよい。たとえば、キャリアは、基板、ガラス、クオーツおよび／またはキャリアテープを含んでもよい。図１０Ａのステージ１は、金属層を有するコア層が用意された後の状態の一例を示して説明する。
方法は、（１１１０において）コア層１０００および金属層１００１の上に金属層を形成する。金属層は、相互接続部１００２を形成するようにパターニングされ得る。めっきプロセスが、金属層および相互接続部を形成するために使用され得る。図１０Ａのステージ２は、金属層および相互接続部１００２が形成された後の状態の一例を示して説明する。
方法は、（１１１５において）コア層１０００、金属層１００１、および相互接続部１００２の上に誘電体層１０２０を形成する。誘電体層１０２０は、ポリイミドを含み得る。誘電体層を形成することはまた、誘電体層１０２０内に複数の空洞（たとえば、１０１０）を形成することを含み得る。複数の空洞は、エッチングプロセス（たとえば、フォトエッチング）またはレーザプロセスを使用して形成され得る。図１０Ａのステージ３～４は、誘電体層と誘電体層内の空洞とを形成することの一例を示して説明する。
方法は、（１１２０において）誘電体層の中および上に相互接続部を形成する。たとえば、相互接続部１０１２が、誘電体層１０２０の中および上に形成され得る。めっきプロセスが、相互接続部を形成するために使用されてもよい。相互接続部を形成することは、誘電体層の上および／または中にパターニングされた金属層を設けることを含み得る。図１０Ａのステージ５は、誘電体層の中および上に相互接続部を形成することの一例を示して説明する。
方法は、（１１２５において）誘電体層１０２０および相互接続部の上に誘電体層１０２２を形成する。誘電体層１０２２は、ポリイミドを含み得る。誘電体層を形成することはまた、誘電体層１０２２内に複数の空洞（たとえば、１０３０）を形成することを含み得る。複数の空洞は、エッチングプロセスまたはレーザプロセスを使用して形成され得る。図１０Ａ～図１０Ｂのステージ６～７は、誘電体層と誘電体層内の空洞とを形成することを示す。
方法は、（１１３０において）誘電体層の中および／または上に相互接続部を形成する。たとえば、相互接続部１０１４が形成され得る。めっきプロセスが、相互接続部を形成するために使用されてもよい。相互接続部を形成することは、誘電体層の上および中にパターニングされた金属層を設けることを含み得る。図１０Ｂのステージ８は、誘電体層の中および上に相互接続部を形成することの一例を示して説明する。
方法は、１１２５および１１３０において説明したように、追加の誘電体層と追加の相互接続部とを形成し得る。図１０Ｂ～図１０Ｃのステージ９～１１は、誘電体層の中および上に追加の相互接続部を形成することの一例を示して説明する。
すべての誘電体層および追加の相互接続部が形成されると、方法は、（１１３５において）金属層１００１を有する基板を残して、コア層（たとえば、１０００）を誘電体層１０２０からデカップリングしてもよい（たとえば、取り除いても、研磨で除去してもよい）。方法はまた、（１１３５において）金属層１００１をパッド内にパターニングすることによってパッドオンパッド相互接続部を形成し得る。エッチングプロセスが、金属層１００１をパターニングするために使用されてもよい。図１０Ｃのステージ１２は、コア層をデカップリングした後の状態の一例を示して説明する。図１０Ｃのステージ１３は、パッドオンパッドを形成するために金属層をパターニングする一例を示して説明する。
方法は、（１１４０において）基板の上にはんだレジスト層（たとえば、１４０、１４２）を形成し得る。堆積プロセスが、はんだレジスト層を形成するために使用され得る。図１０Ｄのステージ１４は、はんだレジスト層を形成した後の状態の一例を示して説明する。
方法は、（１１４０において）はんだレジスト層の部分を薄くし得る。たとえば、はんだレジスト層１４０は、はんだレジスト層１４０が第１のはんだレジスト層部３４０ａと第２のはんだレジスト層部３４０ｂとを含むように選択されたロケーション内を薄くされてもよい。第１のはんだレジスト層部３４０ａは第１の厚さを有し得、第２のはんだレジスト層部３４０ｂは第１の厚さより小さい第２の厚さを有し得る。はんだレジスト層がどれだけ薄くされるかは、様々な実装形態によって変動し得る。いくつかの実装形態では、サンドブラストプロセスが、はんだレジスト層の部分を薄くするために使用され得る。図１０Ｄのステージ１５は、はんだレジスト層を薄くした後の状態の一例を示して説明する。
様々な実装形態は、金属層を形成するためにそれぞれに異なるプロセスを使用してもよい。いくつかの実装形態では、化学気相成長（ＣＶＤ）プロセスおよび／または物理気相成長（ＰＶＤ）プロセスが、金属層を形成するために使用されてもよい。たとえば、スパッタリングプロセス、吹付塗装プロセス、および／またはめっきプロセスが、金属層を形成するために使用されてもよい。
パッドオンパッド相互接続部を含む基板を含むパッケージを製造するための例示的なシーケンス
図１２は、パッドオンパッド相互接続部を含む基板を含むパッケージを提供または製造するための例示的なシーケンスを示す。いくつかの実装形態では、図１２のシーケンスは、図１のパッドオンパッド相互接続部を含む基板を含むパッケージ１００、または本開示で説明するパッケージ（たとえば、３００、４００、５００、６００、７００、８００、９００）のいずれかを提供または製造するために使用され得る。
パッケージを提供または製造するためのシーケンスを簡略化および／または明確化するために、図１２のシーケンスが１つまたは複数のステージを組み合わせてもよいことに留意されたい。いくつかの実装形態では、プロセスの順序は変更または修正されてもよい。いくつかの実装形態では、プロセスのうちの１つまたは複数は、本開示の範囲を逸脱することなく交換または置換されてもよい。図１２のシーケンスは、１つのパッケージを、または（ウェハの一部として）同時にいくつかのパッケージを製造するために使用され得る。
図１２に示すように、ステージ１は、基板１０２が用意された後の状態を示す。基板１０２は、供給元によって提供されてもよく、または製造されてもよい。図１０Ａ～図１０Ｄに示すプロセスと同様のプロセスが、基板１０２を製造するために使用され得る。しかしながら、様々な実装形態は、基板１０２を製造するためにそれぞれに異なるプロセスを使用してもよい。基板１０２を製造するために使用され得るプロセスの例は、セミアディティブプロセス（ＳＡＰ）および修正セミアディティブプロセス（ｍＳＡＰ）を含む。基板１０２は、少なくとも１つの誘電体層１２０と、複数の相互接続部１２２とを含む。複数の相互接続部１２２は、パッドオンパッド相互接続部（たとえば、１２２ａ、１２２ｂ）を含み得る。基板１０２は、埋め込みトレース基板（ＥＴＳ）を含み得る。いくつかの実装形態では、少なくとも１つの誘電体層１２０は、プリプレグ層を含み得る。
ステージ２は、集積デバイス１０３が基板１０２の第１の面（たとえば、上面）に結合された後の状態を示す。集積デバイス１０３は、複数のピラー相互接続部１３０および複数のはんだ相互接続部１３２を通って基板１０２に結合され得る。複数のピラー相互接続部１３０および複数のはんだ相互接続部１３２は、複数のパッドオンパッド相互接続部（たとえば、１２２ａ）に結合される。はんだリフロープロセスが、複数のピラー相互接続部１３０および複数のはんだ相互接続部１３２を通って、集積デバイス１０３を複数のパッドオンパッド相互接続部に結合するために使用され得る。
ステージ３は、複数のはんだ相互接続部１５０が基板１０２に結合された後の状態を示す。複数のはんだ相互接続部１５０は、少なくとも１つの誘電体層１２０の第２の面の上に位置する相互接続部（たとえば、１２２ｄ）に結合され得る。はんだリフロープロセスが、複数のはんだ相互接続部１５０を基板１０２に結合するために使用され得る。ステージ３は、パッケージ１００を示してもよい。本開示で説明するパッケージ（たとえば、１００）は、一度に１つ製造されてもよく、または１つまたは複数のウェハの一部として一緒に製造され、次いで個別のパッケージに単一化されてもよい。
パッドオンパッド相互接続部を含む基板を含むパッケージを製造するための方法の例示的な流れ図
いくつかの実装形態では、パッドオンパッド相互接続部を含む基板を含むパッケージを製造することは、いくつかのプロセスを含む。図１３は、パッドオンパッド相互接続部を含む基板を含むパッケージを提供または製造するための方法１３００の例示的な流れ図を示す。いくつかの実装形態では、図１３の方法１３００が、本開示で説明した図１のパッケージ１００を提供または製造するために使用され得る。しかしながら、方法１３００は、本開示において説明するパッケージ（たとえば、３００、４００、５００、６００、７００、８００、９００）のいずれかを提供または製造するために使用され得る。
図１３の方法は、パッドオンパッド相互接続部を含む基板を含むパッケージを提供または製造するための方法を簡略化および／または明確化するために１つまたは複数のプロセスを組み合わせてもよいことに留意されたい。いくつかの実装形態では、プロセスの順序は変更または修正されてもよい。
方法は、（１３０５において）パッドオンパッド相互接続部を有する基板（たとえば、２０２）を用意する。基板１０２は、供給元によって提供されてもよく、または製造されてもよい。基板１０２は、少なくとも１つの誘電体層１２０と複数の相互接続部１２２とを含む。複数の相互接続部１２２は、パッドオンパッド相互接続部を含み得る。基板１０２は、埋め込みトレース基板（ＥＴＳ）を含み得る。いくつかの実装形態では、少なくとも１つの誘電体層１２０は、プリプレグ層を含み得る。様々な実装形態は、それぞれに異なる基板を設けてもよい。図１０Ａ～図１０Ｄに示すプロセスと同様のプロセスが、基板１０２を製造するために使用され得る。しかしながら、様々な実装形態は、基板１０２を製造するためにそれぞれに異なるプロセスを使用し得る。図１２のステージ１は、パッドオンパッド相互接続部を有する基板を用意する一例を示して説明する。
方法は、（１３１０において）少なくとも１つの集積デバイス（たとえば、１０３）を基板（たとえば、１０２）の第１の面に結合する。たとえば、集積デバイス１０３は、複数のピラー相互接続部１３０および複数のはんだ相互接続部１３２を通って基板１０２に結合され得る。複数のピラー相互接続部１３０および複数のはんだ相互接続部１３２は、複数のパッドオンパッド相互接続部（たとえば、１２２ａ）に結合される。はんだリフロープロセスが、複数のピラー相互接続部１３０および複数のはんだ相互接続部１３２を通って、集積デバイス１０３を複数のパッドオンパッド相互接続部に結合するために使用され得る。図１２のステージ２は、基板に結合された集積デバイスの一例を示して説明する。
方法は、（１３１５において）複数のはんだ相互接続部（たとえば、１５０）を基板（たとえば、１０２）の第２の面に結合する。はんだリフローはんだプロセスが、複数のはんだ相互接続部を基板に結合するために使用され得る。ステージ３は、はんだ相互接続部を基板に結合する一例を示して説明する。
例示的な電子デバイス
図１４は、前述のデバイス、集積デバイス、集積回路（ＩＣ）パッケージ、集積回路（ＩＣ）デバイス、半導体デバイス、集積回路、ダイ、インターポーザ、パッケージ、パッケージオンパッケージ（ＰｏＰ）、システムインパッケージ（ＳｉＰ）、またはシステムオンチップ（ＳｏＣ）のいずれかと一体化されてもよい様々な電子デバイスを示す。たとえば、モバイルフォンデバイス１４０２、ラップトップコンピュータデバイス１４０４、固定位置端末デバイス１４０６、ウェアラブルデバイス１４０８、または自動車１４１０が、本明細書で説明するようなデバイス１４００を含んでよい。デバイス１４００は、たとえば、本明細書で説明するデバイスおよび／または集積回路（ＩＣ）パッケージのいずれかであってよい。図１４に示すデバイス１４０２、１４０４、１４０６および１４０８ならびに車両１４１０は、例にすぎない。他の電子デバイスもデバイス１４００を特徴としてもよく、デバイス１４００は、限定はしないが、モバイルデバイス、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、全地球測位システム（ＧＰＳ）対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、メーター読取り機器などの固定位置データユニット、通信デバイス、スマートフォン、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス（たとえば、時計、眼鏡）、モノのインターネット（ＩｏＴ）デバイス、サーバ、ルータ、自動車車両（たとえば、自律車両）に実装された電子デバイス、またはデータもしくはコンピュータ命令を記憶しもしくは取り出す任意の他のデバイス、あるいはそれらの任意の組合せを含むデバイス（たとえば、電子デバイス）のグループを含む。
図１～図９、図１０Ａ～図１０Ｄ、および／または図１１～図１４に示す構成要素、プロセス、特徴、および／または機能のうちの１つまたは複数は、単一の構成要素、プロセス、特徴、もしくは機能に再構成および／または組み合わされてもよく、あるいはいくつかの構成要素、プロセス、または機能に組み込まれてもよい。本開示から逸脱することなく、追加の要素、構成要素、プロセス、および／または機能がさらに追加されてもよい。図１～図９、図１０Ａ～図１０Ｄ、および／または図１１～図１４ならびに本開示におけるその対応する説明が、ダイおよび／またはＩＣに限定されないことにも留意されたい。いくつかの実装形態では、図１～図９、図１０Ａ～図１０Ｄ、および／または図１１～図１４ならびにその対応する説明が、デバイスおよび／または集積デバイスを製造し、作製し、提供し、および／または生産するために使用されてもよい。いくつかの実装形態では、デバイスは、ダイ、集積デバイス、集積受動デバイス（ＩＰＤ）、ダイパッケージ、集積回路（ＩＣ）デバイス、デバイスパッケージ、集積回路（ＩＣ）パッケージ、ウェハ、半導体デバイス、パッケージオンパッケージ（ＰｏＰ）デバイス、放熱デバイス、および／またはインターポーザを含んでもよい。
本開示における図は、様々な部品、構成要素、物体、デバイス、パッケージ、集積デバイス、集積回路、および／またはトランジスタの実際の表現および／または概念的表現を表し得ることに留意されたい。いくつかの例では、図は、縮尺通りではない場合がある。いくつかの例では、簡明にするために、すべての構成要素および／または部品が示されているとは限らない。いくつかの例では、図中の様々な部品および／または構成要素の位置、ロケーション、サイズおよび／または形状は、例示的なものであり得る。いくつかの実装形態では、図中の様々な構成要素および／または部品は、随意であり得る。
「例示的」という語は、「例、事例、または例示の働きをすること」を意味するために本明細書で使用される。本明細書で「例示的」として説明する任意の実装形態または態様は、必ずしも本開示の他の態様よりも好ましいまたは有利であると解釈されるべきではない。同様に、「態様」という用語は、本開示のすべての態様が、説明した特徴、利点、または動作モードを含むことを必要としない。「結合される」という用語は、２つの物体間の直接的または間接的な結合（たとえば、機械的結合）を指すために本明細書で使用される。たとえば、物体Ａが物体Ｂに物理的に接触し、物体Ｂが物体Ｃに接触する場合、物体Ａおよび物体Ｃは、物理的に互いに直接接触しない場合であっても、やはり互いに結合されると見なされることがある。「電気的に結合される」という用語は、２つの物体が、電流（たとえば、信号、電力、接地）が２つの物体の間を進み得るように、一緒に直接的または間接的結合されることを意味し得る。電気的に結合された２つの物体は、２つの物体の間を進む電流を有しても有しなくてもよい。「第１の」、「第２の」、「第３の」および「第４の」（および／または第４を超えるもの）の用語の使用は恣意的である。説明した構成要素のいずれかが、第１の構成要素、第２の構成要素、第３の構成要素、または第４の構成要素であり得る。たとえば、第２の構成要素と呼ばれる構成要素が、第１の構成要素、第２の構成要素、第３の構成要素、または第４の構成要素であり得る。「カプセル化する」という用語は、物体が、別の物体を部分的にカプセル化してもよく、または完全にカプセル化してもよいことを意味する。「上部」および「底部」という用語は任意である。上部に設置される構成要素は、底部の上に設置される構成要素の上に設置され得る。上部の構成要素が底部の構成要素と見なされてもよく、その逆もあり得る。本開示で説明するように、第２の構成要素の「上」に設置される第１の構成要素は、底部または上部が恣意的にどのように定義されるかに応じて、第１の構成要素が、第２の構成要素の上または下に設置されることを意味し得る。別の例では、第１の構成要素は、第２の構成要素の第１の面の上に（ｏｖｅｒ）（たとえば、上方に（ａｂｏｖｅ））設置され得、第３の構成要素は、第２の構成要素の第２の面の上に（ｏｖｅｒ）（たとえば、下方に（ｂｅｌｏｗ））に設置され得、第２の面は、第１の面に対向している。ある構成要素が別の構成要素の上に位置する文脈において本出願で使用される「～の上に（ｏｖｅｒ）」という用語は、別の構成要素上ならびに／あるいは別の構成要素内に位置する（たとえば、構成要素の表面上に位置するかあるいは構成要素に埋め込まれた）構成要素を意味するために使用される場合があることにさらに留意されたい。したがって、たとえば、第２の構成要素の上に位置する第１の構成要素は、（１）第１の構成要素が第２の構成要素の上に位置するが、第２の構成要素に直接接触してはおらず、（２）第１の構成要素が第２の構成要素上（たとえば、第２の構成要素の表面上）に位置し、ならびに／あるいは（３）第１の構成要素が第２の構成要素内に位置する（たとえば、第２の構成要素に埋め込まれている）ことを意味する場合がある。第２の構成要素の「中に（ｉｎ）」設置される第１の構成要素は、部分的に第２の構成要素の中に設置され得るか、または完全に第２の構成要素の中に設置され得る。本開示で使用される「約（ａｂｏｕｔ）“Ｘの値”」または「およそ（ａｐｐｒｏｘｉｍａｔｅｌｙ）Ｘの値」という用語は、“Ｘの値”の１０パーセント以内を意味する。たとえば、約１またはおよそ１の値は、０．９～１．１の範囲内の値を意味する。
いくつかの実装形態では、相互接続部とは、２つの点、要素、および／または構成要素の間の電気接続を可能または容易にする、デバイスまたはパッケージの要素または構成要素である。いくつかの実装形態では、相互接続部は、トレース、ビア、パッド、ピラー、メタライゼーション層、再分配層、および／またはアンダーバンプメタライゼーション（ＵＢＭ：ｕｎｄｅｒ ｂｕｍｐ ｍｅｔａｌｌｉｚａｔｉｏｎ）層／相互接続部を含んでよい。いくつかの実装形態では、相互接続部は、信号（たとえば、データ信号）、接地および／または電力のための電気経路を設けるように構成されてもよい導電性の材料を含み得る。相互接続部は、２つ以上の要素または構成要素を含んでよい。相互接続部は、１つまたは複数の相互接続部によって画定されてもよい。相互接続部は、１つまたは複数の金属層を含んでもよい。相互接続部は、回路の一部であってよい。様々な実装形態は、相互接続部を形成するためにそれぞれに異なるプロセスおよび／またはシーケンスを使用してもよい。いくつかの実装形態では、化学気相成長（ＣＶＤ）プロセス、物理気相成長（ＰＶＤ）プロセス、スパッタリングプロセス、吹付塗装プロセス、および／またはめっきプロセスが、相互接続部を形成するために使用されてもよい。
また、本明細書に含まれる様々な開示が、フローチャート、流れ図、構造図、またはブロック図として示されるプロセスとして説明される場合があることに留意されたい。フローチャートは動作を逐次プロセスとして説明することがあるが、動作の多くは並行してまたは同時に実施することができる。加えて、動作の順序は並べ替えられてよい。プロセスは、その動作が完了したとき、終了する。
以下では、さらなる例が、本発明の理解を容易にするために説明される。
態様１： 基板と、基板に結合された集積デバイスとを含む、パッケージ。基板は、少なくとも１つの誘電体層と、複数のパッドオンパッド相互接続部を含む複数の相互接続部とを含む。複数のパッドオンパッド相互接続部は、基板の第１の面を通って埋め込まれる。
態様２： 複数のパッドオンパッド相互接続部は、第１のパッドと第１のパッドに結合された第２のパッドとを含む第１のパッドオンパッド相互接続部を含む、態様１のパッケージ。
態様３： 第１のパッドは第１の幅を有し、第２のパッドは第２の幅を有する、態様２のパッケージ。
態様４： 第１の幅は、第２の幅と異なる、態様３のパッケージ。
態様５： 第２のパッドは、少なくとも１つの誘電体層の中に設置され、第１のパッドは、少なくとも１つの誘電体層の面の上に設置される、態様２から４のパッケージ。
態様６： 第１のパッドおよび第２のパッドは、同じパッドの一部である、態様２から５のパッケージ。
態様７： 第２のパッドは、１５マイクロメートル以下の厚さを有する、態様２から６のパッケージ。
態様８： 第２のパッドは、シード層を含む、態様２から７のパッケージ。
態様９： 複数の相互接続部は、基板の第２の面の上に設置された複数の表面相互接続部を含む、態様１から８のパッケージ。
態様１０： 集積デバイスは、基板の複数のパッドオンパッド相互接続部に結合される、態様１から９のパッケージ。
態様１１： 複数のパッドオンパッド相互接続部は、１０マイクロメートルの最小幅と１０マイクロメートルの最小間隔とを含む、態様１から１０のパッケージ。
態様１２： パッドオンパッド相互接続部と相互接続部との間の最小間隔は、１０マイクロメートルである、態様１から１１のパッケージ。
態様１３： 基板の第１の面の上に設置されたはんだレジスト層をさらに含む、態様１から１２のパッケージ。
態様１４： はんだレジスト層は、第１の厚さを含む第１のはんだレジスト層部と、第１の厚さより小さい第２の厚さを含む第２のはんだレジスト層部とを含む、態様１３のパッケージ。
態様１５： 第２のはんだレジスト層部は、少なくとも１つの誘電体層と集積デバイスとの間に位置する、態様１４のパッケージ。
態様１６： 少なくとも１つの誘電体層と、複数のパッドオンパッド相互接続部を含む複数の相互接続部とを含む基板を含み、複数のパッドオンパッド相互接続部は、基板の第１の面を通って埋め込まれる、装置。
態様１７： 複数のパッドオンパッド相互接続部は、第１のパッドと第１のパッドに結合された第２のパッドとを含む第１のパッドオンパッド相互接続部を含む、態様１６の装置。
態様１８： 第１のパッドは第１の幅を有し、第２のパッドは第２の幅を有する、態様１７の装置。
態様１９： 第１の幅は、第２の幅と異なる、態様１８の装置。
態様２０： 第２のパッドは、少なくとも１つの誘電体層の中に設置され、第１のパッドは、少なくとも１つの誘電体層の面の上に設置される、態様１７から１９の装置。
態様２１： 第１のパッドおよび第２のパッドは、同じパッドの一部である、態様１７から２０の装置。
態様２２： 複数の相互接続部は、基板の第２の面の上に設置された複数の表面相互接続部を含む、態様１６から２１の装置。
態様２３： 装置は、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、モノのインターネット（ＩｏＴ）デバイス、および自動車両内のデバイスからなるグループから選択されたデバイスを含む、態様１６から２２の装置。
態様２４： パッケージを製造するための方法。方法は、少なくとも１つの誘電体層と、複数のパッドオンパッド相互接続部を含む複数の相互接続部とを含む基板を提供し、複数のパッドオンパッド相互接続部は、基板の第１の面を通って埋め込まれる。方法は、集積デバイスを基板に結合する。
態様２５： 複数のパッドオンパッド相互接続部は、第１のパッドと第１のパッドに結合された第２のパッドとを含む第１のパッドオンパッド相互接続部を含む、態様２４の方法。
態様２６： 第１のパッドは第１の幅を有し、第２のパッドは第２の幅を有する、態様２５の方法。
態様２７： 第１の幅は、第２の幅と異なる、態様２６の方法。
態様２８： 第２のパッドは、少なくとも１つの誘電体層の中に設置され、第１のパッドは、少なくとも１つの誘電体層の面の上に設置される、態様２５から２７の方法。
態様２９： 第１のパッドおよび第２のパッドは、同じパッドの一部である、態様２５から２８の方法。
態様３０： 複数の相互接続部は、基板の第２の面の上に設置された複数の表面相互接続部を含む、態様２４から２９の方法。
本明細書で説明する本開示の様々な特徴は、本開示から逸脱することなく異なるシステムにおいて実装され得る。本開示の上記の態様は例にすぎず、本開示を限定するものとして解釈されるべきではないことに留意されたい。本開示の態様の説明は、例示的であることが意図されており、特許請求の範囲を限定することは意図されていない。したがって、本教示は、他のタイプの装置に容易に適用することができ、多くの代替、修正、および変形が当業者には明らかであろう。
１００ パッケージ
１０２ 基板
１０３ 集積デバイス
１２０ 誘電体層
１２２ 相互接続部
１２２ａ 第１のパッドオンパッド相互接続部
１２２ｂ 第２のパッドオンパッド相互接続部
１２２ｃ パッドオンパッド相互接続部
１２２ｄ 相互接続部
１２２ｅ 第１のパッドオンパッド相互接続部
１２２ｆ パッドオンパッド相互接続部
１２２ｇ パッドオンパッド相互接続部
１２２ｈ 相互接続部
１２２ｉ 相互接続部
１２２ｊ 相互接続部
１３０ ピラー相互接続部
１３２ はんだ相互接続部
１４０ はんだレジスト層
１４２ はんだレジスト層
１５０ はんだ相互接続部
２０２ 基板
２２２ａ 第１のパッドオンパッド相互接続部１２２ａの第１の部分
２２２ｂ 第２のパッドオンパッド相互接続部１２２ｂの第１の部分
２２３ａ 第１のパッドオンパッド相互接続部１２２ａの第２の部分
２２３ｂ 第２のパッドオンパッド相互接続部１２２ｂの第２の部分
３００ パッケージ
３０２ 基板
３４０ａ 第１のはんだレジスト層部
３４０ｂ 第２のはんだレジスト層部
４００ パッケージ
４０２ 基板
４４０ａ 第１のはんだレジスト層部
４４０ｂ 第２のはんだレジスト層部
５００ パッケージ
５０２ 基板
５４０ａ 第１のはんだレジスト層部
５４０ｂ 第２のはんだレジスト層部
６００ パッケージ
６０２ 基板
７００ パッケージ
７００ パッケージ
７０２ 基板
７４０ａ 第１のはんだレジスト層部
７４０ｂ 第２のはんだレジスト層部
８００ パッケージ
８０２ 基板
８４０ａ 第１のはんだレジスト層部
８４０ｂ 第２のはんだレジスト層部
９００ パッケージ
９０２ 基板
９４０ａ 第１のはんだレジスト層部
９４０ｂ 第２のはんだレジスト層部
１０００ コア層
１００１ 金属層
１００２ 相互接続部
１０１０ 空洞
１０１２ 相互接続鵜
１０１４ 相互接続部
１０１６ 相互接続部
１０２０ 誘電体層
１０２２ 誘電体層
１０２４ 誘電体層
１０３０ 空洞
１０４０ 空洞
１１００ 方法
１３００ 方法
１４００ デバイス
１４０２ モバイルフォンデバイス
１４０４ ラップトップコンピュータデバイス
１４０６ 固定位置端末デバイス
１４０８ ウェアラブルデバイス
１４１０ 自動車

Claims (30)

  1. 基板であって、
    少なくとも１つの誘電体層、および
    複数のパッドオンパッド相互接続部を含む複数の相互接続部であって、前記複数のパッドオンパッド相互接続部は、前記基板の第１の面を通って埋め込まれる、複数の相互接続部
    を含む基板と、
    前記基板に結合された集積デバイスと、
    を含む、パッケージ。
  2. 前記複数のパッドオンパッド相互接続部は、第１のパッドと前記第１のパッドに結合された第２のパッドとを含む第１のパッドオンパッド相互接続部を含む、請求項１に記載のパッケージ。
  3. 前記第１のパッドは第１の幅を有し、前記第２のパッドは第２の幅を有する、請求項２に記載のパッケージ。
  4. 前記第１の幅は、前記第２の幅と異なる、請求項３に記載のパッケージ。
  5. 前記第２のパッドは、前記少なくとも１つの誘電体層の中に設置され、
    前記第１のパッドは、前記少なくとも１つの誘電体層の面の上に設置される、請求項２に記載のパッケージ。
  6. 前記第１のパッドおよび前記第２のパッドは、同じパッドの一部である、請求項２に記載のパッケージ。
  7. 前記第２のパッドは、１５マイクロメートル以下の厚さを有する、請求項２に記載のパッケージ。
  8. 前記第２のパッドは、シード層を含む、請求項２に記載のパッケージ。
  9. 前記複数の相互接続部は、前記基板の第２の面の上に設置された複数の表面相互接続部を含む、請求項１に記載のパッケージ。
  10. 前記集積デバイスは、前記基板の前記複数のパッドオンパッド相互接続部に結合される、請求項１に記載のパッケージ。
  11. 前記複数のパッドオンパッド相互接続部は、１０マイクロメートルの最小幅と１０マイクロメートルの最小間隔とを含む、請求項１に記載のパッケージ。
  12. パッドオンパッド相互接続部と相互接続部との間の最小間隔は、１０マイクロメートルである、請求項１に記載のパッケージ。
  13. 前記基板の前記第１の面の上に設置されたはんだレジスト層をさらに含む、請求項１に記載のパッケージ。
  14. 前記はんだレジスト層は、
    第１の厚さを含む第１のはんだレジスト層部と、
    前記第１の厚さより小さい第２の厚さを含む第２のはんだレジスト層部とを含む、請求項１３に記載のパッケージ。
  15. 前記第２のはんだレジスト層部は、前記少なくとも１つの誘電体層と前記集積デバイスとの間に位置する、請求項１４に記載のパッケージ。
  16. 基板であって、
    少なくとも１つの誘電体層と、
    複数のパッドオンパッド相互接続部を含む複数の相互接続部と、
    を含む基板を含み、前記複数のパッドオンパッド相互接続部は、前記基板の第１の面を通って埋め込まれる、装置。
  17. 前記複数のパッドオンパッド相互接続部は、第１のパッドと前記第１のパッドに結合された第２のパッドとを含む第１のパッドオンパッド相互接続部を含む、請求項１６に記載の装置。
  18. 前記第１のパッドは第１の幅を有し、前記第２のパッドは第２の幅を有する、請求項１７に記載の装置。
  19. 前記第１の幅は、前記第２の幅と異なる、請求項１８に記載の装置。
  20. 前記第２のパッドは、前記少なくとも１つの誘電体層の中に設置され、
    前記第１のパッドは、前記少なくとも１つの誘電体層の面の上に設置される、請求項１７に記載の装置。
  21. 前記第１のパッドおよび前記第２のパッドは、同じパッドの一部である、請求項１７に記載の装置。
  22. 前記複数の相互接続部は、前記基板の第２の面の上に設置された複数の表面相互接続部を含む、請求項１６に記載の装置。
  23. 前記装置は、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、モノのインターネット（ＩｏＴ）デバイス、および自動車両内のデバイスからなるグループから選択されたデバイスを含む、請求項１６に記載の装置。
  24. パッケージを製造するための方法であって、
    基板を提供するステップであって、
    少なくとも１つの誘電体層、および
    複数のパッドオンパッド相互接続部を含む複数の相互接続部であって、前記複数のパッドオンパッド相互接続部は、基板の第１の面を通って埋め込まれる、複数の相互接続部
    を含む基板を提供するステップと、
    集積デバイスを前記基板に結合するステップとを含む、方法。
  25. 前記複数のパッドオンパッド相互接続部は、第１のパッドと前記第１のパッドに結合された第２のパッドとを含む第１のパッドオンパッド相互接続部を含む、請求項２４に記載の方法。
  26. 前記第１のパッドは第１の幅を有し、前記第２のパッドは第２の幅を有する、請求項２５に記載の方法。
  27. 前記第１の幅は、前記第２の幅と異なる、請求項２６に記載の方法。
  28. 前記第２のパッドは、前記少なくとも１つの誘電体層の中に設置され、
    前記第１のパッドは、前記少なくとも１つの誘電体層の面の上に設置される、請求項２５に記載の方法。
  29. 前記第１のパッドおよび前記第２のパッドは、同じパッドの一部である、請求項２５に記載の方法。
  30. 前記複数の相互接続部は、前記基板の第２の面の上に設置された複数の表面相互接続部を含む、請求項２４に記載の方法。
JP2023553347A 2021-03-23 2022-02-24 パッドオンパッド相互接続部を含む基板を有するパッケージ Pending JP2024510941A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/210,314 2021-03-23
US17/210,314 US11823983B2 (en) 2021-03-23 2021-03-23 Package with a substrate comprising pad-on-pad interconnects
PCT/US2022/017730 WO2022203804A1 (en) 2021-03-23 2022-02-24 Package with a substrate comprising pad-on-pad interconnects

Publications (1)

Publication Number Publication Date
JP2024510941A true JP2024510941A (ja) 2024-03-12

Family

ID=80736156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023553347A Pending JP2024510941A (ja) 2021-03-23 2022-02-24 パッドオンパッド相互接続部を含む基板を有するパッケージ

Country Status (8)

Country Link
US (1) US11823983B2 (ja)
EP (1) EP4315419A1 (ja)
JP (1) JP2024510941A (ja)
KR (1) KR20230159429A (ja)
CN (1) CN116868336A (ja)
BR (1) BR112023018620A2 (ja)
TW (1) TW202238870A (ja)
WO (1) WO2022203804A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11682607B2 (en) * 2021-02-01 2023-06-20 Qualcomm Incorporated Package having a substrate comprising surface interconnects aligned with a surface of the substrate

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3066963B1 (ja) * 1999-03-31 2000-07-17 インターナショナル・ビジネス・マシーンズ・コーポレ−ション はんだバンプの成形方法及び成形装置
WO2003011479A1 (en) * 2001-08-02 2003-02-13 Mykrolis Corporation Selective electroless deposition and interconnects made therefrom
JP4534062B2 (ja) 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP2011119567A (ja) 2009-12-07 2011-06-16 Panasonic Corp プリント配線板の製造方法
US8528200B2 (en) 2009-12-18 2013-09-10 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP2012009586A (ja) 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法
JP5547594B2 (ja) 2010-09-28 2014-07-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
WO2013014838A1 (ja) 2011-07-25 2013-01-31 日本特殊陶業株式会社 配線基板
US8901959B2 (en) * 2012-03-09 2014-12-02 International Business Machines Corporation Hybrid IO cell for wirebond and C4 applications
JP5475077B2 (ja) 2012-09-07 2014-04-16 日本特殊陶業株式会社 配線基板およびその製造方法
KR102050476B1 (ko) * 2012-09-28 2019-11-29 삼성전자주식회사 반도체 패키지 장치
US9653419B2 (en) * 2015-04-08 2017-05-16 Intel Corporation Microelectronic substrate having embedded trace layers with integral attachment structures
JP2017011215A (ja) 2015-06-25 2017-01-12 京セラ株式会社 インターポーザ及びそれを用いた電子装置
JP6816964B2 (ja) 2016-03-10 2021-01-20 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR102164794B1 (ko) 2018-08-27 2020-10-13 삼성전자주식회사 팬-아웃 반도체 패키지
US11545425B2 (en) 2020-10-08 2023-01-03 Qualcomm Incorporated Substrate comprising interconnects embedded in a solder resist layer

Also Published As

Publication number Publication date
EP4315419A1 (en) 2024-02-07
US20220310488A1 (en) 2022-09-29
US11823983B2 (en) 2023-11-21
WO2022203804A1 (en) 2022-09-29
BR112023018620A2 (pt) 2023-10-24
KR20230159429A (ko) 2023-11-21
CN116868336A (zh) 2023-10-10
TW202238870A (zh) 2022-10-01

Similar Documents

Publication Publication Date Title
US11502049B2 (en) Package comprising multi-level vertically stacked redistribution portions
US11139224B2 (en) Package comprising a substrate having a via wall configured as a shield
US11682607B2 (en) Package having a substrate comprising surface interconnects aligned with a surface of the substrate
EP4278382A1 (en) Package comprising a substrate and interconnect device configured for diagonal routing
US11545425B2 (en) Substrate comprising interconnects embedded in a solder resist layer
JP2024510941A (ja) パッドオンパッド相互接続部を含む基板を有するパッケージ
EP4320641A1 (en) Package comprising passive component between substrates for improved power distribution network (pdn) performance
EP4208888A1 (en) Substrate comprising interconnects embedded in a solder resist layer
US11869833B2 (en) Package comprising a substrate with a via interconnect coupled to a trace interconnect and method of fabricating the same
US11749611B2 (en) Package with a substrate comprising periphery interconnects
US11776888B2 (en) Package with a substrate comprising protruding pad interconnects
US11830819B2 (en) Package comprising integrated devices and bridge coupling top sides of integrated devices
US20230093681A1 (en) Package comprising a substrate with high density interconnects
US20230073823A1 (en) Package comprising a substrate with high-density interconnects
US11296022B2 (en) Package and substrate comprising interconnects with semi-circular planar shape and/or trapezoid planar shape
US20230019333A1 (en) Package comprising stacked integrated devices with overhang
WO2023219785A1 (en) Package comprising an interconnection die located between substrates
TW202312401A (zh) 包括具有包含凸部的焊盤互連的基板的封裝