TW202341376A - 包括具有懸垂的堆疊式整合元件的封裝 - Google Patents

包括具有懸垂的堆疊式整合元件的封裝 Download PDF

Info

Publication number
TW202341376A
TW202341376A TW111121614A TW111121614A TW202341376A TW 202341376 A TW202341376 A TW 202341376A TW 111121614 A TW111121614 A TW 111121614A TW 111121614 A TW111121614 A TW 111121614A TW 202341376 A TW202341376 A TW 202341376A
Authority
TW
Taiwan
Prior art keywords
integrated component
substrate
solder
coupled
interconnect
Prior art date
Application number
TW111121614A
Other languages
English (en)
Inventor
克里希納 維穆里
金珍聖
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202341376A publication Critical patent/TW202341376A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

一種封裝，該封裝包括：基板、耦合到該基板的第一整合元件，以及耦合到第一整合元件的第二整合元件。第二整合元件的一部分懸垂在第一整合元件之上。第二整合元件被配置成耦合到基板。第二整合元件包括前側和背側。第二整合元件的前側面對基板。

Description

包括具有懸垂的堆疊式整合元件的封裝
本專利申請案主張於2021年7月14日在美國專利局提出申請的非臨時申請案第17/375,931的優先權和權益，該申請案的全部內容經由援引如同整體在下文全面闡述一般且出於所有適用目的而被納入於此。
各種特徵係關於具有整合元件的封裝。
封裝可包括基板和整合元件。該等元件被耦合在一起以提供可執行各種電氣功能的封裝。整合元件和基板如何被耦合在一起影響封裝的整體效能。一直存在提供效能較好的封裝以及減小封裝的整體大小的需求。
各種特徵係關於具有整合元件的封裝。
一個實例提供了一種封裝，該封裝包括：基板、耦合到該基板的第一整合元件以及耦合到第一整合元件的第二整合元件。第二整合元件的一部分懸垂在第一整合元件之上。第二整合元件被配置成耦合到基板。第二整合元件包括前側和背側。第二整合元件的前側面對基板。
另一實例提供了一種裝置，該裝置包括：基板、耦合到該基板的第一整合元件以及耦合到第一整合元件的第二整合元件。第二整合元件的一部分懸垂在第一整合元件之上。第二整合元件被配置成耦合到基板。第二整合元件包括前側和背側。第二整合元件的前側面對基板。
另一實例提供了一種用於製造封裝的方法。該方法提供基板。該方法將第一整合元件耦合到該基板。該方法將第二整合元件耦合到第一整合元件，以使得第二整合元件的一部分懸垂在第一整合元件之上。第二整合元件被配置成耦合到基板。第二整合元件包括前側和背側。第二整合元件的前側面對基板。
在以下描述中，提供了具體細節以提供對本案的各個態樣的透徹理解。然而，一般技術者將理解，沒有該等具體細節亦可以實踐該等態樣。例如，電路可能用方塊圖圖示以避免使該等態樣湮沒在不必要的細節中。在其他例子中，公知的電路、結構和技術可能不被詳細圖示以免湮沒本案的該等態樣。
本案描述了一種封裝，該封裝包括基板、耦合到該基板的第一整合元件，以及耦合到第一整合元件的第二整合元件。第二整合元件的一部分懸垂在第一整合元件之上。第二整合元件被配置成耦合到基板。第二整合元件包括前側和背側。第二整合元件的前側面對基板。第二整合元件經由至少一個焊柱互連、至少一個焊料互連，及/或仲介體耦合到基板。該封裝可以繞過引線接合的使用，此舉經由減少整合元件之間的互連長度來幫助減小封裝的整體大小並且幫助提高封裝的效能。包括將一個整合元件置於另一整合元件之上的封裝的配置亦可以減小封裝的大小及/或佔用面積，同時仍提供改良的封裝效能。 包括具有懸垂的堆疊式整合元件的示例性封裝
圖1圖示了包括具有懸垂的堆疊式整合元件的封裝100的橫截面剖面視圖。封裝100包括基板102、整合元件104、整合元件106和包封層108。整合元件104可以是第一整合元件。整合元件106可以是第二整合元件。基板102包括至少一個介電層120、複數個互連122，以及阻焊層126。複數個焊料互連130可被耦合至基板102。
整合元件104經由複數個焊料互連140耦合到基板102。整合元件106位於整合元件104之上。整合元件106可以經由黏合劑（未圖示）耦合到整合元件104。整合元件106的一部分180可以懸垂在整合元件104之上。至少一個焊柱互連160可被耦合到基板102以及整合元件106的部分180的前側。該至少一個焊柱互連160可以經由至少一個焊料互連（未圖示）耦合到該複數個互連122。整合元件106可以經由至少一個焊柱互連160耦合到基板102。至少一個焊柱互連160可以位於基板102與整合元件106的部分180之間。整合元件106可被配置成經由至少一個焊柱互連160、複數個互連122，及/或複數個焊料互連140來電耦合到整合元件104。例如，用於整合元件104與整合元件106之間的至少一個信號的電路徑可包括至少一個焊柱互連160、來自複數個互連122的至少一個互連，及/或來自複數個焊料互連140的至少一個焊料互連。在該至少一個焊柱互連160和該複數個互連122之間存在焊料互連的例子中，該電路徑亦可以包括該至少一個焊柱互連160與該複數個互連122之間的焊料互連。
整合元件104可包括前側和背側。類似地，整合元件106可包括前側和背側。整合元件104的前側可以面對基板102。整合元件的背側可以包括整合元件的晶粒基板（例如，矽）側。整合元件106的前側可面對整合元件104及/或基板102的背側。例如，整合元件106的部分180的前側可面對基板102。整合元件106的前側可被耦合到整合元件104的背側（例如，經由黏合劑來機械耦合）。
包封層108可位於基板102、整合元件104和整合元件106之上。包封層108可至少部分地包封整合元件104、整合元件106和至少一個焊柱互連160。包封層108可包括模塑件、樹脂及/或環氧樹脂。包封層108可以是用於包封的構件。可以經由使用壓縮和轉移模塑製程、片材模塑製程，或液態模塑製程來提供包封層108。
封裝100的配置可以幫助繞過引線接合的使用。繞過引線接合的使用經由減少整合元件（例如，104、106）之間的互連長度來幫助減小封裝100的整體大小並且幫助提高封裝100的效能。由於整合元件106的前側面朝基板102，因此在基板102與整合元件106之間存在更短且更直接的電路徑，從而有助於提高整合元件之間的信號速度。使用引線接合的封裝可能在整合元件和封裝的邊緣之間需要更多空間，以容適引線接合的放置。由於在封裝100中不需要引線接合，因此封裝100的邊緣可以更靠近整合元件（例如，104、106）的邊緣，此舉有助於減小封裝100的整體形狀因數。對於本案中所描述的其他封裝亦可以找到相同的益處和優點。
不同的實現可以具有含有整合元件的不同配置的封裝。圖2圖示了包括具有懸垂的堆疊式整合元件的封裝200。封裝200與封裝100相似，並且包括與封裝100相似的元件、相同的元件，及/或相似的佈置。因此，對封裝100的描述可以適用於封裝200。圖2圖示了封裝200包括至少一個焊柱互連160和至少一個焊料互連260。該至少一個焊料互連260被耦合到整合元件106和該至少一個焊柱互連160。該至少一個焊料互連260可被耦合到整合元件106的部分180的前側。該至少一個焊柱互連160可被耦合到基板102。在一些實現中，該至少一個焊柱互連160可被認為是基板102的一部分。整合元件106可以經由該至少一個焊料互連260和該至少一個焊柱互連160被耦合到基板102。該至少一個焊料互連260和該至少一個焊柱互連160可以位於基板102與整合元件106的部分180之間。整合元件106可被配置成經由該至少一個焊料互連260、該至少一個焊柱互連160、該複數個互連122，及/或該複數個焊料互連140來電耦合到整合元件104。例如，用於整合元件104與整合元件106之間的至少一個信號的電路徑可包括至少一個焊料互連260、至少一個焊柱互連160、來自複數個互連122的至少一個互連，及/或來自複數個焊料互連140的至少一個焊料互連。
圖3圖示了包括具有懸垂的堆疊式整合元件的封裝300。封裝300與封裝100相似，並且包括與封裝100相似的元件、相同的元件，及/或相似的佈置。因此，對封裝100的描述可以適用於封裝300。圖3圖示了封裝300包括仲介體302、至少一個焊料互連260和至少一個焊料互連360。該至少一個焊料互連260被耦合到整合元件106和仲介體302。該至少一個焊料互連260可被耦合到整合元件106的部分180的前側。該至少一個焊料互連360可被耦合到基板102和仲介體302。整合元件106可以經由該至少一個焊料互連260、仲介體302和該至少一個焊料互連360被耦合到基板102。仲介體302可以是基板。仲介體302包括至少一個介電層320和至少一個互連322（例如，仲介體互連）。該至少一個焊料互連260、仲介體302，及/或該至少一個焊料互連360可以位於基板102與整合元件106的部分180之間。
整合元件106可被配置成經由該至少一個焊料互連260、仲介體302、該至少一個焊料互連360、該複數個互連122，及/或該複數個焊料互連140來電耦合到整合元件104。例如，用於整合元件104與整合元件106之間的至少一個信號的電路徑可包括至少一個焊料互連260、至少一個互連322、至少一個焊料互連360、來自複數個互連122中的至少一個互連，及/或來自複數個焊料互連140中的至少一個焊料互連。
圖1-圖3圖示了至少一個焊柱互連160、至少一個焊料互連260、仲介體302，及/或至少一個焊料互連360可以位於基板102與整合元件106的懸垂在整合元件104之上的部分180之間。
不同的實現可以包括不同數目的整合元件。例如，封裝可以包括多於一個懸垂在一或多個整合元件之上的整合元件。
圖4圖示了包括具有懸垂的堆疊式整合元件的封裝400。封裝400與封裝100相似，並且包括與封裝100相似的元件、相同的元件，及/或相似的佈置。因此，對封裝100的描述可以適用於封裝400。圖4圖示了懸垂在整合元件之上的兩個整合元件。圖4圖示了封裝400包括基板102、整合元件104（例如，第一整合元件）、整合元件106（例如，第二整合元件）、整合元件406（例如，第三整合元件）、包封層108、至少一個焊柱互連160（例如，至少一個第一焊柱互連）和至少一個焊柱互連460（例如，至少一個第二焊柱互連）。
整合元件406位於整合元件104之上。整合元件406可以經由黏合劑（未圖示）耦合到整合元件104。整合元件406的一部分480可以懸垂在整合元件104之上。整合元件406的前側可面對整合元件104及/或基板102的背側。例如，整合元件406的部分480的前側可面對基板102。整合元件406的前側可被耦合到整合元件104的背側（例如，經由黏合劑來機械耦合）。
至少一個焊柱互連460可被耦合到基板102和整合元件406的部分480的前側。該至少一個焊柱互連460可以經由至少一個焊料互連（未圖示）耦合到該複數個互連122。整合元件406可以經由至少一個焊柱互連460耦合到基板102。整合元件406可被配置成經由至少一個焊柱互連460、複數個互連122，及/或複數個焊料互連140來電耦合到整合元件104。例如，用於整合元件104與整合元件406之間的至少一個信號的電路徑可包括至少一個焊柱互連460、來自複數個互連122的至少一個互連，及/或來自複數個焊料互連140的至少一個焊料互連。在該至少一個焊柱互連460與該複數個互連122之間存在焊料互連的例子中，該電路徑亦可以包括該至少一個焊柱互連460與該複數個互連122之間的焊料互連。
整合元件406的懸垂在整合元件104之上的部分480可以具有與整合元件106的懸垂在整合元件104之上的部分180不同的大小及/或長度。不同的實現可以對於不同的整合元件具有相似或不同的懸垂。注意，該至少一個焊柱互連160可以來自耦合在整合元件106和基板102之間的複數個焊柱互連（例如，焊柱互連行）。類似地，該至少一個焊柱互連460可以來自耦合在整合元件406和基板102之間的複數個焊柱互連（例如，焊柱互連行）。
圖5圖示了包括具有懸垂的堆疊式整合元件的封裝500。封裝500與封裝200及/或400相似，並且包括與封裝200及/或400相似的元件、相同的元件，及/或相似的佈置。因此，對封裝200和400的描述可以適用於封裝500。圖5圖示了懸垂在另一整合元件之上的兩個整合元件。圖5圖示了封裝500包括基板102、整合元件104、整合元件106、整合元件406、包封層108、至少一個焊柱互連160（例如，至少一個第一焊柱互連）、至少一個焊柱互連460（例如，至少一個第二焊柱互連）、至少一個焊料互連260（例如，至少一個第一焊料互連）和至少一個焊料互連560（例如，至少一個第二焊料互連）。
整合元件406的一部分480可以懸垂在整合元件104之上。該至少一個焊料互連560被耦合到整合元件406和該至少一個焊柱互連460。該至少一個焊料互連560可被耦合到整合元件406的部分480的前側。該至少一個焊柱互連460可被耦合到基板102。在一些實現中，該至少一個焊柱互連460可被認為是基板102的一部分。整合元件406可以經由該至少一個焊料互連560和該至少一個焊柱互連460被耦合到基板102。整合元件406可被配置成經由該至少一個焊料互連560、該至少一個焊柱互連460、該複數個互連122，及/或該複數個焊料互連140來電耦合到整合元件104。例如，用於整合元件104與整合元件406之間的至少一個信號的電路徑可包括至少一個焊料互連560、至少一個焊柱互連460、來自複數個互連122的至少一個互連，及/或來自複數個焊料互連140的至少一個焊料互連。
注意，該至少一個焊柱互連160和該至少一個焊料互連260可以來自耦合在整合元件106和基板102之間的複數個焊柱互連（例如，焊柱互連行）以及複數個焊料互連（例如，焊料互連行）。類似地，該至少一個焊柱互連460和該至少一個焊料互連560可以來自耦合在整合元件406和基板102之間的複數個焊柱互連（例如，焊柱互連行）以及複數個焊料互連（例如，焊料互連行）。
圖6圖示了包括具有懸垂的堆疊式整合元件的封裝600。封裝600與封裝300及/或400相似，並且包括與封裝300及/或400相似的元件、相同的元件，及/或相似的佈置。因此，對封裝300和400的描述可以適用於封裝600。圖6圖示了懸垂在另一整合元件之上的兩個整合元件。圖6圖示了封裝600包括基板102、整合元件104、整合元件106、整合元件406、包封層108、仲介體302（例如，第一仲介體）、仲介體602（例如，第二仲介體）、至少一個焊料互連260、至少一個焊料互連360、至少一個焊料互連660和至少一個焊料互連670。
整合元件406的一部分480可以懸垂在整合元件104之上。該至少一個焊料互連670被耦合到整合元件406和仲介體602。該至少一個焊料互連670可被耦合到整合元件406的部分480的前側。該至少一個焊料互連660可被耦合到基板102和仲介體602。整合元件406可以經由該至少一個焊料互連670、仲介體602和該至少一個焊料互連660被耦合到基板102。仲介體602可以是基板。仲介體602包括至少一個介電層620和至少一個互連622（例如，仲介體互連）。仲介體602可以類似於仲介體302。
整合元件406可被配置成經由該至少一個焊料互連670、仲介體602、該至少一個焊料互連660、該複數個互連122，及/或該複數個焊料互連140來電耦合到整合元件104。例如，用於整合元件104與整合元件406之間的至少一個信號的電路徑可包括至少一個焊料互連670、至少一個互連622、至少一個焊料互連660、來自複數個互連122中的至少一個互連，及/或來自複數個焊料互連140中的至少一個焊料互連。
注意，該至少一個仲介體302、該至少一個焊料互連260和該至少一個焊料互連360可以來自耦合在整合元件106和基板102之間的複數個仲介體（例如，仲介體行）以及複數個焊料互連（例如，焊料互連行）。類似地，該至少一個仲介體602、該至少一個焊料互連670和該至少一個焊料互連660可以來自耦合在整合元件406和基板102之間的複數個仲介體（例如，仲介體行）以及複數個焊料互連（例如，焊料互連行）。
注意，本案中所示的仲介體302及/或仲介體602的取向是示例性的。仲介體302及/或仲介體602可以按不同的方式來定向。仲介體302及/或仲介體602可以包括基板。仲介體302及/或仲介體602可以使用圖11A-圖11B中所描述的程序來製造。圖4-圖6圖示了至少一個焊柱互連160、至少一個焊料互連260、仲介體302，及/或至少一個焊料互連360可以位於基板102與整合元件106的懸垂在整合元件104之上的部分180之間。圖4-圖6亦圖示了至少一個焊柱互連460、至少一個焊料互連560、仲介體602，及/或至少一個焊料互連660可以位於基板102與整合元件406的懸垂在整合元件104之上的部分480之間。注意，封裝可以包括使用焊柱互連、焊料互連及/或仲介體的不同組合來耦合到基板的整合元件。例如，一個整合元件可以經由焊柱互連來耦合到基板，而另一整合元件可以經由仲介體來耦合到基板。圖1-圖6圖示了堆疊在另一者頂部的整合元件的實例，其中一或多個整合元件（例如，106、406）經由至少一個非引線接合來耦合（例如，機械耦合、電耦合）到基板（例如，102）。非引線接合的實例包括焊柱互連、焊料互連及/或仲介體。非引線接合提供整合元件和基板之間的至少一個電路徑。非引線接合亦可以為整合元件的懸垂在另一整合元件之上的部分提供結構支撐。
整合元件（例如，104、106、406）可包括晶粒（例如，半導體裸晶粒）。整合元件可包括功率管理積體電路（PMIC）。該整合元件可包括應用處理器。整合元件可包括數據機。整合元件可包括射頻（RF）元件、被動元件、濾波器、電容器、電感器、天線、傳輸器、接收器、基於砷化鎵（GaAs）的整合元件、表面聲波（SAW）濾波器、體聲波（BAW）濾波器、發光二極體（LED）整合元件、基於矽（Si）的整合元件、基於碳化矽（SiC）的整合元件、記憶體、功率管理處理器，及/或其組合。整合元件（例如，104、106、406）可包括至少一個電子電路（例如，第一電子電路、第二電子電路等）。
在一些實現中，整合元件104（例如，第一整合元件）可以包括處理器及/或數據機。在一些實現中，整合元件106（例如，第二整合元件）及/或整合元件406（例如，第三整合元件）可以包括記憶體。整合元件106和整合元件406可以彼此平面。整合元件106和整合元件406可以具有相似或不同的厚度。
已經描述了各種封裝，現在將在下文描述用於製造封裝的若干方法。 用於製造包括具有懸垂的堆疊式整合元件的封裝的示例性工序
在一些實現中，製造封裝包括若干程序。圖7A-圖7B圖示了用於提供或製造封裝的示例性工序。在一些實現中，圖7A-圖7B的工序可被用於提供或製造圖1的封裝100。然而，圖7A-圖7B的程序可被用來製造本案中所描述的任何封裝（例如，400）。
應當注意，圖7A-圖7B的工序可以組合一或多個階段以簡化及/或闡明用於提供或製造封裝的工序。在一些實現中，各程序的次序可被改變或修改。在一些實現中，一或多個程序可被替代或置換，而不會脫離本案的範疇。
如圖7A中所示，階段1圖示了在提供基板102之後的狀態。基板102包括至少一個介電層120、複數個互連122，以及阻焊層126。不同實現可使用具有不同數目的金屬層的不同基板。該基板可包括無芯基板、有芯基板，或埋線基板（ETS）。圖11A-圖11B圖示並描述製造基板的實例。
階段2圖示了在基板102之上形成至少一個焊柱互連160之後的狀態。可使用鍍敷製程來形成該至少一個焊柱互連160。該至少一個焊柱互連160可被耦合到來自複數個互連122的至少一個互連。注意，在一些實現中，當基板102在階段1處被提供時，該至少一個焊柱互連160可以與基板102一起被提供。在一些實現中，該至少一個焊柱互連160可被認為是基板102的一部分。
階段3圖示了在將整合元件104（例如，第一整合元件）耦合到基板102之後的狀態。整合元件104可經由複數個焊料互連140耦合到基板102。可使用焊料回流製程來將整合元件104耦合到基板102。
階段4圖示了在將整合元件106（例如，第二整合元件）耦合到整合元件104之後的狀態，以使得整合元件106的一部分（例如，180）懸垂在整合元件104之上。黏合劑可被用於將整合元件106耦合至整合元件104。例如，整合元件106的前側可以經由黏合劑被耦合到整合元件104的背側。整合元件106可以經由至少一個焊柱互連160耦合到基板102。焊料回流製程可被用於將整合元件106耦合到至少一個焊柱互連160，此舉可以包括使用焊料互連。
在一些實現中，整合元件106可以包括至少一個焊柱互連160。亦即，在一些實現中，該至少一個焊柱互連160可以在被耦合到基板102之前形成及/或耦合到整合元件106。在此類例子中，可能不需要形成至少一個焊柱互連160（在階段2）。焊料回流製程可被用於將（例如，整合元件106的）至少一個焊柱互連160耦合到基板102。在此類例子中，至少一個焊料互連可被耦合到至少一個焊柱互連160和來自複數個互連122的至少一個互連。不同實現可將不同的整合元件耦合到整合元件104及/或基板102。例如，整合元件406可被耦合到整合元件104。
如圖7B中圖示的，階段5圖示了在基板102和該等整合元件（例如，104、106）之上提供（例如，形成）包封層108之後的狀態。包封層108可以包封（諸）整合元件及/或元件。包封層108可包括模塑件、樹脂及/或環氧樹脂。壓縮模塑製程、轉移模塑製程，或液態模塑製程可被用以形成包封層108。包封層108可以是可光蝕刻的。包封層108可以是用於包封的構件。
階段6圖示了在將複數個焊料互連130耦合到基板102之後的狀態。焊料回流製程可被用來將複數個焊料互連130耦合到來自基板102的複數個互連122的互連。階段6可以圖示包括具有懸垂的堆疊式整合元件的封裝100的實例。 用於製造包括具有懸垂的堆疊式整合元件的封裝的示例性工序
在一些實現中，製造封裝包括若干程序。圖8A-圖8B圖示了用於提供或製造封裝的示例性工序。在一些實現中，圖8A-圖8B的工序可被用於提供或製造圖2的封裝200。然而，圖8A-圖8B的程序可被用來製造本案中所描述的任何封裝（例如，500）。
應當注意，圖8A-圖8B的工序可以組合一或多個階段以簡化及/或闡明用於提供或製造封裝的工序。在一些實現中，各程序的次序可被改變或修改。在一些實現中，一或多個程序可被替代或置換，而不會脫離本案的範疇。
如圖8A中所示，階段1圖示了在提供基板102之後的狀態。基板102包括至少一個介電層120、複數個互連122，以及阻焊層126。不同實現可使用具有不同數目的金屬層的不同基板。該基板可包括無芯基板、有芯基板，或埋線基板（ETS）。圖11A-圖11B圖示並描述了製造基板的實例。
階段2圖示了在基板102之上形成至少一個焊柱互連160之後的狀態。可使用鍍敷製程來形成該至少一個焊柱互連160。該至少一個焊柱互連160可被耦合到來自複數個互連122的至少一個互連。注意，在一些實現中，當基板102在階段1處被提供時，該至少一個焊柱互連160可以與基板102一起被提供。在一些實現中，至少一個焊柱互連160可被認為是基板102的一部分。
階段3圖示了在至少一個焊柱互連160之上形成至少一個焊料互連260之後的狀態。焊料回流製程可被用於將至少一個焊料互連260耦合到至少一個焊柱互連160。
階段4圖示了在將整合元件104（例如，第一整合元件）耦合到基板102之後的狀態。整合元件104可經由複數個焊料互連140被耦合到基板102。可使用焊料回流製程來將整合元件104耦合到基板102。
如圖8B中所示，階段5圖示了在將整合元件106（例如，第二整合元件）耦合到整合元件104之後的狀態，以使得整合元件106的一部分（例如，180）懸垂在整合元件104之上。黏合劑可被用於將整合元件106耦合至整合元件104。例如，整合元件106的前側可以經由黏合劑被耦合到整合元件104的背側。整合元件106可以經由該至少一個焊料互連260和該至少一個焊柱互連160被耦合到基板102。焊料回流製程可被用於經由該至少一個焊料互連260來將整合元件106耦合到至少一個焊柱互連160。不同實現可將不同的整合元件耦合到整合元件104及/或基板102。例如，整合元件406可被耦合到整合元件104。
階段6圖示了在基板102和整合元件之上提供（例如，形成）包封層108之後的狀態。包封層108可以包封（諸）整合元件及/或元件。包封層108可包括模塑件、樹脂及/或環氧樹脂。壓縮模塑製程、轉移模塑製程，或液態模塑製程可被用以形成包封層108。包封層108可以是可光蝕刻的。包封層108可以是用於包封的構件。
階段7圖示了在將複數個焊料互連130耦合到基板102之後的狀態。焊料回流製程可被用來將複數個焊料互連130耦合到來自基板102的複數個互連122的互連。階段7可以圖示包括具有懸垂的堆疊式整合元件的封裝200的實例。 用於製造包括具有懸垂的堆疊式整合元件的封裝的示例性工序
在一些實現中，製造封裝包括若干程序。圖9A-圖9B圖示了用於提供或製造封裝的示例性工序。在一些實現中，圖9A-圖9B的工序可被用於提供或製造圖3的封裝300。然而，圖9A-圖9B的程序可被用來製造本案中所描述的任何封裝（例如，600）。
應當注意，圖9A-圖9B的工序可以組合一或多個階段以簡化及/或闡明用於提供或製造封裝的工序。在一些實現中，各程序的次序可被改變或修改。在一些實現中，一或多個程序可被替代或置換，而不會脫離本案的範疇。
如圖9A中所示，階段1圖示了在提供基板102之後的狀態。基板102包括至少一個介電層120、複數個互連122，以及阻焊層126。不同實現可使用具有不同數目的金屬層的不同基板。該基板可包括無芯基板、有芯基板，或埋線基板（ETS）。圖11A-圖11B圖示並描述了製造基板的實例。
階段2圖示了在將整合元件104（例如，第一整合元件）耦合到基板102之後的狀態。整合元件104可經由複數個焊料互連140耦合到基板102。可使用焊料回流製程來將整合元件104耦合到基板102。
階段3圖示了在仲介體302被耦合到基板102之後的狀態。仲介體302可以經由至少一個焊料互連360被耦合到基板102。該至少一個焊料互連360可被耦合到來自複數個互連122的互連。焊料回流製程可被用於將仲介體302耦合到基板102。
階段4圖示了在仲介體302之上形成至少一個焊料互連260之後的狀態。焊料回流製程可被用於將至少一個焊料互連260耦合到仲介體302。
如圖9B中所示，階段5圖示了在將整合元件106（例如，第二整合元件）耦合到整合元件104之後的狀態，以使得整合元件106的一部分（例如，180）懸垂在整合元件104之上。黏合劑可被用於將整合元件106耦合至整合元件104。例如，整合元件106的前側可以經由黏合劑被耦合到整合元件104的背側。整合元件106可經由仲介體302被耦合到基板102。焊料回流製程可以用於經由至少一個焊料互連260將整合元件106耦合到仲介體302。不同實現可將不同的整合元件耦合到整合元件104及/或基板102。例如，整合元件406可被耦合到整合元件104。
階段6圖示了在基板102和整合元件之上提供（例如，形成）包封層108之後的狀態。包封層108可以包封（諸）整合元件及/或元件。包封層108可包括模塑件、樹脂及/或環氧樹脂。壓縮模塑製程、轉移模塑製程，或液態模塑製程可被用以形成包封層108。包封層108可以是可光蝕刻的。包封層108可以是用於包封的構件。
階段7圖示了在將複數個焊料互連130耦合到基板102之後的狀態。焊料回流製程可被用來將複數個焊料互連130耦合到來自基板102的複數個互連122的互連。階段7可以圖示包括具有懸垂的堆疊式整合元件的封裝300的實例。 用於製造包括具有懸垂的堆疊式整合元件的封裝的方法的示例性流程圖
在一些實現中，製造包括基板和具有懸垂的堆疊式整合元件的封裝包括若干程序。圖10圖示了用於提供或製造封裝的方法1000的示例性流程圖。在一些實現中，圖10的方法1000可被用來提供或製造本案中所描述的圖1的封裝100。然而，方法1000可被用以提供或製造本案中所描述的任何封裝（例如，200、300、400、500、600）。
應當注意，圖10的方法可以組合一或多個程序以便簡化及/或闡明用於提供或製造封裝的方法。在一些實現中，各程序的次序可被改變或修改。
該方法（在1005）提供基板（例如，102）。基板102可由供應商提供或被製造。可使用與圖11A-圖11B中所示的程序相似的程序來製造基板102。然而，不同實現可使用不同的程序來製造基板102。可被用來製造基板612的製程的實例包括半加成製程（SAP）和改良型半加成製程（mSAP）。基板102包括至少一個介電層120、複數個互連122，以及阻焊層126。基板102可包括埋線基板（ETS）。在一些實現中，至少一個介電層120可包括預浸層。在一些實現中，基板102可以包括至少一個焊柱互連（例如，160）。圖7A的階段1圖示和描述了提供基板的實例。
該方法（在1010）將至少一個整合元件（例如，第一整合元件）耦合到基板。例如，整合元件104被耦合到基板102的第一表面（例如，頂表面）。整合元件104可經由複數個焊料互連140被耦合到基板102。在一些實現中，整合元件104可經由複數個焊柱互連（未圖示）和複數個焊料互連140被耦合到基板102。焊料回流製程可以被用於經由複數個焊料互連140將整合元件104耦合至基板102。圖7A的階段2圖示且描述了將至少一個整合元件耦合到基板的實例。
該方法（在1015）將另一整合元件耦合到整合元件。例如，將整合元件106（例如，第二整合元件）耦合到整合元件104，以使得整合元件106的一部分（例如，180）懸垂在整合元件104之上。黏合劑可被用於將整合元件106耦合至整合元件104。例如，整合元件106的前側可以經由黏合劑被耦合到整合元件104的背側。整合元件106可包括至少一個焊柱互連160。整合元件106可以經由至少一個焊柱互連160被耦合到基板102。焊料回流製程可被用於將至少一個焊柱互連160耦合到基板102。在此類例子中，至少一個焊料互連可被耦合到至少一個焊柱互連160和來自複數個互連122的至少一個互連。注意，在將整合元件106耦合到基板102之前，至少一個焊柱互連160可以是基板102的一部分及/或整合元件106的一部分。圖7A的階段4圖示且描述了經由至少一個焊柱互連來耦合整合元件的實例。
在一些實現中，整合元件106可以經由該至少一個焊料互連260和該至少一個焊柱互連160被耦合到基板102。在一些實現中，該至少一個焊柱互連160可被認為是整合元件106的一部分。在一些實現中，至少一個焊柱互連160可被認為是基板102的一部分。焊料回流製程可被用於經由該至少一個焊料互連260來將整合元件106耦合到至少一個焊柱互連160。圖8B的階段5圖示且描述了經由至少一個焊柱互連和至少一個焊料互連來耦合整合元件的實例。
在一些實現中，整合元件106可經由仲介體302被耦合到基板102。焊料回流製程可以用於經由至少一個焊料互連260將整合元件106耦合到仲介體302。仲介體302可以經由焊料回流製程被耦合到基板102。圖9B的階段5圖示且描述了經由至少一個仲介體來耦合整合元件的實例。
該方法（在1020）在基板（例如，102）之上形成包封層（例如，108）。包封層108可被提供並且形成在基板102和整合元件（例如，104、106）之上。包封層108可以包封（諸）整合元件及/或元件。包封層108可包括模塑件、樹脂及/或環氧樹脂。壓縮模塑製程、轉移模塑製程，或液態模塑製程可被用以形成包封層108。包封層108可以是可光蝕刻的。包封層108可以是用於包封的構件。圖7B的階段5圖示和描述了形成包封層的實例。
該方法（在1025）將複數個焊料互連（例如，130）耦合到基板（例如，102）的第二表面。可將該複數個焊料互連130耦合到位於至少一個介電層120的第二表面之上的互連（例如，122）。可使用焊料回流製程來將複數個焊料互連130耦合到基板102。圖7B的階段6圖示且描述了將焊料互連耦合到基板的實例。
本案中所描述的封裝（例如，100）可以一次製造一個，或者可以一起製造（作為一或多個晶圓的一部分）並且隨後切單成個體封裝。 用於製造基板的示例性工序
在一些實現中，製造基板包括若干程序。圖11A-圖11B圖示了用於提供或製造基板的示例性工序。在一些實現中，圖11A-圖11B的工序可被用來提供或製造圖1的基板102。然而，圖11A-圖11B的程序可被用來製造本案中所描述的任何基板。
應當注意，圖11A-圖11B的工序可以組合一或多個階段以便簡化及/或闡明用於提供或製造基板的工序。在一些實現中，各程序的次序可被改變或修改。在一些實現中，一或多個程序可被替代或置換，而不會脫離本案的範疇。
如圖11A中所示，階段1圖示了在提供載體1100並在載體1100之上形成金屬層之後的狀態。該金屬層可被圖案化以形成互連1102。可使用鍍敷製程和蝕刻製程來形成該金屬層和互連。在一些實現中，載體1100可被提供有金屬層，該金屬層被圖案化以形成互連1102。
階段2圖示了在載體1100和互連1102之上形成介電層1120之後的狀態。沉積及/或層壓製程可被用來形成介電層1120。介電層1120可包括聚醯亞胺。然而，不同實現可以將不同材料用於介電層。
階段3圖示了在介電層1120中形成複數個腔1110之後的狀態。可使用蝕刻製程（例如，光刻製程）或鐳射製程來形成複數個腔1110。
階段4圖示了在介電層1120之中和之上（包括在複數個腔1110之中和之上）形成互連1112之後的狀態。例如，可形成通孔、焊盤及/或跡線。可使用鍍敷製程來形成互連。
階段5圖示了在介電層1120之上形成另一介電層1122之後的狀態。沉積及/或層壓製程可被用來形成介電層1122。介電層1122可以是與介電層1120相同的材料。然而，不同實現可以將不同材料用於介電層。
如圖11B中所示，階段6圖示了在介電層1122中形成複數個腔1130之後的狀態。可使用蝕刻製程或鐳射製程來形成腔1130。
階段7圖示了在介電層1122之中和之上（包括在複數個腔1130之中和之上）形成互連1114之後的狀態。例如，可形成通孔、焊盤及/或跡線。可使用鍍敷製程來形成互連。
注意，階段5至7可被反覆運算地重複以形成附加金屬層和附加介電層。互連1102、1112，及/或1114中的一些或全部可定義基板102的複數個互連122。介電層1120和1122可由至少一個介電層120表示。
階段8圖示了從介電層120解耦（例如，移除、磨掉）載體1100從而留下包括至少一個介電層120和複數個互連122的基板102之後的狀態。
階段9圖示了在基板102之上形成阻焊層124和阻焊層126之後的狀態。沉積製程可被用來形成阻焊層124和阻焊層126。在一些實現中，在至少一個介電層120之上可以不形成或形成一個阻焊層。
不同實現可使用不同製程來形成（諸）金屬層。在一些實現中，化學氣相沉積（CVD）製程及/或物理氣相沉積（PVD）製程用於形成（諸）金屬層。例如，可使用濺鍍製程、噴塗製程，及/或鍍敷製程來形成（諸）金屬層。 用於製造基板的方法的示例性流程圖
在一些實現中，製造基板包括若干程序。圖12圖示了用於提供或製造基板的方法1200的示例性流程圖。在一些實現中，圖12的方法1200可被用來提供或製造圖1的（諸）基板。例如，圖12的方法可被用來製造基板102。
應當注意，圖12的方法1200可組合一或多個程序以便簡化及/或闡明用於提供或製造基板的方法。在一些實現中，各程序的次序可被改變或修改。
該方法（在1205）提供載體1100。不同實現可將不同材料用於載體。載體可包括基板、玻璃、石英及/或載體帶。圖11A的階段1圖示和描述了所提供的載體的實例。
該方法（在1210）在載體1100之上形成金屬層。該金屬層可被圖案化以形成互連。可使用鍍敷製程來形成該金屬層和互連。在一些實現中，載體可包括金屬層。在載體之上的金屬層可被圖案化以形成互連（例如，1102）。圖11A的階段1圖示和描述了在載體之上形成的金屬層和互連的實例。
該方法（在1215）在載體1100和互連1102之上形成介電層1120。可使用沉積及/或層壓製程來形成介電層。介電層1120可包括聚醯亞胺。形成介電層亦可包括在介電層1120中形成複數個腔（例如，1110）。可使用蝕刻製程（例如，光刻）或鐳射製程來形成該複數個腔。圖11A的階段2-3圖示和描述了形成介電層並在該介電層中形成腔的實例。
該方法（在1220）在該介電層之中和之上形成互連。例如，可在介電層1120之中和之上形成互連1112。可使用鍍敷製程來形成互連。形成互連可包括在介電層之上及/或之中提供圖案化金屬層。形成互連亦可包括在介電層的腔中形成互連。圖11A的階段4圖示和描述了在介電層之中和之上形成互連的實例。
該方法（在1225）在介電層1120和互連之上形成介電層1122。可使用沉積及/或層壓製程來形成介電層。介電層1122可包括聚醯亞胺。形成介電層亦可包括在介電層1122中形成複數個腔（例如，1130）。可使用蝕刻製程或鐳射製程來形成該複數個腔。圖11A-圖11B的階段5-6圖示和描述了形成介電層並且在該介電層中形成腔的實例。
該方法（在1230）在該介電層之中及/或之上形成互連。例如，可形成互連1114。可使用鍍敷製程來形成互連。形成互連可包括在介電層之上和之中提供圖案化金屬層。形成互連亦可包括在介電層的腔中形成互連。圖11B的階段7圖示和描述了在介電層之中和之上形成互連的實例。
該方法可形成（諸）附加介電層和附加互連，如在1225和1230所描述的。
一旦形成（諸）所有介電層和附加互連，該方法就可從介電層1120解耦（例如，移除、磨掉）該載體（例如，1100），從而留下該基板。在一些實現中，該方法可在該基板之上形成一或多個阻焊層（例如，124、126）。
不同實現可使用不同製程來形成（諸）金屬層。在一些實現中，化學氣相沉積（CVD）製程及/或物理氣相沉積（PVD）製程用於形成（諸）金屬層。例如，可使用濺鍍製程、噴塗製程，及/或鍍敷製程來形成（諸）金屬層。 示例性電子設備
圖13圖示了可整合有前述元件、整合元件、積體電路（IC）封裝、積體電路（IC）元件、半導體元件、積體電路、晶粒、仲介體、封裝、層疊封裝（PoP）、系統級封裝（SiP），或晶片上系統（SoC）中的任一者的各種電子設備。例如，行動電話設備1302、膝上型電腦設備1304、固定位置終端設備1306、可穿戴設備1308，或機動交通工具1310可包括如本文中所描述的元件1300。元件1300可以是例如本文中所描述的元件及/或積體電路（IC）封裝中的任一者。圖13中所圖示的設備1302、1304、1306和1308以及交通工具1310僅僅是示例性的。其他電子設備亦能以元件1300為特徵，此類電子設備包括但不限於包括以下各項的設備（例如，電子設備）群組：行動設備、掌上型個人通訊系統（PCS）單元、可攜式資料單元（諸如個人數位助理）、啟用全球定位系統（GPS）的設備、導航設備、機上盒、音樂播放機、視訊播放機、娛樂單元、固定位置資料單元（諸如儀錶讀取裝備）、通訊設備、智慧型電話、平板電腦、電腦、可穿戴設備（例如，手錶、眼鏡）、物聯網路（IoT）設備、伺服器、路由器、機動交通工具（例如，自主交通工具）中實現的電子設備，或者儲存或取得資料或電腦指令的任何其他設備，或者其任何組合。
圖1-圖6、圖7A-圖7B、圖8A-圖8B、圖9A-圖9B、圖10、圖11A-圖11B及/或圖12-圖13中圖示的元件、程序、特徵及/或功能中的一者或多者可被重新安排及/或組合成單個元件、程序、特徵或功能，或可在若干元件、程序，或功能中實施。亦可添加附加元件、組件、程序，及/或功能而不會脫離本案。亦應當注意，圖1-圖6、圖7A-圖7B、圖8A-圖8B、圖9A-圖9B、圖10、圖11A-圖11B及/或圖12-圖13及其在本案中的對應描述不限於晶粒及/或IC。在一些實現中，圖1-圖6、圖7A-圖7B、圖8A-圖8B、圖9A-圖9B、圖10、圖11A-圖11B及/或圖12-圖13及其對應描述可被用來製造、建立、提供，及/或生產元件及/或整合元件。在一些實現中，元件可包括晶粒、整合元件、整合被動元件（IPD）、晶粒封裝、積體電路（IC）元件、元件封裝、積體電路（IC）封裝、晶圓、半導體元件、層疊封裝（PoP）元件、散熱元件及/或仲介體。
注意，本案中的附圖可以表示各種部件、元件、物件、裝置、封裝、整合元件、積體電路，及/或電晶體的實際表示及/或概念表示。在一些例子中，附圖可以不是按比例的。在一些例子中，為了清楚起見，並未圖示所有元件及/或部件。在一些例子中，附圖中的各個部件及/或元件的定位、位置、大小，及/或形狀可以是示例性的。在一些實現中，附圖中的各個元件及/或部件可以是可任選的。
措辭「示例性」在本文中用於表示「用作示例、實例，或說明」。本文中描述為「示例性」的任何實現或態樣不必被解釋為優於或勝過本案的其他態樣。同樣，術語「態樣」不要求本案的所有態樣皆包括所論述的特徵、優點或操作模式。術語「耦合」在本文中用於指兩個物件之間的直接或間接耦合（例如，機械耦合）。例如，若物件A實體地接觸物件B，且物件B接觸物件C，則物件A和C仍可被認為是彼此耦合的——即便物件A和C並非彼此直接實體接觸。耦合到另一物件的一個物件可被耦合到該物件的部分或該物件的全部。術語「電耦合」可表示兩個物件直接或間接耦合在一起，以使得電流（例如，信號、功率、接地）可以在兩個物件之間傳遞。電耦合的兩個物件在該兩個物件之間可以有或者可以沒有電流傳遞。術語「第一」、「第二」、「第三」和「第四」（及/或高於第四的任何事物）的使用是任意的。所描述的任何元件可以是第一元件、第二元件、第三元件或第四元件。例如，被稱為第二元件的元件可以是第一元件、第二元件、第三元件或第四元件。術語「包封」意指物件可以部分地包封或完全包封另一物件。術語「頂部」和「底部」是任意的。位於頂部的元件可以處在位於底部的元件之上。頂部元件可被視為底部元件，反之亦然。如本案所描述的，位於第二元件「之上」的第一元件可意味著第一元件位於第二元件上方或下方，此舉取決於底部或頂部被如何任意定義。在另一實例中，第一元件可位於第二元件的第一表面之上（例如，上方），而第三元件可位於第二元件的第二表面之上（例如，下方），其中第二表面與第一表面相對。進一步注意，如在本案中在一個元件位於另一元件之上的上下文中所使用的術語「之上」可被用來表示元件在另一元件上及/或在另一元件中（例如，在元件的表面上或被嵌入在元件中）。由此，例如，第一元件在第二元件之上可表示：（1）第一元件在第二元件之上，但是不直接接觸第二元件；（2）第一元件在第二元件上（例如，在第二元件的表面上）；及/或（3）第一元件在第二元件中（例如，嵌入在第二元件中）。位於第二元件「中」的第一元件可以部分地位於第二元件中或者完全位於第二元件中。如本案中所使用的術語「約「值X」」或「大致為值X」意味著在「值X」的百分之十以內。例如，約1或大致為1的值將意味著在0.9−1.1範圍中的值。
在一些實現中，互連是裝置或封裝中允許或促進兩個點、元件及/或組件之間的電連接的元件或組件。在一些實現中，互連可包括跡線、通孔、焊盤、柱、金屬化層、重分佈層，及/或凸塊下金屬化（UBM）層/互連。在一些實現中，互連可包括可被配置成為信號（例如，資料信號）、接地及/或功率提供電路徑的導電材料。互連可包括多於一個元件或組件。互連可以由一或多個互連來定義。互連可包括一或多個金屬層。互連可以是電路的一部分。不同實現可使用不同程序及/或工序來形成互連。在一些實現中，可使用化學氣相沉積（CVD）製程、物理氣相沉積（PVD）製程、濺鍍製程、噴塗，及/或鍍敷製程來形成互連。
亦應注意，本文中所包含的各種揭示可以作為被圖示為流程圖、流程示意圖、結構圖或方塊圖的程序來描述。儘管流程圖可以將操作描述為順序程序，但很多操作可以並行地或併發地執行。另外，可以重新排列操作的次序。程序在其操作完成時終止。
下文中描述了進一步實例以促進對本案的理解。
態樣1：一種封裝，包括：基板；耦合到該基板的第一整合元件；及耦合到第一整合元件的第二整合元件。第二整合元件的一部分懸垂在第一整合元件之上。第二整合元件被配置成耦合到基板。第二整合元件包括前側和背側。第二整合元件的前側面對基板。
態樣2：如態樣1的封裝，其中第二整合元件經由至少一個焊柱互連耦合到基板。
態樣3：如態樣1的封裝，其中第二整合元件經由仲介體和至少一個焊料互連耦合到基板。
態樣4：如態樣3的封裝，其中仲介體包括介電層和至少一個仲介體互連。
態樣5：如態樣3至4的封裝，其中仲介體位於基板與第二整合元件的懸垂在第一整合元件之上的部分之間。
態樣6：如態樣1至5的封裝，其中第二整合元件經由黏合劑耦合到第一整合元件。
態樣7：如態樣1至6的封裝，其中第一整合元件包括第一前側和第一背側，並且其中第二整合元件的前側面對第一整合元件的第一背側。
態樣8：如態樣1至7的封裝，其中第一整合元件經由複數個焊料互連耦合至基板。
態樣9：如態樣1至8的封裝，進一步包括耦合到第一整合元件的第三整合元件，其中第三整合元件的一部分懸垂在第一整合元件之上，並且其中第三整合元件被配置成耦合到基板。
態樣10：如態樣9的封裝，其中第三整合元件經由至少一個焊柱互連、至少一個焊料互連，及/或仲介體耦合到基板。
態樣11：一種裝置，包括：基板；耦合到基板的第一整合元件；及耦合到第一整合元件的第二整合元件。第二整合元件的一部分懸垂在第一整合元件之上。第二整合元件被配置成耦合到基板。第二整合元件包括前側和背側。第二整合元件的前側面對基板。
態樣12：如態樣11的裝置，其中：第二整合元件經由至少一個焊柱互連、至少一個焊料互連，及/或仲介體耦合到基板。
態樣13：如態樣12的裝置，其中：仲介體包括介電層和至少一個仲介體互連。
態樣14：如態樣12到13的裝置，其中仲介體位於基板與第二整合元件的懸垂在第一整合元件之上的部分之間。
態樣15：如態樣11到14的裝置，其中第二整合元件經由黏合劑耦合到第一整合元件。
態樣16：如態樣11到15的裝置，其中第一整合元件包括第一前側和第一背側，並且其中第二整合元件的前側面對第一整合元件的第一背側。
態樣17：如態樣11到16的裝置，其中第一整合元件經由複數個焊料互連耦合至基板。
態樣18：如態樣11至17的裝置，進一步包括耦合到第一整合元件的第三整合元件，其中第三整合元件的一部分懸垂在第一整合元件之上，並且其中第三整合元件被配置成耦合到基板。
態樣19：如態樣18的裝置，其中：第三整合元件經由至少一個焊柱互連、至少一個焊料互連，及/或仲介體耦合到基板。
態樣20：如態樣11至19的裝置，其中該裝置包括從包括以下各項的群組中選擇的設備：音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板電腦、電腦、可穿戴設備、膝上型電腦、伺服器、物聯網路（IoT）設備，以及機動交通工具中的設備。
態樣21：一種用於製造封裝的方法。該方法提供基板。該方法將第一整合元件耦合到該基板。該方法將第二整合元件耦合到第一整合元件，以使得第二整合元件的一部分懸垂在第一整合元件之上。第二整合元件被配置成耦合到基板。第二整合元件包括前側和背側。第二整合元件的前側面對基板。
態樣22：如態樣21的方法，其中第二整合元件經由至少一個焊柱互連、至少一個焊料互連，及/或仲介體耦合到基板。
態樣23：如態樣21到22的方法，其中第二整合元件經由黏合劑耦合到第一整合元件。
態樣24：如態樣21到23的方法，其中進一步包括在基板之上形成包封層。
態樣25：如態樣21至24的方法，進一步包括以下步驟：將第三整合元件耦合到第一整合元件，其中第三整合元件的一部分懸垂在第一整合元件之上，並且其中第三整合元件被配置成耦合到基板。
態樣26：如態樣25的方法，其中第三整合元件經由至少一個焊柱互連、至少一個焊料互連，及/或仲介體耦合到基板。
本文中所描述的本案的各種特徵可實現於不同系統中而不會脫離本案。應當注意，本案的以上各態樣僅是實例，且不應被解釋成限定本案。對本案的各態樣的描述意欲是說明性的，而非限定所附請求項的範疇。由此，本案的教示可以現成地應用於其他類型的裝置，並且許多替換、修改和變形對於熟習此項技術者將是顯而易見的。
1:階段 2:階段 3:階段 4:階段 5:階段 6:階段 7:階段 8:階段 9:階段 100:封裝 102:基板 104:整合元件 106:整合元件 108:包封層 120:介電層 122:互連 124:阻焊層 126:阻焊層 130:焊料互連 140:焊料互連 160:焊柱互連 180:一部分 200:封裝 260:焊料互連 300:封裝 302:仲介體 320:介電層 322:互連 360:焊料互連 400:封裝 406:整合元件 460:焊柱互連 480:一部分 500:封裝 560:焊料互連 600:封裝 602:仲介體 620:介電層 622:互連 660:焊料互連 670:焊料互連 1000:方法 1005:步驟 1010:步驟 1015:步驟 1020:步驟 1025:步驟 1100:載體 1102:互連 1110:腔 1112:互連 1114:互連 1120:介電層 1122:介電層 1130:腔 1200:方法 1205:步驟 1210:步驟 1215:步驟 1220:步驟 1225:步驟 1230:步驟 1300:元件 1302:行動電話設備 1304:膝上型電腦設備 1306:固定位置終端設備 1308:可穿戴設備 1310:機動交通工具 Y:軸 Z:軸
在結合附圖理解下文闡述的詳細描述時，各種特徵、本質和優點會變得明顯，在附圖中，相像的元件符號貫穿始終作相應標識。
圖1圖示了包括具有懸垂的堆疊式整合元件的封裝的橫截面剖面視圖。
圖2圖示了包括具有懸垂的堆疊式整合元件的封裝的橫截面剖面視圖。
圖3圖示了包括具有懸垂的堆疊式整合元件的封裝的橫截面剖面視圖。
圖4圖示了包括具有懸垂的堆疊式整合元件的封裝的橫截面剖面視圖。
圖5圖示了包括具有懸垂的堆疊式整合元件的封裝的橫截面剖面視圖。
圖6圖示了包括具有懸垂的堆疊式整合元件的封裝的橫截面剖面視圖。
圖7A-圖7B圖示了用於製造具有含有懸垂的堆疊式整合元件的封裝的示例性工序。
圖8A-圖8B圖示了用於製造具有含有懸垂的堆疊式整合元件的封裝的示例性工序。
圖9A-圖9B圖示了用於製造具有含有懸垂的堆疊式整合元件的封裝的示例性工序。
圖10圖示了用於製造具有含有懸垂的堆疊式整合元件的封裝的方法的示例性流程圖。
圖11A-圖11B圖示了用於製造基板的示例性工序。
圖12圖示了用於製造基板的方法的示例性流程圖。
圖13圖示了可整合本文中所描述的晶粒、電子電路、整合元件、整合被動元件（IPD）、被動元件、封裝，及/或元件封裝的各種電子設備。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:封裝
102:基板
104:整合元件
106:整合元件
108:包封層
120:介電層
122:互連
126:阻焊層
130:焊料互連
140:焊料互連
160:焊柱互連
180:一部分

Claims (26)

  1. 一種封裝，包括： 一基板； 耦合到該基板的一第一整合元件；及 耦合到該第一整合元件的一第二整合元件， 其中該第二整合元件的一部分懸垂在該第一整合元件之上， 其中該第二整合元件被配置成耦合到該基板， 其中該第二整合元件包括一前側和一背側，並且 其中該第二整合元件的該前側面對該基板。
  2. 如請求項1之封裝，其中該第二整合元件經由至少一個焊柱互連耦合到該基板。
  3. 如請求項1之封裝，其中該第二整合元件經由一仲介體和至少一個焊料互連耦合到該基板。
  4. 如請求項3之封裝，其中該仲介體包括一介電層和至少一個仲介體互連。
  5. 如請求項3之封裝，其中該仲介體位於該基板與該第二整合元件的懸垂在該第一整合元件之上的該部分之間。
  6. 如請求項1之封裝，其中該第二整合元件經由一黏合劑耦合到該第一整合元件。
  7. 如請求項1之封裝， 其中該第一整合元件包括一第一前側和一第一背側，並且 其中該第二整合元件的該前側面對該第一整合元件的該第一背側。
  8. 如請求項1之封裝，其中該第一整合元件經由複數個焊料互連耦合到該基板。
  9. 如請求項1之封裝，進一步包括耦合到該第一整合元件的一第三整合元件， 其中該第三整合元件的一部分懸垂在該第一整合元件之上，並且 其中該第三整合元件被配置成耦合到該基板。
  10. 如請求項9之封裝，其中該第三整合元件經由至少一個焊柱互連、至少一個焊料互連，及/或一仲介體耦合到該基板。
  11. 一種裝置，包括： 一基板； 耦合到該基板的一第一整合元件；及 耦合到該第一整合元件的一第二整合元件， 其中該第二整合元件的一部分懸垂在該第一整合元件之上， 其中該第二整合元件被配置成耦合到該基板， 其中該第二整合元件包括一前側和一背側，並且 其中該第二整合元件的該前側面對該基板。
  12. 如請求項11之裝置，其中該第二整合元件經由至少一個焊柱互連、至少一個焊料互連，及/或一仲介體耦合到該基板。
  13. 如請求項12之裝置，其中該仲介體包括一介電層和至少一個仲介體互連。
  14. 如請求項12之裝置，其中該仲介體位於該基板與該第二整合元件的懸垂在該第一整合元件之上的該部分之間。
  15. 如請求項11之裝置，其中該第二整合元件經由一黏合劑耦合到該第一整合元件。
  16. 如請求項11之裝置， 其中該第一整合元件包括一第一前側和一第一背側，並且 其中該第二整合元件的該前側面對該第一整合元件的該第一背側。
  17. 如請求項11之裝置，其中該第一整合元件經由複數個焊料互連耦合到該基板。
  18. 如請求項11之裝置，進一步包括耦合到該第一整合元件的一第三整合元件， 其中該第三整合元件的一部分懸垂在該第一整合元件之上，並且 其中該第三整合元件被配置成耦合到該基板。
  19. 如請求項18之裝置，其中該第三整合元件經由至少一個焊柱互連、至少一個焊料互連，及/或一仲介體耦合到該基板。
  20. 如請求項11之裝置，其中該裝置包括從包括以下各項的一群組中選擇的一設備：一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦、一電腦、一可穿戴設備、一膝上型電腦、一伺服器、一物聯網路（IoT）設備，以及一機動交通工具中的一設備。
  21. 一種用於製造一封裝的方法，包括以下步驟： 提供一基板； 將一第一整合元件耦合到該基板；及 將一第二整合元件耦合到該第一整合元件，以使得該第二整合元件的一部分懸垂在該第一整合元件之上， 其中該第二整合元件被配置成耦合到該基板， 其中該第二整合元件包括一前側和一背側，並且 其中該第二整合元件的該前側面對該基板。
  22. 如請求項21之方法，其中該第二整合元件經由至少一個焊柱互連、至少一個焊料互連，及/或一仲介體來耦合到該基板。
  23. 如請求項21之方法，其中該第二整合元件經由一黏合劑耦合到該第一整合元件。
  24. 如請求項21之方法，進一步包括以下步驟：在該基板之上形成一包封層。
  25. 如請求項21之方法，進一步包括以下步驟：將一第三整合元件耦合到該第一整合元件， 其中該第三整合元件的一部分懸垂在該第一整合元件之上，並且 其中該第三整合元件被配置成耦合到該基板。
  26. 如請求項25之方法，其中該第三整合元件經由至少一個焊柱互連、至少一個焊料互連，及/或一仲介體耦合到該基板。
TW111121614A 2021-07-14 2022-06-10 包括具有懸垂的堆疊式整合元件的封裝 TW202341376A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/375,931 2021-07-14
US17/375,931 US20230019333A1 (en) 2021-07-14 2021-07-14 Package comprising stacked integrated devices with overhang

Publications (1)

Publication Number Publication Date
TW202341376A true TW202341376A (zh) 2023-10-16

Family

ID=82492810

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111121614A TW202341376A (zh) 2021-07-14 2022-06-10 包括具有懸垂的堆疊式整合元件的封裝

Country Status (7)

Country Link
US (1) US20230019333A1 (zh)
EP (1) EP4371155A1 (zh)
JP (1) JP2024524523A (zh)
KR (1) KR20240026484A (zh)
CN (1) CN117678067A (zh)
TW (1) TW202341376A (zh)
WO (1) WO2023287528A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8169058B2 (en) * 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
US9449941B2 (en) * 2011-07-07 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Connecting function chips to a package to form package-on-package
US9312198B2 (en) * 2013-03-15 2016-04-12 Intel Deutschland Gmbh Chip package-in-package and method thereof
US10032722B2 (en) * 2016-05-31 2018-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structure having am antenna pattern and manufacturing method thereof
US20200006305A1 (en) * 2018-06-28 2020-01-02 Intel Corporation Integrated heterogenous power management circuitries
US11581287B2 (en) * 2018-06-29 2023-02-14 Intel Corporation Chip scale thin 3D die stacked package
TWI810380B (zh) * 2019-02-22 2023-08-01 南韓商愛思開海力士有限公司 包括橋接晶粒的系統級封裝件
US11139249B2 (en) * 2019-04-01 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of forming the same

Also Published As

Publication number Publication date
EP4371155A1 (en) 2024-05-22
WO2023287528A1 (en) 2023-01-19
US20230019333A1 (en) 2023-01-19
JP2024524523A (ja) 2024-07-05
KR20240026484A (ko) 2024-02-28
CN117678067A (zh) 2024-03-08

Similar Documents

Publication Publication Date Title
US11502049B2 (en) Package comprising multi-level vertically stacked redistribution portions
US11201127B2 (en) Device comprising contact to contact coupling of packages
TW202232694A (zh) 具有包括與基板的表面對準的表面互連的基板的封裝
US20210175178A1 (en) Package comprising a double-sided redistribution portion
TW202201687A (zh) 包含基板與耦接至基板的高密度互連結構之封裝
TW202203407A (zh) 包括具有在阻焊層之上的互連佈線的基板的封裝
TW202238870A (zh) 具有包括層疊焊盤互連的基板的封裝
TW202240831A (zh) 用於功率分配網路（ｐｄｎ）效能提升的在基板之間包括被動元件的封裝
US20240055356A1 (en) Package comprising integrated devices and bridge coupling top sides of integrated devices
TW202249194A (zh) 包括經由橋耦合的整合裝置的封裝
TW202341376A (zh) 包括具有懸垂的堆疊式整合元件的封裝
TW202316618A (zh) 包括基板和多電容整合被動裝置的封裝
TW202234633A (zh) 具有包括周邊互連的基板的封裝
TW202407908A (zh) 包括整合裝置和耦合至第二金屬化部分的第一金屬化部分的封裝
TW202347656A (zh) 包括位於金屬化部分之間的互連晶粒的封裝
TW202329366A (zh) 包括具有高密度互連的基板的封裝
US20200365651A1 (en) Device comprising subtrate and die with frame
WO2024064463A1 (en) Package comprising a substrate having dielectric layers of differing materials
TW202349592A (zh) 包括具有被配置用於背側配電網的橋的基板的封裝
TW202347655A (zh) 包括位於襯底之間的互連晶粒的封裝
TW202401690A (zh) 包括基板和配置用於高密度互連的互連晶粒的封裝
TW202315032A (zh) 包括具有耦接到跡線互連的通孔互連的基板的封裝
TW202308094A (zh) 包括具有遮罩件的塊狀裝置的封裝
TW202301597A (zh) 包括經由金屬化層耦合的各整合裝置的封裝
TW202312401A (zh) 包括具有包含凸部的焊盤互連的基板的封裝