KR20240035464A - 차폐체를 갖는 블록 디바이스를 포함하는 패키지 - Google Patents

차폐체를 갖는 블록 디바이스를 포함하는 패키지 Download PDF

Info

Publication number
KR20240035464A
KR20240035464A KR1020247001301A KR20247001301A KR20240035464A KR 20240035464 A KR20240035464 A KR 20240035464A KR 1020247001301 A KR1020247001301 A KR 1020247001301A KR 20247001301 A KR20247001301 A KR 20247001301A KR 20240035464 A KR20240035464 A KR 20240035464A
Authority
KR
South Korea
Prior art keywords
metal layer
block
substrate
electrical component
block device
Prior art date
Application number
KR1020247001301A
Other languages
English (en)
Inventor
아니루드 바트
제이 스코트 살몬
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20240035464A publication Critical patent/KR20240035464A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/0032—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields having multiple parts, e.g. frames mating with lids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

기판, 기판에 결합된 제1 집적 디바이스, 기판에 결합된 제1 블록 디바이스, 제1 집적 디바이스 및 제1 블록 디바이스를 캡슐화하는 제2 캡슐화 층을 포함하는 패키지가 제공된다. 제1 블록 디바이스는 제1 전기적인 컴포넌트, 제2 전기적인 컴포넌트, 제1 전기적인 컴포넌트 및 제2 전기적인 컴포넌트를 적어도 부분적으로 캡슐화하는 제1 캡슐화 층 및 제1 캡슐화 층에 결합된 제1 금속 층을 포함한다.

Description

차폐체를 갖는 블록 디바이스를 포함하는 패키지
[0001] 본 출원은 2021년 7월 22일에 미국 특허청에 출원된 정규 출원 일련 번호 제17/383,241호에 대한 우선권 및 이익을 주장하며, 이의 전체 내용은 전체적으로 아래에 완전히 제시된 것처럼 그리고 모든 적용 가능한 목적들을 위해 본 명세서에 참조로 포함된다.
[0002] 다양한 특징들은 집적 디바이스(integrated device)들을 갖는 패키지(package)들에 관한 것이다.
[0003] 패키지는 기판과 집적 디바이스들을 포함할 수 있다. 이러한 컴포넌트들은 함께 결합되어 다양한 전기적인 기능들을 수행할 수 있는 패키지를 제공한다. 전자기 간섭(Electromagnetic interference)(EMI)은 컴포넌트들과 패키지의 전반적인 성능에 영향을 미칠 수 있다. 더 나은 성능의 패키지들을 제공하고 패키지 내부 및 주위의 EMI의 영향을 감소시키기 위한 지속적인 요구가 존재한다.
[0004] 다양한 특징들은 집적 디바이스들을 갖는 패키지들에 관한 것이다.
[0005] 일 예는 기판, 기판에 결합된 제1 집적 디바이스(integrated device), 기판에 결합된 제1 블록 디바이스(block device), 제1 집적 디바이스 및 제1 블록 디바이스를 적어도 부분적으로 캡슐화하는 제2 캡슐화 층(encapsulation layer)을 포함하는 패키지(package)를 제공한다. 제1 블록 디바이스는 제1 전기적인 컴포넌트, 제2 전기적인 컴포넌트, 제1 전기적인 컴포넌트 및 제2 전기적인 컴포넌트를 캡슐화하는 제1 캡슐화 층 및 제1 캡슐화 층에 결합된 제1 금속 층을 포함한다.
[0006] 다른 예는 기판, 기판에 결합된 제1 집적 디바이스, 기판에 결합된 제1 블록 디바이스, 제1 집적 디바이스 및 제1 블록 디바이스를 적어도 부분적으로 캡슐화하도록 구성된 제2 캡슐화를 위한 수단을 포함하는 장치를 제공한다. 제1 블록 디바이스는 제1 전기적인 컴포넌트, 제2 전기적인 컴포넌트, 제1 전기적인 컴포넌트 및 제2 전기적인 컴포넌트를 캡슐화하도록 구성된 제1 캡슐화를 위한 수단, 및 제1 캡슐화를 위한 수단에 결합된 제1 금속 층을 포함한다.
[0007] 다른 예는 패키지를 제조하기 위한 방법을 제공한다. 방법은 기판을 제공한다. 방법은 기판에 제1 집적 디바이스를 결합한다. 방법은 기판에 제1 블록 디바이스를 결합한다. 제1 블록 디바이스는 제1 전기적인 컴포넌트, 제2 전기적인 컴포넌트, 제1 전기적인 컴포넌트 및 제2 전기적인 컴포넌트를 캡슐화하는 제1 캡슐화 층, 및 제1 캡슐화 층에 결합된 제1 금속 층을 포함한다. 방법은 제1 집적 디바이스 및 제1 블록 디바이스를 적어도 부분적으로 캡슐화하는 제2 캡슐화 층을 형성한다.
[0008] 다양한 특징들, 특성 및 장점들은 유사한 참조 문자들이 전체에 걸쳐 상응하게 식별되는 도면들과 함께 취해질 때 아래에 제시된 상세한 설명으로부터 명백해질 수 있다.
[0009] 도 1은 차폐체를 갖는 적어도 하나의 블록 디바이스를 포함하는 패키지의 단면 프로파일도(profile view)를 예시한다.
[0010] 도 2는 차폐체를 갖는 적어도 하나의 블록 디바이스를 포함하는 패키지의 평면 단면도를 예시한다.
[0011] 도 3은 차폐체를 갖는 블록 디바이스의 측단면 프로파일도를 예시한다.
[0012] 도 4는 차폐체를 갖는 블록 디바이스의 또 다른 측단면 프로파일도를 예시한다.
[0013] 도 5는 차폐체를 갖는 블록 디바이스의 저면도를 예시한다.
[0014] 도 6은 차폐체를 갖는 블록 디바이스의 평면도를 예시한다.
[0015] 도 7은 차폐체와 블록 기판을 갖는 블록 디바이스의 측단면 프로파일도를 예시한다.
[0016] 도 8은 차폐체와 블록 기판을 갖는 블록 디바이스의 다른 측단면 프로파일도를 예시한다.
[0017] 도 9는 차폐체와 블록 기판을 갖는 블록 디바이스의 저면도를 예시한다.
[0018] 도 10은 차폐체와 블록 기판을 갖는 블록 디바이스의 평면도를 예시한다.
[0019] 도 11은 차폐체를 갖는 블록 디바이스의 측단면 프로파일도를 예시한다.
[0020] 도 12는 차폐체를 갖는 블록 디바이스의 다른 측단면 프로파일도를 예시한다.
[0021] 도 13은 차폐체를 갖는 블록 디바이스의 저면도를 예시한다.
[0022] 도 14는 차폐체를 갖는 블록 디바이스의 평면도를 예시한다.
[0023] 도 15a 및 도 15b는 적어도 하나의 블록 디바이스와 차폐체를 포함하는 패키지를 제조하기 위한 예시적인 순서를 예시한다.
[0024] 도 16은 적어도 하나의 블록 디바이스 및 차폐체를 포함하는 패키지를 제조하기 위한 예시적인 순서를 예시한다.
[0025] 도 17a 및 도 17b는 차폐체를 갖는 블록 디바이스를 제조하기 위한 예시적인 순서를 예시한다.
[0026] 도 18a 내지 도 18c는 블록 디바이스, 블록 기판 및 차폐체를 제조하기 위한 예시적인 순서를 예시한다.
[0027] 도 19는 차폐체를 갖는 블록 디바이스를 제조하기 위한 방법의 예시적인 흐름도를 예시한다.
[0028] 도 20a 및 도 20b는 기판을 제조하기 위한 예시적인 순서를 예시한다.
[0029] 도 21은 기판을 제조하기 위한 방법의 예시적인 흐름도를 예시한다.
[0030] 도 22는 본 명세서에 설명된 다이, 전자 회로, 집적 디바이스, 집적 수동 디바이스(IPD), 수동 컴포넌트, 패키지 및/또는 디바이스 패키지를 통합할 수 있는 다양한 전자 디바이스들을 예시한다.
[0031] 후속하는 설명에서, 개시내용의 다양한 양태들에 대한 철저한 이해를 제공하기 위해 구체적인 세부 사항들이 제공된다. 그러나, 해당 기술 분야의 숙련자는 이러한 구체적인 세부 사항들 없이 양태들이 실시될 수 있다는 것을 이해할 것이다. 예를 들어, 불필요한 세부 사항으로 양태들을 모호하게 하는 것을 피하기 위해 회로들이 블록 다이어그램(block diagram)들로 도시될 수 있다. 다른 경우들에서, 개시내용의 양태들을 모호하게 하지 않기 위해 잘 알려진 회로들, 구조들 및 기술들은 자세히 도시되지 않을 수 있다.
[0032] 본 개시내용은 기판, 기판에 결합된 제1 집적 디바이스, 기판에 결합된 제1 블록 디바이스, 제1 집적 디바이스 및 제1 블록 디바이스를 적어도 부분적으로 캡슐화하는 제2 캡슐화 층을 포함하는 패키지를 설명한다. 제1 블록 디바이스는 제1 전기적인 컴포넌트(예컨대, 제1 전기적인 디바이스), 제2 전기적인 컴포넌트(예컨대, 제2 전기적인 디바이스), 제1 전기적인 컴포넌트와 제2 전기적인 컴포넌트를 캡슐화하는 제1 캡슐화 층, 및 제1 캡슐화 층에 결합된 제1 금속 층을 포함하고, 제1 금속 층은 제1 블록 디바이스를 위한 차폐체(예컨대, 전자기 간섭(EMI) 차폐체)로서 구성된다. 전기적인 컴포넌트들(예컨대, 전기적인 디바이스)의 예들은 수동 컴포넌트(예컨대, 커패시터) 및/또는 집적 디바이스(예컨대, 반도체 다이)를 포함한다. 차폐체를 갖는 블록 디바이스들을 사용하는 것은 패키지의 블록 디바이스들 및/또는 다른 컴포넌트들(예컨대, 제1 집적 디바이스)을 위한 차폐를 제공하는 것을 돕는다. 예를 들어, 제1 블록 디바이스를 위한 차폐체는 제1 집적 디바이스를 위한 차폐체로서 구성될 수 있어, 제1 블록 디바이스를 통과하는 전류가 패키지의 제1 집적 디바이스를 통과하는 전류와 간섭하는 것을 방지하는 것을 도울 수 있고, 그리고/또는 패키지의 제1 집적 디바이스를 통과하는 전류가 제1 블록 디바이스를 통과하는 전류와 간섭하는 것을 방지하는 것을 도울 수 있다. 또한, 패키지의 구성은, 여전히 향상된 패키지 성능을 제공하면서도 패키지의 크기 및/또는 설치 공간(footprint)을 감소시키는 것을 도울 수 있다.
블록 디바이스와 차폐체를 포함하는 예시적인 패키지
[0033] 도 1은 전자기 간섭(EMI) 차폐체를 갖는 적어도 하나의 블록 디바이스를 포함하는 패키지(100)의 단면 프로파일도를 예시한다. 패키지(100)는 기판(102), 집적 디바이스(104), 블록 디바이스(105), 블록 디바이스(107), 캡슐화 층(108) 및 금속 층(109)을 포함한다. 블록 디바이스(105) 및/또는 블록 디바이스(107)는 차폐된 블록 디바이스들의 예들일 수 있다.
[0034] 기판(102)은 적어도 하나의 유전체 층(120), 복수의 인터커넥트들(122) 및 솔더 레지스트 층(126)을 포함한다. 기판(102)은 제1 표면(예컨대, 상부 표면) 및 제2 표면(예컨대, 하부 표면)을 포함할 수 있다. 복수의 솔더 인터커넥트들(130)이 기판(102)에 결합될 수 있다. 예를 들어, 복수의 솔더 인터커넥트들(130)은 복수의 인터커넥트들(122)에 결합될 수 있다.
[0035] 집적 디바이스(104)는 복수의 솔더 인터커넥트들(140)을 통해 기판(102)의 제1 표면에 결합된다. 블록 디바이스(105)는 제1 블록 디바이스일 수 있다. 블록 디바이스(105)는 복수의 솔더 인터커넥트들(151) 및/또는 복수의 솔더 인터커넥트들(153)을 통해 기판(102)의 제1 표면에 결합된다. 블록 디바이스(105)는 복수의 솔더 인터커넥트들(151) 및/또는 복수의 솔더 인터커넥트들(153)을 통해 복수의 인터커넥트들(122)에 결합된다. 블록 디바이스(107)는 제2 블록 디바이스일 수 있다. 블록 디바이스(107)는 복수의 솔더 인터커넥트들(178)을 통해 기판(102)의 제1 표면에 결합된다. 블록 디바이스(107)는 복수의 솔더 인터커넥트들(178)을 통해 복수의 인터커넥트들(122)에 결합된다.
[0036] 캡슐화 층(108)은 제2 캡슐화 층일 수 있다. 캡슐화 층(108)은 집적 디바이스(104), 블록 디바이스(105), 블록 디바이스(107) 및/또는 기판(102) 위에 및/또는 주위에 위치될 수 있다. 캡슐화 층(108)은 집적 디바이스(104), 블록 디바이스(105) 및 블록 디바이스(107)를 적어도 부분적으로 캡슐화할 수 있다. 캡슐화 층(108)은 몰드(mold), 수지 및/또는 에폭시(epoxy)를 포함할 수 있다. 캡슐화 층(108)은 캡슐화를 위한 수단(예컨대, 제2 캡슐화를 위한 수단)일 수 있다. 캡슐화 층(108)은 압축 및 트랜스퍼 몰딩 공정(compression and transfer molding process), 시트 몰딩 공정(sheet molding process), 또는 액체 성형 공정(liquid molding process)을 사용하여 제공될 수 있다.
[0037] 금속 층(109)은 제2 금속 층일 수 있다. 금속 층(109)은 캡슐화 층(108)의 외부 표면에 위치되고 결합된다. 예를 들어, 금속 층(109)은 캡슐화 층(108)의 외부 표면의 상부 부분 및/또는 측부 부분 위에 위치될 수 있다. 금속 층(109)은 기판(102)의 측부 부분 위에 위치될 수 있다. 금속 층(109)은 하나 이상의 금속 층들을 포함할 수 있다. 아래에 추가로 설명되는 바와 같이, 금속 층(109)은 블록 디바이스(105)의 금속 층 및/또는 블록 디바이스(107)의 금속 층에 결합될 수 있다. 금속 층(109)은 접지(ground)에 결합되도록 구성될 수 있다. 금속 층(109)은 패키지(100)를 위한 EMI 차폐체(예컨대, EMI 차폐를 위한 수단)로서 구성될 수 있다. 예를 들어, 금속 층(109)은 패키지(100)에 대한 컨포멀 차폐체(conformal shield)로서 구성될 수 있다. 금속 층(109)은 패키지(100) 외부의 신호들이 패키지(100) 내부를 이동하는 전류들 및/또는 신호들과 간섭하는 것을 방지하는 것을 도울 수 있다.
[0038] 블록 디바이스(105)는 적어도 2 개의 전기적인 컴포넌트들(예컨대, 적어도 2 개의 전기적인 디바이스들)을 포함한다. 블록 디바이스(107)는 적어도 2 개의 전기적인 컴포넌트들(예컨대, 적어도 2 개의 전기적인 디바이스들)을 포함한다. 전기적인 컴포넌트들(예컨대, 전기적인 디바이스들)의 예들은 수동 컴포넌트(예컨대, 커패시터) 및/또는 집적 디바이스(예컨대, 반도체 다이)를 포함한다.
[0039] 블록 디바이스(105)는 수동 컴포넌트(150)(예컨대, 제1 커패시터), 수동 컴포넌트(152)(예컨대, 제2 커패시터), 캡슐화 층(154) 및 금속 층(156)을 포함한다. 수동 컴포넌트(150)는 제1 전기적인 컴포넌트의 예일 수 있다. 수동 컴포넌트(152)는 제2 전기적인 컴포넌트의 예일 수 있다. 캡슐화 층(154)은 수동 컴포넌트(150)와 수동 컴포넌트(152)를 캡슐화할 수 있다. 캡슐화 층(154)은 제1 캡슐화 층일 수 있다. 캡슐화 층(154)은 몰드, 수지 및/또는 에폭시를 포함할 수 있다. 캡슐화 층(154)은 캡슐화를 위한 수단(예컨대, 제1 캡슐화를 위한 수단)일 수 있다.
[0040] 금속 층(156)은 캡슐화 층(154)에 결합될 수 있다. 금속 층(156)은 블록 디바이스(105)의 측부 표면에 결합될 수 있다. 금속 층(156)은 제1 금속 층일 수 있다. 금속 층(156)은 접지에 결합되도록 구성될 수 있다. 금속 층(156)은 블록 디바이스(105)를 위한 EMI 차폐체(예컨대, EMI 차폐를 위한 수단)로서 구성될 수 있다. 금속 층(156)은 패키지(100)를 위한 EMI 차폐체로서 구성될 수 있다. 금속 층(156)은 수동 컴포넌트(150) 및/또는 수동 컴포넌트(152)를 위한 차폐를 제공할 수 있다. 금속 층(156)은 또한 집적 디바이스(104)[및/또는 패키지(100) 내의 임의의 다른 컴포넌트)에 대한 차폐를 제공할 수 있다. 예를 들어, 금속 층(156)은 수동 컴포넌트(150) 및/또는 수동 컴포넌트(152)를 통해 이동하는 전류가 집적 디바이스(104)를 통해 이동하는 전류들 및/또는 신호들과 간섭하는 것을 방지하는 것을 도울 수 있고, 그 반대도 마찬가지이다. 금속 층(156)은 패키지(100)에 대한 컴파트먼트 차폐체(compartmental shield)로서 구성될 수 있다. 금속 층(156)은 패키지(100) 외부의 신호들이 블록 디바이스(105) 내부에서 이동하는 전류들 및/또는 신호들과 간섭하는 것을 방지하는 것을 도울 수 있다. 금속 층(156)은 금속 층(109)에 결합될 수 있다.
[0041] 블록 디바이스(107)는 블록 기판(175), 수동 컴포넌트(170)(예컨대, 제1 커패시터), 집적 디바이스(172), 캡슐화 층(174) 및 금속 층(176)을 포함한다. 수동 컴포넌트(170)는 제1 전기적인 컴포넌트의 예일 수 있다. 집적 디바이스(172)(예컨대, 반도체 다이)는 제2 전기적인 컴포넌트의 예일 수 있다. 캡슐화 층(174)은 수동 컴포넌트(170)와 집적 디바이스(172)를 캡슐화할 수 있다. 캡슐화 층(174)은 제3 캡슐화 층일 수 있다. 캡슐화 층(174)은 몰드, 수지 및/또는 에폭시를 포함할 수 있다. 캡슐화 층(174)은 캡슐화를 위한 수단(예컨대, 제3 캡슐화를 위한 수단)일 수 있다. 캡슐화 층(174)은 블록 기판(175), 수동 컴포넌트(170) 및 집적 디바이스(172) 위에 위치될 수 있다.
[0042] 블록 기판(175)은 적어도 하나의 유전체 층(177) 및 복수의 인터커넥트들(179)(예컨대, 블록 기판 인터커넥트들)을 포함한다. 서로 다른 구현예들은 적어도 하나의 유전체 층(177)에 대해 서로 다른 재료들을 사용할 수 있다. 예를 들어, 적어도 하나의 유전체 층(177)은 유리, 석영 및/또는 프리프레그(prepreg)를 포함할 수 있다. 수동 컴포넌트(170)는 복수의 솔더 인터커넥트들(171)을 통해 블록 기판(175)에 결합된다. 집적 디바이스(172)는 복수의 솔더 인터커넥트들(173)을 통해 블록 기판(175)에 결합된다. 블록 기판(175)은 적어도 부분적으로 EMI 차폐를 제공하도록 구성될 수 있다. 즉, 복수의 인터커넥트들(179) 중 일부 인터커넥트들은 EMI 차폐체로서 구성될 수 있다. 복수의 인터커넥트들(179)로부터의 일부 인터커넥트들은 접지에 결합되도록 구성될 수 있다. 복수의 인터커넥트들(179)로부터의 일부 인터커넥트들은 금속 층(176)에 결합될 수 있다. 블록 디바이스(107)는 복수의 솔더 인터커넥트들(178)을 통해 기판(102)의 복수의 인터커넥트들(122)에 결합된다. 복수의 솔더 인터커넥트들(178)은 블록 기판(175)의 복수의 인터커넥트들(179)에 결합될 수 있다.
[0043] 금속 층(176)은 캡슐화 층(174)에 결합될 수 있다. 금속 층(176)은 블록 디바이스(107)의 측부 표면에 결합될 수 있다. 금속 층(176)은 블록 기판(175)의 복수의 인터커넥트들(179)로부터 일부 인터커넥트들에 결합될 수 있다. 금속 층(176)은 제1 금속 층일 수 있다. 금속 층(176)은 접지에 결합되도록 구성될 수 있다. 금속 층(176)은 블록 디바이스(107)를 위한 EMI 차폐체(예컨대, EMI 차폐를 위한 수단)로서 구성될 수 있다. 금속 층(176)은 패키지(100)를 위한 EMI 차폐체로서 구성될 수 있다. 금속 층(176)은 수동 컴포넌트(170) 및/또는 집적 디바이스(172)를 위한 차폐를 제공할 수 있다. 금속 층(176)은 또한 집적 디바이스(104)[및/또는 패키지(100)의 임의의 다른 컴포넌트)에 대한 차폐를 제공할 수 있다. 예를 들어, 금속 층(176)은 수동 컴포넌트(170) 및/또는 집적 디바이스(172)를 통해 이동하는 전류가 집적 디바이스(104)를 통해 이동하는 전류들 및/또는 신호들과 간섭하는 것을 방지하는 것을 도울 수 있고, 그 반대도 마찬가지이다. 금속 층(176)은 패키지(100)에 대한 컴파트먼트 차폐체로서 구성될 수 있다. 금속 층(176)은 패키지(100) 외부의 신호들이 블록 디바이스(107) 내부에서 이동하는 전류들 및/또는 신호들과 간섭하는 것을 방지하는 것을 도울 수 있다. 금속 층(176)은 금속 층(109)에 결합될 수 있다.
[0044] 도 2는 패키지(100)의 평면 단면도를 예시한다. 도 2에 도시된 바와 같이, 패키지(100)는 집적 디바이스(104), 블록 디바이스(105), 블록 디바이스(107), 수동 컴포넌트(270), 수동 컴포넌트(272), 캡슐화 층(108) 및 금속 층(109)을 포함한다. 집적 디바이스(104), 블록 디바이스(105), 블록 디바이스(107), 수동 컴포넌트(270) 및 수동 컴포넌트(272)는 기판(102)(도 2에는 도시되지 않음)에 결합된다. 캡슐화 층(108)은 집적 디바이스(104), 블록 디바이스(105), 블록 디바이스(107), 수동 컴포넌트(270) 및 수동 컴포넌트(272)를 적어도 부분적으로 캡슐화한다. 캡슐화 층(108)은 기판(102), 집적 디바이스(104), 블록 디바이스(105), 블록 디바이스(107), 수동 컴포넌트(270) 및/또는 수동 컴포넌트(272) 위에 위치될 수 있다.
[0045] 블록 디바이스(105)는 수동 컴포넌트(150), 수동 컴포넌트(152), 수동 컴포넌트(250), 수동 컴포넌트(252), 캡슐화 층(154) 및 금속 층(156)을 포함한다. 캡슐화 층(154)은 수동 컴포넌트(150), 수동 컴포넌트(152), 수동 컴포넌트(250) 및 수동 컴포넌트(252)를 캡슐화한다.
[0046] 블록 디바이스(107)는 수동 컴포넌트(170) 및 집적 디바이스(172), 캡슐화 층(174) 및 금속 층(176)을 포함한다.
[0047] 금속 층(156)은 캡슐화 층(154), 수동 컴포넌트(150), 수동 컴포넌트(152), 수동 컴포넌트(250) 및 수동 컴포넌트(252)를 측방향으로 둘러싼다. 금속 층(156)은 집적 디바이스(104), 블록 디바이스(107), 수동 컴포넌트(270) 및/또는 수동 컴포넌트(272)로부터 수동 컴포넌트(150), 수동 컴포넌트(152), 수동 컴포넌트(250) 및 수동 컴포넌트(252)를 차폐할 수 있다. 마찬가지로, 금속 층(156)은 수동 컴포넌트(150), 수동 컴포넌트(152), 수동 컴포넌트(250) 및 수동 컴포넌트(252)로부터 집적 디바이스(104), 블록 디바이스(107), 수동 컴포넌트(270) 및/또는 수동 컴포넌트(272)를 차폐할 수 있다.
[0048] 금속 층(176)은 캡슐화 층(174), 수동 컴포넌트(170) 및 집적 디바이스(172)를 측방향으로 둘러싼다. 금속 층(176)은 집적 디바이스(104), 블록 디바이스(105), 수동 컴포넌트(270) 및/또는 수동 컴포넌트(272)로부터 수동 컴포넌트(170) 및 집적 디바이스(172)를 차폐할 수 있다. 유사하게, 금속 층(176)은 수동 컴포넌트(170) 및 집적 디바이스(172)로부터 집적 디바이스(104), 블록 디바이스(105), 수동 컴포넌트(270) 및/또는 수동 컴포넌트(272)를 차폐할 수 있다.
[0049] 패키지(100)의 구성에는 몇몇의 장점들이 있다. 첫째, EMI 차폐체를 갖는 블록 디바이스들을 사용하는 것은 패키지(100)의 컴포넌트들 사이의 간섭 및/또는 패키지(100)에 대해 외부에 있는 컴포넌트들로부터의 간섭을 감소시킴으로써 및/또는 제거함으로써 패키지의 성능을 향상시키는 것을 도울 수 있다. 둘째, EMI 차폐체를 갖는 블록 디바이스들을 사용하는 것은 패키지(100)의 성능에 반드시 부정적인 영향을 주지 않고 패키지(100) 내의 컴포넌트들이 패키지(100) 내에서 서로 더 가깝게 배치될 수 있기 때문에 더욱 컴팩트(compact)한 패키지들을 제공하는 것을 도울 수 있다. 셋째, 미리 한정된 EMI 차폐체들을 갖는 블록 디바이스들을 사용하는 것은 패키지의 조립 및 제조 동안 제조 공정을 단순화한다.
[0050] EMI 차폐체들[예컨대, 금속 층(156), 금속 층(176), 금속 층(109)]은 패키지 내부의 서로 다른 회로 기능들 사이에 전기적인 절연을 제공하는 패러데이 케이지(faraday cage)들로서 구성될 수 있다. 이러한 블록 디바이스들 상에 미리 적용된 컴파트먼트 차폐체의 사용은 패키지를 위한 기존 레이아웃(layout)에 대한 중요한 변경들 없이 우수한 차폐를 제공할 수 있다. EMI 차폐체(들)는 차폐를 위한 수단(예컨대, EMI 차폐를 위한 수단)일 수 있다.
[0051] 패키지(100)는 하나 이상의 블록 디바이스들과 같은 서로 다른 수들의 블록 디바이스들을 포함할 수 있다는 점에 유의한다. 또한, 각각의 블록 디바이스는 패키지의 다른 컴포넌트들 및/또는 디바이스들로부터 차폐되는 서로 다른 수들의 전기적인 컴포넌트들(예컨대, 전기적인 디바이스들, 수동 컴포넌트, 집적 디바이스)를 가질 수 있다. 따라서, 본 개시내용에 도시된 패키지(100)의 구성은 단지 예시적이다.
[0052] 도 3 내지 도 6은 블록 디바이스(105)의 다양한 모습들을 예시한다. 도 3은 수동 컴포넌트(150), 수동 컴포넌트(152), 캡슐화 층(154) 및 금속 층(156)을 포함하는 블록 디바이스(105)의 측면도를 예시한다. 복수의 솔더 인터커넥트들(151)이 수동 컴포넌트(150)에 결합된다. 복수의 솔더 인터커넥트들(153)이 수동 컴포넌트(152)에 결합된다. 일부 구현예들에서, 수동 컴포넌트(150)의 하부 부분 및/또는 수동 컴포넌트(152)의 하부 부분은 캡슐화 층(154)의 하부 부분과 정렬될 수 있다. 예를 들어, 수동 컴포넌트(150)의 하부 표면 및/또는 수동 컴포넌트(152)의 하부 표면은 캡슐화 층(154)의 하부 표면과 정렬될 수 있다. 일부 구현예들에서, 수동 컴포넌트(150) 및/또는 수동 컴포넌트(152)는 수동 컴포넌트(150)의 측부 부분의 일부 및/또는 수동 컴포넌트(152)의 측부 부분의 일부가 캡슐화 층(154)에 의해 덮이지 않도록 캡슐화 층(154)의 하부 표면 밖으로 돌출할 수 있다. 도 4는 수동 컴포넌트(150), 수동 컴포넌트(250), 캡슐화 층(154) 및 금속 층(156)을 포함하는 블록 디바이스(105)의 다른 측면도를 예시한다.
[0053] 도 5는 수동 컴포넌트(150), 수동 컴포넌트(152), 수동 컴포넌트(250), 수동 컴포넌트(252), 캡슐화 층(154) 및 금속 층(156)을 포함하는 블록 디바이스(105)의 저면도를 예시한다. 복수의 솔더 인터커넥트들이 수동 컴포넌트(150), 수동 컴포넌트(152), 수동 컴포넌트(250) 및/또는 수동 컴포넌트(252)의 단자들에 결합될 수 있다. 도 6은 금속 층(156)을 포함하는 블록 디바이스(105)의 평면도를 예시한다. 금속 층(156)은 캡슐화 층(154)의 표면 위에 위치된다.
[0054] 도 7 내지 도 10은 블록 디바이스(107)의 다양한 모습들을 예시한다. 도 7은 수동 컴포넌트(170), 집적 디바이스(172), 블록 기판(175), 캡슐화 층(174) 및 금속 층(176)을 포함하는 블록 디바이스(107)의 측면도를 예시한다. 복수의 솔더 인터커넥트들(178)이 블록 기판(175)에 결합된다. 캡슐화 층(174)은 블록 기판(175), 수동 컴포넌트(170) 및 집적 디바이스(172) 위에 위치된다. 금속 층(176)은 캡슐화 층(174)의 표면 위에 위치된다. 블록 기판(175)은 적어도 하나의 유전체 층(177) 및 복수의 인터커넥트들(179)을 포함한다. 복수의 솔더 인터커넥트들(178)은 복수의 인터커넥트들(179)로부터의 인터커넥트들 중 일부에 결합된다. 도 8은 수동 컴포넌트(170), 집적 디바이스(172), 블록 기판(175), 캡슐화 층(174) 및 금속 층(176)을 포함하는 블록 디바이스(107)의 다른 측면도를 예시한다.
[0055] 도 9는 수동 컴포넌트(170), 집적 디바이스(172), 블록 기판(175)[적어도 하나의 유전체 층(177) 및 복수의 인터커넥트들(179)을 포함함], 캡슐화 층(174) 및 금속 층(176)을 포함하는 블록 디바이스(107)의 저면도를 예시한다. 복수의 솔더 인터커넥트들은 복수의 인터커넥트들(179)로부터의 일부 인터커넥트들에 결합될 수 있다. 도 10은 금속 층(176)을 포함하는 블록 디바이스(107)의 평면도를 예시한다. 금속 층(176)은 캡슐화 층(174)의 표면 위에 위치된다.
[0056] 일부 구현예들에서, 블록 디바이스(107)는 블록 기판(175) 없이 구현될 수도 있다. 일부 구현예들에서, 블록 디바이스(105)는 블록 디바이스(107)에 대해 설명된 바와 같이, 블록 기판(175)을 갖고 구현될 수 있다.
[0057] 도 11 내지 도 14는 블록 디바이스(1107)의 다양한 모습들을 예시한다. 블록 디바이스(1107)는 임의의 패키지(예컨대, 100)로 구현될 수 있다. 블록 디바이스(1107)는 블록 디바이스(107)와 유사할 수 있다. 그러나, 블록 디바이스(1107)는 블록 기판(175)을 포함하지 않는다. 도 11은 수동 컴포넌트(170), 집적 디바이스(172), 캡슐화 층(174) 및 금속 층(176)을 포함하는 블록 디바이스(1107)의 측면도를 예시한다. 복수의 솔더 인터커넥트들(171)이 수동 컴포넌트(170)에 결합된다. 복수의 솔더 인터커넥트들(173)이 집적 디바이스(172)에 결합된다. 일부 구현예들에서, 수동 컴포넌트(170) 및/또는 집적 디바이스(172)는 수동 컴포넌트(170)의 측부 부분의 일부 및/또는 집적 디바이스(172)의 측부 부분의 일부가 캡슐화 층(174)에 의해 덮이지 않도록 캡슐화 층(174)의 하부 표면 밖으로 돌출될 수 있다. 일부 구현예들에서, 수동 컴포넌트(170)의 하부 부분 및/또는 집적 디바이스(172,152)의 하부 부분은 캡슐화 층(174)의 하부 부분과 정렬될 수 있다. 예를 들어, 수동 컴포넌트(170)의 하부 표면 및/또는 집적 디바이스(172)의 하부 표면은 캡슐화 층(174)의 하부 표면과 정렬될 수 있다. 도 12는 수동 컴포넌트(170), 집적 디바이스(172), 캡슐화 층(174) 및 금속 층(176)을 포함하는 블록 디바이스(1107)의 다른 측면도를 예시한다.
[0058] 도 13은 수동 컴포넌트(170), 집적 디바이스(172), 캡슐화 층(174) 및 금속 층(176)을 포함하는 블록 디바이스(1107)의 저면도를 예시한다. 복수의 솔더 인터커넥트들(171)이 수동 컴포넌트(170)의 단자들에 결합될 수 있다. 복수의 솔더 인터커넥트들(173)이 집적 디바이스(172)에 결합될 수 있다. 도 14는 금속 층(176)을 포함하는 블록 디바이스(1107)의 평면도를 예시한다. 금속 층(176)은 캡슐화 층(174)의 표면 위에 위치된다.
[0059] 집적 디바이스(예컨대, 104, 172)는 다이[예컨대, 반도체 베어 다이(bare die)]를 포함할 수 있다. 집적 디바이스는 전력 관리 집적 회로(power management integrated circuit)(PMIC)를 포함할 수 있다. 집적 디바이스는 애플리케이션 프로세서(application processor)를 포함할 수 있다. 집적 디바이스는 모뎀(modem)을 포함할 수 있다. 집적 디바이스는 무선주파수(RF) 디바이스, 수동 디바이스, 필터, 커패시터, 인덕터(inductor), 안테나, 송신기, 수신기, 갈륨비소(GaAs) 기반 집적 디바이스, 표면 탄성파(surface acoustic wave)(SAW) 필터들, 벌크 음파(bulk acoustic wave)(BAW) 필터, 발광 다이오드(LED) 집적 디바이스, 실리콘(Si) 기반 집적 디바이스, 실리콘 카바이드(SiC) 기반 집적 디바이스, 메모리, 전력 관리 프로세서 및/또는 이들의 조합들을 포함할 수 있다. 집적 디바이스(예컨대, 104, 172)는 적어도 하나의 전자 회로(예컨대, 제1 전자 회로, 제2 전자 회로 등)를 포함할 수 있다. 집적 디바이스는 전기적인 컴포넌트 및/또는 전기적인 디바이스의 예일 수 있다.
[0060] 다양한 패키지들을 설명했으므로, 이제 패키지를 제조하기 위한 몇몇의 방법들이 아래에서 설명될 것이다.
블록 디바이스와 차폐체를 포함하는 패키지를 제조하기 위한 예시적인 순서
[0061] 일부 구현예들에서, 패키지를 제조하는 것은 몇몇의 공정들을 포함한다. 도 15a 및 도 15b는 패키지를 제공하거나 제조하기 위한 예시적인 순서를 예시한다. 일부 구현예들에서, 도 15a 및 도 15b의 순서는 도 1의 패키지(100)를 제공하거나 제조하는 데 사용될 수 있다. 그러나, 도 15a 및 도 15b의 공정은 개시내용에 설명된 패키지들 중 임의의 패키지를 제조하는 데 사용될 수 있다.
[0062] 도 15a 및 도 15b의 순서는 패키지를 제공하거나 제조하기 위한 순서를 단순화 및/또는 명확화 하기 위해 하나 이상의 단계들을 조합할 수 있다는 것에 유의해야 한다. 일부 구현예들에서, 공정들의 차례가 변경되거나 수정될 수 있다. 일부 구현예들에서, 공정들 중 하나 이상이 개시내용의 범위를 벗어나지 않고 교체되거나 대체될 수 있다.
[0063] 단계 1은, 도 15a에 도시된 바와 같이, 기판(102)이 제공된 후의 상태를 도시한다. 기판(102)은 적어도 하나의 유전체 층(120), 복수의 인터커넥트들(122) 및 솔더 레지스트 층(126)을 포함한다. 서로 다른 구현예들은 서로 다른 수들의 금속 층들을 갖는 서로 다른 기판들을 사용할 수 있다. 기판은 코어리스 기판(coreless substrate), 코어 기판(cored substrate), 또는 임베디드 트레이스 기판(embedded trace substrate)(ETS)을 포함할 수 있다. 도 20a 및 도 20b는 기판을 제조하기 위한 예를 예시하고 설명한다.
[0064] 단계 2는 복수의 솔더 인터커넥트들(1500)이 기판(102)에 결합(예컨대, 그 위에 제공)된 후의 상태를 예시한다. 복수의 솔더 인터커넥트들(1500)은 복수의 인터커넥트들(122)로부터의 인터커넥트들 중 적어도 일부에 결합될 수 있다. 복수의 솔더 인터커넥트들(1500)은 복수의 솔더 인터커넥트들(140, 151, 153 및/또는 178)을 나타낼 수 있다.
[0065] 단계 3은 집적 디바이스(104), 블록 디바이스(105) 및 블록 디바이스(107)가 복수의 솔더 인터커넥트들(1500)을 통해 기판(102)에 결합된 후의 상태를 예시한다. 블록 디바이스(105)는 복수의 솔더 인터커넥트들(151 및/또는 153)을 통해 기판(102)에 결합될 수 있다. 집적 디바이스(104)는 복수의 솔더 인터커넥트들(140)을 통해 기판(102)에 결합될 수 있다. 블록 디바이스(107)는 복수의 솔더 인터커넥트들(178)을 통해 기판(102)에 결합될 수 있다. 서로 다른 구현예들은 서로 다른 컴포넌트들 및/또는 디바이스들을 기판(102)에 결합할 수 있다. 다른 컴포넌트들 및/또는 디바이스들이 기판(102)에 결합될 수 있다. 집적 디바이스(104), 블록 디바이스(105) 및 블록 디바이스(107)를 기판(102)에 결합하기 위해 솔더 리플로우 공정(solder reflow proces)이 사용될 수 있다.
[0066] 단계 4는 캡슐화 층(108)이 기판(102) 위에 제공(예컨대, 형성)된 후의 상태를 예시한다. 캡슐화 층(108)은 블록 디바이스(105), 집적 디바이스(104) 및 블록 디바이스(107)를 캡슐화할 수 있다. 캡슐화 층(108)은 기판(102)에 결합되는 다른 디바이스들 및/또는 컴포넌트들을 캡슐화할 수 있다. 캡슐화 층(108)은 몰드, 수지 및/또는 에폭시를 포함할 수 있다. 캡슐화 층(108)을 형성하기 위해 압축 성형 공정, 트랜스퍼 몰딩 공정, 또는 액체 성형 공정이 사용될 수 있다. 캡슐화 층(108)은 포토 에칭 가능할 수 있다. 캡슐화 층(108)은 캡슐화를 위한 수단일 수 있다. 단계 4에 도시된 바와 같이, 캡슐화 층(108)은 블록 디바이스(105)의 상부 부분 및 블록 디바이스(107)의 상부 부분을 노출되게 남겨둔다[예컨대, 캡슐화 층(108)에 의해 덮이지 않음]. 일부 구현예들에서, 캡슐화 층(108)은 캡슐화 층(108)이 블록 디바이스(105)의 상부 부분 및/또는 블록 디바이스(107)의 상부 부분 위에 및/또는 주위에 형성되고 위치되도록 형성될 수 있다.
[0067] 단계 5는, 도 15b에 도시된 바와 같이, 블록 디바이스(105)의 부분들 및 블록 디바이스(107)의 부분들이 제거된 후의 상태를 예시한다. 연삭 공정 및/또는 연마 공정이 블록 디바이스(105)의 부분들 및/또는 블록 디바이스(107)의 부분들을 제거할 수 있다. 일부 구현예들에서, 블록 디바이스(105)의 금속 층(156)의 상부 부분과 블록 디바이스(107)의 금속 층(176)의 상부 부분이 제거되어, 캡슐화 층(154) 및 캡슐화 층(174)을 노출시킬 수 있다. 캡슐화 층(154)의 부분들 및/또는 캡슐화 층(174)의 부분들도 또한 제거될 수 있다. 일부 구현예들에서, 캡슐화 층(108)의 부분들도 또한 제거될 수 있다[예를 들면, 블록 디바이스(105) 및/또는 블록 디바이스(107) 위에 캡슐화 층(108)이 있는 경우].
[0068] 단계 6은 캡슐화 층(108)의 외부 표면 위에 금속 층(109)이 형성된 후의 상태를 예시한다. 스퍼터링 공정(sputtering process) 및/또는 도금 공정(plating process)이 캡슐화 층(108)에 금속 층(109)을 형성하고 결합하는 데 사용될 수 있다. 금속 층(109)은 캡슐화 층(108)의 상부 표면, 캡슐화 층(154)의 표면, 캡슐화 층(174)의 표면, 캡슐화 층(108)의 측부 표면 및 기판(102)의 측부 표면 위에 형성될 수 있다. 금속 층(109)은 블록 디바이스(105)의 금속 층(156)에 결합될 수 있다. 금속 층(109)은 블록 디바이스(107)의 금속 층(176)에 결합될 수 있다. 금속 층(109)은 접지에 결합되도록 구성될 수 있다.
[0069] 단계 7은 복수의 솔더 인터커넥트들(130)이 기판(102)에 결합된 후의 상태를 예시한다. 복수의 솔더 인터커넥트들(130)을 기판(102)에 결합하기 위해 솔더 리플로우 공정이 사용될 수 있다.
[0070] 블록 디바이스들의 배치는 표면 실장 기술(SMT)을 사용하여 블록 디바이스들을 적절한 위치들에 배치할 수 있다.
블록 디바이스와 차폐체를 포함하는 패키지를 제조하기 위한 방법의 예시적인 흐름도
[0071] 일부 구현예들에서, 블록 디바이스와 차폐체를 포함하는 패키지를 제조하는 것은 몇몇의 공정들을 포함한다. 도 16은 패키지를 제공하거나 제조하기 위한 방법(1600)의 예시적인 흐름도를 예시한다. 일부 구현예들에서, 도 16의 방법(1600)은 개시내용에 설명된 도 1의 패키지(100)를 제공하거나 제조하는 데 사용될 수 있다. 그러나, 방법(1600)은 개시내용에 설명된 패키지들 중 임의의 패키지(예컨대, 100)를 제공하거나 제조하는 데 사용될 수 있다.
[0072] 도 16의 방법은 패키지를 제공하거나 제조하기 위한 방법을 단순화 및/또는 명확화 하기 위해 하나 이상의 공정들을 조합할 수 있다는 것에 유의해야 한다. 일부 구현예들에서, 공정들의 차례가 변경되거나 수정될 수 있다.
[0073] 방법은 (1605에서) 기판(예컨대, 102)을 제공한다. 기판(102)은 공급업체에 의해 제공되거나 제조될 수 있다. 도 20a 및 도 20b에 도시된 공정과 유사한 공정이 기판(102)을 제조하는 데 사용될 수 있다. 그러나, 서로 다른 구현예들은 기판(102)을 제조하기 위해 서로 다른 공정들을 사용할 수 있다. 기판(102)을 제조하는 데 사용될 수 있는 공정들의 예들은 세미-애디티브 프로세스(semi-additive process)(SAP) 및 수정된(modified) 세미-애디티브 프로세스(mSAP)를 포함한다. 기판(102)은 적어도 하나의 유전체 층(120), 복수의 인터커넥트들(122) 및 솔더 레지스트 층(126)을 포함한다. 기판(102)은 임베디드 트레이스 기판(ETS)을 포함할 수 있다. 일부 구현예들에서, 적어도 하나의 유전체 층(120)은 프리프레그 층들을 포함할 수 있다. 도 15a의 단계 1은 기판을 제공하는 예를 예시하고 설명한다.
[0074] 방법은 (1610에서) 기판(102) 위에 복수의 솔더 인터커넥트들(예컨대, 1500)을 제공한다. 복수의 솔더 인터커넥트들(1500)은 복수의 인터커넥트들(122)로부터의 적어도 일부 인터커넥트들에 결합될 수 있다. 도 15a의 단계 2는 솔더 인터커넥트들을 제공하기 위한 예를 예시하고 설명한다.
[0075] 방법은 (1615에서) 컴포넌트들 및/또는 디바이스들을 기판(102)의 제1 표면에 결합한다. 예를 들어, 집적 디바이스(104)는 기판(102)의 제1 표면(예컨대, 상부 표면)에 결합된다. 집적 디바이스(104)는 복수의 솔더 인터커넥트들(140)을 통해 기판(102)에 결합될 수 있다. 블록 디바이스(105)는 복수의 솔더 인터커넥트들(151 및/또는 153)을 통해 기판(102)의 제1 표면에 결합될 수 있다. 블록 디바이스(107)는 복수의 솔더 인터커넥트들(178)을 통해 기판(102)의 제1 표면에 결합될 수 있다. 복수의 솔더 인터커넥트를 통해 집적 디바이스(104), 블록 디바이스(105) 및 블록 디바이스(107)를 기판(102)에 결합하기 위해 솔더 리플로우 공정이 사용될 수 있다. 도 15a의 단계 3은 적어도 하나의 컴포넌트 및/또는 디바이스를 기판에 결합하는 예를 예시하고 설명한다.
[0076] 방법은 (1620에서) 기판(예컨대, 102) 위에 캡슐화 층(예컨대, 168)을 형성한다. 캡슐화 층(108)은 기판(102), 집적 디바이스(104), 블록 디바이스(105) 및 블록 디바이스(107) 위에 및/또는 주위에 제공되고 형성될 수 있다. 일부 구현예들에서, 집적 디바이스(104), 블록 디바이스(105) 및/또는 블록 디바이스(107)의 상부 부분은 노출된 채로 남을 수도 있다. 캡슐화 층(108)은 집적 디바이스(들), 디바이스(들) 및/또는 컴포넌트(들)를 캡슐화할 수 있다. 캡슐화 층(108)은 몰드, 수지 및/또는 에폭시를 포함할 수 있다. 캡슐화 층(108)을 형성하기 위해 압축 성형 공정, 트랜스퍼 몰딩 공정, 또는 액체 성형 공정이 사용될 수 있다. 캡슐화 층(108)은 포토 에칭 가능할 수 있다. 캡슐화 층(108)은 캡슐화를 위한 수단일 수 있다. 도 15a의 단계 4는 캡슐화 층을 형성하는 예를 예시하고 설명한다.
[0077] 방법은 (1625에서) 블록 디바이스(105)의 부분들과 블록 디바이스(107)의 부분들을 제거한다. 연삭 공정 및/또는 연마 공정이 블록 디바이스(105)의 부분들 및/또는 블록 디바이스(107)의 부분들을 제거할 수 있다. 일부 구현예들에서, 블록 디바이스(105)의 금속 층(156)의 상부 부분과 블록 디바이스(107)의 금속 층(176)의 상부 부분이 제거되어, 캡슐화 층(154) 및 캡슐화 층(174)을 노출시킬 수 있다. 캡슐화 층(154)의 부분들 및/또는 캡슐화 층(174)의 부분들도 또한 제거될 수 있다. 일부 구현예들에서, 캡슐화 층(108)의 부분들도 또한 제거될 수 있다[예를 들어, 블록 디바이스(105) 및/또는 블록 디바이스(107) 위에 캡슐화 층(108)이 있는 경우]. 도 15b의 단계 5는 컴포넌트들 및/또는 캡슐화 층의 부분들을 제거하기 위한 연삭의 예를 예시하고 설명한다.
[0078] 방법은 (1630에서) 캡슐화 층(108)의 외부 표면 위에 금속 층(예컨대, 109)을 형성한다. 스퍼터링 공정 및/또는 도금 공정이 캡슐화 층(108)에 금속 층(109)을 형성하고 결합하는 데 사용될 수 있다. 금속 층(109)은 캡슐화 층(108)의 상부 표면, 캡슐화 층(154)의 표면, 캡슐화 층(174)의 표면, 캡슐화 층(108)의 측부 표면 및 기판(102)의 측부 표면 위에 형성될 수 있다. 금속 층(109)은 블록 디바이스(105)의 금속 층(156)에 결합될 수 있다. 금속 층(109)은 블록 디바이스(107)의 금속 층(176)에 결합될 수 있다. 금속 층(109)은 접지에 결합되도록 구성될 수 있다.
[0079] 방법은 (1635에서) 복수의 솔더 인터커넥트들(예컨대, 130)을 기판(102)에 결합한다. 복수의 솔더 인터커넥트들(130)을 기판(102)에 결합하기 위해 솔더 리플로우 공정이 사용될 수 있다. 도 15b의 단계 7은 솔더 인터커넥트들을 기판에 결합하는 예를 예시하고 설명한다.
[0080] 개시내용에 설명된 패키지들(예컨대, 100)은 한 번에 하나씩 제조될 수 있거나, 하나 이상의 웨이퍼들의 일부로서 함께 제조된 다음 개별 패키지들로 단일화될 수 있다.
[0081] 설계 및 컴포넌트 요구 사항들에 따라, 몇몇의 여러 블록 조립 구성들이 사용될 수 있고, 예를 들어 테이프 보조 성형(tape-assisted molding)이 캐리어와 함께 사용될 수 있다. 블록 디바이스들은 SMT 조립 규칙들을 사용하여 결합될 수 있으며 테이프 및 실물, 조립 공정들과 호환되도록 설계될 수 있다. 블록 디바이스들 높이들은 외부 EMI 차폐체와 전기적인 연결들이 이루어지는 것을 허용하도록 대상 패키지 두께를 고려하여 조정되어야 할 필요가 있다.
차폐체를 갖는 블록 디바이스를 제조하기 위한 예시적인 순서
[0082] 일부 구현예들에서, 블록 디바이스를 제조하는 것은 몇몇의 공정들을 포함한다. 도 17a 및 도 17b는 블록 디바이스를 제공하거나 제조하기 위한 예시적인 순서를 예시한다. 일부 구현예들에서, 도 17a 및 도 17b의 순서는 블록 디바이스(105)를 제공하거나 제조하는 데 사용될 수 있다. 그러나, 도 17a 및 도 17b의 공정은 개시내용에 설명된 블록 디바이스 중 임의의 블록 디바이스를 제조하는 데 사용될 수 있다.
[0083] 도 17a 및 도 17b의 순서는 블록 디바이스를 제공하거나 제조하기 위한 순서를 단순화 및/또는 명확화 하기 위해 하나 이상의 단계들을 조합할 수 있다는 것에 유의해야 한다. 일부 구현예들에서, 공정들의 차례가 변경되거나 수정될 수 있다. 일부 구현예들에서, 공정들 중 하나 이상이 개시내용의 범위를 벗어나지 않고 교체되거나 대체될 수 있다.
[0084] 단계 1은, 도 17a에 도시된 바와 같이, 테이프(1700)가 제공된 후의 상태를 예시한다. 테이프(1700)는 접착제를 포함할 수 있다. 테이프 대신에 다른 캐리어가 사용될 수도 있음을 유의한다.
[0085] 단계 2는 복수의 수동 컴포넌트들(1710)이 테이프(1700)에 장착 및 결합된 후의 상태를 예시한다. 복수의 수동 컴포넌트들(1710)은 수동 컴포넌트들(150, 152, 250 및/또는 252)과 같은 개시내용에 설명된 수동 컴포넌트들 중 임의의 수동 컴포넌트를 나타낼 수 있다. 다른 컴포넌트들 및/또는 디바이스들도 또한 테이프(1700)에 결합될 수 있다는 점에 유의한다. 예를 들어, 집적 디바이스들(예컨대, 104)은 테이프(1700)에 장착 및 결합될 수 있다.
[0086] 단계 3은 캡슐화 층(154)이 테이프(1700) 위에 형성된 후의 상태를 예시한다. 캡슐화 층(154)은 수동 컴포넌트들(1710)을 캡슐화할 수 있다. 캡슐화 층(154)은 몰드, 수지 및/또는 에폭시를 포함할 수 있다. 캡슐화 층(154)을 형성하기 위해 압축 성형 공정, 트랜스퍼 몰딩 공정, 또는 액체 성형 공정이 사용될 수 있다.
[0087] 단계 4는 캡슐화 층(154)이 절단 및/또는 다이싱(dicing)되어, 캡슐화 층(154)에 절단 선들(1720)[예컨대, 캐비티(cavity)들]을 생성한 후의 상태를 예시한다. 절단 선들(1720)을 생성하기 위해 톱 및/또는 레이저가 사용될 수 있다. 이는 캡슐화 층과 몇몇의 수동 컴포넌트들을 갖는 몇몇의 개별 블록 디바이스들을 생성한다.
[0088] 단계 5는, 도 17b에 도시된 바와 같이, 캡슐화 층 및 몇몇의 수동 컴포넌트들을 갖는 개별 블록 디바이스들이 테이프(1700)로부터 분리(예컨대, 제거)되어 캐리어(1750)로 전달된 후의 상태를 예시한다. 개별 블록 디바이스들은 캐리어(1750)에 배치되어 결합될 수 있다. 캐리어로의 전달은 선택적일 수 있다는 점에 유의한다.
[0089] 단계 6은 금속 층(156)이 개별 블록 디바이스들의 캡슐화 층(154) 위에[예컨대, 캡슐화 층(154)의 표면 위에] 형성된 후의 상태를 예시한다. 금속 층(156)을 형성하기 위해 스퍼터링 공정 및/또는 도금 공정이 사용될 수 있다.
[0090] 단계 7은 캐리어(1750)가 분리되어, 각각 복수의 수동 컴포넌트들, 캡슐화 층(154) 및 금속 층(156)을 갖는 복수의 블록 디바이스들(105)을 남긴 후의 상태를 예시한다. 금속 층(156)은 EMI 차폐체로서 구성될 수 있다.
차폐체를 갖는 블록 디바이스를 제조하기 위한 예시적인 순서
[0091] 일부 구현예들에서, 블록 디바이스를 제조하는 것은 몇몇의 공정들을 포함한다. 도 18a 내지 도 18c는 블록 디바이스를 제공하거나 제조하기 위한 예시적인 순서를 예시한다. 일부 구현예들에서, 도 18a 내지 도 18c의 순서는 블록 디바이스(107)를 제공하거나 제조하는 데 사용될 수 있다. 그러나, 도 18a 내지 도 18c의 공정은 개시내용에 설명된 블록 디바이스 중 임의의 디바이스를 제조하는 데 사용될 수 있다.
[0092] 도 18a 내지 도 18c의 순서는 블록 디바이스를 제공하거나 제조하기 위한 순서를 단순화 및/또는 명확화 하기 위해 하나 이상의 단계들을 조합할 수 있다는 것에 유의해야 한다. 일부 구현예들에서, 공정들의 차례가 변경되거나 수정될 수 있다. 일부 구현예들에서, 공정들 중 하나 이상이 개시내용의 범위를 벗어나지 않고 교체되거나 대체될 수 있다.
[0093] 단계 1은, 도 18a에 도시된 바와 같이, 블록 기판(175)이 제공된 후의 상태를 예시한다. 블록 기판(175)은 적어도 하나의 유전체 층(177) 및 복수의 인터커넥트들(179)을 포함할 수 있다. 서로 다른 구현예들은 적어도 하나의 유전체 층(177)에 대해 서로 다른 재료들을 사용할 수 있다. 예를 들어, 적어도 하나의 유전체 층(177)은 프리프레그, 유리 및/또는 석영을 포함할 수 있다. 도 20a 및 도 20b는 블록 기판(175)을 제조하는 데 사용될 수 있는, 기판을 제조하는 예를 예시한다.
[0094] 단계 2는 복수의 수동 컴포넌트들(170)과 복수의 집적 디바이스(172)가 블록 기판(175)에 장착되어 결합된 후의 상태를 예시한다. 다른 컴포넌트들 및/또는 디바이스들도 또한 블록 기판(175)에 결합될 수 있다는 점에 유의한다. 복수의 수동 컴포넌트들(170) 및 복수의 집적 디바이스(172)는 복수의 솔더 인터커넥트들(예컨대, 171, 173)를 통해 블록 기판(175)에 결합될 수 있다. 복수의 수동 컴포넌트들(170)과 복수의 집적 디바이스(172)를 블록 기판(175)에 결합하기 위해 솔더 리플로우 공정이 사용될 수 있다.
[0095] 단계 3은 캡슐화 층(174)이 블록 기판(175) 및 수동 컴포넌트들(170) 및 집적 디바이스들(172) 위에 형성된 후의 상태를 예시한다. 캡슐화 층(174)은 수동 컴포넌트들(170)과 집적 디바이스들(172)을 캡슐화할 수 있다. 캡슐화 층(174)은 몰드, 수지 및/또는 에폭시를 포함할 수 있다. 캡슐화 층(174)을 형성하기 위해 압축 성형 공정, 트랜스퍼 몰딩 공정, 또는 액체 성형 공정이 사용될 수 있다.
[0096] 단계 4는 블록 기판(175), 복수의 수동 컴포넌트들(170), 복수의 집적 디바이스들(172) 및 캡슐화 층(174)이 캐리어(1800)에 결합된 후의 상태를 예시한다.
[0097] 단계 5는, 도 18b에 도시된 바와 같이, 캡슐화 층(174)이 절단 및/또는 다이싱되어, 캡슐화 층(174)에 절단 선들(1820)(예컨대, 캐비티들)을 생성한 후의 상태를 예시한다. 절단 선들(1820)을 생성하기 위해 톱 및/또는 레이저가 사용될 수 있다. 이는 캡슐화 층과 몇몇의 수동 컴포넌트들 및/또는 집적 디바이스들을 갖는 몇몇의 개별 블록 디바이스들을 생성한다.
[0098] 단계 6은 캡슐화 층 및 몇몇의 수동 컴포넌트들 및/또는 집적 디바이스들을 갖는 개별 블록 디바이스들이 캐리어(1800)로부터 분리(예컨대, 제거)되어, 캐리어(1810)로 전달된 후의 상태를 예시한다. 개별 블록 디바이스들은 캐리어(1810)에 배치되어 결합될 수 있다. 일부 구현예들에서 다른 캐리어로의 전달이 선택적일 수 있다는 점에 유의한다.
[0099] 단계 7은 금속 층(176)이 개별 블록 디바이스들의 캡슐화 층(174) 위에[예컨대, 캡슐화 층(174)의 표면 위에] 형성된 후의 상태를 예시한다. 스퍼터링 공정 및/또는 도금 공정이 금속 층(176)을 형성하기 위해 사용될 수 있다.
[0100] 단계 8은 캐리어(1810)가 분리되어, 각각 블록 기판(175), 적어도 하나의 수동 컴포넌트, 적어도 하나의 집적 디바이스, 캡슐화 층(174) 및 금속 층(176)을 갖는 복수의 블록 디바이스들(107)을 남긴 후의 상태를 예시한다. 금속 층(176)은 EMI 차폐체로서 구성될 수 있다. 블록 기판(175)의 적어도 일부는 EMI 차폐체로서 구성될 수 있다.
차폐체를 갖는 블록 디바이스를 포함하는 패키지를 제조하기 위한 방법의 예시적인 흐름도
[0101] 일부 구현예들에서, 차폐체를 갖는 블록 디바이스를 제조하는 것은 몇몇의 공정들을 포함한다. 도 19는 블록 디바이스를 제공하거나 제조하기 위한 방법(1900)의 예시적인 흐름도를 예시한다. 일부 구현예들에서, 도 19의 방법(1900)은 개시내용에 설명된 도 1의 블록 디바이스(107)를 제공하거나 제조하는 데 사용될 수 있다. 방법(1900)은 블록 디바이스(107)를 제조하는 것과 관련하여 설명될 것이다. 그러나, 방법(1900)은 개시내용에 설명된 블록 디바이스들(예컨대, 105, 107) 중 임의의 블록 디바이스를 제공하거나 제조하는 데 사용될 수 있다.
[0102] 도 19의 방법은 블록 디바이스를 제공하거나 제조하기 위한 방법을 단순화 및/또는 명확화 하기 위해 하나 이상의 공정들을 조합할 수 있다는 것에 유의해야 한다. 일부 구현예들에서, 공정들의 차례가 변경되거나 수정될 수 있다.
[0103] 방법은 (1905에서) 블록 기판(예컨대, 175)을 선택적으로 제공할 수 있다. 블록 기판(175)은 공급업체에 의해 제공되거나 제조될 수 있다. 블록 기판(175)은 적어도 하나의 유전체 층(177) 및 복수의 인터커넥트들(179)을 포함할 수 있다. 도 18a의 단계 1은 블록 기판을 제공하는 예를 예시하고 설명한다.
[0104] 방법은 (1910에서) 적어도 하나의 수동 컴포넌트(예컨대, 170) 및/또는 적어도 하나의 집적 디바이스(예컨대, 172)를 제공하고 결합한다. 적어도 하나의 수동 컴포넌트 및/또는 적어도 하나의 집적 디바이스는 블록 기판(175)에 결합될 수 있거나, 테이프 또는 캐리어에 결합될 수 있다. 적어도 하나의 수동 컴포넌트 및/또는 적어도 하나의 집적 디바이스는 전기적인 컴포넌트들 및/또는 전기적인 디바이스들의 예들일 수 있다. 도 18a의 단계 2는 적어도 하나의 수동 컴포넌트 및/또는 적어도 하나의 집적 디바이스를 제공 및/또는 결합하는 예를 예시하고 설명한다.
[0105] 방법은 (1915에서) 블록 기판(예컨대, 175), 캐리어 또는 테이프 위에 캡슐화 층(예컨대, 174)을 형성한다. 캡슐화 층(174)은 블록 기판(175) 및 집적 디바이스들(예컨대, 172) 및/또는 수동 컴포넌트들(예컨대, 170) 위에 및/또는 주위에 제공되어 형성될 수 있다. 캡슐화 층(174)은 집적 디바이스(들) 및/또는 컴포넌트들을 캡슐화할 수 있다. 캡슐화 층(174)은 몰드, 수지 및/또는 에폭시를 포함할 수 있다. 캡슐화 층(174)을 형성하기 위해 압축 성형 공정, 트랜스퍼 몰딩 공정, 또는 액체 성형 공정이 사용될 수 있다. 캡슐화 층(174)은 포토 에칭 가능할 수 있다. 캡슐화 층(174)은 캡슐화를 위한 수단일 수 있다. 도 18a의 단계 4는 캡슐화 층을 형성하는 예를 예시하고 설명한다.
[0106] 방법은 (1920에서) 캡슐화 층(예컨대, 174)을 다이싱하고, 이는 캡슐화 층(174)에 절단 선들(1820)(예컨대, 캐비티들)을 생성한다. 절단 선들(1820)을 생성하기 위해 톱 및/또는 레이저가 사용될 수 있다. 이는 캡슐화 층, 수동 컴포넌트(들) 및/또는 집적 디바이스(들)를 갖는 몇몇의 개별 블록 디바이스들을 생성한다. 도 18b의 단계 5는 캡슐화 층을 다이싱하는 예를 예시하고 설명한다. 다이싱이 완료되면, 방법은 개별 블록 디바이스들을 캐리어 상에 배치(예컨대, 전달)할 수 있다. 도 18b의 단계 6은 개별 블록 디바이스들을 캐리어 상에 배치하는 예를 예시하고 설명한다.
[0107] 방법은 (1925에서) 개별 블록 디바이스들의 캡슐화 층(174) 위에 금속 층(예컨대, 176)을 형성한다. 금속 층은 캡슐화 층(174)의 외부 표면에 형성되어 결합될 수 있다. 스퍼터링 공정 및/또는 도금 공정이 금속 층(176)을 형성하기 위해 사용될 수 있다. 금속 층(176)은 EMI 차폐체로서 구성될 수 있다. 도 18c의 단계 7은 금속 층을 형성하는 예를 예시하고 설명한다. 블록 디바이스를 제조하는 공정 동안, 다양한 테이프 및/또는 캐리어에 다양한 컴포넌트들이 분리되거나, 전달되거나 및/또는 결합될 수 있음을 유의해야 한다. 그런 후, 방법은 개별 블록 디바이스들을 캐리어로부터 분리할 수 있다. 도 18c의 단계 8은 블록 디바이스들을 캐리어로부터 분리하는 예를 예시하고 설명한다.
[0108] 적절한 설계 규칙들과 다이싱 공차들의 사용은 개별 블록 디바이스 캡슐화 동안뿐만 아니라 패키지 캡슐화 동안에도 보이드들이 발생할 위험을 최소화할 수 있다는 것에 유의한다.
[0109] 패키지 상의 솔더 마스크(solder mask)를 개방하는 것과 적절한 몰드 유동(mold flow)은 몰드 보이드(mold void)들의 위험을 더욱 감소시킬 수 있다는 것에 유의한다. 블록 디바이스들은 몰드 보이드 발생 위험을 더욱 감소시키기 위해 패키지 조립 동안 스탠드오프(stand-off)를 증가시키기 위해 더 얇은 것일 수 있는 노출된 패드들을 포함할 수 있다.
기판을 제조하기 위한 예시적인 순서
[0110] 일부 구현예들에서, 기판을 제조하는 것은 몇몇의 공정들을 포함한다. 도 20a 및 도 20b는 기판을 제공하거나 제조하기 위한 예시적인 순서를 예시한다. 일부 구현예들에서, 도 20a 및 도 20b의 순서는 도 1의 기판(102)을 제공하거나 제조하는 데 사용될 수 있다. 그러나, 도 20a 및 도 20b의 공정은 개시내용에 설명된 기판들 중 임의의 기판을 제조하는 데 사용될 수 있다.
[0111] 도 20a 및 도 20b의 순서는 기판을 제공하거나 제조하기 위한 순서를 단순화 및/또는 명확화 하기 위해 하나 이상의 단계들을 조합할 수 있다는 것에 유의해야 한다. 일부 구현예들에서, 공정들의 차례가 변경되거나 수정될 수 있다. 일부 구현예들에서, 공정들 중 하나 이상이 개시내용의 범위를 벗어나지 않고 교체되거나 대체될 수 있다.
[0112] 단계 1은, 도 20a에 도시된 바와 같이, 캐리어(2000)가 제공되고 캐리어(2000) 위에 금속 층이 형성된 후의 상태를 예시한다. 금속 층은 패턴화되어 인터커넥터들(2002)을 형성할 수 있다. 도금 공정 및/또는 에칭 공정이 금속 층 및 인터커넥트들을 형성하기 위해 사용될 수 있다. 일부 구현예들에서, 캐리어(2000)에는 인터커넥트들(2002)을 형성하기 위해 패턴화된 금속 층이 제공될 수 있다. 일부 구현예들에서, 캐리어(2000) 위에 시드 층(seed layer)이 있을 수 있다. 시드 층은 캐리어(2000)와 인터커넥트들(2002)을 형성하는 금속 층 사이에 위치될 수 있다.
[0113] 단계 2는 유전체 층(2020)이 캐리어(2000) 및 인터커넥트들(2002) 위에 형성된 후의 상태를 예시한다. 증착 및/또는 적층 공정이 유전체 층(2020)을 형성하기 위해 사용될 수 있다. 유전체 층(2020)은 폴리이미드를 포함할 수 있다. 그러나, 서로 다른 구현예들은 유전체 층에 대해 서로 다른 재료들을 사용할 수 있다.
[0114] 단계 3은 복수의 캐비티들(2010)이 유전체 층(2020)에 형성된 후의 상태를 예시한다. 복수의 캐비티들(2010)은 에칭 공정(예컨대, 포토 에칭 공정) 또는 레이저 공정을 사용하여 형성될 수 있다.
[0115] 단계 4는 복수의 캐비티들(2010) 내부 및 위를 포함하는, 유전체 층(2020) 내부 및 위에 인터커넥트들(2012)이 형성된 후의 상태를 예시한다. 예를 들어, 비아, 패드 및/또는 트레이스들이 형성될 수 있다. 인터커넥트들을 형성하기 위해 도금 공정이 사용될 수 있다.
[0116] 단계 5는 다른 유전체 층(2022)이 유전체 층(2020) 위에 형성된 후의 상태를 예시한다. 증착 및/또는 적층 공정이 유전체 층(2022)을 형성하기 위해 사용될 수 있다. 유전체 층(2022)은 유전체 층(2020)과 동일한 재료일 수 있다. 그러나, 서로 다른 구현예들은 유전체 층에 대해 서로 다른 재료들을 사용할 수 있다.
[0117] 단계 6은, 도 20b에 도시된 바와 같이, 복수의 캐비티들(2030)이 유전체 층(2022)에 형성된 후의 상태를 예시한다. 캐비티들(2030)을 형성하기 위해 에칭 공정 또는 레이저 공정이 사용될 수 있다.
[0118] 단계 7은 복수의 캐비티들(2030) 내부 및 위를 포함하는, 유전체 층(2022) 내부 및 위에 인터커넥트들(2014)이 형성된 후의 상태를 예시한다. 예를 들어, 비아, 패드 및/또는 트레이스가 형성될 수 있다. 인터커넥트들을 형성하기 위해 도금 공정이 사용될 수 있다.
[0119] 단계 5 내지 단계 7은 추가적인 금속 층들 및 유전체 층들을 형성하기 위해 반복적으로 반복될 수 있다는 점에 유의한다. 인터커넥트들(2002, 2012 및/또는 2014) 중 일부 또는 전부는 기판(102)의 복수의 인터커넥트들(122)을 한정할 수 있다. 유전체 층들(2020, 2022)은 적어도 하나의 유전체 층(120)에 의해 나타내어질 수 있다.
[0120] 단계 8은 캐리어(2000)가 적어도 하나의 유전체 층(120)으로부터 분리(예컨대, 제거, 연마)되어, 적어도 하나의 유전체 층(120) 및 복수의 인터커넥트들(122)을 포함하는 기판(102)을 남긴 후의 상태를 예시한다.
[0121] 단계 9는 솔더 레지스트 층(124) 및 솔더 레지스트 층(126)이 기판(102) 위에 형성된 후의 상태를 예시한다. 솔더 레지스트 층(124) 및 솔더 레지스트 층(126)을 형성하기 위해 증착 공정이 사용될 수 있다. 일부 구현예들에서, 적어도 하나의 유전체 층(120) 위에 하나의 솔더 레지스트 층이 형성되거나 하나도 형성되지 않을 수 있다.
[0122] 서로 다른 구현예들은 금속 층(들)을 형성하기 위해 서로 다른 공정들을 사용할 수 있다. 일부 구현예들에서, 화학 기상 증착(CVD) 공정 및/또는 물리 기상 증착(PVD) 공정이 금속 층(들)을 형성하는 데 사용될 수 있다. 예를 들어, 스퍼터링 공정, 스프레이 코팅 공정(spray coating process) 및/또는 도금 공정이 금속 층(들)을 형성하기 위해 사용될 수 있다.
기판을 제조하기 위한 방법의 예시적인 흐름도
[0123] 일부 구현예들에서, 기판을 제조하는 것은 몇몇의 공정들을 포함한다. 도 21은 기판을 제공하거나 제조하기 위한 방법(2100)의 예시적은 흐름도를 예시한다. 일부 구현예들에서, 도 21의 방법(2100)은 도 1의 기판(들)을 제공하거나 제조하는 데 사용될 수 있다. 예를 들어, 도 21의 방법은 기판(102)을 제조하는 데 사용될 수 있다.
[0124] 도 21의 방법(2100)은 기판을 제공하거나 제조하기 위한 방법을 단순화 및/또는 명확화 하기 위해 하나 이상의 공정들을 조합할 수 있다는 것에 유의하여야 한다. 일부 구현예들에서, 공정들의 차례가 변경되거나 수정될 수 있다.
[0125] 방법은 (2105에서) 캐리어(2000)를 제공한다. 서로 다른 구현예들은 캐리어에 대해 서로 다른 재료들을 사용할 수 있다. 캐리어는 시드 층을 포함할 수 있다. 캐리어는 기판, 유리, 석영 및/또는 캐리어 테이프를 포함할 수 있다. 도 20a의 단계 1은 제공되는 캐리어의 예를 예시하고 설명한다.
[0126] 방법은 (2110에서) 캐리어(2000) 위에 금속 층을 형성한다. 금속 층은 패턴화되어 인터커넥트들을 형성할 수 있다. 금속 층과 인터커넥트들을 형성하기 위해 도금 공정이 사용될 수 있다. 일부 구현예들에서, 캐리어는 금속 층을 포함할 수 있다. 캐리어 위의 금속 층은 패턴화되어 인터커넥트들(예컨대, 2002)을 형성할 수 있다. 도 20a의 단계 1은 캐리어 위에 형성된 금속 층과 인터커넥트들의 예를 예시하고 설명한다.
[0127] 방법은 (2115에서) 캐리어(2000) 및 인터커넥트들(2002) 위에 유전체 층(2020)을 형성한다. 증착 및/또는 적층 공정이 유전체 층을 형성하기 위해 사용될 수 있다. 유전체 층(2020)은 폴리이미드를 포함할 수 있다. 유전체 층을 형성하는 것은 또한 유전체 층(2020) 내에 복수의 캐비티들(예컨대, 2010)을 형성하는 것을 포함할 수 있다. 복수의 캐비티들은 에칭 공정(예컨대, 포토 에칭) 또는 레이저 공정을 이용하여 형성될 수 있다. 도 20a의 단계 2 내지 단계 3은 유전체 층과 유전체 층 내에 캐비티들을 형성하는 예를 예시하고 설명한다.
[0128] 방법은 (2120에서) 유전체 층 내부 및 위에 인터커넥트들을 형성한다. 예를 들어, 인터커넥트들(2012)은 유전체 층(2020) 내부 및 위에 형성될 수 있다. 인터커넥트들을 형성하기 위해 도금 공정이 사용될 수 있다. 인터커넥트들을 형성하는 것은 유전체 층 위 및/또는 내에 패턴화된 금속 층을 제공하는 것을 포함할 수 있다. 인터커넥트들을 형성하는 것은 또한 유전체 층의 캐비티들 내에 인터커넥트들을 형성하는 것을 포함할 수도 있다. 도 20a의 단계 4는 유전체 층 내부 및 위에 인터커넥트들을 형성하는 예를 예시하고 설명한다.
[0129] 방법은 (2125에서) 유전체 층(2020) 및 인터커넥트들 위에 유전체 층(2022)을 형성한다. 증착 및/또는 적층 공정이 유전체 층을 형성하기 위해 사용될 수 있다. 유전체 층(2022)은 폴리이미드를 포함할 수 있다. 유전체 층을 형성하는 것은 또한 유전체 층(2022) 내에 복수의 캐비티들(예컨대, 2030)을 형성하는 것을 포함할 수 있다. 복수의 캐비티들은 에칭 공정 또는 레이저 공정을 이용하여 형성될 수 있다. 도 20a 및 도 20b의 단계 5 내지 단계 6은 유전체 층과 유전체 층 내에 캐비티들을 형성하는 예를 예시하고 설명한다.
[0130] 방법은 (2130에서) 유전체 층 내부 및/또는 위에 인터커넥트들을 형성한다. 예를 들어, 인터커넥트들(2014)이 형성될 수 있다. 인터커넥트들을 형성하기 위해 도금 공정이 사용될 수 있다. 인터커넥트들을 형성하는 것은 유전체 층 위 및 내에 패턴화된 금속 층을 제공하는 것을 포함할 수 있다. 인터커넥트들을 형성하는 것은 또한 유전체 층의 캐비티들 내에 인터커넥트들을 형성하는 것을 포함할 수도 있다. 도 20b의 단계 15는 유전체 층 내부 및 위에 인터커넥트들을 형성하는 예를 예시하고 설명한다.
[0131] 방법은 2125 및 2130에서 설명된 바와 같이 추가적인 유전체 층(들) 및 추가적인 인터커넥트들을 형성할 수 있다.
[0132] 일단 모든 유전체 층(들) 및 추가적인 인터커넥트들이 형성되면, 방법은 유전체 층(2020)으로부터 캐리어(예컨대, 2000)를 분리(예컨대, 제거, 연삭)하여, 기판을 남긴다. 일부 구현예들에서, 방법은 기판 위에 솔더 레지스트 층들(예컨대, 124, 126)을 형성할 수 있다.
[0133] 서로 다른 구현예들은 금속 층(들)을 형성하기 위해 서로 다른 공정들을 사용할 수 있다. 일부 구현예들에서, 화학 기상 증착(CVD) 공정 및/또는 물리 기상 증착(PVD) 공정이 금속 층(들)을 형성하는 데 사용될 수 있다. 예를 들어, 스퍼터링 공정, 스프레이 코팅 공정 및/또는 도금 공정이 금속 층(들)을 형성하기 위해 사용될 수 있다.
예시적인 전자 디바이스들
[0134] 도 22는 전술된 디바이스, 집적 디바이스, 집적 회로(IC) 패키지, 집적 회로(IC) 디바이스, 반도체 디바이스, 집적 회로, 다이(die), 인터포저(interposer), 패키지, 패키지-온-패키지(package-on-package)(PoP), 시스템 인 패키지(System in Package)(SiP) 또는 시스템 온 칩(System on Chip)(SoC) 중 임의의 것과 통합될 수 있는 다양한 전자 디바이스들을 예시한다. 예를 들어, 휴대 전화 디바이스(2202), 랩톱 컴퓨터(laptop computer) 디바이스(2204), 고정 위치 단말 디바이스(2206), 웨어러블 디바이스(wearable device)(2208), 또는 자동차(2210)는 본 명세서에 설명된 디바이스(2200)를 포함할 수 있다. 디바이스(2200)는, 예를 들어, 본 명세서에 설명된 디바이스들 및/또는 집적 회로(IC) 패키지들 중 임의의 것일 수 있다. 도 22에 예시된 디바이스들(2202, 2204, 2206, 2208) 및 차량(2210)은 단지 예시적일 뿐이다. 다른 전자 디바이스들은 또한 모바일 디바이스(mobile device)들, 휴대용 개인 통신 시스템(PCS) 유닛들, 개인 휴대 정보 단말기들과 같은 휴대용 데이터 유닛들, 글로벌 포지셔닝 시스템(GPS: Global positioning system) 가능 디바이스들, 내비게이션 디바이스(navigation device)들, 셋톱 박스(set top box)들, 음악 플레이어들, 비디오 플레이어(video player)들, 엔터테인먼트 유닛(entertainment unit)들, 검침 장비와 같은 고정 위치 데이터 유닛들, 통신 디바이스들, 스마트폰(smartphone)들, 태블릿 컴퓨터(tablet computer)들, 컴퓨터들, 웨어러블 디바이스들(예컨대, 시계들, 안경), 사물 인터넷(Internet of things)(IoT) 디바이스들, 서버들, 라우터(router)들, 자동차들(예컨대, 자율주행차량들)에 구현된 전자 디바이스들 또는 데이터나 컴퓨터 명령들을 저장하거나 검색하는 임의의 다른 디바이스 또는 이들의 임의의 조합을 포함하는 디바이스들의 그룹(예컨대, 전자 디바이스들)을 포함하는(그러나, 이에 제한되지 않음) 디바이스(2200)를 특히 포함할 수 있다.
[0135] 도 1 내지 도 14, 도 15a 및 도 15b, 도 16, 도 17a 및 도 17b, 도 18a 내지 도 18c 및/또는 도 19 내지 도 22에 예시된 컴포넌트들, 공정들, 특징들 및/또는 기능들 중 하나 이상은 단일 컴포넌트, 공정, 특징 또는 기능으로 재배열 및/또는 조합되거나 몇몇의 컴포넌트들, 공정들 또는 기능들로 실시될 수 있다. 추가적인 엘리먼트들, 컴포넌트들, 공정들 및/또는 기능들이 또한 개시내용을 벗어나지 않고 추가될 수 있다. 또한 도 1 내지 도 14, 도 15a 및 도 15b, 도 16, 도 17a 및 도 17b, 도 18a 내지 도 18c 및/또는 도 19 내지 도 22와 본 개시내용의 이에 대응하는 설명은 다이들 및/또는 IC들로 제한되지 않는다는 점을 유의해야 한다. 일부 구현예들에서, 도 1 내지 도 14, 도 15a 및 도 15b, 도 16, 도 17a 및 도 17b, 도 18a 내지 도 18c 및/또는 도 19 내지 도 22 및 이의 대응하는 설명은 디바이스들 및/또는 집적 디바이스들을 제조, 생성, 제공 및/또는 생산하는 데 사용될 수 있다. 일부 구현예들에서, 디바이스는 다이, 집적 디바이스, 집적 수동 디바이스(IPD), 다이 패키지, 집적 회로(IC) 디바이스, 디바이스 패키지, 집적 회로(IC) 패키지, 웨이퍼, 반도체 디바이스, 패키지 온 패키지(PoP) 디바이스, 방열 디바이스 및/또는 인터포저를 포함할 수 있다.
[0136] 개시내용의 도면들은 다양한 부품들, 컴포넌트들, 물체들, 디바이스들, 패키지들, 집적 디바이스들, 집적 회로들 및/또는 트랜지스터(transistor)들의 실제 표현들 및/또는 개념적 표현들을 나타낼 수 있다는 점에 유의한다. 일부 경우들에서, 도면들이 축적에 맞지 않을 수도 있다. 일부 경우들에서, 명확성을 위해, 모든 컴포넌트들 및/또는 부품들이 도시되지 않을 수도 있다. 일부 경우들에서, 도면들의 다양한 부품들 및/또는 컴포넌트들의 포지션, 위치, 크기들 및/또는 형상들은 예시적일 수 있다. 일부 구현예들에서, 도면들의 다양한 컴포넌트들 및/또는 부품들은 선택적일 수 있다.
[0137] 단어 "예시적인"은 본 명세서에서 "예, 사례 또는 예시로서 제공되는"을 의미하는 것으로 사용된다. 본 명세서에서 "예시적인" 것으로 설명된 임의의 구현예 또는 양태는 반드시 개시내용의 다른 양태들에 비해 바람직하거나 유리한 것으로 해석되어서는 안 된다. 마찬가지로, 용어 "양태들"은 개시내용의 모든 양태들이 논의된 특징, 이점 또는 작동 모드를 포함하는 것을 요구하지 않는다. 용어 "결합된"은 두 물체들 사이의 직접적인 또는 간접적인 결합(예컨대, 기계적 결합)을 지칭하기 위해 본 명세서에서 사용된다. 예를 들어, 물체 A가 물체 B에 물리적으로 닿고 물체 B가 물체 C에 닿는 경우, 비록 물체 A와 물체 C가 서로 물리적으로 직접 접촉하지 않더라도, 물체 A와 물체 C는 여전히 서로 결합된 것으로 간주될 수 있다. 물체 B에 결합된 물체 A는 물체 B의 적어도 일부에 결합될 수 있다. 용어 "전기적으로 결합된"은 두 물체들 사이에 전류(예컨대, 신호, 전원, 접지)가 이동할 수 있도록 두 물체들이 직접적으로 또는 간접적으로 함께 결합되는 것을 의미할 수 있다. 전기적으로 결합된 두 물체들은 두 물체들 사이를 이동하는 전류를 가질 수도 있고 갖지 않을 수도 있다. 용어들 "제1", "제2", "제3" 및 "제4"(및/또는 제4 초과의 임의의 것)의 사용은 임의적이다. 설명된 컴포넌트들 중 임의의 컴포넌트가 제1 컴포넌트, 제2 컴포넌트, 제3 컴포넌트 또는 제4 컴포넌트일 수 있다. 예를 들어, 제2 컴포넌트로 지칭되는 컴포넌트는 제1 컴포넌트, 제2 컴포넌트, 제3 컴포넌트 또는 제4 컴포넌트일 수 있다. 용어들 "캡슐화한다(encapsulate)", "캡슐화하는(encapsulating)" 및/또는 임의의 파생어는 물체가 다른 물체를 부분적으로 캡슐화하거나 완전히 캡슐화할 수 있다는 것을 의미한다. 용어들 "상부"와 "하부"는 임의적이다. 상부에 위치된 구성 요소가 하부에 위치된 구성 요소 위에 위치될 수 있다. 상부 컴포넌트는 하부 컴포넌트로 간주될 수 있으며, 그 반대의 경우도 마찬가지이다. 개시내용에서 설명된 바와 같이, 제2 컴포넌트 "위에" 위치되는 제1 컴포넌트는 하부 또는 상부가 임의로 정의되는 방식에 따라 제1 컴포넌트가 제2 컴포넌트보다 위에 위치되거나 아래에 위치되는 것을 의미할 수 있다. 다른 예에서, 제1 컴포넌트는 제2 컴포넌트의 제1 표면 위에(예컨대, 위로) 위치될 수 있고, 제3 컴포넌트는 제2 컴포넌트의 제2 표면 위에(예컨대, 아래로) 위치될 수 있고, 여기서 제2 표면은 제1 표면의 반대 편에 있다. 하나의 컴포넌트가 다른 컴포넌트 위에 위치되는 맥락에서 본 출원에서 사용된 용어 "위에"는 다른 컴포넌트 상에 및/또는 다른 컴포넌트 내에 있는 컴포넌트(예컨대, 컴포넌트의 표면 상에 또는 컴포넌트 내에 내장됨)를 의미하기 위해 사용될 수 있다는 점에 추가로 유의한다. 따라서, 예를 들어, 제2 컴포넌트 위에 있는 제1 컴포넌트는 (1) 제1 컴포넌트가 제2 컴포넌트 위에 있지만, 제2 컴포넌트와 직접 접촉하지 않고, (2) 제1 컴포넌트가 제2 컴포넌트 상에(예컨대, 이의 표면 상에) 있고, 및/또는 (3) 제1 컴포넌트는 제2 컴포넌트 내에(예컨대, 그 내에 내장되어) 있다는 것을 의미할 수 있다. 제2 컴포넌트 "내에" 위치되는 제1 컴포넌트는 제2 컴포넌트 내에 부분적으로 위치될 수도 있거나 제2 컴포넌트 내에 완전히 위치될 수도 있다. 개시내용에 사용된 용어 "약 '값 X'" 또는 "대략 값 X"는 '값 X'의 10 퍼센트 이내를 의미한다. 예를 들어, 약 1 또는 대략 1의 값은 0.9 내지 1.1 범위의 값을 의미할 것이다.
[0138] 일부 구현예들에서, 인터커넥트는 2 개의 지점들, 엘리먼트들 및/또는 컴포넌트들 사이의 전기적인 연결을 허용하거나 용이하게 하는 디바이스 또는 패키지의 엘리먼트 또는 컴포넌트이다. 일부 구현예들에서, 인터커넥트는 트레이스, 비아, 패드, 필러, 금속화 층, 재배선 층, 및/또는 언더 범프 금속화(under bump metallization)(UBM) 층/인터커넥트를 포함할 수 있다. 일부 구현예들에서, 인터커넥트는 신호(예컨대, 데이터 신호), 접지 및/또는 전력을 위한 전기적인 경로를 제공하도록 구성될 수 있는 전기 전도성 재료를 포함할 수 있다. 인터커넥트가 하나보다 많은 엘리먼트 또는 컴포넌트를 포함할 수 있다. 인터커넥트가 하나 이상의 인터커넥트들에 의해 한정될 수 있다. 인터커넥트가 하나 이상의 금속 층들을 포함할 수 있다. 인터커넥트가 회로의 부품일 수 있다. 서로 다른 구현예들은 인터커넥트들을 형성하기 위해 서로 다른 공정들 및/또는 순서들을 사용할 수 있다. 일부 구현예들에서, 화학 기상 증착(CVD) 공정, 물리 기상 증착(PVD) 공정, 스퍼터링 공정, 스프레이 코팅, 및/또는 도금 공정이 인터커넥트들을 형성하는 데 사용될 수 있다.
[0139] 또한, 본 명세서에 포함된 다양한 개시내용들은 플로우차트(flowchart), 흐름도, 구조도, 또는 블록 다이어그램으로서 묘사되는 공정으로서 설명될 수 있다는 점에 유의한다. 플로우차트가 작업들을 순차적인 공정으로 설명할 수 있지만, 작업들 중 많은 작업들이 병렬로 또는 동시에 수행될 수 있다. 또한, 작업들의 차례는 다시 조정될 수 있다. 작업들이 완료되면 공정이 종료된다.
[0140] 이하에서는, 추가의 예들이 개시내용의 이해를 용이하게 하기 위해 설명된다.
[0141] 양태 1: 패키지로서, 기판; 기판에 결합된 제1 집적 디바이스; 기판에 결합된 제1 블록 디바이스 ― 제1 블록 디바이스는: 제1 전기적인 컴포넌트; 제2 전기적인 컴포넌트; 제1 전기적인 컴포넌트 및 제2 전기적인 컴포넌트를 캡슐화하는 제1 캡슐화 층; 및 캡슐화 층에 결합된 제1 금속 층을 포함함 ―; 및 제1 집적 디바이스 및 제1 블록 디바이스를 적어도 부분적으로 캡슐화하는 제2 캡슐화 층을 포함하는, 패키지.
[0142] 양태 2: 양태 1의 패키지에 있어서, 패키지는 제2 캡슐화 층에 결합되는 제2 금속 층을 추가로 포함하고, 제2 금속 층은 제2 캡슐화 층의 외부 표면 위에 위치된다.
[0143] 양태 3: 양태 2의 패키지에 있어서, 제2 금속 층은 제1 블록 디바이스의 제1 금속 층과 결합된다.
[0144] 양태 4: 양태 2 내지 양태 3의 패키지에 있어서, 제1 금속 층 및/또는 제2 금속 층은 전자기 간섭(EMI) 차폐체로서 구성된다.
[0145] 양태 5: 양태 2 내지 양태 4의 패키지에 있어서, 제1 금속 층 및/또는 제2 금속 층은 접지(ground)에 결합하도록 구성된다.
[0146] 양태 6: 양태 1 내지 양태 5의 패키지에 있어서, 제1 블록 디바이스는 블록 기판(block substrate)을 추가로 포함하고, 제1 전기적인 컴포넌트와 제2 전기적인 컴포넌트는 블록 기판에 결합된다.
[0147] 양태 7: 양태 1 내지 양태 6의 패키지에 있어서, 제1 전기적인 컴포넌트는 수동 컴포넌트 또는 집적 디바이스를 포함하고, 제2 전기적인 컴포넌트는 다른 수동 컴포넌트 또는 다른 집적 디바이스를 포함한다.
[0148] 양태 8: 양태 1 내지 양태 7의 패키지에 있어서, 제1 블록 디바이스는 2 개보다 많은 전기적인 컴포넌트들을 포함한다.
[0149] 양태 9: 양태 1 내지 양태 8의 패키지에 있어서, 패키지는 기판에 결합된 제2 블록 디바이스를 추가로 포함하고, 제2 블록 디바이스는: 제3 전기적인 컴포넌트; 제4 전기적인 컴포넌트; 제3 전기적인 컴포넌트 및 제4 전기적인 컴포넌트를 캡슐화하는 제3 캡슐화 층; 및 제3 캡슐화 층에 결합된 제3 금속 층 ―제3 금속 층은 제2 블록 디바이스를 위한 차폐체로서 구성됨 ―을 포함한다.
[0150] 양태 10: 양태 1 내지 양태 9의 패키지에 있어서, 제1 블록 디바이스는 복수의 솔더 인터커넥트들을 통해 기판에 결합된다.
[0151] 양태 11: 장치로서, 기판; 기판에 결합된 제1 집적 디바이스; 기판에 결합된 제1 블록 디바이스 ― 제1 블록 디바이스는, 제1 전기적인 컴포넌트; 제2 전기적인 컴포넌트; 제1 전기적인 컴포넌트 및 제2 전기적인 컴포넌트를 캡슐화하도록 구성된 제1 캡슐화를 위한 수단; 및 제1 캡슐화를 위한 수단에 결합된 제1 금속 층을 포함함 ―; 및 제1 집적 디바이스 및 제1 블록 디바이스를 적어도 부분적으로 캡슐화하도록 구성된 제2 캡슐화를 위한 수단을 포함하는, 장치.
[0152] 양태 12: 양태 11의 장치에 있어서, 장치는 제2 캡슐화를 위한 수단에 결합되는 제2 금속 층을 추가로 포함하고, 제2 금속 층은 제2 캡슐화를 위한 수단의 외부 표면 위에 위치된다.
[0153] 양태 13: 양태 12의 장치에 있어서, 제2 금속 층은 제1 블록 디바이스의 제1 금속 층에 결합된다.
[0154] 양태 14: 양태 12 내지 양태 13의 장치에 있어서, 제1 금속 층 및/또는 제2 금속 층은 전자기 간섭(EMI) 차폐체로서 구성된다.
[0155] 양태 15: 양태 12 내지 양태 14의 장치에 있어서, 제1 금속 층 및/또는 제2 금속 층은 접지에 결합하도록 구성된다.
[0156] 양태 16: 양태 11 내지 양태 15의 장치에 있어서, 제1 블록 디바이스는 블록 기판을 추가로 포함하고, 제1 전기적인 컴포넌트와 제2 전기적인 컴포넌트는 블록 기판에 결합된다.
[0157] 양태 17: 양태 11 내지 양태 16의 장치에 있어서, 제1 전기적인 컴포넌트는 수동 컴포넌트 또는 집적 디바이스를 포함하고, 제2 전기적인 컴포넌트는 다른 수동 컴포넌트 또는 다른 집적 디바이스를 포함한다.
[0158] 양태 18: 양태 11 내지 양태 17의 장치에 있어서, 제1 블록 디바이스는 2 개보다 많은 전기적인 컴포넌트들을 포함한다.
[0159] 양태 19: 양태 11 내지 양태 18의 장치에 있어서, 장치는 기판에 결합된 제2 블록 디바이스를 추가로 포함하고, 제2 블록 디바이스는, 제3 전기적인 컴포넌트; 제4 전기적인 컴포넌트; 제3 전기적인 컴포넌트 및 제4 전기적인 컴포넌트를 캡슐화하도록 구성된 제3 캡슐화를 위한 수단; 및 제3 캡슐화를 위한 수단에 결합된 제3 금속 층 ― 제3 금속 층은 제2 블록 디바이스를 위한 차폐체로서 구성됨 ―을 포함한다.
[0160] 양태 20: 양태 11 내지 양태 19의 장치에 있어서, 장치는 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 휴대폰, 스마트폰, 개인 휴대 정보 단말기, 고정 위치 단말기, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버, 사물 인터넷(IoT) 디바이스, 자동차 내의 디바이스로 구성된 그룹으로부터 선택된 디바이스를 포함한다.
[0161] 양태 21: 패키지를 제조하기 위한 방법으로서, 기판을 제공하는 단계; 기판에 제1 집적 디바이스를 결합하는 단계; 기판에 제1 블록 디바이스를 결합하는 단계 ― 제1 블록 디바이스는: 제1 전기적인 컴포넌트; 제2 전기적인 컴포넌트; 제1 전기적인 컴포넌트 및 제2 전기적인 컴포넌트를 캡슐화하는 제1 캡슐화 층; 및 제1 캡슐화 층에 결합된 제1 금속 층을 포함함 ―; 및 제1 집적 디바이스 및 제1 블록 디바이스를 적어도 부분적으로 캡슐화하는 제2 캡슐화 층을 형성하는 단계를 포함하는, 방법.
[0162] 양태 22: 양태 21의 방법에 있어서, 방법은 제2 캡슐화 층의 외부 표면 위에 제2 금속 층을 형성하는 단계를 추가로 포함한다.
[0163] 양태 23: 양태 22의 방법에 있어서, 제2 금속 층은 제1 블록 디바이스의 제1 금속 층에 결합된다.
[0164] 양태 24: 양태 22 내지 양태 23의 방법에 있어서, 제1 금속 층 및/또는 제2 금속 층은 전자기 간섭(EMI) 차폐체로서 구성된다.
[0165] 양태 25: 양태 21 내지 양태 24의 방법에 있어서, 제1 블록 디바이스는 블록 기판을 추가로 포함하고, 제1 전기적인 컴포넌트와 제2 전기적인 컴포넌트는 블록 기판에 결합된다.
[0166] 본 명세서에 설명된 개시내용의 다양한 특징들은 개시내용으로부터 벗어나지 않고 서로 다른 시스템들에서 구현될 수 있다. 개시내용의 전술한 양태들은 단지 예들일 뿐이며 개시내용을 제한하는 것으로 해석되어서는 안 된다는 점에 유의해야 한다. 본 개시내용의 양태들의 설명은 예시적인 것으로 의도되고, 청구항들의 범위를 제한하려는 의도가 아니다. 따라서, 본 교시 내용들은 다른 유형들의 장치들에 쉽게 적용될 수 있으며, 많은 대안들, 수정들 및 변화들이 해당 기술분야의 숙련자에게 명백할 것이다.

Claims (25)

  1. 패키지(package)로서,
    기판;
    상기 기판에 결합된 제1 집적 디바이스(integrated device);
    상기 기판에 결합된 제1 블록 디바이스(block device) ― 상기 제1 블록 디바이스는:
    제1 전기적인 컴포넌트;
    제2 전기적인 컴포넌트;
    상기 제1 전기적인 컴포넌트 및 상기 제2 전기적인 컴포넌트를 캡슐화하는(encapsulating) 제1 캡슐화 층(encapsulation layer); 및
    상기 제1 캡슐화 층에 결합된 제1 금속 층을 포함함 ―; 및
    상기 제1 집적 디바이스 및 상기 제1 블록 디바이스를 적어도 부분적으로 캡슐화하는 제2 캡슐화 층을 포함하는, 패키지.
  2. 제1 항에 있어서,
    상기 제2 캡슐화 층에 결합된 제2 금속 층을 더 포함하고, 상기 제2 금속 층은 상기 제2 캡슐화 층의 외부 표면 위에 위치되는, 패키지.
  3. 제2 항에 있어서,
    상기 제2 금속 층은 상기 제1 블록 디바이스의 상기 제1 금속 층과 결합되는, 패키지.
  4. 제2 항에 있어서,
    상기 제1 금속 층 및/또는 상기 제2 금속 층은 전자기 간섭(EMI) 차폐체로서 구성되는, 패키지.
  5. 제2 항에 있어서,
    상기 제1 금속 층 및/또는 상기 제2 금속 층은 접지(ground)에 결합하도록 구성되는, 패키지.
  6. 제1 항에 있어서,
    상기 제1 블록 디바이스는 블록 기판(block substrate)을 더 포함하고, 그리고
    상기 제1 전기적인 컴포넌트와 상기 제2 전기적인 컴포넌트는 상기 블록 기판에 결합되는, 패키지.
  7. 제1 항에 있어서,
    상기 제1 전기적인 컴포넌트는 수동 컴포넌트 또는 집적 디바이스를 포함하고, 그리고
    상기 제2 전기적인 컴포넌트는 다른 수동 컴포넌트 또는 다른 집적 디바이스를 포함하는, 패키지.
  8. 제1 항에 있어서,
    상기 제1 블록 디바이스는 2 개보다 많은 전기적인 컴포넌트들을 포함하는, 패키지.
  9. 제1 항에 있어서,
    상기 기판에 결합된 제2 블록 디바이스를 더 포함하고, 상기 제2 블록 디바이스는,
    제3 전기적인 컴포넌트;
    제4 전기적인 컴포넌트;
    상기 제3 전기적인 컴포넌트 및 상기 제4 전기적인 컴포넌트를 캡슐화하는 제3 캡슐화 층; 및
    상기 제3 캡슐화 층에 결합된 제3 금속 층 ― 상기 제3 금속 층은 상기 제2 블록 디바이스를 위한 차폐체로서 구성됨 ―을 포함하는, 패키지.
  10. 제1 항에 있어서,
    상기 제1 블록 디바이스는 복수의 솔더 인터커넥트(solder interconnect)들을 통해 상기 기판에 결합되는, 패키지.
  11. 장치로서,
    기판;
    상기 기판에 결합된 제1 집적 디바이스;
    상기 기판에 결합된 제1 블록 디바이스 ― 상기 제1 블록 디바이스는,
    제1 전기적인 컴포넌트;
    제2 전기적인 컴포넌트;
    상기 제1 전기적인 컴포넌트 및 상기 제2 전기적인 컴포넌트를 캡슐화하도록 구성된 제1 캡슐화를 위한 수단; 및
    상기 제1 캡슐화를 위한 수단에 결합된 제1 금속 층을 포함함 ―; 및
    상기 제1 집적 디바이스 및 상기 제1 블록 디바이스를 적어도 부분적으로 캡슐화하도록 구성된 제2 캡슐화를 위한 수단을 포함하는, 장치.
  12. 제11 항에 있어서,
    상기 제2 캡슐화를 위한 수단에 결합된 제2 금속 층을 더 포함하고, 상기 제2 금속 층은 상기 제2 캡슐화를 위한 수단의 외부 표면 위에 위치되는, 장치.
  13. 제12 항에 있어서,
    상기 제2 금속 층은 상기 제1 블록 디바이스의 상기 제1 금속 층에 결합되는, 장치.
  14. 제12 항에 있어서,
    상기 제1 금속 층 및/또는 상기 제2 금속 층은 전자기 간섭(EMI) 차폐체로서 구성되는, 장치.
  15. 제12 항에 있어서,
    상기 제1 금속 층 및/또는 상기 제2 금속 층은 접지에 결합하도록 구성되는, 장치.
  16. 제11 항에 있어서,
    상기 제1 블록 디바이스는 블록 기판을 더 포함하고, 그리고
    상기 제1 전기적인 컴포넌트와 상기 제2 전기적인 컴포넌트는 상기 블록 기판에 결합되는, 장치.
  17. 제11 항에 있어서,
    상기 제1 전기적인 컴포넌트는 수동 컴포넌트 또는 집적 디바이스를 포함하고, 그리고
    상기 제2 전기적인 컴포넌트는 다른 수동 컴포넌트 또는 다른 집적 디바이스를 포함하는, 장치.
  18. 제11 항에 있어서,
    상기 제1 블록 디바이스는 2 개보다 많은 전기적인 컴포넌트들을 포함하는, 장치.
  19. 제11 항에 있어서,
    상기 기판에 결합된 제2 블록 디바이스를 더 포함하고, 상기 제2 블록 디바이스는,
    제3 전기적인 컴포넌트;
    제4 전기적인 컴포넌트;
    상기 제3 전기적인 컴포넌트 및 상기 제4 전기적인 컴포넌트를 캡슐화하도록 구성된 제3 캡슐화를 위한 수단; 및
    상기 제3 캡슐화를 위한 수단에 결합된 제3 금속 층 ― 상기 제3 금속 층은 상기 제2 블록 디바이스를 위한 차폐체로서 구성됨 ―을 포함하는, 장치.
  20. 제11 항에 있어서,
    상기 장치는 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛(entertainment unit), 내비게이션 디바이스(navigation device), 통신 디바이스, 모바일 디바이스(mobile device), 휴대폰, 스마트폰(smartphone), 개인 휴대 정보 단말기, 고정 위치 단말기, 태블릿 컴퓨터(tablet computer), 컴퓨터, 웨어러블 디바이스(wearable device), 랩톱 컴퓨터(laptop computer), 서버(server), 사물 인터넷(IoT) 디바이스, 및 자동차 내의 디바이스로 구성된 그룹(group)으로부터 선택된 디바이스를 포함하는, 장치.
  21. 패키지를 제조하기 위한 방법으로서,
    기판을 제공하는 단계;
    상기 기판에 제1 집적 디바이스를 결합하는 단계;
    상기 기판에 제1 블록 디바이스를 결합하는 단계 ― 상기 제1 블록 디바이스는,
    제1 전기적인 컴포넌트;
    제2 전기적인 컴포넌트;
    상기 제1 전기적인 컴포넌트 및 상기 제2 전기적인 컴포넌트를 캡슐화하는 제1 캡슐화 층; 및
    상기 제1 캡슐화 층에 결합된 제1 금속 층을 포함함 ―; 및
    상기 제1 집적 디바이스 및 상기 제1 블록 디바이스를 적어도 부분적으로 캡슐화하는 제2 캡슐화 층을 형성하는 단계를 포함하는, 패키지를 제조하기 위한 방법.
  22. 제21 항에 있어서,
    상기 제2 캡슐화 층의 외부 표면 위에 제2 금속 층을 형성하는 단계를 더 포함하는, 패키지를 제조하기 위한 방법.
  23. 제22 항에 있어서,
    상기 제2 금속 층은 상기 제1 블록 디바이스의 상기 제1 금속 층에 결합되는, 패키지를 제조하기 위한 방법.
  24. 제22 항에 있어서,
    상기 제1 금속 층 및/또는 상기 제2 금속 층은 전자기 간섭(EMI) 차폐체로서 구성되는, 패키지를 제조하기 위한 방법.
  25. 제21 항에 있어서,
    상기 제1 블록 디바이스는 블록 기판을 더 포함하고, 그리고
    상기 제1 전기적인 컴포넌트와 상기 제2 전기적인 컴포넌트는 상기 블록 기판에 결합되는, 패키지를 제조하기 위한 방법.
KR1020247001301A 2021-07-22 2022-06-10 차폐체를 갖는 블록 디바이스를 포함하는 패키지 KR20240035464A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/383,241 2021-07-22
US17/383,241 US11985804B2 (en) 2021-07-22 2021-07-22 Package comprising a block device with a shield and method of fabricating the same
PCT/US2022/033023 WO2023003650A1 (en) 2021-07-22 2022-06-10 Package comprising a block device with a shield

Publications (1)

Publication Number Publication Date
KR20240035464A true KR20240035464A (ko) 2024-03-15

Family

ID=82403492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247001301A KR20240035464A (ko) 2021-07-22 2022-06-10 차폐체를 갖는 블록 디바이스를 포함하는 패키지

Country Status (7)

Country Link
US (1) US11985804B2 (ko)
EP (1) EP4374426A1 (ko)
JP (1) JP2024526596A (ko)
KR (1) KR20240035464A (ko)
CN (1) CN117642856A (ko)
TW (1) TW202308094A (ko)
WO (1) WO2023003650A1 (ko)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205428912U (zh) * 2013-02-25 2016-08-03 株式会社村田制作所 模块以及模块元器件
US10163871B2 (en) 2015-10-02 2018-12-25 Qualcomm Incorporated Integrated device comprising embedded package on package (PoP) device
WO2018101381A1 (ja) * 2016-12-02 2018-06-07 株式会社村田製作所 高周波モジュール
CN110036469B (zh) * 2016-12-02 2023-05-12 株式会社村田制作所 高频模块
KR101983188B1 (ko) * 2016-12-22 2019-05-28 삼성전기주식회사 팬-아웃 반도체 패키지
WO2018164158A1 (ja) * 2017-03-08 2018-09-13 株式会社村田製作所 高周波モジュール
KR101982056B1 (ko) * 2017-10-31 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지 모듈
KR101982061B1 (ko) * 2017-12-19 2019-05-24 삼성전기주식회사 반도체 패키지
KR102008344B1 (ko) * 2018-01-02 2019-08-07 삼성전자주식회사 반도체 패키지
KR102026132B1 (ko) 2018-03-05 2019-09-27 삼성전자주식회사 팬-아웃 반도체 패키지 모듈
US10937741B2 (en) * 2018-11-16 2021-03-02 STATS ChipPAC Pte. Ltd. Molded laser package with electromagnetic interference shield and method of making
KR102553021B1 (ko) * 2018-12-18 2023-07-07 삼성전자주식회사 전자장치 하우징 및 이를 구비하는 전자 시스템
US20210091017A1 (en) * 2019-09-20 2021-03-25 Qualcomm Incorporated Package comprising discrete antenna device
US11495873B2 (en) * 2020-03-05 2022-11-08 Qualcomm Incorporated Device comprising multi-directional antennas in substrates coupled through flexible interconnects

Also Published As

Publication number Publication date
WO2023003650A1 (en) 2023-01-26
US11985804B2 (en) 2024-05-14
CN117642856A (zh) 2024-03-01
TW202308094A (zh) 2023-02-16
JP2024526596A (ja) 2024-07-19
US20230023868A1 (en) 2023-01-26
EP4374426A1 (en) 2024-05-29

Similar Documents

Publication Publication Date Title
US11502049B2 (en) Package comprising multi-level vertically stacked redistribution portions
KR102558895B1 (ko) 패키지들의 콘택-콘택 커플링을 포함하는 디바이스
US11452246B2 (en) Patch substrate configured as a shield located over a cavity of a board
US11139224B2 (en) Package comprising a substrate having a via wall configured as a shield
EP4133521B1 (en) Package comprising a substrate with interconnect routing over solder resist layer
US11791276B2 (en) Package comprising passive component between substrates for improved power distribution network (PDN) performance
KR20230044192A (ko) 열 확산기로서 구성된 와이어 본드들을 포함하는 패키지
KR20240035464A (ko) 차폐체를 갖는 블록 디바이스를 포함하는 패키지
US20230019333A1 (en) Package comprising stacked integrated devices with overhang
WO2024044429A1 (en) Package comprising a chiplet located between an integrated device and a metallization portion
KR20230137330A (ko) 주변 상호연결부들을 포함하는 기판을 갖는 패키지
KR20240057411A (ko) 고밀도 상호연결부들을 갖는 기판을 포함하는 패키지
EP4437587A1 (en) Package comprising channel interconnects located between solder interconnects
WO2024044430A1 (en) Package comprising a chiplet located between two metallization portions