KR102558895B1 - 패키지들의 콘택-콘택 커플링을 포함하는 디바이스 - Google Patents

패키지들의 콘택-콘택 커플링을 포함하는 디바이스 Download PDF

Info

Publication number
KR102558895B1
KR102558895B1 KR1020227030742A KR20227030742A KR102558895B1 KR 102558895 B1 KR102558895 B1 KR 102558895B1 KR 1020227030742 A KR1020227030742 A KR 1020227030742A KR 20227030742 A KR20227030742 A KR 20227030742A KR 102558895 B1 KR102558895 B1 KR 102558895B1
Authority
KR
South Korea
Prior art keywords
package
coupled
contacts
interconnections
contact
Prior art date
Application number
KR1020227030742A
Other languages
English (en)
Other versions
KR20220131547A (ko
Inventor
종해 김
밀린드 샤
페리아난 치담바람
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20220131547A publication Critical patent/KR20220131547A/ko
Application granted granted Critical
Publication of KR102558895B1 publication Critical patent/KR102558895B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08123—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting directly to at least two bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Connecting Device With Holders (AREA)

Abstract

본 발명은 제1 패키지 및 제1 패키지에 커플링된 제2 패키지를 포함하는 디바이스에 관한 것이다. 제1 패키지는, 제1 통합 디바이스, 제1 통합 디바이스를 캡슐화하는 제1 캡슐화 층, 제1 캡슐화 층을 관통하여 진행하는(traveling through) 복수의 비아(via)들, 제1 복수의 재분배 상호연결부들을 포함하는 제1 재분배 부분 ― 제1 재분배 부분은 제1 캡슐화 층에 커플링됨 ―, 및 제1 통합 디바이스에 커플링된 제1 복수의 콘택들을 포함한다. 제2 패키지는, 수동 디바이스, 수동 디바이스를 캡슐화하는 제2 캡슐화 층, 제2 복수의 재분배 상호연결부들을 포함하는 제2 재분배 부분 ― 제2 재분배 부분은 수동 디바이스 및 제2 캡슐화 층에 커플링됨 ―, 및 수동 디바이스에 커플링된 제2 복수의 콘택들을 포함하며, 제2 복수의 콘택들은 제1 패키지로부터의 제1 복수의 콘택들에 커플링된다.

Description

패키지들의 콘택-콘택 커플링을 포함하는 디바이스
[0001] 본 특허 출원은, "DEVICE COMPRISING CONTACT TO CONTACT COUPLING OF PACKAGES"라는 명칭으로 2020년 3월 9일자로 출원된 정규 출원 번호 제16/812,882호를 우선권으로 주장하며, 이 정규 출원은 본원의 양수인에게 양도되었으며, 이로써 인용에 의해 본원에 명백하게 포함된다.
[0002] 다양한 특징들은 패키지들 및 통합 디바이스(integrated device)들에 관한 것이지만, 더 구체적으로는 콘택-콘택 커플링(contact to contact coupling)을 통한 패키지-패키지 커플링(package to package coupling)에 관한 것이다.
[0003] 도 1은 제1 패키지(101) 및 제2 패키지(103)를 포함하는 디바이스(100)를 예시한다. 제1 패키지(101)는 복수의 솔더 상호연결부들(160)을 통해 제2 패키지(103)에 커플링된다. 제1 패키지(101)는 기판(102) 및 다이(104)를 포함한다. 다이(104)는, 범프들 및 필라(pillar)들을 포함할 수 있는 복수의 솔더 상호연결부들(140)을 통해 기판(102)의 제1 표면에 커플링된다. 기판(102)은 복수의 유전체 층들(120) 및 복수의 상호연결부들(122)을 포함한다. 기판(102)은 제1 솔더 레지스트 층(124), 제2 솔더 레지스트 층(126), 및 복수의 솔더 상호연결부들(130)을 포함한다. 제2 패키지(103)는 기판(105), 다이(106), 및 커패시터(180)를 포함한다. 기판(105)은 복수의 유전체 층들(150) 및 복수의 상호연결부들(152)을 포함한다. 다이(106) 및 커패시터(180)는 기판(105)에 커플링된다. 커패시터(180)와 다이(104) 사이의 전류들이 이동해야 하는 거리 때문에, 제2 패키지(103) 내의 커패시터(180)의 포지션 및 로케이션은 디바이스(100)의 성능을 제한할 수 있다. 패키지들 및 디바이스들의 성능을 개선하기 위한 지속적인 필요성이 존재한다.
[0004] 다양한 특징들은 패키지들 및 통합 디바이스들에 관한 것이지만, 더 구체적으로는 콘택-콘택 커플링(contact to contact coupling)을 통한 패키지-패키지 커플링(package to package coupling)에 관한 것이다.
[0005] 일 예는 제1 패키지, 및 콘택-콘택 커플링을 통해 제1 패키지에 커플링된 제2 패키지를 포함하는 디바이스를 제공한다. 제1 패키지는, 전면 및 후면을 포함하는 제1 통합 디바이스, 제1 통합 디바이스를 캡슐화하는 제1 캡슐화 층, 제1 캡슐화 층을 관통하여 진행하는(traveling through) 복수의 비아(via)들, 제1 복수의 재분배 상호연결부들을 포함하는 제1 재분배 부분 ― 제1 재분배 부분은 제1 캡슐화 층에 커플링됨 ―, 및 제1 통합 디바이스에 커플링된 제1 복수의 콘택들을 포함한다. 제2 패키지는, 수동 디바이스(passive device), 수동 디바이스를 캡슐화하는 제2 캡슐화 층, 제2 복수의 재분배 상호연결부들을 포함하는 제2 재분배 부분 ― 제2 재분배 부분은 수동 디바이스 및 제2 캡슐화 층에 커플링됨 ―, 및 수동 디바이스에 커플링된 제2 복수의 콘택들을 포함하며, 제2 복수의 콘택들은 제1 패키지로부터의 제1 복수의 콘택들에 커플링된다.
[0006] 다른 예는 제1 패키지, 및 콘택-콘택 커플링을 통해 제1 패키지에 커플링된 제2 패키지를 포함하는 장치를 제공한다. 제1 패키지는, 전면 및 후면을 포함하는 제1 통합 디바이스, 제1 통합 디바이스를 캡슐화하는, 캡슐화를 위한 제1 수단, 캡슐화를 위한 제1 수단을 관통하여 진행하는 복수의 비아들, 제1 복수의 상호연결부들을 포함하는 제1 재분배 부분 ― 제1 재분배 부분은 캡슐화를 위한 제1 수단에 커플링됨 ―, 및 제1 통합 디바이스에 커플링된 제1 복수의 콘택들을 포함한다. 제2 패키지는, 수동 디바이스, 수동 디바이스를 캡슐화하는, 캡슐화를 위한 제2 수단, 제2 복수의 상호연결부들을 포함하는 제2 재분배 부분 ― 제2 재분배 부분은 수동 디바이스 및 캡슐화를 위한 제2 수단에 커플링됨 ―, 및 수동 디바이스에 커플링된 제2 복수의 콘택들을 포함하며, 제2 복수의 콘택들은 제1 패키지로부터의 제1 복수의 콘택들에 커플링된다.
[0007] 다른 예는 디바이스를 제작하기 위한 방법을 제공한다. 방법은 제1 패키지를 제공하며, 제1 패키지는, 전면 및 후면을 포함하는 제1 통합 디바이스, 제1 통합 디바이스를 캡슐화하는 제1 캡슐화 층, 제1 캡슐화 층을 관통하여 진행하는 복수의 비아들, 제1 복수의 상호연결부들을 포함하는 제1 재분배 부분 ― 제1 재분배 부분은 제1 캡슐화 층에 커플링됨 ―, 및 제1 통합 디바이스에 커플링된 제1 복수의 콘택들을 포함한다. 방법은 제2 패키지를 제공하며, 제2 패키지는, 수동 디바이스, 수동 디바이스를 캡슐화하는 제2 캡슐화 층, 제2 복수의 상호연결부들을 포함하는 제2 재분배 부분 ― 제2 재분배 부분은 수동 디바이스 및 제2 캡슐화 층에 커플링됨 ―, 및 수동 디바이스에 커플링된 제2 복수의 콘택들을 포함하며, 제2 복수의 콘택들은 제1 패키지로부터의 제1 복수의 콘택들에 커플링된다. 방법은, 콘택-콘택 커플링을 통해 제1 패키지를 제2 패키지에 커플링한다.
[0008] 다양한 특징들, 속성 및 장점들은, 도면들과 관련하여 고려될 때 이하 설명된 상세한 설명으로부터 명백하게 될 수 있으며, 도면들에서 유사한 참조 문자들은 전반에 걸쳐 대응되게 식별된다.
[0009] 도 1은 다른 패키지에 커플링된 패키지를 예시한다.
[0010] 도 2는 콘택-콘택 커플링을 통해 커플링된 패키지들을 포함하는 예시적인 디바이스의 측면도를 예시한다.
[0011] 도 3은 콘택-콘택 커플링을 통해 커플링된 패키지들을 포함하는 예시적인 디바이스의 측면도를 예시한다.
[0012] 도 4는 콘택-콘택 커플링을 통해 커플링된 패키지들을 포함하는 예시적인 디바이스의 측면도를 예시한다.
[0013] 도 5는 콘택-콘택 커플링을 통해 커플링된 패키지들을 포함하는 예시적인 디바이스의 측면도를 예시한다.
[0014] 도 6은 콘택-콘택 커플링을 위한 콘택들을 갖는 패키지를 포함하는 예시적인 웨이퍼의 도면을 예시한다.
[0015] 도 7은 콘택-콘택 커플링을 위한 콘택들을 갖는 다른 패키지를 포함하는 예시적인 웨이퍼의 도면을 예시한다.
[0016] 도 8(도 8a - 도 8e를 포함함)은 콘택-콘택 커플링을 위한 콘택들을 갖는 패키지를 제작하기 위한 예시적인 시퀀스를 예시한다.
[0017] 도 9(도 9a - 도 9c를 포함함)는 콘택-콘택 커플링을 위한 콘택들을 갖는 다른 패키지를 제작하기 위한 예시적인 시퀀스를 예시한다.
[0018] 도 10(도 10a - 도 10b를 포함함)은 콘택-콘택 커플링을 통해 커플링된 패키지들을 포함하는 디바이스를 제작하기 위한 예시적인 시퀀스를 예시한다.
[0019] 도 11은 콘택-콘택 커플링을 통해 커플링된 패키지들을 포함하는 디바이스를 제작하기 위한 방법의 예시적인 흐름도를 예시한다.
[0020] 도 12는 콘택-콘택 커플링을 통해 커플링된 패키지들을 포함하는 예시적인 디바이스의 측면도를 예시한다.
[0021] 도 13은 콘택-콘택 커플링을 통해 커플링된 패키지들을 포함하는 예시적인 디바이스의 측면도를 예시한다.
[0022] 도 14는 본원에서 설명된 다이, 통합 디바이스, IPD(integrated passive device), 디바이스 패키지, 패키지, 집적 회로 및/또는 PCB를 통합할 수 있는 다양한 전자 디바이스들을 예시한다.
[0023] 이하의 설명에서, 본 개시내용의 다양한 양상들의 완전한 이해를 제공하기 위해 특정 세부사항들이 제공된다. 그러나, 양상들이 이러한 특정 세부사항들 없이도 실시될 수 있다는 것이 당업자에 의해 이해될 것이다. 예컨대, 회로들은, 불필요한 세부사항으로 양상들을 모호하게 하는 것을 피하기 위해 블록도들로 도시될 수 있다. 다른 경우들에서, 잘-알려진 회로들, 구조들 및 기법들은 본 개시내용의 양상들을 모호하게 하지 않기 위해 상세하게 도시되지 않을 수 있다.
[0024] 본 개시내용은, 제1 패키지 및 콘택-콘택 커플링을 통해 제1 패키지에 커플링된 제2 패키지를 포함하는 디바이스를 설명한다. 제1 패키지는, 전면 및 후면을 포함하는 제1 통합 디바이스(예컨대, 제1 다이), 제1 통합 디바이스를 캡슐화하는 제1 캡슐화 층, 제1 캡슐화 층을 관통하여 진행하는 복수의 비아들, 제1 복수의 재분배 상호연결부들을 포함하는 제1 재분배 부분 ― 여기서, 제1 재분배 부분은 제1 캡슐화 층에 커플링됨 ―, 및 제1 통합 디바이스에 커플링된 제1 복수의 콘택들을 포함한다. 제2 패키지는, 수동 디바이스(예컨대, IPD(integrated passive device), 수동 다이), 수동 디바이스를 캡슐화하는 제2 캡슐화 층, 제2 복수의 재분배 상호연결부들을 포함하는 제2 재분배 부분 ― 여기서, 제2 재분배 부분은 수동 디바이스 및 제2 캡슐화 층에 커플링됨 ―, 및 수동 디바이스에 커플링된 제2 복수의 콘택들 ― 여기서, 제2 복수의 콘택들은 제1 패키지로부터의 제1 복수의 콘택들에 커플링됨 ― 을 포함한다. 이러한 구성의 하나의 장점은, 수동 디바이스가 통합 디바이스에 훨씬 더 가깝다는 것이며, 이는 컴포넌트들의 기생 효과들을 감소시키는 것을 도울 수 있고, 통합 디바이스, 패키지(들) 및 디바이스의 전체적인 성능을 개선하는 것을 도울 수 있다. 이러한 구성의 다른 장점은 패키지를 제작하는 비용이 감소된다는 것이다.
패키지들의 콘택-콘택 커플링을 포함하는 예시적인 디바이스
[0025] 도 2는 제1 패키지(202) 및 제2 패키지(204)를 포함하는 디바이스(200)의 예를 예시한다. 아래에서 추가로 설명될 바와 같이, 제1 패키지(202) 및 제2 패키지(204)는 산화물-산화물 커플링(oxide to oxide coupling) 및/또는 콘택-콘택 커플링(예컨대, 구리-구리 하이브리드 본딩)을 통해 서로 커플링되며, 이는 디바이스(200)의 전체적인 폼 팩터(form factor)를 감소시키는 것을 도울 수 있다. 더욱이, 디바이스(200)의 폼 팩터를 감소시키는 것은 컴포넌트들이 서로 더 가까울 수 있게 하며, 이는 디바이스(200) 및/또는 디바이스(200)의 컴포넌트들의 전체적인 성능을 도울 수 있다. 예컨대, 하나의 패키지의 수동 디바이스들은 다른 패키지의 통합 디바이스들에 더 가까울 수 있으며, 이는 통합 디바이스들의 성능을 개선하는 것을 도울 수 있다.
[0026] 도 2에 도시된 바와 같이, 제1 패키지(202)는 제1 복수의 콘택들(205)(예컨대, 구리 콘택), 산화물 층(215), 수동 디바이스(221), 통합 디바이스(223)(예컨대, 제1 통합 디바이스), 통합 디바이스(225), 재분배 부분(210)(예컨대, 제1 재분배 부분), 재분배 부분(220)(예컨대, 제3 재분배 부분), 제1 캡슐화 층(230), 및 복수의 솔더 상호연결부들(270)을 포함한다. 통합 디바이스(223) 및/또는 통합 디바이스(225)는 다이(예컨대, 반도체 베어 다이)를 포함할 수 있다.
[0027] 재분배 부분(210)은 전면 재분배 부분일 수 있고, 재분배 부분(220)은 후면 재분배 부분일 수 있다. 재분배 부분(210)은 적어도 하나의 유전체 층(212) 및 제1 복수의 상호연결부들(214)을 포함할 수 있다. 제1 복수의 상호연결부들(214)은 트레이스들, 패드들 및/또는 비아들을 포함할 수 있다. 제1 복수의 상호연결부들(214)은 재분배 상호연결부들을 포함할 수 있다. 재분배 부분(220)은 적어도 하나의 유전체 층(222) 및 제3 복수의 상호연결부들(224)을 포함할 수 있다. 제3 복수의 상호연결부들(224)은 트레이스들, 패드들 및/또는 비아들을 포함할 수 있다. 제3 복수의 상호연결부들(224)은 재분배 상호연결부들을 포함할 수 있다. 제1 복수의 콘택들(205)은 재분배 부분(220)에 커플링될 수 있다. 예컨대, 제1 복수의 콘택들(205)은 제3 복수의 상호연결부들(224)에 커플링될 수 있다. 추가로 설명될 바와 같이, 적어도 일부 구현들에서, 제1 복수의 콘택들(205)은 복수의 비아들(232), 통합 디바이스(223) 및/또는 통합 디바이스(225)에 커플링될 수 있다. 제1 복수의 콘택들(205)은 상호연결부들의 형태일 수 있다.
[0028] 제1 캡슐화 층(230)은 통합 디바이스(223) 및 통합 디바이스(225)를 캡슐화한다. 복수의 비아들(232)(예컨대, TMV(through mold via)들)은 제1 캡슐화 층(230)을 관통하여 진행할 수 있고, 통합 디바이스(223) 및 통합 디바이스(225)에 대해 측방향으로 로케이팅된다. 재분배 부분(210)은 제1 캡슐화 층(230)에 커플링된다. 예컨대, 재분배 부분(210)은 제1 캡슐화 층(230)의 제1 표면에 커플링될 수 있다. 재분배 부분(220)은 제1 캡슐화 층(230)에 커플링된다. 예컨대, 재분배 부분(220)은 제1 캡슐화 층(230)의 제2 표면에 커플링될 수 있다. 제1 캡슐화 층(230)의 제2 표면은 통합 디바이스(223)의 전면 및/또는 통합 디바이스(225)의 전면과 동일한 면 상에 있을 수 있다. 제1 캡슐화 층(230)은 몰드, 수지, 에폭시 및/또는 폴리머를 포함할 수 있다. 제1 캡슐화 층(230)은 캡슐화를 위한 수단(예컨대, 캡슐화를 위한 제1 수단)일 수 있다.
[0029] 수동 디바이스(221) 및 복수의 솔더 상호연결부들(270)은 재분배 부분(210)에 커플링된다. 수동 디바이스(221) 및 복수의 솔더 상호연결부들(270)은 제1 캡슐화 층(230)에 대향하는, 재분배 부분(210)의 면에 커플링될 수 있다.
[0030] 도 2에 도시된 바와 같이, 제2 패키지(204)는 제2 복수의 콘택들(207)(예컨대, 구리 콘택), 산화물 층(217), 통합 디바이스(241), 수동 디바이스(243)(예컨대, IPD(integrated passive device)), 수동 디바이스(245), 재분배 부분(240)(예컨대, 제2 재분배 부분), 제2 캡슐화 층(250)을 포함한다. 통합 디바이스(241), 수동 디바이스(243), 및/또는 수동 디바이스(245)는 다이(예컨대, 베어 다이)를 포함할 수 있다.
[0031] 제2 캡슐화 층(250)은 통합 디바이스(241), 수동 디바이스(243) 및 수동 디바이스(245)를 캡슐화할 수 있다. 제2 캡슐화 층(250)은 몰드, 수지, 에폭시 및/또는 폴리머를 포함할 수 있다. 제2 캡슐화 층(250)은 캡슐화를 위한 수단(예컨대, 캡슐화를 위한 제2 수단)일 수 있다.
[0032] 재분배 부분(240)은 전면 재분배 부분일 수 있다. 재분배 부분(240)은 제2 캡슐화 층(250), 통합 디바이스(241), 수동 디바이스(243) 및 수동 디바이스(245)에 커플링될 수 있다. 재분배 부분(240)은 적어도 하나의 유전체 층(242) 및 제2 복수의 상호연결부들(244)을 포함할 수 있다. 제2 복수의 상호연결부들(244)은 트레이스들, 패드들 및/또는 비아들을 포함할 수 있다. 제2 복수의 상호연결부들(244)은 재분배 상호연결부들을 포함할 수 있다. 제2 복수의 콘택들(207)은 재분배 부분(240)에 커플링될 수 있다. 예컨대, 제2 복수의 콘택들(207)은 제2 복수의 상호연결부들(244)에 커플링될 수 있다. 아래에서 추가로 설명될 바와 같이, 적어도 일부 구현들에서, 제2 복수의 콘택들(207)은 통합 디바이스(241), 수동 디바이스(243) 및/또는 수동 디바이스(245)에 커플링될 수 있다. 제2 복수의 콘택들(207)은 상호연결부들의 형태일 수 있다.
[0033] 도 2에 도시된 바와 같이, 제1 패키지(202)는 콘택-콘택 커플링을 통해 제2 패키지(204)에 커플링된다. 제1 패키지(202)의 제1 복수의 콘택들(205)은 제2 패키지(204)의 제2 복수의 콘택들(207)에 커플링된다(예컨대, 직접 커플링됨). 산화물 층(215)은 산화물 층(217)에 커플링된다(예컨대, 산화물-산화물 본딩). 일부 구현들에서, 산화물 층(215)과 산화물 층(217)은 하나의 산화물 층으로서 고려될 수 있다. 일부 구현들에서, 적어도 하나의 산화물 층(예컨대, 215, 217)은 제1 패키지(202)와 제2 패키지(204) 사이에 로케이팅되고, 여기서, 적어도 하나의 산화물 층(예컨대, 215, 217)은 제1 복수의 콘택들(205) 및 제2 복수의 콘택들(207) 주위에 로케이팅된다(예컨대, 주위에 측방향으로 로케이팅됨). 콘택-콘택 커플링은 하이브리드 본딩 및/또는 직접 본딩을 포함할 수 있다. 콘택-콘택 커플링 및/또는 산화물 층-산화물 층 커플링의 사용은 디바이스(200)의 전체적인 폼 팩터를 감소시키는 것을 돕는다. 예컨대, 콘택-콘택 커플링 및/또는 산화물 층-산화물 층의 사용은 패키지들의 커플링 사이의 컴포넌트들의 수를 감소시킴으로써 디바이스(200)의 전체적인 높이 및/또는 두께를 감소시키는 것을 돕는다. 제1 복수의 콘택들(205) 및/또는 제2 복수의 콘택들(207)의 형상 및/또는 크기는 예시적이라는 것이 주목된다. 제1 복수의 콘택들(205) 및/또는 제2 복수의 콘택들(207)은, 직사각형 형상 및 정사각형 형상을 포함하는 임의의 형상을 포함할 수 있다.
[0034] 제1 패키지(202)로부터의 통합 디바이스들은 제2 패키지(204)로부터의 수동 디바이스들에 전기적으로 커플링될 수 있다. 예컨대, 통합 디바이스(225)는 제2 복수의 상호연결부들(244), 제2 복수의 콘택들(207), 제1 복수의 콘택들(205) 및 제3 복수의 상호연결부들(224)을 통해 수동 디바이스(243)에 커플링될 수 있다. 일부 구현들에서, 제1 패키지(202) 및 제2 패키지(204)로부터의 일부 상호연결부들은 하나 이상의 수동 디바이스들로서 구성될 수 있다. 적어도 도 2에 도시된 구성은 통합 디바이스와 수동 디바이스 사이의 전류가 감소되는 거리를 예시하며, 이는 결국, 패키지의 회로에 대한 상호연결부들의 기생 효과들을 감소시킨다. 이는 결국, 통합 디바이스, 패키지 및 디바이스의 성능을 개선하는 것을 도울 수 있다.
[0035] 도 3은 제1 패키지(202) 및 제2 패키지(204)로부터의 일부 상호연결부들이 수동 디바이스로서 구성될 수 있는 방식의 예를 예시한다. 특히, 도 3은 제1 패키지(202) 및 제2 패키지(204)를 포함하는 디바이스(200)의 확대도를 예시한다. 도 3에 도시된 바와 같이, 디바이스(200)는, 제2 복수의 상호연결부들(244), 제2 복수의 콘택들(207), 제1 복수의 콘택들(205) 및 제3 복수의 상호연결부들(224) 중 적어도 일부를 통해 구현되는 인덕터(300)를 포함한다. 인덕터(300)는 솔레노이드 인덕터(solenoid inductor)일 수 있다. 인덕터(300)는 제1 패키지(202) 및 제2 패키지(204) 둘 모두에 구현된다. 인덕터(300)는, 제1 복수의 콘택들(205) 및 제2 복수의 콘택들(207)로부터의 콘택들과 같은, 콘택-콘택 커플링(예컨대, 직접 콘택-콘택 커플링)을 통해 함께 커플링되는 콘택들을 포함한다.
[0036] 도 3의 예에서, 인덕터(300)는 통합 디바이스(223) 및 통합 디바이스(241)에 전기적으로 커플링되도록 구성된다. 그러나, 인덕터(300)는 디바이스(200)의 상이한 컴포넌트들 및/또는 컴포넌트들의 상이한 조합들(예컨대, 통합 디바이스들, 수동 디바이스들)에 커플링되도록 구성될 수 있다. 도시된 인덕터(300)의 형상 및 구성은 예시적이며 실척대로는 아닐 수 있다는 것이 주목된다. 인덕터(300)는 상이한 크기들, 형상들, 설계들 및/또는 로케이션들을 가질 수 있다. 더욱이, 디바이스(200)는, 유사하거나 상이한 크기들, 형상들 및/또는 설계들을 갖는 1개 초과의 인덕터(300)를 포함할 수 있다.
[0037] 상이한 구현들은 상이한 구성들 및/또는 어레인지먼트들의 패키지들을 포함할 수 있다. 도 4 및 도 5는 콘택-콘택 커플링을 통해 함께 커플링된 패키지들을 포함하는 디바이스들의 2개의 예들을 예시한다. 도 4는 제1 패키지(402) 및 제2 패키지(204)를 포함하는 디바이스(400)를 예시한다. 디바이스(400)는 디바이스(200)와 유사하며, 디바이스(200)에서 설명된 것과 유사한 컴포넌트들을 포함할 수 있다. 제1 패키지(402)는 재분배 부분(210), 수동 디바이스(221), 통합 디바이스(223), 통합 디바이스(225), 복수의 비아들(232), 복수의 상호연결부들(422), 및 적어도 하나의 유전체 층(424)을 포함한다. 제1 복수의 콘택들(205)은 복수의 비아들(232), 복수의 상호연결부들(422), 통합 디바이스(223), 및/또는 통합 디바이스(225)에 커플링될 수 있다.
[0038] 도 5는 제1 패키지(402) 및 제2 패키지(504)를 포함하는 디바이스(500)를 예시한다. 디바이스(500)는 디바이스(200) 및/또는 디바이스(400)와 유사하며, 디바이스(200) 및/또는 디바이스(400)에서 설명된 것과 유사한 컴포넌트들을 포함할 수 있다. 제1 패키지(402)는 콘택-콘택 커플링을 통해 제2 패키지(504)에 커플링된다. 예컨대, 제1 패키지(402)는 제1 복수의 콘택들(205) 및 제2 복수의 콘택들(207)을 통해 제2 패키지(504)에 커플링된다.
[0039] 제1 패키지(402)는 제1 복수의 콘택들(205), 재분배 부분(210), 수동 디바이스(221), 통합 디바이스(223), 통합 디바이스(225), 복수의 비아들(232), 복수의 상호연결부들(422), 및 적어도 하나의 유전체 층(424)을 포함한다. 제1 복수의 콘택들(205)은 복수의 비아들(232), 복수의 상호연결부들(422), 통합 디바이스(223), 및/또는 통합 디바이스(225)에 커플링될 수 있다.
[0040] 제2 패키지(504)는 제2 복수의 콘택들(207), 통합 디바이스(241), 수동 디바이스(243), 수동 디바이스(245), 제2 캡슐화 층(250), 적어도 하나의 유전체 층(542), 및 복수의 상호연결부들(544)을 포함한다. 제2 복수의 콘택들(207)은 복수의 상호연결부들(544), 통합 디바이스(241), 수동 디바이스(243), 및/또는 수동 디바이스(245)에 커플링될 수 있다. 제2 복수의 콘택들(207)은 제1 복수의 콘택들(205)에 커플링될 수 있다(예컨대, 콘택-콘택 본딩, 구리-구리 본딩). 산화물 층(215)은 산화물 층(217)에 커플링된다(예컨대, 산화물-산화물 본딩). 일단 산화물 층(215)과 산화물 층(217)이 함께 커플링되면(예컨대, 본딩되면), 산화물 층(215)과 산화물 층(217)은 동일한 산화물 층의 일부로 고려될 수 있다(예컨대, 하나의 산화물 층으로서 고려될 수 있음). 산화물 층(215) 및/또는 산화물 층(217)은 산화물 커플링을 위한 수단일 수 있다.
[0041] 제1 패키지(예컨대, 202, 402) 및 제2 패키지(예컨대, 204, 504)는 각각 별개의 웨이퍼들(예컨대, 재구성된 웨이퍼) 상에 형성될 수 있다. 도 6은 복수의 패키지들(202)을 포함하는 웨이퍼(600)(예컨대, 재구성된 웨이퍼)를 예시한다. 도 7은 복수의 패키지들(204)을 포함하는 웨이퍼(700)(예컨대, 재구성된 웨이퍼)를 예시한다. 상이한 웨이퍼들은 상이한 패키지들을 포함할 수 있다. 아래에서 추가로 설명될 바와 같이, 제1 패키지(예컨대, 202)를 포함하는 제1 웨이퍼(예컨대, 600)는 제2 패키지(예컨대, 204)를 포함하는 제2 웨이퍼(예컨대, 700)에 (예컨대, 콘택-콘택 커플링을 통해) 커플링될 수 있다. 커플링된 웨이퍼들은, 제1 패키지 및 제2 패키지를 포함하는 개별 디바이스들을 형성하기 위해 싱귤레이팅될(singulated)(예컨대, 다이싱될) 수 있다. 본 개시내용에서 설명된 패키지들 중 임의의 패키지는 웨이퍼를 사용하는 것을 포함하는 프로세스를 사용하여 제작될 수 있다는 것이 주목된다.
[0042] 상이한 구현들은 다양한 컴포넌트들 및/또는 층들의 패키지들 및 디바이스를 제작하기 위해 상이한 프로세스들을 사용할 수 있다. 상호연결부들 및/또는 재분배 상호연결부들을 제작하기 위한 프로세스들의 예들은 SAP(Semi-Additive Processing), mSAP(modified Semi Additive Processing), 또는 RDL(redistribution layer) 제작 프로세스를 포함한다. 다양한 프로세스들은 다양한 두께들을 갖는 상호연결부들 및/또는 재분배 상호연결부들을 생성할 수 있다. 일 예로서, 재분배 부분(예컨대, 210, 220, 240)을 제작하기 위해 RDL(redistribution layer) 제작 프로세스가 사용될 때, (재분배 상호연결부들이 형성되는) 재분배 금속 층들 각각의 두께는 대략 5-10 마이크로미터(μm)일 수 있다. 대조적으로, 예컨대, SAP(Semi-Additive Processing) 또는 mSAP(modified Semi Additive Processing)를 사용하여 제작되는 상호연결부들은 대략 15 마이크로미터(㎛)의 두께를 갖는다. 유전체 층(예컨대, 212, 222, 242)은 하나의 유전체 층으로서 고려될 수 있다. 그러나, 일부 구현들에서, 유전체 층을 형성하는 프로세스는, 하나가 다른 하나 위에 놓이는 식으로 몇몇 유전체 층들을 형성하는 것을 포함할 수 있다. 일부 구현들에서, RDL(redistribution layer) 제작 프로세스가 사용될 때, 각각의 유전체 층은 대략 5-10 마이크로미터(㎛)인 두께를 가질 수 있다. 대조적으로, 유전체 층들을 형성하기 위해 SAP 또는 mSAP가 사용될 때, 각각의 유전체 층은 대략 20-25 마이크로미터(㎛)일 수 있다. 일부 구현들에서, 제1 복수의 상호연결부들(214)(예컨대, 재분배 상호연결부들), 제2 복수의 상호연결부들(244)(예컨대, 재분배 상호연결부들) 및/또는 제3 복수의 상호연결부들(224)(예컨대, 재분배 상호연결부들)로부터의 각각의 재분배 상호연결부들은 대략 5-10 마이크로미터(㎛)의 두께를 포함할 수 있다.
[0043] 통합 디바이스(예컨대, 223, 225, 241)는 다이(예컨대, 베어 다이)를 포함할 수 있다. 통합 디바이스는 RF(radio frequency) 디바이스, 수동 디바이스, 필터, 커패시터, 인덕터, 안테나, 송신기, 수신기, SAW(surface acoustic wave) 필터들, BAW(bulk acoustic wave) 필터, LED(light emitting diode) 통합 디바이스, 실리콘 카바이드(SiC) 기반 통합 디바이스, 메모리, 및/또는 이들의 조합들을 포함할 수 있다. 수동 디바이스(예컨대, 243, 245)는 커패시터 및/또는 인덕터를 포함할 수 있다.
패키지를 제작하기 위한 예시적인 시퀀스
[0044] 일부 구현들에서, 패키지를 제작하는 것은 몇몇 프로세스들을 포함한다. 도 8(도 8은 도 8a - 도 8e를 포함함)은 통합 디바이스 및 적어도 하나의 재분배 부분을 포함하는 패키지를 제공 또는 제작하기 위한 예시적인 시퀀스를 예시한다. 일부 구현들에서, 도 8a - 도 8e의 시퀀스는 도 2의 패키지(202) 및/또는 본 개시내용에서 설명된 다른 패키지들을 제공 또는 제작하는 데 사용될 수 있다.
[0045] 도 8a - 도 8e의 시퀀스는 패키지를 제공 또는 제작하기 위한 시퀀스를 단순화 및/또는 명확화하기 위해 하나 이상의 스테이지들을 조합할 수 있다는 것이 주목되어야 한다. 일부 구현들에서, 프로세스들의 순서는 변경되거나 수정될 수 있다. 일부 구현들에서, 본 개시내용의 사상을 벗어나지 않으면서 프로세스들 중 하나 이상이 생략, 대체 및/또는 교체될 수 있다.
[0046] 스테이지 1은, 도 8a에 도시된 바와 같이, 캐리어(800)가 제공된 후의 상태를 예시한다. 캐리어(800)는 웨이퍼를 포함할 수 있다.
[0047] 스테이지 2는 통합 디바이스들(예컨대, 223, 225)이 캐리어(800)에 커플링된 후의 상태를 예시한다. 캐리어(800) 위에 통합 디바이스들을 배치하기 위해 픽 앤 플레이스(pick and place) 프로세스가 사용될 수 있다. 상이한 구현들은 상이한 디바이스들(예컨대, 수동 디바이스들, 통합 디바이스들) 및/또는 상이한 수의 디바이스들을 제공할 수 있다.
[0048] 스테이지 3은 캡슐화 층(230)(예컨대, 제1 캡슐화 층)이 제공된 후의 상태를 예시한다. 상이한 구현들은 캡슐화 층(230)을 상이하게 제공할 수 있다. 제1 캡슐화 층(230)은 몰드, 수지, 에폭시 및/또는 폴리머를 포함할 수 있다. 제1 캡슐화 층(230)을 형성 및/또는 배치하는 프로세스는 압축 및 전사(compression and transfer) 몰딩 프로세스, 시트 몰딩 프로세스, 또는 액체 몰딩 프로세스를 사용하는 것을 포함할 수 있다.
[0049] 스테이지 4는 캐리어(800)가 제1 캡슐화 층(230)으로부터 디커플링되고, 제2 캐리어(810)가 제1 캡슐화 층(230)의 표면에 커플링된 후의 상태를 예시한다. 제2 캐리어(810)는 웨이퍼를 포함할 수 있다.
[0050] 스테이지 5는, 도 8b에 도시된 바와 같이, 복수의 공동(cavity)들(812)이 제1 캡슐화 층(230)에 형성된 후의 상태를 예시한다. 공동들(812)을 형성하기 위해 레이저 프로세스 또는 에칭 프로세스가 사용될 수 있다. 제1 캡슐화 층(230)이 포토 이미징가능 캡슐화 층을 포함할 때, 포토 에칭 프로세스가 사용될 수 있다. 공동들(812)의 형상 및/또는 크기는 상이한 구현들에 따라 변할 수 있다.
[0051] 스테이지 6은 복수의 비아들(232)이 공동들(812)에 형성된 후의 상태를 예시한다. 일부 구현들에서, 복수의 비아들(232)을 형성하기 위해 증착 프로세스(예컨대, 도금 프로세스, 스퍼터링 프로세스)가 사용될 수 있다.
[0052] 스테이지 7은 제2 캐리어(810)가 제1 캡슐화 층(230)으로부터 디커플링된 후의 상태를 예시한다.
[0053] 스테이지 8은 제3 캐리어(820)가 통합 디바이스들(예컨대, 223, 225) 및 제1 캡슐화 층(230)에 커플링된 후의 상태를 예시한다.
[0054] 스테이지 9는, 도 8c에 도시된 바와 같이, 복수의 상호연결부들(822)이 복수의 비아들(232) 및 제1 캡슐화 층(230) 위에 형성된 후의 상태를 예시한다. 복수의 상호연결부들(822)은 재분배 상호연결부들을 포함할 수 있다. 복수의 상호연결부들(822)을 형성하는 것은, 시드 층을 형성하는 것, 리소그래피 프로세스, 도금 프로세스, 스트리핑 프로세스 및/또는 에칭 프로세스를 수행하는 것을 포함할 수 있다.
[0055] 스테이지 10은 유전체 층(830)이 제1 캡슐화 층(230) 및 복수의 상호연결부들(822) 위에 형성된 후의 상태를 예시한다. 유전체 층(830)을 형성하기 위해 증착 프로세스가 사용될 수 있다.
[0056] 스테이지 11은 복수의 공동들(831)이 유전체 층(830)에 형성된 후의 상태를 예시한다. 공동들(831)을 형성하기 위해 에칭 프로세스가 사용될 수 있다. 유전체 층(830)이 포토 이미징가능 유전체 층을 포함할 때, 포토 에칭 프로세스가 사용될 수 있다.
[0057] 스테이지 12는 복수의 상호연결부들(832)이 복수의 공동들(831) 및 유전체 층(830) 위에 형성된 후의 상태를 예시한다. 복수의 상호연결부들(832)은 재분배 상호연결부들을 포함할 수 있다. 복수의 상호연결부들(832)을 형성하는 것은, 시드 층을 형성하는 것, 리소그래피 프로세스, 도금 프로세스, 스트리핑 프로세스 및/또는 에칭 프로세스를 수행하는 것을 포함할 수 있다.
[0058] 스테이지 13은, 도 8d에 도시된 바와 같이, 유전체 층(840)이 유전체 층(830) 및 복수의 상호연결부들(832) 위에 형성된 후의 상태를 예시한다. 유전체 층(840)을 형성하기 위해 증착 프로세스가 사용될 수 있다.
[0059] 스테이지 14는 복수의 공동들(841)이 유전체 층(840)에 형성된 후의 상태를 예시한다. 공동들(841)을 형성하기 위해 에칭 프로세스가 사용될 수 있다. 유전체 층(840)이 포토 이미징가능 유전체 층을 포함할 때, 포토 에칭 프로세스가 사용될 수 있다.
[0060] 스테이지 15는 복수의 상호연결부들(842)이 복수의 공동들(841) 및 유전체 층(840) 위에 형성된 후의 상태를 예시한다. 복수의 상호연결부들(842)은 재분배 상호연결부들을 포함할 수 있다. 복수의 상호연결부들(842)을 형성하는 것은, 시드 층을 형성하는 것, 리소그래피 프로세스, 도금 프로세스, 스트리핑 프로세스 및/또는 에칭 프로세스를 수행하는 것을 포함할 수 있다.
[0061] 스테이지 16은 유전체 층(850)이 유전체 층(840) 위에 형성된 후의 상태를 예시한다. 유전체 층(850)을 형성하기 위해 증착 프로세스가 사용될 수 있다. 유전체 층(840)은 패시베이션 층(passivation layer)일 수 있다.
[0062] 스테이지 17은, 도 8e에 도시된 바와 같이, 제3 캐리어(820)가 제1 캡슐화 층(230) 및 통합 디바이스들(예컨대, 223, 225)로부터 디커플링된 후의 상태를 예시한다. 스테이지 17은 재분배 부분(210)이 제1 캡슐화 층(230)에 커플링되는 것을 예시한다. 재분배 부분(210)은 적어도 하나의 유전체 층(212) 및 복수의 상호연결부들(214)을 포함한다. 적어도 하나의 유전체 층(212)은 유전체 층들(830, 840 및 850)을 나타낼 수 있다. 복수의 상호연결부들(214)은 복수의 상호연결부들(822, 832, 및 842)을 나타낼 수 있다. 재분배 부분(210)은 후면 재분배 부분일 수 있다.
[0063] 스테이지 18은 재분배 부분(220)이 제1 캡슐화 층(230) 및 통합 디바이스들(예컨대, 223, 225) 위에 형성된 후의 상태를 예시한다. 재분배 부분(220)은 적어도 하나의 유전체 층(222) 및 복수의 상호연결부들(224)을 포함한다. 복수의 상호연결부들(224)은 재분배 상호연결부들을 포함할 수 있다. 재분배 부분(220)은 전면 재분배 부분일 수 있다. 재분배 부분을 형성하는 것은 적어도 하나의 유전체 층(예컨대, 222) 및 복수의 상호연결부들(예컨대, 224)을 형성하는 것을 포함한다. 적어도 하나의 유전체 층(222)을 형성하기 위해 증착 프로세스가 사용될 수 있다. 복수의 상호연결부들(224)을 형성하는 것은, 시드 층을 형성하는 것, 리소그래피 프로세스, 도금 프로세스, 스트리핑 프로세스 및/또는 에칭 프로세스를 수행하는 것을 포함할 수 있다.
[0064] 스테이지 19는 제1 복수의 콘택들(205) 및 산화물 층(215)이 재분배 부분(220) 위에 형성된 후의 상태를 예시한다. 제1 복수의 콘택들(205)을 형성하기 위해 증착 프로세스(예컨대, 도금 프로세스, 스퍼터링 프로세스)가 사용될 수 있다. 그러나, 상이한 구현들은 제1 복수의 콘택들(205)을 형성하기 위해 상이한 프로세스들을 사용할 수 있다. 산화물 층(215)을 형성하기 위해 다른 증착 프로세스가 사용될 수 있다. 제1 복수의 콘택들(205)의 형상 및/또는 배향은 단지 예시적이라는 것이 주목된다. 상이한 구현들은 상이한 형상들 및/또는 배향들을 갖는 제1 복수의 콘택들(205)을 가질 수 있다. 스테이지 19는 도 2 및 도 3에서 설명된 바와 같은 패키지(202)를 예시할 수 있다. 스테이지 19는 패키지(202)를 예시할 수 있다. 패키지(202)는, 도 6에서 설명된 바와 같이, 웨이퍼(예컨대, 재구성된 웨이퍼)에 형성된 하나의 또는 몇몇 패키지들일 수 있다.
패키지를 제작하기 위한 예시적인 시퀀스
[0065] 일부 구현들에서, 패키지를 제작하는 것은 몇몇 프로세스들을 포함한다. 도 9(도 9는 도 9a - 도 9c를 포함함)는 수동 디바이스 및 적어도 하나의 재분배 부분을 포함하는 패키지를 제공 또는 제작하기 위한 예시적인 시퀀스를 예시한다. 일부 구현들에서, 도 9a - 도 9c의 시퀀스는 도 2의 패키지(204) 및/또는 본 개시내용에서 설명된 다른 패키지들을 제공 또는 제작하는 데 사용될 수 있다.
[0066] 도 9a - 도 9c의 시퀀스는 패키지를 제공 또는 제작하기 위한 시퀀스를 단순화 및/또는 명확화하기 위해 하나 이상의 스테이지들을 조합할 수 있다는 것이 주목되어야 한다. 일부 구현들에서, 프로세스들의 순서는 변경되거나 수정될 수 있다. 일부 구현들에서, 본 개시내용의 사상을 벗어나지 않으면서 프로세스들 중 하나 이상이 생략, 대체 및/또는 교체될 수 있다.
[0067] 스테이지 1은, 도 9a에 도시된 바와 같이, 캐리어(900)가 제공된 후의 상태를 예시한다. 캐리어(900)는 웨이퍼를 포함할 수 있다.
[0068] 스테이지 2는 통합 디바이스(예컨대, 241), 수동 디바이스들(예컨대, 243, 245)이 캐리어(900)에 커플링된 후의 상태를 예시한다. 캐리어(900) 위에 수동 디바이스들을 배치하기 위해 픽 앤 플레이스 프로세스가 사용될 수 있다. 상이한 구현들은 상이한 디바이스들(예컨대, 수동 디바이스들, 통합 디바이스들) 및/또는 상이한 수의 디바이스들을 제공할 수 있다.
[0069] 스테이지 3은 캡슐화 층(250)(예컨대, 제2 캡슐화 층)이 제공된 후의 상태를 예시한다. 상이한 구현들은 캡슐화 층(250)을 상이하게 제공할 수 있다. 제2 캡슐화 층(250)은 몰드, 수지, 에폭시 및/또는 폴리머를 포함할 수 있다. 제2 캡슐화 층(250)을 형성 및/또는 배치하는 프로세스는 압축 및 전사 몰딩 프로세스, 시트 몰딩 프로세스, 또는 액체 몰딩 프로세스를 사용하는 것을 포함할 수 있다.
[0070] 스테이지 4는 캐리어(900)가 제1 캡슐화 층(230)으로부터 디커플링된 후의 상태를 예시한다.
[0071] 스테이지 5는 복수의 상호연결부들(912)이 통합 디바이스(예컨대, 241) 및 수동 디바이스들(예컨대, 243, 245) 위에 형성된 후의 상태를 예시한다. 복수의 상호연결부들(912)은 재분배 상호연결부들을 포함할 수 있다. 복수의 상호연결부들(912)을 형성하는 것은, 시드 층을 형성하는 것, 리소그래피 프로세스, 도금 프로세스, 스트리핑 프로세스 및/또는 에칭 프로세스를 수행하는 것을 포함할 수 있다.
[0072] 스테이지 6은, 도 9b에 도시된 바와 같이, 유전체 층(920)이 제2 캡슐화 층(250), 통합 디바이스(241), 수동 디바이스들(예컨대, 243, 245) 및 복수의 상호연결부들(912) 위에 형성된 후의 상태를 예시한다. 유전체 층(920)을 형성하기 위해 증착 프로세스가 사용될 수 있다.
[0073] 스테이지 7은 복수의 공동들(921)이 유전체 층(920)에 형성된 후의 상태를 예시한다. 공동들(921)을 형성하기 위해 에칭 프로세스가 사용될 수 있다. 유전체 층(920)이 포토 이미징가능 유전체 층을 포함할 때, 포토 에칭 프로세스가 사용될 수 있다.
[0074] 스테이지 8은 복수의 상호연결부들(922)이 복수의 공동들(921) 및 유전체 층(920) 위에 형성된 후의 상태를 예시한다. 복수의 상호연결부들(922)은 재분배 상호연결부들을 포함할 수 있다. 복수의 상호연결부들(922)을 형성하는 것은, 시드 층을 형성하는 것, 리소그래피 프로세스, 도금 프로세스, 스트리핑 프로세스 및/또는 에칭 프로세스를 수행하는 것을 포함할 수 있다.
[0075] 스테이지 9는 유전체 층(930)이 유전체 층(920) 및 복수의 상호연결부들(922) 위에 형성된 후의 상태를 예시한다. 유전체 층(930)을 형성하기 위해 증착 프로세스가 사용될 수 있다.
[0076] 스테이지 10은, 도 9c에 도시된 바와 같이, 복수의 공동들(931)이 유전체 층(930)에 형성된 후의 상태를 예시한다. 공동들(931)을 형성하기 위해 에칭 프로세스가 사용될 수 있다. 유전체 층(840)이 포토 이미징가능 유전체 층을 포함할 때, 포토 에칭 프로세스가 사용될 수 있다.
[0077] 스테이지 11은 복수의 상호연결부들(932)이 복수의 공동들(931) 및 유전체 층(930) 위에 형성된 후의 상태를 예시한다. 복수의 상호연결부들(932)은 재분배 상호연결부들을 포함할 수 있다. 복수의 상호연결부들(932)을 형성하는 것은, 시드 층을 형성하는 것, 리소그래피 프로세스, 도금 프로세스, 스트리핑 프로세스 및/또는 에칭 프로세스를 수행하는 것을 포함할 수 있다.
[0078] 스테이지 12는 유전체 층(940)이 유전체 층(930) 위에 형성된 후의 상태를 예시한다. 유전체 층(940)을 형성하기 위해 증착 프로세스가 사용될 수 있다. 유전체 층(940)은 패시베이션 층일 수 있다.
[0079] 스테이지 13은 제2 복수의 콘택들(207) 및 산화물 층(217)이 재분배 부분(240) 위에 형성된 후의 상태를 예시한다. 제2 복수의 콘택들(207)을 형성하기 위해 증착 프로세스(예컨대, 도금 프로세스, 스퍼터링 프로세스)가 사용될 수 있다. 그러나, 상이한 구현들은 제2 복수의 콘택들(207)을 형성하기 위해 상이한 프로세스들을 사용할 수 있다. 산화물 층(217)을 형성하기 위해 다른 증착 프로세스가 사용될 수 있다. 제2 복수의 콘택들(207)의 형상 및/또는 배향은 단지 예시적이라는 것이 주목된다. 상이한 구현들은 상이한 형상들 및/또는 배향들을 갖는 제2 복수의 콘택들(207)을 가질 수 있다. 예컨대, 제2 복수의 콘택들(207)은 복수의 상호연결부들(244)로부터의 비아들과 같이 정렬되도록 형성될 수 있다. 스테이지 13은 도 2 및 도 3에서 설명된 바와 같은 패키지(204)를 예시할 수 있다. 스테이지 13은 패키지(204)를 예시할 수 있다. 패키지(204)는, 도 7에서 설명된 바와 같이, 웨이퍼(예컨대, 재구성된 웨이퍼)에 형성된 하나의 또는 몇몇 패키지들일 수 있다.
콘택-콘택 커플링을 통해 커플링된 패키지들을 포함하는 디바이스를 제작하기 위한 예시적인 시퀀스
[0080] 일부 구현들에서, 콘택-콘택 커플링을 갖는 패키지들을 포함하는 디바이스를 제작하는 것은 몇몇 프로세스들을 포함한다. 도 10(도 10은 도 10a - 도 10b를 포함함)은 콘택-콘택 커플링을 갖는 패키지들을 포함하는 디바이스를 제공 또는 제작하기 위한 예시적인 시퀀스를 예시한다. 일부 구현들에서, 도 10a - 도 10b의 시퀀스는 도 2의 디바이스(200) 및/또는 본 개시내용에서 설명된 다른 디바이스들을 제공 또는 제작하는 데 사용될 수 있다.
[0081] 도 10a - 도 10b의 시퀀스는 디바이스를 제공 또는 제작하기 위한 시퀀스를 단순화 및/또는 명확화하기 위해 하나 이상의 스테이지들을 조합할 수 있다는 것이 주목되어야 한다. 일부 구현들에서, 프로세스들의 순서는 변경되거나 수정될 수 있다. 일부 구현들에서, 본 개시내용의 사상을 벗어나지 않으면서 프로세스들 중 하나 이상이 생략, 대체 및/또는 교체될 수 있다.
[0082] 스테이지 1은, 도 10a에 도시된 바와 같이, 패키지(202)가 제공된 후의 상태를 예시한다. 패키지(202)는 도 8a - 도 8e에서 설명된 프로세스를 사용하여 제작될 수 있다. 패키지(202)는 웨이퍼의 일부일 수 있다.
[0083] 스테이지 2는 수동 디바이스(221)가 재분배 부분(210)에 커플링된 후의 상태를 예시한다. 수동 디바이스(221)의 전면은 통합 디바이스(예컨대, 221, 223)의 후면을 향할 수 있다. 수동 디바이스(221)는 솔더 상호연결부를 사용하여 커플링될 수 있다. 상이한 구현들은 상이한 디바이스들(예컨대, 수동 디바이스들, 통합 디바이스들) 및/또는 상이한 수의 디바이스들을 제공할 수 있다.
[0084] 스테이지 3은 복수의 솔더 상호연결부들(270)이 재분배 부분(210)에 커플링된 후의 상태를 예시한다. 복수의 솔더 상호연결부들(270)을 재분배 부분(210)에 커플링하기 위해 리플로우 프로세스(reflow process)가 사용될 수 있다.
[0085] 스테이지 4는 제2 패키지(204)가 제1 패키지(202)에 커플링된 후의 상태를 예시한다. 제2 패키지(204)는, 제2 복수의 콘택들(207)이 제1 복수의 콘택들(205)에 커플링되도록 그리고 산화물 층(215)이 산화물 층(217)에 커플링되도록 제1 패키지(202)에 커플링된다. 제2 패키지(204)를 제1 패키지(202)에 커플링하기 위해 하이브리드 본딩 프로세스가 사용될 수 있다. 제2 패키지(204)는 웨이퍼의 일부일 수 있다. 적어도 일부 구현들에서, 복수의 제2 패키지들(204)을 포함하는 제2 웨이퍼는 복수의 제1 패키지들(202)을 포함하는 제1 웨이퍼에 커플링된다. 웨이퍼들은, 하이브리드 본딩을 통해 서로 커플링되는 패키지들을 포함하는 개별 디바이스들로 싱귤레이팅될 수 있다. 일부 구현들에서, 하이브리드 본딩은, 실온에서의 산화물-산화물 본딩을 통한 커플링에 이은 열 압축 본딩(thermal compression bonding)을 통한 콘택-콘택 본딩(예컨대, 구리-구리 본딩)을 포함할 수 있다.
콘택-콘택 커플링을 통해 커플링된 패키지들을 포함하는 디바이스를 제작하기 위한 방법의 예시적인 흐름도
[0086] 일부 구현들에서, 콘택-콘택 커플링을 갖는 패키지들을 포함하는 디바이스를 제공하는 것은 몇몇 프로세스들을 포함한다. 도 11은 콘택-콘택 커플링을 갖는 패키지들을 포함하는 디바이스를 제공 또는 제조하기 위한 방법(1100)의 예시적인 흐름도를 예시한다. 일부 구현들에서, 도 11의 방법(1100)은 도 2의 디바이스 및/또는 본 개시내용에서 설명된 다른 디바이스들을 제공 또는 제작하는 데 사용될 수 있다.
[0087] 도 11의 방법은 콘택-콘택 커플링을 갖는 패키지들을 포함하는 디바이스를 제공 또는 제작하기 위한 방법을 단순화 및/또는 명확화하기 위해 하나 이상의 프로세스들을 조합할 수 있다는 것이 주목되어야 한다. 일부 구현들에서, 프로세스들의 순서는 변경되거나 수정될 수 있다.
[0088] 방법은 (1105에서) 통합 디바이스들(예컨대, 223), 적어도 하나의 재분배 부분(예컨대, 210, 220), 및 복수의 콘택들(예컨대, 205)을 포함하는 제1 패키지(예컨대, 202)를 제공한다. 도 8a - 도 8e는 제작되는 패키지의 예를 예시한다. 패키지(202)는 웨이퍼의 일부일 수 있다.
[0089] 방법은 (1110에서) 수동 디바이스(예컨대, 221)를 패키지(예컨대, 202)의 재분배 부분(예컨대, 210)에 커플링한다. 수동 디바이스는, 수동 디바이스(221)의 전면이 통합 디바이스(예컨대, 221, 223)의 후면을 향할 수 있도록 재분배 부분에 커플링될 수 있다. 수동 디바이스(221)는 솔더 상호연결부를 사용하여 커플링될 수 있다. 상이한 구현들은 상이한 디바이스들(예컨대, 수동 디바이스들, 통합 디바이스들) 및/또는 상이한 수의 디바이스들을 제공할 수 있다. 도 10a의 스테이지 2는 패키지의 재분배 부분에 커플링된 수동 디바이스의 예를 예시한다.
[0090] 방법은 (1115에서) 복수의 솔더 상호연결부들(예컨대, 270)을 패키지(예컨대, 202)의 재분배 부분(예컨대, 210)에 커플링한다. 복수의 솔더 상호연결부들(270)을 재분배 부분(210)에 커플링하기 위해 리플로우 프로세스가 사용될 수 있다. 도 10b의 스테이지 3은 패키지의 재분배 부분에 커플링된 복수의 솔더 상호연결부들의 예를 예시한다.
[0091] 방법은 (1120에서) 제2 패키지(예컨대, 204)를 하이브리드 본딩을 통해 패키지(예컨대, 202)에 커플링하며, 하이브리드 본딩은 직접 산화물-산화물 본딩(예컨대, 산화물 층과 산화물 층의 커플링) 및/또는 직접 콘택-콘택 본딩을 포함할 수 있다. 제2 패키지(예컨대, 204)는 수동 디바이스들 및 재분배 부분을 포함할 수 있다. 제2 패키지는 웨이퍼의 일부일 수 있다. 도 9a - 도 9c는 콘택-콘택 커플링을 위한 복수의 콘택들을 포함하는 패키지를 제작하는 예를 예시한다. 도 10b의 스테이지 4는 콘택-콘택 커플링을 통해 제1 패키지에 커플링된 제2 패키지의 예를 예시한다.
콘택-콘택 커플링을 통해 커플링된 패키지들을 포함하는 예시적인 디바이스
[0092] 위에서 언급된 바와 같이, 상이한 구현들은 상이한 구성들 및/또는 어레인지먼트들의 패키지들을 갖는 디바이스를 포함할 수 있다.
[0093] 도 12는 콘택-콘택 커플링을 통해 함께 커플링된 패키지들을 포함하는 디바이스를 예시한다. 특히, 도 12는 제1 패키지(202) 및 제2 패키지(204)를 포함하는 디바이스(1200)를 예시한다. 디바이스(1200)는 디바이스(200)와 유사하며, 디바이스(200)에서 설명된 것과 유사한 컴포넌트들을 포함할 수 있다. 제1 패키지(202)는 통합 디바이스(223) 및 통합 디바이스(1225)를 포함한다. 도 12에 도시된 바와 같이, 통합 디바이스(1225)는 전면 및 후면을 포함한다. 통합 디바이스(1225)는 복수의 기판 관통 비아(through substrate via)들(1227)을 포함한다. 복수의 기판 관통 비아들(1227)은 통합 디바이스(1225)의 후면을 관통하여 진행할 수 있다. 통합 디바이스(1225)의 전면은 제1 재분배 부분(210)을 향하고 그에 커플링된다. 통합 디바이스(1225)의 후면은 제3 재분배 부분(220)을 향하고 그에 커플링된다. 복수의 기판 관통 비아들(1227)은 제3 재분배 부분(220)에 커플링될 수 있다. 특히, 복수의 기판 관통 비아들(1227)은 복수의 상호연결부들(224)에 커플링될 수 있다.
[0094] 도 12는 또한, 디바이스(1200)가 제1 복수의 콘택들(1205) 및 제2 복수의 콘택들(1207)을 포함하는 것을 예시한다. 제1 복수의 콘택들(1205)은 제1 복수의 콘택들(205)과 유사할 수 있다. 그러나, 제1 복수의 콘택들(1205)은 제1 복수의 콘택들(205)과 상이한 형상을 가질 수 있고 그리고/또는 상이한 배향으로 배열될 수 있다. 제2 복수의 콘택들(1207)은 제2 복수의 콘택들(207)과 유사할 수 있다. 그러나, 제2 복수의 콘택들(1207)은 제2 복수의 콘택들(207)과 상이한 형상을 가질 수 있고 그리고/또는 상이한 배향으로 배열될 수 있다. 통합 디바이스(1225)의 어레인지먼트 및/또는 구성은 본 개시내용에서 설명된 패키지들 중 임의의 패키지에서 구현될 수 있다.
[0095] 도 13은 콘택-콘택 커플링을 통해 함께 커플링된 패키지들을 포함하는 디바이스를 예시한다. 특히, 도 13은 제1 패키지(202) 및 제2 패키지(204)를 포함하는 디바이스(1300)를 예시한다. 디바이스(1300)는 디바이스(200)와 유사하며, 디바이스(200)에서 설명된 것과 유사한 컴포넌트들을 포함할 수 있다. 제1 패키지(202)는 재분배 부분(210) 내의 복수의 재분배 상호연결부들(1314) 및 재분배 부분(220) 내의 복수의 재분배 상호연결부들(1324)을 포함할 수 있다. 제2 패키지(204)는 재분배 부분(240) 내의 복수의 재분배 상호연결부들(1344)을 포함할 수 있다. 복수의 재분배 상호연결부들(1314, 1324 및 1344)은 U-형상 상호연결부 및/또는 V-형상 상호연결부를 포함하는 상호연결부들을 포함할 수 있다. "U-형상" 및 "V-형상"이라는 용어들은 상호교환 가능할 것이다. U-형상 상호연결부 및 V-형상 상호연결부는 최상부 부분 및 최하부 부분을 가질 수 있다. U-형상 상호연결부 및/또는 V-형상 상호연결부는, U-형상 상호연결부(또는 V-형상 상호연결부)의 최하부 부분이 다른 U-형상 상호연결부(또는 V-형상 상호연결부)의 최상부 부분에 커플링되도록 형성될 수 있다. U-형상 상호연결부 및/또는 V-형상 상호연결부의 사용은 본 개시내용에서 설명된 패키지들 중 임의의 패키지에서 구현될 수 있다.
[0096] 도 13은 또한, 디바이스(1300)가 제1 복수의 콘택들(1305) 및 제2 복수의 콘택들(1307)을 포함하는 것을 예시한다. 제1 복수의 콘택들(1305)은 제1 복수의 콘택들(205)과 유사할 수 있다. 그러나, 제1 복수의 콘택들(1305)은 제1 복수의 콘택들(205)과 상이한 형상을 가질 수 있고 그리고/또는 상이한 배향으로 배열될 수 있다. 제2 복수의 콘택들(1307)은 제2 복수의 콘택들(207)과 유사할 수 있다. 그러나, 제2 복수의 콘택들(1307)은 제2 복수의 콘택들(207)과 상이한 형상을 가질 수 있고 그리고/또는 상이한 배향으로 배열될 수 있다. 더욱이, 산화물 층들(예컨대, 215, 217) 내의 콘택들은 산화물 층들 내의 다른 상호연결부들(예컨대, 비아들, 패드들)에 커플링될 수 있다. 통합 디바이스(1325)의 어레인지먼트 및/또는 구성은 본 개시내용에서 설명된 패키지들 중 임의의 패키지에서 구현될 수 있다.
[0097] 패키지들의 커플링을 돕는 콘택들에 대한 다양한 형상들이 설명된다는 것이 주목된다. 콘택에 대해 설명된 형상들 중 임의의 형상은 본 개시내용에서 설명된 패키지들 중 임의의 패키지에 적용될 수 있다.
예시적인 전자 디바이스들
[0098] 도 14는, 전술된 트랜지스터, 디바이스, 통합 디바이스, IC(integrated circuit) 패키지, IC(integrated circuit) 디바이스, 반도체 디바이스, 집적 회로, 다이, 인터포저(interposer), 패키지 또는 PoP(package-on-package) 중 임의의 것과 통합될 수 있는 다양한 전자 디바이스들을 예시한다. 예컨대, 모바일 폰 디바이스(1402), 랩톱 컴퓨터 디바이스(1404), 고정 로케이션 단말 디바이스(1406), 또는 웨어러블 디바이스(1408)가 본원에서 설명된 바와 같은 디바이스(1400)를 포함할 수 있다. 디바이스(1400)는 예컨대, 본원에서 설명된 디바이스들 및/또는 IC(integrated circuit) 패키지들 중 임의의 것일 수 있다. 도 14에 예시된 디바이스들(1402, 1404, 1406 및 1408)은 단지 예시적이다. 다른 전자 디바이스들이 또한, 모바일 디바이스들, 핸드-헬드 PCS(personal communication systems) 유닛들, 휴대용 데이터 유닛들, 이를테면, 개인 휴대 정보 단말(personal digital assistant)들, GPS(global positioning system) 가능 디바이스들, 내비게이션 디바이스들, 셋톱 박스들, 뮤직 플레이어들, 비디오 플레이어들, 엔터테인먼트 유닛들, 고정 로케이션 데이터 유닛들, 이를테면, 미터 판독 장비, 통신 디바이스들, 스마트폰들, 태블릿 컴퓨터들, 컴퓨터들, 웨어러블 디바이스들(예컨대, 시계들, 안경), IoT(Internet of things) 디바이스들, 서버들, 라우터들, 자동차들(예컨대, 자율주행 차량들)에 구현되는 전자 디바이스들, 또는 데이터 또는 컴퓨터 명령들을 저장하거나 또는 리트리브하는 임의의 다른 디바이스, 또는 이들의 임의의 조합을 포함하는 디바이스들(예컨대, 전자 디바이스들)의 그룹(그러나, 이에 제한되지 않음)을 포함하는 디바이스(1400)를 특징으로 할 수 있다.
[0099] 도 2 - 도 7, 도 8a - 도 8e, 도 9a - 도 9c, 도 10a - 도 10b, 및 도 11 - 도 14에 예시된 컴포넌트들, 프로세스들, 특징들, 및/또는 기능들 중 하나 이상은 몇몇 컴포넌트들, 프로세스들, 또는 기능들로 구현되거나 또는 단일 컴포넌트, 프로세스, 특징 또는 기능으로 조합 및/또는 재배열될 수 있다. 본 개시내용을 벗어나지 않으면서 추가적인 엘리먼트들, 컴포넌트들, 프로세스들, 및/또는 기능들이 또한 추가될 수 있다. 또한, 본 개시내용에서 도 2 - 도 7, 도 8a - 도 8e, 도 9a - 도 9c, 도 10a - 도 10b, 및 도 11 - 도 14 그리고 그것의 대응하는 설명이 다이들 및/또는 IC들로 제한되지 않는다는 것이 주목되어야 한다. 일부 구현들에서, 도 2 - 도 7, 도 8a - 도 8e, 도 9a - 도 9c, 도 10a - 도 10b, 및 도 11 - 도 14 그리고 그것의 대응하는 설명은, 디바이스들 및/또는 통합 디바이스들을 제조, 생성, 제공, 및/또는 생산하기 위해 사용될 수 있다. 일부 구현들에서, 디바이스는 다이, 통합 디바이스, IPD(integrated passive device), 다이 패키지, IC(integrated circuit) 디바이스, 디바이스 패키지, IC(integrated circuit) 패키지, 웨이퍼, 반도체 디바이스, PoP(package-on-package) 디바이스, 및/또는 인터포저를 포함할 수 있다.
[00100] 본 개시내용의 도면들은 다양한 부분들, 컴포넌트들, 오브젝트들, 디바이스들, 패키지들, 통합 디바이스들, 집적 회로들, 및/또는 트랜지스터들의 실제 표현들 및/또는 개념적 표현들을 나타낼 수 있다는 것이 주목된다. 일부 경우들에서, 도면들은 실척대로는 아닐 수 있다. 일부 경우들에서, 명확성의 목적을 위해, 모든 컴포넌트들 및/또는 부분들이 도시되지는 않을 수 있다. 일부 경우들에서, 도면들에서의 다양한 부분들 및/또는 컴포넌트들의 포지션, 로케이션, 크기들, 및/또는 형상들은 예시적일 수 있다. 일부 구현들에서, 도면들의 다양한 컴포넌트들 및/또는 부분들은 선택적일 수 있다.
[00101] "예시적인"이라는 단어는, "예, 경우, 또는 예시로서 기능하는" 것을 의미하도록 본원에서 사용된다. "예시적인" 것으로서 본원에서 설명된 임의의 구현 또는 양상이 반드시 본 개시내용의 다른 양상들에 비해 선호되거나 유리한 것으로 해석될 필요는 없다. 마찬가지로, "양상들"이라는 용어는 본 개시내용의 모든 양상들이 논의된 특징, 장점 또는 동작 모드를 포함할 것을 요구하지 않는다. "커플링된"이라는 용어는 2개의 오브젝트들 사이의 직접적인 또는 간접적인 커플링을 지칭하기 위해 본원에서 사용된다. 예컨대, 오브젝트 A가 오브젝트 B를 물리적으로 터치하고, 오브젝트 B가 오브젝트 C를 터치하면, 오브젝트 A와 오브젝트 C는, 그들이 서로를 직접적으로 물리적으로 터치하지 않더라도, 서로 커플링된 것으로 계속해서 간주될 수 있다. "전기적으로 커플링된"이라는 용어는, 전류(예컨대, 신호, 전력, 접지)가 2개의 오브젝트들 사이에서 이동할 수 있도록 2개의 오브젝트들이 직접적으로 또는 간접적으로 함께 커플링되는 것을 의미할 수 있다. 전기적으로 커플링된 2개의 오브젝트들은 2개의 오브젝트들 사이에서 이동하는 전류를 가질 수 있거나 갖지 않을 수 있다. "캡슐화"라는 용어는 오브젝트가 다른 오브젝트를 부분적으로 캡슐화하거나 완전히 캡슐화할 수 있음을 의미한다. 본 출원에서, 다른 컴포넌트 위에 로케이팅된 하나의 컴포넌트의 맥락에서 사용되는 바와 같은 "위에"라는 용어는 다른 컴포넌트 상에 있는 그리고/또는 다른 컴포넌트에 있는(예컨대, 컴포넌트의 표면 상에 있거나 또는 컴포넌트에 임베딩된) 컴포넌트를 의미하기 위해 사용될 수 있음이 추가로 주목된다. 따라서, 예컨대, 제2 컴포넌트 위에 있는 제1 컴포넌트는, (1) 제1 컴포넌트가 제2 컴포넌트 위에 있지만, 제2 컴포넌트를 직접 터치하지는 않는다는 것, (2) 제1 컴포넌트가 제2 컴포넌트 상에(예컨대, 제2 컴포넌트의 표면 상에) 있는 것, 그리고/또는 (3) 제1 컴포넌트가 제2 컴포넌트 내에 있는 것(예컨대, 제2 컴포넌트에 임베딩된 것)을 의미할 수 있다. 본 개시내용에서 사용되는 바와 같은 "약 '값 X'" 또는 "대략 값 X"라는 용어는 '값 X'의 10% 이내를 의미한다. 예컨대, 약 1 또는 대략 1의 값은 0.9 내지 1.1 범위의 값을 의미할 것이다.
[00102] 일부 구현들에서, 상호연결부는 2개의 포인트들, 엘리먼트들 및/또는 컴포넌트들 사이의 전기적 연결을 가능하게 하거나 용이하게 하는 디바이스 또는 패키지의 엘리먼트 또는 컴포넌트이다. 일부 구현들에서, 상호연결부는 트레이스, 비아, 패드, 필라, 재분배 금속 층, 및/또는 UBM(under bump metallization)을 포함할 수 있다. 상호연결부는 하나 이상의 금속 컴포넌트들(예컨대, 시드 층 + 금속 층)을 포함할 수 있다. 일부 구현들에서, 상호연결부는 전류(예컨대, 데이터 신호, 접지 또는 전력)에 대한 전기 경로를 제공하도록 구성될 수 있는 전기 전도성 재료이다. 상호연결부는 회로의 일부일 수 있다. 상호연결부는 1개 초과의 엘리먼트 또는 컴포넌트를 포함할 수 있다. 상호연결부는 하나 이상의 상호연결부들에 의해 정의될 수 있다. 상이한 구현들은 유사한 또는 상이한 프로세스들을 사용하여 상호연결부들을 형성할 수 있다. 일부 구현들에서, 상호연결부들을 형성하기 위한 CVD(chemical vapor deposition) 프로세스 및/또는 PVD(physical vapor deposition) 프로세스가 있다. 예컨대, 스퍼터링 프로세스, 스프레이 코팅, 및/또는 도금 프로세스가 상호연결부들을 형성하는 데 사용될 수 있다.
[00103] 또한, 본원에 포함된 다양한 개시내용들이, 순서도, 흐름도, 구조도, 또는 블록도로서 묘사되는 프로세스로서 설명될 수 있다는 것이 주목된다. 순서도가 순차적인 프로세스로서 동작들을 설명할 수 있지만, 동작들의 대부분은 병렬로 또는 동시에 수행될 수 있다. 게다가, 동작들의 순서는 재배열될 수 있다. 프로세스는 프로세스의 동작들이 완료될 때 종료된다.
[00104] 본원에서 설명된 개시내용의 다양한 특징들은, 본 개시내용을 벗어나지 않으면서 상이한 시스템들에서 구현될 수 있다. 본 개시내용의 전술된 양상들이 단지 예들이고, 본 개시내용을 제한하는 것으로서 해석되지 않아야 한다는 것이 주목되어야 한다. 본 개시내용의 양상들의 설명은 예시적인 것으로 의도되며, 청구항들의 범위를 제한하는 것으로 의도되지 않는다. 따라서, 본 교시들은 다른 타입들의 장치들에 용이하게 적용될 수 있으며, 많은 대안들, 수정들, 및 변형들이 당업자들에게 자명할 것이다.

Claims (39)

  1. 디바이스로서,
    제1 패키지;
    콘택-콘택 커플링(contact to contact coupling)을 통해 상기 제1 패키지에 커플링된 제2 패키지; 및
    적어도 하나의 산화물 층을 포함하며,
    상기 제1 패키지는,
    전면 및 후면을 포함하는 제1 통합 디바이스(integrated device);
    상기 제1 통합 디바이스를 캡슐화하는 제1 캡슐화 층;
    상기 제1 캡슐화 층을 관통하여 진행하는(traveling through) 복수의 비아(via)들;
    제1 복수의 상호연결부들을 포함하는 제1 재분배 부분 ― 상기 제1 재분배 부분은 상기 제1 캡슐화 층에 커플링됨 ―; 및
    상기 제1 복수의 상호연결부들을 통해 상기 제1 통합 디바이스에 커플링된 제1 복수의 콘택들을 포함하고,
    상기 제2 패키지는,
    수동 디바이스(passive device);
    상기 수동 디바이스를 캡슐화하는 제2 캡슐화 층;
    제2 복수의 상호연결부들을 포함하는 제2 재분배 부분 ― 상기 제2 재분배 부분은 상기 수동 디바이스 및 상기 제2 캡슐화 층에 커플링됨 ―; 및
    상기 제2 복수의 상호연결부들을 통해 상기 수동 디바이스에 커플링된 제2 복수의 콘택들 ― 상기 제2 복수의 콘택들은 상기 제1 패키지로부터의 상기 제1 복수의 콘택들에 커플링됨 ― 을 포함하고, 그리고
    상기 적어도 하나의 산화물 층은 상기 제1 복수의 콘택들 및 상기 제2 복수의 콘택들 주위에 로케이팅되는,
    디바이스.
  2. 제1 항에 있어서,
    상기 적어도 하나의 산화물 층은 상기 제1 패키지 및/또는 상기 제2 패키지의 일부인,
    디바이스.
  3. 제1 항에 있어서,
    상기 제1 패키지는 상기 콘택-콘택 커플링의 하이브리드 본딩(hybrid bonding)을 통해 상기 제2 패키지에 커플링되는,
    디바이스.
  4. 제1 항에 있어서,
    상기 제1 패키지는 상기 콘택-콘택 커플링의 직접 본딩(direct bonding)을 통해 상기 제2 패키지에 커플링되는,
    디바이스.
  5. 제1 항에 있어서,
    상기 콘택-콘택 커플링은 구리-구리 본딩(copper to copper bonding)을 포함하는,
    디바이스.
  6. 제1 항에 있어서,
    상기 제1 복수의 상호연결부들, 상기 제2 복수의 상호연결부들, 상기 제1 복수의 콘택들 및 상기 제2 복수의 콘택들 중 적어도 일부는 솔레노이드 인덕터(solenoid inductor)로서 구성되는,
    디바이스.
  7. 제1 항에 있어서,
    상기 제1 패키지는, 제3 복수의 상호연결부들을 포함하는 제3 재분배 부분을 더 포함하고,
    상기 제3 재분배 부분은 (i) 상기 제1 통합 디바이스의 전면 및 (ii) 상기 제1 캡슐화 층에 커플링되고, 그리고
    상기 제1 복수의 콘택들은 상기 제3 재분배 부분에 커플링되는,
    디바이스.
  8. 제1 항에 있어서,
    상기 제2 패키지는 제2 통합 디바이스를 더 포함하고,
    상기 제2 캡슐화 층은 상기 제2 통합 디바이스를 캡슐화하고, 그리고
    상기 제2 재분배 부분은 상기 제2 통합 디바이스에 커플링되는,
    디바이스.
  9. 제8 항에 있어서,
    상기 제1 통합 디바이스 및 상기 제2 통합 디바이스에 커플링된, 상기 제1 복수의 상호연결부들, 상기 제2 복수의 상호연결부들, 상기 제1 복수의 콘택들 및 상기 제2 복수의 콘택들 중 적어도 일부는 솔레노이드 인덕터로서 구성되는,
    디바이스.
  10. 제1 항에 있어서,
    상기 제1 통합 디바이스의 후면은 상기 제1 재분배 부분을 향하는,
    디바이스.
  11. 제1 항에 있어서,
    상기 제1 통합 디바이스의 전면은 상기 제1 재분배 부분에 커플링되는,
    디바이스.
  12. 제1 항에 있어서,
    상기 제1 복수의 상호연결부들은 제1 복수의 재분배 상호연결부들을 포함하고,
    상기 제2 복수의 상호연결부들은 제2 복수의 재분배 상호연결부들을 포함하고, 그리고
    상기 제1 복수의 재분배 상호연결부들 및 상기 제2 복수의 재분배 상호연결부들로부터의 각각의 재분배 상호연결부는 대략 5-10 마이크로미터(㎛)의 두께를 포함하는,
    디바이스.
  13. 제1 항에 있어서,
    상기 디바이스는, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인 휴대 정보 단말(personal digital assistant), 고정 로케이션 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버, IoT(internet of things) 디바이스, 및 자동차 내의 디바이스로 이루어진 그룹으로부터 선택된 특정 디바이스에 통합되는,
    디바이스.
  14. 장치로서,
    제1 패키지;
    콘택-콘택 커플링을 통해 상기 제1 패키지에 커플링된 제2 패키지; 및
    산화물 커플링을 위한 수단을 포함하며,
    상기 제1 패키지는,
    전면 및 후면을 포함하는 제1 통합 디바이스;
    상기 제1 통합 디바이스를 캡슐화하는, 캡슐화를 위한 제1 수단;
    상기 캡슐화를 위한 제1 수단을 관통하여 진행하는 복수의 비아들;
    제1 복수의 상호연결부들을 포함하는 제1 재분배 부분 ― 상기 제1 재분배 부분은 상기 캡슐화를 위한 제1 수단에 커플링됨 ―; 및
    상기 제1 통합 디바이스에 커플링된 제1 복수의 콘택들을 포함하고,
    상기 제2 패키지는,
    수동 디바이스;
    상기 수동 디바이스를 캡슐화하는, 캡슐화를 위한 제2 수단;
    제2 복수의 상호연결부들을 포함하는 제2 재분배 부분 ― 상기 제2 재분배 부분은 상기 수동 디바이스 및 상기 캡슐화를 위한 제2 수단에 커플링됨 ―; 및
    상기 수동 디바이스에 커플링된 제2 복수의 콘택들 ― 상기 제2 복수의 콘택들은 상기 제1 패키지로부터의 상기 제1 복수의 콘택들에 커플링됨 ― 을 포함하고, 그리고
    상기 산화물 커플링을 위한 수단은 상기 제1 복수의 콘택들 및 상기 제2 복수의 콘택들 주위에 로케이팅되는,
    장치.
  15. 제14 항에 있어서,
    상기 산화물 커플링을 위한 수단은 상기 제1 패키지 및/또는 상기 제2 패키지의 일부인,
    장치.
  16. 제14 항에 있어서,
    상기 제1 패키지는 상기 콘택-콘택 커플링의 하이브리드 본딩을 통해 상기 제2 패키지에 커플링되는,
    장치.
  17. 제14 항에 있어서,
    상기 제1 패키지는 상기 콘택-콘택 커플링의 직접 본딩을 통해 상기 제2 패키지에 커플링되는,
    장치.
  18. 제14 항에 있어서,
    상기 제1 복수의 상호연결부들, 상기 제2 복수의 상호연결부들, 상기 제1 복수의 콘택들 및 상기 제2 복수의 콘택들 중 적어도 일부는 솔레노이드 인덕터로서 구성되는,
    장치.
  19. 제14 항에 있어서,
    상기 제1 패키지는, 제3 복수의 상호연결부들을 포함하는 제3 재분배 부분을 더 포함하고,
    상기 제3 재분배 부분은 (i) 상기 제1 통합 디바이스의 전면 및 (ii) 상기 캡슐화를 위한 제1 수단에 커플링되고, 그리고
    상기 제1 복수의 콘택들은 상기 제3 재분배 부분에 커플링되는,
    장치.
  20. 제14 항에 있어서,
    상기 제2 패키지는 제2 통합 디바이스를 더 포함하고,
    상기 캡슐화를 위한 제2 수단은 상기 제2 통합 디바이스를 캡슐화하고, 그리고
    상기 제2 재분배 부분은 상기 제2 통합 디바이스에 커플링되는,
    장치.
  21. 제20 항에 있어서,
    상기 제1 통합 디바이스 및 상기 제2 통합 디바이스에 커플링된, 상기 제1 복수의 상호연결부들, 상기 제2 복수의 상호연결부들, 상기 제1 복수의 콘택들 및 상기 제2 복수의 콘택들 중 적어도 일부는 솔레노이드 인덕터로서 구성되는,
    장치.
  22. 제14 항에 있어서,
    상기 제1 통합 디바이스의 후면은 상기 제1 재분배 부분을 향하는,
    장치.
  23. 제14 항에 있어서,
    상기 제1 통합 디바이스의 전면은 상기 제1 재분배 부분에 커플링되는,
    장치.
  24. 제14 항에 있어서,
    상기 장치는, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인 휴대 정보 단말, 고정 로케이션 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버, IoT(internet of things) 디바이스, 및 자동차 내의 디바이스로 이루어진 그룹으로부터 선택된 디바이스에 통합되는,
    장치.
  25. 디바이스를 제작하기 위한 방법으로서,
    제1 패키지를 제공하는 단계;
    제2 패키지를 제공하는 단계; 및
    콘택-콘택 커플링을 통해 상기 제1 패키지를 상기 제2 패키지에 커플링하는 단계를 포함하며,
    상기 제1 패키지는,
    전면 및 후면을 포함하는 제1 통합 디바이스;
    상기 제1 통합 디바이스를 캡슐화하는 제1 캡슐화 층;
    상기 제1 캡슐화 층을 관통하여 진행하는 복수의 비아들;
    제1 복수의 상호연결부들을 포함하는 제1 재분배 부분 ― 상기 제1 재분배 부분은 상기 제1 캡슐화 층에 커플링됨 ―; 및
    상기 제1 복수의 상호연결부들을 통해 상기 제1 통합 디바이스에 커플링된 제1 복수의 콘택들을 포함하고,
    상기 제2 패키지는,
    수동 디바이스;
    상기 수동 디바이스를 캡슐화하는 제2 캡슐화 층;
    제2 복수의 상호연결부들을 포함하는 제2 재분배 부분 ― 상기 제2 재분배 부분은 상기 수동 디바이스 및 상기 제2 캡슐화 층에 커플링됨 ―; 및
    상기 제2 복수의 상호연결부들을 통해 상기 수동 디바이스에 커플링된 제2 복수의 콘택들 ― 상기 제2 복수의 콘택들은 상기 제1 패키지로부터의 상기 제1 복수의 콘택들에 커플링됨 ― 을 포함하고, 그리고
    상기 콘택-콘택 커플링은 구리-구리 본딩을 포함하고, 그리고 상기 제1 패키지를 상기 제2 패키지에 커플링하는 단계는 산화물-산화물 커플링(oxide to oxide coupling)을 통해 상기 제1 패키지를 상기 제2 패키지에 커플링하는 단계를 포함하는,
    디바이스를 제작하기 위한 방법.
  26. 제25 항에 있어서,
    상기 디바이스는 상기 제1 복수의 콘택들 및 상기 제2 복수의 콘택들 주위에 로케이팅되는 적어도 하나의 산화물 층을 추가로 포함하는,
    디바이스를 제작하기 위한 방법.
  27. 제25 항에 있어서,
    상기 제1 패키지를 상기 제2 패키지에 커플링하는 단계는 상기 콘택-콘택 커플링의 하이브리드 본딩을 통하는 단계를 포함하는,
    디바이스를 제작하기 위한 방법.
  28. 제25 항에 있어서,
    상기 제1 패키지를 상기 제2 패키지에 커플링하는 단계는 상기 콘택-콘택 커플링의 직접 본딩을 통하는 단계를 포함하는,
    디바이스를 제작하기 위한 방법.
  29. 제1 항에 있어서,
    상기 적어도 하나의 산화물 층은 상기 제1 재분배 부분 및 상기 제2 재분배 부분으로부터 분리되어 있는,
    디바이스.
  30. 제14 항에 있어서,
    상기 제1 복수의 콘택들은 상기 제1 재분배 부분의 제1 복수의 상호연결부들을 통해 상기 제1 통합 디바이스에 커플링되는,
    장치.
  31. 제30 항에 있어서,
    상기 제2 복수의 콘택들은 상기 제2 재분배 부분의 제2 복수의 상호연결부들을 통해 상기 수동 디바이스에 커플링되는,
    장치.
  32. 디바이스로서,
    제1 패키지;
    콘택-콘택 커플링을 통해 상기 제1 패키지에 커플링된 제2 패키지; 및
    적어도 하나의 산화물 층을 포함하며,
    상기 제1 패키지는,
    전면 및 후면을 포함하는 제1 통합 디바이스;
    상기 제1 통합 디바이스를 캡슐화하는 제1 캡슐화 층;
    상기 제1 캡슐화 층을 관통하여 진행하는 복수의 비아들;
    상기 제1 통합 디바이스 및 상기 복수의 비아들에 커플링된 제1 복수의 상호연결부들; 및
    상기 제1 복수의 상호연결부들을 통해 상기 제1 통합 디바이스에 커플링된 제1 복수의 콘택들을 포함하고,
    상기 제2 패키지는,
    수동 디바이스;
    상기 수동 디바이스를 캡슐화하는 제2 캡슐화 층;
    상기 수동 디바이스에 커플링된 제2 복수의 상호연결부들; 및
    상기 제2 복수의 상호연결부들을 통해 상기 수동 디바이스에 커플링된 제2 복수의 콘택들 ― 상기 제2 복수의 콘택들은 상기 제1 패키지로부터의 상기 제1 복수의 콘택들에 커플링됨 ― 을 포함하고, 그리고
    상기 적어도 하나의 산화물 층은 상기 제1 복수의 콘택들 및 상기 제2 복수의 콘택들 주위에 로케이팅되는,
    디바이스.
  33. 제32 항에 있어서,
    상기 제1 복수의 상호연결부들은 상기 제1 패키지의 제1 재분배 부분의 일부인,
    디바이스.
  34. 제32 항에 있어서,
    상기 제2 복수의 상호연결부들은 상기 제2 패키지의 제2 재분배 부분의 일부인,
    디바이스.
  35. 제32 항에 있어서,
    상기 콘택-콘택 커플링은 구리-구리 본딩을 포함하는,
    디바이스.
  36. 제32 항에 있어서,
    상기 제2 패키지는 산화물-산화물 커플링을 통해 상기 제1 패키지에 커플링되는,
    디바이스.
  37. 디바이스로서,
    제1 패키지;
    콘택-콘택 커플링을 통해 상기 제1 패키지에 커플링된 제2 패키지; 및
    적어도 하나의 산화물 층을 포함하며,
    상기 제1 패키지는,
    전면 및 후면을 포함하는 제1 통합 디바이스;
    상기 제1 통합 디바이스를 캡슐화하는 제1 캡슐화 층;
    상기 제1 캡슐화 층을 관통하여 진행하는 복수의 비아들;
    상기 제1 통합 디바이스 및 상기 복수의 비아들에 커플링된 제1 복수의 상호연결부들; 및
    상기 제1 복수의 상호연결부들을 통해 상기 제1 통합 디바이스에 커플링된 제1 복수의 콘택들을 포함하고,
    상기 제2 패키지는,
    제2 통합 디바이스;
    상기 제2 통합 디바이스를 캡슐화하는 제2 캡슐화 층;
    상기 제2 통합 디바이스에 커플링된 제2 복수의 상호연결부들; 및
    상기 제2 복수의 상호연결부들을 통해 상기 제2 통합 디바이스에 커플링된 제2 복수의 콘택들 ― 상기 제2 복수의 콘택들은 상기 제1 패키지로부터의 상기 제1 복수의 콘택들에 커플링됨 ― 을 포함하고, 그리고
    상기 적어도 하나의 산화물 층은 상기 제1 복수의 콘택들 및 상기 제2 복수의 콘택들 주위에 로케이팅되는,
    디바이스.
  38. 제37 항에 있어서,
    상기 제1 복수의 상호연결부들은 상기 제1 패키지의 제1 재분배 부분의 일부인,
    디바이스.
  39. 제37 항에 있어서,
    상기 제2 복수의 상호연결부들은 상기 제2 패키지의 제2 재분배 부분의 일부인,
    디바이스.
KR1020227030742A 2020-03-09 2021-03-09 패키지들의 콘택-콘택 커플링을 포함하는 디바이스 KR102558895B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/812,882 2020-03-09
US16/812,882 US11201127B2 (en) 2020-03-09 2020-03-09 Device comprising contact to contact coupling of packages
PCT/US2021/021495 WO2021183506A1 (en) 2020-03-09 2021-03-09 Device comprising contact to contact coupling of packages

Publications (2)

Publication Number Publication Date
KR20220131547A KR20220131547A (ko) 2022-09-28
KR102558895B1 true KR102558895B1 (ko) 2023-07-21

Family

ID=75278370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227030742A KR102558895B1 (ko) 2020-03-09 2021-03-09 패키지들의 콘택-콘택 커플링을 포함하는 디바이스

Country Status (7)

Country Link
US (1) US11201127B2 (ko)
EP (1) EP4118682A1 (ko)
KR (1) KR102558895B1 (ko)
CN (1) CN115280494A (ko)
BR (1) BR112022017391A2 (ko)
TW (1) TW202139303A (ko)
WO (1) WO2021183506A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11380614B2 (en) * 2018-12-26 2022-07-05 AP Memory Technology Corp. Circuit assembly
US11784172B2 (en) * 2021-02-12 2023-10-10 Taiwan Semiconductor Manufacturing Hsinchu, Co., Ltd. Deep partition power delivery with deep trench capacitor
US20230268637A1 (en) * 2022-02-24 2023-08-24 Qualcomm Incorporated Antenna modules employing three-dimensional (3d) build-up on mold package to support efficient integration of radio-frequency (rf) circuitry, and related fabrication methods
US20240071993A1 (en) * 2022-08-23 2024-02-29 Qualcomm Incorporated Package comprising a chiplet located between two metallization portions

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838337B2 (en) 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US9129929B2 (en) * 2012-04-19 2015-09-08 Sony Corporation Thermal package with heat slug for die stacks
US9209131B2 (en) * 2014-01-21 2015-12-08 Qualcomm Incorporated Toroid inductor in redistribution layers (RDL) of an integrated device
US9368566B2 (en) 2014-07-17 2016-06-14 Qualcomm Incorporated Package on package (PoP) integrated device comprising a capacitor in a substrate
US9659907B2 (en) * 2015-04-07 2017-05-23 Apple Inc. Double side mounting memory integration in thin low warpage fanout package
TWI570842B (zh) * 2015-07-03 2017-02-11 矽品精密工業股份有限公司 電子封裝件及其製法
US10354975B2 (en) * 2016-05-16 2019-07-16 Raytheon Company Barrier layer for interconnects in 3D integrated device
US10475747B2 (en) * 2017-08-14 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method for fabricating the same
US10468384B2 (en) * 2017-09-15 2019-11-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming embedded die substrate, and system-in-package modules with the same
US10916529B2 (en) * 2018-03-29 2021-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Electronics card including multi-chip module

Also Published As

Publication number Publication date
CN115280494A (zh) 2022-11-01
WO2021183506A1 (en) 2021-09-16
BR112022017391A2 (pt) 2022-10-18
EP4118682A1 (en) 2023-01-18
KR20220131547A (ko) 2022-09-28
TW202139303A (zh) 2021-10-16
US11201127B2 (en) 2021-12-14
US20210280540A1 (en) 2021-09-09

Similar Documents

Publication Publication Date Title
KR102558895B1 (ko) 패키지들의 콘택-콘택 커플링을 포함하는 디바이스
US20210280507A1 (en) Package comprising dummy interconnects
US11502049B2 (en) Package comprising multi-level vertically stacked redistribution portions
US11452246B2 (en) Patch substrate configured as a shield located over a cavity of a board
KR20220165246A (ko) 솔더 레지스트 층 위에 상호연결 라우팅을 갖는 기판을 포함하는 패키지
KR20230137329A (ko) 기판의 표면과 정렬된 표면 상호연결부들을 포함하는기판을 갖는 패키지
US11605594B2 (en) Package comprising a substrate and a high-density interconnect integrated device coupled to the substrate
US11791276B2 (en) Package comprising passive component between substrates for improved power distribution network (PDN) performance
US20220375838A1 (en) Package comprising integrated devices coupled through a bridge
US11581251B2 (en) Package comprising inter-substrate gradient interconnect structure
US20210210452A1 (en) Integrated passive device (ipd) coupled to front side of integrated device
US11689181B2 (en) Package comprising stacked filters with a shared substrate cap
KR20230044192A (ko) 열 확산기로서 구성된 와이어 본드들을 포함하는 패키지
US11830819B2 (en) Package comprising integrated devices and bridge coupling top sides of integrated devices
US20200365651A1 (en) Device comprising subtrate and die with frame
CN117678067A (zh) 包括具有悬垂的堆叠式集成器件的封装
JP2024505488A (ja) 周辺相互接続を備える基板をもつパッケージ
KR20240035464A (ko) 차폐체를 갖는 블록 디바이스를 포함하는 패키지

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant