KR20230137330A - 주변 상호연결부들을 포함하는 기판을 갖는 패키지 - Google Patents

주변 상호연결부들을 포함하는 기판을 갖는 패키지 Download PDF

Info

Publication number
KR20230137330A
KR20230137330A KR1020237025274A KR20237025274A KR20230137330A KR 20230137330 A KR20230137330 A KR 20230137330A KR 1020237025274 A KR1020237025274 A KR 1020237025274A KR 20237025274 A KR20237025274 A KR 20237025274A KR 20230137330 A KR20230137330 A KR 20230137330A
Authority
KR
South Korea
Prior art keywords
substrate
integrated device
peripheral
interconnections
package
Prior art date
Application number
KR1020237025274A
Other languages
English (en)
Inventor
아니켓 파틸
홍 복 위
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20230137330A publication Critical patent/KR20230137330A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73205—Bump and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

패키지는 기판, 제1 집적 디바이스, 및 제2 집적 디바이스를 포함한다. 기판은 적어도 하나의 유전체 층, 복수의 상호연결부들, 솔더 레지스트 층, 및 솔더 레지스트 층 위에 위치된 복수의 주변 상호연결부들을 포함한다. 제1 집적 디바이스는 기판에 커플링된다. 제2 집적 디바이스는 기판에 커플링된다. 제2 집적 디바이스는 복수의 주변 상호연결부들을 통해 제1 집적 디바이스에 전기적으로 커플링되도록 구성된다.

Description

주변 상호연결부들을 포함하는 기판을 갖는 패키지
[0001] 본 출원은 2021년 2월 1일에 미국 특허청에 출원된 정규 특허 출원 번호 제17/164,723호에 대한 우선권 및 이익을 주장하며, 그 출원의 전체 내용은 그 전체가 아래에서 완전히 기재된 것처럼 그리고 모든 적용가능한 목적들을 위해 인용에 의해 본원에 포함된다.
[0002] 다양한 피처들은 집적 디바이스(integrated device)를 포함하는 패키지들에 관한 것이지만, 보다 상세하게는 집적된 디바이스 및 기판을 포함하는 패키지에 관한 것이다.
[0003] 도 1은 기판(102), 집적 디바이스(104), 및 집적 디바이스(106)를 포함하는 패키지(100)를 예시한다. 기판(102)은 적어도 하나의 유전체 층(120), 복수의 상호연결부(interconnect)들(122), 및 복수의 솔더 상호연결부들(124)을 포함한다. 복수의 솔더 상호연결부들(144)이 기판(102) 및 집적 디바이스(104)에 커플링된다. 복수의 솔더 상호연결부들(164)이 기판(102) 및 집적 디바이스(106)에 커플링된다. 집적 디바이스(104)와 집적 디바이스(106)를 전기적으로 커플링하는 것은 패키지(100)의 전체 성능에 악영향을 미칠 수 있다. 보다 양호한 성능의 패키지들을 제공해야 할 지속적인 요구가 존재한다.
[0004] 다양한 피처들은 집적 디바이스를 포함하는 패키지들에 관한 것이지만, 보다 상세하게는 집적 디바이스 및 기판을 포함하는 패키지에 관한 것이다.
[0005] 일 예는 기판, 제1 집적 디바이스, 및 제2 집적 디바이스를 포함하는 패키지를 제공한다. 기판은 적어도 하나의 유전체 층, 복수의 상호연결부들, 솔더 레지스트 층, 및 솔더 레지스트 층 위에 위치된 복수의 주변 상호연결부(periphery interconnect)들을 포함한다. 제1 집적 디바이스는 기판에 커플링된다. 제2 집적 디바이스는 기판에 커플링된다. 제2 집적 디바이스는 복수의 주변 상호연결부들을 통해 제1 집적 디바이스에 전기적으로 커플링되도록 구성된다.
[0006] 다른 예는 기판, 제1 집적 디바이스, 및 제2 집적 디바이스를 포함하는 장치를 제공한다. 기판은 적어도 하나의 유전체 층, 복수의 상호연결부들, 솔더 레지스트 층, 및 솔더 레지스트 층 위에 위치된 주변 상호연결을 위한 수단을 포함한다. 제1 집적 디바이스는 기판에 커플링된다. 제2 집적 디바이스는 기판에 커플링된다. 제2 집적 디바이스는 주변 상호연결을 위한 수단을 통해 제1 집적 디바이스에 전기적으로 커플링되도록 구성된다.
[0007] 다른 예는 패키지를 제조하기 위한 방법을 제공한다. 방법은 적어도 하나의 유전체 층, 복수의 상호연결부들, 솔더 레지스트 층, 및 솔더 레지스트 층 위에 위치된 복수의 주변 상호연결부들을 포함하는 기판을 제공한다. 방법은 기판에 제1 집적 디바이스를 커플링한다. 방법은 기판에 제2 집적 디바이스를 커플링한다. 제2 집적 디바이스들은 복수의 주변 상호연결부들을 통해 제1 집적 디바이스에 전기적으로 커플링되도록 구성된다.
[0008] 다양한 피처들, 속성, 및 이점들은, 도면들과 함께 취해진 경우, 아래에 기재된 상세한 설명으로부터 명백해질 수 있으며, 도면에서, 동일한 참조 부호들은 전반에 걸쳐 대응적으로 식별된다.
[0009] 도 1은 집적 디바이스들 및 기판을 포함하는 패키지의 프로파일도를 예시한다.
[0010] 도 2는 주변 상호연결부들을 갖는 기판을 포함하는 패키지의 평면도를 예시한다.
[0011] 도 3은 주변 상호연결부들을 갖는 기판에 커플링된 집적 디바이스의 근접도의 평면도를 예시한다.
[0012] 도 4는 주변 상호연결부들을 갖는 기판의 프로파일도를 예시한다.
[0013] 도 5는 주변 상호연결부들을 갖는 기판의 프로파일도를 예시한다.
[0014] 도 6은 주변 상호연결부들을 갖는 기판을 포함하는 패키지의 프로파일도를 예시한다.
[0015] 도 7은 주변 상호연결부들을 갖는 기판을 포함하는 패키지의 프로파일도를 예시한다.
[0016] 도 8은 주변 상호연결부들을 포함하는 기판을 제조하기 위한 예시적인 시퀀스를 예시한다.
[0017] 도 9는 주변 상호연결부들을 포함하는 기판을 제조하기 위한 방법의 예시적인 흐름도를 예시한다.
[0018] 도 10a 내지 도 10c는 기판을 제조하기 위한 예시적인 시퀀스를 예시한다.
[0019] 도 11은 기판을 제조하기 위한 방법의 예시적인 흐름도를 예시한다.
[0020] 도 12a 내지 12b는 주변 상호연결부들을 포함하는 기판을 포함하는 패키지를 제조하기 위한 예시적인 시퀀스를 예시한다.
[0021] 도 13은 주변 상호연결부들을 포함하는 기판을 포함하는 패키지를 제조하기 위한 방법의 예시적인 흐름도를 예시한다.
[0022] 도 14는 본 명세서에서 설명된 다이, 전자 회로, 집적 디바이스, IPD(integrated passive device), 수동 컴포넌트, 패키지, 및/또는 디바이스 패키지를 통합할 수 있는 다양한 전자 디바이스들을 예시한다.
[0023] 다음의 설명에서, 본 개시내용의 다양한 양상들의 완전한 이해를 제공하기 위해 특정한 세부사항들이 제공된다. 그러나, 양상들이 이들 특정한 세부사항들 없이도 실시될 수도 있다는 것은 당업자에 의해 이해될 것이다. 예컨대, 회로들은, 불필요하게 상세히 양상들을 불명료하게 하는 것을 회피하기 위해 블록 다이어그램들로 도시될 수 있다. 다른 예시들에서, 널리-공지된 회로들, 구조들 및 기법들은 본 개시의 양상들을 불명료하게 하지 않기 위해 상세히 도시되지 않을 수 있다.
[0024] 본 개시내용은 기판, 제1 집적 디바이스, 및 제2 집적 디바이스를 포함하는 패키지를 설명한다. 기판은 적어도 하나의 유전체 층, 복수의 상호연결부들, 솔더 레지스트 층, 및 솔더 레지스트 층 위에 위치된 복수의 주변 상호연결부들을 포함한다. 제1 집적 디바이스는 기판에 커플링된다. 제2 집적 디바이스는 기판에 커플링된다. 제2 집적 디바이스는 복수의 주변 상호연결부들을 통해 제1 집적 디바이스에 전기적으로 커플링되도록 구성된다. 기판은 라우팅 영역 및 킵 아웃 영역을 포함한다. 복수의 주변 상호연결부들은 적어도 부분적으로, 라우팅 영역 및 킵 아웃 영역의 경계(boundary)를 따라 위치된다. 복수의 주변 상호연결부들은 제1 집적 디바이스와 제2 집적 디바이스 사이의 적어도 하나의 신호에 대한 적어도 하나의 전기적 경로를 제공하도록 구성된다.
주변 상호연결부들을 포함하는 기판을 포함하는 예시적인 패키지
[0025] 도 2는 주변 상호연결부들을 갖는 기판을 포함하는 패키지(200)의 평면도를 예시한다. 패키지(200)는 기판(202), 집적 디바이스(201), 집적 디바이스(203) 및 집적 디바이스(205)를 포함한다. 기판(202)은 라우팅 영역(204) 및 킵 아웃 영역(206)을 포함한다. 집적 디바이스(201), 집적 디바이스(203) 및 집적 디바이스(205)는 기판(202)의 제1 표면에 커플링된다. 집적 디바이스(201), 집적 디바이스(203) 및 집적 디바이스(205)는, 기판(202)의 라우팅 영역(204)에 커플링된다. 라우팅 영역(204)은 기판(202) 내에 상호연결부들을 포함하는, 기판(202)의 영역을 포함할 수 있다. 킵 아웃 영역(206)은 기판(202) 내에 상호연결부들이 없을 수 있다. 라우팅 영역(204)과 킵 아웃 영역(206)은 경계를 공유한다.
[0026] 기판(202)은 제1 복수의 주변 상호연결부들(213), 제2 복수의 주변 상호연결부들(215) 및 제3 복수의 주변 상호연결부들(235)을 포함한다. 제1 복수의 주변 상호연결부들(213), 제2 복수의 주변 상호연결부들(215) 및/또는 제3 복수의 주변 상호연결부들(235)은 기판(202)의 솔더 레지스트 층 위에 위치될 수 있다. 제1 복수의 주변 상호연결부들(213)은 집적 디바이스(201) 및 집적 디바이스(203)에 전기적으로 커플링되도록 구성된다. 제2 복수의 주변 상호연결부들(215)은 집적 디바이스(201) 및 집적 디바이스(205)에 전기적으로 커플링되도록 구성된다. 제3 복수의 주변 상호연결부들(235)은 집적 디바이스(203) 및 집적 디바이스(205)에 전기적으로 커플링되도록 구성된다.
[0027] 제1 복수의 주변 상호연결부들(213), 제2 복수의 주변 상호연결부들(215) 및/또는 제3 복수의 주변 상호연결부들(235)은 라우팅 영역(204) 및 킵 아웃 영역(206)의 경계를 따라 적어도 부분적으로 위치되는 상호연결부들일 수 있다. 제1 복수의 주변 상호연결부들(213), 제2 복수의 주변 상호연결부들(215) 및/또는 제3 복수의 주변 상호연결부들(235)은 라우팅 영역(204)의 주변부를 따라 적어도 부분적으로 위치되는 상호연결부들일 있다. 제1 복수의 주변 상호연결부들(213), 제2 복수의 주변 상호연결부들(215) 및/또는 제3 복수의 주변 상호연결부들(235)은 킵 아웃 영역(206)의 내측 주변부를 따라 적어도 부분적으로 위치되는 상호연결부들일 수 있다. 라우팅 영역(204) 및 킵 아웃 영역(206)의 경계를 따라 위치되는 주변 상호연결부는, 주변이 적어도 부분적으로, 경계, 경계에 인접한 라우팅 영역(204)의 일부, 및/또는 경계에 인접한 킵 아웃 영역(206)의 일부에 위치된다는 것을 의미할 수 있다. 제1 복수의 주변 상호연결부들(213), 제2 복수의 주변 상호연결부들(215) 및/또는 제3 복수의 주변 상호연결부들(235)은 주변 상호연결을 위한 수단일 수 있다.
[0028] 주변 상호연결부는 2개의 집적 디바이스들(예컨대, 2개의 PIMC(power management integrated circuit)) 사이의 채널(예컨대, 신호 채널)로 구성될 수 있다. 라우팅 영역(204)의 주변부를 따라 있는 제1 복수의 주변 상호연결부들(213), 제2 복수의 주변 상호연결부들(215) 및/또는 제3 복수의 주변 상호연결부들(235)의 사용은 패키지(200)의 PDN(power distribution network)의 성능을 개선하는 것을 돕는다. 예컨대, 제1 복수의 주변 상호연결부들(213), 제2 복수의 주변 상호연결부들(215) 및/또는 제3 복수의 주변 상호연결부들(235)은 패키지(200)의 전력 레일들 및/또는 전력 평면들(이는 기판(2020)의 라우팅 영역(204) 내에 위치될 수 있음)로부터 가능한 멀리 떨어져 위치될 수 있으며, 이는 전력 레일들 및/또는 전력 평면들의 성능을 개선하는 것을 돕는다. 전력 레일들 및/또는 전력 평면들은 하나 이상의 집적 디바이스들에 커플링될 수 있는 상호연결부들의 예들이다. 전력 레일들 및/또는 전력 평면들은 기판(202)의 금속 층에 위치될 수 있다. 게다가, 라우팅 영역(204)의 경계 및/또는 주변부를 따라 주변 상호연결부들을 포지셔닝하는 것은 주변 상호연결부들을 포함하는 금속 층의 전체 면적을 감소시키고 그리고/또는 기판(202)의 금속 층들의 수를 감소시키는 것을 도울 수 있다.
[0029] 제1 복수의 주변 상호연결부들(213), 제2 복수의 주변 상호연결부들(215) 및/또는 제3 복수의 주변 상호연결부들(235)은 25 마이크로미터의 최소 라인폭(L), 및 주변 상호연결부들 사이에 25 마이크로미터의 최소 간격(S)을 가질 수 있다. 제1 복수의 주변 상호연결부들(213), 제2 복수의 주변 상호연결부들(215) 및/또는 제3 복수의 주변 상호연결부들(235)은 18 마이크로미터의 최소 두께를 가질 수 있다.
[0030] 집적 디바이스(예컨대, 201, 203, 205)는 다이(예컨대, 반도체 베어 다이)를 포함할 수 있다. 집적 디바이스는 PMIC(power management integrated circuit)를 포함할 수 있다. 집적 디바이스는 애플리케이션 프로세서를 포함할 수 있다. 집적디바이스는 RF(radio frequency) 디바이스, 수동 디바이스, 필터, 커패시터, 인덕터, 안테나, 송신기, 수신기, GaAs(갈륨 아세나이드) 기반 집적 디바이스, SAW(surface acoustic wave) 필터들, BAW(bulk acoustic wave) 필터, LED(light emitting diode) 집적 디바이스, Si(실리콘) 기반 집적 디바이스, SiC(실리콘 카바이드) 기반 집적 디바이스, 메모리, 전력 관리 프로세서, 및/또는 이들의 조합들을 포함할 수 있다. 집적 디바이스(예컨대, 201, 203, 205)는 적어도 하나의 전자 회로(예컨대, 제1 전자 회로, 제2 전자 회로 등)를 포함할 수 있다.
[0031] 집적 디바이스들(예컨대, 201, 203, 205)은 기판(202)의 라우팅 영역(204) 위에 위치된다. 상이한 패키지들은 상이한 수들의 집적 디바이스들을 가질 수 있다는 것이 주목된다. 집적 디바이스들의 위치는 예시이다. 집적 디바이스들은 기판의 상이한 부분들에 커플링될 수 있다.
[0032] 도 3은 집적 디바이스(201) 및 기판(202)의 평면도의 근접도를 예시한다. 도 3에 도시된 바와 같이, 제1 복수의 주변 상호연결부들(213) 및 제2 복수의 상호연결부들(215)은 집적 디바이스(201)에 커플링(예컨대, 전기적으로 커플링)되도록 구성된다. 제1 복수의 주변 상호연결부들(213)은 주변 상호연결부(311) 및 주변 상호연결부(312)를 포함한다. 주변 상호연결부(311) 및 주변 상호연결부(312)는 집적 디바이스(201) 및 집적 디바이스(203)에 커플링되도록 구성된다. 주변 상호연결부(311) 및 주변 상호연결부(312)는 집적 디바이스(201)와 집적 디바이스(203) 사이의 신호들에 대한 전기적 경로들을 제공하도록 구성된다. 아래에서 추가로 설명될 바와 같이, 제1 복수의 주변 상호연결부들(213)은 복수의 상호연결부들, 복수의 솔더 상호연결부들 및/또는 복수의 필라(pillar) 상호연결부들을 통해 집적 디바이스(201)에 커플링된다.
[0033] 주변 상호연결부(311)는 라우팅 영역(204) 내에 그리고 라우팅 영역(204)의 주변부를 따라 위치된다. 주변 상호연결부(312)는 킵 아웃 영역(206) 내에 그리고 킵 아웃 영역(206)의 내측 주변부를 따라 위치된다. 제1 복수의 주변 상호연결부들(213)은 라우팅 영역(204)과 킵 아웃 영역(206)의 경계를 따라 연장될 수 있다. 라우팅 영역(204)과 킵 아웃 영역(206)의 경계는 기판(202)의 라우팅 영역(204)의 인접 부분들 및/또는 킵 아웃 영역(206)의 인접 부분들을 포함할 수 있다.
[0034] 제2 복수의 주변 상호연결부들(215)은 주변 상호연결부(331), 주변 상호연결부(332), 및 주변 상호연결부(333)를 포함한다. 주변 상호연결부(331), 주변 상호연결부(332), 및 주변 상호연결부(333)는 집적 디바이스(201) 및 집적 디바이스(205)에 커플링되도록 구성된다. 주변 상호연결부(331), 주변 상호연결부(332), 및 주변 상호연결부(333)는 집적 디바이스(201)와 집적 디바이스(205) 사이의 신호들에 대한 전기적 경로들을 제공하도록 구성된다. 아래에서 추가로 설명될 바와 같이, 제2 복수의 주변 상호연결부들(215)은 복수의 상호연결부들, 복수의 솔더 상호연결부들, 및/또는 복수의 필라 상호연결부들을 통해 집적 디바이스(201)에 커플링된다.
[0035] 주변 상호연결부(331)는 라우팅 영역(204) 내에 그리고 라우팅 영역(204)의 주변부를 따라 위치된다. 주변 상호연결부들(332 및 333)은 킵 아웃 영역(206) 내에 그리고 킵 아웃 영역(206)의 내측 주변부를 따라 위치된다. 제2 복수의 주변 상호연결부들(215)은 라우팅 영역(204)과 킵 아웃 영역(206)의 경계를 따라 연장될 수 있다. 라우팅 영역(204)과 킵 아웃 영역(206)의 경계는 기판(202)의 라우팅 영역(204)의 인접 부분들 및/또는 킵 아웃 영역(206)의 인접 부분들을 포함할 수 있다.
[0036] 다른 집적 디바이스들(예컨대, 203, 205)은 집적 디바이스(201)에 대해 설명된 것과 유사한 방식으로 그들 개개의 주변 상호연결부들에 커플링될 수 있다. 다른 구현들은 집적 디바이스에 커플링된 상이한 수들의 주변 상호연결부들을 가질 수 있다는 것이 주목된다. 상이한 구현들은 라우팅 영역(204) 및/또는 킵 아웃 영역(206)의 상이한 부분들에 주변 상호연결부들을 포지셔닝할 수 있다. 상이한 구현들은 라우팅 영역(204)의 인접 부분을 상이하게 정의할 수 있다. 예컨대, 라우팅 영역(204)의 인접 부분은 라우팅 영역(204)과 킵 아웃 영역(206) 사이에 공유되는 경계의 100 마이크로미터 내에 있는(예컨대, 100 마이크로미터 이하에 있는) 라우팅 영역(204)의 부분들을 포함할 수 있다. 상이한 구현들은 경계에 대한 라우팅 영역(204)의 인접 부분을 정의하기 위해 100 마이크로미터 미만인 값을 사용할 수 있다.
[0037] 도 4는 도 3의 AA 단면에 걸친 기판(202)의 프로파일도를 예시한다. 기판(202)은 적어도 하나의 유전체 층(402), 복수의 상호연결부들(322), 솔더 레지스트 층(401), 제1 복수의 주변 상호연결부들(213), 제2 복수의 주변 상호연결부들(215), 및 주변 유전체 층(403)을 포함한다. 복수의 상호연결부들(322)로부터의 상호연결부들(예컨대, 패드들)의 일부는 적어도 하나의 유전체 층(402)의 표면 위에 위치된다. 솔더 레지스트 층(401)은 적어도 하나의 유전체 층(402) 및 복수의 상호연결부들(322) 위에 위치된다. 주변 상호연결부들(311, 312, 331, 332 및 333)은 복수의 상호연결부들(322)로부터의 상호연결부들에 커플링된다. 주변 유전체 층(403)은 솔더 레지스트 층(401) 및 주변 상호연결부들(예컨대, 311, 312, 331, 332, 333) 위에 위치된다. 복수의 상호연결부들(322)은 솔더 상호연결부들 및/또는 필라 상호연결부들을 통해 집적 디바이스(예컨대, 201)에 커플링되도록 구성될 수 있다. 적어도 하나의 유전체 층(402)은, 아래에서 추가로 설명되는 바와 같이, 적어도 하나의 유전체 층(620)을 포함할 수 있다.
[0038] 도 5는 도 3의 AA 단면에 걸친 기판(502)의 프로파일도를 예시한다. 도 5의 기판(502)은 기판(202)과 유사할 수 있다. 따라서, 기판(502)은 기판(202)과 동일하거나 유사한 컴포넌트들을 포함할 수 있다. 기판(502)은 적어도 하나의 유전체 층(402), 복수의 상호연결부들(522), 솔더 레지스트 층(401), 제1 복수의 주변 상호연결부들(213), 제2 복수의 주변 상호연결부들(215), 및 주변 유전체 층(403)을 포함한다. 복수의 상호연결부들(522)로부터의 상호연결부들(예컨대, 패드들)의 일부는 적어도 하나의 유전체 층(402) 내에 위치(예컨대, 임베딩)된다. 솔더 레지스트 층(401)은 적어도 하나의 유전체 층(402) 및 복수의 상호연결부들(522) 위에 위치된다. 주변 상호연결부들(311, 312, 331, 332 및 333)은 복수의 상호연결부들(522)로부터의 상호연결부들에 커플링된다. 주변 유전체 층(403)은 솔더 레지스트 층(401) 및 주변 상호연결부들(예컨대, 311, 312, 331, 332, 333) 위에 위치된다. 복수의 상호연결부들(522)은 솔더 상호연결부들 및/또는 필라 상호연결부들을 통해 집적 디바이스(예컨대, 201)에 커플링되도록 구성될 수 있다. 도 4 및 도 5에 도시된 구성은 본 개시내용에서 설명된 다른 집적 디바이스들(예컨대, 203, 205)에 적용가능할 수 있다는 것이 주목된다.
[0039] 도 6은 주변 상호연결부들을 포함하는 기판(202)을 포함하는 패키지(200)의 프로파일도를 예시한다. 패키지(200)는 복수의 솔더 상호연결부들(680)을 통해 보드(690)(예컨대, PCB(printed circuit board))에 커플링된다. 패키지(200)는 콤팩트한 소형 팩터를 갖는 패키지를 제공하면서, 최적화되고 개선된 PDN 성능을 또한 가진다.
[0040] 패키지(200)는 기판(202), 집적 디바이스(203), 집적 디바이스(205), 및 컴포넌트(607)(예컨대, 커패시터)를 포함한다. 기판(202)은 적어도 하나의 유전체 층(620), 복수의 상호연결부들(622), 솔더 레지스트 층(401), 솔더 레지스트 층(601), 복수의 주변 상호연결부들(625) 및 주변 유전체 층(403)을 포함한다. 복수의 상호연결부들(622)은 복수의 상호연결부들(322) 및/또는 복수의 상호연결부들(522)을 나타낼 수 있다. 도시되지는 않았지만, 패키지(200)는 다른 통합 디바이스들(예컨대, 201) 및 다른 주변 상호연결부들(예컨대, 213, 215)을 포함할 수 있다. 복수의 상호연결부들(622)은 복수의 상호연결부들(322)을 포함할 수 있다.
[0041] 복수의 상호연결부들(622)은 제1 최소 피치 및 제1 최소 라인 폭(L) 및 간격(S)(예컨대, L/S)을 가질 수 있다. 일부 구현들에서, 복수의 상호연결부들(622)에 대한 제1 최소 라인 및 간격(L/S)은 대략 9/9-12/12 마이크로미터(μm)(예컨대, 대략 9-12 마이크로미터(μm)의 최소 라인 폭 (μm), 대략 약 9-12 마이크로미터(μm)의 최소 간격)의 범위에 있다.
[0042] 복수의 주변 상호연결부들(635)은 25 마이크로미터의 최소 라인 폭(L), 및 주변 상호연결부들 사이의 25 마이크로미터의 최소 간격(S)을 가질 수 있다. 복수의 주변 상호연결부들(635)은 18 마이크로미터의 최소 두께를 가질 수 있다.
[0043] 상이한 구현들은 상이한 기판들을 사용할 수 있다. 기판(202)은 라미네이트 기판, 코어리스 기판, 유기 기판, 코어층을 포함하는 기판(예컨대, 코어드 기판)일 수 있다. 일부 구현들에서, 적어도 하나의 유전체 층(620)은 코어 층 및/또는 프리프레그 층들을 포함할 수 있다. 적어도 하나의 유전체 층(620)은 대략 3.5-3.7 범위의 유전 상수를 가질 수 있다. 적어도 하나의 유전체 층(620)은 기판(202)을 보강하기 위한 유리 직물들을 포함할 수 있다. 기판을 제조하는 예는 아래의 도 10a-10c에서 추가로 설명된다. 아래에서 추가로 설명될 바와 같이, 일부 구현들에서, 기판(202)은 mSAP(modified semi-additive process) 또는 SAP(semi-additive process)를 사용하여 제조될 수 있다. 도 8은 주변 상호연결부들을 포함하는 기판을 제조하기 위한 시퀀스를 예시하고 설명한다.
[0044] 집적 디바이스(203)는 기판(202)의 제1 표면(예컨대, 상부 표면)에 커플링된다. 집적 디바이스(203)는 복수의 솔더 상호연결부들(630)을 통해 기판에 커플링된다. 복수의 솔더 상호연결부들(630)은 필라 상호연결부들(예컨대, 구리 필라들) 및/또는 솔더 상호연결부들을 포함할 수 있다. 언더필(633)은 기판(202)과 집적 디바이스(203)(예컨대, 제1 집적 디바이스) 사이에 위치된다. 언더필(633)은 복수의 솔더 상호연결부들(630)을 둘러쌀 수 있다. 집적 디바이스(205)는 기판(202)의 제1 표면(예컨대, 상부 표면)에 커플링된다. 집적 디바이스(205)(예컨대, 제2 집적 디바이스)는 복수의 솔더 상호연결부들(650)을 통해 기판에 커플링된다. 복수의 솔더 상호연결부들(650)은 필라 상호연결부들(예컨대, 구리 필라들) 및/또는 솔더 상호연결부들을 포함할 수 있다. 언더필(653)은 기판(202)과 집적 디바이스(205) 사이에 위치된다. 언더필(653)은 복수의 솔더 상호연결부들(350)을 둘러쌀 수 있다. 집적 디바이스(203) 및 집적 디바이스(205)는 기판(202)의 라우팅 영역(204) 위에 위치될 수 있다.
[0045] 캡슐화 층(610)은 기판(202) 및 집적 디바이스(들)(예컨대, 203, 205) 및 컴포넌트(607) 위에 형성될 수 있다. 캡슐화 층(610)은 몰드, 수지 및/또는 에폭시를 포함할 수 있다. 압축 몰딩 프로세스, 이송 몰딩 프로세스, 또는 액체 몰딩 프로세스는 캡슐화 층(610)을 형성하기 위해 사용될 수 있다. 캡슐화 층(610)은 포토 에칭가능할 수 있다. 캡슐화 층(610)은 캡슐화를 위한 수단일 수 있다.
[0046] 복수의 주변 상호연결부들(635)은 솔더 레지스트 층(401) 위에 위치된다. 복수의 주변 상호연결부들(635)은 본 개시내용에 설명된 주변 상호연결부(예컨대, 213, 215, 235, 311, 312, 331, 332, 333) 중 임의의 것을 나타낼 수 있다. 복수의 주변 상호연결부들(635)은 킵 아웃 영역(206)의 내측 주변부, 라우팅 영역(204)의 주변부, 및/또는 라우팅 영역(204)과 킵 아웃 영역(206)의 경계를 따라 위치될 수 있다. 킵 아웃 영역(206)은 기판(202) 내에 상호연결부들이 없을 수 있다. 예컨대, 기판(202)의 킵 아웃 영역(206)에서, 적어도 하나의 유전체 층(620) 내에 위치된 상호연결부들이 없을 수 있다. 다른 예에서, 기판(202)의 킵 아웃 영역(206)에서, 솔더 레지스트 층(401)(예컨대, 적어도 하나의 유전체 층(620)에 커플링된 솔더 레지스트 층(401)의 하부 표면)과 솔더 레지스트 층(601)(예컨대, 적어도 하나의 유전체 층(620)에 커플링된 솔더 레지스트 층(601)의 상부 표면) 사이에 수직으로 위치된 상호연결부가 없을 수 있다. 주변 유전체 층(403)은 솔더 레지스트 층(401) 및 복수의 주변 상호연결부들(635) 위에 위치된다. 복수의 주변 상호연결부들(625)은 2개 이상의 집적 디바이스들을 전기적으로 커플링하도록 구성될 수 있다. 복수의 주변 상호연결부들(625)은 2개 이상의 집적 디바이스들 사이의 신호들에 대한 전기적 경로(들)로서 구성될 수 있다.
[0047] 집적 디바이스(203)는 복수의 상호연결부들(622)로부터의 상호연결부들(예컨대, 표면 상호연결부들) 및 복수의 솔더 상호연결부들(630)을 통해 복수의 주변 상호연결부들(635)에 커플링된다. 집적 디바이스(205)는 복수의 상호연결부들(622)로부터의 상호연결부들(예컨대, 표면 상호연결부들) 및 복수의 솔더 상호연결부들(650)을 통해 복수의 주변 상호연결부들(635)에 커플링된다.
[0048] 도 7은 주변 상호연결부들을 포함하는 기판(702)을 포함하는 패키지(700)의 프로파일도를 예시한다. 패키지(700)는 패키지(200)와 유사하다. 따라서, 패키지(700)는 패키지(200)와 동일하거나 유사한 컴포넌트들을 포함한다. 기판(702)은 기판(202)과 유사하다. 따라서, 기판(702)은 기판(202)과 동일하거나 유사한 컴포넌트들을 포함한다. 패키지(700)는 도 1 내지 도 5의 패키지(200)를 나타낼 수 있다.
[0049] 기판(702)은 적어도 하나의 유전체 층, 복수의 상호연결부들(722), 솔더 레지스트 층(401), 솔더 레지스트 층(601), 복수의 주변 상호연결부들(635) 및 주변 유전체 층(403)을 포함한다. 도 7에 도시된 바와 같이, 집적 디바이스(203) 및 집적 디바이스(205)는 기판(702)의 임베딩된 상호연결부들에 커플링된다.
[0050] 집적 디바이스(203)는 복수의 상호연결부들(622)로부터의 상호연결부들(예컨대, 임베딩된 상호연결부들) 및 복수의 솔더 상호연결부들(630)을 통해 복수의 주변 상호연결부들(635)에 커플링된다. 집적 디바이스(205)는 복수의 상호연결부들(622)로부터의 상호연결부들(예컨대, 임베딩된 상호연결부들) 및 복수의 솔더 상호연결부들(650)을 통해 복수의 주변 상호연결부들(635)에 커플링된다. 집적 디바이스(203) 및 집적 디바이스(205)는 기판(702)의 라우팅 영역(204) 위에 위치될 수 있다. 도 6 및 도 7에 도시된 바와 같이, 복수의 주변 상호연결부들(635)은 기판(예컨대, 202, 702)의 다른 상호연결부들과는 상이한 금속 층들 상에 위치된다. 예컨대, 복수의 주변 상호연결부들(635)은 솔더 레지스트 층(401)과 솔더 레지스트 층(601) 사이에 위치되는 상호연결부들과는 상이한 금속 층 상에 위치된다.
주변 상호연결부들을 포함하는 기판을 제조하기 위한 예시적인 시퀀스
[0051] 도 8은 주변 상호연결부들을 포함하는 기판을 제공하거나 제조하기 위한 예시적인 시퀀스를 예시한다. 일부 구현들에서, 도 8의 시퀀스는 도 6의 주변 상호연결부들을 포함하는 기판(202), 또는 본 개시내용에 설명된 임의의 기판들을 제공하거나 제조하는 데 사용될 수 있다.
[0052] 도 8의 시퀀스는 기판을 제공하거나 제조하기 위한 시퀀스를 단순화 및/또는 명확화하기 위해 하나 이상의 스테이지들을 결합할 수 있다는 것이 주목되어야 한다. 일부 구현들에서, 프로세스들의 순서는 변경 또는 수정될 수 있다. 일부 구현들에서, 본 개시내용의 범위를 벗어나지 않으면서 프로세스들 중 하나 이상이 교체 또는 대체될 수 있다. 도 8의 시퀀스는 (웨이퍼의 일부로서) 한 번에 하나의 기판 또는 여러 기판들을 제조하는 데 사용될 수 있다.
[0053] 도 8에 도시된 바와 같이, 스테이지 1은 기판(202)이 제공된 후의 상태를 예시한다. 기판(202)은 공급자에 의해 제공되거나 제조될 수 있다. 도 10a 내지 도 10c에 도시된 프로세스와 유사한 프로세스가 기판(202)을 제조하는 데 사용될 수 있다. 그러나, 상이한 구현들은 기판(202)을 제조하기 위해 상이한 프로세스들을 사용할 수 있다. 기판(202)을 제조하는데 사용될 수 있는 프로세스들의 예들은 SAP(semi-additive process) 및 mSAP(modified semi-additive process)를 포함한다. 기판(202)은 적어도 하나의 유전체 층(620), 및 복수의 상호연결부들(622)을 포함한다. 기판(202)은 라미네이트 기판, 코어리스 기판, 유기 기판, 코어층을 포함하는 기판(예컨대, 코어드 기판)일 수 있다. 일부 구현들에서, 적어도 하나의 유전체 층(620)은 코어 층 및/또는 프리프레그 층들을 포함할 수 있다. 기판(202)은 적어도 하나의 유전체 층(620), 복수의 상호연결부들(622), 솔더 레지스트 층(401), 및 솔더 레지스트 층(601)을 포함한다.
[0054] 스테이지 2는, 복수의 주변 상호연결부들(635)이 솔더 레지스트 층(401) 위에 형성된 후의 상태를 예시한다. 복수의 주변 상호연결부들(635)은 복수의 상호연결부들(622)에 커플링된다. 복수의 주변 상호연결부들(635)은 솔더 레지스트 층(401)의 캐비티들 내에 형성될 수 있다. 복수의 주변 상호연결부들(635)은 복수의 주변 상호연결부들(예컨대, 213, 215, 235, 311, 312, 331, 332, 333)로부터의 하나 이상의 주변 상호연결부들을 나타낼 수 있다. 상이한 구현들은 복수의 주변 상호연결부들(635)을 상이하게 형성할 수 있다. 복수의 상호연결부들(622)로부터의 상호연결부들의 일부 부분들 및 솔더 레지스트 층(401) 위에 전도성 페이스트를 형성하기 위해 잉크젯 및/또는 에어로졸 제트 프로세스가 사용될 수 있다. 잉크젯 및/또는 에어로졸 제트 프로세스는 2개의 패드들(예컨대, 표면 패드들, 임베딩된 패드들) 사이에 전도성 페이스트를 형성할 수 있다.
[0055] 스테이지 3은, 솔더 레지스트 층(401) 및 복수의 주변 상호연결부들(635) 위에 주변 유전체 층(403)이 형성된 후의 상태를 예시한다. 주변 유전체 층(403)은 또한, 솔더 레지스트 층(401)의 캐비티들 중 적어도 일부에 형성될 수 있다. 주변 유전체 층(403)의 일부는 솔더 레지스트 층(401)과 복수의 주변 상호연결부들(635) 사이에 측방향으로 위치될 수 있다. 상이한 구현들은 주변 유전체 층(403)을 상이하게 형성할 수 있다. 솔더 레지스트 층(401) 및 복수의 주변 상호연결부들(635) 위에 유전체 페이스트를 형성하기 위해 잉크젯 및/또는 에어로졸 제트 프로세스가 사용될 수 있다. 일단 전도성 페이스트 및 유전체 페이스트가 제공 및/또는 형성되면, 전도성 페이스트를 복수의 주변 상호연결부들(635)로 그리고 유전체 페이스트를 주변 유전체 층(403)으로 바꾸는 경화 프로세스가 수행될 수 있다. 경화 프로세스는 오븐 베이크 및/또는 자외선(UV) 경화를 포함할 수 있다.
주변 상호연결부들을 포함하는 기판을 제조하기 위한 방법의 예시적인 흐름도
[0056] 일부 구현들에서, 주변 상호연결부들을 포함하는 기판을 제조하는 것은 몇몇 프로세스들을 포함한다. 도 9는 주변 상호연결부들을 포함하는 기판을 제공하거나 제조하기 위한 방법(900)의 예시적인 흐름도를 예시한다. 일부 구현들에서, 도 9의 방법(900)은 본 개시내용에 설명된 도 6의 기판(예컨대, 202)을 제공하거나 제조하는 데 사용될 수 있다. 그러나, 방법(900)은 본 개시내용에서 설명된 기판들 중 임의의 기판을 제공하거나 제조하는 데 사용될 수 있다.
[0057] 도 9의 방법은, 상호연결 디바이스를 제공하거나 제조하기 위한 방법을 단순화 및/또는 명확화하기 위해 하나 이상의 프로세스들을 결합할 수 있음에 주목해야 한다. 일부 구현들에서, 프로세스들의 순서는 변경 또는 수정될 수 있다.
[0058] 방법은 (905에서) 기판(예컨대, 202)을 제공한다. 기판(202)은 공급자에 의해 제공되거나 제조될 수 있다. 도 10a 내지 도 10c에 도시된 프로세스와 유사한 프로세스가 기판(202)을 제조하는 데 사용될 수 있다. 그러나, 상이한 구현들은 기판(202)을 제조하기 위해 상이한 프로세스들을 사용할 수 있다. 기판(202)을 제조하는데 사용될 수 있는 프로세스들의 예들은 SAP(semi-additive process) 및 mSAP(modified semi-additive process)를 포함한다. 기판(202)은 적어도 하나의 유전체 층(620), 및 복수의 상호연결부들(622)을 포함한다. 기판(202)은 라미네이트 기판, 코어리스 기판, 유기 기판, 코어층을 포함하는 기판(예컨대, 코어드 기판)일 수 있다. 일부 구현들에서, 적어도 하나의 유전체 층(620)은 코어 층 및/또는 프리프레그 층들을 포함할 수 있다. 기판(202)은 적어도 하나의 유전체 층(620), 복수의 상호연결부들(622), 솔더 레지스트 층(401), 및 솔더 레지스트 층(601)을 포함한다.
[0059] 방법은 ((910)에서) 솔더 레지스트 층(401) 위에 전도성 페이스트를 제공한다. 전도성 페이스트는 복수의 상호연결부들(622)에 커플링될 수 있다. 전도성 페이스트는 솔더 레지스트 층(401)의 캐비티들 내에 형성될 수 있다. 일단 경화되면, 전도성 페이스트는 복수의 주변 상호연결부들(635)을 형성할 수 있다. 복수의 주변 상호연결부들(635)은 복수의 주변 상호연결부들(예컨대, 213, 215, 235, 311, 312, 331, 332, 333)로부터의 하나 이상의 주변 상호연결부들을 나타낼 수 있다. 다른 구현들은 전도성 페이스트를 상이하게 형성할 수 있다. 복수의 상호연결부들(622)로부터의 상호연결부들의 일부 부분들 및 솔더 레지스트 층(401) 위에 전도성 페이스트를 형성하기 위해 잉크젯 및/또는 에어로졸 제트 프로세스가 사용될 수 있다. 잉크젯 및/또는 에어로졸 제트 프로세스는 2개의 패드들(예컨대, 표면 패드들, 임베딩된 패드들) 사이에 전도성 페이스트를 형성할 수 있다. 도 8의 스테이지 2는 솔더 레지스트 층 위에 형성되는 전도성 페이스트(주변 상호연결부가 될 것임)의 예를 예시하고 설명한다.
[0060] 방법은 ((915)에서) 솔더 레지스트 층(401) 및 전도성 페이스트 위에 유전체 페이스트를 제공한다. 유전체 페이스트는 솔더 레지스트 층(401)의 캐비티들 중 적어도 일부에 형성될 수 있다. 유전체 페이스트의 일부는 솔더 레지스트 층(401)과 전도성 페이스트 사이에 측방향으로 위치될 수 있다. 일단 경화되면, 유전체 페이스트는 주변 유전체 층(403)을 형성할 수 있다. 상이한 구현들은 유전체 페이스트를 상이하게 형성할 수 있다. 솔더 레지스트 층(401) 및 전도성 페이스트 위에 유전체 페이스트를 형성하기 위해 잉크젯 및/또는 에어로졸 제트 프로세스가 사용될 수 있다. 도 8의 스테이지 3은 솔더 레지스트 층 위에 형성되는 유전체 페이스트(주변 유전체 층이 될 것임)의 예를 예시하고 설명한다.
[0061] 방법은 (920에서) 전도성 페이스트 및/또는 유전체 페이스트를 경화시킨다. 경화 프로세스는 오븐 베이크 및/또는 UV(ultraviolet) 경화를 포함할 수 있다. 전도성 페이스트를 경화시키는 것은 복수의 주변 상호연결부들(635)을 형성할 수 있다. 유전체 페이스트를 경화시키는 것은 주변 유전체 층(403)을 형성할 수 있다. 전도성 페이스트와 유전체 페이스트의 경화는 동시에 또는 순차적으로 수행될 수 있다.
기판을 제조하기 위한 예시적인 시퀀스
[0062] 일부 구현예들에서, 기판을 제조하는 것은 몇몇 프로세스들을 포함한다. 도 10a 내지 도 10c는 기판을 제공하거나 제조하기 위한 예시적인 시퀀스를 예시한다. 일부 구현들에서, 도 10a 내지 도 10c의 시퀀스는 도 6의 기판(202)을 제공하거나 제조하는 데 사용될 수 있다. 그러나, 도 10a 내지 도 10c의 프로세스는 본 개시내용에 설명된 기판들 중 임의의 기판을 제조하는 데 사용될 수 있다.
[0063] 도 10a 내지 도 10c의 시퀀스는 기판을 제공하거나 제조하기 위한 시퀀스를 단순화 및/또는 명확화하기 위해 하나 이상의 스테이지들을 결합할 수 있다는 것이 주목되어야 한다. 일부 구현들에서, 프로세스들의 순서는 변경 또는 수정될 수 있다. 일부 구현들에서, 본 개시내용의 범위를 벗어나지 않으면서 프로세스들 중 하나 이상이 교체 또는 대체될 수 있다.
[0064] 스테이지 1은, 도 10a에 도시된 바와 같이, 캐리어(1000)가 제공되고 금속 층이 캐리어(1000) 위에 형성된 후의 상태를 예시한다. 금속 층은 상호연결부들(1002)을 형성하기 위해 패터닝될 수 있다. 금속 층 및 상호연결부들을 형성하기 위해 도금 프로세스 및 에칭 프로세스가 사용될 수 있다.
[0065] 스테이지 2는, 유전체 층(1020)이 캐리어(1000) 및 상호연결부들(1002) 위에 형성된 후의 상태를 예시한다. 유전체 층(1020)은 폴리이미드를 포함할 수 있다. 그러나, 상이한 구현들은 유전체 층에 대해 상이한 재료들을 사용할 수 있다.
[0066] 스테이지 3은, 복수의 캐비티들(1010)이 유전체 층(1020) 내에 형성된 후의 상태를 예시한다. 복수의 캐비티들(1010)은 에칭 프로세스(예컨대, 포토 에칭 프로세스) 또는 레이저 프로세스를 이용하여 형성될 수 있다.
[0067] 스테이지 4는, 상호연결부들(1012)이 유전체 층(1020)의 내에 그리고 위에 형성된 후의 상태를 예시한다. 예컨대, 비아, 패드 및/또는 트레이스들이 형성될 수 있다. 상호연결부들을 형성하기 위해 도금 프로세스가 사용될 수 있다.
[0068] 스테이지 5는, 유전체 층(1020) 위에 다른 유전체 층(1022)이 형성된 후의 상태를 예시한다. 유전체 층(1022)은 유전체 층(1020)과 동일한 재료일 수 있다. 그러나, 상이한 구현들은 유전체 층에 대해 상이한 재료들을 사용할 수 있다.
[0069] 스테이지 6은, 도 10b에 도시된 바와 같이, 복수의 캐비티들(1030)이 유전체 층(1022) 내에 형성된 후의 상태를 예시한다. 캐비티들(1030)을 형성하기 위해 에칭 프로세스 또는 레이저 프로세스가 사용될 수 있다.
[0070] 스테이지 7은, 상호연결부들(1014)이 유전체 층(1022) 내에 그리고 위에 형성된 후의 상태를 예시한다. 예컨대, 비아, 패드 및/또는 트레이스가 형성될 수 있다. 상호연결부들을 형성하기 위해 도금 프로세스가 사용될 수 있다.
[0071] 스테이지 8은, 유전체 층(1022) 위에 다른 유전체 층(1024)이 형성된 후의 상태를 예시한다. 유전체 층(1024)은 유전체 층(1020)과 동일한 재료일 수 있다. 그러나, 상이한 구현들은 유전체 층에 대해 상이한 재료들을 사용할 수 있다.
[0072] 스테이지 9는, 복수의 캐비티들(1040)이 유전체 층(1024)에 형성된 후의 상태를 예시한다. 캐비티들(1040)을 형성하기 위해 에칭 프로세스 또는 레이저 프로세스가 사용될 수 있다.
[0073] 도 10c에 도시된 바와 같이, 스테이지 10은 상호연결부들(1016)이 유전체 층(1024) 내에 그리고 위에 형성된 후의 상태를 예시한다. 예컨대, 비아, 패드 및/또는 트레이스가 형성될 수 있다. 상호연결부들을 형성하기 위해 도금 프로세스가 사용될 수 있다.
[0074] 상호연결부(1002, 1012, 1014 및/또는 1016)의 일부 또는 전부는 기판(202)의 복수의 상호연결부들(622)을 정의할 수 있다. 유전체 층들(1020, 1022, 1024)은 적어도 하나의 유전체 층(620)으로 나타낼 수 있다.
[0075] 스테이지 11은, 캐리어(1000)가 유전체 층(620)으로부터 디커플링(예컨대, 제거, 연마(grined out))되어, 기판(202)을 남긴 후의 상태를 예시한다.
[0076] 스테이지 12는 솔더 레지스트 층(401) 및 솔더 레지스트 층(601)이 기판(202) 위에 형성된 후의 상태를 예시한다. 솔더 레지스트 층(401) 및 솔더 레지스트 층(601)은 기판(202)의 일부일 수 있다.
[0077] 상이한 구현들은 금속 층(들)을 형성하기 위해 상이한 프로세스들을 사용할 수 있다. 일부 구현들에서, 금속 층(들)을 형성하기 위한 화학 기상 증착(CVD) 프로세스 및/또는 물리 기상 증착(PVD) 프로세스가 사용될 수 있다. 예컨대, 스퍼터링 프로세스, 스프레이 코팅 프로세스, 및/또는 도금 프로세스가 금속 층(들)을 형성하기 위해 사용될 수 있다.
기판를 제조하기 위한 방법의 예시적인 흐름도
[0078] 일부 구현예들에서, 기판을 제조하는 것은 몇몇 프로세스들을 포함한다. 도 11은 기판을 제공하거나 제조하기 위한 방법(1100)의 예시적인 흐름도를 예시한다. 일부 구현들에서, 도 11의 방법(1100)은 도 6의 기판을 제공하거나 제조하는 데 사용될 수 있다. 예컨대, 도 11의 방법은 기판(202)을 제조하는 데 사용될 수 있다. 도 11의 방법은 상호연결 디바이스가 기판 및/또는 인터포저로서 구현될 때 상호연결 디바이스를 제조하기 위해 사용될 수 있다.
[0079] 기판을 제공하거나 제조하기 위한 방법을 단순화하고 그리고/또는 명확하게 하기 위해 도 11의 방법은 하나 이상의 프로세스들을 결합할 수 있다는 것이 주목되어야 한다. 일부 구현들에서, 프로세스들의 순서는 변경 또는 수정될 수 있다.
[0080] 방법은 (1105에서) 캐리어(1000)를 제공한다. 상이한 구현들은 캐리어에 대해 상이한 재료들을 사용할 수 있다. 캐리어는 기판, 유리, 석영, 및/또는 캐리어 테이프를 포함할 수 있다. 도 10a의 스테이지 1은 캐리어가 제공된 후의 상태의 예를 예시하고 설명한다.
[0081] 방법은 (1110에서) 캐리어(1000) 위에 금속 층을 형성한다. 금속 층은 상호연결부들을 형성하기 위해 패터닝될 수 있다. 금속 층 및 상호연결부들을 형성하기 위해 도금 프로세스가 사용될 수 있다. 도 10a의 스테이지 1은 금속 층 및 상호연결부들(1002)이 형성된 후의 상태의 예를 예시하고 설명한다.
[0082] 방법은 (1115에서) 캐리어(1000) 및 상호연결부들(1002) 위에 유전체 층(1020)을 형성한다. 유전체 층(1020)은 폴리이미드를 포함할 수 있다. 유전체 층을 형성하는 것은 또한 유전체 층(1020) 내에 복수의 캐비티들(예컨대, (1010))을 형성하는 것을 포함할 수 있다. 복수의 캐비티들은 에칭 프로세스(예컨대, 포토 에칭) 또는 레이저 프로세스를 이용하여 형성될 수 있다. 도 10a의 스테이지들(2-3)은 유전체 층 및 유전체 층 내의 캐비티들을 형성하는 예를 예시하고 설명한다.
[0083] 방법은 (1120에서) 유전체 층 내에 그리고 유전체 층 위에 상호연결부들을 형성한다. 예컨대, 상호연결부들(1012)은 유전체 층(1020) 내에 그리고 위에 형성될 수 있다. 상호연결부들을 형성하기 위해 도금 프로세스가 사용될 수 있다. 상호연결부들을 형성하는 것은 유전체 층 위에 그리고/또는 유전체 층 내에 패터닝된 금속 층을 제공하는 것을 포함할 수 있다. 도 10a의 스테이지 4는 유전체 층 내에 그리고 유전체 층 위에 상호연결부들을 형성하는 예를 예시하고 설명한다.
[0084] 방법은 (1125에서) 유전체 층(1020) 및 상호연결부들 위에 유전체 층(1022)을 형성한다. 유전체 층(1022)은 폴리이미드를 포함할 수 있다. 유전체 층을 형성하는 것은 또한 유전체 층(1022) 내에 복수의 캐비티들(예컨대, (1030))을 형성하는 것을 포함할 수 있다. 복수의 캐비티들은 에칭 프로세스 또는 레이저 프로세스를 이용하여 형성될 수 있다. 도 10a 및 도 10b의 스테이지들(5-6)은 유전체 층 및 유전체 층 내의 캐비티들을 형성하는 단계를 예시한다.
[0085] 방법은 (1130에서) 유전체 층 내에 그리고/또는 유전체 층 위에 상호연결부들을 형성한다. 예컨대, 상호연결부들(1014)이 형성될 수 있다. 상호연결부들을 형성하기 위해 도금 프로세스가 사용될 수 있다. 상호연결부들을 형성하는 것은 유전체 층 위에 그리고/또는 유전체 층 내에 패터닝된 금속 층을 제공하는 것을 포함할 수 있다. 도 10b의 스테이지 7은 유전체 층 내에 그리고 유전체 층 위에 상호연결부들을 형성하는 예를 예시하고 설명한다.
[0086] 방법은 1125 및 1130에 설명된 바와 같이 추가적인 유전체 층(들) 및 추가적인 상호연결부들을 형성할 수 있다. 도 10b 및 도 10c의 스테이지 8 내지 스테이지 10은 유전체 층 내에 그리고 유전체 층 위에 추가적인 상호연결부들을 형성하는 예를 예시하고 설명한다.
[0087] 일단 모든 유전체 층(들) 및 추가적인 상호연결부들이 형성되면, 방법은 유전체 층(1020)으로부터 캐리어(예컨대, 1000)를 디커플링(예컨대, 제거, 연마)하여, 기판을 남길 수 있다. 일부 구현들에서, 방법은 기판 위에 솔더 레지스트 층들(예컨대, 401, 601)을 형성할 수 있다.
[0088] 상이한 구현들은 금속 층(들)을 형성하기 위해 상이한 프로세스들을 사용할 수 있다. 일부 구현들에서, 금속 층(들)을 형성하기 위한 화학 기상 증착(CVD) 프로세스 및/또는 물리 기상 증착(PVD) 프로세스가 사용될 수 있다. 예컨대, 스퍼터링 프로세스, 스프레이 코팅 프로세스, 및/또는 도금 프로세스가 금속 층(들)을 형성하기 위해 사용될 수 있다.
주변 상호연결부들을 포함하는 기판을 포함하는 패키지를 제조하기 위한 예시적인 시퀀스
[0089] 도 12a 및 12b는 주변 상호연결부들을 포함하는 기판을 포함하는 패키지를 제공하거나 제조하기 위한 예시적인 시퀀스를 예시한다. 일부 구현들에서, 도 12a 및 도 12b의 시퀀스는 도 6의 주변 상호연결부들을 포함하는 기판을 포함하는 패키지(200), 또는 본 개시내용에 설명된 패키지들 중 임의의 패키지을 제공하거나 제조하는 데 사용될 수 있다.
[0090] 도 12a 및 도 12b의 시퀀스는 패키지를 제공하거나 제조하기 위한 시퀀스를 단순화 및/또는 명확화하기 위해 하나 이상의 스테이지들을 결합할 수 있다는 것이 주목되어야 한다. 일부 구현들에서, 프로세스들의 순서는 변경 또는 수정될 수 있다. 일부 구현들에서, 본 개시내용의 범위를 벗어나지 않으면서 프로세스들 중 하나 이상이 교체 또는 대체될 수 있다. 도 12a 및 도 12b의 시퀀스는 (웨이퍼의 일부로서) 한 번에 하나의 패키지 또는 여러 패키지들을 제조하는 데 사용될 수 있다.
[0091] 도 12a에 도시된 바와 같이, 스테이지 1은 기판(202)이 제공된 후의 상태를 예시한다. 기판(202)은 공급자에 의해 제공되거나 제조될 수 있다. 도 8 및 도 10a 내지 도 10c에 도시된 프로세스와 유사한 프로세스가 기판(202)을 제조하는 데 사용될 수 있다. 그러나, 상이한 구현들은 기판(202)을 제조하기 위해 상이한 프로세스들을 사용할 수 있다. 기판(202)을 제조하는데 사용될 수 있는 프로세스들의 예들은 SAP(semi-additive process) 및 mSAP(modified semi-additive process)를 포함한다. 기판(202)은 적어도 하나의 유전체 층(620), 복수의 상호연결부들(622)을 포함한다. 기판(202)은 라미네이트 기판, 코어리스 기판, 유기 기판, 코어층을 포함하는 기판(예컨대, 코어드 기판)일 수 있다. 일부 구현들에서, 적어도 하나의 유전체 층(620)은 코어 층 및/또는 프리프레그 층들을 포함할 수 있다. 기판(202)은 적어도 하나의 유전체 층(620), 복수의 상호연결부들(622), 솔더 레지스트 층(401), 솔더 레지스트 층(601), 복수의 주변 상호연결부들(635), 및 주변 유전체 층(403)을 포함한다.
[0092] 스테이지 2는 집적 디바이스(203), 집적 디바이스(205) 및 컴포넌트(607)가 기판(202)의 제1 표면(예컨대, 상부 표면)에 커플링된 후의 상태를 예시한다. 집적 디바이스(203)는 복수의 솔더 상호연결부들(630)을 통해 기판(202)에 커플링될 수 있다. 집적 디바이스(205)는 복수의 솔더 상호연결부들(650)을 통해 기판(202)에 커플링될 수 있다. 컴포넌트(607)는 복수의 솔더 상호연결부들(670)을 통해 기판(202)에 커플링될 수 있다. 다른 집적 디바이스들(예컨대, 201)이 기판(202)에 커플링될 수 있다. 집적 디바이스(203) 및 집적 디바이스(205)가 기판(202)에 커플링되어 집적 디바이스(203) 및 집적 디바이스(205)가 복수의 주변 상호연결부들(635)을 통해 서로 전기적으로 커플링되도록 구성될 수 있다. 복수의 주변 상호연결부들(635)은 적어도 부분적으로, 기판(202)의 라우팅 영역(204) 및 킵 아웃 영역(206)의 경계를 따라 위치된다. 집적 디바이스(203), 집적 디바이스(205) 및 컴포넌트(607)가 기판(202)의 라우팅 영역(204) 위에 위치되도록, 집적 디바이스(203), 집적 디바이스(205) 및 컴포넌트(607)는 기판(202)에 커플링될 수 있다.
[0093] 스테이지 3은, 도 12b에 도시된 바와 같이, 캡슐화 층이 기판(202) 및 집적 디바이스들 위에 제공된 후의 상태를 예시한다. 캡슐화 층은 집적 디바이스(들) 및/또는 컴포넌트들을 캡슐화할 수 있다. 예컨대, 캡슐화 층(610)은 기판(202) 및 집적 디바이스(들)(예컨대, 203, 205) 위에 형성될 수 있다. 캡슐화 층(610)은 몰드, 수지 및/또는 에폭시를 포함할 수 있다. 압축 몰딩 프로세스, 이송 몰딩 프로세스, 또는 액체 몰딩 프로세스는 캡슐화 층(610)을 형성하기 위해 사용될 수 있다. 캡슐화 층(610)은 포토 에칭가능할 수 있다. 캡슐화 층(610)은 캡슐화를 위한 수단일 수 있다.
[0094] 스테이지 4는 복수의 솔더 상호연결부들(680)이 기판(202)의 제2 표면(예컨대, 하부 표면)에 커플링된 후의 상태를 예시한다. 복수의 솔더 상호연결부들(680)은 기판(202)의 복수의 상호연결부들(622)로부터의 상호연결부들에 커플링될 수 있다. 복수의 솔더 상호연결부들(680)을 기판(202)에 커플링하기 위해 솔더 리플로우(solder reflow) 프로세스가 사용될 수 있다. 스테이지 4는 패키지(600)를 예시할 수 있다. 본 개시내용에 설명된 패키지들(예컨대, 600)은 한 번에 하나씩 제조될 수 있거나 하나 이상의 웨이퍼들의 일부로서 함께 제조된 다음 개별 패키지들로 싱귤레이션(singulation)될 수 있다.
주변 상호연결부들을 포함하는 기판을 포함하는 패키지를 제조하기 위한 방법의 예시적인 흐름도
[0095] 일부 구현들에서, 주변 상호연결부들을 포함하는 기판을 포함하는 패키지를 제조하는 것은 몇몇 프로세스들을 포함한다. 도 13은 주변 상호연결부들을 포함하는 기판을 포함하는 패키지를 제공하거나 제조하기 위한 방법(1300)의 예시적인 흐름도를 예시한다. 일부 구현들에서, 도 13의 방법(1300)은 본 개시내용에 설명된 도 6의 패키지(600)를 제공하거나 제조하는 데 사용될 수 있다. 그러나, 방법(1300)은 본 개시내용에서 설명된 패키지들 중 임의의 패키지를 제공하거나 제조하는 데 사용될 수 있다.
[0096] 도 13의 방법은 주변 상호연결부들을 포함하는 기판을 포함하는 패키지를 제공하거나 제조하기 위한 방법을 단순화 및/또는 명확화하기 위해 하나 이상의 프로세스들을 결합할 수 있다는 것이 주목되어야 한다. 일부 구현들에서, 프로세스들의 순서는 변경 또는 수정될 수 있다.
[0097] 방법은 (1305에서) 주변 상호연결부들을 갖는 기판(예컨대, 202)을 제공한다. 기판(202)은 공급자에 의해 제공되거나 제조될 수 있다. 기판(202)은 제1 표면 및 제2 표면을 포함한다. 기판(202)은 적어도 하나의 유전체 층(620), 복수의 상호연결부들(622), 솔더 레지스트 층(401), 솔더 레지스트 층(601), 복수의 주변 상호연결부들(635), 및 주변 유전체 층(403)을 포함한다. 상이한 구현들은 상이한 기판들을 제공할 수 있다. 도 8 및 도 10a 내지 도 10c에 도시된 프로세스들과 유사한 프로세스가 기판(202)을 제조하는 데 사용될 수 있다. 그러나, 상이한 구현들은 기판(202)을 제조하기 위해 상이한 프로세스들을 사용할 수 있다. 도 12a의 스테이지 1은 주변 상호연결부들을 갖는 기판을 제공하는 예를 예시하고 설명한다.
[0098] 방법은 (1310에서) 복수의 집적 디바이스들(예컨대, 201, 203, 205) 및/또는 컴포넌트(들)(예컨대, 607)를 기판(예컨대, 202)의 제1 표면에 커플링한다. 예컨대, 집적 디바이스(203)는 복수의 솔더 상호연결부들(630)을 통해 기판(202)에 커플링될 수 있다. 복수의 솔더 상호연결부들(630)은 기판(202)의 복수의 상호연결부들(622)로부터의 상호연결부들에 커플링될 수 있다. 다른 예에서, 집적 디바이스(205)는 복수의 솔더 상호연결부들(650)을 통해 기판(202)에 커플링될 수 있다. 복수의 솔더 상호연결부들(650)은 기판(202)의 복수의 상호연결부들(622)로부터의 상호연결부들에 커플링될 수 있다. 집적 디바이스(203) 및 집적 디바이스(205)가 기판에 커플링되어 집적 디바이스(203) 및 집적 디바이스(205)가 복수의 주변 상호연결부들(635)을 통해 서로 전기적으로 커플링되도록 구성될 수 있다. 복수의 주변 상호연결부들(635)은 적어도 부분적으로, 기판(202)의 라우팅 영역(204) 및 킵 아웃 영역(206)의 경계를 따라 위치된다. 도 12a의 스테이지 2는 기판에 커플링된 집적 디바이스들 및 컴포넌트들의 예를 예시하고 설명한다. 집적 디바이스를 기판에 커플링하는 것은 또한 개개의 집적 디바이스(예컨대, 203, 205)와 기판(202) 사이에 언더필(예컨대, 613, 633, 653)을 제공하는 것을 포함할 수 있다. 도 12a의 스테이지 2는 언더필이 제공되는 예를 예시하고 설명한다.
[0099] 방법은 (1315에서) 기판(예컨대, 202) 위에 캡슐화 층(예컨대, 610)을 형성한다. 캡슐화 층(610)은 몰드, 수지 및/또는 에폭시를 포함할 수 있다. 압축 몰딩 프로세스, 이송 몰딩 프로세스, 또는 액체 몰딩 프로세스는 캡슐화 층(610)을 형성하기 위해 사용될 수 있다. 캡슐화 층(610)은 포토 에칭가능할 수 있다. 캡슐화 층(610)은 캡슐화를 위한 수단일 수 있다. 캡슐화 층은 집적 디바이스(들) 및/또는 컴포넌트들을 캡슐화할 수 있다. 도 12b의 스테이지 3은 기판 위에 캡슐화 층을 형성하는 것의 예를 예시하고 설명한다.
[00100] 방법은 (1320에서) 기판(예컨대, 202)의 제2 표면에 복수의 솔더 상호연결부들(예컨대, 380)을 커플링한다. 도 12b의 스테이지 4는 솔더 상호연결부들을 기판에 커플링하는 것의 예를 예시하고 설명한다.
예시적인 전자 디바이스들
[00101] 도 14는 전술된 디바이스, 집적 디바이스, IC(integrated circuit) 패키지, IC(integrated circuit) 디바이스, 반도체 디바이스, 집적 회로, 다이, 인터포저, 패키지, PoP(package-on-package), SiP(System in Package), 또는 SoC(System on Chip) 중 임의의 것과 통합될 수 있는 다양한 전자 디바이스들을 예시한다. 예컨대, 모바일 폰 디바이스(1402), 랩톱 컴퓨터 디바이스(1404), 고정 위치 단말 디바이스(1406), 웨어러블 디바이스(1408), 또는 자동차(automotive vehicle)(1410)는 본 명세서에 설명된 바와 같은 디바이스(1400)를 포함할 수 있다. 디바이스(1400)는, 예컨대, 본 명세서에 설명된 IC(integrated circuit) 패키지들 및/또는 디바이스들 중 임의의 것일 수 있다. 도 14에 예시된 디바이스들(1402, 1404, 1406 및 1408) 및 차량(1410)은 단지 예시적이다. 다른 전자 디바이스들은 또한, 모바일 디바이스들, 핸드-헬드 개인용 통신 시스템(PCS) 유닛들, 휴대용 데이터 유닛들, 이를테면 개인 휴대 정보 단말들, 글로벌 포지셔닝 시스템(GPS) 인에이블 디바이스들, 내비게이션 디바이스들, 셋톱 박스들, 뮤직 플레이어들, 비디오 플레이어들, 엔터테인먼트 유닛들, 고정된 위치 데이터 유닛들, 이를테면 미터 판독 장비, 통신 디바이스들, 스마트폰들, 태블릿 컴퓨터들, 컴퓨터들, 웨어러블 디바이스들(예컨대, 손목시계들, 안경), IoT(Internet of things) 디바이스들, 서버들, 라우터들, 자동차들(예컨대, 자율주행 차량들)에 구현된 전자 디바이스들, 또는 데이터 또는 컴퓨터 명령들을 저장 또는 리트리브하는 임의의 다른 디바이스, 또는 이들의 임의의 조합을 포함하는 디바이스들(예컨대, 전자 디바이스들)의 그룹을 포함하지만 이에 제한되지는 않는 디바이스(1400)를 특징으로 할 수 있다.
[00102] 도 2 내지 도 9, 도 10a 내지 도 10c, 도 11, 도 12a 및 도 12b, 및/또는 도 13 및 도 14에 예시된 컴포넌트들, 프로세스들, 피처들, 및/또는 기능들 중 하나 이상은 단일 컴포넌트, 프로세스, 특성 또는 기능으로 재배열 및/또는 결합되거나, 수 개의 컴포넌트들, 프로세스들, 또는 기능들에서 구현될 수 있다. 부가적인 엘리먼트들, 컴포넌트들, 프로세스들, 및/또는 기능들은 또한, 본 개시내용을 벗어나지 않으면서 부가될 수 있다. 도 2 내지 도 9, 도 10a 내지 도 10c, 도 11, 도 12a 및 도 12b, 및/또는 도 13 및 도 14 및 본 개시내용에서 이에 대응하는 설명은 다이들 및/또는 IC들로 제한되지 않는다는 것이 또한 주목되어야 한다. 일부 구현들에서, 도 2 내지 도 9, 도 10a 내지 도 10c, 도 11, 도 12a 및 12b, 및/또는 도 13 및 도 14 및 이에 대응하는 설명은 디바이스들 및/또는 집적 디바이스들을 제조, 생성, 제공 및/또는 생산하기 위해 사용될 수 있다. 몇몇 구현들에서, 디바이스는 다이, 집적 디바이스, IPD(integrated passive device), 다이 패키지, IC(integrated circuit) 디바이스, 디바이스 패키지, IC(integrated circuit) 패키지, 웨이퍼, 반도체 디바이스, PoP(package-on-package) 디바이스, 열 소산 디바이스 및/또는 개재기(interposer)를 포함할 수 있다.
[00103] 본 개시내용의 도면들이 다양한 부품들, 컴포넌트들, 오브젝트들, 디바이스들, 패키지들, 집적 디바이스들, 집적 회로들 및/또는 트랜지스터들의 실제 표현들 및/또는 개념적 표현들을 표현할 수 있다는 것이 주목된다. 일부 경우들에서, 도면들은 실척이 아닐 수 있다. 일부 경우들에서, 명확성을 위해, 모든 컴포넌트들 및/또는 부품들이 도시되지는 않을 수 있다. 일부 경우들에서, 도면들에서의 다양한 파트들 및/또는 컴포넌트들의 포지션, 위치, 사이즈들 및/또는 형상들은 예시적일 수 있다. 일부 구현들에서, 도면들의 다양한 컴포넌트들 및/또는 파트들은 선택적일 수 있다.
[00104] “예시적인”이라는 단어는, “예, 예증 또는 예시로서 기능하는” 것을 의미하도록 본원에서 사용된다. “예시적인” 것으로서 본원에서 설명된 임의의 구현 또는 양상은 본 개시내용의 다른 양상들에 비해 반드시 바람직하거나 유리한 것으로서 해석될 필요는 없다. 유사하게, “양상들”이라는 용어는, 본 개시내용의 모든 양상들이 논의된 특성, 이점 또는 동작 모드를 포함한다는 것을 요구하지는 않는다. “커플링된”이라는 용어는, 2개의 오브젝트들 사이에서의 직접적인 또는 간접적인 커플링(예컨대, 기계적 커플링)을 지칭하기 위해 본원에서 사용된다. 예컨대, 오브젝트 A가 오브젝트 B를 물리적으로 터치하고 오브젝트 B가 오브젝트 C를 터치하면, 오브젝트들 A 및 C는, 그들이 서로를 물리적으로 직접 터치하지 않더라도, 서로 커플링된 것으로 여전히 고려될 수 있다. "전기적으로 커플링된"이라는 용어는, 2개의 오브젝트들 사이에서 전류(예컨대, 신호, 전력, 접지)가 이동할 수 있도록 2개의 오브젝트들이 직접적으로 또는 간접적으로 함께 커플링된 것을 의미할 수 있다. 전기적으로 커플링된 2개의 오브젝트들은 2개의 오브젝트들 사이에서 이동하는 전류를 가질 수 있거나 또는 갖지 않을 수 있다. "제1", "제2", "제3" 및 "제4"(및/또는 제4 초과의 임의의 것)라는 용어들의 사용은 임의적이다. 설명된 컴포넌트들 중 임의의 컴포넌트는 제1 컴포넌트, 제2 컴포넌트, 제3 컴포넌트 또는 제4 컴포넌트일 수 있다. 예컨대, 제2 컴포넌트로 지칭되는 컴포넌트는 제1 컴포넌트, 제2 컴포넌트, 제3 컴포넌트 또는 제4 컴포넌트일 수 있다. "캡슐화하는"이라는 용어는 오브젝트가 다른 오브젝트를 부분적으로 캡슐화하거나 완전히 캡슐화할 수 있다는 것을 의미한다. "최상부" 및 "최하부"라는 용어들은 임의적이다. 최상부 상에 위치된 컴포넌트는 최하부 상에 위치된 컴포넌트 위에 위치될 수 있다. 최상부 컴포넌트는 최하부 컴포넌트로 간주될 수 있고, 그 반대도 마찬가지이다. 본 개시내용에서 설명된 바와 같이, 제2 컴포넌트의 "위에" 위치되는 제1 컴포넌트는, 최하부 또는 최상부가 어떻게 임의로 정의되는지에 따라, 제1 컴포넌트가 제2 컴포넌트 위에 또는 아래에 위치되는 것을 의미할 수 있다. 다른 예에서, 제1 컴포넌트는 제2 컴포넌트의 제1 표면 위에(예컨대, 상부에) 위치될 수 있고, 제3 컴포넌트는 제2 컴포넌트의 제2 표면 위에(예컨대, 아래에) 위치될 수 있으며, 여기서 제2 표면은 제1 표면에 대향한다. 다른 컴포넌트 위에 위치된 하나의 컴포넌트의 상황에서 본 출원에서 사용되는 “위에”라는 용어는 다른 컴포넌트 상에 및/또는 다른 컴포넌트 내에 있는(예를 들어, 컴포넌트의 표면 상의 또는 컴포넌트에 임베딩된) 컴포넌트를 의미하는 것으로 사용될 수 있음이 추가로 주목된다. 따라서, 예를 들어, 제2 컴포넌트 위에 있는 제1 컴포넌트는 (1) 제1 컴포넌트가 제2 컴포넌트 위에 있지만 제2 컴포넌트와 직접 접촉하지 않은 것, (2) 제1 컴포넌트가 제2 컴포넌트 상에(예를 들어, 표면 상에) 있는 것, 및/또는 (3) 제1 컴포넌트가 제2 컴포넌트 내에 있는 것(예를 들어, 내에 임베딩된 것)을 의미할 수 있다. 제2 컴포넌트 "내에" 위치된 제1 컴포넌트는 부분적으로 제2 컴포넌트에 내에 위치되거나 완전히 제2 컴포넌트 내에 위치될 수 있다. 본 개시내용에서 사용된 "약 '값 X'" 또는 "대략적으로 값 X"라는 용어는 '값 X'의 10% 이내를 의미한다. 예컨대, 약 1의 값 또는 대략적으로 1은, 0.9 내지 1.1 범위의 값을 의미할 것이다.
[00105] 일부 구현들에서, 상호연결부는 2개의 포인트들, 엘리먼트들 및/또는 컴포넌트들 사이에서 전기적 연결을 허용하거나 용이하게 하는 디바이스 또는 패키지의 엘리먼트 또는 컴포넌트이다. 일부 구현들에서, 상호연결부는 트레이스, 비아, 패드, 필라, 금속화 층, 재분배 층, 및/또는 UBM(under bump metallization) 층/상호연결부를 포함할 수 있다. 일부 구현들에서, 상호연결부는 신호(예컨대, 데이터 신호), 접지 및/또는 전력에 대한 전기적 경로를 제공하도록 구성될 수 있는 전기 전도성 재료를 포함할 수 있다. 상호연결부는 하나 초과의 엘리먼트 또는 컴포넌트를 포함할 수 있다. 상호연결부는 하나 이상의 상호연결부들에 의해 정의될 수 있다. 상호연결부는 하나 이상의 금속 층들을 포함할 수 있다. 상호연결부는 회로의 부분일 수 있다. 상이한 구현들은 상호연결부들을 형성하기 위해 상이한 프로세스들 및/또는 시퀀스들을 사용할 수 있다. 일부 구현들에서, CVD(chemical vapor deposition) 프로세스, PVD(physical vapor deposition) 프로세스, 스퍼터링 프로세스, 스프레이 코팅, 및/또는 도금 프로세스가 상호연결부들을 형성하는 데 사용될 수 있다.
[00106] 또한, 본 명세서에 포함된 다양한 개시들 흐름도, 흐름 다이어그램, 구조도, 또는 블록도로서 도시되는 프로세스로서 설명될 수 있음을 주목한다. 흐름도가 순차적인 프로세스로서 동작들을 설명할 수 있지만, 동작들의 대부분은 병렬로 또는 동시에 수행될 수 있다. 또한, 동작들의 순서는 재배열될 수 있다. 프로세스는, 그의 동작들이 완료되는 경우 종결된다.
[00107] 다음에서는, 본 발명의 이해를 용이하게 하기 위해 추가의 예들이 설명된다.
[00108] 양상 1: 패키지는 기판, 제1 집적 디바이스, 및 제2 집적 디바이스를 포함한다. 기판은 적어도 하나의 유전체 층; 복수의 상호연결부들; 솔더 레지스트 층; 및 솔더 레지스트 층 위에 위치된 복수의 주변 상호연결부들을 포함한다. 제1 집적 디바이스는 기판에 커플링된다. 제2 집적 디바이스는 기판에 커플링되고, 제2 집적 디바이스는 복수의 주변 상호연결부들을 통해 제1 집적 디바이스에 전기적으로 커플링되도록 구성된다.
[00109] 양상 2: 양상 1의 패키지에서, 기판은 라우팅 영역 및 킵 아웃 영역을 포함하고, 복수의 주변 상호연결부들은 라우팅 영역 및 킵 아웃 영역의 경계를 따라 적어도 부분적으로 위치된다.
[00110] 양상 3: 양상 2의 패키지에서, 킵 아웃 영역은 상호연결부들이 없는, 기판의 영역이다.
[00111] 양상 4: 양상 1 내지 양상 3의 패키지에서, 복수의 주변 상호연결부들은 제1 집적 디바이스와 제2 집적 디바이스 사이의 적어도 하나의 신호에 대한 적어도 하나의 전기적 경로를 제공하도록 구성된다.
[00112] 양상 5: 양상 1 내지 양상 4의 패키지에서, 제1 집적 디바이스는 제1 전력 관리 집적 디바이스 및/또는 제1 애플리케이션 프로세서를 포함한다.
[00113] 양상 6: 양상 5의 패키지에서, 제2 집적 디바이스는 제2 전력 관리 집적 디바이스 및/또는 제2 애플리케이션 프로세서를 포함한다.
[00114] 양상 7: 양상 1 내지 양상 6의 패키지는, 솔더 레지스트 층 및 상기 복수의 주변 상호연결부들 위에 위치된 주변 유전체 층을 더 포함한다.
[00115] 양상 8: 양상 1 내지 양상 7의 패키지는, 기판에 커플링된 제3 집적 디바이스를 더 포함하고, 기판은 솔더 레지스트 층 위에 위치된 제2 복수의 주변 상호연결부들을 더 포함하고, 기판은 상기 솔더 레지스트 층 위에 위치된 제3 복수의 주변 상호연결부들을 더 포함하고, 제1 집적 디바이스는 제2 복수의 주변 상호연결부들을 통해 제3 집적 디바이스에 전기적으로 커플링되도록 구성되고, 그리고 제2 집적 디바이스는 제3 복수의 주변 상호연결부들을 통해 제3 집적 디바이스에 전기적으로 커플링되도록 구성된다.
[00116] 양상 9: 양상 1 내지 양상 8의 패키지에서, 복수의 주변 상호연결부들, 제2 복수의 주변 상호연결부들, 및 제3 복수의 주변 상호연결부들은 기판의 주변부를 따라 위치된다.
[00117] 양상 10: 양상 1 내지 양상 9의 패키지에서, 패키지는, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인 휴대 정보 단말, 고정된 위치 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버, IoT(internet of things) 디바이스, 및 자동차 내의 디바이스로 이루어진 그룹으로부터 선택된 디바이스에 통합된다.
[00118] 양상 11: 장치는 기판, 제1 집적 디바이스, 및 제2 집적 디바이스를 포함한다. 기판은 적어도 하나의 유전체 층; 복수의 상호연결부들; 솔더 레지스트 층; 및 솔더 레지스트 층 위에 위치된 주변 상호연결을 위한 수단을 포함한다. 제1 집적 디바이스는 기판에 커플링된다. 제2 집적 디바이스는 기판에 커플링되고, 제2 집적 디바이스는 주변 상호연결을 위한 수단을 통해 제1 집적 디바이스에 전기적으로 커플링되도록 구성된다.
[00119] 양상 12: 양상 11의 장치에서, 기판은 라우팅 영역 및 킵 아웃 영역을 포함하고, 주변 상호연결을 위한 수단은 라우팅 영역 및 킵 아웃 영역의 경계를 따라 적어도 부분적으로 위치된다.
[00120] 양상 13: 양상 12의 장치에서, 킵 아웃 영역은 상호연결부들이 없는, 기판의 영역이다.
[00121] 양상 14: 양상 11 내지 양상 13의 장치에서, 주변 상호연결을 위한 수단은 제1 집적 디바이스와 제2 집적 디바이스 사이의 적어도 하나의 신호에 대한 적어도 하나의 전기적 경로를 제공하도록 구성된다.
[00122] 양상 15: 양상 11 내지 양상 14의 장치에서, 제1 집적 디바이스는 제1 전력 관리 집적 디바이스 및/또는 제1 애플리케이션 프로세서를 포함한다.
[00123] 양상 16: 양상 15의 장치에서, 제2 집적 디바이스는 제2 전력 관리 집적 디바이스 및/또는 제2 애플리케이션 프로세서를 포함한다.
[00124] 양상 17: 양상 11 내지 양상 16의 장치는, 솔더 레지스트 층 및 주변 상호연결을 위한 수단 위에 위치된 주변 유전체 층을 더 포함한다.
[00125] 양상 18: 패키지를 제조하기 위한 방법. 방법은 적어도 하나의 유전체 층; 복수의 상호연결부들; 솔더 레지스트 층; 및 솔더 레지스트 층 위에 위치된 복수의 주변 상호연결부들을 포함하는 기판을 제공한다. 방법은 기판에 제1 집적 디바이스를 커플링한다. 방법은 기판에 제2 집적 디바이스를 커플링하고, 제2 집적 디바이스는 복수의 주변 상호연결부들을 통해 제1 집적 디바이스에 전기적으로 커플링되도록 구성된다.
[00126] 양상 19: 양상 18의 방법에서, 기판은 라우팅 영역 및 킵 아웃 영역을 포함하고, 복수의 주변 상호연결부들은 라우팅 영역 및 킵 아웃 영역의 경계를 따라 적어도 부분적으로 위치된다.
[00127] 양상 20: 양상19의 방법에서, 킵 아웃 영역은 상호연결부들이 없는, 기판의 영역이다.
[00128] 양상 21: 양상 18 내지 양상 20의 방법에서, 복수의 주변 상호연결부들은 제1 집적 디바이스와 제2 집적 디바이스 사이의 적어도 하나의 신호에 대한 적어도 하나의 전기적 경로를 제공하도록 구성된다.
[00129] 양상 22: 양상 18 내지 양상 21의 방법에서, 제1 집적 디바이스는 제1 전력 관리 집적 디바이스 및/또는 제1 애플리케이션 프로세서를 포함한다.
[00130] 양상 23: 양상 18 내지 양상 22의 방법은, 솔더 레지스트 층 및 복수의 주변 상호연결부들 위에 위치된 주변 유전체 층을 더 포함한다.
[00131] 본 명세서에 설명된 본 개시의 다양한 특성들은 본 개시를 벗어나지 않으면서 상이한 시스템들에서 구현될 수 있다. 본 개시의 전술한 양상들은 단지 예들일 뿐이며, 본 개시를 제한하는 것으로서 해석되지 않음을 주목해야 한다. 본 개시의 양상들의 설명은, 청구항들의 범위를 제한하는 것이 아니라 예시적인 것으로 의도된다. 그러므로, 본 교시들은, 다른 타입들의 장치들에 용이하게 적용될 수 있으며, 많은 대안들, 변형들, 및 변경들은 당업자들에게 명백할 것이다.

Claims (23)

  1. 패키지로서:
    기판 － 상기 기판은:
    적어도 하나의 유전체 층;
    복수의 상호연결부(interconnect)들;
    솔더 레지스트 층; 및
    상기 솔더 레지스트 층 위에 위치된 복수의 주변 상호연결부(periphery interconnect)들을 포함함 －;
    상기 기판에 커플링된 제1 집적 디바이스(integrated device); 및
    상기 기판에 커플링된 제2 집적 디바이스를 포함하고, 상기 제2 집적 디바이스는 상기 복수의 주변 상호연결부들을 통해 상기 제1 집적 디바이스에 전기적으로 커플링되도록 구성되는,
    패키지.
  2. 제1 항에 있어서,
    상기 기판은 라우팅 영역 및 킵 아웃(keep out) 영역을 포함하고, 그리고
    상기 복수의 주변 상호연결부들은 적어도 부분적으로, 상기 라우팅 영역 및 상기 킵 아웃 영역의 경계(boundary)를 따라 위치되는,
    패키지.
  3. 제2 항에 있어서,
    상기 킵 아웃 영역은 상호연결부들이 없는, 상기 기판의 영역인,
    패키지.
  4. 제1 항에 있어서,
    상기 복수의 주변 상호연결부들은 상기 제1 집적 디바이스와 상기 제2 집적 디바이스 사이의 적어도 하나의 신호에 대한 적어도 하나의 전기적 경로를 제공하도록 구성되는,
    패키지.
  5. 제1 항에 있어서,
    상기 제1 집적 디바이스는 제1 전력 관리 통합 디바이스 및/또는 제1 애플리케이션 프로세서를 포함하는,
    패키지.
  6. 제5 항에 있어서,
    상기 제2 집적 디바이스는 제2 전력 관리 집적 디바이스 및/또는 제2 애플리케이션 프로세서를 포함하는,
    패키지.
  7. 제1 항에 있어서,
    상기 솔더 레지스트 층 및 상기 복수의 주변 상호연결부들 위에 위치된 주변 유전체 층을 더 포함하는,
    패키지.
  8. 제1 항에 있어서,
    상기 기판에 커플링된 제3 집적 디바이스를 더 포함하고,
    상기 기판은 상기 솔더 레지스트 층 위에 위치된 제2 복수의 주변 상호연결부들을 더 포함하고,
    상기 기판은 상기 솔더 레지스트 층 위에 위치된 제3 복수의 주변 상호연결부들을 더 포함하고,
    상기 제1 집적 디바이스는 상기 제2 복수의 주변 상호연결부들을 통해 상기 제3 집적 디바이스에 전기적으로 커플링되도록 구성되고, 그리고
    상기 제2 집적 디바이스는 상기 제3 복수의 주변 상호연결부들을 통해 상기 제3 집적 디바이스에 전기적으로 커플링되도록 구성되는,
    패키지.
  9. 제8 항에 있어서,
    상기 복수의 주변 상호연결부들, 상기 제2 복수의 주변 상호연결부들, 및 상기 제3 복수의 주변 상호연결부들은 상기 기판의 주변부를 따라 위치되는,
    패키지.
  10. 제1 항에 있어서,
    상기 패키지는, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인 휴대 정보 단말, 고정된 위치 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버, IoT(internet of things) 디바이스, 및 자동차 내의 디바이스로 이루어진 그룹으로부터 선택된 디바이스에 통합되는,
    패키지.
  11. 장치로서,
    기판 － 상기 기판은:
    적어도 하나의 유전체 층;
    복수의 상호연결부들;
    솔더 레지스트 층; 및
    상기 솔더 레지스트 층 위에 위치된 주변 상호연결을 위한 수단을 포함함 －;
    상기 기판에 커플링된 제1 집적 디바이스; 및
    상기 기판에 커플링된 제2 집적 디바이스를 포함하고, 상기 제2 집적 디바이스는 상기 주변 상호연결을 위한 수단을 통해 상기 제1 집적 디바이스에 전기적으로 커플링되도록 구성되는,
    장치.
  12. 제11 항에 있어서,
    상기 기판은 라우팅 영역 및 킵 아웃 영역을 포함하고, 그리고
    상기 주변 상호연결을 위한 수단은 적어도 부분적으로, 상기 라우팅 영역 및 상기 킵 아웃 영역의 경계를 따라 위치되는,
    장치.
  13. 제12 항에 있어서,
    상기 킵 아웃 영역은 상호연결부들이 없는, 상기 기판의 영역인,
    장치.
  14. 제11 항에 있어서,
    상기 주변 상호연결을 위한 수단은 상기 제1 집적 디바이스와 상기 제2 집적 디바이스 사이의 적어도 하나의 신호에 대한 적어도 하나의 전기적 경로를 제공하도록 구성되는,
    장치.
  15. 제11 항에 있어서,
    상기 제1 집적 디바이스는 제1 전력 관리 집적 디바이스 및/또는 제1 애플리케이션 프로세서를 포함하는,
    장치.
  16. 제15 항에 있어서,
    상기 제2 집적 디바이스는 제2 전력 관리 집적 디바이스 및/또는 제2 애플리케이션 프로세서를 포함하는,
    장치.
  17. 제11 항에 있어서,
    상기 솔더 레지스트 층 및 상기 주변 상호연결을 위한 수단 위에 위치된 주변 유전체 층을 더 포함하는,
    장치.
  18. 패키지를 제조하기 위한 방법으로서,
    기판을 제공하는 단계 － 상기 기판은:
    적어도 하나의 유전체 층;
    복수의 상호연결부들;
    솔더 레지스트 층; 및
    상기 솔더 레지스트 층 위에 위치된 복수의 주변 상호연결부들을 포함함 －;
    상기 기판에 제1 집적 디바이스를 커플링하는 단계; 및
    상기 기판에 제2 집적 디바이스를 커플링하는 단계를 포함하고, 상기 제2 집적 디바이스는 상기 복수의 주변 상호연결부들을 통해 상기 제1 집적 디바이스에 전기적으로 커플링되도록 구성되는,
    패키지를 제조하기 위한 방법.
  19. 제18 항에 있어서,
    상기 기판은 라우팅 영역 및 킵 아웃 영역을 포함하고, 그리고
    상기 복수의 주변 상호연결부들은 적어도 부분적으로, 상기 라우팅 영역 및 상기 킵 아웃 영역의 경계를 따라 위치되는,
    패키지를 제조하기 위한 방법.
  20. 제19 항에 있어서,
    상기 킵 아웃 영역은 상호연결부들이 없는, 상기 기판의 영역인,
    패키지를 제조하기 위한 방법.
  21. 제18 항에 있어서,
    상기 복수의 주변 상호연결부들은 상기 제1 집적 디바이스와 상기 제2 집적 디바이스 사이의 적어도 하나의 신호에 대한 적어도 하나의 전기적 경로를 제공하도록 구성되는,
    패키지를 제조하기 위한 방법.
  22. 제18 항에 있어서,
    상기 제1 집적 디바이스는 제1 전력 관리 집적 디바이스 및/또는 제1 애플리케이션 프로세서를 포함하는,
    패키지를 제조하기 위한 방법.
  23. 제18 항에 있어서,
    상기 솔더 레지스트 층 및 상기 복수의 주변 상호연결부들 위에 위치된 주변 유전체 층을 더 포함하는,
    패키지를 제조하기 위한 방법.
KR1020237025274A 2021-02-01 2021-12-22 주변 상호연결부들을 포함하는 기판을 갖는 패키지 KR20230137330A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/164,723 2021-02-01
US17/164,723 US11749611B2 (en) 2021-02-01 2021-02-01 Package with a substrate comprising periphery interconnects
PCT/US2021/064902 WO2022164559A1 (en) 2021-02-01 2021-12-22 Package with a substrate comprising periphery interconnects

Publications (1)

Publication Number Publication Date
KR20230137330A true KR20230137330A (ko) 2023-10-04

Family

ID=79730483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237025274A KR20230137330A (ko) 2021-02-01 2021-12-22 주변 상호연결부들을 포함하는 기판을 갖는 패키지

Country Status (8)

Country Link
US (1) US11749611B2 (ko)
EP (1) EP4285411A1 (ko)
JP (1) JP2024505488A (ko)
KR (1) KR20230137330A (ko)
CN (1) CN116783706A (ko)
BR (1) BR112023014688A2 (ko)
TW (1) TW202234633A (ko)
WO (1) WO2022164559A1 (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400575B1 (en) 1996-10-21 2002-06-04 Alpine Microsystems, Llc Integrated circuits packaging system and method
JP2008147438A (ja) 2006-12-11 2008-06-26 Nec Electronics Corp 半導体装置
US9691694B2 (en) 2015-02-18 2017-06-27 Qualcomm Incorporated Substrate comprising stacks of interconnects, interconnect on solder resist layer and interconnect on side portion of substrate
US10373893B2 (en) * 2017-06-30 2019-08-06 Intel Corporation Embedded bridge with through-silicon vias
KR102309462B1 (ko) * 2018-06-28 2021-10-06 양쯔 메모리 테크놀로지스 씨오., 엘티디. 차폐층을 가진 3차원 메모리 장치 및 3차원 메모리 장치를 형성하기 위한 방법
CN109219885A (zh) * 2018-07-20 2019-01-15 长江存储科技有限责任公司 三维存储器件
US11201139B2 (en) * 2020-03-20 2021-12-14 Sandisk Technologies Llc Semiconductor structure containing reentrant shaped bonding pads and methods of forming the same
US11444019B2 (en) 2020-04-06 2022-09-13 Qualcomm Incorporated Package comprising a substrate with interconnect routing over solder resist layer and an integrated device coupled to the substrate and method for manufacturing the package
US11322466B2 (en) * 2020-05-20 2022-05-03 Sandisk Technologies Llc Semiconductor die containing dummy metallic pads and methods of forming the same
US11444039B2 (en) * 2020-05-29 2022-09-13 Sandisk Technologies Llc Semiconductor die including diffusion barrier layers embedding bonding pads and methods of forming the same

Also Published As

Publication number Publication date
WO2022164559A1 (en) 2022-08-04
US20220246531A1 (en) 2022-08-04
BR112023014688A2 (pt) 2023-12-12
CN116783706A (zh) 2023-09-19
US11749611B2 (en) 2023-09-05
TW202234633A (zh) 2022-09-01
EP4285411A1 (en) 2023-12-06
JP2024505488A (ja) 2024-02-06

Similar Documents

Publication Publication Date Title
US11502049B2 (en) Package comprising multi-level vertically stacked redistribution portions
EP4133521B1 (en) Package comprising a substrate with interconnect routing over solder resist layer
US11289453B2 (en) Package comprising a substrate and a high-density interconnect structure coupled to the substrate
US11139224B2 (en) Package comprising a substrate having a via wall configured as a shield
US11682607B2 (en) Package having a substrate comprising surface interconnects aligned with a surface of the substrate
WO2022154905A1 (en) Package comprising a substrate and interconnect device configured for diagonal routing
US11605594B2 (en) Package comprising a substrate and a high-density interconnect integrated device coupled to the substrate
US11545425B2 (en) Substrate comprising interconnects embedded in a solder resist layer
US11823983B2 (en) Package with a substrate comprising pad-on-pad interconnects
EP4320641A1 (en) Package comprising passive component between substrates for improved power distribution network (pdn) performance
US11749611B2 (en) Package with a substrate comprising periphery interconnects
US20230073823A1 (en) Package comprising a substrate with high-density interconnects
US20230093681A1 (en) Package comprising a substrate with high density interconnects
US11869833B2 (en) Package comprising a substrate with a via interconnect coupled to a trace interconnect and method of fabricating the same
US11545439B2 (en) Package comprising an integrated device coupled to a substrate through a cavity
US20230019333A1 (en) Package comprising stacked integrated devices with overhang
US20240105568A1 (en) Package comprising a substrate with interconnects