CN115362550A - 包括具有在阻焊层之上的互连路由线路的基板的封装件 - Google Patents

包括具有在阻焊层之上的互连路由线路的基板的封装件 Download PDF

Info

Publication number
CN115362550A
CN115362550A CN202180023993.2A CN202180023993A CN115362550A CN 115362550 A CN115362550 A CN 115362550A CN 202180023993 A CN202180023993 A CN 202180023993A CN 115362550 A CN115362550 A CN 115362550A
Authority
CN
China
Prior art keywords
dielectric layer
substrate
interconnects
package
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180023993.2A
Other languages
English (en)
Inventor
A·帕蒂尔
卫洪博
K·康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN115362550A publication Critical patent/CN115362550A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

一种封装件包括基板和耦合到基板的集成器件。基板包括：(i)至少一个内部电介质层；(ii)位于至少一个内部电介质层中的多个互连件，其中多个互连件包括位于基板的底部金属层上的焊盘；(iii)位于至少一个电介质层之上的外部电介质层；(iv)耦合到多个互连件的至少一个路由互连件，其中至少一个路由互连件位于外部电介质层之上，其中至少一个路由互连件位于基板的底部金属层下方；以及(v)位于外部电介质层和至少一个路由互连件之上的覆盖电介质层。该封装件包括耦合到位于基板的底部金属层上的焊盘的焊料互连件。

Description

包括具有在阻焊层之上的互连路由线路的基板的封装件
相关申请的交叉引用
本专利申请要求于2020年4月6日提交的发明名称为“PACKAGE COMPRISING ASUBSTRATE WITH INTERCONNECT ROUTING OVER SOLDER RESIST LAYER”的美国非临时申请No.16/840,752的优先权，该申请已经转让给其受让人并且在此通过引用明确并入本文。
技术领域
各种特征涉及包括集成器件的封装件，但更具体地涉及包括集成器件、基板以及位于阻焊层之上的互连件的封装件。
背景技术
图1示出了封装件100，封装件100包括基板102、集成器件104和包封层108。基板102包括至少一个电介质层120、多个互连件122和多个焊料互连件124。多个焊料互连件144耦合到基板102和集成器件104。包封层108包封集成器件104和多个焊料互连件144。制造包括具有高密度互连件的基板的小型封装件可能是有挑战性的。一直存在提供可以容纳高密度互连件和/或高引脚数的更紧凑的封装件的需求。
发明内容
各种特征涉及包括集成器件的封装件，但更具体地涉及包括集成器件、基板和位于阻焊层之上的互连件的封装件。
一个示例提供了一种封装件，该封装件包括基板和耦合到基板的集成器件。基板包括：(i)至少一个内部电介质层；(ii)位于至少一个内部电介质层中的多个互连件，其中多个互连件包括位于基板的底部金属层上的焊盘；(iii)位于至少一个内部电介质层之上的外部电介质层；(iv)耦合到多个互连件的至少一个路由互连件(routing connect)，其中至少一个路由互连件位于外部电介质层之上，其中至少一个路由互连件位于基板的底部金属层之上；以及(v)位于外部电介质层和至少一个路由互连件之上的覆盖电介质层。该封装件包括耦合到位于基板的底部金属层上的焊盘的焊料互连件。
另一个示例提供了一种封装件，该封装件包括基板和耦合到基板的集成器件。基板包括：(i)至少一个内部电介质层；(ii)位于至少一个内部电介质层中的多个互连件，其中多个互连件包括位于基板的底部金属层上的焊盘；(iii)位于至少一个内部电介质层之上的外部电介质层；(iv)用于耦合到多个互连件的路由互连件的部件，其中用于路由互连件的部件位于外部电介质层之上，其中用于路由互连件的部件位于基板的底部金属层之上；以及(v)位于外部电介质层和用于路由互连件的部件之上的覆盖电介质层。该封装件包括耦合到位于基板的底部金属层上的焊盘的焊料互连件。
又一个示例提供了一种用于制造封装件的方法。该方法提供基板。基板包括：(i)至少一个内部电介质层；(ii)位于至少一个内部电介质层中的多个互连件，其中多个互连件包括位于基板的底部金属层上的焊盘；(iii)位于至少一个内部电介质层之上的外部电介质层；(iv)耦合到多个互连件的至少一个路由互连件，其中至少一个路由互连件位于外部电介质层之上，其中至少一个路由互连件位于基板的底部金属层之上；以及(v)位于外部电介质层和至少一个路由互连件之上的覆盖电介质层。该方法将集成器件耦合到基板。该方法将焊料互连件耦合到位于基板的底部金属层上的焊盘。
再一个示例提供了一种封装件，该封装件包括基板和耦合到基板的集成器件。基板包括：(i)至少一个内部电介质层；(ii)位于至少一个内部电介质层中的多个互连件，其中多个互连件包括位于基板的底部金属层上的焊盘；(iii)位于至少一个内部电介质层之上的外部电介质层；(iv)位于至少一个内部电介质层之上的覆盖电介质层；(v)耦合到多个互连件的至少一个路由互连件，其中至少一个路由互连件位于覆盖电介质层之上，其中至少一个路由互连件位于基板的底部金属层之上；以及(vi)位于覆盖电介质层和至少一个路由互连件之上的第二外部电介质层。该封装件包括耦合到位于基板的底部金属层上的焊盘的焊料互连件。
附图说明
当结合附图考虑时，从以下阐述的详细描述，各种特征、性质和优点将变得很清楚，在附图中自始至终以相同的附图标记对应地进行标识。
图1示出了包括集成器件和基板的封装件的剖面图。
图2示出了包括具有位于阻焊层之上的互连件的基板的封装件的剖面图。
图3示出了包括具有位于阻焊层之上的互连件的基板的封装件的底部平面图。
图4示出了包括具有位于外部电介质层之上的互连件的基板的封装件的剖面图。
图5(包括图5A-图5F)示出了用于制造包括位于阻焊层之上的互连件的基板的示例性序列。
图6(包括图6A-图6B)示出了用于制造包括位于外部电介质层之上的互连件的基板的示例性序列。
图7示出了用于制造包括位于阻焊层之上的互连件的基板的方法的示例性流程图。
图8(包括图8A-图8B)示出了用于制造包括具有位于阻焊层之上的互连件的基板的封装件的示例性序列。
图9示出了用于制造包括具有位于阻焊层之上的互连件的基板封装件的方法的示例性流程图。
图10示出了包括封装件的层叠封装件(PoP)，该封装件包括具有位于阻焊层之上的互连件的基板。
图11(包括图11A-图11C)示出了用于制造包括封装件的层叠封装件(PoP)的示例性序列，该封装件包括具有位于阻焊层之上的互连件的基板。
图12示出了可以集成本文中描述的管芯、集成器件、集成无源器件(IPD)、无源组件、封装件和/或器件封装件的各种电子设备。
具体实施方式
在以下描述中，给出了具体细节以提供对本公开的各个方面的透彻理解。然而，本领域普通技术人员将理解，可以在没有这些具体细节的情况下实践这些方面。例如，电路可以以框图示出，以避免由于不必要的细节而使各方面难以理解。在其他情况下，可能未详细示出众所周知的电路、结构和技术，以免使本公开的各方面难以理解。
本公开描述了一种封装件，该封装件包括基板和耦合到基板的集成器件。基板包括：(i)至少一个内部电介质层；(ii)至少位于至少一个内部电介质层中的多个互连件，其中多个互连件包括位于基板的底部金属层上的焊盘；(iii)位于至少一个内部电介质层之上的外部电介质层；(iv)耦合到多个互连件的至少一个路由互连件，其中至少一个路由互连件位于外部电介质层之上，其中至少一个路由互连件位于基板的底部金属层之上；以及(v)位于外部电介质层和至少一个路由互连件之上的覆盖电介质层，覆盖电介质层可以耦合到外部电介质层。该封装件包括耦合到位于基板的底部金属层上的焊盘的焊料互连件。外部电介质层可以包括阻焊层或光可成像电介质(PID)。覆盖电介质层可以包括阻焊层或光可成像电介质(PID)。至少一个路由互连件可以位于(例如，横向地位于)多个焊料互连件之间。集成器件和基板以这样的方式耦合在一起：使得去往和/或来自集成器件的第一电信号可以被配置为行进通过多个互连件和位于外部电介质层基板之上的至少一个路由互连件。至少一个路由互连件位于外部电介质层之上且位于焊料互连件之间的这种配置，可以允许基板的焊料互连件之间的空间(例如，横向空间)用于路由线路(routing)，以提供更多路由线路占用空间而不增加基板和/或封装件的整体尺寸和形式。
包括具有位于外部电介质层之上的互连件的基板的示例性封装件
图2示出了包括位于外部电介质层之上的互连件的封装件200的剖面图。封装件200通过多个焊料互连件280耦合到板290(例如，印刷电路板(PCB))。封装件200提供具有紧凑的小因子同时还具有改进的路由互连件设计的封装件。
如图2所示，封装件200包括基板202、第一集成器件205、第二集成器件206、包封层208和多个焊料互连件280。
基板202包括第一表面(例如，顶面)和第二表面(例如，底面)。基板202包括至少一个内部电介质层220、多个互连件222、阻焊层224、外部电介质层230、覆盖电介质层240、和至少一个路由互连件242。多个互连件222至少位于至少一个内部电介质层220中和之上。多个互连件222包括位于基板202的底部金属层上的至少一个焊盘222a。焊盘222a被配置为耦合到多个焊料互连件280中的焊料互连件。外部电介质层230位于至少一个电介质层220之上。至少一个路由互连件242耦合到多个互连件222。至少一个路由互连件242位于外部电介质层230之上。至少一个路由互连件242位于基板202的底部金属层之上(或之下，具体取决于顶部和底部是如何任意定义的)。至少一个路由互连件242可以位于板290与基板202的底部金属层之间。覆盖电介质层240位于外部电介质层230和至少一个路由互连件242之上。至少一个路由互连件242可以是用于路由互连件的部件。覆盖电介质层240可以耦合到外部电介质层230。
如本公开中使用的，当特定电介质层位于另一电介质层“之上”时，具体取决于底部(例如，底层)或顶部(例如，顶层)是如何任意定义的，该特定电介质层可以位于另一电介质层上方或下方。位于另一电介质层“之上”(无论是上方还是下方)的特定电介质层可以表示该特定电介质层耦合到另一电介质层的表面。例如，特定电介质层的表面可以与另一电介质层的另一表面接触(例如，触及)。
外部电介质层230可以耦合并且位于至少一个内部电介质层220的底面之上(例如，下方)。至少一个路由互连件242和覆盖电介质层240可以耦合并且位于外部电介质层230的底面之上(例如，下方)。至少一个路由互连件242可以横向地位于多个焊料互连件280之间。至少一个路由互连件242可以不与多个焊料互连件280直接接触。至少一个路由互连件242可以耦合到多个互连件222。外部电介质层230、覆盖电介质层240和至少一个路由互连件242可以是基板202的一部分。
基板202的底部金属层可以是基板202的金属层，该金属层包括被配置为耦合到焊料互连件的互连件(诸如焊盘)。基板202的底部金属层不一定是基板202的最低金属层或基板202的最靠近板的金属层(当基板202耦合到板时)。在图2的示例中，基板202的底部金属层可以是包括耦合(例如，直接耦合)到多个焊料互连件280的互连件(诸如焊盘222a)的金属层。多个焊料互连件280还耦合到板290(例如，印刷电路板)。基板202的底部金属层可以是最靠近(例如，竖直地最靠近)多个焊料互连件280而不沿着与多个焊料互连件280相同的平面横向地定位(例如，沿着X轴和/或Y轴)的金属层。为了本公开的目的，基板的底部金属层可以被定义为不包括位于多个焊料互连件280侧面的(一个或多个)金属层。
如图2所示，多个焊料互连件280耦合到基板202(例如，耦合到基板202的底部金属层)，使得至少一个路由互连件242位于多个焊料互连件280的侧面和/或位于多个焊料互连件280之间。
至少一个路由互连件242的使用有助于节省空间并且有助于减少封装件200的总高度和占用面积，从而利用在其他情况下不会使用的空间。此外，至少一个路由互连件242的使用可以帮助减少基板202中的路由线路拥塞(例如，局部路由路线拥塞)。其中至少一个路由互连件242位于焊料互连件280之间(但可能不与焊料互连件直接接触)的这种配置使用在其他情况下不会使用的空间。特别地，这种配置可以允许基板202的焊料互连件280之间的空间(例如，横向空间)用于路由线路，以提供更多路由线路空间而不增加基板和/或封装件的整体尺寸和形式。
注意，至少一个路由互连件242也可以形成在基板202的另一表面(例如，顶面)之上。在这种情况下，另一覆盖电介质层和/或外部电介质可以形成在基板202的第二表面之上。因此，在一些实施方式中，可以在基板202的底面和/或顶面之上形成至少一个路由互连件、覆盖电介质层和/或外部电介质层。
外部电介质层230可以包括与至少一个内部电介质层220不同的材料。覆盖电介质层240可以包括与至少一个内部电介质层220不同的材料。覆盖电介质层240可以包括与至少一个内部电介质层220和外部电介质层230不同的材料。覆盖电介质层240和外部电介质层230可以各自包括与至少一个内部电介质层220不同的材料。覆盖电介质层层240和外部电介质层230可以包括相同的材料。
至少一个内部电介质层220可以包括覆铜层压板(copper clad laminate，CCL)芯、预浸料(prepreg)、味之素堆积膜(ajinomoto build up film，ABF)和/或树脂涂覆铜(resin coated copper，RCC)。外部电介质层230可以包括阻焊层和/或光可成像电介质(PID)。覆盖电介质层240可以包括阻焊层和/或光可成像电介质(PID)。
第一集成器件205通过多个互连件250耦合到基板202的第一表面(例如，顶面)。多个互连件250可以包括铜柱和/或焊料互连件。第二集成器件206通过多个互连件260耦合到基板202的第一表面。多个互连件260可以包括铜柱和/或焊料互连件。包封层208位于基板202的第一表面之上并且耦合到基板202的第一表面，并且可以包封第一集成器件205和第二集成器件206。包封层208可以包括模具材料(mold)、树脂、环氧树脂和/或聚合物。包封层208可以是用于包封的部件。
集成器件(例如，205、206)可以包括管芯(例如，半导体裸管芯)。集成器件可以包括射频(RF)器件、无源器件、滤波器、电容器、电感器、天线、发射器、接收器、基于GaAs的集成器件、表面声波(SAW)滤波器、体声波(BAW)滤波器、发光二极管(LED)集成器件、基于碳化硅(SiC)的集成器件、存储器和/或其组合。
不同的实施方式可以将不同的组件耦合到基板202。可以耦合到基板202的其他组件(例如，表面安装的组件)包括无源器件(例如，电容器)。
去往和来自集成器件(例如，205、206)的一些电信号(例如，第一电信号、第二电信号)可以行进通过多个互连件222和至少一个路由互连件242。例如，去往和/或来自集成器件的一些信号可以行进通过多个互连件222中的第一多个互连件、至少一个路由互连件242、和多个互连件222中的第二多个互连件。至少一个路由互连件242可以允许封装件200提供更高的I/O引脚计数，而不必增加封装件200的尺寸。例如，使用至少一个路由互连件242可以允许基板202具有更少数目的金属层，这可以帮助降低封装件200的整体高度。至少一个路由互连件242可以帮助减少基板202的某些区域(例如，靠近集成器件的区域)中由于引脚计数和/或网表(netlist)数目较多而引起的拥塞和/或缠结。网表是电路的组件的布置以及组件如何电耦合在一起。
不同的实施方式可以包括具有不同数目的金属层的基板。此外，不同的实施方式可以包括具有不同形状和/或尺寸的基板。基板202可以包括核心层。基板202可以是无芯基板。基板202可以使用不同的制造工艺来制造，包括半加法工艺(semi-additive process，SAP)和修改的半加法工艺(mSAP)。多个互连件222和至少一个路由互连件242可以具有不同的形状和/或尺寸。在一些实施方式中，多个互连件222可以包括再分布互连件。在一些实施方式中，至少一个路由互连件242可以包括至少一个路由再分布互连件。再分布互连件可以使用再分布层(RDL)制造工艺来制造。用于制造基板的方法的示例在下面在图5A-图5F和图6A-图6B中示出和描述。
图3示出了封装件200的示例性底部平面图。如图3所示，多个焊料互连件280耦合到基板202。基板202包括外部电介质层230、至少一个路由互连件242和覆盖电介质层240。至少一个路由互连件242位于外部电介质层230之上。覆盖电介质层240位于至少一个路由互连件242和外部电介质层230之上。至少一个路由互连件242位于(例如，横向地位于)多个焊料互连件280之间。至少一个路由互连件242(可以包括至少一个路由焊盘、至少一个路由迹线和/或至少一个路由过孔)可以在外部电介质层230的表面中和/或沿着外部电介质层230的表面行进。至少一个路由互连件242可以位于(例如，横向地位于)多个焊料互连件280之间。
图4示出了包括基板402的封装件400。封装件400类似于封装件200，并且因此包括与封装件200类似的组件。基板402类似于基板202，并且因此包括与基板202类似的组件。基板402包括第一表面(例如，顶面)和第二表面(例如，底面)。基板402包括至少一个内部电介质层220、多个互连件222、阻焊层224、外部电介质层230、外部电介质层430、覆盖电介质层240、和至少一个路由互连件242。多个互连件222至少位于至少一个内部电介质层220中和之上。多个互连件222包括位于基板402的底部金属层上的至少一个焊盘222a。焊盘222a被配置为耦合到多个焊料互连件280中的焊料互连件。至少一个路由互连件242耦合到多个互连件222。至少一个路由互连件242位于覆盖电介质层240之上。至少一个路由互连件242位于基板402的底部金属层之上(或之下，具体取决于顶部和底部是如何任意定义的)。外部电介质层230可以位于至少一个内部电介质层220之上。外部电介质层230可以位于覆盖电介质层240的横向上。外部电介质层430位于覆盖电介质层240和至少一个路由互连件242之上。外部电介质层430可以是第二外部电介质层。外部电介质层430可以被认为是外部电介质层230的一部分，反之亦然。因此，在一些实施方式中，外部电介质层(其可以包括外部电介质层230和外部电介质层430)可以位于至少一个内部电介质层220、覆盖电介质层240和至少一个路由互连件242之上(例如，下方)。覆盖电介质激光器240可以位于至少一个内部电介质层220与外部电介质层430之间。覆盖电介质激光器240可以耦合到至少一个内部电介质层220和外部电介质层430。
如本公开中使用的，当特定电介质层位于另一电介质层“之上”时，具体取决于底部(例如，底层)或顶部(例如，顶层)是如何任意定义的，该特定电介质层可以位于另一电介质层上方或下方。位于另一电介质层“之上”(无论是上方还是下方)的特定电介质层可以表示该特定电介质层耦合到另一电介质层的表面。例如，特定电介质层的表面可以与另一电介质层的另一表面接触(例如，触及)。
外部电介质层230可以耦合并且位于至少一个内部电介质层220的底面之上(例如，下方)。覆盖电介质层240可以耦合并且位于至少一个内部电介质层220的底面之上(例如，下方)。覆盖电介质层240可以与外部电介质层230共面。至少一个路由互连件242可以耦合并且位于覆盖电介质层240的底面之上(例如，下方)。外部电介质层430可以位于覆盖电介质层240的底面和至少一个路由互连件242之上(例如，下方)。至少一个路由互连件242可以横向地位于多个焊料互连件280之间。至少一个路由互连件242可以不与多个焊料互连件280直接接触。至少一个路由互连件242可以耦合到多个互连件222。外部电介质层230、外部电介质层430、覆盖电介质层240、和至少一个路由互连件242可以是基板402的一部分。
注意，至少一个路由互连件242也可以形成在基板402的第一表面(例如，顶面)之上。在这种情况下，可以在基板402的第一表面之上形成另一覆盖电介质层和/或外部电介质。因此，在一些实施方式中，可以在基板402的底面和/或顶面之上形成至少一个路由互连件、覆盖电介质层和/或外部电介质层。
外部电介质层(例如，230、430)可以包括与至少一个内部电介质层220不同的材料。覆盖电介质层240可以包括与至少一个内部电介质层220不同的材料。覆盖电介质层240可以包括与至少一个内部电介质层220和外部电介质层(例如，230、430)不同的材料。覆盖电介质层240和外部电介质层(例如，230、430)可以各自包括与至少一个内部电介质层220不同的材料。覆盖电介质层240和外部电介质层(例如，230、430)可以包括相同的材料。
已经描述了具有路由互连件的各种封装件，现在将在下面描述用于制造具有路由互连件的基板的过程。
用于制造包括路由互连件的基板的示例性序列
在一些实施方式中，制造基板包括若干过程。图5(包括图5A-图5F)示出了用于提供或制造基板的示例性序列。在一些实施方式中，图5A-图5F的序列可以用于提供或制造图2的基板202。然而，图5A-图5F的过程可以用于制造本公开中描述的任何基板。
应当注意，图5A-图5F的序列可以组合一个或多个阶段以简化和/或阐明用于提供或制造基板的序列。在一些实施方式中，可以改变或修改过程的顺序。在一些实施方式中，可以替换或替代一个或多个过程而不背离本公开的精神。
如图5A所示，阶段1示出了在提供载体500并且在载体500之上形成金属层之后的状态。金属层可以被图案化以形成互连件502。镀覆工艺和蚀刻工艺可以用于形成金属层和互连件。
阶段2示出了在载体500和互连件502之上形成电介质层520之后的状态。电介质层520可以包括聚酰亚胺。然而，不同的实施方式可以将不同的材料用于电介质层。电介质层520可以是内部电介质层。
阶段3示出了在电介质层520中形成至少一个腔体510之后的状态。至少一个腔体510可以使用蚀刻工艺(例如，光刻工艺)或激光工艺来形成。
阶段4示出了在电介质层520中和之上形成互连件512之后的状态。例如，可以形成过孔、焊盘和/或迹线。镀覆工艺可以用于形成互连件。互连件512可以是多个互连件222的一部分。
阶段5示出了在电介质层520之上形成另一电介质层522之后的状态。电介质层522可以是与电介质层520相同的材料。然而，不同的实施方式可以将不同的材料用于电介质层。电介质层522可以是内部电介质层。
如图5B所示，阶段6示出了在电介质层522中形成至少一个腔体530之后的状态。蚀刻工艺或激光工艺可以用于形成至少一个腔体530。
阶段7示出了在电介质层522中和之上形成互连件514之后的状态。例如，可以形成过孔、焊盘和/或迹线。镀覆工艺可以用于形成互连件。互连件514可以是多个互连件222的一部分。
阶段8示出了在电介质层522之上形成另一电介质层524之后的状态。电介质层524可以是与电介质层520相同的材料。然而，不同的实施方式可以使用不同的材料用于电介质层。电介质层524可以是内部电介质层。
阶段9示出了在电介质层524中形成至少一个腔体540之后的状态。蚀刻工艺或激光工艺可以用于形成至少一个腔体540。
如图5C所示，阶段10示出了在电介质层524中和之上形成互连件516之后的状态。例如，可以形成过孔、焊盘和/或迹线。镀覆工艺可以用于形成互连件。
互连件502、512、514和/或516中的一些或全部可以限定基板202的多个互连件222。电介质层520、522、524可以由至少一个内部电介质层220表示。
阶段11示出了在载体500从至少一个内部电介质层220解耦(例如，去除、磨光)以留下基板202之后的状态。
阶段12示出了在基板202之上形成阻焊层224和外部电介质层230之后的状态。沉积工艺可以用于将阻焊层224和外部电介质层230设置在基板202之上。例如，阻焊层224可以设置在至少一个内部电介质层220的第一表面(例如，顶面)之上(例如，上方)，并且外部电介质层230可以设置在至少一个内部电介质层220的第二表面(例如，底面)之上(例如，下方)。顶面和底面可以任意定义。不同的实施方式可以不同地定义顶部或底部。
如图5D所示，阶段13示出了在外部电介质层230中形成腔体560之后的状态。激光工艺和/或蚀刻工艺可以用于形成腔体560。
阶段14示出了在外部电介质层230之上形成掩模570之后的状态。
阶段15示出了在掩模570的部分被打开以暴露外部电介质层230的部分和多个互连件222中的一些互连件之后的状态。蚀刻工艺可以用于打开掩模570的部分。
如图5E所示，阶段16示出了在外部电介质层230中和之上形成至少一个路由互连件242之后的状态。例如，可以形成路由过孔、路由焊盘和/或路由迹线。镀覆工艺可以用于形成路由互连件。
阶段17示出了在至少一个路由互连件242和外部电介质层230之上形成覆盖电介质层240之后的状态。沉积工艺可以用于将覆盖电介质层240设置在至少一个路由互连件242和外部电介质层230之上。
如图5F所示，阶段18示出了在去除掩膜570之后的状态。蚀刻工艺可以用于去除或耦合掩模570。
阶段19示出了在焊料互连件(多个焊料互连件280中的焊料互连件)耦合到多个互连件222之后的状态。焊料互连件280可以耦合到焊盘222a(其是多个互连件222的一部分)。焊盘222a可以位于基板202的底部金属层上。阶段19可以示出基板202，基板202包括位于焊料互连件280之间的至少一个路由互连件242，如图2中所述。
不同的实施方式可以使用不同的工艺来形成(一个或多个)金属层。在一些实施方式中，化学气相沉积(CVD)工艺和/或物理气相沉积(PVD)工艺可以用于形成(一个或多个)金属层。例如，溅射工艺、喷涂工艺和/或镀覆工艺可以用于形成(一个或多个)金属层。
用于制造包括路由互连件的基板的示例性序列
在一些实施方式中，制造基板包括若干过程。图6(包括图6A-图6B)示出了用于提供或制造基板的示例性序列。在一些实施方式中，图6A-图6B的序列可以用于提供或制造图4的基板402。然而，图6A-图6B的过程可以用于制造本公开中描述的任何基板。
应当注意，图6A-图6B的序列可以组合一个或多个阶段以简化和/或阐明用于提供或制造基板的序列。在一些实施方式中，可以改变或修改过程的顺序。在一些实施方式中，可以替换或替代一个或多个过程而不背离本公开的精神。
如图6A所示，阶段1示出了在提供包括至少一个内部电介质层220和多个互连件222的基板402之后的状态。图6A的阶段1的基板402可以类似于图5C的阶段11的基板202。在一些实施方式中，图6A的阶段1的基板402可以如图5A-图5C的阶段1-11中示出和描述的那样制造。
阶段2示出了在基板402之上形成阻焊层224和覆盖电介质层240之后的状态。沉积工艺可以用于将阻焊层224和覆盖电介质层240设置在基板402之上。
阶段3示出了在覆盖电介质层240的部分被去除并且在覆盖电介质层240中形成腔体640之后的状态。激光工艺和/或蚀刻工艺可以用于形成腔体640和/或去除覆盖电介质层240的部分。
如图6B所示，阶段4示出了在覆盖电介质层240中和之上形成至少一个路由互连件242之后的状态。例如，可以形成路由过孔、路由焊盘和/或路由迹线。镀覆工艺可以用于形成路由互连件。
阶段5示出了在至少一个路由互连件242和覆盖电介质层240之上形成外部电介质层230之后的状态。沉积工艺可以用于将外部电介质层230设置在至少一个路由互连件242和覆盖电介质层240之上。激光工艺和/或蚀刻工艺可以用于在外部电介质层230中形成腔体630。
阶段6示出了在焊料互连件(多个焊料互连件280中的焊料互连件)耦合到多个互连件222之后的状态。焊料互连件280可以耦合到焊盘222a(其是多个互连件222的一部分)。焊盘222a可以位于基板402的底部金属层上。阶段6可以示出基板402，基板402包括位于焊料互连件280之间的至少一个路由互连件242，如图4中所述。
不同的实施方式可以使用不同的工艺来形成(一个或多个)金属层。在一些实施方式中，化学气相沉积(CVD)工艺和/或物理气相沉积(PVD)工艺可以用于形成(一个或多个)金属层。例如，溅射工艺、喷涂工艺和/或镀覆工艺可以用于形成(一个或多个)金属层。
用于制造基板的方法的示例性流程图
在一些实施方式中，制造基板包括若干过程。图7示出了用于提供或制造基板的方法700的示例性流程图。在一些实施方式中，图7的方法700可以用于提供或制造图2的基板。例如，图7的方法可以用于制造基板202和/或基板402。
应当注意，图7的方法可以组合一个或多个过程以简化和/或阐明用于提供或制造基板的方法。在一些实施方式中，可以改变或修改过程的顺序。
该方法(在705处)提供载体500。不同的实施方式可以将不同的材料用于载体。载体可以包括基板、玻璃、石英和/或载带(carrier tape)。图5A的阶段1示出了在提供载体之后的状态。
该方法(在710处)在载体500之上形成金属层。金属层可以被图案化以形成互连件。镀覆工艺可以用于形成金属层和互连件。图5A的阶段1示出了在形成金属层和互连件502之后的状态。
该方法(在715处)在载体500和互连件502之上形成至少一个内部电介质层(例如，电介质层520)。电介质层520可以包括聚酰亚胺。形成电介质层还可以包括在电介质层520中形成多个腔体(例如，510)。沉积工艺可以用于形成至少一个内部电介质层。多个腔体可以使用蚀刻工艺(例如，光刻)或激光工艺来形成。图5A的阶段2-3示出了形成电介质层和电介质层中的腔体。
该方法(在720处)在内部电介质层中和之上形成互连件。例如，互连件512可以形成在电介质层520中和之上。镀覆工艺可以用于形成互连件。形成互连件可以包括在电介质层之上和/或中提供图案化的金属层。图5A的阶段4示出了在电介质层中和之上形成互连件的示例。
在一些实施方式中，可以形成若干内部电介质层(例如，522、524)，并且在内部电介质层中和之上形成若干互连件。图5A-图5C的阶段2-10示出了形成至少一个内部电介质层和在(一个或多个)内部电介质层中和之上形成多个互连件的示例。
该方法(在725处)在至少一个内部电介质层220和多个互连件222之上形成外部电介质层230。外部电介质层230可以包括阻焊层或光可成像电介质(PID)。沉积工艺可以用于形成外部电介质层230。形成外部电介质层还可以包括在外部电介质层230中形成多个腔体(例如，530)。多个腔体可以使用蚀刻工艺或激光工艺来形成。图5C-图15D的阶段12-13示出了形成外部电介质层和在外部电介质层中形成腔体。
该方法(在730处)在外部电介质层中和/或之上形成路由互连件。例如，可以形成至少一个路由互连件242。镀覆工艺可以用于形成路由互连件。形成路由互连件可以包括在外部电介质层230之上提供图案化的金属层。图5D-图5E的阶段14-16可以示出在外部电介质层中和之上形成互连件的示例。
该方法(在735处)在外部电介质层230和至少一个路由互连件242之上形成覆盖电介质层(例如，240)。覆盖电介质层240可以包括阻焊层或光可成像电介质(PID)。沉积工艺可以用于形成覆盖电介质层240。图5E-图5F的阶段17-19可以示出形成覆盖电介质层的示例。
如上所述，该方法可以以不同顺序形成电介质层。例如，在一些实施方式中，可以在形成至少一个外部电介质层之前形成至少一个覆盖电介质层。这样的示例至少在上面的6A-图6B中描述。不同的实施方式可以使用不同工艺来形成(一个或多个)金属层。在一些实施方式中，化学气相沉积(CVD)工艺和/或物理气相沉积(PVD)工艺可以用于形成(一个或多个)金属层。例如，溅射工艺、喷涂工艺和/或镀覆工艺可以用于形成(一个或多个)金属层。
用于制造包括基板的封装件的示例性序列，该基板具有位于外部电介质层之上的互连件
图8(包括图8A-图8B)示出了用于提供或制造包括基板的封装件的示例性序列。在一些实施方式中，图8A-图8B的序列可以用于提供或制造包括图2的基板202的封装件200或本公开中描述的任何封装件。
应当注意，图8A-图8B的序列可以组合一个或多个阶段以简化和/或阐明用于提供或制造封装件的序列。在一些实施方式中，可以改变或修改过程的顺序。在一些实施方式中，可以替换或替代一个或多个过程而不背离本公开的精神。图8A-图8B的序列可以用于一次制造一个或多个封装件(作为晶圆的一部分)。
如图8A所示，阶段1示出了在提供基板202之后的状态。基板202可以由供应商提供或制造。与图5A-图5F所示的过程类似的过程可以用于制造基板202。然而，不同的实施方式可以使用不同的工艺来制造基板202。可以用于制造基板202的工艺示例包括半加法工艺(SAP)和修改的半加法工艺(mSAP)。
基板202包括第一表面(例如，顶面)和第二表面(例如，底面)。基板202包括至少一个内部电介质层220、多个互连件222、阻焊层224、外部电介质层230、覆盖电介质层240、和至少一个路由互连件242。多个互连件222至少位于至少一个内部电介质层220中和之上。多个互连件222包括位于基板202的底部金属层上的至少一个焊盘222a。焊盘222a被配置为耦合到多个焊料互连件280中的焊料互连件。外部电介质层230位于至少一个内部电介质层220之上。至少一个路由互连件242耦合到多个互连件222。至少一个路由互连件242位于外部电介质层230之上。至少一个路由互连件242位于基板202的底部金属层之上(或下方，具体取决于顶部和底部是如何任意定义的)。覆盖电介质层240位于外部电介质层230和至少一个路由互连件242之上。
阶段2示出了在多个焊料互连件280耦合到基板202之后的状态。焊料互连件280可以耦合到基板202的底部金属层。例如，焊料互连件280可以耦合到基板202的焊盘222a(其位于底部金属层上)。回流工艺可以用于将焊料互连件280耦合到基板202。
如图8B所示，阶段3示出了在第一集成器件205通过多个互连件250耦合到基板202的第一表面(例如，顶面)之后的状态。多个互连件250可以耦合到基板202的多个互连件222中的互连件。阶段3还示出了在第二集成器件206通过多个互连件260耦合到基板202的第一表面(例如，顶面)之后的状态。多个互连件260可以耦合到基板202的多个互连件222中的互连件。回流工艺可以用于将第一集成器件205和/或第二集成器件206耦合到基板202。
阶段4示出了在基板202的第一表面之上形成包封层208以使得包封层208包封第一集成器件205和第二集成器件206之后的状态。形成和/或设置包封层208的工艺可以包括使用压缩和传递模塑工艺(compression and transfer molding process)、片材模塑工艺(sheet molding process)或液体模塑工艺(liquid molding process)。阶段4可以示出包括基板202、第一集成器件205、第二集成器件206和包封层208的封装件200。
本公开中描述的封装件(例如，200、400)可以一次一个地被制造，或者可以一起被制造为一个或多个晶圆的一部分，并且然后单个化(singulate)成个体封装件。
用于制造包括具有位于外部电介质层之上的互连件的基板的封装件的方法的示例性流程图
在一些实施方式中，制造包括基板的封装件包括若干过程。图9示出了用于提供或制造包括基板的封装件的方法900的示例性流程图。在一些实施方式中，图9的方法900可以用于提供或制造在本公开中描述的图2的封装件200。然而，方法900可以用于提供或制造本公开中描述的任何封装件。
应当注意，图9的方法可以组合一个或多个过程以简化和/或阐明用于提供或制造基板的封装件的方法。在一些实施方式中，可以改变或修改过程的顺序。
该方法(在905处)提供基板(例如，202、402)。基板202可以由供应商提供或制造。基板202包括第一表面(例如，顶面)和第二表面(例如，底面)。基板202可以包括至少一个内部电介质层220、多个互连件222、阻焊层224、外部电介质层230、覆盖电介质层240、和至少一个路由互连件242。多个互连件222至少位于至少一个内部电介质层220中和之上。多个互连件222包括位于基板202的底部金属层上的至少一个焊盘222a。焊盘222a被配置为耦合到多个焊料互连件280中的焊料互连件。外部电介质层230位于至少一个内部电介质层220之上。至少一个路由互连件242耦合到多个互连件222。至少一个路由互连件242位于外部电介质层230之上。至少一个路由互连件242位于基板202的底部金属层下方。覆盖电介质层240位于外部电介质层230和至少一个路由互连件242之上。
不同的实施方式可以提供不同的基板。与图5A-图5F所示的过程类似的过程可以用于制造基板202。然而，不同的实施方式可以使用不同工艺来制造基板202。图8A的阶段1示出并且描述了提供基板的示例。
该方法(在910处)将多个焊料互连件(例如，280)耦合到基板(例如，202)。焊料互连件280可以耦合到基板202的底部金属层。例如，焊料互连件280可以耦合到基板202的焊盘222a(其位于底部金属层上)。回流工艺可以用于将焊料互连件280耦合到基板202。图8A的阶段2示出和描述了将焊料互连件耦合到基板的示例。
该方法(在915处)将组件耦合到基板(例如，202)。例如，该方法可以通过多个互连件250将第一集成器件205耦合到基板202的第一表面(例如，顶面)。多个互连件250可以耦合到多个互连件222中的互连件。该方法可以通过多个互连件260将第二集成器件206耦合到基板202的第一表面(例如，顶面)。多个互连件260可以耦合到基板202的多个互连件222中的互连件。回流工艺可以用于将第一集成器件205和/或第二集成器件206耦合到基板202。图8B的阶段3示出并且描述了将组件耦合到基板的示例。
该方法(在925处)在基板(例如，202)的第一表面之上形成包封层(例如，208)。包封层可以形成在基板的第一表面之上，使得包封层208包封第一集成器件205和第二集成器件206(它们是组件的示例)。形成和/或设置包封层208的工艺可以包括使用压缩和传递模塑工艺、片材模塑工艺或液体模塑工艺。图8B的阶段4示出并且描述了位于基板之上并且包封集成器件的包封层的示例。
包括封装件的示例性层叠封装件(PoP)，该封装件包括具有位于外部电介质层之上的互连件的基板
图10示出了层叠封装件(PoP)1000的剖面图，PoP 1000包括封装件1001和封装件1003，封装件1001和封装件1003包括位于外部电介质层之上的互连件。封装件1001通过多个焊料互连件1080耦合到封装件1003。封装件1001位于封装件1003之上。PoP 1000通过封装件1003的多个焊料互连件280耦合到板290(例如，印刷电路板(PCB))。封装件1003提供具有紧凑的小因子同时还具有改进的路由互连件设计的封装件。
图10的封装件1003类似于图2的封装件200，并且因此包括与封装件200类似的组件。封装件1003包括行进通过包封层208的多个过孔1088。多个过孔1088可以包括穿模过孔(through mold via，TMV)。多个过孔1088耦合到多个互连件222。封装件1003包括位于包封层208之上的多个上部路由互连件1042。多个上部路由互连件1042可以耦合到多个过孔1088。上部覆盖电介质层1040位于多个上部路由互连件1042和包封层208之上。多个上部路由互连件1042位于(例如，横向地位于)在多个焊料互连件1080之间。多个路由互连件1042可以是用于上部路由互连件的部件。包封层1070可以位于封装件1001与封装件1003之间。
封装件1001包括基板1002、集成器件1006和包封层1008。基板1002包括至少一个电介质层1020和多个互连件1022。集成器件1006耦合到基板1002。包封层1008耦合到基板1002并且包封集成器件1006。
在一些实施方式中，封装件1001可以类似于封装件200，并且因此封装件1001可以包括外部电介质层(例如，230)和/或覆盖电介质层(例如，240)。
如本公开中使用的，当特定电介质层位于另一电介质层“之上”时，具体取决于底部(例如，底层)或顶部(例如，顶层)是如何任意定义的，该特定电介质层可以位于另一电介质层上方或下方。位于另一电介质层“之上”(无论是上方还是下方)的特定电介质层可以表示该特定电介质层耦合到另一电介质层的表面。例如，特定电介质层的表面可以与另一电介质层的另一表面接触(例如，触及)。
用于制造包括封装件的示例性层叠封装件(PoP)的示例性序列，该封装件包括具有位于外部电介质层之上的互连件的基板
图11(包括图11A-图11C)示出了用于提供或制造层叠封装件(PoP)的示例性序列。在一些实施方式中，图11A-图11C的序列可以用于提供或制造图10的PoP 1000或本公开中描述的任何PoP。
应当注意，图11A-图11C的序列可以组合一个或多个阶段以简化和/或阐明用于提供或制造PoP的序列。在一些实施方式中，可以改变或修改过程的顺序。在一些实施方式中，可以替换或替代一个或多个过程而不背离本公开的精神。图11A-图11C的序列可以用于一次制造一个PoP或若干PoP(作为晶圆的一部分)。
如图11A所示，阶段1示出了在提供或制造封装件200之后的状态。图8A-图8B示出了提供封装件的示例。封装件200可以包括基板，该基板包括至少一个路由互连件、外部电介质层和覆盖电介质层，如图2中所述。
阶段2示出了在封装件200的包封层208中形成腔体1110之后的状态。激光工艺和/或蚀刻工艺可以用于在包封层208中形成腔体1110。
阶段3示出了在包封层208的腔体1110中形成过孔1088之后的状态。粘贴工艺(pasting process)和/或镀覆工艺可以用于形成过孔1088。过孔1088可以耦合到基板202的多个互连件222。
如图11B所示，阶段4示出了在包封层208之上形成多个上部路由互连件1042之后的状态。多个上部路由互连件1042可以耦合到过孔1088。镀覆工艺可以用于形成多个上部路由互连件1042。
阶段5示出了在多个上部路由互连件1042和包封层208之上形成上部覆盖电介质层1040之后的状态。沉积工艺可以用于将上部覆盖电介质层1040设置在多个上部路由互连件1042和包封层208之上。上部覆盖电介质层1040可以包括阻焊层或光可成像电介质(PID)。封装件1003可以由封装件200制造而成。
如图11C所示，阶段6示出了在通过多个焊料互连件1080将封装件1001耦合到封装件1003之后的状态。回流工艺可以用于将封装件1001耦合到封装件1003。封装件1001包括基板1002、集成器件1006和包封层1008。基板1002包括至少一个电介质层1020和多个互连件1022。集成器件1006耦合到基板1002。包封层1008耦合到基板1002并且包封集成器件1006。封装件1001可以使用与用于制造封装件1003的工艺类似的工艺来制造。
阶段7示出了在封装件1001与封装件1003之间形成包封层1070之后的状态。形成和/或设置包封层10070的工艺可以包括使用压缩和传递模塑工艺、片材模塑工艺或液体模塑工艺以在包封层208与基板1002之间形成包封层1070。阶段7示出了包括封装件1001和封装件1003的PoP 1000。
示例性电子设备
图12示出了可以与上述器件、集成器件、集成电路(IC)封装件、集成电路(IC)器件、半导体器件、集成电路、管芯、内插件、封装件、层叠封装件(PoP)、系统级封装件(SiP)或片上系统(SoC)中的任何一者集成的各种电子设备。例如，移动电话设备1202、膝上型计算机设备1204、固定位置终端设备1206、可穿戴设备1208或机动车辆1210可以包括如本文所述的器件1200。例如，器件1200可以是本文中描述的任何器件和/或集成电路(IC)封装件。图12所示的器件1202、1204、1206和1208以及车辆1210仅是示例性的。其他电子设备也可以以器件1200为特征，包括但不限于包括以下各项的一组设备(例如，电子设备)：移动设备、手持个人通信系统(PCS)单元、诸如个人数字助理的便携式数据单元、支持全球定位系统(GPS)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、诸如抄表设备的固定位置数据单元、通信设备、智能手机、平板电脑、计算机、可穿戴设备(例如，手表、眼镜)、物联网(IoT)设备、服务器、路由器、在机动车辆(例如，自动驾驶汽车)中实现的电子设备、或者存储或检索数据或计算机指令的任何其他设备、或其任何组合。
图2-图4、图5A-图5F、图6A-图6B、图7、图8A-图8B、图9-图10、图11A-图11C和/或图12所示的组件、过程、特征和/或功能中的一个或多个可以被重新布置和/或组合成单个组件、过程、特征或功能，或者被体现在若干组件、过程或功能中。在不背离本公开的情况下，还可以添加附加的元件、组件、过程和/或功能。还应当注意，图2-图4、图5A-图5F、图6A-图6B、图7、图8A-图8B、图9-图10、图11A-图11C和/或图12及其在本公开中的对应描述不限于管芯和/或IC。在一些实施方式中，图2-图4、图5A-图5F、图6A-图6B、图7、图8A-图8B、图9-图10、图11A-图11C和/或图12及其对应描述可以用于制造、创建、提供、和/或生产器件和/或集成器件。在一些实施方式中，器件可以包括管芯、集成器件、集成无源器件(IPD)、管芯封装件、集成电路(IC)器件、器件封装件、集成电路(IC)封装件、晶圆、半导体器件、层叠封装件(PoP)器件、散热器件和/或内插件。
注意，本公开中的附图可以表示各种零件、组件、对象、器件、封装件、集成器件、集成电路和/或晶体管的实际表示和/或概念表示。在某些情况下，这些附图可能不是按比例绘制的。在某些情况下，为了清楚起见，可能未示出所有组件和/或部分。在一些情况下，图中的各个零件和/或组件的定位、位置、尺寸和/或形状可以是示例性的。在一些实施方式中，图中的各种组件和/或零件可以是可选的。
本文中使用词语“示例性”来表示“用作示例、实例或说明”。本文中描述为“示例性”的任何实施方式或方面不必被解释为比本公开的其他方面更优选或有利。同样，术语“方面”并不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。本文中使用的术语“耦合”是指两个对象之间的直接或间接耦合。例如，如果对象A与对象B物理接触，而对象B与对象C接触，则对象A和C仍可以被视为彼此耦合-即使它们没有直接物理接触。术语“电耦合”可以表示两个物体直接或间接耦合在一起，使得电流(例如，信号、电源、接地)可以在两个物体之间行进。电耦合的两个物体可以具有或不具有在两个物体之间流动的电流。术语“第一”、“第二”、“第三”和“第四”(和/或高于第四的任何内容)的使用是任意的。所描述的任何组件可以是第一组件、第二组件、第三组件或第四组件。例如，被称为第二组件的组件可以是第一组件、第二组件、第三组件或第四组件。术语“包封”是指对象可以部分包封或完全包封另一对象。术语“顶部”和“底部”是任意的。位于顶部的组件的位置可以在位于底部的组件之上。顶部组件可以被认为是底部组件，反之亦然。如本公开中所述，位于第二组件“之上”的第一组件可以表示第一组件位于第二组件上方或下方，具体取决于底部或顶部是如何任意定义的。在另一示例中，第一组件可以位于第二组件的第一表面之上(例如，上方)，并且第三组件可以位于第二组件的第二表面之上(例如，下方)，其中第二表面与第一表面相对。还应注意，如在本申请中在一个组件位于另一组件之上的上下文中使用的术语“之上”可以用于表示在另一组件上和/或在另一组件中(例如，在组件的表面上或嵌入在组件中)的组件。因此，例如，在第二组件之上的第一组件可以表示：(1)第一组件在第二组件之上，但不直接触及第二组件；(2)第一组件在第二组件上(例如，在第二组件的表面上)；和/或(3)第一组件在(例如，嵌入在)第二组件中。本公开中使用的术语“约‘X值’”或“大约X值”是指在“X值”的10％以内。例如，约1或大约1的值将表示在0.9-1.1范围内的值。
在一些实施方式中，互连件是允许或促进两个点、元件和/或组件之间的电连接的器件或封装件的元件或组件。在一些实施方式中，互连件可以包括迹线、过孔、焊盘、柱、再分布金属层和/或凸块下金属化(under bump metallization，UBM)层。互连件可以包括一个或多个金属组件(例如，种子层+金属层)。在一些实施方式中，互连件是可以被配置为为电流(例如，数据信号、接地或电源)提供电路径的导电材料。互连件可以是电路的一部分。互连件可以包括一个以上的元件或组件。互连件可以由一个或多个互连件定义。不同的实施方式可以使用类似或不同的工艺来形成互连件。在一些实施方式中，化学气相沉积(CVD)工艺和/或物理气相沉积(PVD)工艺可以用于形成互连件。例如，溅射工艺、喷涂和/或镀覆工艺可以用于形成互连件。
此外，应当注意，本文中包含的各种公开内容可以被描述为被描绘为流程图、流程图表、结构图或框图的过程。尽管流程图可以将操作描述为顺序过程，但很多操作可以并行或同时执行。此外，可以重新布置操作的顺序。一个过程在其操作完成时终止。
在部背离本公开的情况下，本文中描述的本公开的各种特征可以在不同的系统中实现。应当注意，本公开的上述方面仅仅是示例并且不应当被解释为限制本公开。本公开的各方面的描述旨在说明性的，而不是限制权利要求的范围。因此，本教导可以容易地应用于其他类型的装置，并且很多替代、修改和变化对于本领域技术人员来说将是很清楚的。
在下文中，描述了另外的示例以促进对本发明的理解。
在一个另外的示例中，描述了一种封装件，该封装件包括：基板，该基板包括：(i)至少一个内部电介质层，(ii)位于至少一个内部电介质层中的多个互连件，其中多个互连件包括位于基板的底部金属层上的焊盘，(iii)位于至少一个内部电介质层之上(例如，位于至少一个内部电介质层的表面之上)的外部电介质层，(iv)耦合到多个互连件的至少一个路由互连件，其中至少一个路由互连件位于外部电介质层之上(例如，位于外部电介质层的表面之上)，其中至少一个路由互连件位于基板的底部金属层之上，以及(v)位于外部电介质层和至少一个路由互连件之上的覆盖电介质层；耦合到基板的集成器件；以及耦合到位于基板的底部金属层上的焊盘的焊料互连件。外部电介质层可以包括与至少一个内部电介质层不同的材料。覆盖电介质层可以包括与至少一个内部电介质层不同的材料。覆盖电介质层可以包括与至少一个内部电介质层和外部电介质层不同的材料。此外，覆盖电介质层和外部电介质层各自可以包括与至少一个内部电介质层不同的材料。此外，覆盖电介质层和外部电介质层各自可以包括相同的材料。至少一个内部电介质层可以包括覆铜层压板(CCL)芯、预浸料、味之素堆积膜(ABF)和/或树脂涂覆铜(RCC)。此外，外部电介质层和覆盖电介质层各自可以包括阻焊层和/或光可成像电介质(PID)。此外，去往和/或来自集成器件的第一电信号可以被配置为行进通过至少一个路由互连件。此外，封装件可以包括位于基板之上的包封层；位于包封层中的至少一个过孔；耦合到至少一个过孔的至少一个上部路由互连件，其中至少一个上部路由互连件位于包封层之上；以及位于至少一个上部路由互连件和包封层之上的上部覆盖电介质层。去往和/或来自集成器件的第一电信号可以被配置为行进通过至少一个上部路由互连件。此外，该封装件可以是层叠封装件(PoP)的一部分。基板的底部金属层可以是竖直地最靠近焊料互连件而不横向地定位在焊料互连件旁边的金属层。该封装件可以被并入到设备中，该设备选自包括以下各项的组：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能手机、个人数字助理、固定位置终端、平板电脑、计算机、可穿戴设备、笔记本电脑、服务器、物联网(IoT)设备和机动车辆中的设备。
在又一个另外的示例中，描述了一种装置，该装置包括：基板，该基板包括：(i)至少一个内部电介质层，(ii)位于至少一个内部电介质层中的多个互连件，其中多个互连件包括位于基板的底部金属层上的焊盘，(iii)位于至少一个内部电介质层之上的外部电介质层，(iv)用于耦合到多个互连件的路由互连件的部件，其中用于路由互连件的部件位于外部电介质层之上，其中用于路由互连件的部件位于基板的底部金属层之上，以及(v)位于外部电介质层和用于路由互连件的部件之上的覆盖电介质层；耦合到基板的集成器件；以及耦合到位于基板的底部金属层上的焊盘的焊料互连件。外部电介质层可以包括与至少一个内部电介质层不同的材料。覆盖电介质层可以包括与至少一个内部电介质层不同的材料。覆盖电介质层可以包括与至少一个内部电介质层和外部电介质层不同的材料。覆盖电介质层和外部电介质层各自可以包括与至少一个内部电介质层不同的材料。覆盖电介质层和外部电介质层各自可以包括相同的材料。去往和/或来自集成器件的第一电信号可以被配置为行进通过用于路由互连件的部件。此外，该装置可以包括：位于基板之上的用于包封的部件；位于用于包封的部件中的至少一个过孔；耦合到至少一个过孔的用于上部路由互连件的部件，其中用于上部路由互连件的部件位于用于包封的部件之上；以及位于用于上部路由互连件的部件和用于包封的部件之上的上部覆盖电介质层。此外，去往和/或来自集成器件的第一电信号可以被配置为行进通过用于上部路由互连件的部件。
在再一个另外的示例中，可以描述一种用于制造封装件的方法，该方法包括：提供基板，该基板包括：(i)至少一个内部电介质层，(ii)位于至少一个内部电介质层中的多个互连件，其中多个互连件包括位于基板的底部金属层上的焊盘，(iii)位于至少一个内部电介质层之上的外部电介质层，(iv)耦合到多个互连件的至少一个路由互连件，其中至少一个路由互连件位于外部电介质层之上，其中至少一个路由互连件位于基板的底部金属层之上，以及(v)位于外部电介质层和至少一个路由互连件之上的覆盖电介质层；将集成器件耦合到基板；以及将焊料互连件耦合到位于基板的底部金属层上的焊盘。该方法还可以包括：在基板之上形成包封层；在包封层中形成至少一个过孔；在包封层之上形成至少一个上部路由互连件，其中至少一个上部路由互连件耦合到至少一个过孔；以及在至少一个上部路由互连件和包封层之上形成上部覆盖电介质层。
在另一示例中，描述了一种封装件，该封装件包括：基板，该基板包括：(i)至少一个内部电介质层，(ii)位于至少一个内部电介质层中的多个互连件，其中多个互连件包括位于基板的底部金属层上的焊盘，(iii)位于至少一个内部电介质层之上(例如，位于至少一个内部电介质层的表面之上)的外部电介质层，(iv)位于至少一个内部电介质层之上(例如，位于至少一个内部电介质层的表面之上)的覆盖电介质层，(v)耦合到多个互连件的至少一个路由互连件，其中至少一个路由互连件位于覆盖电介质层之上(例如，位于覆盖电介质层的表面之上)，其中至少一个路由互连件位于基板的底部金属层之上，以及(v)位于覆盖电介质层和至少一个路由互连件之上的第二外部电介质层；耦合到基板的集成器件；以及耦合到位于基板的底部金属层上的焊盘的焊料互连件。

Claims (28)

1.一种封装件，包括：
基板，包括：
(i)至少一个内部电介质层；
(ii)多个互连件，位于所述至少一个内部电介质层中，其中所述多个互连件包括位于所述基板的底部金属层上的焊盘；
(iii)外部电介质层，位于所述至少一个内部电介质层之上；
(iv)至少一个路由互连件，耦合到所述多个互连件，
其中所述至少一个路由互连件位于所述外部电介质层之上，
其中所述至少一个路由互连件位于所述基板的所述底部金属层之上，以及
(v)覆盖电介质层，位于所述外部电介质层和所述至少一个路由互连件之上；
集成器件，耦合到所述基板；以及
焊料互连件，耦合到位于所述基板的所述底部金属层上的所述焊盘。
2.根据权利要求1所述的封装件，其中所述外部电介质层包括与所述至少一个内部电介质层不同的材料。
3.根据权利要求1所述的封装件，其中所述覆盖电介质层包括与所述至少一个内部电介质层不同的材料。
4.根据权利要求1所述的封装件，其中所述覆盖电介质层包括与所述至少一个内部电介质层和所述外部电介质层不同的材料。
5.根据权利要求1所述的封装件，其中所述覆盖电介质层和所述外部电介质层各自包括与所述至少一个内部电介质层不同的材料。
6.根据权利要求1所述的封装件，其中所述覆盖电介质层和所述外部电介质层各自包括相同的材料。
7.根据权利要求1所述的封装件，其中所述至少一个内部电介质层包括覆铜层压板(CCL)芯、预浸料、味之素堆积膜(ABF)、和/或树脂涂覆铜(RCC)。
8.根据权利要求1所述的封装件，其中所述外部电介质层和所述覆盖电介质层各自包括阻焊层和/或光可成像电介质(PID)。
9.根据权利要求1所述的封装件，其中去往和/或来自所述集成器件的第一电信号被配置为行进通过所述至少一个路由互连件。
10.根据权利要求1所述的封装件，还包括：
包封层，位于所述基板之上；
至少一个过孔，位于所述包封层中；
至少一个上部路由互连件，耦合到所述至少一个过孔，其中所述至少一个上部路由互连件位于所述包封层之上；
上部覆盖电介质层，位于所述至少一个上部路由互连件和所述包封层之上，
其中所述外部电介质层位于所述至少一个内部电介质层的底面下方，
其中所述至少一个路由互连件位于所述外部电介质层的底面下方，并且
其中所述覆盖电介质层位于所述外部电介质层的所述底面和所述至少一个路由互连件下方。
11.根据权利要求10所述的封装件，其中去往和/或来自所述集成器件的第一电信号被配置为行进通过所述至少一个上部路由互连件。
12.根据权利要求10所述的封装件，其中所述封装件是层叠封装件(PoP)的一部分。
13.根据权利要求1所述的封装件，其中所述基板的所述底部金属层是竖直地最靠近所述焊料互连件而不横向地定位在所述焊料互连件旁边的金属层。
14.根据权利要求1所述的封装件，其中所述封装件被并入到设备中，所述设备选自包括以下各项的组：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能手机、个人数字助理、固定位置终端、平板电脑、计算机、可穿戴设备、笔记本电脑、服务器、物联网(IoT)设备和机动车辆中的设备。
15.一种装置，包括：
基板，包括：
(i)至少一个内部电介质层；
(ii)多个互连件，位于所述至少一个内部电介质层中，其中所述多个互连件包括位于所述基板的底部金属层上的焊盘；
(iii)外部电介质层，位于所述至少一个内部电介质层之上；
(iv)用于路由互连件的部件，所述路由互连件耦合到所述多个互连件，
其中所述用于路由互连件的部件位于所述外部电介质层之上，
其中所述用于路由互连件的部件位于所述基板的所述底部金属层之上，以及
(v)覆盖电介质层，位于所述外部电介质层和所述用于路由互连件的部件之上；
集成器件，耦合到所述基板；以及
焊料互连件，耦合到位于所述基板的所述底部金属层上的所述焊盘。
16.根据权利要求15所述的装置，其中所述外部电介质层包括与所述至少一个内部电介质层不同的材料。
17.根据权利要求15所述的装置，其中所述覆盖电介质层包括与所述至少一个内部电介质层不同的材料。
18.根据权利要求15所述的装置，其中所述覆盖电介质层包括与所述至少一个内部电介质层和所述外部电介质层不同的材料。
19.根据权利要求15所述的装置，其中所述覆盖电介质层和所述外部电介质层各自包括与所述至少一个内部电介质层不同的材料。
20.根据权利要求15所述的装置，其中所述覆盖电介质层和所述外部电介质层各自包括相同的材料。
21.根据权利要求15所述的装置，其中去往和/或来自所述集成器件的第一电信号被配置为行进通过所述用于路由互连件的部件。
22.根据权利要求15所述的装置，还包括：
用于包封的部件，位于所述基板之上；
至少一个过孔，位于所述用于包封的部件中；
用于上部路由互连件的部件，耦合到所述至少一个过孔，其中所述用于上部路由互连件的部件位于所述用于包封的部件之上；以及
上部覆盖电介质层，位于所述用于上部路由互连件的部件和所述用于包封的部件之上。
23.根据权利要求22所述的装置，其中去往和/或来自所述集成器件的第一电信号被配置为行进通过所述用于上部路由互连件的部件。
24.根据权利要求15所述的装置，
其中所述外部电介质层(i)耦合到所述至少一个内部电介质层，并且(ii)位于所述至少一个内部电介质层下方，
其中所述用于路由互连件的部件位于所述外部电介质层下方，并且
其中所述覆盖电介质层(i)耦合到所述外部电介质层和所述用于路由互连件的部件，并且(ii)位于所述外部电介质层下方。
25.一种封装件，包括：
基板，包括：
(i)至少一个内部电介质层；
(ii)多个互连件，位于所述至少一个内部电介质层中，其中所述多个互连件包括位于所述基板的底部金属层上的焊盘；
(iii)外部电介质层，位于所述至少一个内部电介质层之上；
(iv)覆盖电介质层，位于所述至少一个内部电介质层之上；
(v)至少一个路由互连件，耦合到所述多个互连件，
其中所述至少一个路由互连件位于所述覆盖电介质层之上，
其中所述至少一个路由互连件位于所述基板的所述底部金属层之上，以及
(vi)第二外部电介质层，位于所述覆盖电介质层和所述至少一个路由互连件之上；
集成器件，耦合到所述基板；以及
焊料互连件，耦合到位于所述基板的所述底部金属层上的所述焊盘。
26.根据权利要求25所述的封装件，其中所述第二外部电介质层和所述外部电介质层可以是相同的电介质层。
27.一种用于制造封装件的方法，包括：
提供基板，所述基板包括：
(i)至少一个内部电介质层；
(ii)多个互连件，位于所述至少一个内部电介质层中，其中所述多个互连件包括位于所述基板的底部金属层上的焊盘；
(iii)外部电介质层，位于所述至少一个内部电介质层之上；
(iv)至少一个路由互连件，耦合到所述多个互连件，
其中所述至少一个路由互连件位于所述外部电介质层之上，
其中所述至少一个路由互连件位于所述基板的所述底部金属层之上，以及
(v)覆盖电介质层，位于所述外部电介质层和所述至少一个路由互连件之上；
将集成器件耦合到所述基板；以及
将焊料互连件耦合到位于所述基板的所述底部金属层上的所述焊盘。
28.根据权利要求27所述的方法，还包括：
在所述基板之上形成包封层；
在所述包封层中形成至少一个过孔；
在所述包封层之上形成至少一个上部路由互连件，其中所述至少一个上部路由互连件耦合到所述至少一个过孔；以及
在所述至少一个上部路由互连件和所述包封层之上形成上部覆盖电介质层。
CN202180023993.2A 2020-04-06 2021-04-05 包括具有在阻焊层之上的互连路由线路的基板的封装件 Pending CN115362550A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/840,752 US11444019B2 (en) 2020-04-06 2020-04-06 Package comprising a substrate with interconnect routing over solder resist layer and an integrated device coupled to the substrate and method for manufacturing the package
US16/840,752 2020-04-06
PCT/US2021/025822 WO2021207101A2 (en) 2020-04-06 2021-04-05 Package comprising a substrate with interconnect routing over solder resist layer

Publications (1)

Publication Number Publication Date
CN115362550A true CN115362550A (zh) 2022-11-18

Family

ID=75787212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180023993.2A Pending CN115362550A (zh) 2020-04-06 2021-04-05 包括具有在阻焊层之上的互连路由线路的基板的封装件

Country Status (7)

Country Link
US (1) US11444019B2 (zh)
EP (1) EP4133521B1 (zh)
KR (1) KR20220165246A (zh)
CN (1) CN115362550A (zh)
BR (1) BR112022019588A2 (zh)
TW (1) TW202203407A (zh)
WO (1) WO2021207101A2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022019309A (ja) * 2020-07-17 2022-01-27 ローム株式会社 半導体装置
US11682607B2 (en) * 2021-02-01 2023-06-20 Qualcomm Incorporated Package having a substrate comprising surface interconnects aligned with a surface of the substrate
US11749611B2 (en) 2021-02-01 2023-09-05 Qualcomm Incorporated Package with a substrate comprising periphery interconnects

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8610134B2 (en) 2006-06-29 2013-12-17 Cree, Inc. LED package with flexible polyimide circuit and method of manufacturing LED package
US8633588B2 (en) 2011-12-21 2014-01-21 Mediatek Inc. Semiconductor package
US9642259B2 (en) * 2013-10-30 2017-05-02 Qualcomm Incorporated Embedded bridge structure in a substrate
US9721922B2 (en) 2013-12-23 2017-08-01 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming fine pitch RDL over semiconductor die in fan-out package
WO2015138359A1 (en) 2014-03-10 2015-09-17 Deca Technologies Inc. Semiconductor device and method comprising thickened redistribution layers
US9679801B2 (en) * 2015-06-03 2017-06-13 Apple Inc. Dual molded stack TSV package
EP3346492A3 (en) 2017-01-05 2018-08-08 MediaTek Inc. Semiconductor chip package and fabrication method thereof
US9972589B1 (en) 2017-03-30 2018-05-15 Intel Corporation Integrated circuit package substrate with microstrip architecture and electrically grounded surface conductive layer
US10998261B2 (en) * 2017-06-08 2021-05-04 Intel Corporation Over-molded IC package with in-mold capacitor
US11728265B2 (en) * 2018-09-12 2023-08-15 Intel Corporation Selective deposition of embedded thin-film resistors for semiconductor packaging
US11164814B2 (en) * 2019-03-14 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same

Also Published As

Publication number Publication date
BR112022019588A2 (pt) 2022-11-16
TW202203407A (zh) 2022-01-16
EP4133521A2 (en) 2023-02-15
EP4133521B1 (en) 2024-05-08
US11444019B2 (en) 2022-09-13
US20210313266A1 (en) 2021-10-07
WO2021207101A3 (en) 2021-11-18
KR20220165246A (ko) 2022-12-14
WO2021207101A2 (en) 2021-10-14

Similar Documents

Publication Publication Date Title
WO2021178169A1 (en) Package comprising dummy interconnects
EP4133521B1 (en) Package comprising a substrate with interconnect routing over solder resist layer
US11502049B2 (en) Package comprising multi-level vertically stacked redistribution portions
KR102558895B1 (ko) 패키지들의 콘택-콘택 커플링을 포함하는 디바이스
US20210175178A1 (en) Package comprising a double-sided redistribution portion
US11452246B2 (en) Patch substrate configured as a shield located over a cavity of a board
US11289453B2 (en) Package comprising a substrate and a high-density interconnect structure coupled to the substrate
KR20230137329A (ko) 기판의 표면과 정렬된 표면 상호연결부들을 포함하는기판을 갖는 패키지
US11605594B2 (en) Package comprising a substrate and a high-density interconnect integrated device coupled to the substrate
US11791276B2 (en) Package comprising passive component between substrates for improved power distribution network (PDN) performance
US11562962B2 (en) Package comprising a substrate and interconnect device configured for diagonal routing
US20240105568A1 (en) Package comprising a substrate with interconnects
TW202234633A (zh) 具有包括周邊互連的基板的封裝
TW202329366A (zh) 包括具有高密度互連的基板的封裝

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination