KR20220157943A - 보드의 공동 위에 위치된 쉴드로서 구성된 패치 기판 - Google Patents

보드의 공동 위에 위치된 쉴드로서 구성된 패치 기판 Download PDF

Info

Publication number
KR20220157943A
KR20220157943A KR1020227029830A KR20227029830A KR20220157943A KR 20220157943 A KR20220157943 A KR 20220157943A KR 1020227029830 A KR1020227029830 A KR 1020227029830A KR 20227029830 A KR20227029830 A KR 20227029830A KR 20220157943 A KR20220157943 A KR 20220157943A
Authority
KR
South Korea
Prior art keywords
board
patch
shield
substrate
package
Prior art date
Application number
KR1020227029830A
Other languages
English (en)
Inventor
찰스 데이비드 페인터
라이언 레인
존 이튼
아미트 마노
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20220157943A publication Critical patent/KR20220157943A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/119—Details of rigid insulating substrates therefor, e.g. three-dimensional details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0017—Casings, cabinets or drawers for electric apparatus with operator interface units
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

보드, 패키지 및 패치 기판을 포함하는 디바이스. 보드는 공동을 포함한다. 패키지는 보드의 제 1 측면에 커플링된다. 패키지는 기판 및 그 기판에 커플링된 집적 디바이스를 포함한다. 집적 디바이스는 보드의 공동 내에 적어도 부분적으로 위치된다. 패치 기판은 보드의 제 2 측면에 커플링된다. 패치 기판은 보드의 공동 위에 위치된다. 패치 기판은 패키지용 전자기 간섭 (EMI) 쉴드로서 구성된다.

Description

보드의 공동 위에 위치된 쉴드로서 구성된 패치 기판
관련 출원(들)에 대한 상호 참조
본 출원은 2020년 10월 15일자로 미국 특허상표국에 출원된 정규출원 제17/071,408호, 및 2020년 3월 25일자로 미국 특허상표국에 출원된 가출원 제62/994,657호에 대한 우선권 및 그 이익을 주장하고, 그 출원들의 전체 내용들은 그 전체로 및 모든 적용가능한 목적들로 하기에서 충분히 개시된 것처럼 본 명세서에 참조로 통합된다.
분야
다양한 특징들은 집적 디바이스들을 갖는 패키지들에 관한 것이지만, 보다 구체적으로는 전자기 간섭 (electromagnetic interference; EMI) 쉴드로서 구성된 패치 기판을 갖는 패키지에 관한 것이다.
도 1 은 기판 (102), 집적 디바이스 (104), 수동 디바이스 (106), 및 캡슐화 층 (108) 을 포함하는 패키지 (100) 를 예시한다. 기판 (102) 은 적어도 하나의 유전체 층 (120), 복수의 인터커넥트들 (122), 및 복수의 솔더 인터커넥트들 (124) 을 포함한다. 복수의 솔더 인터커넥트들 (144) 이 기판 (102) 및 집적 디바이스 (104) 에 커플링된다. 캡슐화 층 (108) 은 집적 디바이스 (104), 수동 디바이스 (106) 및 복수의 솔더 인터커넥트들 (144) 을 캡슐화한다. 쉴드 (150) 는 패키지 (100) 를 둘러쌀 수도 있다. 쉴드 (150) 는 전자기 간섭 (EMI) 으로부터 패키지 (100) 를 보호하도록 구성된다. 패키지 (100) 및 쉴드 (150) 는 보드 (180) (예를 들어, 인쇄 회로 보드) 에 커플링될 수도 있다. 쉴드 (150) 는 패키지 (100) 를 포함하는 디바이스에서 차지되는 전체 공간을 증가시킨다. 디바이스들에 제공되는 패키지들의 폼 팩터를 개선할 필요가 계속 있다.
다양한 특징들은 집적 디바이스들을 갖는 패키지들에 관한 것이지만, 보다 구체적으로는 전자기 간섭 (EMI) 쉴드로서 구성된 패치 기판을 갖는 패키지에 관한 것이다.
일 예는 보드, 패키지 및 패치 기판을 포함하는 디바이스를 제공한다. 보드는 공동 (cavity) 을 포함한다. 패키지는 보드의 제 1 측면에 커플링된다. 패키지는 기판 및 그 기판에 커플링된 집적 디바이스를 포함한다. 집적 디바이스는 보드의 공동 내에 적어도 부분적으로 위치된다. 패치 기판은 보드의 제 2 측면에 커플링된다. 패치 기판은 보드의 공동 위에 위치된다. 패치 기판은 패키지용 전자기 간섭 (EMI) 쉴드로서 구성된다.
다른 예는 보드, 패키지 및 패치 쉴드를 위한 수단을 포함하는 디바이스를 제공한다. 보드는 공동을 포함한다. 패키지는 보드의 제 1 측면에 커플링된다. 패키지는 기판 및 그 기판에 커플링된 집적 디바이스를 포함한다. 집적 디바이스는 보드의 공동 내에 적어도 부분적으로 위치된다. 패치 쉴드를 위한 수단은 보드의 제 2 측면에 커플링된다. 패치 쉴드를 위한 수단은 보드의 공동 위에 위치된다. 패치 쉴드를 위한 수단은 패키지용 전자기 간섭 (EMI) 쉴드로서 구성된다.
다른 예는 디바이스를 제조하기 위한 방법을 제공한다. 방법은 공동을 포함하는 보드의 제 1 측면에 패키지를 커플링한다. 패키지는 기판 및 그 기판에 커플링된 집적 디바이스를 포함한다. 집적 디바이스는 보드의 공동 내에 적어도 부분적으로 위치된다. 방법은 패치 기판이 보드의 공동 위에 위치되도록 보드의 제 2 측면에 패치 기판을 커플링한다. 패치 기판은 패키지용 전자기 간섭 (EMI) 쉴드로서 구성된다.
다양한 특징들, 특성, 및 이점들은 도면들과 함께 취해질 경우에 하기에 기재된 상세한 설명으로부터 명백하게 될 수도 있으며, 도면들에 있어서 동일한 참조 부호들은 전반에 걸쳐 대응하게 식별한다.
도 1 은 인쇄 회로 보드에 커플링된 패키지 및 쉴드의 프로파일도를 예시한다.
도 2 는 패키지, 보드, 및 보드의 공동 위에 위치된 쉴드로서 구성된 패치의 프로파일도를 예시한다.
도 3 은 패키지, 보드, 및 보드의 공동 위에 위치된 쉴드로서 구성된 패치의 프로파일도를 예시한다.
도 4 는 패키지, 보드, 및 보드의 공동 위에 위치된 쉴드로서 구성된 패치를 포함하는 디바이스의 프로파일도를 예시한다.
도 5 는 패키지, 보드, 및 보드의 공동 위에 위치된 쉴드로서 구성된 패치를 포함하는 디바이스의 프로파일도를 예시한다.
도 6 은 패키지, 보드, 및 보드의 공동 위에 위치된 쉴드로서 구성된 패치를 포함하는 디바이스의 프로파일도를 예시한다.
도 7a-도 7h 는 패키지, 보드, 및 보드의 공동 위에 위치된 쉴드로서 구성된 패치를 제조하기 위한 예시적인 시퀀스를 예시한다.
도 8 은 패키지, 보드, 및 보드의 공동 위에 위치된 쉴드로서 구성된 패치를 제조하기 위한 방법의 예시적인 플로우 다이어그램을 예시한다.
도 9 는 본 명세서에서 설명된 다이, 집적 디바이스, 집적 수동 디바이스 (IPD), 수동 컴포넌트, 패키지, 및/또는 디바이스 패키지를 통합할 수도 있는 다양한 전자 디바이스들을 예시한다.
다음의 설명에서, 특정 상세들은 본 개시의 다양한 양태들의 철저한 이해를 제공하기 위해 주어진다. 하지만, 그 양태들은 이들 특정 상세들 없이도 실시될 수도 있음이 당업자에 의해 이해될 것이다. 예를 들어, 회로들은, 그 양태들을 불필요한 상세로 모호하게 하는 것을 회피하기 위해 블록 다이어그램들로 도시될 수도 있다. 다른 경우들에서, 널리 공지된 회로들, 구조들 및 기법들은 본 개시의 양태들을 모호하게 하지 않기 위해 상세히 도시되지 않을 수도 있다.
본 개시는 보드, 패키지 및 패치 기판을 포함하는 디바이스를 설명한다. 보드는 공동을 포함한다. 패키지는 보드의 제 1 측면에 커플링된다. 패키지는 기판 및 그 기판에 커플링된 집적 디바이스를 포함한다. 집적 디바이스는 보드의 공동 내에 적어도 부분적으로 위치된다. 패치 기판은 보드의 제 2 측면에 커플링된다. 패치 기판은 보드의 공동 위에 위치된다. 패치 기판은 패키지용 전자기 간섭 (EMI) 쉴드로서 구성된다. 예를 들어, 패치 기판은 보드의 공동 내에 위치된 집적 디바이스용 EMI 쉴드로서 구성될 수도 있다. 보드는 인쇄 회로 보드 (PCB) 를 포함할 수도 있다. 패치 기판은 패키지용 EMI 쉴드로서 구성된 복수의 쉴드 인터커넥트들을 포함한다. 복수의 쉴드 인터커넥트들은 접지 (Vss) 에 커플링될 수도 있다. 패치 기판은 보드의 공동 위에, 그리고 보드의 제 1 부분과 보드의 제 2 부분 사이에 적어도 하나의 전기적 커넥션 (예를 들어, 전기적 경로) 을 제공하도록 구성된 복수의 인터커넥트들을 포함한다. 패치 기판은 별도의 EMI 쉴드가 요구되지 않도록, EMI 쉴드로서 패치 기판의 사용을 레버리지하는 솔루션을 제공한다. 따라서, 패치 기판은 패키지에 대한 다중 기능들을 제공할 수도 있으며, 이는 디바이스에 대한 전체 폼 팩터 및 비용을 감소시키는 것을 도울 수도 있다.
쉴드로서 구성된 예시적인 패치 기판
도 2 는 전자기 간섭 (EMI) 쉴드로서 구성된 패치 기판을 포함하는 디바이스 (200) 의 프로파일도를 예시한다. 디바이스 (200) 는 패키지 (201), 패키지 (203) 및 보드 (290) 를 포함한다. 보드 (290) 는 공동 (292) 을 포함한다. 보드 (290) 는 인쇄 회로 보드 (PCB) 를 포함할 수도 있다. 패키지 (201) 는 보드 (290) 의 제 1 측면 (예를 들어, 제 1 표면) 에 커플링된다. 패키지 (203) 는 보드 (290) 의 제 2 측면 (예를 들어, 제 2 표면) 에 커플링된다.
패키지 (201) 는 기판 (202), 기판 (204), 집적 디바이스 (210), 집적 디바이스 (212), 집적 디바이스 (280), 집적 디바이스 (282), 수동 디바이스 (214), 수동 디바이스 (216), 수동 디바이스 (218), 캡슐화 층 (207) 및 캡슐화 층 (209) 을 포함한다. 패키지 (201) 는 복수의 솔더 인터커넥트들 (241) 을 통해 보드 (290) 의 제 1 측면 (예를 들어, 제 1 표면) 에 커플링된다. 패키지 (201) 는 보드 (290) 의 공동 (292) 위에 위치된다.
기판 (202) 은 적어도 하나의 유전체 층 (220) 및 복수의 인터커넥트들 (222) 을 포함한다. 집적 디바이스 (210), 집적 디바이스 (212), 수동 디바이스 (214), 수동 디바이스 (216), 및 수동 디바이스 (218) 는 기판 (202) 에 커플링된다. 집적 디바이스 (210) 는 복수의 솔더 인터커넥트들 (211) 을 통해 기판 (202) 에 커플링된다. 집적 디바이스 (212) 는 복수의 솔더 인터커넥트들 (213) 을 통해 기판 (202) 에 커플링된다. 기판 (202) 은 라미네이트 기판 (예를 들어, 임베디드 트레이스 기판 (ETS)) 을 포함할 수도 있다. 캡슐화 층 (207) 은 기판 (202) 에 커플링된다. 캡슐화 층 (207) 은 집적 디바이스 (210), 집적 디바이스 (212), 수동 디바이스 (214), 수동 디바이스 (216), 및 수동 디바이스 (218) 를 캡슐화한다. 집적 디바이스 (280) 는 복수의 솔더 인터커넥트들 (281) 을 통해 기판 (202) 에 커플링된다.
기판 (204) 은 적어도 하나의 유전체 층 (240) 및 복수의 인터커넥트들 (242) 을 포함한다. 집적 디바이스 (282) 는 복수의 솔더 인터커넥트들 (283) 을 통해 기판 (204) 에 커플링된다. 기판 (204) 은 복수의 솔더 인터커넥트들 (291) 을 통해 기판 (202) 에 커플링된다. 집적 디바이스 (280) 는 기판 (202) 과 기판 (204) 사이에 위치될 수도 있다. 캡슐화 층 (209) 은 기판 (202) 과 기판 (204) 사이에 위치될 수도 있다. 캡슐화 층 (209) 은 집적 디바이스 (280) 를 캡슐화할 수도 있다.
패키지 (201) 는 복수의 솔더 인터커넥트들 (241) 을 통해 보드 (290) 에 커플링될 수도 있다. 예를 들어, 기판 (204) 은 복수의 솔더 인터커넥트들 (241) 을 통해 보드 (290) 에 커플링될 수도 있다. 패키지 (201) 는 집적 디바이스 (282) 가 보드 (290) 의 공동 (292) 내에 적어도 부분적으로 위치되도록 보드 (290) 에 커플링될 수도 있다. 집적 디바이스 (282) 는 후면 (back side) 및 전면 (front side) 을 포함한다. 집적 디바이스 (282) 의 전면은 복수의 솔더 인터커넥트들 (283) 을 통해 기판 (202) 에 커플링될 수도 있다. 집적 디바이스 (282) 의 후면은 패치 기판 (206) 을 향할 수도 있다. 집적 디바이스 (282) 는 적어도 하나의 다이 (예를 들어, 메모리 다이) 를 포함할 수도 있다.
패키지 (203) 는 패치 기판 (206), 집적 디바이스 (284) 및 집적 디바이스 (286) 를 포함한다. 집적 디바이스 (284) 는 복수의 솔더 인터커넥트들 (285) 을 통해 패치 기판 (206) 에 커플링된다. 집적 디바이스 (286) 는 복수의 솔더 인터커넥트들 (287) 을 통해 패치 기판 (206) 에 커플링된다. 패치 기판 (206) 은 보드 (290) 의 제 2 측면에 커플링되고 보드 (290) 의 공동 (292) 위에 위치된다. 패치 기판 (206) 은 복수의 솔더 인터커넥트들 (261) 을 통해 보드 (290) 에 커플링된다.
패치 기판 (206) 은 적어도 하나의 유전체 층 (260) 및 복수의 인터커넥트들 (262) 을 포함한다. 복수의 인터커넥트들 (262) 은 복수의 쉴드 인터커넥트들 및 복수의 패치 인터커넥트들을 포함할 수도 있다. 패치 기판 (206) 은 패키지 (201) 용 전자기 간섭 (EMI) 쉴드로서 구성된다. 예를 들어, 패치 기판 (206) 은 보드 (290) 의 공동 (292) 내에 위치된 집적 디바이스 (예를 들어, 282) 용 EMI 쉴드로서 구성될 수도 있다. 복수의 쉴드 인터커넥트들은 패키지 (201) 용 EMI 쉴드로서 구성될 수도 있다. 패치 기판 (206) 은 패치 쉴드를 위한 수단일 수도 있다. 복수의 쉴드 인터커넥트들은 접지 (Vss) 에 커플링되도록 구성될 수도 있다. 패치 기판 (206) 은 보드 (290) 의 공동 (292) 위에, 그리고 보드 (290) 의 제 1 부분과 보드 (290) 의 제 2 부분 사이에 적어도 하나의 전기적 커넥션 (예를 들어, 전기적 경로) 을 제공하도록 구성된 복수의 인터커넥트들 (262) (예를 들어, 패치 인터커넥트들) 을 포함한다. 따라서, 패치 기판 (206) 은 보드 (290) 의 제 1 부분과 보드 (290) 의 제 2 부분 사이에 브리지로서 구성될 수도 있다. 하나 이상의 전기 신호들은 브리지를 통해 보드 (290) 의 제 1 부분 및 제 2 부분을 이동할 수도 있다. 패치 기판 (206) 은 별도의 EMI 쉴드가 요구되지 않도록, EMI 쉴드로서 기판의 사용을 레버리지하는 솔루션을 제공한다. 따라서, 패치 기판 (206) 은 패키지에 대한 다중 기능들을 제공할 수도 있다. 예를 들어, 패치 기판 (206) 은 (i) EMI 쉴드 (예를 들어, EMI 쉴드를 위한 수단) 로서 그리고 (ii) 공동 (292) 위의 그리고 보드 (290) 의 2 개의 부분들 (보드 (290) 내의 공동 (292) 으로 인해 제거된 추가적인 라우팅 능력들/옵션들을 제공함) 사이의 브리지 (예를 들어, 브리지 인터커넥션을 위한 수단) 로서 구성될 수도 있다. 더욱이, 패치 기판 (206) 의 사용은 디바이스의 전체 폼 팩터를 감소시키는데 도움이 되어, 패키지 (201), 패키지 (203), 보드 (290) 가 모바일 디바이스와 같은 소형 디바이스들에서 구현되는 것을 허용한다. 패치 기판 (206) 은 상이한 수의 금속 층들을 포함할 수도 있다.
도 2 는 또한 패치 기판 (206) 에 커플링되는 쉴드 (289) 를 예시한다. 쉴드 (289) 는 집적 디바이스 (284) 및 집적 디바이스 (286) 용 EMI 쉴드로서 동작할 수도 있다. 쉴드 (289) 는 집적 디바이스 (284) 및 집적 디바이스 (286) 주위의 케이싱으로서 동작하는 적어도 하나의 금속 시트를 포함할 수도 있다. 쉴드 (289) 는 접지에 커플링되도록 구성될 수도 있다. 쉴드 (289) 는 (적어도 도 3, 도 4 및 도 5 에서 설명된 바와 같이) 쉴드 (320) 에 커플링되도록 구성될 수도 있다. 쉴드 (320) 및/또는 쉴드 (289) 는 패키지의 능동 디바이스 (예를 들어, 트랜지스터) 및/또는 수동 디바이스 (예를 들어, 인덕터, 커패시터) 에 전기적으로 커플링되지 않도록 구성될 수도 있다.
공동 (292) 은 원형, 정사각형, 직사각형, 또는 타원형을 포함하여, 임의의 형상을 가질 수도 있다. 공동 (292) 의 사이즈는 공동 (292) 내에 적어도 부분적으로 위치되는 집적 디바이스 (282) 의 사이즈보다 크다. 일부 구현들에서, 1 초과의 집적 디바이스가 공동 (292) 내에 적어도 부분적으로 위치될 수도 있다. 일부 구현들에서, 보드 (290) 에는 1 초과의 공동 (292) 이 있을 수도 있고, 각각의 공동 (292) 은 적어도 하나의 집적 디바이스를 포함한다. 기판 (예를 들어, 202, 204) 은 공동 (292) 의 폭 및/또는 직경보다 큰 측방향 폭 및/또는 측방향 길이를 갖는다. 유사하게, 패치 기판 (206) 은 공동 (292) 의 폭 및/또는 직경보다 큰 측방향 폭 및/또는 측방향 길이를 갖는다.
도 3 은 패치 기판 (206) 에서 전기적 커넥션들 및 쉴드들을 위한 개념적 및 예시적 경로들을 갖는 디바이스 (200) 를 예시한다. 도 3 에 도시된 바와 같이, 쉴드 (320) 는 적어도 패치 기판 (206) 내에 형성될 수도 있다. 쉴드 (320) 는 EMI 쉴드일 수도 있다. 도 3 에 도시된 쉴드 (320) 는 EMI 쉴드의 개념적 표현일 수도 있다. 쉴드 (320) 는 패치 기판 (206) 내의 적어도 하나의 쉴드 인터커넥트 (또는 복수의 쉴드 인터커넥트들) 에 의해 정의될 수도 있다. 쉴드 (320) 는 패치 기판 (206) 내의 적어도 하나의 쉴드 인터커넥트 (또는 복수의 쉴드 인터커넥트들) 및 적어도 하나의 솔더 인터커넥트 (261) 에 의해 정의될 수도 있다. 적어도 하나의 쉴드 인터커넥트는 복수의 인터커넥트들 (262) 로부터의 인터커넥트들을 포함할 수도 있다. 쉴드 (320) 는 적어도 하나의 솔더 인터커넥트 (261) 에 의해 정의될 수도 있다. 쉴드 (320) 는 패치 기판 (206) 내의 적어도 하나의 쉴드 인터커넥트 (또는 복수의 쉴드 인터커넥트들), 적어도 하나의 솔더 인터커넥트 (261), 보드 (290) 내의 적어도 하나의 쉴드 인터커넥트, 및/또는 적어도 하나의 솔더 인터커넥트 (241) 에 의해 정의될 수도 있다. 쉴드 (320) 는 Faraday 케이지로서 동작하도록 구성될 수도 있다. 쉴드 (320) 는 접지 (예를 들어, Vss) 에 커플링될 수도 있다. 쉴드 (320) 는 집적 디바이스의 능동 디바이스 (예를 들어, 트랜지스터) 와의 전기적 커넥션이 없을 수도 있다. 쉴드 (320) 는 보드 (290) 의 공동 (292) 위에 위치되고/되거나 집적 디바이스 (282) 에 대해 측방향으로 위치될 수도 있다. 쉴드 (320) 의 형상, 사이즈 및/또는 설계는 상이한 구현들에 따라 변할 수도 있다. 예를 들어, 쉴드 (320) 는 패치 기판 (206) 의 적어도 하나의 금속 층 상에 형성될 수도 있다.
도 3 은 또한 패치 기판 (206) 내에 위치된 적어도 하나의 전기적 커넥션 (310) (예를 들어, 전기적 경로) 을 예시한다. 도 3 에 도시된 적어도 하나의 전기적 커넥션 (310) 은 적어도 하나의 전류 (예를 들어, 신호, 접지, 전력) 에 대한 적어도 하나의 가능한 경로의 개념적 표현을 나타낼 수도 있다. 적어도 하나의 전기적 커넥션 (310) 은 복수의 인터커넥트들 (262) 로부터의 인터커넥트들을 포함할 수도 있다. 적어도 하나의 전기적 커넥션 (310) 은 적어도 하나의 솔더 인터커넥트 (261) 를 포함할 수도 있다. 적어도 하나의 전기적 커넥션 (310) 은 집적 디바이스 (210), 집적 디바이스 (212), 집적 디바이스 (282), 집적 디바이스 (284) 및/또는 집적 디바이스 (286) 로의/로부터의 커넥션들을 포함할 수도 있다. 패치 기판 (206) 은 보드 (290) 의 공동 (292) 위에, 그리고 보드 (290) 의 제 1 부분과 보드 (290) 의 제 2 부분 사이에 적어도 하나의 전기적 커넥션 (310) 을 제공하도록 구성된다. 예를 들어, 패치 기판 (206) 은 보드 (290) 의 공동 (292) 위에, 그리고 보드 (290) 의 제 1 부분과 보드 (290) 의 제 2 부분 사이에 적어도 하나의 전기적 커넥션 (310) 을 제공하도록 구성되는 복수의 인터커넥트들을 포함한다. 적어도 하나의 전기적 커넥션 (310) 은 집적 디바이스들 (284 및/또는 286) 에 커플링될 수도 있다. 적어도 하나의 전기적 커넥션 (310) 은 복수의 솔더 인터커넥트들 (241) 로부터의 적어도 하나의 솔더 인터커넥트에 커플링될 수도 있다. 적어도 하나의 전기적 커넥션 (310) 은 디바이스 (200) 의 다른 컴포넌트들 (예를 들어, 집적 디바이스들 (210, 212, 280, 282)) 에 전기적으로 커플링되도록 구성될 수도 있다. 본 개시에 도시된 쉴드 (320) 및 적어도 하나의 전기적 커넥션 (310) 의 위치들은 임의적이다. 쉴드 (320) 및 적어도 하나의 전기적 커넥션 (310) 은 패치 기판 (206), 보드 (290), 적어도 하나의 솔더 인터커넥트 (261) 및/또는 적어도 하나의 솔더 인터커넥트 (241) 내에 임의의 방식으로 위치 및/또는 배열될 수도 있다. 하기에 설명되는 도 5 는 쉴드 (320) 및 적어도 하나의 전기적 커넥션 (310) 이 패치 기판 (206) 에 어떻게 배열될 수도 있는지의 다른 예를 예시한다.
상이한 구현들은 패키지 및/또는 패치 기판의 상이한 구성들을 가질 수도 있다. 도 4-도 6 은 패치 기판을 갖는 다른 구현들의 예들을 예시한다.
도 4 는 패키지 (401), 패키지 (203) 및 보드 (290) 를 포함하는 디바이스 (400) 를 예시한다. 패키지 (401) 는 패키지 (201) 와 유사할 수도 있고, 따라서 패키지 (201) 와 유사한 컴포넌트들을 포함할 수도 있다. 도 4 에 도시된 바와 같이, 패키지 (401) 는 복수의 솔더 인터커넥트들 (241) 을 통해 보드 (290) 의 제 1 측면 (예를 들어, 제 1 표면) 에 커플링된다. 예를 들어, 기판 (202) 은 복수의 솔더 인터커넥트들 (241) 을 통해 보드 (290) 의 제 1 측면에 커플링된다. 패키지 (401) 은 기판 (202) 을 포함한다. 집적 디바이스 (210), 집적 디바이스 (212), 수동 디바이스 (214), 수동 디바이스 (216) 및 수동 디바이스 (218) 는 기판 (202) 의 제 1 측면에 커플링될 수도 있다. 집적 디바이스 (282) 는 기판 (202) 의 제 2 측면에 커플링된다. 집적 디바이스 (282) 는 보드 (290) 의 공동 (292) 내에 적어도 부분적으로 위치될 수도 있다.
패치 기판 (206) 은 패키지 (401) 용 전자기 간섭 (EMI) 쉴드로서 구성된다. 예를 들어, 패치 기판 (206) 은 보드 (290) 의 공동 (292) 내에 위치된 집적 디바이스 (예를 들어, 282) 용 EMI 쉴드로서 구성될 수도 있다. 복수의 인터커넥트들 (262) 은 복수의 쉴드 인터커넥트들을 포함할 수도 있다. 복수의 쉴드 인터커넥트들은 EMI 쉴드 (예를 들어, 쉴드 (320), 패키지 (401) 용 EMI 쉴드) 로서 구성될 수도 있다. 복수의 쉴드 인터커넥트들은 Faraday 케이지로서 동작하도록 구성될 수도 있다. 복수의 쉴드 인터커넥트들은 접지 (Vss) 에 커플링되도록 구성될 수도 있다. 복수의 쉴드 인터커넥트들은 집적 디바이스의 능동 디바이스 (예를 들어, 트랜지스터) 와의 전기적 커넥션이 없을 수도 있다. 패치 기판 (206) 은 보드 (290) 의 공동 (292) 위에, 그리고 보드의 제 1 부분과 보드 (290) 의 제 2 부분 사이에 적어도 하나의 전기적 커넥션 (예를 들어, 전기적 경로) 을 제공하도록 구성된 복수의 인터커넥트들 (262) (예를 들어, 패치 인터커넥트들) 을 포함한다.
도 5 는 패키지 (201), 패키지 (503) 및 보드 (290) 를 포함하는 디바이스 (500) 를 예시한다. 패키지 (503) 는 패키지 (203) 와 유사할 수도 있고, 따라서 패키지 (203) 와 유사한 컴포넌트들을 포함할 수도 있다.
패키지 (503) 는 패치 기판 (206), 집적 디바이스 (284) 및 집적 디바이스 (286) 를 포함한다. 집적 디바이스 (284) 및 집적 디바이스 (286) 는 패치 기판 (206) 에 커플링된다. 집적 디바이스 (284) 및/또는 집적 디바이스 (286) 는 패키지 (201) 쪽을 향할 수도 있다. 예를 들어, 집적 디바이스 (284) 및/또는 집적 디바이스 (286) 의 후면은 패키지 (201) 를 향할 수도 있다. 집적 디바이스 (286) 및/또는 집적 디바이스 (286) 는 보드 (290) 의 공동 (292) 내에 적어도 부분적으로 위치될 수도 있다. 도 5 는 또한 쉴드 (320) 가 도 3 에 도시된 쉴드 (320) 와 상이한 위치에 위치되는 것을 예시한다. 도 5 에 도시된 적어도 하나의 전기적 커넥션 (310) 의 위치는 도 3 에 도시된 적어도 하나의 전기적 커넥션 (310) 의 위치와 상이하다. 위에서 언급된 바와 같이, 본 개시에 도시된 적어도 하나의 전기적 커넥션 (310) 및/또는 쉴드 (320) 의 사이즈들, 형상들 및/또는 위치들은 임의적이다.
도 6 은 패키지 (201), 패키지 (203) 및 보드 (290) 를 포함하는 디바이스 (600) 를 예시한다. 디바이스 (600) 는 모바일 디바이스를 포함할 수도 있다. 디바이스 (600) 는 디스플레이 (601), 미드프레임 (603) 및 커버 (605) 를 포함할 수도 있다. 디스플레이 (601) 는 모바일 디바이스용 스크린을 포함할 수도 있다. 커버 (605) 는 모바일 디바이스용 후방 커버를 포함할 수도 있다. 패키지 (201), 패키지 (203) 및 보드 (290) 는 패키지 (203) 가 디스플레이 (601) 를 향하고 패키지 (201) 가 커버 (605) 를 향하도록 디바이스 (600) 내부에 구현된다. 디바이스 (600) 는 도 4-도 5 에 도시된 구성들을 포함할 수도 있음에 유의한다. 도 6 은 패키지들, 보드 및 패치 기판이 디바이스에서 어떻게 구현될 수도 있는지의 일 예를 예시한다. 다른 구현들은 상이한 방식으로 구성, 정렬, 및/또는 배향된 패키지, 보드 및/또는 패치 기판을 가질 수도 있음에 유의한다.
본 개시에서 설명된 다양한 기판들 (예를 들어, 202, 204, 206) 은 상이한 수의 금속 층들을 포함할 수도 있다. 따라서, 기판들에 도시된 금속 층들의 수는 단지 예시적일 뿐이다. 다양한 기판들은 동일한 제조 프로세스 또는 상이한 제조 프로세스들 (예를 들어, ETS, SAP, mSAP) 을 사용하여 제조될 수도 있다. 상이한 구현들은 상이한 기판들을 가질 수도 있다. 기판들은 코어 층을 포함할 수도 있거나 또는 코어리스 기판일 수도 있다. 기판들은 라미네이트 기판을 포함할 수도 있다.
집적 디바이스 (예를 들어, 210, 212, 280, 282, 284, 286) 는 다이 (예를 들어, 반도체 베어 다이) 를 포함할 수도 있다. 집적 디바이스는 무선 주파수 (RF) 디바이스, 수동 디바이스, 필터, 커패시터, 인덕터, 안테나, 송신기, 수신기, 표면 탄성파 (surface acoustic wave; SAW) 필터들, 벌크 탄성파 (bulk acoustic wave; BAW) 필터, 발광 다이오드 (LED) 집적 디바이스, GaAs 기반 집적 디바이스, 실리콘 카바이드, 실리콘 (Si) 기반 집적 디바이스, 실리콘 카바이드 (SiC) 기반 집적 디바이스, 메모리, 전력 관리 프로세서, 및/또는 이들의 조합들을 포함할 수도 있다. 집적 디바이스 (예를 들어, 204, 205, 206, 207) 는 적어도 하나의 전자 회로 (예를 들어, 제 1 전자 회로, 제 2 전자 회로 등) 를 포함할 수도 있다.
수동 디바이스는 커패시터 및/또는 저항기를 포함할 수도 있다. 다양한 캡슐화 층들 (예를 들어, 207, 209) 은 몰드, 수지, 에폭시 및/또는 폴리머를 포함할 수도 있다. 캡슐화 층 (예를 들어, 207, 209) 은 캡슐화를 위한 수단 (예를 들어, 캡슐화를 위한 제 1 수단, 캡슐화를 위한 제 2 수단) 일 수도 있다.
캡슐화 층 (예를 들어, 207, 209) 은 몰드, 수지 및/또는 에폭시를 포함할 수도 있다. 캡슐화 층 (예를 들어, 207, 209) 은 캡슐화를 위한 수단일 수도 있다. 캡슐화 층 (예를 들어, 207, 209) 은 압축 및 이송 성형 프로세스, 시트 성형 프로세스, 또는 액상 성형 프로세스를 사용함으로써 기판 (예를 들어, 202, 204) 위에 제공될 수도 있다.
상이한 구현들은 다양한 컴포넌트들에 대해 상이한 치수들을 갖는다. 일부 구현들에서, 패키지 (예를 들어, 201, 401), 패키지 (예를 들어, 203, 503) 및 보드 (290) 의 결합된 높이 또는 두께는 대략 3.4 밀리미터 (mm) 이하 (예를 들어, 대략 3.25-3.4 mm 의 범위) 이다. 일부 구현들에서, 패키지 (예를 들어, 201, 401), 패키지 (예를 들어, 203, 503) (패치 기판의 후면 상에 집적 디바이스(들)를 가짐) 및 보드 (290) 의 결합된 높이 또는 두께는 대략 4.4 밀리미터 (mm) 이하 (예를 들어 대략 4.0-4.4 mm 의 범위) 이다. 일부 구현들에서, 보드 (290) 는 대략 450-800 마이크로미터 (㎛) 의 범위의 두께를 가질 수도 있다. 일부 구현들에서, 패키지 (예를 들어, 201, 401) 는 대략 1800 마이크로미터 이하의 두께를 가질 수도 있다. 위에서 언급된 바와 같이, 패키지 (예를 들어, 201, 401) 의 컴포넌트들 중 일부는 보드 (290) 의 공동 (292) 내에 위치될 것이기 때문에, 패키지의 전체 유효 두께는 더 작을 수도 있다. 패키지 (예를 들어, 201, 401) 의 유효 두께는 패키지가 커플링되는 보드 (290) 의 표면에 대한 패키지의 두께일 수도 있다. 일부 구현들에서, 패치 기판을 포함하는 패키지 (예를 들어, 203, 503) 는 대략 1000 마이크로미터 이하의 두께를 가질 수도 있다. 본 개시에서 설명된 구성들은 더 얇은 패키지들을 허용하거나 디바이스의 제한된 양의 공간 내에 더 많은 컴포넌트들, 집적 디바이스들, 수동 디바이스들, 기판들 및/또는 패키지들을 팩킹할 수 있게 한다.
쉴드로서 구성된 패치 기판 및 패키지를 제조하기 위한 예시적인 시퀀스
도 7a-도 7h 는 패키지 및 패치 기판을 제공 또는 제조하기 위한 예시적인 시퀀스를 예시한다. 일부 구현들에서, 도 7a-도 7h 의 시퀀스는 도 2 의 패키지 및 패치 기판, 또는 본 개시에서 설명된 패키지들 및/또는 패치 기판들 중 임의의 것을 제공 또는 제조하는데 사용될 수도 있다.
도 7a-도 7h 의 시퀀스는 패키지 및 패치 기판을 제공 또는 제조하기 위한 시퀀스를 단순화 및/또는 명확화하기 위해 하나 이상의 스테이지들을 결합할 수도 있음에 유의해야 한다. 일부 구현들에서, 프로세스들의 순서는 변경 또는 수정될 수도 있다. 일부 구현들에서, 프로세스들 중 하나 이상은 본 개시의 사상으로부터 일탈함 없이 교체 또는 대체될 수도 있다. 상이한 구현들은 상이하게 인터커넥트 구조를 제조할 수도 있다.
스테이지 1 은, 도 7a 에 도시된 바와 같이, 캐리어 (700) 가 제공된 후의 상태를 예시한다. 캐리어 (700) 는 기판 및/또는 웨이퍼일 수도 있다. 캐리어 (700) 는 유리 및/또는 실리콘을 포함할 수도 있다. 캐리어 (700) 는 제 1 캐리어일 수도 있다.
스테이지 2 는 복수의 인터커넥트들 (702) 이 캐리어 (700) 위에 형성된 후의 상태를 예시한다. 복수의 인터커넥트들 (702) 은 트레이스들 및/또는 패드들을 포함할 수도 있다. 복수의 인터커넥트들 (702) 을 형성하는 것은 리소그래피 프로세스, 도금 프로세스, 스트리핑 프로세스 및/또는 에칭 프로세스를 수행하는, 시드 층을 형성하는 것을 포함할 수도 있다. 복수의 인터커넥트들 (702) 은 복수의 인터커넥트들 (222) 의 일부일 수도 있다.
스테이지 3 은 유전체 층 (710) 이 복수의 인터커넥트들 (702) 및 캐리어 (700) 위에 형성된 후의 상태를 예시한다. 유전체 층 (710) 은 복수의 인터커넥트들 (702) 및 캐리어 (700) 위에 디포짓 및/또는 코팅될 수도 있다. 유전체 층 (710) 은 폴리머를 포함할 수도 있다.
스테이지 4 는 공동들 (711) 이 유전체 층 (710) 내에 형성된 후의 상태를 예시한다. 공동들 (711) 을 형성하기 위해 레이저 프로세스 및/또는 에칭 프로세스가 사용될 수도 있다.
스테이지 5 는 복수의 인터커넥트들 (712) 이 유전체 층 (710) 및 공동들 (711) 위에 형성된 후의 상태를 예시한다. 복수의 인터커넥트들 (712) 은 비아들, 트레이스들 및/또는 패드들을 포함할 수도 있다. 복수의 인터커넥트들 (712) 을 형성하는 것은 리소그래피 프로세스, 도금 프로세스, 스트리핑 프로세스 및/또는 에칭 프로세스를 수행하는, 시드 층을 형성하는 것을 포함할 수도 있다. 복수의 인터커넥트들 (712) 은 복수의 인터커넥트들 (222) 의 일부일 수도 있다.
스테이지 6 은, 도 7b 에 도시된 바와 같이, 유전체 층 (720) 및 복수의 인터커넥트들 (722) 이 유전체 층 (710) 위에 형성된 후의 상태를 예시한다. 유전체 층 (720) 은 복수의 인터커넥트들 (712) 및 유전체 층 (710) 위에 디포짓 및/또는 코팅될 수도 있다. 유전체 층 (720) 은 폴리머를 포함할 수도 있다. 유전체 층 (720) 을 형성하는 것은 유전체 층 (720) 내에 공동들을 형성하는 것을 포함할 수도 있다. 유전체 층 (720) 내에 공동들을 형성하기 위해 레이저 프로세스 및/또는 에칭 프로세스가 사용될 수도 있다. 복수의 인터커넥트들 (722) 은 비아들, 트레이스들 및/또는 패드들을 포함할 수도 있다. 복수의 인터커넥트들 (722) 을 형성하는 것은 리소그래피 프로세스, 도금 프로세스, 스트리핑 프로세스 및/또는 에칭 프로세스를 수행하는, 시드 층을 형성하는 것을 포함할 수도 있다. 복수의 인터커넥트들 (722) 은 복수의 인터커넥트들 (222) 의 일부일 수도 있다.
스테이지 7 은 유전체 층 (730) 및 복수의 인터커넥트들 (732) 이 유전체 층 (720) 위에 형성된 후의 상태를 예시한다. 유전체 층 (730) 은 복수의 인터커넥트들 (722) 및 유전체 층 (720) 위에 디포짓 및/또는 코팅될 수도 있다. 유전체 층 (730) 은 폴리머를 포함할 수도 있다. 유전체 층 (730) 을 형성하는 것은 유전체 층 (730) 내에 공동들을 형성하는 것을 포함할 수도 있다. 유전체 층 (730) 내에 공동들을 형성하기 위해 레이저 프로세스 및/또는 에칭 프로세스가 사용될 수도 있다. 복수의 인터커넥트들 (732) 은 비아들, 트레이스들 및/또는 패드들을 포함할 수도 있다. 복수의 인터커넥트들 (732) 을 형성하는 것은 리소그래피 프로세스, 도금 프로세스, 스트리핑 프로세스 및/또는 에칭 프로세스를 수행하는, 시드 층을 형성하는 것을 포함할 수도 있다. 복수의 인터커넥트들 (732) 은 복수의 인터커넥트들 (222) 의 일부일 수도 있다. 스테이지 7 은 유전체 층들 (710, 720, 730) 및 복수의 인터커넥트들 (예를 들어, 702, 712, 722, 732) 을 포함하는 기판 (202) 을 예시할 수도 있다.
스테이지 8 은 복수의 집적 디바이스들 (예를 들어, 210, 212) 및 복수의 수동 디바이스들 (예를 들어, 214, 216, 218) 이 기판 (202) 의 제 1 표면에 커플링된 후의 상태를 예시한다. 기판 (202) 은 적어도 하나의 유전체 층 (220) 및 복수의 인터커넥트들 (222) 을 포함한다. 적어도 하나의 유전체 층 (220) 은 유전체 층들 (710, 720 및/또는 730) 을 나타낼 수도 있다. 복수의 인터커넥트들 (222) 은 복수의 인터커넥트들 (702, 712, 722 및/또는 732) 을 나타낼 수도 있다. 수동 디바이스들 및 집적 디바이스를 기판 (202) 의 제 1 표면 위에 배치하기 위해 픽 앤 플레이스 프로세스가 사용될 수도 있다. 솔더 인터커넥트들 (예를 들어, 211, 213) 은 수동 디바이스들 (예를 들어, 214, 216, 218) 및 집적 디바이스들 (예를 들어, 210, 212) 을 기판 (202) (예를 들어, 기판 (202) 의 인터커넥트들) 에 커플링하는데 사용될 수도 있다. 수동 디바이스들 및 집적 디바이스들을 기판 (202) 에 커플링하기 위해 리플로우 솔더 프로세스가 사용될 수도 있다.
스테이지 9 는, 도 7c 에 도시된 바와 같이, 캡슐화 층 (207) 이 수동 디바이스들 (예를 들어, 214, 216, 218) 및 집적 디바이스들 (예를 들어, 210, 212) 을 캡슐화하도록 캡슐화 층 (207) 이 기판 (202) 의 제 1 표면 위에 형성된 후의 상태를 예시한다. 캡슐화 층 (207) 은 기판 (202) 의 제 1 표면에 커플링될 수도 있다. 캡슐화 층 (207) 을 형성 및/또는 배치하는 프로세스는 압축 및 이송 성형 프로세스, 시트 성형 프로세스, 또는 액상 성형 프로세스를 사용하는 것을 포함할 수도 있다.
스테이지 10 은 캐리어 (700) 가 기판 (202) 으로부터 디커플링된 후의 상태를 예시한다. 캐리어 (700) 는 그라인딩 프로세스 및/또는 필 오프 프로세스를 통해 디커플링될 수도 있다.
스테이지 11 은, 도 7d 에 도시된 바와 같이, 집적 디바이스 (280) 가 기판 (202) 의 제 2 표면에 커플링된 후의 상태를 예시한다. 집적 디바이스 (280) 는 복수의 솔더 인터커넥트들 (281) 을 통해 기판 (202) 에 커플링된다. 집적 디바이스 (280) 를 기판 (202) 에 커플링하기 위해 리플로우 솔더 프로세스가 사용될 수도 있다.
스테이지 12 는 복수의 솔더 인터커넥트들 (291) 이 기판 (202) 의 제 2 표면 (예를 들어, 기판 (202) 의 인터커넥트들) 에 커플링된 후의 상태를 예시한다. 복수의 솔더 인터커넥트들 (291) 을 기판에 커플링하기 위해 리플로우 솔더 프로세스가 사용될 수도 있다.
스테이지 13 은, 도 7e 에 도시된 바와 같이, 기판 (204) 및 집적 디바이스 (282) 를 포함하는 패키지가 복수의 솔더 인터커네트들 (291) 에 커플링된 상태를 예시한다. 예를 들어, 기판 (204) 은 복수의 솔더 인터커넥트들 (291) 에 커플링될 수도 있다. 집적 디바이스 (282) 는 복수의 솔더 인터커넥트들 (283) 을 통해 기판 (204) 에 커플링될 수도 있다. 기판 (204) 은 적어도 하나의 유전체 층 (240) 및 복수의 인터커넥트들 (242) 을 포함할 수도 있다. (i) 집적 디바이스 (282) 를 기판 (204) 에 (솔더 인터커넥트들 (283) 을 통해) 그리고 (ii) 기판 (204) 을 기판 (202) 에 (솔더 인터커넥트들 (291) 을 통해) 커플링하기 위해 적어도 하나의 리플로우 솔더 프로세스가 사용될 수도 있다.
스테이지 14 는, 도 7f 에 도시된 바와 같이, 캡슐화 층 (209) 이 기판 (202) 과 기판 (204) 사이에 형성된 후의 상태를 예시한다. 캡슐화 층 (209) 은 집적 디바이스 (282) 를 캡슐화할 수도 있다. 캡슐화 층 (209) 을 형성 및/또는 배치하는 프로세스는 압축 및 이송 성형 프로세스, 시트 성형 프로세스, 또는 액상 성형 프로세스를 사용하는 것을 포함할 수도 있다. 스테이지 14 는 도 2 에서 설명된 바와 같이, 패키지 (201) 를 예시할 수도 있다.
스테이지 15 는, 도 7g 에 도시된 바와 같이, 패키지 (201) 가 보드 (290) 의 제 1 측면 (예를 들어, 제 1 표면) 에 커플링된 후의 상태를 예시한다. 패키지 (201) 는 복수의 솔더 인터커넥트들 (241) 을 통해 보드 (290) 에 커플링된다. 집적 디바이스 (282) 는 보드 (290) 의 공동 (292) 내에 적어도 부분적으로 위치된다. 집적 디바이스 (282) 가 보드 (290) 의 공동 (292) 내에 적어도 부분적으로 위치되도록 패키지 (201) 를 보드 (290) 에 커플링하기 위해 리플로우 솔더 프로세스가 사용될 수도 있다.
스테이지 16 는, 도 7h 에 도시된 바와 같이, 패키지 (203) 가 보드 (290) 의 제 2 측면 (예를 들어, 제 2 표면) 에 커플링된 후의 상태를 예시한다. 패키지 (203) 는 복수의 솔더 인터커넥트들 (261) 을 통해 보드 (290) 에 커플링된다. 패키지 (203) 는 패치 기판 (206), 집적 디바이스 (284) 및 집적 디바이스 (286) 를 포함한다. 패치 기판 (206) 은 보드 (290) 의 제 2 측면에 커플링되고 보드 (290) 의 공동 (292) 위에 위치된다. 패치 기판 (206) 은 복수의 솔더 인터커넥트들 (261) 을 통해 보드 (290) 에 커플링된다. 패키지 (203) 를 보드 (290) 에 커플링하기 위해 리플로우 솔더 프로세스가 사용될 수도 있다. 패치 기판 (206) 은 기판 (202) 에 대해 설명된 것과 유사한 방식으로 제조될 수도 있다. 예를 들어, 도 7a-도 7b 에서 설명된 바와 같은 스테이지 1-스테이지 7 은 패치 기판 (206) 을 제조하는데 사용될 수도 있다. 그러나, 패치 기판 (206) 은 상이하게 제조될 수도 있다. 패키지 (203) 는 패키지 (201) 에 대해 설명된 것과 유사한 방식으로 제조될 수도 있다. 패키지 (201), 패키지 (203) 및 보드 (290) 는 디스플레이 및 커버를 포함하는 모바일 디바이스와 같은 디바이스에서 구현될 수도 있다.
디바이스, 패키지(들), 기판(들), 보드(들), 집적 디바이스(들), 및 수동 디바이스(들)를 제조하는 프로세스는 하나 이상의 제작자들, 제조자들, 공급자들 및/또는 조립자들에 의해 제조될 수도 있음에 유의한다. 일 예에서, (i) 기판들이 제조될 수도 있고, (ii) 그 다음, 그 기판들을 집적 디바이스들 및/또는 수동 디바이스들에 커플링함으로써 패키지들로서 조립되도록 제조된 기판들이 제공되고, (ii) 패키지들이 공동을 포함하는 보드에 조립/커플링되고, 그리고 (iv) 그 다음, 조립된 보드 및 패키지들이 디바이스에서 구현된다. 상기는 디바이스들, 패키지들, 기판들, 집적 디바이스들 및/또는 패시브들이 디바이스에서 어떻게 조립 및 구현될 수도 있는지의 예일 뿐이다. 다른 구현들은 상이한 순서를 가질 수도 있고, 및/또는 상이한 제작자들, 제조자들, 공급자들 및/또는 조립자들에 의해 구현될 수도 있다.
쉴드로서 구성된 패치 기판 및 패키지를 제조하기 위한 방법의 예시적인 플로우 다이어그램
일부 구현들에서, 패키지 및 패치 기판을 제조하는 것은 여러 프로세스들을 포함한다. 도 8 은 패키지 및 패치 기판을 제공 또는 제조하기 위한 방법 (800) 의 예시적인 플로우 다이어그램을 예시한다. 일부 구현들에서, 도 8 의 방법 (800) 은 본 개시에서 설명된 도 2 의 패키지 및 패치 기판을 제공 또는 제조하는데 사용될 수도 있다. 그러나, 방법 (800) 은 본 개시에서 설명된 패키지들 및/또는 패치 기판들 중 임의의 것을 제공 또는 제조하는데 사용될 수도 있다.
도 8 의 방법은 패키지 및 패치 기판을 제공 또는 제조하기 위한 방법을 단순화 및/또는 명확화하기 위해 하나 이상의 프로세스들을 결합할 수도 있음에 유의해야 한다. 일부 구현들에서, 프로세스들의 순서는 변경 또는 수정될 수도 있다.
방법은 (805 에서) 적어도 하나의 기판 (예를 들어, 202, 204) 및 적어도 하나의 집적 디바이스 (예를 들어, 210, 212, 280, 282) 를 포함하는 제 1 패키지 (예를 들어, 201, 401) 를 제공한다. 제 1 패키지는 공급자에 의해 제공되거나 제조될 수도 있다. 제 1 패키지는 또한, 적어도 하나의 캡슐화 층 (예를 들어, 207, 209) 을 포함할 수도 있다. 도 7a-도 7f 의 스테이지 1-스테이지 14 는 적어도 하나의 기판 및 적어도 하나의 집적 디바이스를 포함하는 패키지의 제조의 예를 예시한다.
방법은 (810 에서) 제 1 패키지 (예를 들어, 201, 401) 의 집적 디바이스 (예를 들어, 282) 가 보드 (예를 들어, 290) 의 공동 (예를 들어, 292) 내에 적어도 부분적으로 위치되도록 보드 (예를 들어, 290) 의 제 1 측면 (예를 들어, 제 1 표면) 에 제 1 패키지를 커플링한다. 제 1 패키지는 복수의 솔더 인터커넥트들을 통해 보드에 커플링될 수도 있다. 제 1 패키지를 보드에 커플링하기 위해 리플로우 솔더 프로세스가 사용될 수도 있다. 도 7g 의 스테이지 15 는 보드에 커플링되는 패키지의 예를 예시한다.
방법은 (815 에서) 전자기 간섭 (EMI) 쉴드로서 동작하도록 구성되는 패치 기판 (예를 들어, 206) 을 포함하는 제 2 패키지 (예를 들어, 203, 503) 를 제공한다. 제 2 패키지는 공급자에 의해 제공되거나 제조될 수도 있다. 제 2 패키지는 제 1 패키지와 유사한 프로세스를 사용하여 제조될 수도 있다. 따라서, 제 2 패키지는 도 7a-도 7b 의 스테이지 1-스테이지 8 과 유사한 프로세스를 사용하여 제조될 수도 있다.
방법은 (820 에서) 제 2 패키지가 보드의 공동 (예를 들어, 292) 위에 위치되도록 보드 (예를 들어, 290) 의 제 2 측면에 제 2 패키지 (예를 들어, 203, 503) 를 커플링한다. 제 2 패키지는 EMI 쉴드로서 동작하도록 구성되는 패치 기판 (예를 들어, 206) 을 포함한다. 패치 기판은 EMI 쉴드로서 구성되는 적어도 하나의 쉴드 인터커넥트를 포함할 수도 있다. 패치 기판은 보드의 공동 위에 위치될 수도 있다. 도 7h 의 스테이지 16 은 보드에 커플링된 패치 기판을 포함하는 패키지의 예를 예시한다.
예시적인 전자 디바이스들
도 9 는 전술한 디바이스, 집적 디바이스, 집적 회로 (IC) 패키지, 집적 회로 (IC) 디바이스, 반도체 디바이스, 집적 회로, 다이, 인터포저, 패키지, 패키지-온-패키지 (PoP), 시스템 인 패키지 (SiP), 또는 시스템 온 칩 (SoC) 중 임의의 것과 통합될 수도 있는 다양한 전자 디바이스들을 예시한다. 예를 들어, 모바일 폰 디바이스 (902), 랩탑 컴퓨터 디바이스 (904), 고정 위치 단말기 디바이스 (906), 웨어러블 디바이스 (908), 또는 자동차 차량 (910) 은 본 명세서에서 설명된 바와 같은 디바이스 (900) 를 포함할 수도 있다. 디바이스 (900) 는, 예를 들어, 본 명세서에서 설명된 디바이스들 및/또는 집적 회로 (IC) 패키지들 중 임의의 것일 수도 있다. 도 9 에 예시된 디바이스들 (902, 904, 906 및 908) 및 차량 (910) 은 예시적일 뿐이다. 다른 전자 디바이스들은 또한, 모바일 디바이스들, 핸드헬드 개인용 통신 시스템들 (PCS) 유닛들, 휴대용 데이터 유닛들, 이를 테면 개인용 디지털 보조기들, 글로벌 포지셔닝 시스템 (GPS) 가능형 디바이스들, 내비게이션 디바이스들, 셋탑 박스들, 뮤직 플레이어들, 비디오 플레이어들, 엔터테인먼트 유닛들, 고정 위치 데이터 유닛들, 이를 테면 계측 판독 장비, 통신 디바이스들, 스마트폰들, 태블릿 컴퓨터들, 컴퓨터들, 웨어러블 디바이스들 (예를 들어, 시계, 안경), 사물 인터넷 (IoT) 디바이스들, 서버들, 라우터들, 자동차 차량들 (예를 들어, 자율 차량들) 에서 구현된 전자 디바이스들, 또는 데이터 또는 컴퓨터 명령들을 저장 또는 취출하는 임의의 다른 디바이스, 또는 이들의 임의의 조합을 포함하는 디바이스들 (예를 들어, 전자 디바이스들) 의 그룹을 포함하지만 이에 제한되지 않는 디바이스 (900) 를 특징으로 할 수도 있다.
도 2-도 6, 도 7a-도 7h, 및/또는 도 8-도 9 에 예시된 컴포넌트들, 프로세스들, 특징들, 및/또는 기능들 중 하나 이상은 단일 컴포넌트, 프로세스, 특징 또는 기능으로 재배열 및/또는 결합될 수도 있거나, 여러 컴포넌트들, 프로세스들, 또는 기능들로 구현될 수도 있다. 추가적인 엘리먼트들, 컴포넌트들, 프로세스들, 및/또는 기능들이 또한, 본 개시로부터 일탈함 없이 추가될 수도 있다. 도 2-도 6, 도 7a-도 7h, 및/또는 도 8-도 9 및 본 개시에서의 그 대응하는 설명은 다이들 및/또는 IC들에 제한되지 않음에 또한 유의해야 한다. 일부 구현들에서, 도 2-도 6, 도 7a-도 7h, 및/또는 도 8-도 9 및 그 대응하는 설명은 디바이스들 및/또는 집적 디바이스들을 제조, 생성, 제공, 및/또는 생산하는데 사용될 수도 있다. 일부 구현들에서, 디바이스는 다이, 집적 디바이스, 집적 수동 디바이스 (IPD), 다이 패키지, 집적 회로 (IC) 디바이스, 디바이스 패키지, 집적 회로 (IC) 패키지, 웨이퍼, 반도체 디바이스, 패키지-온-패키지 (PoP) 디바이스, 열 방산 디바이스 및/또는 인터포저를 포함할 수도 있다.
본 개시에서의 도면들은 다양한 부분들, 컴포넌트들, 오브젝트들, 디바이스들, 패키지들, 집적 디바이스들, 집적 회로들, 및/또는 트랜지스터들의 실제 표현들 및/또는 개념적 표현들을 나타낼 수도 있음에 유의한다. 일부 경우들에서, 도면들은 스케일링되지 않을 수도 있다. 일부 경우들에서, 명확성을 위해, 모든 컴포넌트들 및/또는 부분들이 도시되는 것은 아닐 수도 있다. 일부 경우들에서, 도면들에서 다양한 부분들 및/또는 컴포넌트들의 포지션, 위치, 사이즈들, 및/또는 형상들은 예시적일 수도 있다. 일부 구현들에서, 도면들에서의 다양한 컴포넌트들 및/또는 부분들은 옵션적일 수도 있다.
단어 "예시적인" 은 "예, 경우, 또는 예시로서 기능함" 을 의미하도록 본 명세서에서 사용된다. "예시적인" 것으로서 본 개시에서 설명된 임의의 구현 또는 양태는 반드시 본 개시의 다른 양태들에 비해 유리하거나 바람직한 것으로서 해석될 필요는 없다. 마찬가지로, 용어 "양태들" 은 본 개시의 모든 양태들이 논의된 특징, 이점 또는 동작 모드를 포함할 것을 요구하지는 않는다. 용어 "커플링된" 은 2 개의 오브젝트들 간의 직접 또는 간접적인 커플링 (예를 들어, 기계적 커플링) 을 지칭하도록 본 명세서에서 사용된다. 예를 들면, 오브젝트 A 가 오브젝트 B 와 물리적으로 접촉하고, 오브젝트 B 가 오브젝트 C 와 접촉한다면, 오브젝트들 A 및 C 는 - 그들이 서로 직접 물리적으로 접촉하지 않더라도 - 여전히 서로 커플링된 것으로 간주될 수도 있다. 용어 "전기적으로 커플링된" 은 전류 (예를 들어, 신호, 전력, 접지) 가 2 개의 오브젝트들 사이에서 이동할 수도 있도록 2 개의 오브젝트들이 함께 직접 또는 간접적으로 커플링되는 것을 의미할 수도 있다. 전기적으로 커플링되는 2 개의 오브젝트들은 2 개의 오브젝트들 사이에서 이동하는 전류를 가질 수도 있거나 갖지 않을 수도 있다. 용어들 "제 1", "제 2", "제 3" 및 "제 4" (및/또는 제 4 보다 위의 임의의 것) 의 사용은 임의적이다. 설명된 컴포넌트들 중 임의의 것은 제 1 컴포넌트, 제 2 컴포넌트, 제 3 컴포넌트 또는 제 4 컴포넌트일 수도 있다. 예를 들어, 제 2 컴포넌트로 지칭되는 컴포넌트는 제 1 컴포넌트, 제 2 컴포넌트, 제 3 컴포넌트 또는 제 4 컴포넌트일 수도 있다. 용어 "캡슐화" 는 오브젝트가 다른 오브젝트를 부분적으로 캡슐화하거나 완전히 캡슐화하는 것을 의미한다. 용어들 "상부 (top)" 및 "하부 (bottom)" 는 임의적이다. 상부에 위치되는 컴포넌트는 하부에 위치되는 컴포넌트 위에 위치될 수도 있다. 상부 컴포넌트는 하부 컴포넌트로 간주될 수도 있으며, 그 반대도 마찬가지이다. 본 명세서에서 설명된 바와 같이, 제 2 컴포넌트 "위에" 위치되는 제 1 컴포넌트는 하부 또는 상부가 임의적으로 정의되는 방법에 의존하여, 제 1 컴포넌트가 제 2 컴포넌트 상방에 (above) 또는 하방에 (below) 위치되는 것을 의미할 수도 있다. 다른 예에서, 제 1 컴포넌트는 제 2 컴포넌트의 제 1 표면 위에 (상방에) 위치될 수도 있고, 제 3 컴포넌트는 제 2 컴포넌트의 제 2 표면 위에 (예를 들어, 하방에) 위치될 수도 있고, 여기서 제 2 표면은 제 1 표면에 대향한다. 다른 컴포넌트 위에 위치된 하나의 컴포넌트의 맥락에서 본 출원에서 사용된 바와 같은 용어 "위에 (over)" 는 다른 컴포넌트 상에 및/또는 다른 컴포넌트 내에 있는 (예를 들어, 컴포넌트의 표면 상에 있거나 또는 컴포넌트 내에 내장된) 컴포넌트를 의미하는데 사용될 수도 있음에 또한 유의한다. 따라서, 예를 들어, 제 2 컴포넌트 위에 있는 제 1 컴포넌트는 (1) 제 1 컴포넌트가 제 2 컴포넌트 위에 있지만 제 2 컴포넌트와 직접 접촉하지 않는 것, (2) 제 1 컴포넌트가 제 2 컴포넌트 상에 (예컨대, 그의 표면 상에) 있는 것, 및/또는 (3) 제 1 컴포넌트가 제 2 컴포넌트 내에 있는 것 (예컨대, 그 내에 내장됨) 을 의미할 수도 있다. 제 2 컴포넌트 "내에" 위치되는 제 1 컴포넌트는 제 2 컴포넌트 내에 부분적으로 위치되거나 제 2 컴포넌트 내에 완전히 위치될 수도 있다. 본 개시에서 사용된 바와 같은, 용어 "약 '값 X'", 또는 "대략 값 X" 는 '값 X' 의 10 퍼센트 이내를 의미한다. 예를 들어, 약 1 또는 대략 1 의 값은 0.9-1.1 의 범위의 값을 의미할 것이다.
일부 구현들에서, 인터커넥트는 2 개의 포인트들, 엘리먼트들 및/또는 컴포넌트들 사이의 전기적 커넥션을 허용 또는 용이하게 하는 디바이스 또는 패키지의 엘리먼트 또는 컴포넌트이다. 일부 구현들에서, 인터커넥트는 트레이스, 비아, 패드, 필러, 금속화 층, 재분배 층, 및/또는 UBM (under bump metallization) 층/인터커넥트를 포함할 수도 있다. 일부 구현들에서, 인터커넥트는 신호 (예를 들어, 데이터 신호), 접지 및/또는 전력에 대한 전기적 경로를 제공하도록 구성될 수도 있는 전기 전도성 재료를 포함할 수도 있다. 인터커넥트는 1 초과의 엘리먼트 또는 컴포넌트를 포함할 수도 있다. 인터커넥트는 하나 이상의 인터커넥트들에 의해 정의될 수도 있다. 인터커넥트는 하나 이상의 금속 층들을 포함할 수도 있다. 인터커넥트는 회로의 일부일 수도 있다. 상이한 구현들은 인터커넥트들을 형성하기 위한 상이한 프로세스들 및/또는 시퀀스들을 사용할 수도 있다. 일부 구현들에서, 화학 기상 증착 (CVD) 프로세스, 물리 기상 증착 (PVD) 프로세스, 스퍼터링 프로세스, 스프레이 코팅, 및/또는 도금 프로세스가 인터커넥트들을 형성하기 위해 사용될 수도 있다.
또한, 본 명세서에 포함된 다양한 개시들은, 플로우차트, 플로우 다이어그램, 구조 다이어그램, 또는 블록 다이어그램으로서 도시되는 프로세스로서 설명될 수도 있음에 유의한다. 비록 플로우차트가 동작들을 순차적인 프로세스로서 설명할 수도 있지만, 동작들 대부분은 병렬로 또는 동시에 수행될 수 있다. 또한, 동작들의 순서는 재배열될 수도 있다. 프로세스는 그 동작들이 완료될 때 종료된다.
본 명세서에서 설명된 본 개시의 다양한 특징들은 본 개시로부터 일탈함 없이 상이한 시스템들에서 구현될 수 있다. 본 개시의 전술한 양태들은 단지 예들일 뿐이며, 본 개시를 제한하는 것으로서 해석되지 않아야 함에 유의해야 한다. 본 개시의 양태들의 설명은 예시적인 것으로 의도되며 청구항들의 범위를 제한하도록 의도되지 않는다. 그에 따라, 본 교시들은 다른 타입들의 장치들에 용이하게 적용될 수 있으며, 다수의 대안들, 수정들, 및 변동들은 당업자에게 명백할 것이다.

Claims (25)

  1. 디바이스로서,
    공동을 포함하는 보드;
    상기 보드의 제 1 측면에 커플링된 패키지로서, 상기 패키지는,
    기판; 및
    상기 기판에 커플링된 집적 디바이스로서, 상기 집적 디바이스는 상기 보드의 상기 공동 내에 적어도 부분적으로 위치되는, 상기 집적 디바이스를 포함하는, 상기 패키지; 및
    상기 보드의 제 2 측면에 커플링된 패치 기판을 포함하고,
    상기 패치 기판은 상기 보드의 상기 공동 위에 위치되고, 그리고
    상기 패치 기판은 상기 패키지용 전자기 간섭 (EMI) 쉴드로서 구성되는, 디바이스.
  2. 제 1 항에 있어서,
    상기 패치 기판은 상기 보드의 상기 공동 내에 위치된 상기 집적 디바이스용 EMI 쉴드로서 구성되는, 디바이스.
  3. 제 1 항에 있어서,
    상기 패치 기판은 상기 보드의 상기 공동 내에 위치된 상기 집적 디바이스용 EMI 쉴드로서 구성되는 복수의 쉴드 인터커넥트들을 포함하는, 디바이스.
  4. 제 1 항에 있어서,
    상기 패치 기판은 또한, 상기 보드의 상기 공동 위에, 그리고 상기 보드의 제 1 부분과 상기 보드의 제 2 부분 사이에 적어도 하나의 전기적 커넥션을 제공하는 브리지로서 구성되는, 디바이스.
  5. 제 1 항에 있어서,
    상기 패치 기판은 상기 보드의 상기 공동 위에, 그리고 상기 보드의 제 1 부분과 상기 보드의 제 2 부분 사이에 적어도 하나의 전기적 커넥션을 제공하도록 구성되는 복수의 인터커넥트들을 포함하는, 디바이스.
  6. 제 1 항에 있어서,
    상기 패치 기판에 커플링된 제 2 집적 디바이스를 더 포함하는, 디바이스.
  7. 제 6 항에 있어서,
    상기 제 2 집적 디바이스는 적어도 상기 패치 기판, 상기 보드 및 상기 기판을 통해 상기 집적 디바이스에 전기적으로 커플링되도록 구성되는, 디바이스.
  8. 제 1 항에 있어서,
    상기 집적 디바이스는 메모리 다이를 포함하는, 디바이스.
  9. 제 1 항에 있어서,
    디스플레이; 및
    커버를 더 포함하고,
    상기 보드 및 상기 패치 기판은, 상기 패치 기판이 상기 디스플레이에 더 가깝게 위치되도록 상기 디바이스 내에 위치되는, 디바이스.
  10. 제 1 항에 있어서,
    상기 패키지, 상기 보드 및 상기 패치 기판의 결합된 두께는 대략 3.4 밀리미터 (mm) 이하인, 디바이스.
  11. 제 1 항에 있어서,
    상기 디바이스는 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인용 디지털 보조기, 고정 위치 단말기, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩탑 컴퓨터, 서버, 사물 인터넷 (IoT) 디바이스, 및 자동차 차량 내의 디바이스로 이루어진 그룹으로부터 선택된 특정 디바이스에 통합되는, 디바이스.
  12. 장치로서,
    공동을 포함하는 보드;
    상기 보드의 제 1 측면에 커플링된 패키지로서, 상기 패키지는,
    기판; 및
    상기 기판에 커플링된 집적 디바이스로서, 상기 집적 디바이스는 상기 보드의 상기 공동 내에 적어도 부분적으로 위치되는, 상기 집적 디바이스를 포함하는, 상기 패키지; 및
    상기 보드의 제 2 측면에 커플링된 패치 쉴드를 위한 수단을 포함하고,
    상기 패치 쉴드를 위한 수단은 상기 보드의 상기 공동 위에 위치되고, 그리고
    상기 패치 쉴드를 위한 수단은 상기 패키지용 전자기 간섭 (EMI) 쉴드로서 구성되는, 장치.
  13. 제 12 항에 있어서,
    상기 패치 쉴드를 위한 수단은 상기 보드의 상기 공동 내에 위치된 상기 집적 디바이스용 EMI 쉴드로서 구성되는, 장치.
  14. 제 12 항에 있어서,
    상기 패치 쉴드를 위한 수단은 상기 보드의 상기 공동 내에 위치된 상기 집적 디바이스용 EMI 쉴드로서 구성되는 복수의 쉴드 인터커넥트들을 포함하는, 장치.
  15. 제 12 항에 있어서,
    상기 패치 쉴드를 위한 수단은 상기 보드의 상기 공동 위에, 그리고 상기 보드의 제 1 부분과 상기 보드의 제 2 부분 사이에 적어도 하나의 전기적 커넥션을 제공하도록 구성되는 브리지 인터커넥션을 위한 수단을 더 포함하는, 장치.
  16. 제 12 항에 있어서,
    상기 패치 쉴드를 위한 수단은 상기 보드의 상기 공동 위에, 그리고 상기 보드의 제 1 부분과 상기 보드의 제 2 부분 사이에 적어도 하나의 전기적 커넥션을 제공하도록 구성되는 복수의 인터커넥트들을 포함하는, 장치.
  17. 제 12 항에 있어서,
    상기 패치 쉴드를 위한 수단에 커플링된 제 2 집적 디바이스를 더 포함하는, 장치.
  18. 제 17 항에 있어서,
    상기 제 2 집적 디바이스는 적어도 상기 패치 쉴드를 위한 수단, 상기 보드 및 상기 기판을 통해 상기 집적 디바이스에 전기적으로 커플링되도록 구성되는, 장치.
  19. 제 12 항에 있어서,
    상기 집적 디바이스는 메모리 다이를 포함하는, 장치.
  20. 제 12 항에 있어서,
    디스플레이; 및
    커버를 더 포함하고,
    상기 보드 및 상기 패치 쉴드를 위한 수단은, 상기 패치 쉴드를 위한 수단이 상기 디스플레이에 더 가깝게 위치되도록 상기 장치 내에 위치되는, 장치.
  21. 제 12 항에 있어서,
    상기 장치는 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인용 디지털 보조기, 고정 위치 단말기, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩탑 컴퓨터, 서버, 사물 인터넷 (IoT) 디바이스, 및 자동차 차량 내의 디바이스로 이루어진 그룹으로부터 선택된 특정 디바이스에 통합되는, 장치.
  22. 디바이스를 제조하기 위한 방법으로서,
    공동을 포함하는 보드의 제 1 측면에 패키지를 커플링하는 단계로서, 상기 패키지는,
    기판; 및
    상기 기판에 커플링된 집적 디바이스로서, 상기 집적 디바이스는 상기 보드의 상기 공동 내에 적어도 부분적으로 위치되는, 상기 집적 디바이스를 포함하는, 상기 패키지를 커플링하는 단계; 및
    패치 기판이 상기 보드의 상기 공동 위에 위치되도록 상기 보드의 제 2 측면에 상기 패치 기판을 커플링하는 단계로서, 상기 패치 기판은 상기 패키지용 전자기 간섭 (EMI) 쉴드로서 구성되는, 상기 패치 기판을 커플링하는 단계를 포함하는, 디바이스를 제조하기 위한 방법.
  23. 제 22 항에 있어서,
    상기 패치 기판은 상기 보드의 상기 공동 내에 위치된 상기 집적 디바이스용 EMI 쉴드로서 구성되는, 디바이스를 제조하기 위한 방법.
  24. 제 22 항에 있어서,
    상기 패치 기판은 상기 보드의 상기 공동 내에 위치된 상기 집적 디바이스용 EMI 쉴드로서 구성되는 복수의 쉴드 인터커넥트들을 포함하는, 디바이스를 제조하기 위한 방법.
  25. 제 22 항에 있어서,
    상기 패치 기판은 상기 보드의 상기 공동 위에, 그리고 상기 보드의 제 1 부분과 상기 보드의 제 2 부분 사이에 적어도 하나의 전기적 커넥션을 제공하는 브리지로서 구성되는, 디바이스를 제조하기 위한 방법.
KR1020227029830A 2020-03-25 2021-03-18 보드의 공동 위에 위치된 쉴드로서 구성된 패치 기판 KR20220157943A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202062994657P 2020-03-25 2020-03-25
US62/994,657 2020-03-25
US17/071,408 US11452246B2 (en) 2020-03-25 2020-10-15 Patch substrate configured as a shield located over a cavity of a board
US17/071,408 2020-10-15
PCT/US2021/023038 WO2021194858A1 (en) 2020-03-25 2021-03-18 Patch substrate configured as a shield located over a cavity of a board

Publications (1)

Publication Number Publication Date
KR20220157943A true KR20220157943A (ko) 2022-11-29

Family

ID=77856767

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227029830A KR20220157943A (ko) 2020-03-25 2021-03-18 보드의 공동 위에 위치된 쉴드로서 구성된 패치 기판

Country Status (7)

Country Link
US (1) US11452246B2 (ko)
EP (1) EP4128342A1 (ko)
KR (1) KR20220157943A (ko)
CN (1) CN115298818A (ko)
BR (1) BR112022018403A2 (ko)
TW (1) TW202139416A (ko)
WO (1) WO2021194858A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202320276A (zh) * 2021-11-04 2023-05-16 胡迪群 半導體基板結構及其製造方法
WO2023172051A1 (ko) * 2022-03-08 2023-09-14 삼성전자주식회사 브릿지 인쇄회로기판을 포함하는 전자 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7613010B2 (en) 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
JP4258432B2 (ja) * 2004-05-21 2009-04-30 パナソニック株式会社 基板接合部材ならびにそれを用いた三次元接続構造体
US7145782B2 (en) * 2004-07-16 2006-12-05 Intel Corporation Reducing loadline impedance in a system
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
WO2007125849A1 (ja) * 2006-04-27 2007-11-08 Panasonic Corporation 基板接合部材ならびにそれを用いた三次元接続構造体
US8018731B2 (en) * 2006-06-27 2011-09-13 Panasonic Corporation Interconnect substrate and electronic circuit mounted structure
KR101642560B1 (ko) 2014-05-07 2016-07-25 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
JP2016066699A (ja) 2014-09-25 2016-04-28 京セラサーキットソリューションズ株式会社 複合配線基板およびその実装構造体
US10535643B2 (en) 2017-08-04 2020-01-14 Samsung Electronics Co., Ltd. Connection system of semiconductor packages using a printed circuit board

Also Published As

Publication number Publication date
WO2021194858A1 (en) 2021-09-30
EP4128342A1 (en) 2023-02-08
US20210307218A1 (en) 2021-09-30
US11452246B2 (en) 2022-09-20
BR112022018403A2 (pt) 2022-11-08
TW202139416A (zh) 2021-10-16
CN115298818A (zh) 2022-11-04

Similar Documents

Publication Publication Date Title
US20210280507A1 (en) Package comprising dummy interconnects
US11502049B2 (en) Package comprising multi-level vertically stacked redistribution portions
KR102558895B1 (ko) 패키지들의 콘택-콘택 커플링을 포함하는 디바이스
US20210175178A1 (en) Package comprising a double-sided redistribution portion
US11444019B2 (en) Package comprising a substrate with interconnect routing over solder resist layer and an integrated device coupled to the substrate and method for manufacturing the package
US11139224B2 (en) Package comprising a substrate having a via wall configured as a shield
KR20220157943A (ko) 보드의 공동 위에 위치된 쉴드로서 구성된 패치 기판
KR20230038146A (ko) 전자기 간섭 차폐부로서 구성된 수동 디바이스를 포함하는 패키지
US11605594B2 (en) Package comprising a substrate and a high-density interconnect integrated device coupled to the substrate
KR102588535B1 (ko) 기판간 구배 상호연결 구조를 포함하는 패키지
US11791276B2 (en) Package comprising passive component between substrates for improved power distribution network (PDN) performance
US11545411B2 (en) Package comprising wire bonds configured as a heat spreader
KR20240035464A (ko) 차폐체를 갖는 블록 디바이스를 포함하는 패키지
CN116783706A (zh) 具有包括外围互连件的衬底的封装件