KR102588535B1 - 기판간 구배 상호연결 구조를 포함하는 패키지 - Google Patents

기판간 구배 상호연결 구조를 포함하는 패키지 Download PDF

Info

Publication number
KR102588535B1
KR102588535B1 KR1020237015092A KR20237015092A KR102588535B1 KR 102588535 B1 KR102588535 B1 KR 102588535B1 KR 1020237015092 A KR1020237015092 A KR 1020237015092A KR 20237015092 A KR20237015092 A KR 20237015092A KR 102588535 B1 KR102588535 B1 KR 102588535B1
Authority
KR
South Korea
Prior art keywords
substrate
gradient
package
coupled
interconnect
Prior art date
Application number
KR1020237015092A
Other languages
English (en)
Other versions
KR20230066139A (ko
Inventor
아니켓 파틸
즈지에 왕
조안 레이 빌라르바 부엇
홍 복 위
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20230066139A publication Critical patent/KR20230066139A/ko
Application granted granted Critical
Publication of KR102588535B1 publication Critical patent/KR102588535B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

디바이스는 제1 패키지 및 제1 패키지에 커플링된 제2 패키지를 포함한다. 제1 패키지는 제1 기판, 제1 기판에 커플링된 적어도 하나의 구배 상호연결 구조, 및 제1 기판에 커플링된 제1 집적 디바이스를 포함한다. 제2 패키지는 제2 기판, 및 제2 기판에 커플링된 제2 집적 디바이스를 포함한다. 제2 기판은 적어도 하나의 구배 상호연결 구조에 커플링된다.

Description

기판간 구배 상호연결 구조를 포함하는 패키지
[0001] 본 특허 출원은, 2020년 11월 10일에 미국 특허 상표청에 출원된 계류중인 정식 출원 제17/093,954호에 대한 우선권 및 이익을 주장하며, 상기 출원의 내용은 그 전체가 모든 적용가능한 목적들로 아래에서 완전히 기술되는 것처럼 본 명세서에 통합된다.
[0002] 다양한 특징들은 패키지들 및 기판들에 관한 것이다.
[0003] 도 1은 기판(102), 집적 디바이스(105) 및 집적 디바이스(107)를 포함하는 패키지(100)를 예시한다. 기판(102)은 적어도 하나의 유전체 층(120), 복수의 상호연결부들(122) 및 복수의 땜납 상호연결부들(124)을 포함한다. 복수의 땜납 상호연결부들(154)이 집적 디바이스(105) 및 기판(102)의 제1 표면에 커플링된다. 복수의 땜납 상호연결부들(174)이 집적 디바이스(107) 및 기판(102)의 제1 표면에 커플링된다. 패키지(100)는 복수의 땜납 상호연결부들(124)을 통해 보드(106)에 커플링된다. 작은 폼 팩터들을 갖는 견고하고 신뢰할 수 있는 패키지들을 제공할 필요가 계속되고 있다.
[0004] 다양한 특징들은 패키지들 및 기판들에 관한 것이지만, 더 구체적으로는 기판들 사이에 구배(gradient) 상호연결부들을 포함하는 패키지에 관한 것이다.
[0005] 일 예는 제1 패키지 및 제1 패키지에 커플링된 제2 패키지를 포함하는 디바이스를 제공한다. 제1 패키지는 제1 기판, 제1 기판에 커플링된 적어도 하나의 구배 상호연결 구조, 및 제1 기판에 커플링된 제1 집적 디바이스를 포함한다. 제2 패키지는 제2 기판, 및 제2 기판에 커플링된 제2 집적 디바이스를 포함한다. 제2 기판은 적어도 하나의 구배 상호연결 구조에 커플링된다.
[0006] 다른 예는 제1 패키지 및 제1 패키지에 커플링된 제2 패키지를 포함하는 장치를 제공한다. 제1 패키지는 제1 기판, 제1 기판에 커플링된 구배 상호연결을 위한 수단, 및 제1 기판에 커플링된 제1 집적 디바이스를 포함한다. 제2 패키지는 제2 기판, 및 제2 기판에 커플링된 제2 집적 디바이스를 포함한다. 제2 기판은 구배 상호연결을 위한 수단에 커플링된다.
[0007] 다른 예는 디바이스를 제조하기 위한 방법을 제공한다. 방법은 제1 기판, 제1 기판에 커플링된 적어도 하나의 구배 상호연결 구조, 및 제1 기판에 커플링된 제1 집적 디바이스를 포함하는 제1 패키지를 제공한다. 방법은 제2 패키지를 제1 패키지에 커플링시킨다. 제2 패키지는 제2 기판을 포함하고, 제2 기판은 적어도 하나의 구배 상호연결 구조에 커플링된다. 제2 패키지는 제2 기판에 커플링된 제2 집적 디바이스를 포함한다.
[0008] 다양한 특성들, 속성, 및 이점들은, 도면들과 함께 취해진 경우, 아래에 기재된 상세한 설명으로부터 명백해질 수 있으며, 도면에서, 동일한 참조 부호들은 전반에 걸쳐 대응적으로 식별된다.
[0009] 도 1은 보드에 커플링된 패키지의 프로파일 도면을 예시한다.
[0010] 도 2는 기판들 사이에 구배 상호연결부들을 포함하는 패키지의 프로파일 도면을 예시한다.
[0011] 도 3은 기판들 사이에 구배 상호연결부들을 포함하는 다른 패키지의 프로파일 도면을 예시한다.
[0012] 도 4는 기판들 사이에 구배 상호연결부들을 포함하는 다른 패키지의 프로파일 도면을 예시한다.
[0013] 도 5는 기판들 사이에 구배 상호연결부들을 포함하는 다른 패키지의 프로파일 도면을 예시한다.
[0014] 도 6a 및 도 6b는 구배 상호연결부들을 제조하기 위한 예시적인 시퀀스를 예시한다.
[0015] 도 7은 구배 상호연결부들을 제조하기 위한 방법의 예시적인 흐름도를 예시한다.
[0016] 도 8a 내지 도 8c는 기판들 사이에 구배 상호연결부들을 포함하는 패키지를 제조하기 위한 예시적인 시퀀스를 예시한다.
[0017] 도 9는 기판들 사이에 구배 상호연결부들을 포함하는 패키지를 제조하기 위한 방법의 예시적인 흐름도를 예시한다.
[0018] 도 10은 본 명세서에서 설명된 다이, 전자 회로, 집적 디바이스, IPD(integrated passive device), 수동 컴포넌트, 패키지 및/또는 디바이스 패키지를 통합할 수 있는 다양한 전자 디바이스들을 예시한다.
[0019] 다음의 설명에서, 본 개시의 다양한 양상들의 완전한 이해를 제공하기 위해 특정한 세부사항들이 제공된다. 그러나, 양상들이 이러한 특정 세부사항들 없이도 실시될 수 있음이 당업자들에 의해 이해될 것이다. 예를 들어, 회로들은, 불필요하게 상세히 양상들을 불명료하게 하는 것을 회피하기 위해 블록도들로 도시될 수 있다. 다른 예시들에서, 널리-공지된 회로들, 구조들 및 기술들은 본 개시의 양상들을 불명료하게 하지 않기 위해 상세히 도시되지 않을 수 있다.
[0020] 본 개시는 제1 패키지 및 제1 패키지에 커플링된 제2 패키지를 포함하는 디바이스를 설명한다. 제1 패키지는 제1 기판, 제1 기판에 커플링된 적어도 하나의 구배 상호연결 구조, 및 제1 기판에 커플링된 제1 집적 디바이스를 포함한다. 제2 패키지는 제2 기판, 및 제2 기판에 커플링된 제2 집적 디바이스를 포함한다. 제2 기판은 적어도 하나의 구배 상호연결 구조에 커플링된다. 디바이스는 PoP(package on package)를 포함할 수 있다. 구배 상호연결 구조는 제1 기판과 제2 기판 사이에 로케이트된다. 일부 구현들에서, 구배 상호연결 구조는 캡슐화 층, 및 캡슐화 층을 통해 대각선으로 연장되는 적어도 하나의 연속적인 상호연결부를 포함할 수 있다. 일부 구현들에서, 구배 상호연결 구조는 캡슐화 층, 및 캡슐화 층을 통해 수직으로 그리고 수평으로 연장되는 적어도 하나의 연속적인 상호연결부를 포함할 수 있다. 캡슐화 층을 통해 수직으로 그리고 수평으로 연장되는 적어도 하나의 연속적인 상호연결부는 리드 프레임 상호연결부를 포함할 수 있다. 구배 상호연결 구조의 사용은 제1 기판과 제2 기판 사이의 공간의 두께를 감소시키는 것을 돕고, 이는 패키지의 전체 높이를 감소시키는 것을 돕는다.
기판들 사이의 구배 상호연결부들을 포함하는 예시적인 패키지들
[0021] 도 2는 구배 상호연결 구조를 포함하는 디바이스(200)의 프로파일 도면을 예시한다. 디바이스(200)는 제1 패키지(290) 및 제2 패키지(292)를 포함한다. 디바이스(200)는 PoP(package on package)를 포함할 수 있다. 제2 패키지(292)는 제1 패키지(290)에 커플링된다. 디바이스(200)는 복수의 땜납 상호연결부들(226)을 통해 보드(209)에 커플링된다. 특히, 제1 패키지(290)는 복수의 땜납 상호연결부들(226)을 통해 보드(209)에 커플링된다. 제1 패키지(290)는 제2 패키지(292)와 보드(209) 사이에 로케이트된다. 보드(209)는 PCB(printed circuit board)를 포함할 수 있다.
[0022] 제1 패키지(290)는 제1 기판(202), 집적 디바이스(203), 구배 상호연결 구조(206) 및 복수의 땜납 상호연결부들(226)을 포함한다. 제1 기판(202)은 적어도 하나의 유전체 층(220) 및 복수의 상호연결부들(222)을 포함한다. 제1 기판(202)은 ETS(embedded trace substrate), 적층 기판, 및/또는 코어리스 기판을 포함할 수 있다. 집적 디바이스(203)는 복수의 땜납 상호연결부들(234)을 통해 제1 기판(202)의 제1 표면(예컨대, 최하부 표면)에 커플링된다. 복수의 땜납 상호연결부들(226)은 제1 기판(202)의 제1 표면에 커플링된다.
[0023] 구배 상호연결 구조(206)는 제1 기판(202)의 제2 표면(예컨대, 최상부 표면)에 커플링된다. 구배 상호연결 구조(206)를 제1 기판(202)에 커플링시키기 위해 복수의 땜납 상호연결부들(244)이 사용될 수 있다. 구배 상호연결 구조(206)는 캡슐화 층(260), 및 캡슐화 층(260)을 통해 연장되는 적어도 하나의 상호연결부(262)를 포함한다. 캡슐화 층(260)은 캡슐화를 위한 수단일 수 있다. 캡슐화 층(260)을 형성하기 위해, 압축 및 이송 성형 프로세스, 시트 성형 프로세스, 또는 액체 성형 프로세스가 사용될 수 있다. 적어도 하나의 상호연결부(262)는 상이한 방향들을 따라 캡슐화 층(260)에서 연장될 수 있다. 적어도 하나의 상호연결부(262) 각각은 캡슐화 층(260)을 통해 연장되는 연속적인 상호연결부일 수 있다. 도 2의 예에서, 적어도 하나의 상호연결부(262)는 캡슐화 층(260)에서 대각선으로 연장되는 적어도 하나의 연속적인 상호연결부를 포함한다. 대각 방향은 제1 기판(202)을 향하고 그리고/또는 제1 기판(202)에 커플링된 캡슐화 층(260)의 표면에 대한 것이다. 대각선 방향들의 예들은, 예컨대 대략 1도 내지 89도(1도 내지 89도의 임의의 각도들을 포함함)를 포함한다. 적어도 하나의 연속적인 상호연결부는 리드 프레임 상호연결부들을 포함할 수 있다. 적어도 하나의 상호연결부(262)는 복수의 땜납 상호연결부들(244)을 통해 제1 기판(202)에 커플링된다. 구배 상호연결 구조(206)는 구배 상호연결을 위한 수단일 수 있다. 적어도 도 3 내지 도 5에서 아래에서 추가로 설명될 바와 같이, 구배 상호연결 구조(206)는 상이한 형상들, 치수들, 설계들 및/또는 방향들을 갖는 상호연결부를 포함할 수 있다. 구배 상호연결 구조(206)(및/또는 본 개시에서 설명되는 구배 상호연결 구조들 중 임의의 것)의 사용은 더 얇은 PoP(package on package)로 전환될 수 있는 더 얇은 제1 기판(202)을 제공한다. 구배 상호연결 구조(206)는 제1 기판(202)의 주변을 따라 로케이트될 수 있다.
[0024] 위에서 언급된 바와 같이, 제2 패키지(292)는 제1 패키지(290)에 커플링된다. 제2 패키지(292)는 제2 기판(204), 집적 디바이스(201), 집적 디바이스(205), 디바이스(207) 및 캡슐화 층(208)을 포함한다. 제2 기판(204)은 적어도 하나의 유전체 층(240) 및 복수의 상호연결부들(242)을 포함한다. 제2 기판(204)은 ETS(embedded trace substrate), 코어 기판, 적층 기판, 및/또는 코어리스 기판을 포함할 수 있다. 집적 디바이스(201)는 복수의 필라 상호연결부들(212)을 통해 제2 기판(204)의 제1 표면(예컨대, 최하부 표면)에 커플링된다. 복수의 필러 상호연결부들(212)은 복수의 땜납 상호연결부들을 통해 복수의 상호연결부들(242)에 커플링될 수 있다. 집적 디바이스(205)는 복수의 땜납 상호연결부들(254)을 통해 제2 기판(204)의 제2 표면(예컨대, 최상부 표면)에 커플링된다. 디바이스(207)는 복수의 땜납 상호연결부들(274)을 통해 제2 기판(204)의 제2 표면에 커플링된다. 디바이스(207)는 수동 디바이스(예컨대, 표면 장착 커패시터)를 포함할 수 있다. 캡슐화 층(208)은 제2 기판(204)의 제2 표면, 집적 디바이스(205), 및 디바이스(207) 위에 형성된다. 캡슐화 층(208)은 캡슐화를 위한 수단일 수 있다. 캡슐화 층(208)을 형성하기 위해, 압축 및 이송 성형 프로세스, 시트 성형 프로세스, 또는 액체 성형 프로세스가 사용될 수 있다.
[0025] 제2 기판(204)은 복수의 땜납 상호연결부들(264)을 통해 구배 상호연결 구조(206)에 커플링된다. 복수의 상호연결부들(242)은 복수의 땜납 상호연결부들(264)을 통해 적어도 하나의 상호연결부(262)에 커플링된다. 제2 기판(204)은, 구배 상호연결 구조(206)가 제1 기판(202)과 제2 기판(204) 사이에 있도록, 제1 기판(202)에 커플링된다. 제2 패키지(292)는, 집적 디바이스(201)가 구배 상호연결 구조(206)에 대해 측방향으로 로케이트되도록, 제1 패키지(290)에 커플링된다. 구배 상호연결 구조(206)는 집적 디바이스(201) 주위에 측방향으로 로케이트될 수 있다(예컨대, 측방향으로 둘러쌀 수 있음).
[0026] 디바이스(200)는 집적 디바이스(203)가 보드(209)의 공동(250)에 (적어도 부분적으로) 로케이트되도록 보드(209)에 커플링된다. 제1 기판(202)은 제1 폭 및/또는 제1 길이를 포함한다. 제2 기판(204)은 제2 폭 및/또는 제2 길이를 포함한다. 제1 폭은 제2 폭과 동일하거나 또는 그보다 작을 수 있다. 제1 길이는 제2 길이와 동일하거나 또는 그보다 작을 수 있다. 그러나, 아래에서 추가로 예시되고 설명되는 바와 같이, 제1 폭은 제2 폭과 동일하거나 또는 그보다 클 수 있고, 그리고/또는 제1 길이는 제2 길이와 동일하거나 또는 그보다 클 수 있다.
[0027] 집적 디바이스(예컨대, 201, 203, 205)는 다이(예컨대, 반도체 베어 다이)를 포함할 수 있다. 집적 디바이스는 RF(radio frequency) 디바이스, 수동 디바이스, 필터, 커패시터, 인덕터, 안테나, 송신기, 수신기, GaAs 기반 집적 디바이스, SAW(surface acoustic wave) 필터들, BAW(bulk acoustic wave) 필터, LED(light emitting diode) 집적 디바이스, 실리콘(Si) 기반 집적 디바이스, 실리콘 탄화물(SiC) 기반 집적 디바이스, 프로세서, 메모리 및/또는 이들의 조합들을 포함할 수 있다. 집적 디바이스(예컨대, 201, 203, 205)는 적어도 하나의 전자 회로(예컨대, 제1 전자 회로, 제2 전자 회로 등)를 포함할 수 있다. 수동 디바이스는 SMD(surface mounted device)를 포함할 수 있다. 수동 디바이스는 커패시터 또는 저항기를 포함할 수 있다.
[0028] 디바이스(200)의 구성들 및 설계들은, 견고하고 신뢰할 수 있는 비교적 얇은 두께를 갖는 패키지들을 제공한다. 낮은 두께를 갖는 구배 상호연결 구조(206)에 추가하여, 구배 상호연결 구조(206)의 사용은, 제1 기판(202)이 더 적은 금속 층들을 요구할 수 있기 때문에, 제1 패키지(290)의 두께를 추가로 감소시킬 수 있다.
[0029] 도 3은 구배 상호연결 구조를 포함하는 디바이스(300)를 예시한다. 디바이스(300)는 디바이스(200)와 유사하고, 따라서 디바이스(200)와 동일한 또는 유사한 컴포넌트들을 포함할 수 있다. 디바이스(300)는 PoP(package on package)를 포함할 수 있다. 디바이스는 제1 패키지(390) 및 제2 패키지(292)를 포함한다. 제2 패키지(292)는 제1 패키지(390)에 커플링된다. 제1 패키지(390)는 제1 패키지(290)와 유사하고, 제1 패키지(290)와 유사한 컴포넌트들 및 구성들을 포함한다. 제1 패키지(390)는 제1 기판(202), 집적 디바이스(203), 및 구배 상호연결 구조(306)를 포함한다. 구배 상호연결 구조(306)는 구배 상호연결 구조(206)와 유사하다. 그러나, 구배 상호연결 구조(306)는 상이한 설계 및/또는 형상을 갖는 상호연결부들을 포함한다.
[0030] 구배 상호연결 구조(306)는 제1 기판(202)의 제2 표면(예컨대, 최상부 표면)에 커플링된다. 구배 상호연결 구조(306)를 제1 기판(202)에 커플링시키기 위해 복수의 땜납 상호연결부들(244)이 사용될 수 있다. 구배 상호연결 구조(306)는 캡슐화 층(260), 및 캡슐화 층(260)을 통해 연장되는 적어도 하나의 상호연결부(362)를 포함한다. 적어도 하나의 상호연결부(362)는 상이한 방향들을 따라 캡슐화 층(260)에서 연장될 수 있다. 적어도 하나의 상호연결부(362) 각각은 캡슐화 층(260)을 통해 연장되는 연속적인 상호연결부일 수 있다. 도 3의 예에서, 적어도 하나의 상호연결부(362)는 캡슐화 층(260)에서 수평으로 그리고 수직으로 연장되는 적어도 하나의 연속적인 상호연결부를 포함한다. 적어도 하나의 연속적인 상호연결부는 수평으로 그리고 수직으로 연장되도록 구부러진 상호연결부일 수 있다. 적어도 하나의 상호연결부(362)는 적어도 하나의 굽힘부(bend)(363)를 가질 수 있다. 굽힘부(예컨대, 363)는 연속적인 상호연결부가 굽힘부의 하나의 코너에서 압축되고, 굽힘부의 다른 코너에서 팽창되게 할 수 있다. 예컨대, 굽힘부의 내측 부분(예컨대, 내측 코너)은 압축될 수 있는 한편, 굽힘부의 외측 부분(예컨대, 외측 코너)은 팽창될 수 있다. 굽힘부의 다양한 부분들의 압축 및 팽창은, 리드 프레임 상호연결부의 형태 및 형상을 생성하는 스탬핑 프로세스의 사용으로부터 이루어질 수 있다. 적어도 하나의 연속적인 상호연결부(362)는 하나 초과의 굽힘부를 가질 수 있고, 그리고/또는 상이한 방향들 및/또는 방향들의 상이한 조합들로 연장될 수 있다는 것이 주목된다. 적어도 하나의 연속적인 상호연결부는 리드 프레임 상호연결부들을 포함할 수 있다. 적어도 하나의 상호연결부(362)는 복수의 땜납 상호연결부들(244)을 통해 제1 기판(202)에 커플링된다. 구배 상호연결 구조(306)는 구배 상호연결을 위한 수단일 수 있다. 구배 상호연결 구조(306)는 제1 기판(202)의 주변을 따라 로케이트될 수 있다. 구배 상호연결 구조(306)는 집적 디바이스(201) 주위에 측방향으로 로케이트될 수 있다(예컨대, 측방향으로 둘러쌀 수 있음).
[0031] 도 4는 구배 상호연결 구조를 포함하는 디바이스(400)를 예시한다. 디바이스(400)는 디바이스(200)와 유사하고, 따라서 디바이스(200)와 동일한 또는 유사한 컴포넌트들을 포함할 수 있다. 디바이스(400)는 PoP(package on package)를 포함할 수 있다. 디바이스는 제1 패키지(490) 및 제2 패키지(292)를 포함한다. 제2 패키지(292)는 제1 패키지(490)에 커플링된다. 제1 패키지(490)는 제1 패키지(290)와 유사하고, 제1 패키지(290)와 유사한 컴포넌트들 및 구성들을 포함한다. 제1 패키지(490)는 제1 기판(202), 집적 디바이스(203), 및 구배 상호연결 구조(406)를 포함한다. 구배 상호연결 구조(406)는 구배 상호연결 구조(206)와 유사하다. 그러나, 구배 상호연결 구조(406)는 상이한 설계 및/또는 형상을 갖는 상호연결부들을 포함한다.
[0032] 구배 상호연결 구조(406)는 제1 기판(202)의 제2 표면(예컨대, 최상부 표면)에 커플링된다. 구배 상호연결 구조(406)를 제1 기판(202)에 커플링시키기 위해 복수의 땜납 상호연결부들(244)이 사용될 수 있다. 구배 상호연결 구조(406)는 캡슐화 층(260), 및 캡슐화 층(260)을 통해 연장되는 적어도 하나의 상호연결부(462)를 포함한다. 적어도 하나의 상호연결부(462)는 상이한 방향들을 따라 캡슐화 층(260)에서 연장될 수 있다. 적어도 하나의 상호연결부(462) 각각은 캡슐화 층(260)을 통해 연장되는 연속적인 상호연결부일 수 있다. 도 4의 예에서, 적어도 하나의 상호연결부(462)는 캡슐화 층(260)에서 수직으로 그리고 수평으로 연장되는 적어도 하나의 연속적인 상호연결부를 포함한다. 적어도 하나의 연속적인 상호연결부는 수직으로 그리고 수평으로 연장되도록 구부러진 상호연결부일 수 있다. 적어도 하나의 상호연결부(462)는 적어도 하나의 굽힘부(463)를 가질 수 있다. 굽힘부(예컨대, 463)는 연속적인 상호연결부가 굽힘부의 하나의 코너에서 압축되고, 굽힘부의 다른 코너에서 팽창되게 할 수 있다. 예컨대, 굽힘부의 내측 부분(예컨대, 내측 코너)은 압축될 수 있는 한편, 굽힘부의 외측 부분(예컨대, 외측 코너)은 팽창될 수 있다. 굽힘부의 다양한 부분들의 압축 및 팽창은, 리드 프레임 상호연결부의 형태 및 형상을 생성하는 스탬핑 프로세스의 사용으로부터 이루어질 수 있다. 적어도 하나의 연속적인 상호연결부(362)는 하나 초과의 굽힘부를 가질 수 있고, 그리고/또는 상이한 방향들 및/또는 방향들의 상이한 조합들로 연장될 수 있다는 것이 주목된다. 적어도 하나의 연속적인 상호연결부는 리드 프레임 상호연결부들을 포함할 수 있다. 적어도 하나의 상호연결부(462)는 복수의 땜납 상호연결부들(244)을 통해 제1 기판(202)에 커플링된다. 구배 상호연결 구조(406)는 구배 상호연결을 위한 수단일 수 있다. 구배 상호연결 구조(406)는 제1 기판(202)의 주변을 따라 로케이트될 수 있다. 구배 상호연결 구조(406)는 집적 디바이스(201) 주위에 측방향으로 로케이트될 수 있다(예컨대, 측방향으로 둘러쌀 수 있음).
[0033] 제1 기판(202)은 제1 폭 및/또는 제1 길이를 포함한다. 제2 기판(204)은 제2 폭 및/또는 제2 길이를 포함한다. 제1 폭은 제2 폭과 동일하거나 또는 그보다 클 수 있다. 제1 길이는 제2 길이와 동일하거나 또는 그보다 클 수 있다.
[0034] 도 5는 구배 상호연결 구조를 포함하는 디바이스(500)를 예시한다. 디바이스(500)는 디바이스(400)와 유사하고, 따라서 디바이스(400)와 동일한 또는 유사한 컴포넌트들을 포함할 수 있다. 디바이스(500)는 PoP(package on package)를 포함할 수 있다. 디바이스는 제1 패키지(590) 및 제2 패키지(292)를 포함한다. 제2 패키지(292)는 제1 패키지(590)에 커플링된다. 제1 패키지(590)는 제1 패키지(490)와 유사하고, 제1 패키지(490)와 유사한 컴포넌트들 및 구성들을 포함한다. 제1 패키지(590)는 제1 기판(202), 집적 디바이스(203), 구배 상호연결 구조(406) 및 구배 상호연결 구조(506)를 포함한다. 구배 상호연결 구조(506)는 구배 상호연결 구조(406)와 유사하다. 그러나, 구배 상호연결 구조(506)는 상이한 설계 및/또는 형상을 갖는 상호연결부들을 포함한다. 구배 상호연결 구조(506)는 캡슐화 층(260), 및 캡슐화 층(260)을 통해 수직으로 연장되는 적어도 하나의 연속적인 상호연결부를 포함한다. 구배 상호연결 구조(506)는 구배 상호연결을 위한 수단일 수 있다. 구배 상호연결 구조(406) 및/또는 구배 상호연결 구조(506)는 제1 기판(202)의 주변을 따라 로케이트될 수 있다. 구배 상호연결 구조(406) 및 구배 상호연결 구조(506)는 집적 디바이스(201) 주위에 측방향으로 로케이트될 수 있다(예컨대, 측방향으로 둘러쌀 수 있음).
[0035] 본 개시에서 사용되는 바와 같은 구배 상호연결 구조는 적어도 하나의 구배 상호연결부를 포함하는 구조를 포함한다. 구배 상호연결부는 캡슐화 층에 로케이트될 수 있다. 구배 상호연결부는 수직으로, 수평으로, 그리고/또는 대각선으로 연장되는 연속적인 상호연결부를 포함할 수 있다. 적어도 하나의 연속적인 상호연결부는 균질한 조성을 가질 수 있다. 캡슐화 층을 통해 연장되는 적어도 하나의 연속적인 상호연결부(예컨대, 262, 362, 462, 562)는 금속의 플레이트 또는 스트립(예컨대, 직사각형 바, 정사각형 바)의 형상을 가질 수 있다. 따라서, 예컨대, 캡슐화 층에서의 연속적인 상호연결부(예컨대, 262, 362, 462, 562)의 평면 프로파일은 직사각형(예컨대, 정사각형)의 형상을 가질 수 있다. 연속적인 상호연결부의 평면 프로파일은 캡슐화 층의 최상부 및/또는 최하부 표면(들)에서의 그리고/또는 캡슐화 층의 최상부 및/또는 최하부 표면(들)에 평행한 평면(예컨대, 수평 평면, X-Y 평면)을 따른 프로파일일 수 있다. 구배 상호연결부는 리드 프레임(예컨대, 리드 프레임 상호연결부)으로부터 형성될 수 있다. 구배 상호연결부는 연속적인 상호연결부에 적어도 하나의 굽힘부(예컨대, 하나 이상의 굽힘부들)를 포함할 수 있다. 굽힘부는 연속적인 상호연결부가 굽힘부의 하나의 코너에서 압축되고(예컨대, 더 조밀함), 굽힘부의 다른 코너에서 팽창되게 할 수 있다(예컨대, 덜 조밀함). 예컨대, 굽힘부의 내측 부분(예컨대, 내측 코너)은 압축될 수 있는 한편, 굽힘부의 외측 부분(예컨대, 외측 코너)은 팽창될 수 있다. 굽힘부의 내측 부분은 연속적인 상호연결부의 굽히지 않는 부분에 비해 더 압축될 수 있다(예컨대, 더 조밀함). 굽힘부의 외측 부분은 연속적인 상호연결부의 굽히지 않는 부분에 비해 덜 압축될 수 있다(예컨대, 덜 조밀할 수 있다). 굽힘부의 다양한 부분들의 압축 및 팽창은, 리드 프레임 상호연결부의 형태 및 형상을 생성하는 스탬핑 프로세스의 사용으로부터 이루어질 수 있다. 구배 상호연결부의 적어도 하나의 연속적인 상호연결부(예컨대, 262, 362, 462, 562)는 하나 초과의 굽힘부를 가질 수 있고, 그리고/또는 상이한 방향들 및/또는 방향들의 상이한 조합들로 연장될 수 있다는 것이 주목된다. 예를 들어, 적어도 하나의 연속적인 상호연결부가 수직, 수평 및/또는 대각 방향들의 조합으로 연장될 수 있다. 일부 구현들에서, 적어도 하나의 연속적인 상호연결부는 상이한 대각선 방향들로 연장될 수 있다. 예컨대, 제1 연속적인 상호연결부는 제1 대각 방향으로 연장될 수 있는 한편, 제2 연속적인 상호연결부는 제2 대각 방향으로 연장될 수 있다. 연속적인 상호연결부는 다수의 상이한 대각선 방향들로 연장될 수 있다.
[0036] 개선된 구성을 갖는 다양한 패키지들 및 구배 상호연결 구조들을 설명하였지만, 구배 상호연결 구조를 제조하기 위한 시퀀스가 이제 아래에서 설명될 것이다.
구배 상호연결 구조를 제조하기 위한 예시적인 시퀀스
[0037] 도 6a 및 도 6b는 구배 상호연결 구조를 제공 또는 제조하기 위한 예시적인 시퀀스를 예시한다. 일부 구현들에서, 도 6a 및 도 6b의 시퀀스는 구배 상호연결 구조(206) 또는 본 개시에서 설명된 구배 상호연결 구조들 중 임의의 것을 제공 또는 제조하는 데 사용될 수 있다.
[0038] 도 6a 및 도 6b의 시퀀스가 구배 상호연결 구조를 제공 또는 제조하기 위한 시퀀스를 단순화하고 그리고/또는 명확하게 하기 위해 하나 이상의 스테이지들을 조합할 수 있다는 것이 주목되어야 한다. 일부 구현들에서, 프로세스들의 순서는 변경 또는 수정될 수 있다. 일부 구현들에서, 본 개시의 사상을 벗어나지 않으면서 프로세스들 중 하나 이상이 교체 또는 대체될 수 있다. 상이한 구현들은 구배 상호연결 구조를 상이하게 제조할 수 있다.
[0039] 도 6a에 도시된 바와 같이, 스테이지 1은 전도성 재료(600)가 제공된 후의 상태를 예시한다. 전도성 재료(600)는 전기 전도성 재료(예컨대, 금속, 구리)를 포함한다. 전도성 재료(600)는 전도성 재료의 시트(예컨대, 금속의 시트)를 포함할 수 있다.
[0040] 스테이지 2는, 전도성 재료(600)가 에칭 및/또는 스탬핑되어 리드 프레임 상호연결부(262)를 형성한 후의 상태를 예시한다. 리드 프레임 상호연결부(262)는 상이한 형상들, 각도들 및/또는 치수들을 가질 수 있다. 리드 프레임 상호연결부(262)는 다양한 연속적인 상호연결부들을 포함할 수 있다. 다양한 연속적인 상호연결부들은 상이한 형상들, 각도들 및/또는 치수들을 가질 수 있다.
[0041] 스테이지 3은, 리드 프레임 상호연결부(262)가 테이프(602)(예컨대, 접착제)에 커플링된 후의 상태를 예시한다.
[0042] 스테이지 4는, 도 6b에 도시된 바와 같이, 캡슐화 층(260)이 테이프(602) 및 리드 프레임 상호연결부(262) 위에 형성된 후의 상태를 예시한다. 캡슐화 층(260)은 리드 프레임 상호연결부(262)를 캡슐화한다. 캡슐화 층(260)을 형성하기 위해, 압축 및 이송 성형 프로세스, 시트 성형 프로세스, 또는 액체 성형 프로세스가 사용될 수 있다.
[0043] 스테이지 5는, 테이프(602)가 리드 프레임 상호연결부(262) 및 캡슐화 층(260)으로부터 디커플링된 후의 상태를 예시한다.
[0044] 스테이지 6은, 적어도 하나의 공동(610)이 캡슐화 층(260)에 형성된 후의 상태를 예시한다. 공동(610)을 형성하기 위해 레이저 프로세스 및/또는 에칭 프로세스가 사용될 수 있다. 공동(610)은 리드 프레임 상호연결부(262)의 부분(들)을 노출시킬 수 있다. 공동(610)은, 구배 상호연결 구조가 기판들에 커플링될 때, 땜납 상호연결부들을 포함할 수 있다. 일부 구현들에서, 스테이지 6은 구배 상호연결 구조(206)를 예시할 수 있다. 스테이지 6의 구조는 더 작은 개별 구배 상호연결 구조들로 싱귤레이팅될 수 있다는 것이 주목된다.
구배 상호연결 구조를 제조하기 위한 방법의 예시적인 흐름도
[0045] 일부 구현들에서, 구배 상호연결 구조를 갖는 패키지를 제조하는 것은 몇몇 프로세스들을 포함한다. 도 7은 구배 상호연결 구조를 제공 또는 제조하기 위한 방법(700)의 예시적인 흐름도를 예시한다. 일부 구현들에서, 도 7의 방법(700)은 도 2의 구배 상호연결 구조를 제공 또는 제조하는 데 사용될 수 있다. 그러나, 도 7의 방법은 본 개시에서 임의의 구배 상호연결 구조를 제조하는 데 사용될 수 있다.
[0046] 도 7의 방법은, 패키지를 제공 또는 제조하기 위한 방법을 단순화하고 그리고/또는 명확하게 하기 위해 하나 이상의 프로세스들을 조합할 수 있다는 것이 주목되어야 한다. 일부 구현들에서, 프로세스들의 순서는 변경 또는 수정될 수 있다.
[0047] 방법은 (705에서) 리드 프레임 상호연결부들(예컨대, 262)을 제공한다. 리드 프레임 상호연결부를 제공하는 것은 전도성 재료(600)를 제공하는 것을 포함할 수 있다. 전도성 재료(600)는 전기 전도성 재료(예컨대, 금속, 구리)를 포함한다. 도 6a의 스테이지 1은 전기 전도성 재료를 제공하는 예를 예시하고 설명한다. 리드 프레임 상호연결부를 제공하는 것은, 다양한 상호연결부들(예컨대, 연속적인 상호연결부들)을 형성하기 위해 스탬핑 프로세스 및/또는 에칭 프로세스를 사용하는 것을 포함할 수 있다. 리드 프레임 상호연결부(262)는 상이한 형상들, 크기들 및/또는 구성들을 가질 수 있다. 도 6a의 스테이지 2는, 전도성 재료(600)가 에칭 및/또는 스탬핑되어 리드 프레임 상호연결부를 형성한 후의 상태의 예를 예시하고 설명한다.
[0048] 방법은 (710에서) 리드 프레임 상호연결부를 접착제(예컨대, 602)에 커플링시킨다. 도 6a의 스테이지 3은 테이프(예컨대, 접착제)에 커플링된 리드 프레임 상호연결부의 예를 예시하고 설명한다.
[0049] 방법은 (715에서) 테이프(602) 및 리드 프레임 상호연결부(262) 위에 캡슐화 층(예컨대, 260)을 형성한다. 캡슐화 층(260)은 리드 프레임 상호연결부(262)를 캡슐화한다. 캡슐화 층(260)을 형성하기 위해, 압축 및 이송 성형 프로세스, 시트 성형 프로세스, 또는 액체 성형 프로세스가 사용될 수 있다. 도 6b의 스테이지 4는 캡슐화 층을 형성하는 예를 예시 및 설명한다.
[0050] 방법은 (720에서) 리드 프레임 상호연결부(262) 및 캡슐화 층(260)으로부터 테이프(예컨대, 602)를 디커플링시킨다. 도 6b의 스테이지 5는, 리드 프레임 상호연결부 및 캡슐화 층으로부터 디커플링된 테이프의 예를 예시하고 설명한다.
[0051] 방법은 (725에서) 캡슐화 층(260)에 적어도 하나의 공동(예컨대, 610)을 형성한다. 공동을 형성하기 위해 레이저 프로세스 및/또는 에칭 프로세스가 사용될 수 있다. 캡슐화 층의 공동은 리드 프레임 상호연결부(262)의 부분(들)을 노출시킬 수 있다. 도 6b의 스테이지 6은, 캡슐화 층에 형성되는 적어도 하나의 공동의 예를 예시하고 설명한다.
[0052] 방법은, (730에서) 몇몇 구배 상호연결 구조들을 형성하기 위해, 캡슐화 층(예컨대, 260) 및 리드 프레임 상호연결부(예컨대, 262)를 싱귤레이팅할 수 있다. 캡슐화 층 및 리드 프레임 상호연결부를 싱귤레이팅하기 위해 기계적 프로세스(예컨대, 톱질(sawing) 프로세스)가 사용될 수 있다.
구배 상호연결 구조를 포함하는 패키지를 제조하기 위한 예시적인 시퀀스
[0053] 도 8a 내지 도 8c는 구배 상호연결 구조를 포함하는 패키지를 제공 또는 제조하기 위한 예시적인 시퀀스를 예시한다. 일부 구현들에서, 도 8a 내지 도 8c의 시퀀스는 기판을 제공 또는 제조하는 데 사용될 수 있으며, 기판은 이어서, 도 5의 디바이스 및 패키지, 또는 본 개시에서 설명된 디바이스들 및 패키지들 중 임의의 것에서 구현될 수 있다.
[0054] 도 8a 내지 도 8c의 시퀀스가 디바이스를 제공 또는 제조하기 위한 시퀀스를 단순화하고 그리고/또는 명확하게 하기 위해 하나 이상의 스테이지들을 조합할 수 있다는 것이 주목되어야 한다. 일부 구현들에서, 프로세스들의 순서는 변경 또는 수정될 수 있다. 일부 구현들에서, 본 개시의 사상을 벗어나지 않으면서 프로세스들 중 하나 이상이 교체 또는 대체될 수 있다. 상이한 구현들은 디바이스를 상이하게 제조할 수 있다.
[0055] 도 8a에 도시된 바와 같이, 스테이지 1은 제1 기판(202)이 제공된 이후의 상태를 예시한다. 제1 기판(202)은 적어도 하나의 유전체 층(220) 및 복수의 상호연결부들(222)을 포함한다. 제1 기판(202)은 상이한 수들의 금속 층들을 포함할 수 있다. 제1 기판(202)은 적층 기판 및/또는 코어리스 기판(예컨대, ETS)을 포함할 수 있다.
[0056] 스테이지 2는, 집적 디바이스(203)가 제1 기판(202)의 제1 표면(예컨대, 최하부 표면)에 커플링된 후의 상태를 예시한다. 집적 디바이스(203)는 복수의 땜납 상호연결부들(234)을 통해 제1 기판(202)에 커플링될 수 있다. 스테이지 2는 또한 제1 기판(202)의 제1 표면에 커플링되는 복수의 땜납 상호연결부들(226)을 예시한다. 복수의 땜납 상호연결부들(226)에 커플링되고 그리고 집적 디바이스(203)를 제1 기판(202)에 커플링시키기 위해, 하나 이상의 땜납 리플로우 프로세스들이 사용될 수 있다.
[0057] 스테이지 3은 구배 상호연결 구조(406)가 제1 기판(202)의 제2 표면(예컨대, 최상부 표면)에 커플링된 후의 상태를 예시한다. 스테이지 3은 또한, 구배 상호연결 구조(506)가 제1 기판(202)의 제2 표면에 커플링된 후의 상태를 예시한다. 스테이지 3은 제1 기판(202), 집적 디바이스(203), 구배 상호연결 구조(406) 및 구배 상호연결 구조(506)를 포함하는 제1 패키지(590)를 예시할 수 있다. 구배 상호연결 구조(406)는 복수의 땜납 상호연결부들(244)을 통해 제1 기판(202)에 커플링된다. 구배 상호연결 구조(406)는 캡슐화 층(260) 및 복수의 상호연결부들(462)을 포함한다. 복수의 상호연결부들(462)은 리드 프레임 상호연결부들을 포함할 수 있다. 복수의 상호연결부들(462)은, 상이한 방향들(예컨대, 수직, 수평, 대각) 및/또는 방향들의 상이한 조합들(예컨대, 수직, 수평, 대각)로 연장되는 연속적인 상호연결부들을 포함할 수 있다. 복수의 땜납 상호연결부들(264)이 구배 상호연결 구조(406)에 커플링될 수 있다. 구배 상호연결 구조(506)는 캡슐화 층(예컨대, 260) 및 복수의 상호연결부들(562)을 포함한다. 구배 상호연결 구조(406) 및 구배 상호연결 구조(506)는, 구배 상호연결 구조(206)에 대해 도 6a 및 도 6b에서 설명된 것과 동일한 프로세스(또는 유사한 프로세스)를 사용하여 제조될 수 있다.
[0058] 도 8b에 도시된 바와 같이, 스테이지 4는 제2 기판(204)이 제공된 이후의 상태를 예시한다. 제2 기판(204)은 적어도 하나의 유전체 층(240) 및 복수의 상호연결부들(242)을 포함한다. 제2 기판(204)은 상이한 수들의 금속 층들을 포함할 수 있다. 제2 기판(204)은 적층 기판, 코어 기판 및/또는 코어리스 기판(예컨대, ETS)을 포함할 수 있다.
[0059] 스테이지 5는, 집적 디바이스(201)가 제2 기판(204)의 제1 표면(예컨대, 최하부 표면)에 커플링된 후의 상태를 예시한다. 집적 디바이스(201)는 복수의 필라 상호연결부들(212) 및/또는 땜납 상호연결부들을 통해 제2 기판(204)에 커플링될 수 있다. 스테이지 5는 또한, 집적 디바이스(205)가 제2 기판(204)의 제2 표면(예컨대, 최상부 표면)에 커플링되고 디바이스(207)가 제2 기판(204)의 제2 표면에 커플링된 후의 상태를 예시한다. 집적 디바이스(205)는 복수의 땜납 상호연결부들(254)을 통해 제2 기판(204)에 커플링될 수 있다. 디바이스(207)(예컨대, 수동 디바이스)는 복수의 땜납 상호연결부들(274)을 통해 제2 기판(204)에 커플링될 수 있다. 집적 디바이스(205) 및 디바이스(207)를 제2 기판(204)에 커플링시키기 위해 하나 이상의 땜납 리플로우 프로세스들이 사용될 수 있다.
[0060] 스테이지 6은, 제2 기판(204), 집적 디바이스(205) 및 디바이스(207) 위에 캡슐화 층(208)이 형성된 후의 상태를 예시한다. 캡슐화 층(208)은 집적 디바이스(205) 및 디바이스(207)를 캡슐화한다. 캡슐화 층(208)을 형성하기 위해, 압축 및 이송 성형 프로세스, 시트 성형 프로세스, 또는 액체 성형 프로세스가 사용될 수 있다. 스테이지 6은 제2 패키지(292)를 예시할 수 있다.
[0061] 스테이지 7은, 도 8c에 도시된 바와 같이, 제2 패키지(292)가 제1 패키지(590)에 커플링된 후의 상태를 예시한다. 제2 패키지(292)를 제1 패키지(590)에 커플링시키기 위해 하나 이상의 땜납 리플로우 프로세스들이 사용될 수 있다. 제2 패키지(292)는 제1 패키지(590) 위에 로케이트될 수 있다. 제2 기판(204)은, 구배 상호연결 구조(406) 및 구배 상호연결 구조(506)를 통해 제1 기판(202)에 커플링될 수 있다. 집적 디바이스(201)는 구배 상호연결 구조(406) 및 구배 상호연결 구조(506)에 의해 측방향으로 둘러싸일 수 있다. 구배 상호연결 구조(406) 및 구배 상호연결 구조(506)는 제1 기판(202)과 제2 기판(204) 사이에 로케이트될 수 있다. 구배 상호연결 구조(406)는 복수의 땜납 상호연결부들(264)을 통해 제2 기판(204)에 커플링될 수 있다. 스테이지 7은, 제1 패키지(590) 및 제2 패키지(292)를 포함하는 디바이스(500)를 예시할 수 있다. 디바이스(500)는 PoP(package on package)를 포함할 수 있다.
[0062] 스테이지 8은, 디바이스(500)가 복수의 땜납 상호연결부들(226)을 통해 보드(209)에 커플링된 후의 상태를 예시한다. 디바이스(500)는 집적 디바이스(203)가 보드(209)의 공동(250)에 적어도 부분적으로 로케이트되도록 보드(209)에 커플링된다. 땜납 리플로우 프로세스는 디바이스(500)를 보드(209)에 커플링시키기 위해 사용될 수 있다.
구배 상호연결 구조를 포함하는 패키지를 제조하기 위한 방법의 예시적인 흐름도
[0063] 일부 구현들에서, 구배 상호연결 구조를 갖는 패키지를 제조하는 것은 몇몇 프로세스들을 포함한다. 도 9는 구배 상호연결 구조를 포함하는 패키지를 제공 또는 제조하기 위한 방법(900)의 예시적인 흐름도를 예시한다. 일부 구현들에서, 도 9의 방법(900)은 도 5의 구배 상호연결 구조를 갖는 디바이스를 제공 또는 제조하는 데 사용될 수 있다. 예를 들어, 도 9의 방법은 디바이스(500)를 제조하는 데 사용될 수 있다. 그러나, 도 9의 방법은 본 개시의 임의의 디바이스 및/또는 패키지들을 제조하는 데 사용될 수 있다.
[0064] 도 9의 방법은, 디바이스 및/또는 패키지를 제공 또는 제조하기 위한 방법을 단순화하고 그리고/또는 명확하게 하기 위해 하나 이상의 프로세스들을 조합할 수 있다는 것이 주목되어야 한다. 일부 구현들에서, 프로세스들의 순서는 변경 또는 수정될 수 있다.
[0065] 방법은 (905에서) 제1 기판(예컨대, 202)을 제공한다. 제1 기판(202)은 적어도 하나의 유전체 층(220) 및 복수의 상호연결부들(222)을 포함한다. 제1 기판(202)은 상이한 수들의 금속 층들을 포함할 수 있다. 제1 기판(202)은 적층 기판 및/또는 코어리스 기판(예컨대, ETS)을 포함할 수 있다. 도 8a의 스테이지 1은 제1 기판을 제공하는 예를 예시 및 설명한다.
[0066] 방법은 (910에서) 집적 디바이스들(예컨대, 203) 및 땜납 상호연결부들을 제1 기판(202)에 커플링시킨다. 집적 디바이스(203)는 복수의 땜납 상호연결부들(234)을 통해 제1 기판(202)에 커플링될 수 있다. 복수의 땜납 상호연결부들(226)은 제1 기판(202)의 제1 표면에 커플링될 수 있다. 복수의 땜납 상호연결부들(226)에 커플링되고 그리고 집적 디바이스(203)를 제1 기판(202)에 커플링시키기 위해, 하나 이상의 땜납 리플로우 프로세스들이 사용될 수 있다. 도 8a의 스테이지 2는 집적 디바이스를 제1 기판에 커플링시키는 예를 예시 및 설명한다.
[0067] 방법은 (915에서) 적어도 하나의 구배 상호연결 구조(예컨대, 406, 506)를 제1 기판(예컨대, 202)에 커플링시킨다. 구배 상호연결 구조(예컨대, 406, 506)는 복수의 땜납 상호연결부들(예컨대, 244)을 통해 제1 기판(202)에 커플링될 수 있다. 구배 상호연결 구조(406)는 캡슐화 층(260) 및 복수의 상호연결부들(462)을 포함한다. 복수의 상호연결부들(462)은 리드 프레임 상호연결부들을 포함할 수 있다. 복수의 상호연결부들(462)은, 상이한 방향들(예컨대, 수직, 수평, 대각) 및/또는 방향들의 상이한 조합들(예컨대, 수직, 수평, 대각)로 연장되는 연속적인 상호연결부들을 포함할 수 있다. 복수의 땜납 상호연결부들(264)이 구배 상호연결 구조(406)에 커플링될 수 있다. 구배 상호연결 구조(506)는 캡슐화 층(예컨대, 260) 및 복수의 상호연결부들(562)을 포함한다. 구배 상호연결 구조(406) 및 구배 상호연결 구조(506)는, 구배 상호연결 구조(206)에 대해 도 6a 및 도 6b에서 설명된 것과 동일한 프로세스(또는 유사한 프로세스)를 사용하여 제조될 수 있다. 도 8a의 스테이지 3은, 제1 기판에 커플링된 구배 상호연결 구조(406)의 예를 예시하고 설명한다.
[0068] 방법은 (920에서) 제2 기판(예컨대, 204)을 제공한다. 제2 기판(204)은 적어도 하나의 유전체 층(240) 및 복수의 상호연결부들(242)을 포함한다. 제2 기판(204)은 상이한 수들의 금속 층들을 포함할 수 있다. 제2 기판(204)은 적층 기판, 코어 기판 및/또는 코어리스 기판(예컨대, ETS)을 포함할 수 있다. 도 8b의 스테이지 4는, 제2 기판(204)이 제공된 후의 상태를 예시 및 설명한다.
[0069] 방법은 (925에서) 적어도 하나의 디바이스(예컨대, 201, 205, 207)를 제2 기판(예컨대, 204)에 커플링시킨다. 예를 들어, 집적 디바이스(201)는 복수의 필라 상호연결부들(212) 및/또는 땜납 상호연결부들을 통해 제2 기판(204)에 커플링될 수 있다. 디바이스(들)를 제2 기판(204)에 커플링시키기 위해 하나 이상의 땜납 리플로우 프로세스들이 사용될 수 있다. 도 8c의 스테이지 5는 제2 기판에 커플링된 디바이스들의 예를 예시 및 설명한다.
[0070] 방법은 (930에서) 제2 기판(예컨대, 204) 위에 캡슐화 층(예컨대, 208)을 형성한다. 캡슐화 층(208)은 하나 이상의 디바이스들(예컨대, 205, 207) 위에 형성될 수 있다. 캡슐화 층(208)을 형성하기 위해, 압축 및 이송 성형 프로세스, 시트 성형 프로세스, 또는 액체 성형 프로세스가 사용될 수 있다. 도 8b의 스테이지 6은, 제2 기판 및 디바이스(들) 위에 캡슐화 층을 형성하는 예를 예시 및 설명한다.
[0071] 방법은 (935에서) 제2 패키지(예컨대, 292)를 제1 패키지(예컨대, 290, 390, 490, 590)에 커플링시킨다. 제2 패키지(예컨대, 290)를 제1 패키지(예컨대, 590)에 커플링시키기 위해 하나 이상의 땜납 리플로우 프로세스들이 사용될 수 있다. 제2 패키지(292)는 제1 패키지(590) 위에 로케이트될 수 있다. 제2 기판(204)은, 구배 상호연결 구조(406) 및 구배 상호연결 구조(506)를 통해 제1 기판(202)에 커플링될 수 있다. 집적 디바이스(201)는 구배 상호연결 구조(406) 및 구배 상호연결 구조(506)에 의해 측방향으로 둘러싸일 수 있다. 구배 상호연결 구조(406) 및 구배 상호연결 구조(506)는 제1 기판(202)과 제2 기판(204) 사이에 로케이트될 수 있다. 구배 상호연결 구조(406)는 복수의 땜납 상호연결부들(264)을 통해 제2 기판(204)에 커플링될 수 있다. 도 8c의 스테이지 7은 제1 패키지에 커플링된 제2 패키지의 예를 예시 및 설명한다.
예시적인 전자 디바이스들
[0072] 도 10은 전술된 디바이스, 집적 디바이스, 집적 회로(IC) 패키지, 집적 회로(IC) 디바이스, 반도체 디바이스, 집적 회로, 다이, 인터포저, 패키지, PoP(package-on-package), SiP(System in Package), 또는 SoC(System on Chip) 중 임의의 것과 집적될 수 있는 다양한 전자 디바이스들을 예시한다. 예를 들어, 모바일 전화 디바이스(1002), 랩톱 컴퓨터 디바이스(1004), 고정 위치 단말 디바이스(1006), 웨어러블 디바이스(1008) 또는 자동차 차량(1010)은 본 명세서에서 설명된 디바이스(1000)를 포함할 수 있다. 디바이스(1000)는 예를 들어, 본 명세서에 설명된 디바이스들 및/또는 집적 회로(IC) 패키지들 중 임의의 것일 수 있다. 도 10에 예시된 디바이스들(1002, 1004, 1006 및 1008) 및 차량(1010)은 단지 예시적이다. 다른 전자 디바이스들은 또한, 모바일 디바이스들, 핸드-헬드 PCS(personal communication systems) 유닛들, 휴대용 데이터 유닛들, 예를 들어, 개인 휴대 정보 단말들, GPS(global positioning system) 가능 디바이스들, 내비게이션 디바이스들, 셋톱 박스들, 뮤직 플레이어들, 비디오 플레이어들, 엔터테인먼트 유닛들, 고정 위치 데이터 유닛들, 예를 들어, 검침 장치, 통신 디바이스들, 스마트폰들, 태블릿 컴퓨터들, 컴퓨터들, 웨어러블 디바이스들(예를 들어, 시계들, 안경), IoT(Internet of things) 디바이스들, 서버들, 라우터들, 자동차들(예를 들어, 자율 자동차들)에 구현된 전자 디바이스들 또는 데이터 또는 컴퓨터 명령들을 저장 또는 리트리브하는 임의의 다른 디바이스, 또는 이들의 임의의 조합을 포함하는 디바이스들(예를 들어, 전자 디바이스들)의 그룹을 포함하는(그러나 이에 제한되지 않음) 디바이스(1000)를 특성화할 수 있다.
[0073] 도 2 내지 도 5, 도 6a 및 도 6b, 도 7, 도 8a 내지 도 8c 및/또는 도 9 및 도 10에 예시된 컴포넌트들, 프로세스들, 특징들 및/또는 기능들 중 하나 이상은 단일 컴포넌트, 프로세스, 특징 또는 기능으로 재배열 및/또는 결합되거나, 몇몇 컴포넌트들, 프로세스들 또는 기능들에서 구현될 수 있다. 추가적인 엘리먼트들, 컴포넌트들, 프로세스들 및/또는 기능들은 또한 본 개시를 벗어나지 않으면서 추가될 수 있다. 도 2 내지 도 5, 도 6a 및 도 6b, 도 7, 도 8a 내지 도 8c 및/또는 도 9 및 도 10 및 본 개시에서 이에 대응하는 설명은 다이들 및/또는 IC들로 제한되지 않음을 또한 주목해야 한다. 일부 구현들에서, 도 2 내지 도 5, 도 6a 및 도 6b, 도 7, 도 8a 내지 도 8c 및/또는 도 9 및 도 10 및 이에 대응하는 설명은 디바이스들 및/또는 집적된 디바이스들을 제조, 생성, 제공 및/또는 생산하기 위해 사용될 수 있다. 일부 구현들에서, 디바이스는 다이, 집적 디바이스, IPD(integrated passive device), 다이 패키지, 집적 회로(IC) 디바이스, 디바이스 패키지, 집적 회로(IC) 패키지, 웨이퍼, 반도체 디바이스, PoP(package on package) 디바이스, 열 소산 디바이스 및/또는 인터포저를 포함할 수 있다.
[0074] 본 개시의 도면들이 다양한 부분들, 컴포넌트들, 물체들, 디바이스들, 패키지들, 집적 디바이스들, 집적 회로들 및/또는 트랜지스터들의 실제 표현들 및/또는 개념적 표현들을 표현할 수 있다는 것이 주목된다. 일부 경우들에서, 도면들은 실척이 아닐 수 있다. 일부 경우들에서, 명확성을 위해, 모든 컴포넌트들 및/또는 부분들이 도시되지는 않을 수 있다. 일부 경우들에서, 도면들에서의 다양한 부분들 및/또는 컴포넌트들의 포지셔닝, 로케이션, 크기들 및/또는 형상들은 예시적일 수 있다. 일부 구현들에서, 도면들의 다양한 컴포넌트들 및/또는 부분들은 선택적일 수 있다.
[0075] “예시적인”이라는 단어는, “예, 예증 또는 예시로서 기능하는” 것을 의미하도록 본 명세서에서 사용된다. “예시적인” 것으로서 본 명세서에 설명된 임의의 구현 또는 양상은 본 개시의 다른 양상들에 비해 반드시 바람직하거나 유리한 것으로서 해석될 필요는 없다. 유사하게, “양상들”이라는 용어는, 본 개시의 모든 양상들이 논의된 특성, 이점 또는 동작 모드를 포함한다는 것을 요구하지는 않는다. 용어 “커플링된”은, 2개의 물체들 사이에서의 직접적인 또는 간접적인 커플링(예컨대, 기계적 커플링)을 지칭하기 위해 본 명세서에서 사용된다. 예를 들어, 물체 A가 물체 B를 물리적으로 터치하고 물체 B가 물체 C를 터치하면, 물체들 A 및 C는, 그들이 서로를 물리적으로 직접 터치하지 않더라도, 서로 커플링된 것으로 여전히 고려될 수 있다. "전기적으로 커플링된"이라는 용어는 전류(예컨대, 신호, 전력, 접지)가 2개의 물체들 사이에서 이동할 수 있도록 2개의 물체들이 직접적으로 또는 간접적으로 함께 커플링되는 것을 의미할 수 있다. 전기적으로 커플링된 2개의 물체들은 2개의 물체들 사이에서 이동하는 전류를 가질 수 있거나 또는 갖지 않을 수 있다. "제1", "제2", "제3" 및 "제4"(및/또는 제4 이상의 임의의 것)라는 용어들의 사용은 임의적이다. 설명된 컴포넌트들 중 임의의 컴포넌트는 제1 컴포넌트, 제2 컴포넌트, 제3 컴포넌트 또는 제4 컴포넌트일 수 있다. 예를 들어, 제2 컴포넌트로 지칭되는 컴포넌트는 제1 컴포넌트, 제2 컴포넌트, 제3 컴포넌트 또는 제4 컴포넌트일 수 있다. "캡슐화하는"이라는 용어는 물체가 다른 물체를 부분적으로 캡슐화하거나 완전히 캡슐화할 수 있음을 의미한다. "최상부" 및 "최하부"라는 용어들은 임의적이다. 최상부 상에 로케이트된 컴포넌트는 최하부 상에 로케이트된 컴포넌트 상에 로케이트될 수 있다. 최상부 컴포넌트는 최하부 컴포넌트로 간주될 수 있고, 그 반대도 마찬가지이다. 본 개시에서 설명된 바와 같이, 제2 컴포넌트의 "위에" 로케이트되는 제1 컴포넌트는, 최하부 또는 최상부가 어떻게 임의로 정의되는지에 따라, 제1 컴포넌트가 제2 컴포넌트 위에 또는 아래에 로케이트되는 것을 의미할 수 있다. 다른 예에서, 제1 컴포넌트는 제2 컴포넌트의 제1 표면 위에(예를 들어, 위에) 로케이트될 수 있고, 제3 컴포넌트는 제2 컴포넌트의 제2 표면 위에(예를 들어, 아래에) 로케이트될 수 있으며, 제2 표면은 제1 표면에 대향한다. 다른 컴포넌트 위에 로케이트된 하나의 컴포넌트의 상황에서 본 출원에서 사용되는 “위에”라는 용어는 다른 컴포넌트 상에 및/또는 다른 컴포넌트 내에 있는(예를 들어, 컴포넌트의 표면 상의 또는 컴포넌트에 임베딩된) 컴포넌트를 의미하는 것으로 사용될 수 있음을 추가로 주목한다. 따라서, 예를 들어, 제2 컴포넌트 위에 있는 제1 컴포넌트는 (1) 제1 컴포넌트가 제2 컴포넌트 위에 있지만 제2 컴포넌트와 직접 접촉하지 않은 것, (2) 제1 컴포넌트가 제2 컴포넌트 상에(예를 들어, 표면 상에) 있는 것, 및/또는 (3) 제1 컴포넌트가 제2 컴포넌트 내에 있는 것(예를 들어, 내에 임베딩된 것)을 의미할 수 있다. 제2 컴포넌트 "내에" 로케이트되는 제1 컴포넌트는 제2 컴포넌트 내에 부분적으로 로케이트될 수 있거나 또는 제2 컴포넌트 내에 완전히 로케이트될 수 있다. 본 개시에서 사용된 바와 같은 "약 '값 X'" 또는 "대략적으로 값 X"라는 용어는 '값 X'의 10% 이내를 의미한다. 예컨대, 약 1 또는 대략 1의 값은 0.9-1.1의 범위 내의 값을 의미할 것이다.
[0076] 일부 구현들에서, 상호연결부는 2개의 포인트들, 엘리먼트들 및/또는 컴포넌트들 사이에서 전기적 연결을 허용하거나 용이하게 하는 디바이스 또는 패키지의 엘리먼트 또는 컴포넌트이다. 일부 구현들에서, 상호연결부는 트레이스, 비아, 패드, 필라, 재분배 금속 층, 및/또는 UBM(under bump metallization) 층을 포함할 수 있다. 상호연결부는 하나 이상의 금속 컴포넌트들(예컨대, 시드 층 + 금속 층)을 포함할 수 있다. 일부 구현들에서, 상호연결부는 신호(예를 들어, 데이터 신호, 접지 또는 전력)에 대한 전기적 경로를 제공하도록 구성될 수 있는 전기 전도성 재료이다. 상호연결부는 회로의 일부일 수 있다. 상호연결부는 하나 초과의 엘리먼트 또는 컴포넌트를 포함할 수 있다. 상호연결부는 하나 이상의 상호연결부들에 의해 정의될 수 있다. 상이한 구현들은 상호연결부들을 형성하기 위해 유사하거나 상이한 프로세스들을 사용할 수 있다. 일부 구현들에서, 상호연결부들을 형성하기 위한 CVD(chemical vapor deposition) 프로세스 및/또는 PVD(physical vapor deposition) 프로세스가 제공된다. 예를 들어, 상호연결부들을 형성하기 위해 스퍼터링 프로세스, 스프레이 코팅, 및/또는 도금 프로세스가 사용될 수 있다.
[0077] 또한, 본 명세서에 포함된 다양한 개시들 흐름도, 흐름 다이어그램, 구조도, 또는 블록도로서 도시되는 프로세스로서 설명될 수 있음을 주목한다. 흐름도가 순차적인 프로세스로서 동작들을 설명할 수 있지만, 동작들의 대부분은 병렬로 또는 동시에 수행될 수 있다. 또한, 동작들의 순서는 재배열될 수 있다. 프로세스는, 그의 동작들이 완료되는 경우 종결된다.
[0078] 본 명세서에 설명된 본 개시의 다양한 특성들은 본 개시를 벗어나지 않으면서 상이한 시스템들에서 구현될 수 있다. 본 개시의 전술한 양상들은 단지 예들일 뿐이며, 본 개시를 제한하는 것으로서 해석되지 않음을 주목해야 한다. 본 개시의 양상들의 설명은, 청구항들의 범위를 제한하는 것이 아니라 예시적인 것으로 의도된다. 그러므로, 본 교시들은, 다른 타입들의 장치들에 용이하게 적용될 수 있으며, 많은 대안들, 변형들, 및 변경들은 당업자들에게 명백할 것이다.
[0079] 제1 양상에 따르면, 디바이스는 제1 패키지 및 제2 패키지를 포함한다. 제1 패키지는 제1 기판, 제1 기판에 커플링된 적어도 하나의 구배 상호연결 구조, 및 제1 기판에 커플링된 제1 집적 디바이스를 포함한다. 제2 패키지는 제1 패키지에 커플링된다. 제2 패키지는 제2 기판을 포함하고, 제2 기판은 적어도 하나의 구배 상호연결 구조에 커플링된다. 제2 패키지는 제2 기판에 커플링된 제2 집적 디바이스를 포함한다. 구배 상호연결 구조는 제1 기판과 제2 기판 사이에 로케이트될 수 있다. 구배 상호연결 구조는 캡슐화 층, 및 캡슐화 층을 통해 대각선으로 연장되는 적어도 하나의 연속적인 상호연결부를 포함할 수 있다. 구배 상호연결 구조는 캡슐화 층, 및 캡슐화 층을 통해 수직으로 그리고 수평으로 연장되는 적어도 하나의 연속적인 상호연결부를 포함할 수 있다. 캡슐화 층을 통해 수직으로 그리고 수평으로 연장되는 적어도 하나의 연속적인 상호연결부는 리드 프레임 상호연결부를 포함한다. 구배 상호연결 구조는 제1 복수의 땜납 상호연결부들을 통해 제1 기판에 커플링될 수 있다. 구배 상호연결 구조는 제2 복수의 땜납 상호연결부들을 통해 제2 기판에 커플링될 수 있다. 디바이스는 PoP(package on package)를 포함할 수 있다. 제1 기판은 제1 폭을 가질 수 있고, 제2 기판은 제1 폭과 동일하거나 그보다 작은 제2 폭을 가질 수 있다. 제1 기판은 제1 폭을 가질 수 있고, 제2 기판은 제1 폭보다 큰 제2 폭을 가질 수 있다. 디바이스는 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인 휴대 정보 단말, 고정 위치 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버, IoT(internet of things) 디바이스 및 자동차 내의 디바이스로 이루어진 그룹으로부터 선택될 수 있다.
[0080] 제2 양상에 따르면, 장치는 제1 패키지 및 제2 패키지를 포함한다. 제1 패키지는 제1 기판, 제1 기판에 커플링된 구배 상호연결을 위한 수단, 및 제1 기판에 커플링된 제1 집적 디바이스를 포함한다. 제2 패키지는 제1 패키지에 커플링된다. 제2 패키지는 제2 기판을 포함하고, 제2 기판은 구배 상호연결을 위한 수단에 커플링된다. 제2 패키지는 제2 기판에 커플링된 제2 집적 디바이스를 포함한다. 구배 상호연결을 위한 수단은 제1 기판과 제2 기판 사이에 로케이트될 수 있다. 구배 상호연결을 위한 수단은 캡슐화 층, 및 캡슐화 층을 통해 대각선으로 연장되는 적어도 하나의 연속적인 상호연결부를 포함할 수 있다. 구배 상호연결을 위한 수단은 캡슐화 층, 및 캡슐화 층을 통해 수직으로 그리고 수평으로 연장되는 적어도 하나의 연속적인 상호연결부를 포함할 수 있다. 캡슐화 층을 통해 수직으로 그리고 수평으로 연장되는 적어도 하나의 연속적인 상호연결부는 리드 프레임 상호연결부를 포함한다. 구배 상호연결을 위한 수단은 제1 복수의 땜납 상호연결부들을 통해 제1 기판에 커플링될 수 있다. 구배 상호연결을 위한 수단은 제2 복수의 땜납 상호연결부들을 통해 제2 기판에 커플링될 수 있다. 디바이스는 PoP(package on package)를 포함한다. 제1 기판은 제1 폭을 가질 수 있고, 제2 기판은 제1 폭과 동일하거나 그보다 작은 제2 폭을 가질 수 있다. 제1 기판은 제1 폭을 가질 수 있고, 제2 기판은 제1 폭보다 큰 제2 폭을 가질 수 있다. 장치는 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인 휴대 정보 단말, 고정 위치 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버, IoT(internet of things) 디바이스 및 자동차 내의 디바이스로 이루어진 그룹으로부터 선택될 수 있다.
[0081] 제3 양상에 따르면, 디바이스를 제조하기 위한 방법이 제공된다. 방법은 제1 기판, 제1 기판에 커플링된 적어도 하나의 구배 상호연결 구조, 및 제1 기판에 커플링된 제1 집적 디바이스를 포함하는 제1 패키지를 제공한다. 방법은 제2 패키지를 제1 패키지에 커플링시킨다. 제2 패키지는 제2 기판을 포함하고, 제2 기판은 적어도 하나의 구배 상호연결 구조에 커플링된다. 제2 패키지는 제2 기판에 커플링된 제2 집적 디바이스를 포함한다. 구배 상호연결 구조는 제1 기판과 제2 기판 사이에 로케이트될 수 있다. 구배 상호연결 구조는 캡슐화 층, 및 캡슐화 층을 통해 대각선으로 연장되는 적어도 하나의 연속적인 상호연결부를 포함한다. 구배 상호연결 구조는 캡슐화 층, 및 캡슐화 층을 통해 수직으로 그리고 수평으로 연장되는 적어도 하나의 연속적인 상호연결부를 포함한다. 캡슐화 층을 통해 수직으로 그리고 수평으로 연장되는 적어도 하나의 연속적인 상호연결부는 리드 프레임 상호연결부를 포함한다. 구배 상호연결 구조는 제1 복수의 땜납 상호연결부들을 통해 제1 기판에 커플링될 수 있다. 구배 상호연결 구조는 제2 복수의 땜납 상호연결부들을 통해 제2 기판에 커플링될 수 있다. 제1 기판은 제1 폭을 가질 수 있다. 제2 기판은 제1 폭과 동일하거나 그보다 작은 제2 폭을 가질 수 있다. 제1 기판은 제1 폭을 가질 수 있다. 제2 기판은 제1 폭보다 큰 제2 폭을 가질 수 있다.

Claims (25)

  1. 디바이스로서,
    제1 패키지; 및
    상기 제1 패키지에 커플링된 제2 패키지를 포함하고,
    상기 제1 패키지는:
    제1 기판;
    상기 제1 기판에 커플링된 적어도 하나의 구배(gradient) 상호연결 구조 ― 상기 적어도 하나의 구배 상호연결 구조는 제1 구배 상호연결 구조를 포함하고, 상기 제1 구배 상호연결 구조는:
    캡슐화 층; 및
    상기 캡슐화 층을 통해 대각선으로 연장되는 적어도 하나의 연속적인 상호연결부를 포함함 ―; 및
    상기 제1 기판에 커플링된 제1 집적 디바이스를 포함하고; 그리고
    상기 제2 패키지는:
    제2 기판 ― 상기 제2 기판은 상기 적어도 하나의 구배 상호연결 구조에 커플링됨 ―; 및
    상기 제2 기판에 커플링된 제2 집적 디바이스를 포함하는, 디바이스.
  2. 제1 항에 있어서,
    상기 구배 상호연결 구조는 상기 제1 기판과 상기 제2 기판 사이에 로케이트되는, 디바이스.
  3. 제1 항에 있어서,
    상기 적어도 하나의 구배 상호연결 구조는 제2 구배 상호연결 구조를 포함하고, 상기 제2 구배 상호연결 구조는:
    제2 캡슐화 층; 및
    상기 제2 캡슐화 층을 통해 대각선으로 연장되는 적어도 하나의 연속적인 제2 상호연결부를 포함하는, 디바이스.
  4. 제1 항에 있어서,
    상기 적어도 하나의 구배 상호연결 구조는 제2 구배 상호연결 구조를 포함하고, 상기 제2 구배 상호연결 구조는:
    제2 캡슐화 층; 및
    상기 제2 캡슐화 층을 통해 수직으로 그리고 수평으로 연장되는 적어도 하나의 연속적인 제2 상호연결부를 포함하는, 디바이스.
  5. 제4 항에 있어서,
    상기 제2 캡슐화 층을 통해 수직으로 그리고 수평으로 연장되는 상기 적어도 하나의 연속적인 제2 상호연결부는 리드 프레임 상호연결부를 포함하는, 디바이스.
  6. 제1 항에 있어서,
    상기 제1 구배 상호연결 구조는 제1 복수의 땜납 상호연결부들을 통해 상기 제1 기판에 커플링되고; 그리고
    상기 제1 구배 상호연결 구조는 제2 복수의 땜납 상호연결부들을 통해 상기 제2 기판에 커플링되는, 디바이스.
  7. 제1 항에 있어서,
    상기 디바이스는 PoP(package on package)를 포함하는, 디바이스.
  8. 제1 항에 있어서,
    상기 제1 기판은 제1 폭을 갖고, 그리고
    상기 제2 기판은 상기 제1 폭과 동일하거나 그보다 작은 제2 폭을 갖는, 디바이스.
  9. 제1 항에 있어서,
    상기 제1 기판은 제1 폭을 갖고, 그리고
    상기 제2 기판은 상기 제1 폭보다 큰 제2 폭을 갖는, 디바이스.
  10. 제1 항에 있어서,
    상기 디바이스는, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인 휴대 정보 단말, 고정 위치 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버, IoT(internet of things) 디바이스, 및 자동차 내의 디바이스로 이루어진 그룹으로부터 선택되는, 디바이스.
  11. 장치로서,
    제1 패키지; 및
    상기 제1 패키지에 커플링된 제2 패키지를 포함하고,
    상기 제1 패키지는:
    제1 기판;
    상기 제1 기판에 커플링된 구배 상호연결을 위한 수단 ― 상기 구배 상호연결을 위한 수단은:
    캡슐화 층; 및
    상기 캡슐화 층을 통해 수직으로 그리고 수평으로 연장되는 적어도 하나의 연속적인 상호연결부를 포함함 ―; 및
    상기 제1 기판에 커플링된 제1 집적 디바이스를 포함하고; 그리고
    상기 제2 패키지는:
    제2 기판 ― 상기 제2 기판은 상기 구배 상호연결을 위한 수단에 커플링됨 ―; 및
    상기 제2 기판에 커플링된 제2 집적 디바이스를 포함하는, 장치.
  12. 제11 항에 있어서,
    상기 구배 상호연결을 위한 수단은 상기 제1 기판과 상기 제2 기판 사이에 로케이트되는, 장치.
  13. 제11 항에 있어서,
    상기 구배 상호연결을 위한 수단은:
    상기 캡슐화 층을 통해 대각선으로 연장되는 적어도 하나의 연속적인 상호연결부를 더 포함하는, 장치.
  14. 제11 항에 있어서,
    상기 구배 상호연결을 위한 수단은 제2 구배 상호연결을 위한 수단을 포함하고, 상기 제2 구배 상호연결을 위한 수단은:
    제2 캡슐화 층; 및
    상기 제2 캡슐화 층을 통해 수직으로 그리고 수평으로 연장되는 적어도 하나의 연속적인 제2 상호연결부를 포함하는, 장치.
  15. 제11 항에 있어서,
    상기 캡슐화 층을 통해 수직으로 그리고 수평으로 연장되는 상기 적어도 하나의 연속적인 상호연결부는 리드 프레임 상호연결부를 포함하는, 장치.
  16. 제11 항에 있어서,
    상기 구배 상호연결을 위한 수단은 제1 복수의 땜납 상호연결부들을 통해 상기 제1 기판에 커플링되고; 그리고
    상기 구배 상호연결을 위한 수단은 제2 복수의 땜납 상호연결부들을 통해 상기 제2 기판에 커플링되는, 장치.
  17. 제11 항에 있어서,
    상기 디바이스는 PoP(package on package)를 포함하는, 장치.
  18. 제11 항에 있어서,
    상기 제1 기판은 제1 폭을 갖고, 그리고
    상기 제2 기판은 상기 제1 폭과 동일하거나 그보다 작은 제2 폭을 갖는, 장치.
  19. 제11 항에 있어서,
    상기 제1 기판은 제1 폭을 갖고, 그리고
    상기 제2 기판은 상기 제1 폭보다 큰 제2 폭을 갖는, 장치.
  20. 제11 항에 있어서,
    상기 장치는, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인 휴대 정보 단말, 고정 위치 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버, IoT(internet of things) 디바이스, 및 자동차 내의 디바이스로 이루어진 그룹으로부터 선택되는, 장치.
  21. 디바이스로서,
    제1 패키지; 및
    상기 제1 패키지에 커플링된 제2 패키지를 포함하고,
    상기 제1 패키지는:
    제1 기판;
    상기 제1 기판에 커플링된 제1 구배 상호연결 구조 ― 상기 제1 구배 상호연결 구조는 제1 복수의 땜납 상호연결부들을 통해 상기 제1 기판에 커플링됨 ―; 및
    상기 제1 기판에 커플링된 제1 집적 디바이스를 포함하고; 그리고
    상기 제2 패키지는:
    제2 기판 ― 상기 제2 기판은 제2 복수의 땜납 상호연결부들을 통해 상기 제1 구배 상호연결 구조에 커플링됨 ―; 및
    상기 제2 기판에 커플링된 제2 집적 디바이스를 포함하는, 디바이스.
  22. 제21 항에 있어서,
    상기 제1 구배 상호연결 구조는 상기 제1 기판과 상기 제2 기판 사이에 로케이트되는, 디바이스.
  23. 제21 항에 있어서,
    상기 제1 구배 상호연결 구조는:
    제1 캡슐화 층; 및
    상기 제1 캡슐화 층을 통해 대각선으로 연장되는 적어도 하나의 연속적인 제1 상호연결부를 포함하는, 디바이스.
  24. 제23 항에 있어서,
    상기 디바이스는, 상기 제1 기판에 커플링된 제2 구배 상호연결 구조를 더 포함하고, 상기 제2 구배 상호연결 구조는:
    제2 캡슐화 층; 및
    상기 제2 캡슐화 층을 통해 수직으로 그리고 수평으로 연장되는 적어도 하나의 연속적인 제2 상호연결부를 포함하는, 디바이스.
  25. 제21 항에 있어서,
    상기 제1 구배 상호연결 구조는:
    캡슐화 층; 및
    상기 캡슐화 층을 통해 수직으로 그리고 수평으로 연장되는 적어도 하나의 연속적인 상호연결부를 포함하고, 상기 적어도 하나의 연속적인 상호연결부는 리드 프레임 상호연결부를 포함하는, 디바이스.
KR1020237015092A 2020-11-10 2021-10-14 기판간 구배 상호연결 구조를 포함하는 패키지 KR102588535B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/093,954 US11581251B2 (en) 2020-11-10 2020-11-10 Package comprising inter-substrate gradient interconnect structure
US17/093,954 2020-11-10
PCT/US2021/055049 WO2022103549A1 (en) 2020-11-10 2021-10-14 Package comprising inter-substrate gradient interconnect structure

Publications (2)

Publication Number Publication Date
KR20230066139A KR20230066139A (ko) 2023-05-12
KR102588535B1 true KR102588535B1 (ko) 2023-10-11

Family

ID=78617507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237015092A KR102588535B1 (ko) 2020-11-10 2021-10-14 기판간 구배 상호연결 구조를 포함하는 패키지

Country Status (7)

Country Link
US (1) US11581251B2 (ko)
EP (1) EP4244886A1 (ko)
JP (1) JP7442019B2 (ko)
KR (1) KR102588535B1 (ko)
CN (1) CN116508151A (ko)
TW (1) TW202224115A (ko)
WO (1) WO2022103549A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI738525B (zh) * 2020-09-24 2021-09-01 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140009898A1 (en) 2011-05-12 2014-01-09 Fujikura Ltd Interposer substrate, electronic device package, and electronic component
US20140312481A1 (en) 2013-04-18 2014-10-23 Sts Semiconductor & Telecommunications Co., Ltd. Integrated circuit package and method for manufacturing the same
US20180315740A1 (en) 2017-04-26 2018-11-01 Samsung Electronics Co., Ltd. Semiconductor device package and method for fabricating the same
US20200312736A1 (en) 2019-03-28 2020-10-01 Intel Corporation Thermal solutions for package on package (pop) architectures

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007037075A1 (ja) 2005-09-27 2007-04-05 Ain Co., Ltd. 配線板の製造方法および配線板
JP5526575B2 (ja) 2009-03-30 2014-06-18 凸版印刷株式会社 半導体素子用基板の製造方法および半導体装置
EP2426714A1 (en) 2009-04-28 2012-03-07 Fujikura, Ltd. Device mounting structure and device mounting method
JP2010278379A (ja) 2009-06-01 2010-12-09 Murata Mfg Co Ltd 配線基板およびその製造方法
JP5513227B2 (ja) 2010-04-08 2014-06-04 株式会社フジクラ 微細構造の形成方法、レーザー照射装置、及び基板
US8853558B2 (en) * 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
WO2012133380A1 (ja) 2011-03-28 2012-10-04 株式会社村田製作所 回路基板及び回路基板の製造方法
US10242968B2 (en) * 2015-11-05 2019-03-26 Massachusetts Institute Of Technology Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages
JP6568637B1 (ja) 2018-12-04 2019-08-28 板橋精機株式会社 プリント基板及びその製造方法
US11915996B2 (en) * 2019-05-09 2024-02-27 Intel Corporation Microelectronics assembly including top and bottom packages in stacked configuration with shared cooling
US11824040B2 (en) * 2019-09-27 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package component, electronic device and manufacturing method thereof
US11581281B2 (en) * 2020-06-26 2023-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Packaged semiconductor device and method of forming thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140009898A1 (en) 2011-05-12 2014-01-09 Fujikura Ltd Interposer substrate, electronic device package, and electronic component
US20140312481A1 (en) 2013-04-18 2014-10-23 Sts Semiconductor & Telecommunications Co., Ltd. Integrated circuit package and method for manufacturing the same
US20180315740A1 (en) 2017-04-26 2018-11-01 Samsung Electronics Co., Ltd. Semiconductor device package and method for fabricating the same
US20200312736A1 (en) 2019-03-28 2020-10-01 Intel Corporation Thermal solutions for package on package (pop) architectures

Also Published As

Publication number Publication date
WO2022103549A1 (en) 2022-05-19
KR20230066139A (ko) 2023-05-12
US11581251B2 (en) 2023-02-14
CN116508151A (zh) 2023-07-28
JP7442019B2 (ja) 2024-03-01
US20220148952A1 (en) 2022-05-12
EP4244886A1 (en) 2023-09-20
TW202224115A (zh) 2022-06-16
JP2023543330A (ja) 2023-10-13

Similar Documents

Publication Publication Date Title
US9633977B1 (en) Integrated device comprising flexible connector between integrated circuit (IC) packages
KR20220149520A (ko) 더미 인터커넥트들을 포함하는 패키지
US11502049B2 (en) Package comprising multi-level vertically stacked redistribution portions
KR102558895B1 (ko) 패키지들의 콘택-콘택 커플링을 포함하는 디바이스
US11452246B2 (en) Patch substrate configured as a shield located over a cavity of a board
US20210175178A1 (en) Package comprising a double-sided redistribution portion
KR20220165246A (ko) 솔더 레지스트 층 위에 상호연결 라우팅을 갖는 기판을 포함하는 패키지
KR20230137329A (ko) 기판의 표면과 정렬된 표면 상호연결부들을 포함하는기판을 갖는 패키지
KR102588535B1 (ko) 기판간 구배 상호연결 구조를 포함하는 패키지
US11791276B2 (en) Package comprising passive component between substrates for improved power distribution network (PDN) performance
US20210210452A1 (en) Integrated passive device (ipd) coupled to front side of integrated device
KR20230044192A (ko) 열 확산기로서 구성된 와이어 본드들을 포함하는 패키지
CN116057679A (zh) 包括嵌入在阻焊层中的互连件的衬底
US11545439B2 (en) Package comprising an integrated device coupled to a substrate through a cavity
US20230369261A1 (en) Package comprising an interconnection die located between substrates
KR20240050351A (ko) 고밀도 상호연결부를 갖는 기판을 포함하는 패키지
KR20240026484A (ko) 오버행을 갖는 스택형 통합 디바이스들을 포함하는 패키지

Legal Events

Date Code Title Description
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant