JP2023543330A - 基板間勾配相互接続構造体を備えるパッケージ - Google Patents

基板間勾配相互接続構造体を備えるパッケージ Download PDF

Info

Publication number
JP2023543330A
JP2023543330A JP2023526365A JP2023526365A JP2023543330A JP 2023543330 A JP2023543330 A JP 2023543330A JP 2023526365 A JP2023526365 A JP 2023526365A JP 2023526365 A JP2023526365 A JP 2023526365A JP 2023543330 A JP2023543330 A JP 2023543330A
Authority
JP
Japan
Prior art keywords
substrate
gradient
package
coupled
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2023526365A
Other languages
English (en)
Other versions
JP7442019B2 (ja
Inventor
パティル、アニケット
ワン、ジージエ
ブオト、ジョアン・レイ・ビラーバ
ウィ、ホン・ボク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2023543330A publication Critical patent/JP2023543330A/ja
Application granted granted Critical
Publication of JP7442019B2 publication Critical patent/JP7442019B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

第１のパッケージと、第１のパッケージに結合された第２のパッケージとを備えるデバイス。第１のパッケージは、第１の基板と、第１の基板に結合された少なくとも１つの勾配相互接続構造体と、第１の基板に結合された第１の集積デバイスとを含む。第２のパッケージは、第２の基板と、第２の基板に結合された第２の集積デバイスとを含む。第２の基板は、少なくとも１つの勾配相互接続構造体に結合される。

Description

相互参照／関連出願に対する優先権の主張
[0001] 本特許出願は、その全体が以下に完全に記載されるかのように、すべての適用可能な目的のために、その内容が本明細書に組み込まれる、２０２０年１１月１０日に米国特許商標庁に出願された係属中の非仮出願第１７／０９３，９５４号の優先権と利益とを主張する。
[0002] 様々な特徴は、パッケージ（package）と基板（substrate）とに関する。
[0003] 図１は、基板１０２と、集積デバイス（integrated device）１０５と、集積デバイス１０７とを含むパッケージ１００を示す。基板１０２は、少なくとも１つの誘電体層１２０と、複数の相互接続部（interconnect）１２２と、複数のはんだ相互接続部（solder interconnect）１２４とを含む。複数のはんだ相互接続部１５４は、基板１０２の第１の面と集積デバイス１０５とに結合される。複数のはんだ相互接続部１７４は、基板１０２の第１の面と集積デバイス１０７とに結合される。パッケージ１００は、複数のはんだ相互接続部１２４を通ってボード（board）１０６に結合される。スモールフォームファクタをもつロバストで信頼できるパッケージを提供することが継続的に必要とされている。
[0004] 様々な特徴は、パッケージと基板とに関するが、より詳細には、基板間の勾配相互接続部を含むパッケージに関する。
[0005] １つの例は、第１のパッケージ（first package）と、第１のパッケージに結合された第２のパッケージ（second package）とを備えるデバイス（device）を提供する。第１のパッケージは、第１の基板（first substrate）と、第１の基板に結合された少なくとも１つの勾配相互接続構造体（gradient interconnect structure）と、第１の基板に結合された第１の集積デバイス（first integrated device）とを含む。第２のパッケージは、第２の基板（second substrate）と、第２の基板に結合された第２の集積デバイス（second integrated device）とを含む。第２の基板は、少なくとも１つの勾配相互接続構造体に結合される。
[0006] 別の例は、第１のパッケージと、第１のパッケージに結合された第２のパッケージとを備える装置を提供する。第１のパッケージは、第１の基板と、第１の基板に結合された勾配相互接続（gradient interconnection）のための手段と、第１の基板に結合された第１の集積デバイスとを含む。第２のパッケージは、第２の基板と、第２の基板に結合された第２の集積デバイスとを含む。第２の基板は、勾配相互接続のための手段に結合される。
[0007] 別の例は、デバイスを製作するための方法を提供する。方法は、第１の基板と、第１の基板に結合された少なくとも１つの勾配相互接続構造体と、第１の基板に結合された第１の集積デバイスとを備える第１のパッケージを用意する。方法は、第２のパッケージを第１のパッケージに結合する。第２のパッケージは、第２の基板を含み、ここにおいて、第２の基板は、少なくとも１つの勾配相互接続構造体に結合される。第２のパッケージは、第２の基板に結合された第２の集積デバイスを含む。
[0008] 様々な特徴、性質、および利点は、同様の参照符号が全体を通じて対応して識別する図面とともに読めば、以下に記載される詳細な説明から明らかになり得る。
[0009] ボードに結合されたパッケージの側面図。 [0010] 基板間の勾配相互接続部を含むパッケージの側面図。 [0011] 基板間の勾配相互接続部を含む別のパッケージの側面図。 [0012] 基板間の勾配相互接続部を含む別のパッケージの側面図。 [0013] 基板間の勾配相互接続部を含む別のパッケージの側面図。 [0014] 勾配相互接続部を製作するための例示的なシーケンスを示す図。 勾配相互接続部を製作するための例示的なシーケンスを示す図。 [0015] 勾配相互接続部を製作するための方法の例示的な流れ図。 [0016] 基板間の勾配相互接続部を含むパッケージを製作するための例示的なシーケンスを示す図。 基板間の勾配相互接続部を含むパッケージを製作するための例示的なシーケンスを示す図。 基板間の勾配相互接続部を含むパッケージを製作するための例示的なシーケンスを示す図。 [0017] 基板間の勾配相互接続部を含むパッケージを製作するための方法の例示的な流れ図。 [0018] 本明細書で説明されるダイ、電子回路、集積デバイス、集積受動デバイス（ＩＰＤ）、受動構成要素、パッケージ、および／またはデバイスパッケージを統合し得る様々な電子デバイスを示す図。
[0019] 以下の説明では、本開示の様々な態様の完全な理解を与えるために具体的な詳細が与えられる。しかしながら、態様はこれらの具体的な詳細なしに実践され得ることが当業者によって理解されよう。たとえば、不必要な詳細で態様を不明瞭にするのを避けるために、回路がブロック図で示されることがある。他の事例では、本開示の態様を不明瞭にしないために、よく知られている回路、構造、および技法が詳細に示されないことがある。
[0020] 本開示は、第１のパッケージと、第１のパッケージに結合された第２のパッケージとを備えるデバイスについて説明する。第１のパッケージは、第１の基板と、第１の基板に結合された少なくとも１つの勾配相互接続構造体と、第１の基板に結合された第１の集積デバイスとを含む。第２のパッケージは、第２の基板と、第２の基板に結合された第２の集積デバイスとを含む。第２の基板は、少なくとも１つの勾配相互接続構造体に結合される。デバイスはパッケージオンパッケージ（ＰｏＰ：package on package）を含み得る。勾配相互接続構造体は、第１の基板と第２の基板との間に位置する。いくつかの実装形態では、勾配相互接続構造体は、カプセル化層（encapsulation layer）と、カプセル化層を通って対角線方向に延在する少なくとも１つの連続相互接続部（continuous interconnect）とを含み得る。いくつかの実装形態では、勾配相互接続構造体は、カプセル化層と、カプセル化層を通って垂直方向および水平方向に延在する少なくとも１つの連続相互接続部とを含み得る。カプセル化層を通って垂直方向および水平方向に延在する少なくとも１つの連続相互接続部は、リードフレーム相互接続部（lead frame interconnect）を含み得る。勾配相互接続構造体の使用は、第１の基板と第２の基板との空間の厚さを低減するのに役立ち、これは、パッケージの全高を低減するのに役立つ。
基板間の勾配相互接続部を含む例示的なパッケージ
[0021] 図２は、勾配相互接続構造体を含むデバイス２００の側面図を示す。デバイス２００は、第１のパッケージ２９０と、第２のパッケージ２９２とを含む。デバイス２００はパッケージオンパッケージ（ＰｏＰ）を含み得る。第２のパッケージ２９２は、第１のパッケージ２９０に結合される。デバイス２００は、複数のはんだ相互接続部２２６を通ってボード２０９に結合される。詳細には、第１のパッケージ２９０は、複数のはんだ相互接続部２２６を通ってボード２０９に結合される。第１のパッケージ２９０は、第２のパッケージ２９２とボード２０９との間に位置する。ボード２０９はプリント回路板（ＰＣＢ）を含み得る。
[0022] 第１のパッケージ２９０は、第１の基板２０２と、集積デバイス２０３と、勾配相互接続構造体２０６と、複数のはんだ相互接続部２２６とを含む。第１の基板２０２は、少なくとも１つの誘電体層２２０と、複数の相互接続部２２２とを含む。第１の基板２０２は、埋め込みトレース基板（ＥＴＳ：embedded trace substrate）、積層基板、および／またはコアレス基板を含み得る。集積デバイス２０３は、複数のはんだ相互接続部２３４を通って第１の基板２０２の第１の面（たとえば、底面）に結合される。複数のはんだ相互接続部２２６は、第１の基板２０２の第１の面に結合される。
[0023] 勾配相互接続構造体２０６は、第１の基板２０２の第２の面（たとえば、上面）に結合される。複数のはんだ相互接続部２４４は、勾配相互接続構造体２０６を第１の基板２０２に結合するために使用され得る。勾配相互接続構造体２０６は、カプセル化層２６０と、カプセル化層２６０を通って延在する少なくとも１つの相互接続部２６２とを含む。カプセル化層２６０は、カプセル化のための手段であり得る。圧縮およびトランスファー成形プロセス、シート成形プロセス、または液状成形プロセスが、カプセル化層２６０を形成するために使用され得る。少なくとも１つの相互接続部２６２は、異なる方向に沿ってカプセル化層２６０の中に延在し得る。少なくとも１つの相互接続部２６２の各々は、カプセル化層２６０を通って延在する連続相互接続部であり得る。図２の例では、少なくとも１つの相互接続部２６２は、カプセル化層２６０の中に対角線方向に延在する少なくとも１つの連続相互接続部を含む。対角線方向は、第１の基板２０２に面しているおよび／または第１の基板２０２に結合されたカプセル化層２６０の面に対するものである。対角線方向の例は、たとえば、およそ１度から８９度までの間（１度から８９度までの間の任意の角度を含む）を含む。少なくとも１つの連続相互接続部は、リードフレーム相互接続部を含み得る。少なくとも１つの相互接続部２６２は、複数のはんだ相互接続部２４４を通って第１の基板２０２に結合される。勾配相互接続構造体２０６は、勾配相互接続のための手段であり得る。少なくとも図３～図５において以下でさらに説明されるように、勾配相互接続構造体２０６は、異なる形状、寸法、設計、および／または方向をもつ相互接続部を含み得る。勾配相互接続構造体２０６（および／または本開示で説明される勾配相互接続構造体のいずれか）の使用は、より薄い第１の基板２０２をもたらし、これは、より薄いパッケージオンパッケージ（ＰｏＰ）につながり得る。勾配相互接続構造体２０６は、第１の基板２０２の周縁に沿って位置し得る。
[0024] 上述のように、第２のパッケージ２９２は、第１のパッケージ２９０に結合される。第２のパッケージ２９２は、第２の基板２０４と、集積デバイス２０１と、集積デバイス２０５と、デバイス２０７と、カプセル化層２０８とを含む。第２の基板２０４は、少なくとも１つの誘電体層２４０と、複数の相互接続部２４２とを含む。第２の基板２０４は、埋め込みトレース基板（ＥＴＳ）、コア基板、積層基板、および／またはコアレス基板を含み得る。集積デバイス２０１は、複数のピラー相互接続部（pillar interconnect）２１２を通って第２の基板２０４の第１の面（たとえば、底面）に結合される。複数のピラー相互接続部２１２は、複数のはんだ相互接続部を通って複数の相互接続部２４２に結合され得る。集積デバイス２０５は、複数のはんだ相互接続部２５４を通って第２の基板２０４の第２の面（たとえば、上面）に結合される。デバイス２０７は、複数のはんだ相互接続部２７４を通って第２の基板２０４の第２の面に結合される。デバイス２０７は、受動デバイス（たとえば、表面実装キャパシタ）を含み得る。カプセル化層２０８は、第２の基板２０４の第２の面と、集積デバイス２０５と、デバイス２０７との上に形成される。カプセル化層２０８は、カプセル化のための手段であり得る。圧縮およびトランスファー成形プロセス、シート成形プロセス、または液状成形プロセスが、カプセル化層２０８を形成するために使用され得る。
[0025] 第２の基板２０４は、複数のはんだ相互接続部２６４を通って勾配相互接続構造体２０６に結合される。複数の相互接続部２４２は、複数のはんだ相互接続部２６４を通って少なくとも１つの相互接続部２６２に結合される。第２の基板２０４は、勾配相互接続構造体２０６が第１の基板２０２と第２の基板２０４との間にあるように、第１の基板２０２に結合される。第２のパッケージ２９２は、集積デバイス２０１が勾配相互接続構造体２０６に対して横方向に位置するように、第１のパッケージ２９０に結合される。勾配相互接続構造体２０６は、集積デバイス２０１の周りに横方向に位置し（たとえば、横方向に囲み）得る。
[0026] デバイス２００は、集積デバイス２０３がボード２０９のキャビティ（cavity）２５０の中に（少なくとも部分的に）位置するように、ボード２０９に結合される。第１の基板２０２は、第１の幅（first width）および／または第１の長さを含む。第２の基板２０４は、第２の幅および／または第２の長さを含む。第１の幅は、第２の幅（second width）に等しいかまたはそれよりも小さいことがある。第１の長さは、第２の長さに等しいかまたはそれよりも小さいことがある。しかしながら、以下でさらに示され、説明されるように、第１の幅は、第２の幅に等しいかもしくはそれよりも大きいことがあり、および／または、第１の長さは、第２の長さに等しいかもしくはそれよりも大きいことがある。
[0027] 集積デバイス（たとえば、２０１、２０３、２０５）は、ダイ（たとえば、半導体ベアダイ）を含み得る。集積デバイスは、無線周波数（ＲＦ）デバイス、受動デバイス、フィルタ、キャパシタ、インダクタ、アンテナ、トランスミッタ、レシーバ、ＧａＡｓベース集積デバイス、表面弾性波（ＳＡＷ）フィルタ、バルク弾性波（ＢＡＷ）フィルタ、発光ダイオード（ＬＥＤ）集積デバイス、ケイ素（Ｓｉ）ベース集積デバイス、炭化ケイ素（ＳｉＣ）ベース集積デバイス、プロセッサ、メモリおよび／またはそれらの組合せを含み得る。集積デバイス（たとえば、２０１、２０３、２０５）は、少なくとも１つの電子回路（たとえば、第１の電子回路、第２の電子回路など）を含み得る。受動デバイスは、表面実装デバイス（ＳＭＤ）を含み得る。受動デバイスは、キャパシタまたはレジスタを含み得る。
[0028] デバイス２００の構成および設計は、ロバストで信頼性が高い比較的薄い厚さをもつパッケージを実現する。勾配相互接続構造体２０６が薄い厚さを有することに加えて、勾配相互接続構造体２０６の使用は、第１の基板２０２がより少ない金属層を必要とし得るので、第１のパッケージ２９０の厚さをさらに低減し得る。
[0029] 図３は、勾配相互接続構造体を含むデバイス３００を示す。デバイス３００は、デバイス２００と同様であり、したがって、デバイス２００と同じまたは同様の構成要素を含み得る。デバイス３００はパッケージオンパッケージ（ＰｏＰ）を含み得る。デバイスは、第１のパッケージ３９０と、第２のパッケージ２９２とを含む。第２のパッケージ２９２は、第１のパッケージ３９０に結合される。第１のパッケージ３９０は、第１のパッケージ２９０と同様であり、第１のパッケージ２９０と同様の構成要素と構成とを含む。第１のパッケージ３９０は、第１の基板２０２と、集積デバイス２０３と、勾配相互接続構造体３０６とを含む。勾配相互接続構造体３０６は、勾配相互接続構造体２０６と同様である。しかしながら、勾配相互接続構造体３０６は、異なる設計および／または形状をもつ相互接続部を含む。
[0030] 勾配相互接続構造体３０６は、第１の基板２０２の第２の面（たとえば、上面）に結合される。複数のはんだ相互接続部２４４は、勾配相互接続構造体３０６を第１の基板２０２に結合するために使用され得る。勾配相互接続構造体３０６は、カプセル化層２６０と、カプセル化層２６０を通って延在する少なくとも１つの相互接続部３６２とを含む。少なくとも１つの相互接続部３６２は、異なる方向に沿ってカプセル化層２６０の中に延在し得る。少なくとも１つの相互接続部３６２の各々は、カプセル化層２６０を通って延在する連続相互接続部であり得る。図３の例では、少なくとも１つの相互接続部３６２は、カプセル化層２６０の中に水平方向および垂直方向に延在する少なくとも１つの連続相互接続部を含む。少なくとも１つの連続相互接続部は、水平方向および垂直方向に延在するように曲げられている相互接続部であり得る。少なくとも１つの相互接続部３６２は、少なくとも１つのベンド（bend）３６３を有し得る。ベンド（たとえば、３６３）は、連続相互接続部がベンドの１つのコーナーにおいて圧縮され、ベンドの別のコーナーにおいて拡張されることをもたらし得る。たとえば、ベンドの内側部分（たとえば、内側コーナー）は圧縮され得るが、ベンドの外側部分（たとえば、外側コーナー）は拡張され得る。ベンドの様々な部分の圧縮および拡張は、リードフレーム相互接続部の形態と形状とを作るスタンピングプロセスの使用に由来し得る。少なくとも１つの連続相互接続部３６２は、２つ以上のベンドを有し得ること、ならびに／または、異なる方向および／もしくは方向の異なる組合せに延在し得ることに留意されたい。少なくとも１つの連続相互接続部は、リードフレーム相互接続部を含み得る。少なくとも１つの相互接続部３６２は、複数のはんだ相互接続部２４４を通って第１の基板２０２に結合される。勾配相互接続構造体３０６は、勾配相互接続のための手段であり得る。勾配相互接続構造体３０６は、第１の基板２０２の周縁に沿って位置し得る。勾配相互接続構造体３０６は、集積デバイス２０１の周りに横方向に位置し（たとえば、横方向に囲み）得る。
[0031] 図４は、勾配相互接続構造体を含むデバイス４００を示す。デバイス４００は、デバイス２００と同様であり、したがって、デバイス２００と同じまたは同様の構成要素を含み得る。デバイス４００はパッケージオンパッケージ（ＰｏＰ）を含み得る。デバイスは、第１のパッケージ４９０と、第２のパッケージ２９２とを含む。第２のパッケージ２９２は、第１のパッケージ４９０に結合される。第１のパッケージ４９０は、第１のパッケージ２９０と同様であり、第１のパッケージ２９０と同様の構成要素と構成とを含む。第１のパッケージ４９０は、第１の基板２０２と、集積デバイス２０３と、勾配相互接続構造体４０６とを含む。勾配相互接続構造体４０６は、勾配相互接続構造体２０６と同様である。しかしながら、勾配相互接続構造体４０６は、異なる設計および／または形状をもつ相互接続部を含む。
[0032] 勾配相互接続構造体４０６は、第１の基板２０２の第２の面（たとえば、上面）に結合される。複数のはんだ相互接続部２４４は、勾配相互接続構造体４０６を第１の基板２０２に結合するために使用され得る。勾配相互接続構造体４０６は、カプセル化層２６０と、カプセル化層２６０を通って延在する少なくとも１つの相互接続部４６２とを含む。少なくとも１つの相互接続部４６２は、異なる方向に沿ってカプセル化層２６０の中に延在し得る。少なくとも１つの相互接続部４６２の各々は、カプセル化層２６０を通って延在する連続相互接続部であり得る。図４の例では、少なくとも１つの相互接続部４６２は、カプセル化層２６０の中に垂直方向および水平方向に延在する少なくとも１つの連続相互接続部を含む。少なくとも１つの連続相互接続部は、垂直方向および水平方向に延在するように曲げられている相互接続部であり得る。少なくとも１つの相互接続部４６２は、少なくとも１つのベンド４６３を有し得る。ベンド（たとえば、４６３）は、連続相互接続部がベンドの１つのコーナーにおいて圧縮され、ベンドの別のコーナーにおいて拡張されることをもたらし得る。たとえば、ベンドの内側部分（たとえば、内側コーナー）は圧縮され得るが、ベンドの外側部分（たとえば、外側コーナー）は拡張され得る。ベンドの様々な部分の圧縮および拡張は、リードフレーム相互接続部の形態と形状とを作るスタンピングプロセスの使用に由来し得る。少なくとも１つの連続相互接続部３６２は、２つ以上のベンドを有し得ること、ならびに／または、異なる方向および／もしくは方向の異なる組合せに延在し得ることに留意されたい。少なくとも１つの連続相互接続部は、リードフレーム相互接続部を含み得る。少なくとも１つの相互接続部４６２は、複数のはんだ相互接続部２４４を通って第１の基板２０２に結合される。勾配相互接続構造体４０６は、勾配相互接続のための手段であり得る。勾配相互接続構造体４０６は、第１の基板２０２の周縁に沿って位置し得る。勾配相互接続構造体４０６は、集積デバイス２０１の周りに横方向に位置し（たとえば、横方向に囲み）得る。
[0033] 第１の基板２０２は、第１の幅および／または第１の長さを含む。第２の基板２０４は、第２の幅および／または第２の長さを含む。第１の幅は、第２の幅に等しいかまたはそれよりも大きいことがある。第１の長さは、第２の長さに等しいかまたはそれよりも大きいことがある。
[0034] 図５は、勾配相互接続構造体を含むデバイス５００を示す。デバイス５００は、デバイス４００と同様であり、したがって、デバイス４００と同じまたは同様の構成要素を含み得る。デバイス５００はパッケージオンパッケージ（ＰｏＰ）を含み得る。デバイスは、第１のパッケージ５９０と、第２のパッケージ２９２とを含む。第２のパッケージ２９２は、第１のパッケージ５９０に結合される。第１のパッケージ５９０は、第１のパッケージ４９０と同様であり、第１のパッケージ４９０と同様の構成要素と構成とを含む。第１のパッケージ５９０は、第１の基板２０２と、集積デバイス２０３と、勾配相互接続構造体４０６と、勾配相互接続構造体５０６とを含む。勾配相互接続構造体５０６は、勾配相互接続構造体４０６と同様である。しかしながら、勾配相互接続構造体５０６は、異なる設計および／または形状をもつ相互接続部を含む。勾配相互接続構造体５０６は、カプセル化層２６０と、カプセル化層２６０を通って垂直方向に延在する少なくとも１つの連続相互接続部とを含む。勾配相互接続構造体５０６は、勾配相互接続のための手段であり得る。勾配相互接続構造体４０６および／または勾配相互接続構造体５０６は、第１の基板２０２の周縁に沿って位置し得る。勾配相互接続構造体４０６および勾配相互接続構造体５０６は、集積デバイス２０１の周りに横方向に位置し（たとえば、横方向に囲み）得る。
[0035] 本開示で使用される勾配相互接続構造体は、少なくとも１つの勾配相互接続部を含む構造体を含む。勾配相互接続部は、カプセル化層の中に位置し得る。勾配相互接続部は、垂直方向に、水平方向に、および／または対角線方向に延在する連続相互接続部を含み得る。少なくとも１つの連続相互接続部は、均一組成を有し得る。カプセル化層を通って延在する少なくとも１つの連続相互接続部（たとえば、２６２、３６２、４６２、５６２）は、金属のプレートまたはストリップ（たとえば、矩形バー、正方形バー）の形状を有し得る。したがって、たとえば、カプセル化層の中の連続相互接続部（たとえば、２６２、３６２、４６２、５６２）の平面プロファイルは、矩形（たとえば、正方形）の形状を有し得る。連続相互接続部の平面プロファイルは、カプセル化層の上面および／もしくは底面における、ならびに／またはカプセル化層の上面および／もしくは底面に平行な面（たとえば、水平面、Ｘ－Ｙ面）に沿った、プロファイルであり得る。勾配相互接続部は、リードフレーム（たとえば、リードフレーム相互接続部）から形成され得る。勾配相互接続部は、連続相互接続部の中に少なくとも１つのベンド（たとえば、１つまたは複数のベンド）を含み得る。ベンドは、連続相互接続部がベンドの１つのコーナーにおいて圧縮され（たとえば、密度が高くなり）、ベンドの別のコーナーにおいて拡張される（たとえば、密度が低くなる）ことをもたらし得る。たとえば、ベンドの内側部分（たとえば、内側コーナー）は圧縮され得るが、ベンドの外側部分（たとえば、外側コーナー）は拡張され得る。ベンドの内側部分は、連続相互接続部の曲げられていない部分と比較して、より多く圧縮され（たとえば、密度が高くなり）得る。ベンドの外側部分は、連続相互接続部の曲げられていない部分と比較して、より少なく圧縮され（たとえば、密度が低くなり）得る。ベンドの様々な部分の圧縮および拡張は、リードフレーム相互接続部の形態と形状とを作るスタンピングプロセスの使用に由来し得る。勾配相互接続部の少なくとも１つの連続相互接続部（たとえば、２６２、３６２、４６２、５６２）は、２つ以上のベンドを有し得ること、ならびに／または、異なる方向および／もしくは方向の異なる組合せに延在し得ることに留意されたい。たとえば、少なくとも１つの連続相互接続部は、垂直方向、水平方向、および／または対角線方向の組合せに延在し得る。いくつかの実装形態では、少なくとも１つの連続相互接続部は、異なる対角線方向に延在し得る。たとえば、第１の連続相互接続部は第１の対角線方向に延在し得るが、第２の連続相互接続部は第２の対角線方向に延在し得る。連続相互接続部は、複数の異なる対角線方向に延在し得る。
[0036] 改善された構成をもつ様々なパッケージと勾配相互接続構造体とについて説明したが、次に、勾配相互接続構造体を製作するためのシーケンスが以下で説明される。
勾配相互接続構造体を製作するための例示的なシーケンス
[0037] 図６Ａ～図６Ｂは、勾配相互接続構造体を提供または製作するための例示的なシーケンスを示す。いくつかの実装形態では、図６Ａ～図６Ｂのシーケンスは、勾配相互接続構造体２０６、または本開示で説明される勾配相互接続構造体のいずれかを提供または製作するために使用され得る。
[0038] 図６Ａ～図６Ｂのシーケンスは、勾配相互接続構造体を提供または製作するためのシーケンスを簡略化および／または明確化するために、１つまたは複数の段階を組み合わせてもよいことに留意されたい。いくつかの実装形態では、プロセスの順序が変更または修正され得る。いくつかの実装形態では、プロセスのうちの１つまたは複数が、本開示の趣旨から逸脱することなく、交換または代用され得る。異なる実装形態は、異なるように勾配相互接続構造体を製作し得る。
[0039] 段階１は、図６Ａに示されているように、導電性材料（conductive material）６００が用意された後の状態を示す。導電性材料６００は、電気伝導性材料（electrically conductive material）（たとえば、金属、銅）を含む。導電性材料６００は、導電性材料のシート（たとえば、金属のシート）を含み得る。
[0040] 段階２は、リードフレーム相互接続部２６２を形成するために導電性材料６００がエッチングおよび／またはスタンピングされた後の状態を示す。リードフレーム相互接続部２６２は、異なる形状、角度、および／または寸法を有し得る。リードフレーム相互接続部２６２は、様々な連続相互接続部を含み得る。様々な連続相互接続部は、異なる形状、角度、および／または寸法を有し得る。
[0041] 段階３は、リードフレーム相互接続部２６２がテープ（tape）６０２（たとえば、接着剤）に結合された後の状態を示す。
[0042] 段階４は、図６Ｂに示されているように、カプセル化層２６０がテープ６０２とリードフレーム相互接続部２６２との上に形成された後の状態を示す。カプセル化層２６０は、リードフレーム相互接続部２６２をカプセル化する。圧縮およびトランスファー成形プロセス、シート成形プロセス、または液状成形プロセスが、カプセル化層２６０を形成するために使用され得る。
[0043] 段階５は、テープ６０２がリードフレーム相互接続部２６２とカプセル化層２６０とから分離された後の状態を示す。
[0044] 段階６は、少なくとも１つのキャビティ（cavity）６１０がカプセル化層２６０の中に形成された後の状態を示す。レーザープロセスおよび／またはエッチングプロセスは、キャビティ６１０を形成するために使用され得る。キャビティ６１０は、リードフレーム相互接続部２６２の一部を露出させ得る。キャビティ６１０は、勾配相互接続構造体が基板に結合されるとき、はんだ相互接続部を含み得る。いくつかの実装形態では、段階６は勾配相互接続構造体２０６を示し得る。段階６の構造体は、より小さい個々の勾配相互接続構造体に個片化（singulate）され得ることに留意されたい。
勾配相互接続構造体を製作するための方法の例示的な流れ図
[0045] いくつかの実装形態では、勾配相互接続構造体をもつパッケージを製作することは、いくつかのプロセスを含む。図７は、勾配相互接続構造体を提供または製作するための方法７００の例示的な流れ図を示す。いくつかの実装形態では、図７の方法７００は、図２の勾配相互接続構造体を提供または製作するために使用され得る。しかしながら、図７の方法は、本開示における任意の勾配相互接続構造体を製作するために使用され得る。
[0046] 図７の方法は、パッケージを提供または製作するための方法を簡略化および／または明確化するために、１つまたは複数のプロセスを組み合わせてもよいことに留意されたい。いくつかの実装形態では、プロセスの順序が変更または修正され得る。
[0047] 方法は、（７０５において）リードフレーム相互接続部（たとえば、２６２）を設ける。リードフレーム相互接続部を設けることは、導電性材料６００を用意することを含み得る。導電性材料６００は、電気伝導性材料（たとえば、金属、銅）を含む。図６Ａの段階１は、電気伝導性材料を用意する一例を示し、説明する。リードフレーム相互接続部を設けることは、様々な相互接続部（たとえば、連続相互接続部）を形成するためにスタンピングプロセスおよび／またはエッチングプロセスを使用することを含み得る。リードフレーム相互接続部２６２は、異なる形状、サイズ、および／または構成を有し得る。図６Ａの段階２は、リードフレーム相互接続部を形成するために導電性材料６００がエッチングおよび／またはスタンピングされた後の状態の一例を示し、説明する。
[0048] 方法は、（７１０において）リードフレーム相互接続部を接着剤（たとえば、６０２）に結合する。図６Ａの段階３は、テープ（たとえば、接着剤）に結合されたリードフレーム相互接続部の一例を示し、説明する。
[0049] 方法は、（７１５において）テープ６０２とリードフレーム相互接続部２６２との上にカプセル化層（たとえば、２６０）を形成する。カプセル化層２６０は、リードフレーム相互接続部２６２をカプセル化する。圧縮およびトランスファー成形プロセス、シート成形プロセス、または液状成形プロセスが、カプセル化層２６０を形成するために使用され得る。図６Ｂの段階４は、カプセル化層を形成する一例を示し、説明する。
[0050] 方法は、（７２０において）リードフレーム相互接続部２６２とカプセル化層２６０とからテープ（たとえば、６０２）を分離する。図６Ｂの段階５は、リードフレーム相互接続部とカプセル化層とから分離されているテープの一例を示し、説明する。
[0051] 方法は、（７２５において）カプセル化層２６０の中に少なくとも１つのキャビティ（たとえば、６１０）を形成する。レーザープロセスおよび／またはエッチングプロセスは、キャビティを形成するために使用され得る。カプセル化層の中のキャビティは、リードフレーム相互接続部２６２の一部を露出させ得る。図６Ｂの段階６は、カプセル化層の中に形成された少なくとも１つのキャビティの一例を示し、説明する。
[0052] 方法は、いくつかの勾配相互接続構造体を形成するために、（７３０において）カプセル化層（たとえば、２６０）とリードフレーム相互接続部（たとえば、２６２）とを個片化し得る。機械的プロセス（たとえば、切断プロセス）は、カプセル化層とリードフレーム相互接続部とを個片化するために使用され得る。
勾配相互接続構造体を備えるパッケージを製作するための例示的なシーケンス
[0053] 図８Ａ～図８Ｃは、勾配相互接続構造体を含むパッケージを提供または製作するための例示的なシーケンスを示す。いくつかの実装形態では、図８Ａ～図８Ｃのシーケンスは、基板を提供または製作するために使用されてもよく、基板は次いで、図５のデバイスおよびパッケージ、または本開示で説明されるデバイスおよびパッケージのいずれかにおいて実装され得る。
[0054] 図８Ａ～図８Ｃのシーケンスは、デバイスを提供または製作するためのシーケンスを簡略化および／または明確化するために、１つまたは複数の段階を組み合わせてもよいことに留意されたい。いくつかの実装形態では、プロセスの順序が変更または修正され得る。いくつかの実装形態では、プロセスのうちの１つまたは複数が、本開示の趣旨から逸脱することなく、交換または代用され得る。異なる実装形態は、異なるようにデバイスを製作し得る。
[0055] 段階１は、図８Ａに示されているように、第１の基板２０２が用意された後の状態を示す。第１の基板２０２は、少なくとも１つの誘電体層２２０と、複数の相互接続部２２２とを含む。第１の基板２０２は、異なる数の金属層を含み得る。第１の基板２０２は、積層基板および／またはコアレス基板（たとえば、ＥＴＳ）を含み得る。
[0056] 段階２は、集積デバイス２０３が第１の基板２０２の第１の面（たとえば、底面）に結合された後の状態を示す。集積デバイス２０３は、複数のはんだ相互接続部２３４を通って第１の基板２０２に結合され得る。段階２はまた、第１の基板２０２の第１の面に結合された複数のはんだ相互接続部２２６を示す。１つまたは複数のはんだリフロープロセスは、複数のはんだ相互接続部２２６を第１の基板２０２に結合するためにおよび集積デバイス２０３を第１の基板２０２に結合するために使用され得る。
[0057] 段階３は、勾配相互接続構造体４０６が第１の基板２０２の第２の面（たとえば、上面）に結合された後の状態を示す。段階３はまた、勾配相互接続構造体５０６が第１の基板２０２の第２の面に結合された後の状態を示す。段階３は、第１の基板２０２と、集積デバイス２０３と、勾配相互接続構造体４０６と、勾配相互接続構造体５０６とを含む第１のパッケージ５９０を示し得る。勾配相互接続構造体４０６は、複数のはんだ相互接続部２４４を通って第１の基板２０２に結合される。勾配相互接続構造体４０６は、カプセル化層２６０と、複数の相互接続部４６２とを含む。複数の相互接続部４６２は、リードフレーム相互接続部を含み得る。複数の相互接続部４６２は、異なる方向（たとえば、垂直方向に、水平方向に、対角線方向に）および／または方向の異なる組合せ（たとえば、垂直方向に、水平方向に、対角線方向に）に延在する連続相互接続部を含み得る。複数のはんだ相互接続部２６４は、勾配相互接続構造体４０６に結合され得る。勾配相互接続構造体５０６は、カプセル化層（たとえば、２６０）と、複数の相互接続部５６２とを含む。勾配相互接続構造体４０６および勾配相互接続構造体５０６は、勾配相互接続構造体２０６について図６Ａ～図６Ｂにおいて説明されたものと同じプロセス（または同様のプロセス）を使用して製作され得る。
[0058] 段階４は、図８Ｂに示されているように、第２の基板２０４が用意された後の状態を示す。第２の基板２０４は、少なくとも１つの誘電体層２４０と、複数の相互接続部２４２とを含む。第２の基板２０４は、異なる数の金属層を含み得る。第２の基板２０４は、積層基板、コア基板、および／またはコアレス基板（たとえば、ＥＴＳ）を含み得る。
[0059] 段階５は、集積デバイス２０１が第２の基板２０４の第１の面（たとえば、底面）に結合された後の状態を示す。集積デバイス２０１は、複数のピラー相互接続部２１２および／またははんだ相互接続部を通って第２の基板２０４に結合され得る。段階５はまた、集積デバイス２０５が第２の基板２０４の第２の面（たとえば、上面）に結合され、デバイス２０７が第２の基板２０４の第２の面に結合された後の状態を示す。集積デバイス２０５は、複数のはんだ相互接続部２５４を通って第２の基板２０４に結合され得る。デバイス２０７（たとえば、受動デバイス）は、複数のはんだ相互接続部２７４を通って第２の基板２０４に結合され得る。１つまたは複数のはんだリフロープロセスは、集積デバイス２０５とデバイス２０７とを第２の基板２０４に結合するために使用され得る。
[0060] 段階６は、カプセル化層２０８が第２の基板２０４と、集積デバイス２０５と、デバイス２０７との上に形成された後の状態を示す。カプセル化層２０８は、集積デバイス２０５とデバイス２０７とをカプセル化する。圧縮およびトランスファー成形プロセス、シート成形プロセス、または液状成形プロセスが、カプセル化層２０８を形成するために使用され得る。段階６は、第２のパッケージ２９２を示し得る。
[0061] 段階７は、図８Ｃに示されているように、第２のパッケージ２９２が第１のパッケージ５９０に結合された後の状態を示す。１つまたは複数のはんだリフロープロセスは、第２のパッケージ２９２を第１のパッケージ５９０に結合するために使用され得る。第２のパッケージ２９２は、第１のパッケージ５９０の上に位置し得る。第２の基板２０４は、勾配相互接続構造体４０６と勾配相互接続構造体５０６とを通って第１の基板２０２に結合され得る。集積デバイス２０１は、勾配相互接続構造体４０６と勾配相互接続構造体５０６とによって横方向に囲まれ得る。勾配相互接続構造体４０６および勾配相互接続構造体５０６は、第１の基板２０２と第２の基板２０４との間に位置し得る。勾配相互接続構造体４０６は、複数のはんだ相互接続部２６４を通って第２の基板２０４に結合され得る。段階７は、第１のパッケージ５９０と、第２のパッケージ２９２とを含むデバイス５００を示し得る。デバイス５００はパッケージオンパッケージ（ＰｏＰ）を含み得る。
[0062] 段階８は、デバイス５００が複数のはんだ相互接続部２２６を通ってボード２０９に結合された後の状態を示す。デバイス５００は、集積デバイス２０３がボード２０９のキャビティ２５０の中に少なくとも部分的に位置するように、ボード２０９に結合される。はんだリフロープロセスは、デバイス５００をボード２０９に結合するために使用され得る。
勾配相互接続構造体を備えるパッケージを製作するための方法の例示的な流れ図
[0063] いくつかの実装形態では、勾配相互接続構造体をもつパッケージを製作することは、いくつかのプロセスを含む。図９は、勾配相互接続構造体を含むパッケージを提供または製作するための方法９００の例示的な流れ図を示す。いくつかの実装形態では、図９の方法９００は、図５の勾配相互接続構造体をもつデバイスを提供または製作するために使用され得る。たとえば、図９の方法は、デバイス５００を製作するために使用され得る。しかしながら、図９の方法は、本開示における任意のデバイスおよび／またはパッケージを製作するために使用され得る。
[0064] 図９の方法は、デバイスおよび／またはパッケージを提供または製作するための方法を簡略化および／または明確化するために、１つまたは複数のプロセスを組み合わせてもよいことに留意されたい。いくつかの実装形態では、プロセスの順序が変更または修正され得る。
[0065] 方法は、（９０５において）第１の基板（たとえば、２０２）を用意する。第１の基板２０２は、少なくとも１つの誘電体層２２０と、複数の相互接続部２２２とを含む。第１の基板２０２は、異なる数の金属層を含み得る。第１の基板２０２は、積層基板および／またはコアレス基板（たとえば、ＥＴＳ）を含み得る。図８Ａの段階１は、第１の基板を用意する一例を示し、説明する。
[0066] 方法は、（９１０において）集積デバイス（たとえば、２０３）とはんだ相互接続部とを第１の基板２０２に結合する。集積デバイス２０３は、複数のはんだ相互接続部２３４を通って第１の基板２０２に結合され得る。複数のはんだ相互接続部２２６は、第１の基板２０２の第１の面に結合され得る。１つまたは複数のはんだリフロープロセスは、複数のはんだ相互接続部２２６を第１の基板２０２に結合するためにおよび集積デバイス２０３を第１の基板２０２に結合するために使用され得る。図８Ａの段階２は、集積デバイスを第１の基板に結合する一例を示し、説明する。
[0067] 方法は、（９１５において）少なくとも１つの勾配相互接続構造体（たとえば、４０６、５０６）を第１の基板（たとえば、２０２）に結合する。勾配相互接続構造体（たとえば、４０６、５０６）は、複数のはんだ相互接続部（たとえば、２４４）を通って第１の基板２０２に結合され得る。勾配相互接続構造体４０６は、カプセル化層２６０と、複数の相互接続部４６２とを含む。複数の相互接続部４６２は、リードフレーム相互接続部を含み得る。複数の相互接続部４６２は、異なる方向（たとえば、垂直方向に、水平方向に、対角線方向に）および／または方向の異なる組合せ（たとえば、垂直方向に、水平方向に、対角線方向に）に延在する連続相互接続部を含み得る。複数のはんだ相互接続部２６４は、勾配相互接続構造体４０６に結合され得る。勾配相互接続構造体５０６は、カプセル化層（たとえば、２６０）と、複数の相互接続部５６２とを含む。勾配相互接続構造体４０６および勾配相互接続構造体５０６は、勾配相互接続構造体２０６について図６Ａ～図６Ｂにおいて説明されたものと同じプロセス（または同様のプロセス）を使用して製作され得る。図８Ａの段階３は、第１の基板に結合された勾配相互接続構造体４０６の一例を示し、説明する。
[0068] 方法は、（９２０において）第２の基板（たとえば、２０４）を用意する。第２の基板２０４は、少なくとも１つの誘電体層２４０と、複数の相互接続部２４２とを含む。第２の基板２０４は、異なる数の金属層を含み得る。第２の基板２０４は、積層基板、コア基板、および／またはコアレス基板（たとえば、ＥＴＳ）を含み得る。図８Ｂの段階４は、第２の基板２０４が用意された後の状態を示し、説明する。
[0069] 方法は、（９２５において）少なくとも１つのデバイス（たとえば、２０１、２０５、２０７）を第２の基板（たとえば、２０４）に結合する。たとえば、集積デバイス２０１は、複数のピラー相互接続部２１２および／またははんだ相互接続部を通って第２の基板２０４に結合され得る。１つまたは複数のはんだリフロープロセスは、デバイスを第２の基板２０４に結合するために使用され得る。図８Ｃの段階５は、第２の基板に結合されたデバイスの一例を示し、説明する。
[0070] 方法は、（９３０において）第２の基板（たとえば、２０４）の上にカプセル化層（たとえば、２０８）を形成する。カプセル化層２０８は、１つまたは複数のデバイス（たとえば、２０５、２０７）の上に形成され得る。圧縮およびトランスファー成形プロセス、シート成形プロセス、または液状成形プロセスが、カプセル化層２０８を形成するために使用され得る。図８Ｂの段階６は、第２の基板とデバイスとの上にカプセル化層を形成する一例を示し、説明する。
[0071] 方法は、（９３５において）第２のパッケージ（たとえば、２９２）を第１のパッケージ（たとえば、２９０、３９０、４９０、５９０）に結合する。１つまたは複数のはんだリフロープロセスは、第２のパッケージ（たとえば、２９０）を第１のパッケージ（たとえば、５９０）に結合するために使用され得る。第２のパッケージ２９２は、第１のパッケージ５９０の上に位置し得る。第２の基板２０４は、勾配相互接続構造体４０６と勾配相互接続構造体５０６とを通って第１の基板２０２に結合され得る。集積デバイス２０１は、勾配相互接続構造体４０６と勾配相互接続構造体５０６とによって横方向に囲まれ得る。勾配相互接続構造体４０６および勾配相互接続構造体５０６は、第１の基板２０２と第２の基板２０４との間に位置し得る。勾配相互接続構造体４０６は、複数のはんだ相互接続部２６４を通って第２の基板２０４に結合され得る。図８Ｃの段階７は、第１のパッケージに結合された第２のパッケージの一例を示し、説明する。
例示的な電子デバイス
[0072] 図１０は、上述のデバイス、集積デバイス、集積回路（ＩＣ）パッケージ、集積回路（ＩＣ）デバイス、半導体デバイス、集積回路、ダイ、インターポーザ、パッケージ、パッケージオンパッケージ（ＰｏＰ）、システムインパッケージ（ＳｉＰ）、またはシステムオンチップ（ＳｏＣ）のいずれかと統合され得る様々な電子デバイスを示す。たとえば、モバイルフォンデバイス１００２、ラップトップコンピュータデバイス１００４、固定ロケーション端末デバイス１００６、ウェアラブルデバイス１００８、または自動車両１０１０は、本明細書で説明されるようなデバイス１０００を含み得る。デバイス１０００は、たとえば、本明細書で説明されるデバイスおよび／または集積回路（ＩＣ）パッケージのいずれかであり得る。図１０に示されているデバイス１００２、１００４、１００６、および１００８ならびに車両１０１０は、例示的なものにすぎない。他の電子デバイスはまた、限定はしないが、モバイルデバイス、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、全地球測位システム（ＧＰＳ）対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、メーター読取り機器などの固定ロケーションデータユニット、通信デバイス、スマートフォン、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス（たとえば、時計、眼鏡）、モノのインターネット（ＩｏＴ）デバイス、サーバ、ルータ、自動車両（たとえば、自律車両）において実装される電子デバイス、またはデータもしくはコンピュータ命令を記憶するかもしくは取り出す任意の他のデバイス、あるいはそれらの任意の組合せを含むデバイス（たとえば、電子デバイス）の群を含む、デバイス１０００を特徴付け得る。
[0073] 図２～図５、図６Ａ～図６Ｂ、図７、図８Ａ～図８Ｃおよび／または図９～図１０に示されている構成要素、プロセス、特徴、および／または機能のうちの１つまたは複数は、単一の構成要素、プロセス、特徴または機能に再構成され得るおよび／または組み合わされ得るか、あるいはいくつかの構成要素、プロセス、または機能において具現化され得る。本開示から逸脱することなく、追加の要素、構成要素、プロセス、および/または機能も追加され得る。本開示における図２～図５、図６Ａ～図６Ｂ、図７、図８Ａ～図８Ｃおよび／または図９～図１０ならびにその対応する説明は、ダイおよび／またはＩＣに限定されないことにも留意されたい。いくつかの実装形態では、図２～図５、図６Ａ～図６Ｂ、図７、図８Ａ～図８Ｃおよび／または図９～図１０ならびにその対応する説明は、デバイスおよび／または集積デバイスを製造、作成、提供、および／または生成するために使用され得る。いくつかの実装形態では、デバイスは、ダイ、集積デバイス、集積受動デバイス（ＩＰＤ）、ダイパッケージ、集積回路（ＩＣ）デバイス、デバイスパッケージ、集積回路（ＩＣ）パッケージ、ウエハ、半導体デバイス、パッケージオンパッケージ（ＰｏＰ）デバイス、熱放散デバイスおよび／またはインターポーザを含み得る。
[0074] 本開示における図は、様々な部品、構成要素、物体、デバイス、パッケージ、集積デバイス、集積回路、および／またはトランジスタの実際の表現および／または概念的な表現を表し得ることが留意されたい。いくつかの事例では、図は一定の縮尺ではないことがある。いくつかの事例では、明快にするために、すべての構成要素および／または部品が示され得るとは限らない。いくつかの事例では、図における様々な部品および／または構成要素の位置、ロケーション、サイズ、および／または形状は、例示的なものであり得る。いくつかの実装形態では、図における様々な構成要素および／または部品は、任意選択であり得る。
[0075] 「例示的」という単語は、本明細書では「例、事例、または例示の働きをすること」を意味するために使用される。「例示的」として本明細書で説明されるいかなる実装形態または態様も、必ずしも本開示の他の態様よりも好ましいまたは有利であると解釈されるべきであるとは限らない。同様に、「態様」という用語は、本開示のすべての態様が、説明される特徴、利点、または動作モードを含むことを必要としない。「結合される」という用語は、本明細書では、２つの物体間の直接的または間接的結合（たとえば、機械的結合）を指すために使用される。たとえば、物体Ａが物体Ｂに物理的に接触し、物体Ｂが物体Ｃに接触する場合、物体Ａおよび物体Ｃは、それらが互いに直接物理的に接触しない場合でも、やはり互いに結合されていると見なされ得る。「電気的に結合される」という用語は、電流（たとえば、信号、電力、接地）が２つの物体の間を移動し得るように、２つの物体が直接または間接的に互いに結合されることを意味し得る。電気的に結合される２つの物体は、２つの物体の間を移動する電流を有してもよく、または有しなくてもよい。「第１の」、「第２の」、「第３の」、および「第４の」（および／または第４のを超えるものは何でも）という用語の使用は、任意である。説明される構成要素のいずれも、第１の構成要素、第２の構成要素、第３の構成要素、または第４の構成要素であり得る。たとえば、第２の構成要素と呼ばれる構成要素は、第１の構成要素、第２の構成要素、第３の構成要素、または第４の構成要素であり得る。「カプセル化する」という用語は、物体が別の物体を部分的にカプセル化し得るか、または完全にカプセル化し得ることを意味する。「上部」および「底部」という用語は、任意である。上部に位置する構成要素は、底部に位置する構成要素の上に位置し得る。上部の構成要素が底部の構成要素と見なされてもよく、その逆も同様である。本開示で説明されるように、第２の構成要素の「上に」位置する第１の構成要素は、底部または上部がどのように任意に定義されるかに応じて、第１の構成要素が第２の構成要素の上方または下方に位置することを意味し得る。別の例では、第１の構成要素は、第２の構成要素の第１の面の上に（たとえば、上方に）位置し得、第３の構成要素は、第２の構成要素の第２の面の上に（たとえば、下方に）位置し得、第２の面は、第１の面に対向している。１つの構成要素が別の構成要素の上に位置するという文脈において本出願で使用される「～の上に（over）」という用語は、別の構成要素の上に（on）および／または別の構成要素の中に（in）ある（たとえば、構成要素の表面にあるかまたは構成要素の中に埋め込まれている）構成要素を意味するために使用され得ることにさらに留意されたい。したがって、たとえば、第２の構成要素の上に（over）ある第１の構成要素は、（１）第１の構成要素が第２の構成要素の上に（over）あるが、第２の構成要素と直接接触していないこと、（２）第１の構成要素が第２の構成要素の上に（on）（たとえば、その表面に）あること、および／または（３）第１の構成要素が第２の構成要素の中に（in）ある（たとえば、その中に埋め込まれている）ことを意味し得る。第２の構成要素の中に（in）位置する第１の構成要素は、第２の構成要素の中に部分的に位置し得るか、または第２の構成要素の中に完全に位置し得る。本開示で使用される「約（about）‘値Ｘ’」または「およそ（approximately）値Ｘ」という用語は、‘値Ｘ’の１０パーセント以内を意味する。たとえば、約１またはおよそ１の値は、０．９～１．１の範囲内の値を意味することになる。
[0076] いくつかの実装形態では、相互接続部は、２つの点、要素および／または構成要素の間の電気接続を可能にするかまたは容易にする、デバイスまたはパッケージの要素または構成要素である。いくつかの実装形態では、相互接続部は、トレース、ビア、パッド、ピラー、再分配金属層、および／またはアンダーバンプメタライゼーション（ＵＢＭ）層を含み得る。相互接続部は、１つまたは複数の金属構成要素（たとえば、シード層＋金属層）を含み得る。いくつかの実装形態では、相互接続部は、信号（たとえば、データ信号、接地、または電力）のための電気経路を提供するように構成され得る電気伝導性材料である。相互接続部は、回路の一部であり得る。相互接続部は、２つ以上の要素または構成要素を含み得る。相互接続部は、１つまたは複数の相互接続部によって画定され得る。異なる実装形態は、相互接続部を形成するために、同様のまたは異なるプロセスを使用し得る。いくつかの実装形態では、相互接続部を形成するための化学気相成長（ＣＶＤ）プロセスおよび／または物理気相成長（ＰＶＤ）プロセス。たとえば、スパッタリングプロセス、スプレーコーティング、および／またはプレーティングプロセスが、相互接続部を形成するために使用され得る。
[0077] また、本明細書に含まれている様々な開示は、フローチャート、流れ図、構造図、またはブロック図として示されるプロセスとして説明されることがあることに留意されたい。フローチャートは動作を逐次プロセスとして説明することがあるが、動作の多くは並行してまたは同時に実行され得る。加えて、動作の順序は並べ替えられ得る。プロセスは、その動作が完了したときに終了する。
[0078] 本明細書で説明される本開示の様々な特徴は、本開示から逸脱することなく、異なるシステムにおいて実装され得る。本開示の上記の態様は例にすぎず、本開示を限定するものと解釈されるべきではないことに留意されたい。本開示の態様の説明は、例示的なものであることが意図されており、特許請求の範囲を限定することは意図されていない。したがって、本教示は他のタイプの装置に容易に適用されることが可能であり、多くの代替形態、修正形態、および変形形態が当業者に明らかとなろう。
[0079] 第１の態様によれば、第１のパッケージと、第２のパッケージとを含むデバイス。第１のパッケージは、第１の基板と、第１の基板に結合された少なくとも１つの勾配相互接続構造体と、第１の基板に結合された第１の集積デバイスとを含む。第２のパッケージは、第１のパッケージに結合される。第２のパッケージは、第２の基板を含み、ここにおいて、第２の基板は、少なくとも１つの勾配相互接続構造体に結合される。第２のパッケージは、第２の基板に結合された第２の集積デバイスを含む。勾配相互接続構造体は、第１の基板と第２の基板との間に位置し得る。勾配相互接続構造体は、カプセル化層と、カプセル化層を通って対角線方向に延在する少なくとも１つの連続相互接続部とを含み得る。勾配相互接続構造体は、カプセル化層と、カプセル化層を通って垂直方向および水平方向に延在する少なくとも１つの連続相互接続部とを含み得る。カプセル化層を通って垂直方向および水平方向に延在する少なくとも１つの連続相互接続部は、リードフレーム相互接続部を含む。勾配相互接続構造体は、第１の複数のはんだ相互接続部を通って第１の基板に結合され得る。勾配相互接続構造体は、第２の複数のはんだ相互接続部を通って第２の基板に結合され得る。デバイスはパッケージオンパッケージ（ＰｏＰ）を含み得る。第１の基板は第１の幅を有し得、第２の基板は第１の幅に等しいかまたはそれよりも小さい第２の幅を有し得る。第１の基板は第１の幅を有し得、第２の基板は第１の幅よりも大きい第２の幅を有し得る。デバイスは、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定ロケーション端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、モノのインターネット（ＩｏＴ）デバイス、および自動車両の中のデバイスからなるグループから選択され得る。
[0080] 第２の態様によれば、第１のパッケージと、第２のパッケージとを含む装置。第１のパッケージは、第１の基板と、第１の基板に結合された勾配相互接続のための手段と、第１の基板に結合された第１の集積デバイスとを含む。第２のパッケージは、第１のパッケージに結合される。第２のパッケージは、第２の基板を含み、ここにおいて、第２の基板は、勾配相互接続のための手段に結合される。第２のパッケージは、第２の基板に結合された第２の集積デバイスを含む。勾配相互接続のための手段は、第１の基板と第２の基板との間に位置し得る。勾配相互接続のための手段は、カプセル化層と、カプセル化層を通って対角線方向に延在する少なくとも１つの連続相互接続部とを含み得る。勾配相互接続のための手段は、カプセル化層と、カプセル化層を通って垂直方向および水平方向に延在する少なくとも１つの連続相互接続部とを含み得る。カプセル化層を通って垂直方向および水平方向に延在する少なくとも１つの連続相互接続部は、リードフレーム相互接続部を含む。勾配相互接続のための手段は、第１の複数のはんだ相互接続部を通って第１の基板に結合され得る。勾配相互接続のための手段は、第２の複数のはんだ相互接続部を通って第２の基板に結合され得る。デバイスはパッケージオンパッケージ（ＰｏＰ）を含む。第１の基板は第１の幅を有し得、第２の基板は第１の幅に等しいかまたはそれよりも小さい第２の幅を有し得る。第１の基板は第１の幅を有し得、第２の基板は第１の幅よりも大きい第２の幅を有し得る。装置は、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定ロケーション端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、モノのインターネット（ＩｏＴ）デバイス、および自動車両の中のデバイスからなる群から選択され得る。
[0081] 第３の態様によれば、デバイスを製作するための方法が提供される。方法は、第１の基板と、第１の基板に結合された少なくとも１つの勾配相互接続構造体と、第１の基板に結合された第１の集積デバイスとを備える第１のパッケージを用意する。方法は、第２のパッケージを第１のパッケージに結合する。第２のパッケージは、第２の基板を含み、ここにおいて、第２の基板は、少なくとも１つの勾配相互接続構造体に結合される。第２のパッケージは、第２の基板に結合された第２の集積デバイスを含む。勾配相互接続構造体は、第１の基板と第２の基板との間に位置し得る。勾配相互接続構造体は、カプセル化層と、カプセル化層を通って対角線方向に延在する少なくとも１つの連続相互接続部とを含む。勾配相互接続構造体は、カプセル化層と、カプセル化層を通って垂直方向および水平方向に延在する少なくとも１つの連続相互接続部とを含む。カプセル化層を通って垂直方向および水平方向に延在する少なくとも１つの連続相互接続部は、リードフレーム相互接続部を含む。勾配相互接続構造体は、第１の複数のはんだ相互接続部を通って第１の基板に結合され得る。勾配相互接続構造体は、第２の複数のはんだ相互接続部を通って第２の基板に結合され得る。第１の基板は第１の幅を有し得る。第２の基板は第１の幅に等しいかまたはそれよりも小さい第２の幅を有し得る。第１の基板は第１の幅を有し得る。第２の基板は第１の幅よりも大きい第２の幅を有し得る。
[0081]第３の態様によれば、デバイスを製作するための方法が提供される。方法は、第１の基板と、第１の基板に結合された少なくとも１つの勾配相互接続構造体と、第１の基板に結合された第１の集積デバイスとを備える第１のパッケージを用意する。方法は、第２のパッケージを第１のパッケージに結合する。第２のパッケージは、第２の基板を含み、ここにおいて、第２の基板は、少なくとも１つの勾配相互接続構造体に結合される。第２のパッケージは、第２の基板に結合された第２の集積デバイスを含む。勾配相互接続構造体は、第１の基板と第２の基板との間に位置し得る。勾配相互接続構造体は、カプセル化層と、カプセル化層を通って対角線方向に延在する少なくとも１つの連続相互接続部とを含む。勾配相互接続構造体は、カプセル化層と、カプセル化層を通って垂直方向および水平方向に延在する少なくとも１つの連続相互接続部とを含む。カプセル化層を通って垂直方向および水平方向に延在する少なくとも１つの連続相互接続部は、リードフレーム相互接続部を含む。勾配相互接続構造体は、第１の複数のはんだ相互接続部を通って第１の基板に結合され得る。勾配相互接続構造体は、第２の複数のはんだ相互接続部を通って第２の基板に結合され得る。第１の基板は第１の幅を有し得る。第２の基板は第１の幅に等しいかまたはそれよりも小さい第２の幅を有し得る。第１の基板は第１の幅を有し得る。第２の基板は第１の幅よりも大きい第２の幅を有し得る。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
デバイスであって、
第１の基板と、
前記第１の基板に結合された少なくとも１つの勾配相互接続構造体と、
前記第１の基板に結合された第１の集積デバイスと
を備える第１のパッケージと、
前記第１のパッケージに結合された第２のパッケージとを備え、前記第２のパッケージが、
第２の基板と、ここにおいて、前記第２の基板が、前記少なくとも１つの勾配相互接続構造体に結合される、
前記第２の基板に結合された第２の集積デバイスと
を備える、デバイス。
［Ｃ２］
前記勾配相互接続構造体が、前記第１の基板と前記第２の基板との間に位置する、Ｃ１に記載のデバイス。
［Ｃ３］
前記勾配相互接続構造体が、
カプセル化層と、
前記カプセル化層を通って対角線方向に延在する少なくとも１つの連続相互接続部と
を備える、Ｃ１に記載のデバイス。
［Ｃ４］
前記勾配相互接続構造体が、
カプセル化層と、
前記カプセル化層を通って垂直方向および水平方向に延在する少なくとも１つの連続相互接続部と
を備える、Ｃ１に記載のデバイス。
［Ｃ５］
前記カプセル化層を通って垂直方向および水平方向に延在する前記少なくとも１つの連続相互接続部が、リードフレーム相互接続部を含む、Ｃ４に記載のデバイス。
［Ｃ６］
前記勾配相互接続構造体が、第１の複数のはんだ相互接続部を通って前記第１の基板に結合され、
前記勾配相互接続構造体が、第２の複数のはんだ相互接続部を通って前記第２の基板に結合される、
Ｃ１に記載のデバイス。
［Ｃ７］
前記デバイスがパッケージオンパッケージ（ＰｏＰ）を含む、Ｃ１に記載のデバイス。
［Ｃ８］
前記第１の基板が第１の幅を有し、
前記第２の基板が前記第１の幅に等しいかまたはそれよりも小さい第２の幅を有する、
Ｃ１に記載のデバイス。
［Ｃ９］
前記第１の基板が第１の幅を有し、
前記第２の基板が前記第１の幅よりも大きい第２の幅を有する、
Ｃ１に記載のデバイス。
［Ｃ１０］
前記デバイスが、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定ロケーション端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、モノのインターネット（ＩｏＴ）デバイス、および自動車両の中のデバイスからなる群から選択される、Ｃ１に記載のデバイス。
［Ｃ１１］
装置であって、
第１の基板と、
前記第１の基板に結合された勾配相互接続のための手段と、
前記第１の基板に結合された第１の集積デバイスと
を備える第１のパッケージと、
前記第１のパッケージに結合された第２のパッケージとを備え、前記第２のパッケージが、
第２の基板と、ここにおいて、前記第２の基板が、前記勾配相互接続のための手段に結合される、
前記第２の基板に結合された第２の集積デバイスと
を備える、装置。
［Ｃ１２］
前記勾配相互接続のための手段が、前記第１の基板と前記第２の基板との間に位置する、Ｃ１１に記載の装置。
［Ｃ１３］
前記勾配相互接続のための手段が、
カプセル化層と、
前記カプセル化層を通って対角線方向に延在する少なくとも１つの連続相互接続部と
を備える、Ｃ１１に記載の装置。
［Ｃ１４］
前記勾配相互接続のための手段が、
カプセル化層と、
前記カプセル化層を通って垂直方向および水平方向に延在する少なくとも１つの連続相互接続部と
を備える、Ｃ１１に記載の装置。
［Ｃ１５］
前記カプセル化層を通って垂直方向および水平方向に延在する前記少なくとも１つの連続相互接続部が、リードフレーム相互接続部を含む、Ｃ１４に記載の装置。
［Ｃ１６］
前記勾配相互接続のための手段が、第１の複数のはんだ相互接続部を通って前記第１の基板に結合され、
前記勾配相互接続のための手段が、第２の複数のはんだ相互接続部を通って前記第２の基板に結合される、
Ｃ１１に記載の装置。
［Ｃ１７］
前記デバイスがパッケージオンパッケージ（ＰｏＰ）を含む、Ｃ１１に記載の装置。
［Ｃ１８］
前記第１の基板が第１の幅を有し、
前記第２の基板が前記第１の幅に等しいかまたはそれよりも小さい第２の幅を有する、
Ｃ１１に記載の装置。
［Ｃ１９］
前記第１の基板が第１の幅を有し、
前記第２の基板が前記第１の幅よりも大きい第２の幅を有する、
Ｃ１１に記載の装置。
［Ｃ２０］
前記装置が、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定ロケーション端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、モノのインターネット（ＩｏＴ）デバイス、および自動車両の中のデバイスからなる群から選択される、Ｃ１１に記載の装置。
［Ｃ２１］
デバイスを製作するための方法であって、
第１の基板と、
前記第１の基板に結合された少なくとも１つの勾配相互接続構造体と、
前記第１の基板に結合された第１の集積デバイスと
を備える第１のパッケージを用意することと、
第２のパッケージを前記第１のパッケージに結合することとを備え、前記第２のパッケージが、
第２の基板と、ここにおいて、前記第２の基板が、前記少なくとも１つの勾配相互接続構造体に結合される、
前記第２の基板に結合された第２の集積デバイスと
を備える、方法。
［Ｃ２２］
前記勾配相互接続構造体が、前記第１の基板と前記第２の基板との間に位置する、Ｃ２１に記載の方法。
［Ｃ２３］
前記勾配相互接続構造体が、
カプセル化層と、
前記カプセル化層を通って対角線方向に延在する少なくとも１つの連続相互接続部と
を備える、Ｃ２１に記載の方法。
［Ｃ２４］
前記勾配相互接続構造体が、
カプセル化層と、
前記カプセル化層を通って垂直方向および水平方向に延在する少なくとも１つの連続相互接続部と
を備える、Ｃ２１に記載の方法。
［Ｃ２５］
前記カプセル化層を通って垂直方向および水平方向に延在する前記少なくとも１つの連続相互接続部が、リードフレーム相互接続部を含む、Ｃ２４に記載の方法。

Claims (25)

  1. デバイスであって、
    第１の基板と、
    前記第１の基板に結合された少なくとも１つの勾配相互接続構造体と、
    前記第１の基板に結合された第１の集積デバイスと
    を備える第１のパッケージと、
    前記第１のパッケージに結合された第２のパッケージとを備え、前記第２のパッケージが、
    第２の基板と、ここにおいて、前記第２の基板が、前記少なくとも１つの勾配相互接続構造体に結合される、
    前記第２の基板に結合された第２の集積デバイスと
    を備える、デバイス。
  2. 前記勾配相互接続構造体が、前記第１の基板と前記第２の基板との間に位置する、請求項１に記載のデバイス。
  3. 前記勾配相互接続構造体が、
    カプセル化層と、
    前記カプセル化層を通って対角線方向に延在する少なくとも１つの連続相互接続部と
    を備える、請求項１に記載のデバイス。
  4. 前記勾配相互接続構造体が、
    カプセル化層と、
    前記カプセル化層を通って垂直方向および水平方向に延在する少なくとも１つの連続相互接続部と
    を備える、請求項１に記載のデバイス。
  5. 前記カプセル化層を通って垂直方向および水平方向に延在する前記少なくとも１つの連続相互接続部が、リードフレーム相互接続部を含む、請求項４に記載のデバイス。
  6. 前記勾配相互接続構造体が、第１の複数のはんだ相互接続部を通って前記第１の基板に結合され、
    前記勾配相互接続構造体が、第２の複数のはんだ相互接続部を通って前記第２の基板に結合される、
    請求項１に記載のデバイス。
  7. 前記デバイスがパッケージオンパッケージ（ＰｏＰ）を含む、請求項１に記載のデバイス。
  8. 前記第１の基板が第１の幅を有し、
    前記第２の基板が前記第１の幅に等しいかまたはそれよりも小さい第２の幅を有する、
    請求項１に記載のデバイス。
  9. 前記第１の基板が第１の幅を有し、
    前記第２の基板が前記第１の幅よりも大きい第２の幅を有する、
    請求項１に記載のデバイス。
  10. 前記デバイスが、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定ロケーション端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、モノのインターネット（ＩｏＴ）デバイス、および自動車両の中のデバイスからなる群から選択される、請求項１に記載のデバイス。
  11. 装置であって、
    第１の基板と、
    前記第１の基板に結合された勾配相互接続のための手段と、
    前記第１の基板に結合された第１の集積デバイスと
    を備える第１のパッケージと、
    前記第１のパッケージに結合された第２のパッケージとを備え、前記第２のパッケージが、
    第２の基板と、ここにおいて、前記第２の基板が、前記勾配相互接続のための手段に結合される、
    前記第２の基板に結合された第２の集積デバイスと
    を備える、装置。
  12. 前記勾配相互接続のための手段が、前記第１の基板と前記第２の基板との間に位置する、請求項１１に記載の装置。
  13. 前記勾配相互接続のための手段が、
    カプセル化層と、
    前記カプセル化層を通って対角線方向に延在する少なくとも１つの連続相互接続部と
    を備える、請求項１１に記載の装置。
  14. 前記勾配相互接続のための手段が、
    カプセル化層と、
    前記カプセル化層を通って垂直方向および水平方向に延在する少なくとも１つの連続相互接続部と
    を備える、請求項１１に記載の装置。
  15. 前記カプセル化層を通って垂直方向および水平方向に延在する前記少なくとも１つの連続相互接続部が、リードフレーム相互接続部を含む、請求項１４に記載の装置。
  16. 前記勾配相互接続のための手段が、第１の複数のはんだ相互接続部を通って前記第１の基板に結合され、
    前記勾配相互接続のための手段が、第２の複数のはんだ相互接続部を通って前記第２の基板に結合される、
    請求項１１に記載の装置。
  17. 前記デバイスがパッケージオンパッケージ（ＰｏＰ）を含む、請求項１１に記載の装置。
  18. 前記第１の基板が第１の幅を有し、
    前記第２の基板が前記第１の幅に等しいかまたはそれよりも小さい第２の幅を有する、
    請求項１１に記載の装置。
  19. 前記第１の基板が第１の幅を有し、
    前記第２の基板が前記第１の幅よりも大きい第２の幅を有する、
    請求項１１に記載の装置。
  20. 前記装置が、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定ロケーション端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、モノのインターネット（ＩｏＴ）デバイス、および自動車両の中のデバイスからなる群から選択される、請求項１１に記載の装置。
  21. デバイスを製作するための方法であって、
    第１の基板と、
    前記第１の基板に結合された少なくとも１つの勾配相互接続構造体と、
    前記第１の基板に結合された第１の集積デバイスと
    を備える第１のパッケージを用意することと、
    第２のパッケージを前記第１のパッケージに結合することとを備え、前記第２のパッケージが、
    第２の基板と、ここにおいて、前記第２の基板が、前記少なくとも１つの勾配相互接続構造体に結合される、
    前記第２の基板に結合された第２の集積デバイスと
    を備える、方法。
  22. 前記勾配相互接続構造体が、前記第１の基板と前記第２の基板との間に位置する、請求項２１に記載の方法。
  23. 前記勾配相互接続構造体が、
    カプセル化層と、
    前記カプセル化層を通って対角線方向に延在する少なくとも１つの連続相互接続部と
    を備える、請求項２１に記載の方法。
  24. 前記勾配相互接続構造体が、
    カプセル化層と、
    前記カプセル化層を通って垂直方向および水平方向に延在する少なくとも１つの連続相互接続部と
    を備える、請求項２１に記載の方法。
  25. 前記カプセル化層を通って垂直方向および水平方向に延在する前記少なくとも１つの連続相互接続部が、リードフレーム相互接続部を含む、請求項２４に記載の方法。
JP2023526365A 2020-11-10 2021-10-14 基板間勾配相互接続構造体を備えるパッケージ Active JP7442019B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/093,954 2020-11-10
US17/093,954 US11581251B2 (en) 2020-11-10 2020-11-10 Package comprising inter-substrate gradient interconnect structure
PCT/US2021/055049 WO2022103549A1 (en) 2020-11-10 2021-10-14 Package comprising inter-substrate gradient interconnect structure

Publications (2)

Publication Number Publication Date
JP2023543330A true JP2023543330A (ja) 2023-10-13
JP7442019B2 JP7442019B2 (ja) 2024-03-01

Family

ID=78617507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023526365A Active JP7442019B2 (ja) 2020-11-10 2021-10-14 基板間勾配相互接続構造体を備えるパッケージ

Country Status (7)

Country Link
US (1) US11581251B2 (ja)
EP (1) EP4244886A1 (ja)
JP (1) JP7442019B2 (ja)
KR (1) KR102588535B1 (ja)
CN (1) CN116508151A (ja)
TW (1) TW202224115A (ja)
WO (1) WO2022103549A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI738525B (zh) * 2020-09-24 2021-09-01 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007037075A1 (ja) * 2005-09-27 2007-04-05 Ain Co., Ltd. 配線板の製造方法および配線板
JP2010238694A (ja) * 2009-03-30 2010-10-21 Toppan Printing Co Ltd 半導体素子用基板の製造方法および半導体装置
WO2010125814A1 (ja) * 2009-04-28 2010-11-04 株式会社フジクラ デバイス実装構造およびデバイス実装方法
JP2010278379A (ja) * 2009-06-01 2010-12-09 Murata Mfg Co Ltd 配線基板およびその製造方法
WO2012133380A1 (ja) * 2011-03-28 2012-10-04 株式会社村田製作所 回路基板及び回路基板の製造方法
EP2557906A1 (en) * 2010-04-08 2013-02-13 Fujikura, Ltd. Method of forming microstructures, laser irradiation device, and substrate
US20140009898A1 (en) * 2011-05-12 2014-01-09 Fujikura Ltd Interposer substrate, electronic device package, and electronic component
US20140312481A1 (en) * 2013-04-18 2014-10-23 Sts Semiconductor & Telecommunications Co., Ltd. Integrated circuit package and method for manufacturing the same
US20180315740A1 (en) * 2017-04-26 2018-11-01 Samsung Electronics Co., Ltd. Semiconductor device package and method for fabricating the same
JP2020092152A (ja) * 2018-12-04 2020-06-11 板橋精機株式会社 プリント基板及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853558B2 (en) * 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US10242968B2 (en) * 2015-11-05 2019-03-26 Massachusetts Institute Of Technology Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages
US11538731B2 (en) * 2019-03-28 2022-12-27 Intel Corporation Thermal solutions for package on package (PoP) architectures
US11915996B2 (en) * 2019-05-09 2024-02-27 Intel Corporation Microelectronics assembly including top and bottom packages in stacked configuration with shared cooling
US11824040B2 (en) * 2019-09-27 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package component, electronic device and manufacturing method thereof
US11581281B2 (en) * 2020-06-26 2023-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Packaged semiconductor device and method of forming thereof

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007037075A1 (ja) * 2005-09-27 2007-04-05 Ain Co., Ltd. 配線板の製造方法および配線板
JP2010238694A (ja) * 2009-03-30 2010-10-21 Toppan Printing Co Ltd 半導体素子用基板の製造方法および半導体装置
WO2010125814A1 (ja) * 2009-04-28 2010-11-04 株式会社フジクラ デバイス実装構造およびデバイス実装方法
JP2010278379A (ja) * 2009-06-01 2010-12-09 Murata Mfg Co Ltd 配線基板およびその製造方法
EP2557906A1 (en) * 2010-04-08 2013-02-13 Fujikura, Ltd. Method of forming microstructures, laser irradiation device, and substrate
WO2012133380A1 (ja) * 2011-03-28 2012-10-04 株式会社村田製作所 回路基板及び回路基板の製造方法
US20140009898A1 (en) * 2011-05-12 2014-01-09 Fujikura Ltd Interposer substrate, electronic device package, and electronic component
US20140312481A1 (en) * 2013-04-18 2014-10-23 Sts Semiconductor & Telecommunications Co., Ltd. Integrated circuit package and method for manufacturing the same
US20180315740A1 (en) * 2017-04-26 2018-11-01 Samsung Electronics Co., Ltd. Semiconductor device package and method for fabricating the same
JP2020092152A (ja) * 2018-12-04 2020-06-11 板橋精機株式会社 プリント基板及びその製造方法

Also Published As

Publication number Publication date
EP4244886A1 (en) 2023-09-20
US11581251B2 (en) 2023-02-14
TW202224115A (zh) 2022-06-16
KR102588535B1 (ko) 2023-10-11
KR20230066139A (ko) 2023-05-12
CN116508151A (zh) 2023-07-28
JP7442019B2 (ja) 2024-03-01
WO2022103549A1 (en) 2022-05-19
US20220148952A1 (en) 2022-05-12

Similar Documents

Publication Publication Date Title
US9633977B1 (en) Integrated device comprising flexible connector between integrated circuit (IC) packages
KR20220149520A (ko) 더미 인터커넥트들을 포함하는 패키지
KR102558895B1 (ko) 패키지들의 콘택-콘택 커플링을 포함하는 디바이스
US11502049B2 (en) Package comprising multi-level vertically stacked redistribution portions
US11495873B2 (en) Device comprising multi-directional antennas in substrates coupled through flexible interconnects
JP2024505487A (ja) 基板の表面と整合された表面相互接続を備える基板を有するパッケージ
US20210175178A1 (en) Package comprising a double-sided redistribution portion
KR20220157943A (ko) 보드의 공동 위에 위치된 쉴드로서 구성된 패치 기판
JP7442019B2 (ja) 基板間勾配相互接続構造体を備えるパッケージ
TW202240831A (zh) 用於功率分配網路（ｐｄｎ）效能提升的在基板之間包括被動元件的封裝
CN116057679A (zh) 包括嵌入在阻焊层中的互连件的衬底
KR20180111840A (ko) 집적 회로(ic) 패키지들 사이의 플렉시블 커넥터를 포함하는 통합 디바이스
CN115956290B (zh) 包括通过腔耦合至衬底的集成器件的封装件
CN116325144B (zh) 具有包括可变厚度阻焊层的衬底的封装件
JP2024505488A (ja) 周辺相互接続を備える基板をもつパッケージ
JP2024524523A (ja) 張り出しを有する積層型集積デバイスを備えるパッケージ
TW202347656A (zh) 包括位於金屬化部分之間的互連晶粒的封裝
JP2001244404A (ja) 電子装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230428

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230428

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240219

R150 Certificate of patent or registration of utility model

Ref document number: 7442019

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150