JP2001244404A - 電子装置及びその製造方法 - Google Patents
電子装置及びその製造方法Info
- Publication number
- JP2001244404A JP2001244404A JP2000197873A JP2000197873A JP2001244404A JP 2001244404 A JP2001244404 A JP 2001244404A JP 2000197873 A JP2000197873 A JP 2000197873A JP 2000197873 A JP2000197873 A JP 2000197873A JP 2001244404 A JP2001244404 A JP 2001244404A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- forming
- insulating resin
- wiring
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】電子装置の製造時間及び製造コストを削減する
こと。 【解決手段】１個または複数個の半導体チップと、該半
導体チップと接続される配線と、該配線と接続された外
部装置との入出力用端子を備え、それらを複数層の絶縁
樹脂で段階的にパッケージングしてなり、配線基板を設
けない構成の電子装置であって、前記複数の各絶縁樹脂
層間に前記半導体チップ、または前記半導体チップとの
接続を行う配線を設け、前記半導体チップと配線との接
続を行う導通ビアを前記絶縁樹脂層に設ける。
こと。 【解決手段】１個または複数個の半導体チップと、該半
導体チップと接続される配線と、該配線と接続された外
部装置との入出力用端子を備え、それらを複数層の絶縁
樹脂で段階的にパッケージングしてなり、配線基板を設
けない構成の電子装置であって、前記複数の各絶縁樹脂
層間に前記半導体チップ、または前記半導体チップとの
接続を行う配線を設け、前記半導体チップと配線との接
続を行う導通ビアを前記絶縁樹脂層に設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、配線基板を有さな
い電子装置及びその製造方法に関し、特に、メモリモジ
ュール、携帯電話用モジュール等や、電子ＳＩ（System
Integration）装置及び製造方法に適用して有効な技術
に関するものである。
い電子装置及びその製造方法に関し、特に、メモリモジ
ュール、携帯電話用モジュール等や、電子ＳＩ（System
Integration）装置及び製造方法に適用して有効な技術
に関するものである。
【０００２】
【従来の技術】電子装置の例として、情報処理装置を取
り挙げて説明していく。
り挙げて説明していく。
【０００３】従来の情報処理装置は、配線形成されたマ
ザーボード上に、それぞれの情報処理を行うためのＳＲ
ＡＭ及びＤＲＡＭ等のメモリ、ＤＳＰ（Digital Signal
Processor）、ＭＰＵ（Microprocessing Unit）とＡＳ
ＩＣ（Application SpecificIC ）等の半導体装置が搭
載され、それぞれの半導体装置間の接続は配線基板に形
成された配線によって行われていた。
ザーボード上に、それぞれの情報処理を行うためのＳＲ
ＡＭ及びＤＲＡＭ等のメモリ、ＤＳＰ（Digital Signal
Processor）、ＭＰＵ（Microprocessing Unit）とＡＳ
ＩＣ（Application SpecificIC ）等の半導体装置が搭
載され、それぞれの半導体装置間の接続は配線基板に形
成された配線によって行われていた。
【０００４】また、その製造は、上述した各半導体装置
を別々に製造し、配線形成された基板にそれぞれ搭載す
ることによって行われていた。
を別々に製造し、配線形成された基板にそれぞれ搭載す
ることによって行われていた。
【０００５】
【発明が解決しようとする課題】従来の電子装置は、上
述したように、電子装置を形成する各半導体装置をそれ
ぞれ別々にパッケージングし、それを基板に搭載するこ
とで製造される。
述したように、電子装置を形成する各半導体装置をそれ
ぞれ別々にパッケージングし、それを基板に搭載するこ
とで製造される。
【０００６】このように、従来では、複数個の半導体装
置の製造工程と、それを搭載する基板の製造工程と、及
びそれらの接続工程とが、それぞれ別工程で行われたた
め、電子装置における製造時間と製造コストが増大する
という問題点があった。
置の製造工程と、それを搭載する基板の製造工程と、及
びそれらの接続工程とが、それぞれ別工程で行われたた
め、電子装置における製造時間と製造コストが増大する
という問題点があった。
【０００７】本発明の目的は、電子装置の製造時間及び
製造コストを削減することが可能な技術を提供すること
にある。
製造コストを削減することが可能な技術を提供すること
にある。
【０００８】
【課題を解決するための手段】本発明において開示され
る発明のうち、代表的なものの概要を簡単に説明すれ
ば、下記のとおりである。
る発明のうち、代表的なものの概要を簡単に説明すれ
ば、下記のとおりである。
【０００９】（１）１個または複数個の半導体チップ
と、該半導体チップと接続される配線と、該配線と接続
された外部装置との入出力用端子を備え、それらを複数
層の絶縁樹脂で段階的にパッケージングしてなり、配線
基板を設けない構成の電子装置であって、前記複数の各
絶縁樹脂層間に前記半導体チップ、または前記半導体チ
ップとの接続を行う配線を設け、前記半導体チップと配
線との接続を行う導通ビアを前記絶縁樹脂層に設ける。
と、該半導体チップと接続される配線と、該配線と接続
された外部装置との入出力用端子を備え、それらを複数
層の絶縁樹脂で段階的にパッケージングしてなり、配線
基板を設けない構成の電子装置であって、前記複数の各
絶縁樹脂層間に前記半導体チップ、または前記半導体チ
ップとの接続を行う配線を設け、前記半導体チップと配
線との接続を行う導通ビアを前記絶縁樹脂層に設ける。
【００１０】（２）（１）の電子装置において、前記複
数の絶縁樹脂層を介して、複数個の半導体チップが積載
された構造を有する。
数の絶縁樹脂層を介して、複数個の半導体チップが積載
された構造を有する。
【００１１】（３）（１）の電子装置において、前記絶
縁樹脂層間に複数個の半導体チップが並載された構造を
有することを特徴とする電子装置。
縁樹脂層間に複数個の半導体チップが並載された構造を
有することを特徴とする電子装置。
【００１２】（４）（１）乃至（３）のいずれか１つの
電子装置において、前記半導体チップで生じる熱を放出
する放熱板を前記半導体チップの非素子形成面、または
前記絶縁樹脂層に設ける。
電子装置において、前記半導体チップで生じる熱を放出
する放熱板を前記半導体チップの非素子形成面、または
前記絶縁樹脂層に設ける。
【００１３】（５）（１）乃至（４）のいずれか１つの
電子装置において、前記複数層の絶縁樹脂のうち、少な
くとも１層、または同一層内の一部分が異なる誘電率を
有する。
電子装置において、前記複数層の絶縁樹脂のうち、少な
くとも１層、または同一層内の一部分が異なる誘電率を
有する。
【００１４】（６）凹型の形成容器を用いた電子装置の
製造方法であって、前記形成容器内の凹部に硬化剤配合
の液状絶縁樹脂を所定の厚さに流し込み、該液状絶縁樹
脂を半硬化させた第１の絶縁樹脂層を形成する第１樹脂
層形成工程と、該第１の絶縁樹脂層上に素子形成面を上
向きにした１個または複数個の半導体チップを配置する
チップ配置工程と、該半導体チップ上に所定の高さにな
るように液状絶縁樹脂を流し込み、該液状絶縁樹脂を硬
化させて第２の絶縁樹脂層を形成する第２樹脂層形成工
程と、該半導体チップとの接続のためのビア穴を該第２
の絶縁樹脂層に形成するビア穴形成工程と、該ビア穴及
び第２の絶縁樹脂層上に導電性薄膜を形成する導電性薄
膜形成工程と、該導電性薄膜をエッチングして配線を形
成する配線形成工程と、該形成された配線上に液状絶縁
樹脂を流し込み、該液状絶縁樹脂を硬化させて第３の絶
縁樹脂層を形成する第３樹脂層形成工程と、入出力端子
のためのビア穴を該第３の絶縁樹脂層に形成し、該ビア
穴を介して該配線と接続する入出力端子を形成する入出
力端子形成工程と、からなる。
製造方法であって、前記形成容器内の凹部に硬化剤配合
の液状絶縁樹脂を所定の厚さに流し込み、該液状絶縁樹
脂を半硬化させた第１の絶縁樹脂層を形成する第１樹脂
層形成工程と、該第１の絶縁樹脂層上に素子形成面を上
向きにした１個または複数個の半導体チップを配置する
チップ配置工程と、該半導体チップ上に所定の高さにな
るように液状絶縁樹脂を流し込み、該液状絶縁樹脂を硬
化させて第２の絶縁樹脂層を形成する第２樹脂層形成工
程と、該半導体チップとの接続のためのビア穴を該第２
の絶縁樹脂層に形成するビア穴形成工程と、該ビア穴及
び第２の絶縁樹脂層上に導電性薄膜を形成する導電性薄
膜形成工程と、該導電性薄膜をエッチングして配線を形
成する配線形成工程と、該形成された配線上に液状絶縁
樹脂を流し込み、該液状絶縁樹脂を硬化させて第３の絶
縁樹脂層を形成する第３樹脂層形成工程と、入出力端子
のためのビア穴を該第３の絶縁樹脂層に形成し、該ビア
穴を介して該配線と接続する入出力端子を形成する入出
力端子形成工程と、からなる。
【００１５】（７）（６）の電子装置の製造方法におい
て、前記第１樹脂形成工程の代わりに、前記形成容器内
の凹部に前記半導体チップを固着する接着剤を塗布した
放熱板を設置する放熱板設置工程を有することを特徴と
する電子装置の製造方法。
て、前記第１樹脂形成工程の代わりに、前記形成容器内
の凹部に前記半導体チップを固着する接着剤を塗布した
放熱板を設置する放熱板設置工程を有することを特徴と
する電子装置の製造方法。
【００１６】（８）（６）または（７）の電子装置の製
造法において、複数個の半導体チップの積載、または複
数層の配線形成を行う場合には、前記樹脂層形成工程、
チップ配置工程、ビア穴形成工程、導電性薄膜形成工
程、または配線形成工程を必要に応じて複数回繰り返し
て電子装置を製造する。
造法において、複数個の半導体チップの積載、または複
数層の配線形成を行う場合には、前記樹脂層形成工程、
チップ配置工程、ビア穴形成工程、導電性薄膜形成工
程、または配線形成工程を必要に応じて複数回繰り返し
て電子装置を製造する。
【００１７】上記手段によれば、電子装置を複数回（複
数層）に分けて多段階的にパッケージングし、そのパッ
ケージ材料の絶縁性を利用して、各層を基板に見立て、
各パッケージ層上に配線形成することによって、パッケ
ージングしながら配線形成できるので、配線基板を用い
ない電子装置を製造可能となる。
数層）に分けて多段階的にパッケージングし、そのパッ
ケージ材料の絶縁性を利用して、各層を基板に見立て、
各パッケージ層上に配線形成することによって、パッケ
ージングしながら配線形成できるので、配線基板を用い
ない電子装置を製造可能となる。
【００１８】また、従来の電子装置の製造にかかってい
た複数の工程（複数個の半導体装置の製造工程、それを
搭載する配線基板の製造工程、及びそれらの接続工程）
を一つの工程として行うことができるので、電子装置の
製造時間及び製造コストを削減することが可能となる。
た複数の工程（複数個の半導体装置の製造工程、それを
搭載する配線基板の製造工程、及びそれらの接続工程）
を一つの工程として行うことができるので、電子装置の
製造時間及び製造コストを削減することが可能となる。
【００１９】（９）（６）乃至（８）に記載の電子装置
の製造法において、前記各樹脂層形成工程に用いられる
絶縁樹脂層は、少なくとも１層、または同一層内の一部
分が異なる誘電率を有する。
の製造法において、前記各樹脂層形成工程に用いられる
絶縁樹脂層は、少なくとも１層、または同一層内の一部
分が異なる誘電率を有する。
【００２０】
【発明の実施の形態】（実施形態）本発明にかかわる実
施の形態を図面を用いて詳細に説明する。
施の形態を図面を用いて詳細に説明する。
【００２１】図１は、本発明の一実施形態に係る電子装
置の構成を説明するための図であり、図１（ａ）は上か
ら見た平面図であり、図１（ｂ）は側面図であり、図１
（ｃ）は図１（ａ）に示すＡ−Ａ線で切った拡大断面図
である。
置の構成を説明するための図であり、図１（ａ）は上か
ら見た平面図であり、図１（ｂ）は側面図であり、図１
（ｃ）は図１（ａ）に示すＡ−Ａ線で切った拡大断面図
である。
【００２２】本実施形態の電子装置１０は、図１（ａ）
〜図１（ｃ）に示すように、電子装置を形成する複数個
の半導体チップ（例えば、ＭＰＵ、ＳＲＡＭ、ＤＲＡ
Ｍ、ＣＡＳＨ、ＤＳＰ、ＡＳＩＣ等のモジュールチッ
プ）１と、それら半導体チップ１を包み込むように設け
られ、パッケージング及び配線基板の役目を兼ねた形成
樹脂２と、その形成樹脂内に設けれた多層の導電配線８
と、各導電配線を接続する導電性が確保（例えば、金属
めっき、導電性材料の充填）されたビア穴６と、半導体
チップ１の放熱を行う放熱板（またはスティフナ）５
と、半導体チップ１と放熱板５を接着する接着剤４と、
導電配線８と電気的に接続されたボール端子（入出力端
子）３とから構成される。すなわち、パッケージの中に
配線のための基板を有しない構成になっている。なお、
本発明で用いているパッケージングとは、上記電子装置
を構成するものをひとまとまりにパックすることを示
し、それらが形成樹脂（絶縁樹脂）２で完全に封止され
るという意味ではない。すなわち、ここで示しているパ
ッケージングとは、従来の樹脂封止工程と付属部品の組
立工程を１つにした工程を示す。本実施形態１では、放
熱板５とボール端子３は形成樹脂２から露出した構成で
パッケージングされる。
〜図１（ｃ）に示すように、電子装置を形成する複数個
の半導体チップ（例えば、ＭＰＵ、ＳＲＡＭ、ＤＲＡ
Ｍ、ＣＡＳＨ、ＤＳＰ、ＡＳＩＣ等のモジュールチッ
プ）１と、それら半導体チップ１を包み込むように設け
られ、パッケージング及び配線基板の役目を兼ねた形成
樹脂２と、その形成樹脂内に設けれた多層の導電配線８
と、各導電配線を接続する導電性が確保（例えば、金属
めっき、導電性材料の充填）されたビア穴６と、半導体
チップ１の放熱を行う放熱板（またはスティフナ）５
と、半導体チップ１と放熱板５を接着する接着剤４と、
導電配線８と電気的に接続されたボール端子（入出力端
子）３とから構成される。すなわち、パッケージの中に
配線のための基板を有しない構成になっている。なお、
本発明で用いているパッケージングとは、上記電子装置
を構成するものをひとまとまりにパックすることを示
し、それらが形成樹脂（絶縁樹脂）２で完全に封止され
るという意味ではない。すなわち、ここで示しているパ
ッケージングとは、従来の樹脂封止工程と付属部品の組
立工程を１つにした工程を示す。本実施形態１では、放
熱板５とボール端子３は形成樹脂２から露出した構成で
パッケージングされる。
【００２３】ここで、形成樹脂２は硬化剤配合の液状絶
縁樹脂であり、例えば硬化剤配合の熱硬化性液状エポキ
シ樹脂、アクリルニトリル配合の変成エポキシ樹脂な
ど、あるいはメチルピロリドン溶剤希釈のポリイミドワ
ニス（ポリアミック酸無水物）などの液状樹脂を用い
る。また、各層の形成樹脂２は同一の樹脂で統一する必
要はない。さらに、同一層内でも異なる樹脂、または誘
電率の異なる加工をした樹脂を選択的にポッティングす
ることにより同一層を異なる樹脂で形成できる。
縁樹脂であり、例えば硬化剤配合の熱硬化性液状エポキ
シ樹脂、アクリルニトリル配合の変成エポキシ樹脂な
ど、あるいはメチルピロリドン溶剤希釈のポリイミドワ
ニス（ポリアミック酸無水物）などの液状樹脂を用い
る。また、各層の形成樹脂２は同一の樹脂で統一する必
要はない。さらに、同一層内でも異なる樹脂、または誘
電率の異なる加工をした樹脂を選択的にポッティングす
ることにより同一層を異なる樹脂で形成できる。
【００２４】このように、異なる樹脂、または、誘電率
が異なるように加工した樹脂を組み合わせて電子装置を
形成することでき、これによってキャパシタンスの調整
を行うことが可能になる。
が異なるように加工した樹脂を組み合わせて電子装置を
形成することでき、これによってキャパシタンスの調整
を行うことが可能になる。
【００２５】放熱板５としては、例えば、金属板、セラ
ミック板などを用いる。
ミック板などを用いる。
【００２６】また、接着剤４は、半導体チップ１と放熱
板５間の応力緩衝作用を有するものが望ましいが、放熱
板５の熱膨張係数が半導体チップと同等の場合（例え
ば、放熱板５がアルミナセラミック）は、エポキシ樹脂
系、シリコン樹脂系等の接着性のある樹脂であればよ
い。
板５間の応力緩衝作用を有するものが望ましいが、放熱
板５の熱膨張係数が半導体チップと同等の場合（例え
ば、放熱板５がアルミナセラミック）は、エポキシ樹脂
系、シリコン樹脂系等の接着性のある樹脂であればよ
い。
【００２７】次に、本実施形態の電子装置１０の製造方
法について図２〜図８を用いて説明する。ここでは、２
層の導電配線８を有する電子装置を取り挙げて説明す
る。
法について図２〜図８を用いて説明する。ここでは、２
層の導電配線８を有する電子装置を取り挙げて説明す
る。
【００２８】図２は、本実施形態の電子装置１０の製造
を行うための形成容器を示した図であり、図２（ａ）は
上から見た平面図、図２（ｂ）は図２（ａ）のＢ−Ｂ線
で切った断面図をそれぞれ示す。なお、図３〜図８にお
いては、把握しやすいように部分的にハッチングした断
面図で示してある。
を行うための形成容器を示した図であり、図２（ａ）は
上から見た平面図、図２（ｂ）は図２（ａ）のＢ−Ｂ線
で切った断面図をそれぞれ示す。なお、図３〜図８にお
いては、把握しやすいように部分的にハッチングした断
面図で示してある。
【００２９】本実施形態の電子装置１０の製造は、図２
に示す形成容器２０を用いて行われる。形成容器２０
は、中央部が電子装置の大きさに刳り貫かれた凹型の容
器であり、半導体チップ１の位置決めのためのマーカ２
１が付いている。
に示す形成容器２０を用いて行われる。形成容器２０
は、中央部が電子装置の大きさに刳り貫かれた凹型の容
器であり、半導体チップ１の位置決めのためのマーカ２
１が付いている。
【００３０】本実施形態の電子装置１０の製造方法は、
図３（ａ）に示すように、まず、形成容器２０内に接着
剤４を塗布した放熱板５を接着剤４の塗布側を上向きに
設置する。なお、放熱板５を取り付けない場合は、形成
樹脂２を一定の高さに流し込み、半硬化にして半導体チ
ップ１を搭載する。ここで、一定の高さは、例えば、１
０μｍ〜１００μｍである。
図３（ａ）に示すように、まず、形成容器２０内に接着
剤４を塗布した放熱板５を接着剤４の塗布側を上向きに
設置する。なお、放熱板５を取り付けない場合は、形成
樹脂２を一定の高さに流し込み、半硬化にして半導体チ
ップ１を搭載する。ここで、一定の高さは、例えば、１
０μｍ〜１００μｍである。
【００３１】その後、図３（ｂ）に示すように、位置認
識カメラ等を用いて形成容器２０のマーカ２１を認識
し、この認識されたマーカ２１基準の座標に対して半導
体チップ１の素子形成面を上向きにし、各半導体チップ
１を位置決め搭載する。図３（ｃ）に示す平面図にその
半導体チップ１の搭載例を示す。
識カメラ等を用いて形成容器２０のマーカ２１を認識
し、この認識されたマーカ２１基準の座標に対して半導
体チップ１の素子形成面を上向きにし、各半導体チップ
１を位置決め搭載する。図３（ｃ）に示す平面図にその
半導体チップ１の搭載例を示す。
【００３２】次に、図４（ａ）に示すように、半導体チ
ップ１上に一定の高さ（少なくとも半導体チップが隠れ
る高さ以上）の形成樹脂２を流し込む。ここでの高さ
は、レーザ等でビア穴６を開口できる高さがあればよい
ので、例えば、半導体チップ１の表面から１０μｍ〜１
００μｍの高さとする。
ップ１上に一定の高さ（少なくとも半導体チップが隠れ
る高さ以上）の形成樹脂２を流し込む。ここでの高さ
は、レーザ等でビア穴６を開口できる高さがあればよい
ので、例えば、半導体チップ１の表面から１０μｍ〜１
００μｍの高さとする。
【００３３】その後、その形成樹脂２を硬化させてか
ら、図４（ｂ）に示すように、例えば、炭酸ガスレーザ
またはエキシマレーザを用いて半導体チップ１のアルミ
電極の位置に微細穴をビア穴６として開口する。このビ
ア穴６は、穴径約５０〜１００μｍの円形又は矩形であ
る。なお、形成樹脂２の硬化はエポキシ樹脂系は１７０
℃×９０分、ポリイミドは２５０℃×９０分で行う。
ら、図４（ｂ）に示すように、例えば、炭酸ガスレーザ
またはエキシマレーザを用いて半導体チップ１のアルミ
電極の位置に微細穴をビア穴６として開口する。このビ
ア穴６は、穴径約５０〜１００μｍの円形又は矩形であ
る。なお、形成樹脂２の硬化はエポキシ樹脂系は１７０
℃×９０分、ポリイミドは２５０℃×９０分で行う。
【００３４】その後、図４（ｃ）に示すように、半導体
チップ１の電極上部のビア穴６から形成樹脂２の上部全
面に導電性薄膜である導電層７を形成する。ここでの導
電層７の形成は、従来の導電性薄膜の形成方法をそのま
ま適応して行う。例えば、金属（例えば、銅など）の無
電解めっき法、無電解めっき＋電気めっき法、ペースト
印刷、または真空蒸着などによって行う。
チップ１の電極上部のビア穴６から形成樹脂２の上部全
面に導電性薄膜である導電層７を形成する。ここでの導
電層７の形成は、従来の導電性薄膜の形成方法をそのま
ま適応して行う。例えば、金属（例えば、銅など）の無
電解めっき法、無電解めっき＋電気めっき法、ペースト
印刷、または真空蒸着などによって行う。
【００３５】次に、図５（ａ）に示すように、導電層７
に対してフォトケミカルエッチングで導電配線８を形成
する。導電配線８の形成後、図５（ｂ）に示すように、
形成樹脂２を一定の高さに一定に流し込み、図５（ｃ）
に示すように、導電配線８の所定位置に炭酸ガスレーザ
またはエキシマレーザを用いてビア穴６を開口する。
に対してフォトケミカルエッチングで導電配線８を形成
する。導電配線８の形成後、図５（ｂ）に示すように、
形成樹脂２を一定の高さに一定に流し込み、図５（ｃ）
に示すように、導電配線８の所定位置に炭酸ガスレーザ
またはエキシマレーザを用いてビア穴６を開口する。
【００３６】次に、図６（ａ）に示すように、半導体チ
ップ１の電極上部のビア穴６から形成樹脂２の上部全面
に金属（例えば、銅など）の無電解めっき法、無電解め
っき＋電気銅めっき法、または真空蒸着などによって導
電層７を形成する。その後、図６（ｂ）に示すように、
導電層７に対してフォトケミカルエッチングで導電配線
８を形成する。なお、多層配線にする場合は、再度形成
樹脂２を導電配線８上に一定の高さ流し込み、ビア穴６
を開口し、導電層７を形成し、エッチングにより導電配
線８を形成する工程を繰り返す。その後、図６（ｃ）に
示すように、形成樹脂２を一定の高さに流し込む。
ップ１の電極上部のビア穴６から形成樹脂２の上部全面
に金属（例えば、銅など）の無電解めっき法、無電解め
っき＋電気銅めっき法、または真空蒸着などによって導
電層７を形成する。その後、図６（ｂ）に示すように、
導電層７に対してフォトケミカルエッチングで導電配線
８を形成する。なお、多層配線にする場合は、再度形成
樹脂２を導電配線８上に一定の高さ流し込み、ビア穴６
を開口し、導電層７を形成し、エッチングにより導電配
線８を形成する工程を繰り返す。その後、図６（ｃ）に
示すように、形成樹脂２を一定の高さに流し込む。
【００３７】次に、図７（ａ）に示すように、導電配線
８の所定位置に炭酸ガスレーザまたはエキシマレーザを
用いてボール端子３用の端子穴３ａを開口する。その
後、図７（ｂ）に示すように、入出力端子であるボール
端子（例えば、半田ボール）３を取り付ける。
８の所定位置に炭酸ガスレーザまたはエキシマレーザを
用いてボール端子３用の端子穴３ａを開口する。その
後、図７（ｂ）に示すように、入出力端子であるボール
端子（例えば、半田ボール）３を取り付ける。
【００３８】最後に、形成容器２０から形成されたもの
を取り出し、図７（ｃ）に示す電子装置１０を得る。
を取り出し、図７（ｃ）に示す電子装置１０を得る。
【００３９】なお、ボール端子３として半田ボールを用
いるときには、接続される導電層７の形成は、無電解ニ
ッケルめっき、または無電解ニッケル＋電気ニッケルめ
っきによって形成されたニッケル層に銅めっき、または
金めっきを施したものを用いる。
いるときには、接続される導電層７の形成は、無電解ニ
ッケルめっき、または無電解ニッケル＋電気ニッケルめ
っきによって形成されたニッケル層に銅めっき、または
金めっきを施したものを用いる。
【００４０】また、この電子装置１０を複数個組み合わ
せて、別の電子装置を構成する場合（例えば、ＤＩＭＭ
等の両面実装の電子装置）は、例えば、図８（ａ）に示
すように、内部に複数の電子装置１０を電気的に接続す
るインタポーザと、電子装置接続端子と入出力端子であ
るコネクタ端子１２とを備えたボード１１に、本実施形
態の電子装置１０を搭載するようにする。これにより、
図８（ｂ）に示す電子装置１００を得る。
せて、別の電子装置を構成する場合（例えば、ＤＩＭＭ
等の両面実装の電子装置）は、例えば、図８（ａ）に示
すように、内部に複数の電子装置１０を電気的に接続す
るインタポーザと、電子装置接続端子と入出力端子であ
るコネクタ端子１２とを備えたボード１１に、本実施形
態の電子装置１０を搭載するようにする。これにより、
図８（ｂ）に示す電子装置１００を得る。
【００４１】このように、電子装置を複数回（複数層）
に分けて多段階的にパッケージングし、そのパッケージ
材料の絶縁性を利用して、各層を基板に見立て、各パッ
ケージ層上に配線形成することによって、パッケージン
グしながら配線形成できるので、配線基板を用いない電
子装置を製造可能となる。
に分けて多段階的にパッケージングし、そのパッケージ
材料の絶縁性を利用して、各層を基板に見立て、各パッ
ケージ層上に配線形成することによって、パッケージン
グしながら配線形成できるので、配線基板を用いない電
子装置を製造可能となる。
【００４２】また、従来の電子装置の製造にかかってい
た複数の工程（複数個の半導体装置の製造工程、それを
搭載する配線基板の製造工程、及びそれらの接続工程）
を一つの工程として行うことができるので、電子装置の
製造時間及び製造コストを削減することが可能となる。
た複数の工程（複数個の半導体装置の製造工程、それを
搭載する配線基板の製造工程、及びそれらの接続工程）
を一つの工程として行うことができるので、電子装置の
製造時間及び製造コストを削減することが可能となる。
【００４３】また、異なる樹脂、または、誘電率が異な
るように加工した樹脂を組み合わせて電子装置を形成す
ることでき、これによってキャパシタンスの調整を行う
ことが可能になる。
るように加工した樹脂を組み合わせて電子装置を形成す
ることでき、これによってキャパシタンスの調整を行う
ことが可能になる。
【００４４】また、本実施形態の電子装置は、配線基板
を用いない構成であるため、電子装置を容易に小型化で
きる。
を用いない構成であるため、電子装置を容易に小型化で
きる。
【００４５】また、配線基板を用いないことから配線長
を短くできるので、伝送の遅延時間を少なくすることが
でき、電気特性が向上することが可能になる。
を短くできるので、伝送の遅延時間を少なくすることが
でき、電気特性が向上することが可能になる。
【００４６】さらに、従来のように、配線基板に半導体
装置を搭載した構造ではなく、配線、半導体チップ等を
絶縁樹脂でパッケージングした構造を有するので、電子
装置の全体の耐衝撃性が向上する。
装置を搭載した構造ではなく、配線、半導体チップ等を
絶縁樹脂でパッケージングした構造を有するので、電子
装置の全体の耐衝撃性が向上する。
【００４７】なお、本実施形態では、複数個の半導体チ
ップ１を搭載した電子装置を取り挙げて説明してきた
が、半導体チップ１個を有する電子装置、すなわち半導
体装置も同様に適応可能である。
ップ１を搭載した電子装置を取り挙げて説明してきた
が、半導体チップ１個を有する電子装置、すなわち半導
体装置も同様に適応可能である。
【００４８】（実施例１）本実施形態の電子装置１０に
おいて、ボール端子３の代わりに、形成樹脂２の導電配
線自体に差し込み用のコネクタ端子を入出力端子として
設けてもよい。
おいて、ボール端子３の代わりに、形成樹脂２の導電配
線自体に差し込み用のコネクタ端子を入出力端子として
設けてもよい。
【００４９】本実施例１では、その電子装置の例として
メモリモジュールを取り挙げ説明する。
メモリモジュールを取り挙げ説明する。
【００５０】図９は、本実施例１の電子装置であるメモ
リモジュールの構成を説明するための図であり、図９
（ａ）は、上から見た平面図、図９（ｂ）は図９（ａ）
のＣ−Ｃ線で切った断面図をそれぞれ示す。
リモジュールの構成を説明するための図であり、図９
（ａ）は、上から見た平面図、図９（ｂ）は図９（ａ）
のＣ−Ｃ線で切った断面図をそれぞれ示す。
【００５１】図９（ａ）、図９（ｂ）に示すように、本
実施例１のメモリモジュール３０は、半導体チップ１が
形成樹脂２で覆われた半導体チップ内蔵型であり、半導
体チップ１の内蔵箇所でない表面スペースにコネクタ端
子１２が設けられ、そのコネクタ端子のエリアにかから
ないように半導体チップ１の内蔵箇所付近だけに接着剤
４を介して放熱板５を取り付けた構成をとる。半導体チ
ップ１とコネクタ端子１２との電気的接続は、導電配線
８とビア穴６とを介して行っている。本実施例１のメモ
リモジュール３０は、コネクタ端子１２を含め３層の導
電配線層を形成してある。
実施例１のメモリモジュール３０は、半導体チップ１が
形成樹脂２で覆われた半導体チップ内蔵型であり、半導
体チップ１の内蔵箇所でない表面スペースにコネクタ端
子１２が設けられ、そのコネクタ端子のエリアにかから
ないように半導体チップ１の内蔵箇所付近だけに接着剤
４を介して放熱板５を取り付けた構成をとる。半導体チ
ップ１とコネクタ端子１２との電気的接続は、導電配線
８とビア穴６とを介して行っている。本実施例１のメモ
リモジュール３０は、コネクタ端子１２を含め３層の導
電配線層を形成してある。
【００５２】次に、本実施例１のメモリモジュール３０
の製造方法について図１０、図１１を用いて説明する。
図１０、図１１は、本実施例のメモリモジュール３０の
製造方法を説明するための図であり、部分的にハッチン
グした断面図で示してある。
の製造方法について図１０、図１１を用いて説明する。
図１０、図１１は、本実施例のメモリモジュール３０の
製造方法を説明するための図であり、部分的にハッチン
グした断面図で示してある。
【００５３】本実施例１のメモリモジュール３０の製造
方法は、図１０（ａ）に示すように、形成容器２０にコ
ネクタ端子の配置エリア以外に接着剤４付きの放熱板５
を載せる。その後、図１０（ｂ）に示すように、放熱板
５上の接着剤４に半導体チップ１を素子形成面を上に貼
り付け、形成樹脂２を一定の高さになるように流し込
む。そして、上述した実施形態と同様な方法で図１０
（ｃ）に示すビア穴６と１層目の導電配線８の形成を行
い、その上に形成樹脂２を再度流し込む。
方法は、図１０（ａ）に示すように、形成容器２０にコ
ネクタ端子の配置エリア以外に接着剤４付きの放熱板５
を載せる。その後、図１０（ｂ）に示すように、放熱板
５上の接着剤４に半導体チップ１を素子形成面を上に貼
り付け、形成樹脂２を一定の高さになるように流し込
む。そして、上述した実施形態と同様な方法で図１０
（ｃ）に示すビア穴６と１層目の導電配線８の形成を行
い、その上に形成樹脂２を再度流し込む。
【００５４】次に、図１１（ａ）に示すように、ビア穴
６と２層目の導電配線８の形成を行い、その上に形成樹
脂２を流し込み、コネクタ端子１２と接続するビア穴６
を開口する。その後、形成樹脂２の上表面とビア穴６に
対して無電解銅めっき、または無電解銅めっき＋電気銅
めっきを施し、エッチングを行い、コネクタ端子１２を
形成する。
６と２層目の導電配線８の形成を行い、その上に形成樹
脂２を流し込み、コネクタ端子１２と接続するビア穴６
を開口する。その後、形成樹脂２の上表面とビア穴６に
対して無電解銅めっき、または無電解銅めっき＋電気銅
めっきを施し、エッチングを行い、コネクタ端子１２を
形成する。
【００５５】最後に、形成容器２０から取り出し、図１
１（ｃ）に示すメモリモジュール３０を得る。
１（ｃ）に示すメモリモジュール３０を得る。
【００５６】（実施例２）本実施例２では、薄型（０．
０６μｍ程度）複数の半導体チップを縦方向に積層して
なる電子装置を説明する。
０６μｍ程度）複数の半導体チップを縦方向に積層して
なる電子装置を説明する。
【００５７】図１２は、本実施例２の電子装置の構成を
説明するための図であり、図１２（ａ）は上から見た平
面図であり、図１２（ｂ）は側面図であり、図１２
（ｃ）は図１２（ａ）に示すＣ−Ｃ線で切った拡大断面
図である。
説明するための図であり、図１２（ａ）は上から見た平
面図であり、図１２（ｂ）は側面図であり、図１２
（ｃ）は図１２（ａ）に示すＣ−Ｃ線で切った拡大断面
図である。
【００５８】本実施例２の電子装置１０は、図１２
（ａ）〜図１２（ｃ）に示すように、電子装置を形成す
る積層された複数個の半導体チップ（例えば、ＭＰＵ、
ＳＲＡＭ、ＤＲＡＭ、ＣＡＳＨ、ＤＳＰ、ＡＳＩＣ等の
モジュールチップ）１と、それら半導体チップ１を包み
込むように設けられ、パッケージング及び配線基板の役
目を兼ねた形成樹脂２と、その形成樹脂内に設けれた多
層の導電配線８と、各導電配線を接続する導電性が確保
（例えば、金属めっき、導電性材料の充填）されたビア
穴６と、導電配線８と電気的に接続されたボール端子
（入出力端子）３とから構成される。すなわち、この実
施例２も実施形態と同様に、パッケージの中に配線のた
めの基板を有しない構成になっている。
（ａ）〜図１２（ｃ）に示すように、電子装置を形成す
る積層された複数個の半導体チップ（例えば、ＭＰＵ、
ＳＲＡＭ、ＤＲＡＭ、ＣＡＳＨ、ＤＳＰ、ＡＳＩＣ等の
モジュールチップ）１と、それら半導体チップ１を包み
込むように設けられ、パッケージング及び配線基板の役
目を兼ねた形成樹脂２と、その形成樹脂内に設けれた多
層の導電配線８と、各導電配線を接続する導電性が確保
（例えば、金属めっき、導電性材料の充填）されたビア
穴６と、導電配線８と電気的に接続されたボール端子
（入出力端子）３とから構成される。すなわち、この実
施例２も実施形態と同様に、パッケージの中に配線のた
めの基板を有しない構成になっている。
【００５９】形成樹脂２は、実施形態と同様に硬化剤配
合の液状絶縁樹脂を用い、放熱板５も、金属板、セラミ
ック板などを用いる。
合の液状絶縁樹脂を用い、放熱板５も、金属板、セラミ
ック板などを用いる。
【００６０】また、接着剤４は、半導体チップ１と放熱
板５間の応力緩衝作用を有するものが望ましいが、放熱
板５の熱膨張係数が半導体チップと同等の場合（例え
ば、放熱板５がアルミナセラミック）は、エポキシ樹脂
系、シリコン樹脂系等の接着性のある樹脂であればよ
い。
板５間の応力緩衝作用を有するものが望ましいが、放熱
板５の熱膨張係数が半導体チップと同等の場合（例え
ば、放熱板５がアルミナセラミック）は、エポキシ樹脂
系、シリコン樹脂系等の接着性のある樹脂であればよ
い。
【００６１】次に、本実施例２の電子装置１０の製造方
法について図１３〜図１９を用いて説明する。ここで
は、３層の導電配線８を有する電子装置を取り挙げて説
明する。また、本実施例２の電子装置１０の製造を行う
ための形成容器は実施形態と同様のものを用いる。
法について図１３〜図１９を用いて説明する。ここで
は、３層の導電配線８を有する電子装置を取り挙げて説
明する。また、本実施例２の電子装置１０の製造を行う
ための形成容器は実施形態と同様のものを用いる。
【００６２】本実施例２の電子装置１０の製造は、図１
３（ａ）に示すように、まず、形成樹脂２を一定の高さ
（１０μｍ〜１００μｍ）に流し込み、半硬化にして半
導体チップ１を搭載する。
３（ａ）に示すように、まず、形成樹脂２を一定の高さ
（１０μｍ〜１００μｍ）に流し込み、半硬化にして半
導体チップ１を搭載する。
【００６３】その後、図１３（ｂ）に示すように、位置
認識カメラ等を用いて形成容器２０のマーカ２１を認識
し、この認識されたマーカ２１基準の座標に対して半導
体チップ１の素子形成面を上向きにし、各半導体チップ
１を位置決め搭載する。
認識カメラ等を用いて形成容器２０のマーカ２１を認識
し、この認識されたマーカ２１基準の座標に対して半導
体チップ１の素子形成面を上向きにし、各半導体チップ
１を位置決め搭載する。
【００６４】次に、図１３（ｃ）に示すように、半導体
チップ１上に一定の高さ（少なくとも半導体チップが隠
れる高さ以上）の形成樹脂２を流し込む。ここでの高さ
は、レーザ等でビア穴６を開口できる高さがあればよい
ので、例えば、半導体チップ１の表面から１０μｍ〜１
００μｍの高さとする。
チップ１上に一定の高さ（少なくとも半導体チップが隠
れる高さ以上）の形成樹脂２を流し込む。ここでの高さ
は、レーザ等でビア穴６を開口できる高さがあればよい
ので、例えば、半導体チップ１の表面から１０μｍ〜１
００μｍの高さとする。
【００６５】その後、その形成樹脂２を硬化させてか
ら、図１４（ａ）に示すように、例えば、炭酸ガスレー
ザまたはエキシマレーザを用いて半導体チップ１のアル
ミ電極の位置に微細穴をビア穴６として開口する。この
ビア穴６は、穴径約５０〜１００μｍの円形又は矩形で
ある。なお、形成樹脂２の硬化はエポキシ樹脂系は１７
０℃×９０分、ポリイミド系は２５０℃×９０分で行
う。
ら、図１４（ａ）に示すように、例えば、炭酸ガスレー
ザまたはエキシマレーザを用いて半導体チップ１のアル
ミ電極の位置に微細穴をビア穴６として開口する。この
ビア穴６は、穴径約５０〜１００μｍの円形又は矩形で
ある。なお、形成樹脂２の硬化はエポキシ樹脂系は１７
０℃×９０分、ポリイミド系は２５０℃×９０分で行
う。
【００６６】その後、図１４（ｂ）に示すように、半導
体チップ１の電極上部のビア穴６から形成樹脂２の上部
全面に導電性薄膜である導電層７を形成する。ここでの
導電層７の形成は、従来の導電性薄膜の形成方法をその
まま適応して行う。例えば、金属（例えば、銅など）の
無電解めっき法、無電解めっき＋電気めっき法、ペース
ト印刷、または真空蒸着などによって行う。
体チップ１の電極上部のビア穴６から形成樹脂２の上部
全面に導電性薄膜である導電層７を形成する。ここでの
導電層７の形成は、従来の導電性薄膜の形成方法をその
まま適応して行う。例えば、金属（例えば、銅など）の
無電解めっき法、無電解めっき＋電気めっき法、ペース
ト印刷、または真空蒸着などによって行う。
【００６７】次に、図１４（ｃ）に示すように、導電層
７に対してフォトケミカルエッチングで導電配線８を形
成する。導電配線８の形成後、図１５（ａ）に示すよう
に、形成樹脂２を一定の高さに一定に流し込み、図１５
（ｂ）に示すように、半導体チップ１を所定位置に搭載
し、図１５（ｃ）に示すように、再び形成樹脂２を一定
の高さになるように流し込む。その後、図１６（ａ）に
示すように、形成樹脂２を硬化させてから導電配線８の
所定位置に炭酸ガスレーザまたはエキシマレーザを用い
てビア穴６を開口する。
７に対してフォトケミカルエッチングで導電配線８を形
成する。導電配線８の形成後、図１５（ａ）に示すよう
に、形成樹脂２を一定の高さに一定に流し込み、図１５
（ｂ）に示すように、半導体チップ１を所定位置に搭載
し、図１５（ｃ）に示すように、再び形成樹脂２を一定
の高さになるように流し込む。その後、図１６（ａ）に
示すように、形成樹脂２を硬化させてから導電配線８の
所定位置に炭酸ガスレーザまたはエキシマレーザを用い
てビア穴６を開口する。
【００６８】次に、図１６（ｂ）に示すように、半導体
チップ１の電極上部のビア穴６から形成樹脂２の上部全
面に金属（例えば、銅など）の無電解めっき法、無電解
めっき＋電気銅めっき法、または真空蒸着などによって
導電層７を形成する。その後、図１６（ｃ）に示すよう
に、導電層７に対してフォトケミカルエッチングで導電
配線８を形成する。その後、図１７（ａ）に示すよう
に、形成樹脂２を一定の高さに流し込む。
チップ１の電極上部のビア穴６から形成樹脂２の上部全
面に金属（例えば、銅など）の無電解めっき法、無電解
めっき＋電気銅めっき法、または真空蒸着などによって
導電層７を形成する。その後、図１６（ｃ）に示すよう
に、導電層７に対してフォトケミカルエッチングで導電
配線８を形成する。その後、図１７（ａ）に示すよう
に、形成樹脂２を一定の高さに流し込む。
【００６９】次に、図１７（ｂ）に示すように、半導体
チップ１を所定位置に搭載し、図１７（ｃ）に示すよう
に、再び形成樹脂２を一定の高さになるように流し込
む。その後、図１８（ａ）に示すように、形成樹脂２を
硬化させてから導電配線８の所定位置に炭酸ガスレーザ
またはエキシマレーザを用いてビア穴６を開口する。
チップ１を所定位置に搭載し、図１７（ｃ）に示すよう
に、再び形成樹脂２を一定の高さになるように流し込
む。その後、図１８（ａ）に示すように、形成樹脂２を
硬化させてから導電配線８の所定位置に炭酸ガスレーザ
またはエキシマレーザを用いてビア穴６を開口する。
【００７０】次に、図１８（ｂ）に示すように、半導体
チップ１の電極上部のビア穴６から形成樹脂２の上部全
面に導電層７を形成する。その後、図１８（ｃ）に示す
ように、導電層７に対してフォトケミカルエッチングで
導電配線８を形成する。その後、図１９（ａ）に示すよ
うに、形成樹脂２を一定の高さに流し込む。
チップ１の電極上部のビア穴６から形成樹脂２の上部全
面に導電層７を形成する。その後、図１８（ｃ）に示す
ように、導電層７に対してフォトケミカルエッチングで
導電配線８を形成する。その後、図１９（ａ）に示すよ
うに、形成樹脂２を一定の高さに流し込む。
【００７１】次に、図１９（ｂ）に示すように、導電配
線８の所定位置に炭酸ガスレーザまたはエキシマレーザ
を用いてボール端子３用の端子穴３ａを開口する。その
後、図１９（ｃ）に示すように、入出力端子であるボー
ル端子（例えば、半田ボール）３を取り付ける。
線８の所定位置に炭酸ガスレーザまたはエキシマレーザ
を用いてボール端子３用の端子穴３ａを開口する。その
後、図１９（ｃ）に示すように、入出力端子であるボー
ル端子（例えば、半田ボール）３を取り付ける。
【００７２】最後に、形成容器２０から形成されたもの
を取り出し、図１２に示す電子装置１０を得る。
を取り出し、図１２に示す電子装置１０を得る。
【００７３】複数個の半導体チップを積層した電子装置
の場合でも、複数回（複数層）に分けて多段階的にパッ
ケージングし、そのパッケージ材料の絶縁性を利用し
て、各層を基板に見立て、各パッケージ層上に配線形成
することによって、パッケージングしながら配線形成で
きるので、配線基板を用いない電子装置を製造可能とな
る。
の場合でも、複数回（複数層）に分けて多段階的にパッ
ケージングし、そのパッケージ材料の絶縁性を利用し
て、各層を基板に見立て、各パッケージ層上に配線形成
することによって、パッケージングしながら配線形成で
きるので、配線基板を用いない電子装置を製造可能とな
る。
【００７４】したがって、説明してきたように、配線基
板を用いた配線形成でなく、パッケージング工程を利用
して配線形成することによって、電子装置を一工程で製
造することができるので、電子装置の製造時間及び製造
コストを削減することが可能となる。
板を用いた配線形成でなく、パッケージング工程を利用
して配線形成することによって、電子装置を一工程で製
造することができるので、電子装置の製造時間及び製造
コストを削減することが可能となる。
【００７５】また、異なる樹脂、または、誘電率が異な
るように加工した樹脂を組み合わせて電子装置を形成す
ることでき、これによってキャパシタンスの調整を行う
ことが可能になる。
るように加工した樹脂を組み合わせて電子装置を形成す
ることでき、これによってキャパシタンスの調整を行う
ことが可能になる。
【００７６】また、配線基板を用いないことから配線長
を短くできるので、伝送の遅延時間を少なくすることが
でき、電気特性が向上することが可能になる。
を短くできるので、伝送の遅延時間を少なくすることが
でき、電気特性が向上することが可能になる。
【００７７】さらに、電子装置の製造時間及び製造コス
トを削減できることから、大量製造が容易に可能にな
る。
トを削減できることから、大量製造が容易に可能にな
る。
【００７８】このことから、例えば、小型化、耐衝撃
性、及び大量製造が要求される携帯電話のモジュール、
ＩＣカード等には特に有効である。
性、及び大量製造が要求される携帯電話のモジュール、
ＩＣカード等には特に有効である。
【００７９】なお、本発明の電子装置の製造法は、上述
した電子装置だけでなく、配線基板に半導体装置を搭載
してなる従来の電子装置全てに適応可能である。
した電子装置だけでなく、配線基板に半導体装置を搭載
してなる従来の電子装置全てに適応可能である。
【００８０】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【００８１】
【発明の効果】本発明において開示される発明のうち代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【００８２】電子装置を複数回（複数層）に分けてパッ
ケージし、その際にパッケージ材料の絶縁性を利用し
て、各層を基板に見立てて配線形成することによって、
従来、電子装置の製造にかかっていた複数の工程（複数
個の半導体装置の製造工程、それを搭載する基板の製造
工程、及びそれらの接続工程）を一つの工程として行う
ことができるので、電子装置の製造時間及び製造コスト
を削減することが可能となる。
ケージし、その際にパッケージ材料の絶縁性を利用し
て、各層を基板に見立てて配線形成することによって、
従来、電子装置の製造にかかっていた複数の工程（複数
個の半導体装置の製造工程、それを搭載する基板の製造
工程、及びそれらの接続工程）を一つの工程として行う
ことができるので、電子装置の製造時間及び製造コスト
を削減することが可能となる。
【００８３】また、異なる樹脂、または、誘電率が異な
るように加工した樹脂を組み合わせて電子装置を形成す
ることでき、これによってキャパシタンスの調整を行う
ことが可能になる。
るように加工した樹脂を組み合わせて電子装置を形成す
ることでき、これによってキャパシタンスの調整を行う
ことが可能になる。
【００８４】また、配線基板を用いないことから配線長
を短くできるので、伝送の遅延時間を少なくすることが
でき、電気特性が向上することが可能になる。
を短くできるので、伝送の遅延時間を少なくすることが
でき、電気特性が向上することが可能になる。
【００８５】また、配線基板を用いない構成であるた
め、電子装置を容易に小型化できる。
め、電子装置を容易に小型化できる。
【００８６】さらに、配線、半導体チップ等を絶縁樹脂
でパッケージングした構造を有するので、耐衝撃性が向
上する。
でパッケージングした構造を有するので、耐衝撃性が向
上する。
【図１】本発明の一実施形態に係る電子装置の構成を説
明するための図である。
明するための図である。
【図２】本実施形態の電子装置１０の製造を行うための
形成容器を示した図である。
形成容器を示した図である。
【図３】本実施形態の電子装置の製造方法を説明するた
めの図である。
めの図である。
【図４】本実施形態の電子装置の製造方法を説明するた
めの図である。
めの図である。
【図５】本実施形態の電子装置の製造方法を説明するた
めの図である。
めの図である。
【図６】本実施形態の電子装置の製造方法を説明するた
めの図である。
めの図である。
【図７】本実施形態の電子装置の製造方法を説明するた
めの図である。
めの図である。
【図８】本実施形態の電子装置を複数個組み合わせた電
子装置の例を示した図である。
子装置の例を示した図である。
【図９】本実施例１の電子装置であるメモリモジュール
の構成を説明するための図である。
の構成を説明するための図である。
【図１０】本実施例１のメモリモジュール３０の製造方
法を説明するための図である。
法を説明するための図である。
【図１１】本実施例１のメモリモジュール３０の製造方
法を説明するための図である。
法を説明するための図である。
【図１２】本実施例２の電子装置の構成を説明するため
の図である。
の図である。
【図１３】本実施例２の電子装置の製造方法を説明する
ための図である。
ための図である。
【図１４】本実施例２の電子装置の製造方法を説明する
ための図である。
ための図である。
【図１５】本実施例２の電子装置の製造方法を説明する
ための図である。
ための図である。
【図１６】本実施例２の電子装置の製造方法を説明する
ための図である。
ための図である。
【図１７】本実施例２の電子装置の製造方法を説明する
ための図である。
ための図である。
【図１８】本実施例２の電子装置の製造方法を説明する
ための図である。
ための図である。
【図１９】本実施例２の電子装置の製造方法を説明する
ための図である。
ための図である。
１ 半導体チップ ２ 形成樹脂 ３ ボール端子 ４ 接着剤 ５ 放熱板 ６ ビア穴 ７ 導電層 ８ 導電配線 １０ 電子装置 １１ ボード １２ コネクタ端子 ２０ 形成容器 ２１ マーカ ３０ メモリモジュール １００ 電子装置
Claims (9)
- 【請求項１】１個または複数個の半導体チップと、該半
導体チップと接続される配線と、該配線と接続された外
部装置との入出力用端子を備え、それらを複数層の絶縁
樹脂で段階的にパッケージングしてなり、配線基板を設
けない構成の電子装置であって、 前記複数の各絶縁樹脂層間に前記半導体チップ、または
前記半導体チップとの接続を行う配線を設け、 前記半導体チップと配線との接続を行う導通ビアを前記
絶縁樹脂層に設けたことを特徴とする電子装置。 - 【請求項２】前記請求項１に記載の電子装置において、 前記複数の絶縁樹脂層を介して、複数個の半導体チップ
が積載された構造を有することを特徴とする電子装置。 - 【請求項３】前記請求項１に記載の電子装置において、 １つの絶縁樹脂層間に複数個の半導体チップが並載され
た構造を有することを特徴とする電子装置。 - 【請求項４】前記請求項１乃至３のいずれか１項に記載
の電子装置において、 前記半導体チップで生じる熱を放出する放熱板を前記半
導体チップの非素子形成面、または前記絶縁樹脂層に設
けたことを特徴とする電子装置。 - 【請求項５】前記請求項１乃至４のいずれか１項に記載
の電子装置において、 前記複数層の絶縁樹脂のうち、少なくとも１層、または
同一層内の一部分が異なる誘電率を有することを特徴と
する電子装置。 - 【請求項６】凹型の形成容器を用いた電子装置の製造方
法であって、 前記形成容器内の凹部に硬化剤配合の液状絶縁樹脂を所
定の厚さに流し込み、該液状絶縁樹脂を半硬化させた第
１の絶縁樹脂層を形成する第１樹脂層形成工程と、 該第１の絶縁樹脂層上に素子形成面を上向きにした１個
または複数個の半導体チップを配置するチップ配置工程
と、 該半導体チップ上に所定の高さになるように液状絶縁樹
脂を流し込み、該液状絶縁樹脂を硬化させて第２の絶縁
樹脂層を形成する第２樹脂層形成工程と、 該半導体チップとの接続のためのビア穴を該第２の絶縁
樹脂層に形成するビア穴形成工程と、 該ビア穴及び第２の絶縁樹脂層上に導電性薄膜を形成す
る導電性薄膜形成工程と、 該導電性薄膜をエッチングして配線を形成する配線形成
工程と、 該形成された配線上に液状絶縁樹脂を流し込み、該液状
絶縁樹脂を硬化させて第３の絶縁樹脂層を形成する第３
樹脂層形成工程と、 入出力端子のためのビア穴を該第３の絶縁樹脂層に形成
し、該ビア穴を介して該配線と接続する入出力端子を形
成する入出力端子形成工程と、からなることを特徴とす
る電子装置の製造方法。 - 【請求項７】前記請求項６に記載の電子装置の製造方法
において、 前記第１樹脂形成工程の代わりに、前記形成容器内の凹
部に前記半導体チップを固着する接着剤を塗布した放熱
板を設置する放熱板設置工程を有することを特徴とする
電子装置の製造方法。 - 【請求項８】前記請求項６、または７に記載の電子装置
の製造法において、 複数個の半導体チップの積載、または複数層の配線形成
を行う場合には、前記樹脂層形成工程、チップ配置工
程、ビア穴形成工程、導電性薄膜形成工程、または配線
形成工程を必要に応じて複数回繰り返して電子装置を製
造することを特徴とする電子装置の製造方法。 - 【請求項９】前記請求項６乃至８に記載の電子装置の製
造法において、 前記各樹脂層形成工程に用いられる絶縁樹脂層は、少な
くとも１層、または同一層内の一部分が異なる誘電率を
有することを特徴とする電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000197873A JP2001244404A (ja) | 1999-12-22 | 2000-06-27 | 電子装置及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-365252 | 1999-12-22 | ||
| JP36525299 | 1999-12-22 | ||
| JP2000197873A JP2001244404A (ja) | 1999-12-22 | 2000-06-27 | 電子装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001244404A true JP2001244404A (ja) | 2001-09-07 |
Family
ID=26581649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000197873A Withdrawn JP2001244404A (ja) | 1999-12-22 | 2000-06-27 | 電子装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001244404A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7378732B2 (en) | 2003-04-15 | 2008-05-27 | Shinko Electric Industries Co., Ltd. | Semiconductor package |
| JP2008294388A (ja) * | 2007-05-25 | 2008-12-04 | Nepes Corp | ウェハレベルのシステムインパッケージ及びその製造方法 |
-
2000
- 2000-06-27 JP JP2000197873A patent/JP2001244404A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7378732B2 (en) | 2003-04-15 | 2008-05-27 | Shinko Electric Industries Co., Ltd. | Semiconductor package |
| KR101045557B1 (ko) * | 2003-04-15 | 2011-07-01 | 신꼬오덴기 고교 가부시키가이샤 | 반도체 패키지 및 그 제조 방법 |
| JP2008294388A (ja) * | 2007-05-25 | 2008-12-04 | Nepes Corp | ウェハレベルのシステムインパッケージ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11222852B2 (en) | Method for fabricating electronic package | |
| US7902652B2 (en) | Semiconductor package and semiconductor system in package using the same | |
| KR100820531B1 (ko) | Ｌｇａ형 반도체장치용 배선기판, ｌｇａ형 반도체장치 및ｌｇａ형 반도체장치용 배선기판의 제조방법 | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| KR101424777B1 (ko) | 집적 회로 패키지 시스템 | |
| KR100274333B1 (ko) | 도체층부착 이방성 도전시트 및 이를 사용한 배선기판 | |
| US8026584B2 (en) | Semiconductor package, module, system having solder ball coupled to chip pad and manufacturing method thereof | |
| KR101653856B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US8786083B2 (en) | Impedance controlled packages with metal sheet or 2-layer RDL | |
| JP2910670B2 (ja) | 半導体実装構造 | |
| JP2002170906A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2002170918A (ja) | 半導体装置及びその製造方法 | |
| JP2002057241A (ja) | 移植性導電パターンを含む半導体パッケージ及びその製造方法 | |
| JPH05211275A (ja) | 半導体装置及びその製造方法 | |
| JP2002510148A (ja) | 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法 | |
| JP2010262992A (ja) | 半導体モジュールおよび携帯機器 | |
| US20080224276A1 (en) | Semiconductor device package | |
| US9136197B2 (en) | Impedence controlled packages with metal sheet or 2-layer RDL | |
| JP4588046B2 (ja) | 回路装置およびその製造方法 | |
| JP2002050721A (ja) | 電子装置及びその製造方法 | |
| CN116314065A (zh) | 包括散热器的半导体封装结构及其制造方法 | |
| JP2005294443A (ja) | 半導体装置及びその製造方法 | |
| KR100818116B1 (ko) | 반도체 패키지 | |
| JP7442019B2 (ja) | 基板間勾配相互接続構造体を備えるパッケージ | |
| JPH1197570A (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070904 |