JP2008294388A - ウェハレベルのシステムインパッケージ及びその製造方法 - Google Patents

ウェハレベルのシステムインパッケージ及びその製造方法 Download PDF

Info

Publication number
JP2008294388A
JP2008294388A JP2007198748A JP2007198748A JP2008294388A JP 2008294388 A JP2008294388 A JP 2008294388A JP 2007198748 A JP2007198748 A JP 2007198748A JP 2007198748 A JP2007198748 A JP 2007198748A JP 2008294388 A JP2008294388 A JP 2008294388A
Authority
JP
Japan
Prior art keywords
substrate
package
heat
interlayer insulating
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007198748A
Other languages
English (en)
Other versions
JP4742079B2 (ja
Inventor
Yun Mook Park
ユン ムク パク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nepes Corp
Original Assignee
Nepes Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nepes Corp filed Critical Nepes Corp
Publication of JP2008294388A publication Critical patent/JP2008294388A/ja
Application granted granted Critical
Publication of JP4742079B2 publication Critical patent/JP4742079B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Abstract

【課題】各種電子素子の統合が容易な新しい構造の統合型パッケージを提供する。
【解決手段】ウェハを単位システム別に切断した基板と、該基板の上面に熱放出プレートを媒介して実装する一つ以上の第１電子素子と、上記基板の上面に順次に形成する複数の層間絶縁膜と、上記基板の層間絶縁膜の間または内部に埋設する一つ以上の第２電子素子を含むシステムインパッケージを提供する。上記基板の下面には、ヒートシンクを追加して付着することができ、その場合、上記基板上面の熱放出プレートと上記ヒートシンクを連結するヒートパイプからなる熱伝導パスを形成する。ウェハレベルで各種素子を埋設することで、微細ピッチに対応してより集積された半導体装置を具現することができる。また、多段階熱放出構造によって高速動作及び高発熱素子の熱放出を最大化し、素子の動作もさらに安定化することができる。
【選択図】図２２

Description

本発明は、システムインパッケージ（Ｓｙｓｔｅｍ−Ｉｎ−Ｐａｃｋａｇｅ：ＳＩＰ）及びその製造方法に関し、例えば、ウェハレベルの基板を使用して多数の電子素子を埋設または積層した新しい積層型パッケージに関する。
半導体部品を基板内に集積してシステムサイズを縮小させると同時に、集積度を向上させる技術が持続的に発展しており、多くの回路部品を一つのチップに集積させたシステムオンチップ（ＳｏＣ）が提案されている。しかし、一つのチップの上に様々な回路を多層に重ねるように積み上げるシステムオンチップ方式だけでは回路統合に技術的な限界があり、最近ではシステムインパッケージ（ＳｉＰ）、システムオンパッケージ（ＳｏＰ）、パッケージオンパッケージ（ＰｏＰ）、マルチチップパッケージ（ＭＣＰ）などの多様な積層技術が回路集積の限界を克服するための代案として提示されている。
メモリチップをいくつか集積するＭＣＰ技術の場合には、最近メモリを１６段まで積層して高容量のパッケージを具現したことがある。ＭＣＰがメモリのみを積層するのと比べて、ＳｉＰ、ＳｏＰ、ＰｏＰなどは、メモリとシステム半導体などの非メモリまたはシステム半導体とシステム半導体を一つに統合する。ＳｉＰ、ＳｏＰ、ＰｏＰなどは、多様な機能を有する各層を積み上げたり、左右に連結したりし、ＳｉＰの場合は別個のチップからなる複数の回路を横に連結して一つのパッケージに実装する。
ＭＣＰ、ＳｉＰなどの統合型パッケージに対する研究が、国内外で速い速度で進行されており、携帯型通信器機などの高性能化及び薄型化手段としての先端の統合型パッケージに対する市場の要求が増加している。特に、モバイルホン、ＰＤＡ、ＤＳＣなどの応用製品の小型化、高機能化、スリム化などの市場傾向によって、パッケージ基板及びメインボード内部に受動素子及び能動素子を埋設しようとする試みが活発に行われている。
既存の統合型パッケージは、パッケージ基板またはメインボードなどの基板にレジンなどの絶縁材料を積層（ｌａｍｉｎａｔｉｏｎ）して、そこに素子を埋設するようにホールを形成した後、形成したホールに能動素子や受動素子を埋設して、上部に再び層間絶縁膜を形成する順次的ビルドアップ（ｓｅｑｕｅｎｔｉａｌ ｂｕｉｌｄ−ｕｐ）方式で埋設型積層構造を完成する。
ところで、このような埋設及び順次的ビルドアップ方式のパッケージは、パッケージ基板またはメインボード上で埋設及び積層を遂行するので、微細ピッチに対応して素子サイズを減らすのには限界がある。また、適用することができる微細ピッチの限界のため、内蔵チップの電気的な連結のための再配置（ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ）工程を必須的に付加しなければならないので、工程時間及び製造費用の上昇を招来する。
そればかりではなく、高速動作用半導体素子などを内蔵する場合には、熱放出の解決が深刻な問題として提起され、構造的に対応するのには限界があるため、安定的な素子の動作に対する問題点がある。
したがって、本発明の目的は、各種電子素子の統合が容易な新しい構造の統合型パッケージを提供することにある。
また、本発明の他の目的は、ウェハレベル工程が可能な新しいシステムインパッケージを提供することにある。
本発明のまた他の目的は、熱放出が容易で高速動作時の信号処理が円滑なシステムインパッケージを提供することにある。
その他、本発明の目的及び特徴を、以下の詳細な説明でより具体的に提示する。
本発明は、ウェハを単位システム別に切断した基板と、該基板の上面に熱放出プレートを媒介して実装する一つ以上の第１電子素子と、前記基板の上面に順次に形成する複数の層間絶縁膜と、前記基板の層間絶縁膜の間または内部に埋設する一つ以上の第２電子素子を含むシステムインパッケージを提供する。
前記基板の下面には、ヒートシンクを追加で付着することができ、その場合、前記基板上面の熱放出プレートと前記ヒートシンクを連結するヒートパイプを基板を貫いて形成することが好ましい。前記第１電子素子は、ＣＰＵ、ＭＣＵ、ＡＰ、ＢＢＰなどの高速動作及び高発熱素子を含み、前記第２電子素子としては相対的に熱放出が激しくないＡＳＩＣ、ＬＳＩ素子を含む。
本発明のシステムインパッケージは、前記層間絶縁膜の間または内部に内蔵する受動素子をさらに含むことができ、前記受動素子としては集積型受動素子を埋設したりインダクターまたはキャパシターなどを薄膜形態で形成したりすることができる。また、前記第１電子素子及び第２電子素子の中で少なくとも一つと電気的に連結する再配置導電層を含むことができる。前記層間絶縁膜には、第１電子素子または第２電子素子を電気的に連結する垂直導電層を形成することができる。
前記基板の上部に前記第１電子素子及び第２電子素子と電気的に連結するソルダバンプを形成して外部基板（例えば印刷回路基板）にシステムインパッケージを実装することができる。
また、本発明は、ウェハを単位システム別に切断した基板と、前記基板の上面に熱放出プレートを媒介して実装する一つ以上の第１電子素子と、前記基板の上面に順次に形成する複数の層間絶縁膜と、前記基板の層間絶縁膜の間または内部に埋設する一つ以上の第２電子素子と、該第２電子素子と前記熱放出プレートを連結する熱伝導パスを含むシステムインパッケージを提供する。
本発明は、また、ウェハレベルの基板に熱放出プレートを配置し、該熱放出プレート上部に第１電子素子を実装し、前記基板上部に複数の層間絶縁膜を形成し、前記層間絶縁膜の間または内部に第２電子素子を埋設し、前記基板上部にソルダバンプを形成する工程を含むシステムインパッケージ製造方法を提供する。
また、本発明は、ウェハレベルの基板に熱放出プレートを配置し、該熱放出プレート上部に第１電子素子を実装し、前記基板上部に複数の層間絶縁膜を形成し、前記層間絶縁膜の間または内部に第２電子素子を埋設し、前記基板上部にソルダバンプを形成し、前記基板を除去し、前記熱放出プレート下面にヒートシンクを付着する工程を含むシステムインパッケージ製造方法を提供する。
本発明では、ウェハレベルでシステムを構成する能動素子及び受動素子を埋設することに特徴がある。特に、能動素子の中で高速動作及び高発熱に対する熱放出が求められるＣＰＵ、ＭＣＵ（Ｍｉｃｒｏ Ｃｏｎｔｒｏｌｌｅｒ Ｕｎｉｔ）、ＡＰ、ＢＢＰ（Ｂａｓｅ Ｂａｎｄ Ｐｒｏｃｅｓｓｏｒ）などの素子は、熱放出プレート上に配置する一方、残りの能動素子及び受動素子は、順次積層方式で埋設する。また、受動素子を埋設する方式はまた、薄膜形態に形成することができ、全体的な素子集積化の自由度が非常に大きいという長所がある。
本発明によると、パッケージ基板または印刷回路基板内部に素子を埋設する技術と比較する時、ウェハレベルで各種素子を埋設することにより微細ピッチに対応したより集積した半導体装置の具現することができる。また、多段階熱放出構造によって、高速動作及び高発熱素子の熱放出を最大化することができ、素子の動作もさらに安定化することができる。前記熱放出構造は、単一のヒートシンク、ヒートパイプと連結するヒートシンク、または熱放出プレートとヒートパイプ及びヒートシンクで連結する複合構造などが可能である。
このような複合構造の統合型半導体パッケージは、既存のウェハレベル工程下でなされる下部構造（ｉｎｆｒａｓｔｒｕｃｔｕｒｅ）を利用することができるので、初期設備投資費用を最小化することができる。
図１は、本発明の一実施例によるシステムインパッケージの断面を示す図である。
このシステムインパッケージは、ウェハを単位システム別に切断した基板１００上にマイクロプロセッサなどの複数の能動素子を含んでいる。能動素子は上記基板１００の上面に接合部材を媒介して直接実装することもでき、多層の層間絶縁膜の間に埋設することもできる。
各種能動素子以外にも受動素子を一緒に埋設することが可能で、ウェハレベルの薄膜工程を通じて受動素子を薄膜形態に形成することもできる。埋設したり薄膜形態に形成したりする各種素子の数には制限がない。また、図示しないが、能動素子以外にもメモリなどを一緒に積層することもできる。
上記基板１００の上面には、接合部材３０５、例えばダイ接着フイルム（ｄｉｅ ａｔｔａｃｈ ｆｉｌｍ：ＤＡＦ）を媒介して高速動作及び高発熱電子素子２１０を実装している。上記電子素子２１０は、集積型半導体素子が該当し、具体的にはマイクロプロセッサなどを含む。上記電子素子２１０の下面には、熱放出プレート３１０を挿入しており、能動素子２１０動作時に発生する高熱を迅速に外部に放出する。
上記基板１００には、基板を厚さ方向に貫いて内部に熱伝導性に優れた金属または合金物質で充填したヒートパイプ３２０を形成している。したがって、上記熱放出プレート３１０を通じて伝達する熱が、ヒートパイプ３２０を通じて外部に迅速に伝達される。
また、上記基板１００下面には、ヒートシンク３３０を追加して接合し、熱放出プレート３１０から基板１００内部のヒートパイプ３２０を経てヒートシンク３３０に至る熱伝導パスが、上記電子素子２１０から放出される熱を効果的に発散させる。
上記基板の上面に順次に複数の層間絶縁膜１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ、１１０ｅ、１１０ｆ、１１０ｇを形成して、この層間絶縁膜の間または内部には、複数の電子素子２２０ａ、２２０ｂ、２２０ｃを埋設している。埋設した電子素子２２０ａ、２２０ｂ、２２０ｃは、前述した基板上面に実装した電子素子２１０より相対的に熱放出が激しくない集積型半導体素子などを含むことができる。
また、本発明のシステムインパッケージは、上記層間絶縁膜の間または内部に受動素子をさらに含むことができる。その受動素子として、絶縁膜に集積型受動素子を埋設したりインダクターまたはキャパシターなどを薄膜形態２３０で形成したりすることができる。
本発明によるシステムインパッケージは、上記実装した電子素子２１０、埋設した電子素子２２０ａ、２２０ｂ、２２０ｃなどの電気的な連結のために、ボンディングパッドと電気的配線以外にも、相異した位置に配置する二つのボンディングパッド（または電極端子）を電気的に連結する再配置導電層１３０ａ、１３０ｂを含むことができる。この再配置導電層１３０ａ、１３０ｂは、電子素子の電極端子間を電気的に連結することもでき、電子素子を外部に露出する電極端子に至るまで電気的に連結することもできる。また、上記層間絶縁膜には、電子素子相互間あるいは外部に露出する電極端子に電気的に連結するために、垂直導電層１２０を形成することができる。この垂直導電層１２０は、積層した複数の絶縁膜を貫くホールを形成して、そのホールに導電性物質を充填して形成することができる。
本発明によるシステムインパッケージは、最上部に外部に露出する電極端子として一つ以上のソルダバンプ４００をさらに含む。このソルダバンプ４００は、下部に電気的な特性を向上させて接着力及び耐酸化性を増進させるために、下部金属層４１０をさらに形成することができる。上記ソルダバンプ４００は、システムインパッケージ内部の各種電子素子が、外部基板（例えば印刷回路基板）に電気的に連結する実装手段になるだけではなく、他のシステムインパッケージとの積層のための媒介部の役割も果たす。したがって、本発明によるシステムインパッケージは、他のタイプの積層パッケージと効果的に積層して多層パッケージないし統合型パッケージを構成することができる。
以下では、本発明のシステムインパッケージの製造方法の一例を、例示的に図示する。後述する製造方法は、理解を助けるためだけのものであって、各々の製造工程の手順や順次積層する各レイヤーの種類及び数は、本発明の権利範囲を制限しないことを当業者なら理解することができる。
まず、ウェハ形態の基板１００を準備する（図２）。この基板１００は、通常的な半導体製造工程で使用するシリコン基板などの硬質単結晶基板を含み、それ以外にもウェハレベルの工程の可能なＡｌ２Ｏ３、ガラス、金属材質の他の基板を使用することもできる。また、後述するように、硬質基板表面に柔軟性フイルムをラミネートした後、それを臨時基板に使用して各種電子素子を実装及び埋設した後、最終的に臨時基板を除去して、さらにスリムな形態のシステムインパッケージを製造することもできる。
準備した基板１００に複数のホールを形成して、このホールに熱伝導性物質を充填してヒートパイプ３２０を製造する（図３）。ヒートパイプを形成するためのホールは、基板１００を厚さ方向に貫く貫通ホール（ｔｈｒｏｕｇｈ ｈｏｌｅ）で形成することもできるが、垂直方向に部分的にだけでホールを形成した後、後続的な後面研磨（ｂａｃｋｇｒｉｎｄｉｎｇ）を通じて基板の厚さを減少させて、ホールの末端が露出するようにすることもできる。
ヒートパイプを形成した基板１００の上面に、熱放出プレート３１０を配置する（図４）。熱放出プレート３１０は、例えば熱伝導性化合物（ｔｈｅｒｍａｌ ｃｏｎｄｕｃｔｉｖｅ ｃｏｍｐｏｕｎｄ）、相変化物質（ｐｈａｓｅ ｃｈａｎｇｅ ｍａｔｅｒｉａｌ）、ギャップフィラー（ｇａｐ ｆｉｌｌｅｒ）、熱伝導性テープ（ｔｈｅｒｍａｌ ｔａｐｅ）などの界面熱伝逹物質（ｔｈｅｒｍａｌ ｉｎｔｅｒｆａｃｅ ｍａｔｅｒｉａｌ：ＴＩＭ）を使用することができる。
熱放出プレート３１０及びヒートパイプ３２０によって基板を貫く熱伝導パスを形成した後には、上記熱放出プレート３１０上に放熱を要求する高発熱性電子素子２１０を実装する（図５）。このような高発熱性電子素子２１０は、高速動作が要求されるマイクロプロセッサなどが該当する。高発熱性電子素子２１０の動作時に発生する熱は、熱放出プレート３１０とヒートパイプ３２０を通じて基板下部に排出される。
上記高発熱性電子素子２１０は、基板上部に安着させた後、後続的な絶縁膜形成によって位置を固定することもできるが、接合部材３０５を媒介して熱放出プレート表面に固着させることができる。
高発熱性電子素子２１０を形成した後、絶縁膜１１０ａを局部的に開口部が露出するように基板上部に形成した後、開口部を通じて導電性パターン１３０ａを形成する（図６）。
上記絶縁膜１１０ａ及び後述するその他の層間絶縁膜は、薄膜工程によって形成する誘電層であることも可能で、高分子系列のレジン層も使用することができる。
後続的な電子素子の配置は、順次的ビルドアップ方式によって形成することができる。また他の絶縁膜１１０ｂを形成して上記導電性パターン１３０ａをカバーした後（図７）、また他の電子素子２２０ａを上記絶縁膜１１０ｂ上面に配置する（図８）。その場合、図９の断面図に図示したように絶縁膜を厚く形成した後、所定の深さで埋設する領域を形成して、上記電子素子２２０ａを埋設することもできる。埋設する電子素子は、能動素子または集積型受動素子であればよい。
上記電子素子２２０ａの埋設とともに薄膜工程によって受動素子２３０を形成することができる。このような受動素子としては、インダクターやキャパシターなどが該当し、形成位置や部品の数は特別に制限する必要はない。
電子素子の埋設または薄膜型受動素子の形成過程中には、絶縁膜１１０ｃを部分的に蝕刻して局所的に露出させた後、垂直導電層１２０や電極端子、電極間配線などを形成することができる（図１０）。
順次積層方式で実装ないし埋設する電子素子は、図１１に図示したように、上面が上向き配置（ｆａｃｅ ｕｐ）２１０ｃ方式で埋設したり、または下向き配置（ｆａｃｅ ｄｏｗｎ）２１０ｂ方式で埋設したりすることもできる。
埋設した電子素子の上面には、層間絶縁膜１１０ｄを形成して電気的に絶縁させる（図１２）。
埋設した電子素子間の電気的連結のために垂直導電層１２０を形成して（図１３）、電子素子と外部回路との電気的連結のために、再び絶縁膜１１０ｅを形成して（図１４）、絶縁膜の上に導電性パターン１２５を形成する（図１５）。また、多層の層間絶縁膜を垂直に貫く垂直導電層を形成する。
電子素子の電極端子から他の位置に延長して形成する導電性パターン（あるいは再配置導電層）や、垂直導電層は、特別に工程の手順に関係なく適切な工程で所望するだけ形成することができる。したがって、後続的に絶縁膜１１０ｆをさらに形成して（図１６）、一部露出している導電層を電気的に連結する再配置導電層１３０ｂを追加して形成することができる（図１７）。再配置導電層は、特に埋設した電子素子の位置に関係なく均一な間隔でソルダバンプを配置させるのに有利である。
埋設した電子素子が外部と電気的に連結するように、絶縁膜１１０ｇ表面に露出する電極端子及びソルダバンプ形成領域の下部金属層４１０を形成した後（図１８）、基板の下面を研削して基板厚さを減少させるのと同時に基板を貫いて形成するヒートパイプ３２０を基板下部表面に露出させる（図１９）。
次に、下部金属層上面にソルダバンプ４００を形成して（図２０）、基板の下面にはヒートシンク３３０を付着する。
前述した製造工程で基板の研削、ソルダバンプの形成、ヒートシンクの付着などは、特別にその形成手順を限定しないので、パッケージ製造工程環境によって、これと異なる手順で形成することができる。
一方、ソルダバンプ以外に他の導電性連結手段（例えば、導電性ワイヤ）をパッケージ上部に形成することもできる。また、図示してないが、埋設する電子素子としてメモリを含むことができ、メモリをパッケージ内部ではないパッケージ上部に埋設した電子素子と垂直的に配置することもでき、複数のメモリを水平的に配置することもできる。
本発明によるシステムインパッケージは、ウェハレベルで薄膜工程などを利用して製造することができ、最終的に工程の完了したウェハは、図２２に図示したようにウェハ１００’を個別システム（または個別パッケージ）単位に切断して応用製品に使用することができる。
本発明によるシステムインパッケージは、基板を除去してさらに薄型化してスリムな統合型パッケージを具現することができる。
図２３を参照すると、硬質基板１００’表面に薄い柔軟性フイルム１０１をラミネートしてパッケージ形成のための臨時基板として使用することができる。上記柔軟性フイルムは、離型性を有した薄型フイルムまたは液状で塗布した離型剤などを使用することができる。
硬質ベース基板に柔軟性フイルムを形成している複合構造の基板を使用しても、図２４に図示したように各種電子素子を実装及び埋設することができる。電子素子の積層及び埋設、ソルダバンプの形成が完成した後には、図２５に図示したように臨時基板を除去する。追加的にパッケージ下面にヒートシンク３３０を付着して熱放出効果を最大化させることができる（図２６）。このように基板を除去したパッケージは、各種電子装置のスリム化に寄与することができ、パッケージの熱放出効率も増進させる。
一方、本発明によるシステムインパッケージは、基板上面の熱放出プレートに実装される電子素子だけではなく、パッケージ内部に埋設される他の電子素子の熱放出も効果的に制御することができる。
図２７を参照すると、ウェハを単位システム別に切断した基板に実装したり、埋設された多数の電子素子中、埋設された電子素子２２０ｃの一部分が、基板上面の熱放出プレートと熱伝導パス３２５によって連結することが見られる。
このような熱伝導パスは、層間絶縁膜を垂直的に貫いて埋設された電子素子と熱放出プレートを連結するホールを形成し、このホールに熱伝導性物質を充填して形成することができる。熱伝導パス３２５によってパッケージ内部に埋設された電子素子が外部に熱を放出することができる。これと類似に、埋設された電子素子の一部分に熱放出プレートを接触させて、この熱放出プレートをまた他の熱伝導パスと連結して外部に熱が効果的に放出するようにすることもできる。
本発明は、一つのパッケージ内にメモリ、論理回路、その他の電気的素子などを集積したシステムインパッケージ（ＳＩＰ）を製造する場合において、ウェハレベルの基板を使用してウェハレベルの工程を利用する。したがって、製造過程で微細ピッチの具現が容易で、軽薄短小の集積型パッケージを提供することができ、全体的なサイズが減ることによりパッケージ内部の電気的配線の長さが減少して、高周波動作時に発生する時間遅延／歪曲を減らすことができる。
以上では、本発明の好ましい実施例を例示的に説明したが、本発明の範囲はこのような特定実施例にのみ限定されるものではなく、本発明は本発明の思想及び特許請求範囲に記載した範疇内で多様な形態に修正、変更、または改善することができる。
本発明によると、高容量、高機能性及び高速動作が可能で軽薄短小のシステムインパッケージ（Ｓｙｓｔｅｍ−ｉｎ−Ｐａｃｋａｇｅ）を具現することができる。パッケージ内には、複数の電子素子、メモリ、各種受動素子をすべて集積させて単一システムを具現することができる。また、ウェハレベルの基板をシステムインパッケージ用基板に使用することで、微細ピッチの具現することができ、薄膜工程を利用して能動素子及び受動素子との配線の長さを減らすことができ、システムの電気的特性を向上することができる。また、統合型パッケージ製造工程を単純化して大量生産に有利でき、受動素子を基板に薄膜形態で形成することができ、軽薄短小の構造に形成することができる。さらに、システムを構成する素子の中で高発熱（高熱放出）素子は、背面にヒートプレート／ヒートパイプ／ヒートシンクなどを構成して、素子及びシステムの劣化現象を防止して窮極的には全体パッケージの寿命を延ばすことができる。
本発明の一実施例によるシステムインパッケージの一例を示した断面図である。 本発明の一実施例によるシステムインパッケージの製造工程の一例を示した順序図である。 本発明の一実施例によるシステムインパッケージの製造工程の一例を示した順序図である。 本発明の一実施例によるシステムインパッケージの製造工程の一例を示した順序図である。 本発明の一実施例によるシステムインパッケージの製造工程の一例を示した順序図である。 本発明の一実施例によるシステムインパッケージの製造工程の一例を示した順序図である。 本発明の一実施例によるシステムインパッケージの製造工程の一例を示した順序図である。 本発明の一実施例によるシステムインパッケージの製造工程の一例を示した順序図である。 本発明の一実施例によるシステムインパッケージの製造工程の一例を示した順序図である。 本発明の一実施例によるシステムインパッケージの製造工程の一例を示した順序図である。 本発明の一実施例によるシステムインパッケージの製造工程の一例を示した順序図である。 本発明の一実施例によるシステムインパッケージの製造工程の一例を示した順序図である。 本発明の一実施例によるシステムインパッケージの製造工程の一例を示した順序図である。 本発明の一実施例によるシステムインパッケージの製造工程の一例を示した順序図である。 本発明の一実施例によるシステムインパッケージの製造工程の一例を示した順序図である。 本発明の一実施例によるシステムインパッケージの製造工程の一例を示した順序図である。 本発明の一実施例によるシステムインパッケージの製造工程の一例を示した順序図である。 本発明の一実施例によるシステムインパッケージの製造工程の一例を示した順序図である。 本発明の一実施例によるシステムインパッケージの製造工程の一例を示した順序図である。 本発明の一実施例によるシステムインパッケージの製造工程の一例を示した順序図である。 本発明の一実施例によるシステムインパッケージの製造工程の一例を示した順序図である。 ウェハレベルで製造したシステムインパッケージを示した模式図である。 本発明の他の実施例によるシステムインパッケージの製造工程の一例を示した順序図である。 本発明の他の実施例によるシステムインパッケージの製造工程の一例を示した順序図である。 本発明の他の実施例によるシステムインパッケージの製造工程の一例を示した順序図である。 本発明の他の実施例によるシステムインパッケージの製造工程の一例を示した順序図である。 本発明の一実施例によるシステムインパッケージの一例を示した断面図である。
符号の説明
１００…基板
１２０…垂直導電層
２１０…（高発熱性）電子素子
２３０…薄膜型受動素子
３１０…熱放出プレート
３２０…ヒートパイプ
３３０…ヒートシンク

Claims (25)

  1. ウェハを単位システム別に切断した基板と、
    該基板の上面に熱放出プレートを媒介して実装する一つ以上の第１電子素子と、
    前記基板の上面に順次に形成する複数の層間絶縁膜と、
    前記基板の層間絶縁膜の間または内部に埋設する一つ以上の第２電子素子を含む、ことを特徴とするシステムインパッケージ。
  2. 前記基板の下面にはヒートシンクが付着する、請求項１に記載のシステムインパッケージ。
  3. 前記基板の上面の熱放出プレートと前記ヒートシンクを連結するヒートパイプが、基板を貫いて形成する、ことを特徴とする請求項２に記載のシステムインパッケージ。
  4. 前記第１電子素子が、ＣＰＵ、ＭＣＵ、ＡＰ、ＢＢＰなどの高速動作及び高発熱素子である、ことを特徴とする請求項１に記載のシステムインパッケージ。
  5. 前記層間絶縁膜の間または内部に内蔵する受動素子をさらに含む、ことを特徴とする請求項１に記載のシステムインパッケージ。
  6. 前記受動素子が、集積型受動素子または薄膜型受動素子である、ことを特徴とする請求項５に記載のシステムインパッケージ。
  7. 前記第１電子素子及び第２電子素子の中で少なくとも一つと電気的に連結する再配置導電層を含む、ことを特徴とする請求項１に記載のシステムインパッケージ。
  8. 前記基板の上部に前記第１電子素子及び第２電子素子と電気的に連結するソルダバンプを含む、ことを特徴とする請求項１に記載のシステムインパッケージ。
  9. 前記層間絶縁膜を貫いて第１電子素子または第２電子素子とソルダバンプを電気的に連結する垂直導電層を形成する、ことを特徴とする請求項８に記載のシステムインパッケージ。
  10. 前記ソルダバンプの下部に、１層以上の下部金属層を形成する、ことを特徴とする請求項８に記載のシステムインパッケージ。
  11. 前記第１電子素子が、熱放出プレートとダイ接着フイルム（ｄｉｅ ａｔｔａｃｈ ｆｉｌｍ）を媒介して接触する、ことを特徴とする請求項１に記載のシステムインパッケージ。
  12. 前記第１電子素子または第２電子素子が、上面が上向き配置または下向き配置（ｆａｃｅ ｕｐ／ｄｏｗｎ）方式で実装する、ことを特徴とする請求項１に記載のシステムインパッケージ。
  13. 前記基板が、Ｓｉ、Ａｌ２Ｏ３、ガラス、金属材質の基板である、ことを特徴とする請求項１に記載のシステムインパッケージ。
  14. ウェハを単位システム別に切断した基板と、
    該基板の上面に熱放出プレートを媒介して実装する一つ以上の第１電子素子と、
    前記基板の上面に順次に形成する複数の層間絶縁膜と、
    前記基板の層間絶縁膜の間または内部に埋設する一つ以上の第２電子素子と、
    前記第２電子素子と前記熱放出プレートを連結する熱伝導パスとを含む、ことを特徴とするシステムインパッケージ。
  15. 前記熱伝導パスが、前記層間絶縁膜を垂直に貫くホールに熱伝導性物質を充填し、前記第２電子素子と熱放出プレートを連結する、ことを特徴とする請求項１４に記載のシステムインパッケージ。
  16. ウェハレベルの基板に厚さ方向にホールを形成し、該ホールに熱伝導性物質を充填してヒートパイプを形成し、
    前記基板の上面に熱放出プレートを配置し、
    前記熱放出プレートの上部に第１電子素子を実装し、
    前記基板の上部に複数の層間絶縁膜を形成し、
    前記層間絶縁膜の間または内部に第２電子素子を埋設し、
    前記基板の下面を研削してヒートパイプを露出させ、
    前記基板の上部にソルダバンプを形成し、
    前記基板の下面にヒートシンクを付着する工程を含む、ことを特徴とするシステムインパッケージ製造方法。
  17. 前記層間絶縁膜の間または内部に受動素子を埋設する工程をさらに含む、ことを特徴とする請求項１６に記載のシステムインパッケージ製造方法。
  18. 前記第１電子素子または第２電子素子と電気的に連結するように、前記層間絶縁膜を貫く垂直導電層を形成する工程をさらに含む、ことを特徴とする請求項１６に記載のシステムインパッケージ製造方法。
  19. 前記第１電子素子または第２電子素子と電気的に連結する再配置導電層を形成する工程をさらに含む、ことを特徴とする請求項１６に記載のシステムインパッケージ製造方法。
  20. 前記基板をシステム単位で切断する工程をさらに含む、ことを特徴とする請求項１６に記載のシステムインパッケージ製造方法。
  21. 前記基板に複数のホールを形成して該ホールに導電性物質を充填する工程を含む、ことを特徴とする請求項１６に記載のシステムインパッケージ製造方法。
  22. 前記第２電子素子の一部分と前記熱放出プレートを連結する熱伝導パスを形成する工程をさらに含む、ことを特徴とする請求項２１に記載のシステムインパッケージ製造方法。
  23. ウェハレベルの基板に熱放出プレートを配置し、
    該熱放出プレートの上部に第１電子素子を実装し、
    前記基板の上部に複数の層間絶縁膜を形成し、
    前記層間絶縁膜の間または内部に第２電子素子を埋設し、
    前記基板の上部にソルダバンプを形成し、
    前記基板を除去し、
    前記熱放出プレートの下面にヒートシンクを付着する工程を含む、ことを特徴とするシステムインパッケージ製造方法。
  24. 前記基板が、硬質ベース基板に柔軟性フイルムを形成する複合構造である、ことを特徴とする請求項２３に記載のシステムインパッケージ製造方法。
  25. 前記柔軟性フイルムが、離型性を有する薄型フイルムまたは液状で塗布した離型剤である、ことを特徴とする請求項２４に記載のシステムインパッケージ製造方法。
JP2007198748A 2007-05-25 2007-07-31 ウェハレベルのシステムインパッケージ及びその製造方法 Active JP4742079B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070050661A KR100891805B1 (ko) 2007-05-25 2007-05-25 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법
KR10-2007-0050661 2007-05-25

Publications (2)

Publication Number Publication Date
JP2008294388A true JP2008294388A (ja) 2008-12-04
JP4742079B2 JP4742079B2 (ja) 2011-08-10

Family

ID=40071641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007198748A Active JP4742079B2 (ja) 2007-05-25 2007-07-31 ウェハレベルのシステムインパッケージ及びその製造方法

Country Status (4)

Country Link
US (1) US7906842B2 (ja)
JP (1) JP4742079B2 (ja)
KR (1) KR100891805B1 (ja)
TW (1) TW200847351A (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010096213A2 (en) 2009-02-20 2010-08-26 National Semiconductor Corporation Integrated circuit micro-module
TWI415234B (zh) * 2009-05-25 2013-11-11 Nan Ya Printed Circuit Board 埋入式晶片基板結構
US8217272B2 (en) 2009-12-18 2012-07-10 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
US9225379B2 (en) 2009-12-18 2015-12-29 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
US8497587B2 (en) * 2009-12-30 2013-07-30 Stmicroelectronics Pte Ltd. Thermally enhanced expanded wafer level package ball grid array structure and method of making the same
US8241964B2 (en) * 2010-05-13 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of embedding bumps formed on semiconductor die into penetrable adhesive layer to reduce die shifting during encapsulation
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
KR101291382B1 (ko) * 2011-03-04 2013-07-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
MY165677A (en) * 2011-12-27 2018-04-18 Intel Corp Embedded through-silicon-via
US10211139B2 (en) * 2012-05-24 2019-02-19 Unimicron Technology Corp. Chip package structure
JP2014054718A (ja) 2012-09-14 2014-03-27 Seiko Epson Corp 電子装置
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
JP2014154813A (ja) * 2013-02-13 2014-08-25 Ibiden Co Ltd プリント配線板
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9461018B1 (en) * 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
US9859382B2 (en) 2015-12-04 2018-01-02 Globalfoundries Inc. Integrated CMOS wafers
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
KR20200140654A (ko) 2019-06-07 2020-12-16 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US11862546B2 (en) * 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11430762B2 (en) * 2020-12-30 2022-08-30 Alpha And Omega Semiconductor International Lp Method for semi-wafer level packaging

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01218042A (ja) * 1988-02-26 1989-08-31 Nec Corp 半導体装置
JP2001244404A (ja) * 1999-12-22 2001-09-07 Hitachi Cable Ltd 電子装置及びその製造方法
JP2002353576A (ja) * 2001-05-28 2002-12-06 Kyocera Corp 配線基板
JP2004056093A (ja) * 2002-05-31 2004-02-19 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2005244143A (ja) * 2004-03-01 2005-09-08 Hitachi Ltd 半導体装置
JP2006216770A (ja) * 2005-02-03 2006-08-17 Sony Corp 半導体装置およびその製造方法
JP2007049183A (ja) * 2006-10-06 2007-02-22 Casio Comput Co Ltd 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140901A (ja) * 1997-07-23 1999-02-12 Sharp Corp 回路基板
KR20010014302A (ko) * 1998-05-12 2001-02-26 오히라 아끼라 반도체 플라스틱 패키지 및 이에 사용되는 인쇄배선판제작방법
JP3526788B2 (ja) * 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
US6867493B2 (en) * 2000-11-15 2005-03-15 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless multi-die carrier
KR100391093B1 (ko) * 2001-01-04 2003-07-12 삼성전자주식회사 히트 싱크가 부착된 볼 그리드 어레이 패키지
JP2003124429A (ja) * 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd モジュール部品
JP3937840B2 (ja) * 2002-01-10 2007-06-27 株式会社日立製作所 高周波モジュール
JP4285629B2 (ja) * 2002-04-25 2009-06-24 富士通株式会社 集積回路を搭載するインターポーザ基板の作製方法
JP2004079701A (ja) * 2002-08-14 2004-03-11 Sony Corp 半導体装置及びその製造方法
JP2004214258A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
JP4659488B2 (ja) * 2005-03-02 2011-03-30 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP4395775B2 (ja) * 2005-10-05 2010-01-13 ソニー株式会社 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01218042A (ja) * 1988-02-26 1989-08-31 Nec Corp 半導体装置
JP2001244404A (ja) * 1999-12-22 2001-09-07 Hitachi Cable Ltd 電子装置及びその製造方法
JP2002353576A (ja) * 2001-05-28 2002-12-06 Kyocera Corp 配線基板
JP2004056093A (ja) * 2002-05-31 2004-02-19 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2005244143A (ja) * 2004-03-01 2005-09-08 Hitachi Ltd 半導体装置
JP2006216770A (ja) * 2005-02-03 2006-08-17 Sony Corp 半導体装置およびその製造方法
JP2007049183A (ja) * 2006-10-06 2007-02-22 Casio Comput Co Ltd 半導体装置

Also Published As

Publication number Publication date
KR100891805B1 (ko) 2009-04-07
KR20080103660A (ko) 2008-11-28
JP4742079B2 (ja) 2011-08-10
US20080290496A1 (en) 2008-11-27
US7906842B2 (en) 2011-03-15
TW200847351A (en) 2008-12-01

Similar Documents

Publication Publication Date Title
JP4742079B2 (ja) ウェハレベルのシステムインパッケージ及びその製造方法
US7215018B2 (en) Stacked die BGA or LGA component assembly
US9142473B2 (en) Stacked type power device module
US9806050B2 (en) Method of fabricating package structure
US20180233441A1 (en) PoP Device
JP6564565B2 (ja) 半導体パッケージ及びその製造方法
KR101739939B1 (ko) 반도체 장치의 제조 방법
KR100925665B1 (ko) 시스템 인 패키지 및 그 제조 방법
TW201714275A (zh) 半導體封裝結構及其形成方法
JP2012160707A (ja) 積層半導体チップ、半導体装置およびこれらの製造方法
TW201104797A (en) Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
US20120146216A1 (en) Semiconductor package and fabrication method thereof
TW200901435A (en) Apparatus for packaging semiconductor devices, packaged semiconductor components, methods of manufacturing apparatus for packaging semiconductor devices, and methods of manufacturing semiconductor components
TW201209980A (en) Semiconductor structure and method for manufacturing the same
TW200421960A (en) Semiconductor device, and the manufacturing method of the same
CN111128914A (zh) 一种低翘曲的多芯片封装结构及其制造方法
KR20150137976A (ko) 방열 부재를 가지는 반도체 패키지
KR101494414B1 (ko) 반도체패키지, 반도체패키지유닛 및 반도체패키지 제조방법
KR102041635B1 (ko) 반도체 패키지
WO2022095695A1 (zh) Mcm封装结构及其制作方法
CN111710672A (zh) 一种半导体封装件及其制备方法
JP2003224228A (ja) 半導体装置用パッケージ並びに半導体装置及びその製造方法
CN217955850U (zh) 一种硅基三维集成扇出型封装结构
CN210692483U (zh) 一种封装结构
TW202310244A (zh) 包括直接接觸熱路徑之設備及其製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100402

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110509

R150 Certificate of patent or registration of utility model

Ref document number: 4742079

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250