JP2005244143A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005244143A
JP2005244143A JP2004055630A JP2004055630A JP2005244143A JP 2005244143 A JP2005244143 A JP 2005244143A JP 2004055630 A JP2004055630 A JP 2004055630A JP 2004055630 A JP2004055630 A JP 2004055630A JP 2005244143 A JP2005244143 A JP 2005244143A
Authority
JP
Japan
Prior art keywords
interposer
semiconductor device
dram
chip
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004055630A
Other languages
English (en)
Other versions
JP4205613B2 (ja
Inventor
Hisafumi Tanie
尚史 谷江
Nae Kuno
奈柄 久野
Hiroyuki Ota
裕之 太田
Hiroaki Ikeda
博明 池田
Ichiro Anjo
一郎 安生
Mitsuaki Katagiri
光昭 片桐
Yuji Watanabe
祐二 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Micron Memory Japan Ltd
Original Assignee
Hitachi Ltd
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Elpida Memory Inc filed Critical Hitachi Ltd
Priority to JP2004055630A priority Critical patent/JP4205613B2/ja
Priority to TW093137969A priority patent/TWI249238B/zh
Priority to US11/025,634 priority patent/US7119428B2/en
Priority to KR1020040115205A priority patent/KR100602106B1/ko
Priority to CNB2004100818011A priority patent/CN100411172C/zh
Publication of JP2005244143A publication Critical patent/JP2005244143A/ja
Application granted granted Critical
Publication of JP4205613B2 publication Critical patent/JP4205613B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

【課題】
動作時の温度上昇を低減できる半導体装置を提供することにある。
【解決手段】
積層された複数の半導体素子１の上にインターフェースチップ２が積層される。複数の半導体素子１の下には、Ｓｉインターポーザ３と、樹脂インターポーザ４とが配置される。Ｓｉインターポーザ３は、樹脂インターポーザ４と複数の半導体素子１との間に配置され、半導体素子１の厚さよりも厚く、しかも、樹脂インターポーザ４の線膨張係数よりも小さく、複数の半導体素子１の線膨張係数以上の線膨張係数を有する。
【選択図】図１

Description

本発明は、半導体装置に係り、特に、複数の半導体素子を積層実装するに好適な半導体装置に関する。
半導体装置，特に、半導体メモリは、大型コンピュータ，パーソナルコンピュータ，携帯機器など様々な情報機器に使用されており、必要とされる容量は年々増加している。一方、大容量化にともなって半導体メモリの実装面積は増大し、機器の小型化を阻害する要因となっている。そこで、半導体メモリを高密度に実装する技術が開発されてきている。限られた実装面積で大容量なメモリを実現する技術として、例えば、特開平１１−４０７４５号公報，特開平８−２３６６９４号公報，特開２０００−２８６３８０号公報に記載されているように、半導体パッケージを実装基板上に積層するものや、例えば、米国特許第３，６４８，１３１号明細書，米国特許第６，１４１，２４５号明細書，米国特許第５，２２９，６４７号明細書，特開昭５９−２２２９５４号公報，特開昭６１−８８５４６号公報，特開昭６３−１５６３４８号公報に記載されているように、１つの半導体パッケージの中に複数の半導体素子を積層搭載し、積層した半導体素子を素子に設けた貫通孔を用いて接続するものが知られている。
特開平１１−４０７４５号公報 特開平８−２３６６９４号公報 特開２０００−２８６３８０号公報 米国特許第３，６４８，１３１号明細書 米国特許第６，１４１，２４５号明細書 米国特許第５，２２９，６４７号明細書 特開昭５９−２２２９５４号公報 特開昭６１−８８５４６号公報 特開昭６３−１５６３４８号公報
しかしながら、１つの半導体パッケージの中に複数のＤＲＡＭを積層実装する場合、１枚のＤＲＡＭを搭載したパッケージと比べてパッケージ全体の発熱量が大きくなるため、動作時の温度上昇による素子の動作不良や破損が懸念される。
本発明の目的は、動作時の温度上昇を低減できる半導体装置を提供することにある。
（１）上記目的を達成するために、本発明は、積層された複数の半導体素子を有し、これらの半導体素子の少なくとも一枚が貫通電極を用いて他の半導体素子と導通がとられている半導体装置において、前記積層された複数の半導体素子の上若しくは下に積層されるとともに、外部と前記半導体素子の間のインターフェースとなるインターフェースチップを備えるようにしたものである。
かかる構成により、積層された複数の半導体素子とインターフェースチップとの間の配線を短くでき、動作時の温度上昇を低減できるものとなる。
（２）上記（１）において、好ましくは、前記インターフェースチップは、前記積層された複数の半導体素子の最上層に配置されているものである。
（３）上記（１）において、好ましくは、樹脂インターポーザと、この樹脂インターポーザと前記積層された複数の半導体素子との間に配置され、前記半導体素子の厚さ以上の厚さを備え、前記樹脂インターポーザの線膨張係数よりも小さく、前記積層された複数の半導体素子の線膨張係数以上の線膨張係数を有する第２のインターポーザとを備えるようにしたものである。
（４）上記（３）において、好ましくは、さらに、前記積層された複数の半導体素子の最上層に配置され、前記半導体素子の厚さ以上の厚さを備え、前記積層された複数の半導体素子の線膨張係数以上の線膨張係数を有する第２のインターポーザと、樹脂インターポーザとを備え、前記インターフェースチップは、前記樹脂インターポーザと前記積層された複数の半導体素子との間に配置されたものである。
（５）上記（３）若しくは（４）において、好ましくは、前記第２のインターポーザは、Ｓｉで構成されているものである。
（６）上記（１）において、好ましくは、前記半導体素子の少なくとも2枚以上は、メモリである。
本発明によれば、半導体装置の動作時の温度上昇を低減できる。
以下、図１〜図６を用いて、本発明の第１の実施形態による半導体装置の構成について説明する。以下においては、半導体装置として、ＤＲＡＭを積層した半導体メモリを例にして説明する。
最初に、図１及び図２を用いて、本実施形態による半導体装置の全体構成について説明する。
図１は、本発明の第１の実施形態による半導体装置の全体構成を示す側面断面図である。図２は、本発明の第１の実施形態による半導体装置の全体構成を示す底面図である。
図１に示すように、本半導体装置１０は、積層された８枚のＤＲＡＭ１と、その上部に配置されたインターフェイスチップ２と、積層されたＤＲＡＭ１の下部に配置された第２のインターポーザであるＳｉインターポーザ３と、さらにその下部に配置された樹脂基板インターポーザ４とから構成される。これらの部材１，２，３，４は、モールドレジン５で封止される。さらに、モジュール基板との接続のための外部端子としてのはんだボール６が設けられている。各ＤＲＡＭ１の記憶容量を、例えば、５１２Ｍｂｉｔとすると、図１に示した８層のＤＲＡＭ１により、０．５ＧＢｙｔｅの半導体装置が実現できる。
複数枚のＤＲＡＭ１によってメモリセルが構成される。インターフェイスチップ２は、全てのメモリセルを統括的に制御して、外部と半導体素子であるＤＲＡＭのインターフェースとして機能する。複数枚のDRAMチップと、インターフェイスチップ２とは、図２に示した貫通電極７を用いて接続される。貫通電極の構成については、図３を用いて後述する。従来のメモリモジュールでは、モジュール基板の上に、複数の半導体装置及びこれらの半導体装置を制御するインターフェースチップが別途実装され、両者が配線で接続されていたのに対して、積層されたＤＲＡＭ１の上に、インターフェイスチップ２を実装することにより、インターフェイスとメモリセルの物理的距離が短くできる。また、従来のメモリモジュールよりもインターフェイスの数が減少する。その結果、インターフェイスとメモリセルとの通信で生じる発熱量や、インターフェイス自体の発熱量を低減することができる。
また、積層されるＤＲＡＭチップ１はインターフェイス機能を持たないので、各ＤＲＡＭチップの１発熱量を低減することができる。さらに、発熱量の大きいインターフェイスチップ２を積層される半導体チップの最上層に設置することで、インターフェイスチップ２での発熱を半導体装置上面からの放熱によって効率的に逃がすことができるため、動作時の半導体装置の温度上昇を抑えることができる。これらの温度低減効果によって、複数枚のＤＲＡＭチップ１を内蔵した大容量半導体装置を熱による誤作動や破損すること無く動作させることができる。
ここで、ＤＲＡＭ１，インターフェイスチップ２，Ｓｉインターポーザ３の平面寸法は同一であり、例えば、１辺７ｍｍの正方形状である。各チップの厚みは、それぞれ、ＤＲＡＭ１が５０μｍ、インターフェイスチップ２とＳｉインタ‐ポーザ３は６０μｍとすることで、多くのチップを積層した半導体装置を低い実装高さとすることができる。
また、インターフェイスチップ２とＳｉインターポーザ３の厚み（例えば、６０μｍ）をＤＲＡＭ１の厚み（例えば、５０μｍ）以上とすることで、組み立て時や動作時の温度変化などでＤＲＡＭ１に生じる熱応力を低減するとともに、周辺の樹脂によってＤＲＡＭ１が汚染されて素子特性が悪化することを防止している。
すなわち、ＤＲＡＭチップに外力が加わり、チップ内部に大きな応力が発生すると、リフレッシュ性能の悪化などの性能低下やチップ割れなどの破損が懸念される。特に、積層するためにＳｉの厚さを数十μｍ程度に薄くした場合にはチップの剛性が低下して、接続される樹脂基板やモールドされるレジンとの線膨張係数差の影響が大きく作用する。このことにより、動作時のチップ内部に大きな熱応力が生じる。また、ＤＲＡＭチップに隣接する樹脂からの汚染によるＤＲＡＭの性能低下も懸念される。それに対して、上述したように、積層されるＤＲＡＭチップの上下層に、インターフェイスチップ２と、Ｓｉインターポーザ３を設けることで、ＤＲＡＭチップ１が直接樹脂基板やレジンと平面的に接続することを防止している。このことで、動作時に生じるＳｉと周辺樹脂との線膨張係数差による熱変形量の違いは、インターフェイスチップ２やインターポーザ３によって吸収されるので、ＤＲＡＭチップ１に生じる応力を低減できる。また、インターフェイスチップ２やインターポーザ３によってＤＲＡＭチップ１の裏面が樹脂から保護されるため、汚染が防止できる。
第２のインターポーザであるＳｉインターポーザ３は、Ｓｉ基板を有するＤＲＡＭチップ１と、樹脂基板インターポーザ４との間に配置される。Ｓｉ基板を有するＤＲＡＭチップ１と、樹脂基板インターポーザ４とは線膨張係数が異なるため、樹脂基板インターポーザ４に発生した応力が、Ｓｉ基板を有するＤＲＡＭチップ１に伝わるのを阻止する緩衝材としても、第２のインターポーザであるＳｉインターポーザ３が用いられる。ここでは、第２のインターポーザとして、Ｓｉインターポーザ３を用いているため、第２のインターポーザとＳｉ基板を有するＤＲＡＭチップ１の線膨張係数は同じであるが、これに限らず、第２のインターポーザとしては、Ｓｉ基板を有するＤＲＡＭチップ１の線膨張係数以上で、しかも、樹脂基板インターポーザ４の線膨張係数よりも小さいものであれば用いることができる。具体的には、例えば、窒化アルミニュウムや酸化アルミニュウムのようなセラミックスを用いることができる。
貫通電極７は、図２に示すように、ＤＲＡＭ１のチップ中央部の十字形状１４に配置されている。貫通電極をこの様な形状に配置することによって、チップのシュリンクや容量変更などによってチップ寸法が変更された場合や異なる寸法のチップを混載する場合であっても、電極配置を変更することなく積層できる。
樹脂基板インターポーザ４は平面寸法１８ｍｍの正方形状であり、４層の配線層を持つＦＲ−４である。樹脂基板インターポーザ４の下面には、モジュール基板との接続のための外部端子として直径３００μｍ程度のはんだボール６が設けられている。はんだボール６は、図２に示すように、樹脂基板インターポーザ４の周辺部に各４列に配置されており、ＤＲＡＭ１のチップ直下には配置されないものである。このように、はんだボール６を配置することで、動作時の温度変化によって生じるＤＲＡＭ１やインターフェイスチップ２、Ｓｉインターポーザ３などのＳｉとモジュール基板との熱変形量差が直接はんだボール６のせん断変形として作用することを防止できるため、はんだ接続信頼性を確保することができる。
半導体装置の上面には、金属製の放熱板１２が設けられている。放熱板の平面寸法は樹脂基板インターポーザと同じく１辺１８ｍｍの正方形状、厚さは０．３ｍｍである。なお、放熱板１２は、厚さ０．２ｍｍの熱導電性樹脂１３を用いて、モールドレジン５と接合されている。本実施形態において、半導体装置の動作時の発熱箇所は主にインターフェイスチップ２とＤＲＡＭ１である。すなわち、半導体装置全体の平面寸法１８×１８＝３２４ｍｍ２に対して発熱箇所は７×７＝４９ｍｍ２であり、全体の１５％程度である。したがって、放熱板１２によってＤＲＡＭ１やインターフェイスチップ２で発熱した熱を平面的に広げることができ、動作時の温度上昇を大きく低減することができる。放熱板１２に熱伝導率の高い銅合金を用いることで、チップでの発熱を効率的に平面方向に拡散できる構造としている。
次に、図３を用いて、本実施形態による半導体装置の要部断面構造について説明する。
図３は、本発明の第１の実施形態による半導体装置の要部構造を示す要部断面図である。なお、図１及び図２と同一符号は、同一部分を示している。
積層されるＳｉチップの中で、インターフェイスチップ２が最上層に設けられる。インターフェイスチップ２は、Ｓｉ基板２Ａと、Ｓｉ基板２Ａの表面に集積回路技術によって形成されたインターフェース機能を有する回路層２Ｂとから構成されている。インターフェイスチップ２が最上層に設けられるため、インターフェイスチップ２には貫通電極７を設ける必要はないものである。
インターフェイスチップ２の下部には、８枚のＤＲＡＭ１が積層されている。８枚のＤＲＡＭ１は全て同一構造である。ＤＲＡＭ１は、Ｓｉ基板１Ａと、Ｓｉ基板１Ａの表面に集積回路技術によって形成されたメモリセルを構成する回路層１Ｂとから構成されている。
それぞれのＤＲＡＭ１にはＳｉを貫通する貫通電極７が設けられ、ＤＲＡＭ１とインターフェイスチップ２の通信を可能にしている。貫通電極７は、Ｓｉに設けられた直径約３０μｍの貫通孔に絶縁層を設け、Ｐｏｌｙ−Ｓｉを充填することで構成されており、各貫通電極間のピッチは約７０μｍである。貫通電極７をＰｏｌｙ‐Ｓｉで構成することで、貫通電極７をＳｉと線膨張係数差の大きいＣｕ等で構成した場合よりもＤＲＡＭ１の貫通電極近傍の熱応力集中を低減することができる。そのため、貫通電極７近傍に配置されたメモリセルであっても生じる応力は小さく、応力に起因するメモリ素子の特性変化を防ぐことができる。このことから、貫通電極７の近くにメモリセルを配置することができるので、チップ面積をより有効に活用することができる。
各チップ１の貫通電極７の間は、アンダーフィル樹脂８で封止されたバンプ９で接合され、各ＤＲＡＭ１チップとインターフェイスチップ２の導通がとられている。ここでは、バンプ９にはＡｕを用い、アンダーフィル樹脂８にはＡｕの線膨張係数に近い樹脂を用いることで、温度変化時にバンプ８に生じる熱応力を低減し、接続信頼性を確保している。接合後のバンプ９の高さは約２０μｍである。
積層されたＤＲＡＭ１の下部には、Ｓｉインターポーザ３が配置されている。Ｓｉインターポーザ３は、Ｓｉ基板３Ａと、Ｓｉ基板３Ａの表面に形成された配線層３Ｂとから構成されている。Ｓｉ基板３Ａを貫通して、貫通電極７Ｂが設けられている。ＤＲＡＭ１に設けられた貫通電極７のピッチが７０μｍに対して、Ｓｉインターポーザ３に設けられた貫通電極７Ｂのピッチは２００μｍである。配線層３Ｂは、ＤＲＡＭ１との接続のための７０μｍピッチのバンプ９Ｂと、２００μｍピッチの貫通電極７Ｂとを接続するものであり、配線層３Ｂによって、配線ピッチは２００μｍまで拡大される。したがって、Ｓｉインターポーザ３の貫通電極７ＢとＤＲＡＭ１の貫通電極７の場所は異なる。
Ｓｉインターポーザ３の下部には、樹脂基板インターポーザ４が配置されており、Ｓｉインターポーザ３と樹脂基板インターポーザ４の間は、Ｓｉインターポーザ３の貫通電極７Ｂの下部に設けられたはんだボール１５によって接合されている。はんだボール１５は、アンダーフィル樹脂１１によって封止されている。このとき、アンダーフィル樹脂１１には線膨張係数がはんだに近い材料を用いることで、温度変化による接続部の信頼性低下を防止している。樹脂基板インターポーザ４は４層の配線層を持ち、最上層での配線ピッチはＳｉインターポーザ３との接続ために２００μｍ、内部の配線層で配線ピッチが拡大されて最下層でのバンプピッチは８００μｍとなる。各バンプには、図１及び図２に示したように、モジュール基板との接続のための直径３００μｍ程度のはんだボール６が設けられている。
本実施形態の構造では、メモリセルとインターフェイスが異なる半導体素子内に形成されているため、各ＤＲＡＭチップには１０００本程度の貫通電極が必要となる。そのため、各貫通電極間のピッチは約７０μｍとしている。これらの電極のうち、ＤＲＡＭチップとインターフェイスチップの通信のみに用いられるものは外部モジュール基板と接続する必要はないので、モジュール基板と接続される半導体装置の外部端子数は２５６本程度となる。このとき、モジュール基板での配線ピッチを考慮すると、半導体装置の外部端子はＤＲＡＭチップの平面寸法以上の平面面積に配置する必要が出ることが考えられる。また、実装後の温度変化に対する接続部の信頼性の観点からも、半導体装置の外部端子はＤＲＡＭチップ直下ではなく、チップの周辺部に配置することが望ましい。そこで、本発明ではＳｉ製のインターポーザ３とは別に樹脂基板（ＦＲ−４）のインターポーザ４を設けることで、チップ平面寸法以上の平面寸法に配線を引き回して、半導体装置の外部端子をＤＲＡＭチップの周辺部に配置している。さらに、複数枚のインターポーザ３，４を用いることで、各チップ間の貫通電極とモジュール基板の端子という大きくピッチの異なる配線間の引き回しを容易にしている。また、Ｓｉ製のインターポーザ３と樹脂基板のインターポーザ４の間を剛性の低いはんだとアンダーフィル樹脂で接合することで、Ｓｉとモジュール基板の線膨張係数差に起因してＤＲＡＭチップに発生する熱応力を低減することができる。
次に、図４を用いて、本実施形態による半導体装置に用いる貫通電極の配置について説明する。
図４は、本発明の第１の実施形態による半導体装置に用いる貫通電極の説明図であり、図４（Ａ）は、図２と同様に、本発明の第１の実施形態による半導体装置の底面図であり、図４（Ｂ）は、図４（Ａ）のＡ部拡大図である。なお、図１〜図３と同一符号は、同一部分を示している。
ＤＲＡＭ１の内部において、図４（Ａ）に示すように、貫通電極７は十字形状に配置され、さらに、図４（Ｂ）に示すように、それぞれ６列ずつ並べて配置されている。このうち、中心２列のバンプ３２は放熱特性を向上させるための熱伝導のために用いられるものであり、電気的な信号通信は受け持たないものである。そして、外側各２列（合計４列）が信号や電源の配線に用いられる。このように中心２列に熱伝導のためのバンプを配置することで、バンプ９の間を１本の配線３１が通れば信号や電源の配線が可能となるので、中心部を信号ピンとして用いるよりも配線の引き回しが容易となる。なお、本実施形態では熱伝導のための貫通電極を設けているが、半導体素子の発熱量が小さい場合には、信号や電源のための電極だけで構成することも可能である。この場合、貫通電極７は４列ずつ並べて十字形状を構成することができる。
次に、図５を用いて、本実施形態による半導体装置の製造方法について説明する。
図５は、本発明の第１の実施形態による半導体装置の製造方法を示す工程図である。なお、図１〜図４と同一符号は、同一部分を示している。
図５（Ａ）に示すように、最初に、バックグラインドを実施する前の十分に厚いインターフェイスチップ２’と、厚さ５０μｍに加工された貫通電極を持つ１枚のＤＲＡＭチップ１を用意する。このとき、ＤＲＡＭチップ１には貫通電極７が設けられている。また、貫通電極７の上及びインターフェイスチップ２’には、バンプ９が設けられている。
次に、図５（Ｂ）に示すように、インターフェイスチップ２’とＤＲＡＭ１の接合面にアンダーフィル８を塗布して、図５（Ｃ）に示すように、両チップ２’，１のバンプ９を接合する。このとき、両チップのバンプ９として用いているＡｕが金属間結合するように昇温すると共に超音波振動を与えることで、強固な接合を実現する。また、この昇温工程によってアンダーフィル樹脂８が硬化することで、さらに強固な接合とすることができる。接合前の厚さ５０μｍと薄いＤＲＡＭ１チップには反り変形が生じているが、十分な厚さを持つインターフェイスチップ２’に押さえつける様に接合することでＤＲＡＭ１チップの反りを矯正することができるので、接合後の反りを小さくすることができる。
なお、本実施形態では、インターフェイスチップ２’とＤＲＡＭ１を接合する前にアンダーフィル樹脂８を塗布し、その後チップ間の接合を行ったが、浸透性の高いアンダーフィル樹脂８を用いる場合には、チップ間接合終了後にアンダーフィル樹脂８を接合バンプ間に浸透させてもよいものである。この場合、バンプ間接合時のアンダーフィルのフラックスなどによるボイドの発生を防ぐことができる。ただし、用いるアンダーフィル樹脂８の浸透性が不足すると十分にアンダーフィル封止が施せないことが懸念されるため、どちらの工程が望ましいかは用いるアンダーフィル樹脂の特性などによって決めることができる。
次に、図５（Ｄ）に示すように、接合したＤＲＡＭ１の裏面にＡｕバンプ９を設ける。そして、設けたＡｕバンプを用いて、図５（Ｂ）に示す工程に戻り、２段目のＤＲＡＭ１を先ほどと同様のプロセスにて積層する。この工程を繰り返すことで、インターフェイスチップ２’上に、８枚のＤＲＡＭ１を積層することができる。
次に、図５（Ｅ）に示すように、図５（Ｂ）〜（Ｄ）の工程で積層されたＤＲＡＭ１のアンダーフィル樹脂８を塗布し、その後、Ａｕバンプ９Ｂと貫通電極７Ｂを持つＳｉインターポーザ３を載せた後、図５（Ｆ）に示すように、両者を接合する。
なお、本実施形態では、各チップ間の接合を順次行ったが、接合に用いるアンダーフィルを仮硬化の状態で積層していき、Ｓｉインターポーザ３を積層した段階で本硬化させる工程を用いることもできる。この場合、全体に加わる熱履歴を小さくすることができる。
次に、図５（Ｇ）に示すように、インターフェイスチップ２に厚みが６０μｍとなるまでバックグラインドを施す。このとき、既に８枚のＤＲＡＭ１と１枚のＳｉインターポーザ３が小さいそりで接合されているため、インターフェイスチップ２が薄くなっても、積層された構造全体に大きな反り変形が生じることを防ぐことができる。また、各チップの平面寸法は同一であり、薄いＳｉが剥き出しになることは無いので、ハンドリング時の割れ不良などの発生を防止することができる。
次に、図５（Ｈ）に示すように、Ｓｉインターポーザ３の裏面に、はんだボール１５を形成し、図５（Ｉ）に示すように、樹脂基板インターポーザ４と接合する。このとき、Ｓｉインターポーザ３と樹脂基板インターポーザ４の接合面はアンダーフィル樹脂１１で封止する。
さらに、図５（Ｊ）に示すように、樹脂基板インターポーザ４とインターフェイスチップ２，ＤＲＡＭ１，Ｓｉインターポーザ３をモールドレジン５で封止し、図５（Ｋ）に示すように、樹脂基板インターポーザ４の裏面にモジュール基板との接続のためのはんだボール６を形成することで半導体装置１０が製造される。さらに、必要に応じて、図１に示したように、モールドレジン５の上面に熱導伝性樹脂１３を介して放熱板１２を設けることもできる。このような工程によって、信頼性の高い半導体装置の組み立てが可能となる。
次に、図６を用いて、本実施形態による半導体装置の第２の製造方法について説明する。
図６は、本発明の第１の実施形態による半導体装置の第２の製造方法を示す工程図である。なお、図１〜図５と同一符号は、同一部分を示している。
図５に示した第１の組み立て方法では、ＤＲＡＭ１，インターフェイスチップ２，Ｓｉインターポーザ３は、チップ寸法にダイシングした後に積層している。この方法は、各チップの歩留まりが悪い状態であっても、各チップを検査し、良品のみを集めて積層することができるので、特にハイエンドな製品の組み立てに適した方法である。一方、各チップの歩留まりが良い製品の組み立てにおいては、チップ毎の積層ではなく、ウェハ状態での積層を行うことで、組み立て効率を向上した工程を用いることができる。
図６は、ウェハ状態での積層組み立て工程を示している。最初に、図６（Ａ）に示すように、バックグラインドを実施する前の十分に厚いウェハ状態のインターフェイスチップ２’と、バックグラインドを実施する前のウェハ状態のＤＲＡＭ１’を用意する。ＤＲＡＭ１’にはバックグラインドを施していないのでまだ貫通はしていないがＳｉ内部に埋め込まれたＰｏｌｙ−Ｓｉの電極７が設けられている。
次に、図６（Ｂ）に示すように、ウェハ接合部には事前にアンダーフィル８を塗布し、図６（Ｃ）に示すように、両ウェハのバンプがＡｕの金属間接合によって接続され、ウェハ状態のインターフェイスチップ２とウェハ状態のＤＲＡＭ１を接合する。このとき、フラックスを含まないアンダーフィル樹脂の使用や、フラックスを逃がすためにウェハの一部に穴を設置することなどで、アンダーフィル樹脂８にボイドが発生することを防止することができる。
次に、図６（Ｄ）に示すように、ウェハレベルのＤＲＡＭ１’の裏面にバックグラインドを施し、Ｐｏｌｙ−Ｓｉの貫通電極７を露出させる。
次に、図６（Ｅ）に示すように、露出した電極上にＡｕバンプ９を設ける。そして、図６（Ｂ）〜（Ｅ）この工程を繰り返すことで、１枚のインターフェイスチップ２と８枚のＤＲＡＭ１をウェハ状態で積層することができる。
次に、図６（Ｆ）に示すように、バックグラインドを施していないウェハ状態のＳｉインターポーザ３’を用意し、図６（Ｇ）に示すように、ウェハ状態のＳｉインターポーザ３’を積層されたＤＲＡＭ１に接続し、その後、図６（Ｈ）に示すように、Ｓｉインターポーザ３’の裏面を電極が露出するようにバックグラインドを施す。
次に、図６（Ｉ）に示すように、インターフェイスチップ２の裏面を厚さ６０μｍまでバックグラインドし、図６（Ｊ）に示すように、ダイシングすることで、インターフェイスチップと８枚のＤＲＡＭ１とＳｉインターポーザ３がチップ寸法に積層された構造体が完成する。その後の工程は、図５（Ｆ）以降に示した工程に進んで、半導体装置１０が製造される。
なお、図５や図６に示した製造工程は、様々考えられる本発明の実施形態において、チップ状態での組み立て方法とウェハ状態での積層方法の各１つの製造方法を示したものであり、他の工程で製造された半導体装置であっても、本発明の特長を有する構造であれば、本発明の効果が得られることは言うまでもない。
以上説明したように、本実施形態によれば、メモリセルを構成する複数枚のＤＲＡＭチップの上に、全メモリセルを統括的に制御するインターフェイスチップを積層し、これらのチップを貫通電極を用いて接続することで、発熱量を低減することができる。
また、発熱量の大きいインターフェイスチップを積層される半導体チップの最上層に設置することで、動作時の半導体装置の温度上昇を抑えることができる。
さらに、積層されるＤＲＡＭチップの上にインターフェイスチップを設け、下にはＳｉのインターポーザを設けることで、ＤＲＡＭチップが薄い場合でも、ＤＲＡＭチップに生じる応力を低減できる。
また、複数枚のインターポーザを用いることで、各チップ間の貫通電極とモジュール基板の端子という大きくピッチの異なる配線間の引き回しを容易にしている。
さらに、半導体装置の外部端子はＤＲＡＭチップ直下ではなく、チップの周辺部に配置することにより、実装後の温度変化に対する接続部の信頼性を向上できる。
次に、図７を用いて、本発明の第２の実施形態による半導体装置の構成について説明する。
図７は、本発明の第２の実施形態による半導体装置の全体構成を示す構成図であり、図７（Ａ）は側面断面図であり、図７（Ｂ）は底面図である。なお、図１及び図２と同一符号は、同一部分を示している。
本実施形態の半導体装置１０Ａでは、ＤＲＡＭ１の底面周辺部にはんだボール６を設けるだけでなく、ＤＲＡＭ１の中央部直下に、樹脂基板インターポーザ４とモジュール基板の接合のためのはんだボール６Ａが設けられている。
ＤＲＡＭ１の直下にはんだボール６Ａを配置した場合、温度変化によるＳｉとモジュール基板の熱変形量差がはんだボール６Ａにせん断方向の負荷として作用する。しかし、ＤＲＡＭ１の中央部ではＳｉとモジュール基板の熱変形量差は発生しない。そのため、ＤＲＡＭ１の中央部近傍に配置したはんだボール６Ａには小さなせん断方向負荷しか発生せず、接続寿命を確保することができる。ＤＲＡＭ１の直下にはんだボールがあることで、チップでの発熱を効率的にモジュール基板に逃がすことができる。
したがって、インターフェイスチップ２とモジュール基板との配線ピン数が多く樹脂基板インターポーザ４の周辺部だけでははんだボール６を配置できない場合や、インターフェイスチップ２やＤＲＡＭ１の発熱量が大きい場合には、本実施形態の様なはんだボール配置を用いることができる。
次に、図８を用いて、本発明の第３の実施形態による半導体装置の構成について説明する。
図８は、本発明の第３の実施形態による半導体装置の全体構成を示す構成図であり、図８（Ａ）は側面断面図であり、図８（Ｂ）は底面図である。なお、図１及び図２と同一符号は、同一部分を示している。
本実施形態の半導体装置１０Ｂでは、樹脂基板インターポーザ４の下面全体に、はんだボール６Ｂが配置されている。このように、はんだボール６Ｂが樹脂基板インターポーザ４の下面全体に配置された場合、ＤＲＡＭ１チップの角部周辺に配置されたはんだボール６Ｂには熱変形によって大きなせん断変形負荷が生じ、き裂の発生や破断が懸念される。したがって、これらのボールを信号配線や電源配線として用いることは適当ではない。しかし、はんだボール６Ｂにき裂が発生したり破断した場合であっても、はんだボールが無くＤＲＡＭ１チップ直下が空気層となっている場合と比べると熱伝導率は大きいため、はんだボール６Ｂが無い場合よりも半導体装置の放熱特性は向上する。
したがって、インターフェイスチップ３やＤＲＡＭ１の発熱量が大きく放熱特性の向上が必要な半導体装置では、本実施形態の様なはんだボール配置を用いることができる。
次に、図９を用いて、本発明の第４の実施形態による半導体装置の構成について説明する。
図９は、本発明の第４の実施形態による半導体装置の全体構成を示す側面断面図である。なお、図１及び図２と同一符号は、同一部分を示している。
本実施形態の半導体装置１０Ｃでは、樹脂基板インターポーザ下面に、はんだボールでは無く、ピン８１を配置している。樹脂基板インターポーザ４とモジュール基板との接合にピン８１を用いることで、半導体装置１０Ｃは、はんだリフロー工程の熱履歴を受けることがないものである。半導体装置をリフロー工程に通す時、レジンやアンダーフィルなどの樹脂が吸湿しているとレジンクラックなどの不具合を生じることが懸念される。そのため、モジュール基板への実装をユーザー側で行う場合には、ユーザーが吸湿管理をする必要がある。しかし、本実施形態の様にピン８１を用いてモジュール基板への実装を行う場合にはその必要がなく、ユーザー側の負担を軽減することができる。ただし、本実施形態ではユーザーはモジュール基板にピン８１を受けるためのソケットを設ける必要がある。
次に、図１０を用いて、本発明の第５の実施形態による半導体装置の構成について説明する。
図１０は、本発明の第５の実施形態による半導体装置の全体構成を示す側面断面図である。なお、図１及び図２と同一符号は、同一部分を示している。
本実施形態の半導体装置１０Ｄでは、樹脂基板インターポーザ下面に、はんだボールでは無く、ソケット９１を配置している。本実施形態では、図９の実施形態と同様に、ユーザー側でのリフロー工程が不要となるため、ユーザー側の吸湿管理の負担を軽減することができる。ただし、本実施形態ではユーザーはモジュール基板にソケット９１に対応するソケットを設ける必要がある。
次に、図１１を用いて、本発明の第６の実施形態による半導体装置の構成について説明する。
図１１は、本発明の第６の実施形態による半導体装置の全体構成を示す側面断面図である。なお、図１及び図２と同一符号は、同一部分を示している。
本実施形態では、１枚のモジュール基板１０１に、前述した構成の半導体装置１０を複数搭載することで、大容量なメモリモジュールを実現している。モジュール基板１０１は、モジュール基板端子１０２を備えている。半導体装置１０は、ＤＩＭＭ規格のモジュール基板上に片面に６個程度、両面で１２個程度搭載することが可能である。１個の半導体装置１０の記憶容量を前述したように０．５ＧＢとすると、１２個の半導体装置を備えたメモリモジュールの記憶容量は６ＧＢとなる。したがって、ＤＩＭＭ規格のモジュール基板やＳＯＤＩＭＭ規格のモジュール基板に本半導体装置を実装することで、同規格の現状製品に比べて非常に大容量なメモリモジュール製品を得ることができる。
次に、図１２を用いて、本発明の第７の実施形態による半導体装置の構成について説明する。
図１２は、本発明の第７の実施形態による半導体装置の全体構成を示す側面断面図である。なお、図１及び図２と同一符号は、同一部分を示している。
本実施形態では、半導体装置１０Ｅの内部に、ＤＲＡＭ１以外の素子を搭載している。本半導体装置１０Ｅでは、ＤＲＡＭ１の平面寸法に比べて樹脂基板インターポーザ４の平面寸法が大きいため、樹脂基板インターポーザ４上に、チップ抵抗やチップコンデンサなどの受動素子１１１を表面実装することができる。このように受動素子を内蔵することで、半導体装置としての機能を増強することができる。
次に、図１３を用いて、本発明の第８の実施形態による半導体装置の構成について説明する。
図１３は、本発明の第８の実施形態による半導体装置の全体構成を示す側面断面図である。なお、図１及び図２と同一符号は、同一部分を示している。
本実施形態では、８枚積層されたＤＲＡＭ１の上部にＳｉインターポーザ１２１を設け、Ｓｉインターポーザ１２１の上部にロジック回路などＤＲＡＭ以外の半導体素子１２２を搭載し、最上部にインターフェイスチップ２を配置している。このように、ＤＲＡＭとＤＲＡＭ以外の回路の間にＳｉインターポーザ１２１を配置することで、様々な回路との混載が可能となる。このとき、ＤＲＡＭ以外のチップ１２２にもＤＲＡＭと同様に貫通電極をチップ中央の十字形状に配置することで、ユーザ側の要求に対応した様々なチップの組み合わせが可能となる。さらに、ＤＲＡＭ以外に搭載するチップは１枚である必要はなく、複数枚の搭載が可能である。
次に、図１４及び図１５を用いて、本発明の第９の実施形態による半導体装置の構成について説明する。
図１４は、本発明の第９の実施形態による半導体装置の全体構成を示す側面断面図である。図１５は、本発明の第９の実施形態による半導体装置を搭載したメモリモジュールの構成を示す側面断面図である。なお、図１及び図２と同一符号は、同一部分を示している。
図１４に示すように、本半導体装置１０Ｇは、積層された８枚のＤＲＡＭ１と、積層されたＤＲＡＭ１の上部に配置された第２のインターポーザであるＳｉインターポーザ３と、積層されたＤＲＡＭ１の下部に配置されたインターフェイスチップ２と、さらにその下部に配置された樹脂インターポーザ４とから構成される。これらの部材１，２，３，４は、モールドレジン５で封止される。さらに、モジュール基板との接続のための外部端子としてのはんだボール６が設けられている。すなわち、図１に示した構成とは、Ｓｉインターポーザ３と、インターフェイスチップ２との上下の配置を逆にしている。インターフェイスチップ２とＳｉインターポーザ３の厚み（例えば、６０μｍ）をＤＲＡＭ１の厚み（例えば、５０μｍ）以上とすることで、組み立て時や動作時の温度変化などでＤＲＡＭ１に生じる熱応力を低減するとともに、周辺の樹脂によってＤＲＡＭ１が汚染されて素子特性が悪化することを防止している。また、Ｓｉインターポーザ３は、半導体素子１の線膨張係数以上の線膨張係数を有する部材を用いることが好ましいため、ここでは、半導体素子１と同じ素材であるＳｉを用いている。なお、、第２のインターポーザとしては、窒化アルミニュウムや酸化アルミニュウムのようなセラミックスを用いることができる。
複数枚のDRAMチップ１と、インターフェイスチップ２とは、貫通電極を用いて接続される。Ｓｉインターポーザ３に設けられた電極は、樹脂基板インターポーザ４に設けられた電極と、ワイヤーボンディング４１によって接続される。
図１５に示すように、樹脂基板インターポーザ４には、貫通している熱伝導性に優れた銅ビア４２が設けられている。銅ビア４２は、樹脂基板インターポーザ４の下面に形成されたはんだボール６Ｃと接続されている。一方、モジュール基板５０には、貫通している熱伝導性に優れた銅ビア５１が設けられている。銅ビア５１と銅ビア４２ははんだボール６Ｃにより接続され、インターフェイスチップ２の発熱は、銅ビア４１，５１を介して外部に放熱される。
以上の構成によっても、メモリセルを構成する複数枚のＤＲＡＭチップの下に、全メモリセルを統括的に制御するインターフェイスチップを積層し、これらのチップを貫通電極を用いて接続することで、発熱量を低減することができる。
また、積層されるＤＲＡＭチップの下にインターフェイスチップを設け、上にはＳｉのインターポーザを設けることで、ＤＲＡＭチップが薄い場合でも、ＤＲＡＭチップに生じる応力を低減できる。
さらに、半導体装置の外部端子はＤＲＡＭチップ直下ではなく、チップの周辺部に配置することにより、実装後の温度変化に対する接続部の信頼性を向上できる。
以上、本発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
本発明の第１の実施形態による半導体装置の全体構成を示す側面断面図である。 本発明の第１の実施形態による半導体装置の全体構成を示す底面図である。 本発明の第１の実施形態による半導体装置の要部構造を示す要部断面図である。 本発明の第１の実施形態による半導体装置に用いる貫通電極の説明図である。 本発明の第１の実施形態による半導体装置の製造方法を示す工程図である。 本発明の第１の実施形態による半導体装置の第２の製造方法を示す工程図である。 本発明の第２の実施形態による半導体装置の全体構成を示す構成図である。 本発明の第３の実施形態による半導体装置の全体構成を示す構成図である。 本発明の第４の実施形態による半導体装置の全体構成を示す側面断面図である。 本発明の第５の実施形態による半導体装置の全体構成を示す側面断面図である。 本発明の第６の実施形態による半導体装置の全体構成を示す側面断面図である。 本発明の第７の実施形態による半導体装置の全体構成を示す側面断面図である。 本発明の第８の実施形態による半導体装置の全体構成を示す側面断面図である。 本発明の第９の実施形態による半導体装置の全体構成を示す側面断面図である。 本発明の第９の実施形態による半導体装置を搭載したメモリモジュールの構成を示す側面断面図である。
符号の説明
１…ＤＲＡＭ
２…インターフェイスチップ
３…Ｓｉインターポーザ
４…樹脂製インターポーザ
６…はんだボール
７…貫通電極
１０…半導体装置

Claims (6)

  1. 積層された複数の半導体素子を有し、これらの半導体素子の少なくとも一枚が貫通電極を用いて他の半導体素子と導通がとられている半導体装置において、
    前記積層された複数の半導体素子の上若しくは下に積層されるとともに、外部と前記半導体素子の間のインターフェースとなるインターフェースチップを備えたことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記インターフェースチップは、前記積層された複数の半導体素子の最上層に配置されていることを特徴とする半導体装置。
  3. 請求項２記載の半導体装置において、さらに、
    樹脂インターポーザと、
    この樹脂インターポーザと前記積層された複数の半導体素子との間に配置され、前記半導体素子の厚さ以上の厚さを備え、前記樹脂インターポーザの線膨張係数よりも小さく、前記積層された複数の半導体素子の線膨張係数以上の線膨張係数を有する第２のインターポーザとを備えたことを特徴とする半導体装置。
  4. 請求項１記載の半導体装置において、さらに、
    前記積層された複数の半導体素子の最上層に配置され、前記半導体素子の厚さ以上の厚さを備え、前記積層された複数の半導体素子の線膨張係数以上の線膨張係数を有する第２のインターポーザと、
    樹脂インターポーザとを備え、
    前記インターフェースチップは、前記樹脂インターポーザと前記積層された複数の半導体素子との間に配置されたことを特徴とする半導体装置。
  5. 請求項３若しくは請求項４のいずれかに記載の半導体装置において、
    前記第２のインターポーザは、Ｓｉで構成されていることを特徴とする半導体装置。
  6. 請求項１記載の半導体装置において、
    前記半導体素子の少なくとも2枚以上は、メモリであることを特徴とする半導体装置。
JP2004055630A 2004-03-01 2004-03-01 半導体装置 Expired - Fee Related JP4205613B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004055630A JP4205613B2 (ja) 2004-03-01 2004-03-01 半導体装置
TW093137969A TWI249238B (en) 2004-03-01 2004-12-08 Semiconductor device
US11/025,634 US7119428B2 (en) 2004-03-01 2004-12-28 Semiconductor device
KR1020040115205A KR100602106B1 (ko) 2004-03-01 2004-12-29 반도체장치
CNB2004100818011A CN100411172C (zh) 2004-03-01 2004-12-30 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004055630A JP4205613B2 (ja) 2004-03-01 2004-03-01 半導体装置

Publications (2)

Publication Number Publication Date
JP2005244143A true JP2005244143A (ja) 2005-09-08
JP4205613B2 JP4205613B2 (ja) 2009-01-07

Family

ID=34879792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004055630A Expired - Fee Related JP4205613B2 (ja) 2004-03-01 2004-03-01 半導体装置

Country Status (5)

Country Link
US (1) US7119428B2 (ja)
JP (1) JP4205613B2 (ja)
KR (1) KR100602106B1 (ja)
CN (1) CN100411172C (ja)
TW (1) TWI249238B (ja)

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245311A (ja) * 2005-03-03 2006-09-14 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007158237A (ja) * 2005-12-08 2007-06-21 Elpida Memory Inc 積層型半導体装置
JP2007194444A (ja) * 2006-01-20 2007-08-02 Elpida Memory Inc 積層型半導体装置
KR100809689B1 (ko) * 2006-06-16 2008-03-06 삼성전자주식회사 기판 관통 전극을 내재한 인터페이스 칩을 실장하는 반도체장치
WO2008108334A1 (ja) * 2007-03-06 2008-09-12 Nikon Corporation 半導体装置及び該半導体装置の製造方法
JP2008294367A (ja) * 2007-05-28 2008-12-04 Nec Electronics Corp 半導体装置およびその製造方法
JP2008294388A (ja) * 2007-05-25 2008-12-04 Nepes Corp ウェハレベルのシステムインパッケージ及びその製造方法
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
JP2009170802A (ja) * 2008-01-18 2009-07-30 Oki Semiconductor Co Ltd 半導体装置
US7638362B2 (en) 2005-05-16 2009-12-29 Elpida Memory, Inc. Memory module with improved mechanical strength of chips
JP2010103195A (ja) * 2008-10-21 2010-05-06 Nikon Corp 積層型半導体装置、積層型半導体装置の製造方法
US7760573B2 (en) 2005-02-10 2010-07-20 Elpida Memory, Inc. Semiconductor memory device and stress testing method thereof
JP2010245383A (ja) * 2009-04-08 2010-10-28 Elpida Memory Inc 半導体装置および半導体装置の製造方法
JP2010245384A (ja) * 2009-04-08 2010-10-28 Elpida Memory Inc 切断前支持基板、半導体装置および半導体装置の製造方法
JP2010251547A (ja) * 2009-04-16 2010-11-04 Elpida Memory Inc 半導体装置及びその製造方法
JP2010251347A (ja) * 2009-04-10 2010-11-04 Elpida Memory Inc 半導体装置の製造方法
JP2010538358A (ja) * 2007-08-29 2010-12-09 マイクロン テクノロジー， インク． メモリデバイスのインターフェースメソッド、装置、及び、システム
JP2011512598A (ja) * 2008-02-19 2011-04-21 マイクロン テクノロジー， インク． チップ上にネットワークを有するメモリ・デバイスの方法、装置、及びシステム
JP2011082293A (ja) * 2009-10-06 2011-04-21 Shinko Electric Ind Co Ltd インターポーザ実装配線基板及び電子部品装置
JP2011129684A (ja) * 2009-12-17 2011-06-30 Elpida Memory Inc 半導体装置及びその製造方法
US7989960B2 (en) 2008-02-08 2011-08-02 Renesas Electronics Corporation Semiconductor device
JP2012500482A (ja) * 2008-08-19 2012-01-05 インターナショナル・ビジネス・マシーンズ・コーポレーション ３次元集積回路の製造方法及び記録媒体（インターフェース・ウエハを永久的キャリアとして使用する３次元集積回路デバイスの製造方法）
JP2012069903A (ja) * 2010-08-27 2012-04-05 Elpida Memory Inc 半導体装置及びその製造方法
US8237289B2 (en) 2007-01-30 2012-08-07 Kabushiki Kaisha Toshiba System in package device
JP2012247813A (ja) * 2011-03-29 2012-12-13 Alps Electric Co Ltd 入力装置及びその製造方法
JP2013179373A (ja) * 2013-06-20 2013-09-09 Nikon Corp 積層型半導体装置
US8704352B2 (en) 2009-01-08 2014-04-22 Nae Hisano Semiconductor device having a liquid cooling module
JP2014179484A (ja) * 2013-03-15 2014-09-25 Toshiba Corp 半導体記憶装置
JPWO2013035655A1 (ja) * 2011-09-09 2015-03-23 株式会社村田製作所 モジュール基板
US9047991B2 (en) 2008-09-11 2015-06-02 Micron Technology, Inc. Methods, apparatus, and systems to repair memory
US9123552B2 (en) 2010-03-30 2015-09-01 Micron Technology, Inc. Apparatuses enabling concurrent communication between an interface die and a plurality of dice stacks, interleaved conductive paths in stacked devices, and methods for forming and operating the same
KR20160006702A (ko) 2013-05-07 2016-01-19 피에스4 뤽스코 에스.에이.알.엘. 반도체 장치 및 반도체 장치의 제조 방법
US9524254B2 (en) 2008-07-02 2016-12-20 Micron Technology, Inc. Multi-serial interface stacked-die memory architecture
US10468382B2 (en) 2008-09-11 2019-11-05 Micron Technology, Inc. Signal delivery in stacked device

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US7609567B2 (en) 2005-06-24 2009-10-27 Metaram, Inc. System and method for simulating an aspect of a memory circuit
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US7386656B2 (en) 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US7515453B2 (en) 2005-06-24 2009-04-07 Metaram, Inc. Integrated memory core and memory interface circuit
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US7379316B2 (en) 2005-09-02 2008-05-27 Metaram, Inc. Methods and apparatus of stacking DRAMs
JP4799157B2 (ja) 2005-12-06 2011-10-26 エルピーダメモリ株式会社 積層型半導体装置
US7863727B2 (en) * 2006-02-06 2011-01-04 Micron Technology, Inc. Microelectronic devices and methods for manufacturing microelectronic devices
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
EP2509075B1 (en) 2006-12-14 2019-05-15 Rambus Inc. Multi-die memory device
JP4926692B2 (ja) * 2006-12-27 2012-05-09 新光電気工業株式会社 配線基板及びその製造方法と半導体装置
US8209479B2 (en) 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
JP2009231635A (ja) * 2008-03-24 2009-10-08 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、及び半導体装置及びその製造方法
US7846772B2 (en) * 2008-06-23 2010-12-07 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US7868442B2 (en) * 2008-06-30 2011-01-11 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US7767494B2 (en) * 2008-06-30 2010-08-03 Headway Technologies, Inc. Method of manufacturing layered chip package
JP2010080752A (ja) * 2008-09-26 2010-04-08 Panasonic Corp 半導体装置の製造方法
US8158456B2 (en) * 2008-12-05 2012-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming stacked dies
US9105323B2 (en) * 2009-01-23 2015-08-11 Micron Technology, Inc. Memory device power managers and methods
JP5579402B2 (ja) * 2009-04-13 2014-08-27 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法並びに電子装置
TWI395317B (zh) * 2009-05-15 2013-05-01 Ind Tech Res Inst 晶片堆疊封裝結構及其製作方法
EP2441007A1 (en) 2009-06-09 2012-04-18 Google, Inc. Programming of dimm termination resistance values
JP2011061004A (ja) * 2009-09-10 2011-03-24 Elpida Memory Inc 半導体装置及びその製造方法
TWI470749B (zh) * 2009-12-23 2015-01-21 Ind Tech Res Inst 導熱絕緣複合膜層及晶片堆疊結構
US9224647B2 (en) 2010-09-24 2015-12-29 Stats Chippac, Ltd. Semiconductor device and method of forming TSV interposer with semiconductor die and build-up interconnect structure on opposing surfaces of the interposer
US8993377B2 (en) * 2010-09-29 2015-03-31 Stats Chippac, Ltd. Semiconductor device and method of bonding different size semiconductor die at the wafer level
TW201225249A (en) 2010-12-08 2012-06-16 Ind Tech Res Inst Stacked structure and stacked method for three-dimensional integrated circuit
JP5936968B2 (ja) * 2011-09-22 2016-06-22 株式会社東芝 半導体装置とその製造方法
US9647668B2 (en) * 2012-01-13 2017-05-09 Altera Corporation Apparatus for flexible electronic interfaces and associated methods
US8816494B2 (en) * 2012-07-12 2014-08-26 Micron Technology, Inc. Semiconductor device packages including thermally insulating materials and methods of making and using such semiconductor packages
JP2015056563A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置およびその製造方法
JP2015176958A (ja) 2014-03-14 2015-10-05 株式会社東芝 半導体装置及びその製造方法
KR102254104B1 (ko) * 2014-09-29 2021-05-20 삼성전자주식회사 반도체 패키지
US10615111B2 (en) * 2014-10-31 2020-04-07 The Board Of Trustees Of The Leland Stanford Junior University Interposer for multi-chip electronics packaging
US9543274B2 (en) 2015-01-26 2017-01-10 Micron Technology, Inc. Semiconductor device packages with improved thermal management and related methods
US10244632B2 (en) * 2017-03-02 2019-03-26 Intel Corporation Solder resist layer structures for terminating de-featured components and methods of making the same
JP2019054160A (ja) 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置
US10903153B2 (en) * 2018-11-18 2021-01-26 International Business Machines Corporation Thinned die stack
JP2022142084A (ja) 2021-03-16 2022-09-30 キオクシア株式会社 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3648131A (en) * 1969-11-07 1972-03-07 Ibm Hourglass-shaped conductive connection through semiconductor structures
JPS59222954A (ja) 1983-06-01 1984-12-14 Hitachi Ltd 積層半導体集積回路およびその製法
JPS6188546A (ja) 1984-10-05 1986-05-06 Fujitsu Ltd 半導体装置
JPS63156348A (ja) 1986-12-19 1988-06-29 Fujitsu Ltd 半導体装置
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
JP2944449B2 (ja) 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
JPH09186289A (ja) * 1995-12-28 1997-07-15 Lucent Technol Inc 多層積層化集積回路チップ組立体
JPH1140745A (ja) 1997-07-17 1999-02-12 Hitachi Ltd 半導体装置およびその半導体装置を組み込んだ電子装置
US6153929A (en) * 1998-08-21 2000-11-28 Micron Technology, Inc. Low profile multi-IC package connector
JP2000286380A (ja) 1999-03-30 2000-10-13 Nec Corp 半導体の実装構造および製造方法
US6141245A (en) * 1999-04-30 2000-10-31 International Business Machines Corporation Impedance control using fuses
JP2001177051A (ja) * 1999-12-20 2001-06-29 Toshiba Corp 半導体装置及びシステム装置

Cited By (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7760573B2 (en) 2005-02-10 2010-07-20 Elpida Memory, Inc. Semiconductor memory device and stress testing method thereof
JP4688526B2 (ja) * 2005-03-03 2011-05-25 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP2006245311A (ja) * 2005-03-03 2006-09-14 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US7638362B2 (en) 2005-05-16 2009-12-29 Elpida Memory, Inc. Memory module with improved mechanical strength of chips
JP2007158237A (ja) * 2005-12-08 2007-06-21 Elpida Memory Inc 積層型半導体装置
JP4708176B2 (ja) * 2005-12-08 2011-06-22 エルピーダメモリ株式会社 半導体装置
JP2007194444A (ja) * 2006-01-20 2007-08-02 Elpida Memory Inc 積層型半導体装置
KR100809689B1 (ko) * 2006-06-16 2008-03-06 삼성전자주식회사 기판 관통 전극을 내재한 인터페이스 칩을 실장하는 반도체장치
US8237289B2 (en) 2007-01-30 2012-08-07 Kabushiki Kaisha Toshiba System in package device
WO2008108334A1 (ja) * 2007-03-06 2008-09-12 Nikon Corporation 半導体装置及び該半導体装置の製造方法
US8436465B2 (en) 2007-03-06 2013-05-07 Nikon Corporation Semiconductor device and method for manufacturing the semiconductor device
JPWO2008108334A1 (ja) * 2007-03-06 2010-06-17 株式会社ニコン 半導体装置及び該半導体装置の製造方法
US9159640B2 (en) 2007-03-06 2015-10-13 Nikon Corporation Semiconductor device and method for manufacturing the semiconductor device
JP2008294388A (ja) * 2007-05-25 2008-12-04 Nepes Corp ウェハレベルのシステムインパッケージ及びその製造方法
JP2008294367A (ja) * 2007-05-28 2008-12-04 Nec Electronics Corp 半導体装置およびその製造方法
US8593849B2 (en) 2007-08-29 2013-11-26 Micron Technology, Inc. Memory device interface methods, apparatus, and systems
US9001548B2 (en) 2007-08-29 2015-04-07 Micron Technology, Inc. Memory device interface methods, apparatus, and systems
JP2010538358A (ja) * 2007-08-29 2010-12-09 マイクロン テクノロジー， インク． メモリデバイスのインターフェースメソッド、装置、及び、システム
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
JP4571679B2 (ja) * 2008-01-18 2010-10-27 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP2009170802A (ja) * 2008-01-18 2009-07-30 Oki Semiconductor Co Ltd 半導体装置
KR101539464B1 (ko) * 2008-02-08 2015-07-24 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
KR101540551B1 (ko) * 2008-02-08 2015-07-29 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
US9377825B2 (en) 2008-02-08 2016-06-28 Renesas Electronics Corporation Semiconductor device
US7989960B2 (en) 2008-02-08 2011-08-02 Renesas Electronics Corporation Semiconductor device
US8319352B2 (en) 2008-02-08 2012-11-27 Renesas Electronics Corporation Semiconductor device
US8754534B2 (en) 2008-02-08 2014-06-17 Renesas Electronics Corporation Semiconductor device
JP2011512598A (ja) * 2008-02-19 2011-04-21 マイクロン テクノロジー， インク． チップ上にネットワークを有するメモリ・デバイスの方法、装置、及びシステム
US9229887B2 (en) 2008-02-19 2016-01-05 Micron Technology, Inc. Memory device with network on chip methods, apparatus, and systems
US9524254B2 (en) 2008-07-02 2016-12-20 Micron Technology, Inc. Multi-serial interface stacked-die memory architecture
JP2012500482A (ja) * 2008-08-19 2012-01-05 インターナショナル・ビジネス・マシーンズ・コーポレーション ３次元集積回路の製造方法及び記録媒体（インターフェース・ウエハを永久的キャリアとして使用する３次元集積回路デバイスの製造方法）
US9047991B2 (en) 2008-09-11 2015-06-02 Micron Technology, Inc. Methods, apparatus, and systems to repair memory
US11887969B2 (en) 2008-09-11 2024-01-30 Lodestar Licensing Group, Llc Signal delivery in stacked device
US11264360B2 (en) 2008-09-11 2022-03-01 Micron Technology, Inc. Signal delivery in stacked device
US10468382B2 (en) 2008-09-11 2019-11-05 Micron Technology, Inc. Signal delivery in stacked device
US10332614B2 (en) 2008-09-11 2019-06-25 Micron Technology, Inc. Methods, apparatus, and systems to repair memory
US9852813B2 (en) 2008-09-11 2017-12-26 Micron Technology, Inc. Methods, apparatus, and systems to repair memory
JP2010103195A (ja) * 2008-10-21 2010-05-06 Nikon Corp 積層型半導体装置、積層型半導体装置の製造方法
US8704352B2 (en) 2009-01-08 2014-04-22 Nae Hisano Semiconductor device having a liquid cooling module
US8937390B2 (en) 2009-01-08 2015-01-20 Ps4 Luxco S.A.R.L. Semiconductor device having a liquid cooling module
JP2010245384A (ja) * 2009-04-08 2010-10-28 Elpida Memory Inc 切断前支持基板、半導体装置および半導体装置の製造方法
JP2010245383A (ja) * 2009-04-08 2010-10-28 Elpida Memory Inc 半導体装置および半導体装置の製造方法
US9059010B2 (en) 2009-04-08 2015-06-16 Ps4 Luxco S.A.R.L. Semiconductor device and method of forming the same
JP2010251347A (ja) * 2009-04-10 2010-11-04 Elpida Memory Inc 半導体装置の製造方法
JP2010251547A (ja) * 2009-04-16 2010-11-04 Elpida Memory Inc 半導体装置及びその製造方法
JP2011082293A (ja) * 2009-10-06 2011-04-21 Shinko Electric Ind Co Ltd インターポーザ実装配線基板及び電子部品装置
JP2011129684A (ja) * 2009-12-17 2011-06-30 Elpida Memory Inc 半導体装置及びその製造方法
US9484326B2 (en) 2010-03-30 2016-11-01 Micron Technology, Inc. Apparatuses having stacked devices and methods of connecting dice stacks
US9123552B2 (en) 2010-03-30 2015-09-01 Micron Technology, Inc. Apparatuses enabling concurrent communication between an interface die and a plurality of dice stacks, interleaved conductive paths in stacked devices, and methods for forming and operating the same
JP2012069903A (ja) * 2010-08-27 2012-04-05 Elpida Memory Inc 半導体装置及びその製造方法
US8817224B2 (en) 2011-03-29 2014-08-26 Alps Electric Co., Ltd. Input device and method for manufacturing the same
JP2012247813A (ja) * 2011-03-29 2012-12-13 Alps Electric Co Ltd 入力装置及びその製造方法
US8743327B2 (en) 2011-03-29 2014-06-03 Alps Electric Co., Ltd. Input device and method for manufacturing the same
US9591747B2 (en) 2011-09-09 2017-03-07 Murata Manufacturing Co., Ltd. Module board
JPWO2013035655A1 (ja) * 2011-09-09 2015-03-23 株式会社村田製作所 モジュール基板
JP2014179484A (ja) * 2013-03-15 2014-09-25 Toshiba Corp 半導体記憶装置
KR20160006702A (ko) 2013-05-07 2016-01-19 피에스4 뤽스코 에스.에이.알.엘. 반도체 장치 및 반도체 장치의 제조 방법
JP2013179373A (ja) * 2013-06-20 2013-09-09 Nikon Corp 積層型半導体装置

Also Published As

Publication number Publication date
CN1665027A (zh) 2005-09-07
US7119428B2 (en) 2006-10-10
US20050189639A1 (en) 2005-09-01
JP4205613B2 (ja) 2009-01-07
KR100602106B1 (ko) 2006-07-19
KR20050088917A (ko) 2005-09-07
TWI249238B (en) 2006-02-11
CN100411172C (zh) 2008-08-13
TW200531259A (en) 2005-09-16

Similar Documents

Publication Publication Date Title
JP4205613B2 (ja) 半導体装置
US7638362B2 (en) Memory module with improved mechanical strength of chips
TWI570866B (zh) 具有備份電連接器之互連結構及相關系統與方法
JP6679748B2 (ja) バックサイドドリリング埋込みダイ基板
JP5936968B2 (ja) 半導体装置とその製造方法
US6951773B2 (en) Chip packaging structure and manufacturing process thereof
JP4441328B2 (ja) 半導体装置及びその製造方法
JP5543125B2 (ja) 半導体装置および半導体装置の製造方法
TWI303096B (ja)
JP4551255B2 (ja) 半導体装置
US20130277855A1 (en) High density 3d package
JP4917874B2 (ja) 積層型パッケージ及びその製造方法
JP2010161102A (ja) 半導体装置
US20080164605A1 (en) Multi-chip package
JPH07169872A (ja) 半導体装置及びその製造方法
JP2011129684A (ja) 半導体装置及びその製造方法
JP2010245383A (ja) 半導体装置および半導体装置の製造方法
JP4896010B2 (ja) 積層型半導体装置及びその製造方法
JP4433298B2 (ja) 多段構成半導体モジュール
JP2006165320A (ja) 半導体積層モジュールとその製造方法
JP2010140981A (ja) チップ構造、チップ積層構造、半導体パッケージ構造、およびメモリ。
JP2007123884A (ja) 電力回路パッケージ及びその製作方法
US20120168936A1 (en) Multi-chip stack package structure and fabrication method thereof
US8836102B2 (en) Multilayered semiconductor device, printed circuit board, and method of manufacturing multilayered semiconductor device
US9136219B2 (en) Expanded semiconductor chip and semiconductor device

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050823

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050824

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081016

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131024

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees