TWI395317B - 晶片堆疊封裝結構及其製作方法 - Google Patents

晶片堆疊封裝結構及其製作方法 Download PDF

Info

Publication number
TWI395317B
TWI395317B TW098116156A TW98116156A TWI395317B TW I395317 B TWI395317 B TW I395317B TW 098116156 A TW098116156 A TW 098116156A TW 98116156 A TW98116156 A TW 98116156A TW I395317 B TWI395317 B TW I395317B
Authority
TW
Taiwan
Prior art keywords
wafer
heat dissipation
dissipation structure
package structure
stack package
Prior art date
Application number
TW098116156A
Other languages
English (en)
Other versions
TW201041116A (en
Inventor
Chun Kai Liu
Chih Kuang Yu
Ming Ji Dai
Ming Che Hsieh
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW098116156A priority Critical patent/TWI395317B/zh
Priority to US12/583,725 priority patent/US8193625B2/en
Publication of TW201041116A publication Critical patent/TW201041116A/zh
Application granted granted Critical
Publication of TWI395317B publication Critical patent/TWI395317B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

晶片堆疊封裝結構及其製作方法
本發明是有關於一種晶片堆疊封裝結構及其製作方法。
在現今的資訊社會中，使用者均是追求高速度、高品質、多功能性的電子產品。就產品外觀而言，電子產品的設計是朝向輕、薄、短、小的趨勢邁進。為了達到上述目的，近來發展出一種多晶片封裝模組，也就是將多個不同功能或相同功能的晶片一併封裝於同一承載器(carrier)上，而承載器例如為基板或導線架，並透過承載器與外部電路電性連接。因此，多晶片封裝模組具有更快的傳輸速度、更短的傳輸路徑以及更佳的電氣特性，並進一步縮小晶片封裝結構的尺寸及面積，因而使得多晶片封裝技術已經普遍應用於各種電子產品之中，並成為未來的主流產品。
晶片堆疊封裝結構(stacked-chip packaging structure)即是利用多晶片封裝技術將多個晶片或被動元件以堆疊的方式配置於同一承載器上。圖1A繪示習知之利用貫孔及凸塊做互連的晶片堆疊封裝結構的剖面圖，圖1B繪示圖1A之晶片堆疊封裝結構的表面溫度分佈圖。請同時參照圖1A與圖1B，習知的晶片堆疊方式主要是將多個晶片110堆疊在一起，並將這些晶片110配置於一基板120上，這些晶片110可透過多個配置於其間的貫孔140及凸塊130相互電性連接。
然而，當晶片110在運作時，若在晶片110的特定區域上產生熱時，熱能大部分透過晶片110本身進行橫向散熱，在垂直方向由於晶片110與晶片110之間的空氣及凸塊130的散熱能力較差，因此形成較大的熱阻。便容易在晶片110土產生溫度較高的熱點(hot spot)，而熱點容易產生過熱問題而損害晶片110並在凸塊130產生熱應力，以致於影響晶片堆疊封裝結構100的可靠度。
本發明提供一種晶片堆疊封裝結構，其晶片組的散熱結構可用於垂直導熱與橫向導熱的多重散熱路徑。
本發明提出一種晶片堆疊封裝結構包括多個晶片組、一散熱裝置、一基板、一電路板以及多個銲球，其中晶片組彼此堆疊在一起，且每一晶片組包括一散熱結構與一晶片。散熱結構具有一晶片置放凹槽、分佈於晶片置放凹槽內的多個貫孔以及自晶片置放凹槽向外延伸的一延伸部。晶片設置於晶片置放凹槽內，晶片上具有多個凸塊，每一凸塊對應設置於散熱結構的其中一貫孔內。每一晶片組的散熱結構的延伸部與鄰接的晶片組的散熱結構的延伸部接觸。散熱裝置位於晶片組的頂部。基板位於晶片組的底部。電路板位於基板的下方。銲球位於電路板與基板之間。
本發明提出一種晶片堆疊封裝結構包括一第一晶片組、至少一第二晶片組、一散熱裝置、一基板、一底部散熱結構、一電路板以及多個銲球。第一晶片組包括一第一散熱結構與一第一晶片。第一散熱結構具有一第一晶片置放凹槽以及自第一晶片置放凹槽向外延伸的一第一延伸部。第一晶片設置於第一晶片置放凹槽內。第二晶片組堆疊於第一晶片組的下方，其中每一第二晶片組包括一第二散熱結構與至少一第二晶片，第二散熱結構具有一第二晶片置放凹槽、分佈於第二晶片置放凹槽內的多個貫孔以及自第二晶片置放凹槽向外延伸的一第二延伸部。第二晶片設置於第二晶片置放凹槽內，至少一第二晶片上具有多個凸塊，每一凸塊對應設置於第二散熱結構的其中一貫孔內。第一散熱結構的第一延伸部與鄰接的至少一第二晶片組的第二散熱結構的第二延伸部接觸。散熱裝置位於第一晶片組的頂部。基板位於至少一第二晶片組的底部。底部散熱結構位於基板與至少一第二晶片組之間。電路板位於基板的下方。銲球位於電路板與基板之間。
本發明提出一種晶片堆疊封裝結構的製造方法如下所述。首先，提供一晶圓，晶圓上具有多個晶片、貫孔以及多條相互交錯的預切割道。接著，提供一散熱結構，其具有一主體、多條相互交錯的條狀凸起部以及多個凹槽，且凹槽的底部具有多個貫孔。然後，於晶圓的晶片上形成多個凸塊。之後，將散熱結構與晶圓組合在一起，其中散熱結構的條狀凸起部位於晶圓上的預切割道內，且晶片上的凸塊穿入散熱結構的貫孔。接著，對晶圓進行一研磨程序，以使散熱結構的條狀凸起部暴露出來。然後，自預切割道進行一切割程序，以形成多個晶片組。之後，將晶片組堆疊在一起。接著，將堆疊在一起的晶片組配置於一基板上。
基於上述，本發明的散熱結構具有位於各晶片之間的導熱結構及外圍的延伸部，因此，可將各晶片由於發熱不均勻所產生的熱點擴散，而整個晶片產生的熱也可透過延伸部橫向傳熱及垂直導熱。如此一來，散熱結構可有效地將晶片所產生的熱擴散開來並傳導至晶片組上方的散熱裝置以及晶片組下方的基板。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖2A繪示本發明一實施例之晶片堆疊封裝結構的剖面圖，圖2B繪示圖2A之散熱結構的上視圖。圖3繪示圖2A之晶片堆疊封裝結構的的表面溫度分佈圖。
請同時參照圖2A與圖2B，本實施例之晶片堆疊封裝結構200包括多個晶片組210、一散熱裝置220、一基板230、一電路板240以及多個銲球250。晶片組210彼此堆疊在一起，且每一晶片組210包括一散熱結構212與一晶片214。
散熱結構212具有一晶片置放凹槽212a、分佈於晶片置放凹槽212a內的多個貫孔212b以及自晶片置放凹槽212a向外延伸的一延伸部212c。在本實施例中，散熱結構212的材質例如是陶瓷材料，如氧化鋁、氮化鋁及碳化矽等，或是金屬材料如銅、鋁等，或是半導體材料如矽等。晶片214設置於晶片置放凹槽212a內，晶片214上具有多個凸塊216，每一凸塊216對應設置於散熱結構212的其中一貫孔212b內。詳細而言，在本實施例中，晶片上214具有電路及元件(未繪示)之設計，且晶片214可選擇性地具有多個導電通道214a，而所謂的導電通道214a是由形成在晶片214中的通孔214b以及填於通孔214b內的導電材料214c所構成。晶片214上的凸塊216可電性連接至導電通道214a，晶片組210之間可透過凸塊216與導電通道214a而相互電性連接。在本實施例中，晶片置放凹槽212a是向上的設計，因此，在未將上述各晶片214堆疊在一起之前，是分別先將晶片214置放於晶片置放凹槽212a之內，便可直接將已裝設有晶片214的散熱結構212堆疊在一起。
在本實施例中，散熱結構212的相對二表面212d、212e上可各配置一黏著層262與一黏著層264，以接合散熱結構212至相鄰的二晶片214上，進而加強晶片組210之間的接合強度以及晶片堆疊封裝結構200的可靠度。更詳細而言，黏著層262,264分別位於層間部212f的上表面212d以及下表面212e，並且亦可以更設置於延伸部212c的表面。黏著層262,264較佳的是選擇具有高導熱性質之黏著材質。另外，在本實施例中，可在貫孔212b中設置一緩衝材料270，其填滿於貫孔212b的內壁與凸塊216之間的間隙G中，以降低凸塊216的應力，緩衝材料270的材質例如為聚合物。
每一晶片組210的散熱結構212的延伸部212c與鄰接的晶片組210的散熱結構212的延伸部212c接觸。散熱裝置220位於晶片組210的頂部T，散熱裝置220例如是一金屬散熱鰭片。基板230位於晶片組210的底部B。電路板240位於基板230的下方。銲球250位於電路板240與基板230之間，以電性連接電路板240與基板230。電路板240具有接地墊(或電源墊)242、貫孔243以及銅箔層244等等組成元件，其為一般已知電路板上的組成元件。
值得注意的是，散熱結構212除了具有位於晶片214之間的層間部212f以外，還具有位於各晶片214外圍的延伸部212c，因此，晶片214產生的熱可透過層間部212f橫向導熱至該延伸部212c以外，還可透過延伸部212c垂直導熱。如此一來，散熱結構212可有效地將晶片214所產生的熱傳導至晶片組210上方的散熱裝置220以及晶片組210下方的基板230。請參照圖3，由圖3可知，當晶片214發熱時，晶片堆疊封裝結構200的溫度分佈相當均勻而未產生熱點，由此可知，散熱結構212確實可達到均勻分散晶片214所產生的熱的效果。
圖4與圖5分別繪示圖2A之晶片堆疊封裝結構的二種變化結構。請先參照圖4，在本實施例中，晶片堆疊封裝結構400與圖2A所示之晶片堆疊封裝結構200相似，差異之處在於晶片堆疊封裝結構400更包括一底部散熱結構410，其具有一基板置放凹槽412、分佈於基板置放凹槽412內的多個開口414以及自基板置放凹槽412向外延伸的一外緣部416。類似地，散熱結構212的相對二表面212d、212e上也可各配置一黏著層262與一黏著層264，以接合散熱結構212至相鄰的二晶片214上，進而加強晶片組210之間的接合強度以及晶片堆疊封裝結構400的可靠度。
基板230設置於基板置放凹槽412內，每一銲球250對應設置於底部散熱結構410的其中一開口414內，且底部散熱結構410的一側418a與鄰接的晶片組210的散熱結構212接觸，且另一側418b與電路板240接觸。
更詳細而言，底部散熱結構410的外緣部416與晶片組210的散熱結構212的延伸部212c接觸。如此一來，晶片214所產生的熱可透過散熱結構212與底部散熱結構410傳導至基板230與電路板240。在本實施例中，底部散熱結構410可與電路板240的接地墊(或電源墊)242連接，或透過線路板貫孔243，連接銅箔層244，以利於將晶片214所產生的熱藉由電路板240傳導至外界環境中。此外，在本實施例中，可在底部散熱結構410與電路板240之間設置一接合層420，以接合底部散熱結構410至電路板240上，接合層420的材質可為一具有高導熱係數的材料。
根據另一實施例，請參照圖5，圖5之晶片堆疊封裝結構500與圖4之晶片堆疊封裝結構400相似，差異之處在於晶片堆疊封裝結構500更包括一位於電路板240與基板230之間的封裝結構510。在本實施例中，封裝結構510包括一第一散熱結構512、一第一晶片514以及一第一基板516。值得注意的是，在其他實施例中，第一散熱結構512與第一晶片514的數量亦可為多個。類似地，散熱結構212的相對二表面212d、212e上也可各配置一黏著層262與一黏著層264，以接合散熱結構212至相鄰的二晶片214上，進而加強晶片組210之間的接合強度以及晶片堆疊封裝結構200的可靠度。該黏著層264為導熱膠等及其等效構件均屬之。
第一散熱結構512具有一第一晶片置放凹槽512a、分佈於第一放置晶片凹槽512a內的多個第一貫孔512b以及自第一晶片置放凹槽512a向外延伸的一第一延伸部512c。第一晶片514設置於第一放置晶片凹槽512a內。第一基板516位於第一晶片514的底部。第一散熱結構512的第一延伸部512c與鄰接的底部散熱結構410的外緣部416接觸。在其他實施例中，若晶片堆疊封裝結構不具有底部散熱結構410(即與晶片堆疊封裝結構200相似)，則第一散熱結構512的第一延伸部512c會與鄰接的晶片組210的散熱結構212的延伸部212c接觸。
上述圖2A、圖4以及圖5之晶片堆疊封裝結構中，晶片置放槽212a都是向上的設計，然本發明不限於此。在其他的實施裡中，晶片置放槽也可以是向下的設計。
圖6繪示本發明另一實施例之晶片堆疊封裝結構的剖面圖。請參照圖6，本實施例之晶片堆疊封裝結構600包括一第一晶片組610、多個第二晶片組620、一散熱裝置630、一基板640、一底部散熱結構650、一電路板660以及多個銲球670。
第一晶片組610包括一第一散熱結構612與一第一晶片614。第一散熱結構612具有一第一晶片置放凹槽612a以及自第一晶片置放凹槽612a向外延伸的一第一延伸部612b。第一晶片614設置於第一晶片置放凹槽612a內。
第二晶片組620堆疊於第一晶片組610的下方，第二晶片組620包括一第二散熱結構622與一第二晶片624。第二散熱結構622具有一第二晶片置放凹槽622a、分佈於第二晶片置放凹槽622a內的多個貫孔622b以及自第二晶片置放凹槽622a向外延伸的一第二延伸部622c。第二晶片624設置於第二晶片置放凹槽622a內，第二晶片624上具有多個凸塊626，各凸塊626對應設置於第二散熱結構622的其中一貫孔622b內。特別值得一提的是，第一晶片置放凹槽612a與第二晶片置放凹槽622a是向下的凹槽，換言之，在本實施例中，在未將上述各晶片614、624堆疊在一起之前，是分別先將第一晶片614與第二晶片624置放於第一與第二晶片置放凹槽612a,622a中，之後才將已裝設有第一與第二晶片614,624的第一與第二散熱結構610,620轉180度而堆疊在一起。
第一散熱結構612的第一延伸部612b與鄰接的第二晶片組620的第二散熱結構622的第二延伸部622c接觸。在本實施例中，在本實施例中，散熱結構212的材質例如是陶瓷材料，如氧化鋁、氮化鋁及碳化矽等，或是金屬材料如銅、鋁等，或是半導體材料如矽等。第一與第二散熱結構612、622可以是相同材質或不同材質。
在本實施例中，第二散熱結構622的相對二表面622d、622e上可各配置一黏著層682與一黏著層684，以接合第二散熱結構622至相鄰的二第二晶片624上或是相鄰的一第一晶片614與一第二晶片624上，進而加強第一與第二晶片組610、620之間的接合強度以及晶片堆疊封裝結構600的可靠度。另外，在本實施例中，可在貫孔622b中設置一緩衝材料690，其填滿於貫孔622b的內壁與凸塊626之間的間隙G中，以降低凸塊626的應力，緩衝材料690的材質例如為聚合物。
散熱裝置630位於第一晶片組610的頂部T。在本實施例中，第一晶片614於運作中所產生的熱可透過第一散熱結構612垂直傳導至位於第一晶片組610上的散熱裝置630。基板640位於第二晶片組620的底部B。底部散熱結構650位於基板640與第二晶片組620之間。電路板660位於基板640的下方。電路板660具有接地墊(或電源墊)242、貫孔243以及銅箔層244等等組成元件，其為一般已知電路板上的組成元件。銲球670位於電路板660與基板640之間。
在其他實施例中，晶片堆疊封裝結構還可包括另一封裝結構(未繪示)，如圖5之封裝結構所示，其位於電路板660與基板640之間，晶片堆疊封裝結構600與另一封裝結構的接合方式與圖5的晶片堆疊封裝結構500相似。
圖7A～圖7E繪示本發明一實施例之晶片堆疊封裝結構的製程剖面圖。
首先，請參照圖7A，提供一晶圓710，晶圓710上具有多個晶片712以及多條相互交錯的預切割道714。具體而言，這些預切割道714劃分出這些晶片712。在晶片上具有多個貫孔712a，在本實施例中，更可在晶圓710的一表面716上形成一黏著層750。
接著，請再次參照圖7A，提供一散熱結構720，其具有一主體722、多條相互交錯的條狀凸起部724以及多個凹槽726，且凹槽726的底部726a具有多個貫孔726b。詳細而言，散熱結構720的條狀凸起部724對應晶圓710上的切割道714，因而條狀凸起部724的圖案與分佈是依照切割道714所在的位置而設計。散熱結構720的凹槽726對應晶圓710上的晶片712，因而凹槽726圖案是依照晶片712所在的位置而設計。凹槽726的底部726a的貫孔726b則是根據後續於晶片712上形成凸塊的位置而設計。
然後，請參照圖7B，於晶圓710的晶片712上形成多個凸塊A。之後，將散熱結構720與晶圓710組合在一起，以使散熱結構720的條狀凸起部724配置於晶圓710上的預切割道714內，各晶片712對應設置於散熱結構720的其中一凹槽726內，且晶片712上的凸塊A穿入散熱結構720的貫孔726b中。然後，在本實施例中，可選擇性地在貫孔726b內填入一緩衝材料760。
接著，請參照圖7C，對晶圓710進行一研磨程序，以使散熱結構720的條狀凸起部724暴露出來。具體而言，研磨程序是對晶圓710的一表面718(背面)進行研磨，以減少晶圓710的厚度直到暴露出條狀凸起部724為止，其中表面718相對於表面716。
然後，請參照圖7D，自預切割道714進行一切割程序，以形成多個晶片組730。具體而言，在進行切割程序時，是切割位於預切割道714中的條狀凸起部724，以分割散熱結構720成多個散熱結構單元720a，各晶片組730皆具有一散熱結構單元720a。之後，請參照圖7E，將晶片組730堆疊在一起，且相鄰的晶片組730所具有的散熱結構單元720a相接觸。接著，將堆疊在一起的晶片組730配置於一基板740上。之後，可在最上方的晶片組730上設計散熱裝置(如圖2A所示)，且於基板740的下方設置銲球以及電路板(如圖2A所示)等等元件。
綜上所述，本發明的散熱結構具有位於各晶片間的導熱結構及外圍的延伸部，故具有多個散熱路徑，因此晶片產生的熱不但可透過散熱結構之位於晶片之間的導熱結構及晶片外圍的延伸部進行橫向導熱，還可透過各晶片之間的導熱結構及延伸部進行垂直導熱。如此一來，散熱結構可有效地將晶片所產生的熱傳導至晶片組上方的散熱裝置以及晶片組下方的基板，甚至傳導到基板下方的電路板，因而可有效避免晶片上產生熱點。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
110、214、712．．．晶片
120、230、640、740．．．基板
130、216、626、A．．．凸塊
140、212b、622b、712a、726b．．．貫孔
200、400、500、600．．．晶片堆疊封裝結構
210、730．．．晶片組
212、720．．．散熱結構
212a．．．晶片置放凹槽
212c．．．延伸部
212d、212e、622d、622e、716．．．表面
212f．．．層間部
214a．．．導電通道
214b．．．通孔
214c．．．導電材料
220、630．．．散熱裝置
240、660．．．電路板
242．．．接地墊
243．．．線路板貫孔
244．．．銅箔層
250、670．．．銲球
262、264、682、684、750．．．黏著層
270、690、760．．．緩衝材料
410．．．底部散熱結構
412．．．基板置放凹槽
414．．．開口
416．．．外緣部
418a、418b．．．一側
420．．．接合層
510．．．封裝結構
512、612．．．第一散熱結構
512a、612a．．．第一晶片置放凹槽
512b．．．第一貫孔
512c、612b．．．第一延伸部
514、614．．．第一晶片
516．．．第一基板
610．．．第一晶片組
620．．．第二晶片組
622．．．第二散熱結構
622a．．．第二晶片置放凹槽
622c．．．第二延伸部
624．．．第二晶片
650．．．底部散熱結構
710．．．晶圓
714．．．預切割道
720a．．．散熱結構單元
722．．．主體
724．．．條狀凸起部
726．．．凹槽
726a、B．．．底部
G．．．間隙
T．．．頂部
圖1A繪示習知之晶片堆疊封裝結構的剖面圖，圖1B繪示圖1A之晶片堆疊封裝結構的表面溫度分佈圖。
圖2A繪示本發明一實施例之晶片堆疊封裝結構的剖面圖，圖2B繪示圖2A之散熱結構的上視圖。
圖3繪示圖2A之晶片堆疊封裝結構的的表面溫度分佈圖。
圖4與圖5分別繪示圖2A之晶片堆疊封裝結構的二種變化結構。
圖6繪示本發明一實施例之晶片堆疊封裝結構的剖面圖。
圖7A～圖7E繪示本發明一實施例之晶片堆疊封裝結構的製程剖面圖。
200．．．晶片堆疊封裝結構
210．．．晶片組
212．．．散熱結構
212a．．．晶片置放凹槽
212b．．．貫孔
212c．．．延伸部
212d、212e．．．表面
212f．．．層間部
214．．．晶片
214a．．．導電通道
214b．．．通孔
214c．．．導電材料
216．．．凸塊
220．．．散熱裝置
230．．．基板
240．．．電路板
242．．．接地墊
243．．．線路板貫孔
244．．．銅箔層
250．．．銲球
262、264．．．黏著層
270．．．緩衝材料
B．．．底部
G．．．間隙
T．．．頂部

Claims (21)

  1. 一種晶片堆疊封裝結構，包括：多個晶片組，彼此堆疊在一起，每一晶片組包括：一散熱結構，其具有一晶片置放凹槽、分佈於該晶片置放凹槽內的多個貫孔、位於該些貫孔之間的一層間部以及自該晶片置放凹槽向外延伸的一延伸部；一晶片，設置於該晶片置放凹槽內，該晶片上具有多個凸塊，每一凸塊對應設置於該散熱結構的其中一貫孔內，其中，每一晶片組的散熱結構的延伸部與鄰接的該晶片組的散熱結構的延伸部接觸；一散熱裝置，位於該些晶片組的頂部；一基板，位於該晶片組的底部；一電路板，位於該基板的下方；以及多個銲球，位於該電路板與該基板之間。
  2. 如申請專利範圍第1項所述之晶片堆疊封裝結構，更包括：一底部散熱結構，其具有一基板置放凹槽、分佈於該基板置放凹槽內的多個開口以及自該基板置放凹槽向外延伸的一外緣部，其中，該基板設置於該基板置放凹槽內，每一銲球對應設置於該底部散熱結構的其中一開口內，且該底部散熱結構的外緣部與鄰接的該晶片組的散熱結構之延伸部接觸，且另一側與該電路板接觸。
  3. 如申請專利範圍第2項所述之晶片堆疊封裝結構，更包括一接合層，位於該底部散熱結構與該電路板之間，以接合該底部散熱結構至該電路板上。
  4. 如申請專利範圍第2項所述之晶片堆疊封裝結構，更包括另一封裝結構，位於該電路板與該基板之間。
  5. 如申請專利範圍第4項所述之晶片堆疊封裝結構，其中所述封裝結構包括：至少一第一散熱結構，其具有一第一晶片置放凹槽、分佈於該第一置放晶片凹槽內的多個第一貫孔以及自該第一晶片置放凹槽向外延伸的一第一延伸部；至少一第一晶片，對應地設置於該第一放置晶片凹槽內；以及一第一基板，位於該第一晶片的底部，其中，該第一散熱結構的第一延伸部與鄰接的該晶片組的散熱結構的延伸部接觸。
  6. 如申請專利範圍第1項所述之晶片堆疊封裝結構，更包括一緩衝材料，其位於該些貫孔中，以填滿該些貫孔的內壁與該些凸塊之間的間隙。
  7. 如申請專利範圍第6項所述之晶片堆疊封裝結構，其中該緩衝材料的材質包括聚合物。
  8. 如申請專利範圍第1項所述之晶片堆疊封裝結構，其中該散熱結構的材質包括陶瓷、金屬或半導體，其中陶瓷包括氧化鋁或氮化鋁，金屬包括銅或鋁，半導體包括矽。
  9. 如申請專利範圍第1項所述之晶片堆疊封裝結構，其中每一晶片組更包括至少一黏著層，其位於該散熱結構的該層間部的上表面以及下表面以及該延伸部的表面至少其中之一。
  10. 如申請專利範圍第1項所述之晶片堆疊封裝結構，其中該晶片具有多個通孔，且該些通孔內填有導電材料，以構成多個導電通道，且該些導電通道透過該些凸塊與相鄰的晶片電性連接。
  11. 一種晶片堆疊封裝結構，包括：一第一晶片組，其包括：一第一散熱結構，其具有一第一晶片置放凹槽以及自該第一晶片置放凹槽向外延伸的一第一延伸部；一第一晶片，設置於該第一晶片置放凹槽內；至少一第二晶片組，堆疊於該第一晶片組的下方，其中該第二晶片組包括：一第二散熱結構，其具有一第二晶片置放凹槽、分佈於該第二晶片置放凹槽內的多個貫孔、位於該些貫孔之間的一層間部以及自該第二晶片置放凹槽向外延伸的一第二延伸部；一第二晶片，設置於該第二晶片置放凹槽內，該第二晶片上具有多個凸塊，每一凸塊對應設置於該第二散熱結構的其中一貫孔內，其中，該第一散熱結構的第一延伸部與鄰接的該第二晶片組的該第二散熱結構的該第二延伸部接觸；一散熱裝置，位於該第一晶片組的頂部；一基板，位於該第二晶片組的底部；一底部散熱結構，位於該基板與該第二晶片組之間；一電路板，位於該基板的下方；以及多個銲球，位於該電路板與該基板之間。
  12. 如申請專利範圍第11項所述之晶片堆疊封裝結構，更包括一接合層，位於該底部散熱結構與該電路板之間，以接合該底部散熱結構至該電路板上。
  13. 如申請專利範圍第11項所述之晶片堆疊封裝結構，更包括另一封裝結構，位於該電路板與該基板之間。
  14. 如申請專利範圍第11項所述之晶片堆疊封裝結構，更包括一緩衝材料，位於該些貫孔中，以填滿該些貫孔的內壁與該些凸塊之間的間隙。
  15. 如申請專利範圍第14項所述之晶片堆疊封裝結構，其中該緩衝材料的材質包括聚合物。
  16. 如申請專利範圍第11項所述之晶片堆疊封裝結構，其中該散熱結構的材質包括陶瓷、金屬或半導體，其中陶瓷包括氧化鋁或氮化鋁，金屬包括銅或鋁，半導體包括矽。
  17. 如申請專利範圍第11項所述之晶片堆疊封裝結構，其中每一第二晶片組更包括至少一黏著層，位於該層間部的上表面以及下表面以及該延伸部的表面至少其中之一。
  18. 如申請專利範圍第11項所述之晶片堆疊封裝結構，其中該第二晶片具有多個通孔，且該些通孔內填有導電材料，以構成多個導電通道，且該些導電通道透過該些凸塊與相鄰的晶片電性連接。
  19. 一種晶片堆疊封裝結構的製造方法，包括：提供一晶圓，該晶圓上具有多個晶片、多個通孔以及填於該些通孔內的導電材料，以構成多個導電通道以及多條相互交錯的預切割道；提供一散熱結構，其具有一主體、多條相互交錯的條狀凸起部以及多個凹槽，且該凹槽的底部具有多個貫孔；於該晶圓的該些晶片之該些導電通道上形成多個凸塊；將該散熱結構與該晶圓組合在一起，其中該散熱結構的該些條狀凸起部位於該晶圓上的該些預切割道內，且該些晶片上的該些凸塊穿入該散熱結構的該些貫孔；對該晶圓進行一研磨程序，以使該散熱結構的該些條狀凸起部暴露出來；自該些預切割道進行一切割程序，以形成多個晶片組；將該些晶片組堆疊在一起；以及將堆疊在一起的該些晶片組配置於一基板上。
  20. 如申請專利範圍第19項所述之晶片堆疊封裝結構的製造方法，其中將該散熱結構與該晶圓組合在一起之後更包括於該些貫孔內填入一緩衝材料。
  21. 如申請專利範圍第20項所述之晶片堆疊封裝結構的製造方法，其中將該散熱結構與該晶圓組合在一起之前，更包括於該散熱結構或該晶圓的至少一表面上形成一黏著層。
TW098116156A 2009-05-15 2009-05-15 晶片堆疊封裝結構及其製作方法 TWI395317B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098116156A TWI395317B (zh) 2009-05-15 2009-05-15 晶片堆疊封裝結構及其製作方法
US12/583,725 US8193625B2 (en) 2009-05-15 2009-08-24 Stacked-chip packaging structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098116156A TWI395317B (zh) 2009-05-15 2009-05-15 晶片堆疊封裝結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201041116A TW201041116A (en) 2010-11-16
TWI395317B true TWI395317B (zh) 2013-05-01

Family

ID=43068341

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098116156A TWI395317B (zh) 2009-05-15 2009-05-15 晶片堆疊封裝結構及其製作方法

Country Status (2)

Country Link
US (1) US8193625B2 (zh)
TW (1) TWI395317B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941232B2 (en) 2011-02-24 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Metal bumps for cooling device connection
TWI469312B (zh) * 2012-03-09 2015-01-11 Ind Tech Res Inst 晶片堆疊結構及其製作方法
TWI485826B (zh) * 2012-05-25 2015-05-21 Ind Tech Res Inst 晶片堆疊結構以及晶片堆疊結構的製作方法
US8816494B2 (en) 2012-07-12 2014-08-26 Micron Technology, Inc. Semiconductor device packages including thermally insulating materials and methods of making and using such semiconductor packages
US9058460B2 (en) 2013-03-01 2015-06-16 International Business Machines Corporation Thermally-optimized metal fill for stacked chip systems
FR3023059B1 (fr) * 2014-06-25 2018-01-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit integre comportant un dissipateur de chaleur
KR20160122022A (ko) * 2015-04-13 2016-10-21 에스케이하이닉스 주식회사 인터포저를 갖는 반도체 패키지 및 제조 방법
WO2017212247A1 (en) 2016-06-07 2017-12-14 Plessey Semiconductors Limited Light-emitting diode package and method of manufacture
CN110459511A (zh) * 2019-07-08 2019-11-15 南通沃特光电科技有限公司 一种半导体器件叠置封装结构及其封装方法
TWI765490B (zh) * 2020-12-23 2022-05-21 晶云科技股份有限公司 3d封裝構造
CN116564906A (zh) * 2022-01-28 2023-08-08 群创光电股份有限公司 电子装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6700783B1 (en) * 2003-01-15 2004-03-02 Industrial Technology Research Institute Three-dimensional stacked heat spreader assembly for electronic package and method for assembling
US20040115867A1 (en) * 2001-11-01 2004-06-17 Kazutaka Shibata Semiconductor device and method for manufacturing same
US7119428B2 (en) * 2004-03-01 2006-10-10 Hitachi, Ltd. Semiconductor device
US20070232026A1 (en) * 2006-03-21 2007-10-04 Promerus Llc Methods and materials useful for chip stacking, chip and wafer bonding
US20070235215A1 (en) * 2006-03-30 2007-10-11 Stats Chippac Ltd. Multiple flip-chip integrated circuit package system
US20070290338A1 (en) * 2006-06-15 2007-12-20 Joseph Kuczynski Method and Apparatus for Carbon Dioxide Gettering for a Chip Module Assembly

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297960B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Heat sink with alignment and retaining features
US6404043B1 (en) * 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040115867A1 (en) * 2001-11-01 2004-06-17 Kazutaka Shibata Semiconductor device and method for manufacturing same
US6700783B1 (en) * 2003-01-15 2004-03-02 Industrial Technology Research Institute Three-dimensional stacked heat spreader assembly for electronic package and method for assembling
US7119428B2 (en) * 2004-03-01 2006-10-10 Hitachi, Ltd. Semiconductor device
US20070232026A1 (en) * 2006-03-21 2007-10-04 Promerus Llc Methods and materials useful for chip stacking, chip and wafer bonding
US20070235215A1 (en) * 2006-03-30 2007-10-11 Stats Chippac Ltd. Multiple flip-chip integrated circuit package system
US20070290338A1 (en) * 2006-06-15 2007-12-20 Joseph Kuczynski Method and Apparatus for Carbon Dioxide Gettering for a Chip Module Assembly

Also Published As

Publication number Publication date
US20100290193A1 (en) 2010-11-18
TW201041116A (en) 2010-11-16
US8193625B2 (en) 2012-06-05

Similar Documents

Publication Publication Date Title
TWI395317B (zh) 晶片堆疊封裝結構及其製作方法
US10062665B2 (en) Semiconductor packages with thermal management features for reduced thermal crosstalk
US11594462B2 (en) Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
US11239095B2 (en) Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill
CN101937907B (zh) 芯片堆叠封装结构及其制作方法
WO2013009853A2 (en) Electronic assembly including die on substrate with heat spreader having an open window on the die
TWI338939B (en) Package module and electronic device
JP2010103195A5 (zh)
KR102170197B1 (ko) 패키지 온 패키지 구조들
EP3266042A1 (en) Semiconductor device assembly with underfill containment cavity
WO2013091441A1 (zh) 一种PoP封装结构
US20220352121A1 (en) Semiconductor package having passive support wafer
TWI269414B (en) Package substrate with improved structure for thermal dissipation and electronic device using the same
KR20140001190A (ko) 열 프레임을 갖는 멀티-칩 패키지 및 조립 방법
CN105938821B (zh) 热增强的散热器
TW202203416A (zh) 半導體封裝
TW200423348A (en) Semiconductor package with heatsink
TWI605555B (zh) 封裝結構及其製法
CN215451403U (zh) 半导体封装结构
TW202133354A (zh) 半導體封裝
KR20080113637A (ko) 멀티 칩 패키지 및 그 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees