TWI765490B - 3d封裝構造 - Google Patents

3d封裝構造 Download PDF

Info

Publication number
TWI765490B
TWI765490B TW109145694A TW109145694A TWI765490B TW I765490 B TWI765490 B TW I765490B TW 109145694 A TW109145694 A TW 109145694A TW 109145694 A TW109145694 A TW 109145694A TW I765490 B TWI765490 B TW I765490B
Authority
TW
Taiwan
Prior art keywords
die
circuit board
flexible circuit
bonding
semiconductor
Prior art date
Application number
TW109145694A
Other languages
English (en)
Other versions
TW202226477A (zh
Inventor
宋東栢
羅長誠
Original Assignee
晶云科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶云科技股份有限公司 filed Critical 晶云科技股份有限公司
Priority to TW109145694A priority Critical patent/TWI765490B/zh
Priority to US17/158,080 priority patent/US11373983B1/en
Priority to CN202110138645.1A priority patent/CN114664780A/zh
Priority to US17/678,193 priority patent/US20220199497A1/en
Priority to US17/678,197 priority patent/US20220199498A1/en
Priority to US17/678,204 priority patent/US20220199583A1/en
Application granted granted Critical
Publication of TWI765490B publication Critical patent/TWI765490B/zh
Publication of TW202226477A publication Critical patent/TW202226477A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本發明揭示一種3D封裝構造，包括一導線架及複數個半導體封裝單元，依序垂直堆疊於該導線架上，該等半導體封裝單元彼此電性連接且與該導線架電性連接，每一該等半導體封裝單元均包括一半導體晶粒及一折疊的撓性電路板，該半導體晶粒具有彼此相對的上、下表面及複數個分別與該上、下表面相鄰接的側表面，該折疊的撓性電路板具有相對的第一、第二表面，其中該半導體晶粒的該下表面乃被固定於該折疊的撓性電路板的該第一表面並與該折疊的撓性電路板電性連接，且該折疊的撓性電路板的該第一表面乃大部份貼附於該半導體晶粒的該上表面、該下表面及其中一該等側表面。

Description

3D封裝構造
本發明乃揭示一種封裝構造，且特別是關於一種3D封裝構造。
3D封裝構造在半導體領域中的應用正蓬勃發展，用於解決尺寸微小化、多功整合、更快的互聯、節能等重要的技術問題。典型的3D封裝構造包括帶有矽通孔 (TSV) 的堆疊晶粒、微凸塊互聯堆疊的晶粒，以及利用微凸塊將兩個帶有矽通孔 (TSV) 的堆疊晶粒堆疊且電性連接，以達到3D封裝之目的。
惟，上述的3D封裝構造涉及薄膜沉積、黃光微影、顯影、蝕刻、金屬化等半導體製程，不僅製程複雜、封裝時間長、良率低且成本高。有鑒於此，一種可利用現有技術完成的3D封裝構造乃目前業界所殷切期盼的。
本發明之一目的是揭示一種3D封裝構造，包括：一導線架；以及複數個半導體封裝單元，依序垂直堆疊於該導線架上，該等半導體封裝單元彼此電性連接且與該導線架電性連接，每一該等半導體封裝單元均包括：一半導體晶粒，該半導體晶粒具有彼此相對的上表面與下表面，及複數個分別與該上表面、該下表面相鄰接的側表面；及一折疊的撓性電路板，該折疊的撓性電路板具有相對的第一表面與第二表面，其中該半導體晶粒的該下表面乃被固定於該折疊的撓性電路板的該第一表面並與該折疊的撓性電路板電性連接，且該折疊的撓性電路板的該第一表面乃大部份貼附於該半導體晶粒的該上表面、該下表面及其中一該等側表面。
如上所述的一種3D封裝構造，該撓性電路板包括：一撓性絕緣基材；一形成於該撓性絕緣基材表面的電路；以及一覆蓋該電路的絕緣層；其中，該折疊的撓性電路板的該第一表面具有複數與該電路連接的第一結合墊，該半導體晶粒的該下表面乃藉由該等第一結合墊被固定於該折疊的撓性電路板的該第一表面並與該電路電性連接，且該第二表面與該撓性絕緣基材對應於該半導體晶粒之該上表面之處更分別包括複數個第二結合墊與複數個與該電路連接的第一導電通孔，而該第二表面與該撓性絕緣基材對應於該半導體晶粒之該下表面之處更分別包括複數個第三結合墊及複數個與該電路連接的第二導電通孔，其中，每一該等第二結合墊分別藉由其中一該等第一導電通孔與該電路電性連接，且每一該等第三結合墊分別藉由其中一該等第二導電通孔與該電路電性連接；其中，每一該等半導體封裝單元乃分別藉由該等第二結合墊與其它相鄰的其中之一該等半導體封裝單元的該等第三結合墊結合，使相鄰的該等半導體封裝單元彼此垂直堆疊且電性連接，而直接垂直堆疊於該導線架上的其中一該等半導體封裝單元乃藉由該等第三結合墊固定於該導線架上，並與該導線架電性連接。
如上所述的一種3D封裝構造，該撓性絕緣基材之材料為選自由聚酯樹脂、聚醯亞胺(PI)、改質聚醯亞胺(MPI)、液態感光油墨(Liquid Photo-Imageable：LPI)、液晶高分子(Liquid Crystal Polymer：LCP)、聚四氟乙烯及軟性環氧-玻璃布所構成之群組的其中之一或其組合。
如上所述的一種3D封裝構造，該電路之材料為選自銅、銅合金、鍍錫之銅、錫合金、鋁、鋁合金、金及鋁所構成之群組的其中之一或其組合。
如上所述的一種封裝構造，其中一該等半導體封裝單元中的該半導體晶粒為一耗能半導體晶粒，且更包括一散熱機構，且該散熱機構乃設置於該耗能半導體晶粒的該上表面與貼附於該耗能半導體晶粒的該上表面的該折疊的撓性電路板的該第一表面之間。
本發明之另一目的乃揭示另一種3D封裝構造，包括：一導線架；以及一折疊的撓性電路板結構，垂直堆疊於該導線架上，並與該導線架電性連接，該折疊的撓性電路板結構包括：一撓性電路板，該撓性電路板具有相對的一第一表面與一第二表面，且該撓性電路板包括一第一固晶區以及至少一第二固晶區，其中該第一固晶區乃位於該第一表面，而該至少一個第二固晶區乃位於該第一表面及/或該第二表面；一第一半導體晶粒，固定於該第一固晶區，並與該撓性電路板電性連接；及至少一第二半導體晶粒，分別固定於該至少一該第二固晶區，並與該撓性電路板電性連接；其中，該至少一第二半導體晶粒乃藉由折疊該撓性電路板而被垂直堆疊於該第一半導體晶粒上方使該第一固晶區與該第二固晶區乃朝向同一方向，以形成該折疊的撓性電路板結構，且該折疊的撓性電路板結構乃藉由該等導線架結合墊垂直堆疊於該導線架上，並與該導線架電性連接。
如上所述的另一種3D封裝構造，包括複數彼此互相間隔的第二半導體晶粒，且該撓性電路板之該第一表面上包括複數個第二固晶區，該等第二固晶區乃位於該第一表面及/或該第二表面，其中每一該等第二半導體晶粒乃分別被固定於每一該等第二固晶區並藉由位在每一該等第二固晶區內的該等第二固晶區結合墊與該撓性電路板電性連接，且藉由折疊該撓性電路板而使該等第二半導體晶粒彼此依序垂直堆疊於該第一半導體晶粒上方，其中該第一固晶區與該等第二固晶區均朝向同一方向。
如上所述的另一種3D封裝構造，該等第二固晶區乃同時位於該第一表面或同時位於該第二表面。
如上所述的另一種3D封裝構造，該等第二固晶區乃交錯地位於該第一、第二表面。
如上所述的另一種3D封裝構造，該撓性電路板包括：一撓性絕緣基材；一形成於該撓性絕緣基材表面的電路；以及一包覆該電路的絕緣層；其中，該第一固晶區具有複數個與該電路電性連接的第一固晶區結合墊，該第一半導體晶粒乃藉由該等第一固晶區結合墊與該電路電性連接，而該至少一第二固晶區具有複數個與該電路電性連接的第二固晶區結合墊，該至少一第二半導體晶粒，乃藉由該等第二固晶區結合墊與該電路電性連接，且對應於該第一固晶區下方的該第二表面更包括複數導線架結合墊，每一該等導線架結合墊均對應於每一該等第一固晶區結合墊且分別藉由一導電通孔彼此電性連接。
如上所述的另一種3D封裝構造，該撓性絕緣基材之材料為選自由聚酯樹脂、聚醯亞胺(PI)、改質聚醯亞胺(MPI)、液態感光油墨(Liquid Photo-Imageable：LPI)、液晶高分子(Liquid Crystal Polymer：LCP)、聚四氟乙烯及軟性環氧-玻璃布所構成之群組的其中之一或其組合。
如上所述的另一種3D封裝構造，該電路之材料為選自銅、銅合金、鍍錫之銅、錫合金、鋁、鋁合金、金及鋁所構成之群組的其中之一或其組合。
如上所述的另一種3D封裝構造，該第一半導體晶粒為一耗能晶粒，且更包括一散熱機構，且該散熱機構乃設置於該第一半導體晶粒與該折疊的撓性電路板結構中的該撓性電路板之間。
本發明的再一目的是揭示再一種3D封裝構造，包括：一導線架；以及一折疊的撓性電路板結構，折疊且垂直堆疊於該導線架上，並與該導線架電性連接，該折疊的撓性電路板結構包括：一第一撓性電路板，具有相對的一第一表面與一第二表面，且該第一表面包括一第一固晶區以及至少一第二固晶區；一第一半導體晶粒，固定於該第一固晶區，並與該第一撓性電路板電性連接；至少一第二半導體晶粒，分別固定於該至少一該第二固晶區，並與該第一撓性電路板電性連接；一第二撓性電路板，具有相對的一第三表面與一第四表面，該第三表面包括至少一第三固晶區及至少一第三半導體晶粒，固定於該至少一該第三固晶區，並與該第二撓性電路板電性連接；其中，藉由折疊該第一、第二撓性電路板使該至少一第三半導體晶粒、該至少一第二半導體晶粒彼此交錯地垂直堆疊於該第一半導體晶粒上方，並使該第一固晶區、該至少一第二固晶區與該至少一第三固晶均朝向同一方向，以形成該折疊的撓性電路板結構，且該折疊的撓性電路板結構在對應於該第一固晶區下方的該第三表面上更包括複數導線架結合墊，每一該等導線架結合墊分別對應於每一該等第一固晶區結合墊且分別藉由一導電通孔彼此電性連接，且該折疊的撓性電路板結構乃藉由該等導線架結合墊垂直堆疊於該導線架上，並與該導線架電性連接。
如上所述的再一種3D封裝構造，包括複數彼此互相間隔的第二半導體晶粒，且該第一撓性電路板之該第一表面上包括複數個第二固晶區，其中每一該等第二半導體晶粒乃分別被固定於每一該等第二固晶區，並藉由位在每一該等第二固晶區內的該等第二固晶區結合墊與該第一撓性電路板電性連接。
如上所述的再一種3D封裝構造，包括複數彼此互相間隔的第三半導體晶粒，且該第二撓性電路板之該第三表面上包括複數個第三固晶區，其中每一該等第三半導體晶粒乃分別被固定於每一該等第三固晶區，並藉由位在每一該等第三固晶區內的該等第三固晶區結合墊與該第二撓性電路板電性連接。
如上所述的再一種3D封裝構造，該第一撓性電路板對應於該第一、第二固晶區的該第二表面更分別包括複數第一、第二結合墊，該第二撓性電路板對應於該第三固晶區的該第四表面更包括複數第三結合墊，該第一撓性電路板藉由該第二表面的該等第一、第二結合墊與該第二撓性電路板的該第四表面的該等第三結合墊對接，以形成一可被折疊的撓性電路板。
如上所述的再一種3D封裝構造，該第一撓性電路板，包括：一第一撓性絕緣基材；一形成於該第一撓性基材上的第一電路；以及一包覆該第一電路的第一絕緣層；其中，該第一固晶區具有複數個與該第一電路電性連接的第一固晶區結合墊，該第二固晶區具有複數個與該第一電路電性連接的第二固晶區結合墊，該第一半導體晶粒乃藉由該等第一固晶區結合墊與該第一電路電性連接，而該至少一第二半導體晶粒乃藉由該等第二固晶區結合墊與該第一電路電性連接。
如上所述的再一種3D封裝構造，該第一撓性絕緣基材之材料為選自由聚酯樹脂、聚醯亞胺(PI)、改質聚醯亞胺(MPI)、液態感光油墨(Liquid Photo-Imageable：LPI)、液晶高分子(Liquid Crystal Polymer：LCP)、聚四氟乙烯及軟性環氧-玻璃布所構成之群組的其中之一或其組合。
如上所述的再一種3D封裝構造，該第一電路之材料為選自銅、銅合金、鍍錫之銅、錫合金、鋁、鋁合金、金及鋁所構成之群組的其中之一或其組合。
如上所述的再一種3D封裝構造，該第二撓性電路板，包括：一第二撓性絕緣基材；一形成於該第二撓性基材上的第二電路；以及一包覆該第二電路的第二絕緣層；其中，該第三固晶區具有複數個與該第二電路電性連接的第三固晶區結合墊，且該至少一第三固晶區與該第一固晶區和該至少一第二固晶區彼此交錯排列，該至少一第三半導體晶粒乃藉由該等第三固晶區結合墊與該第二電路電性連接。
如上所述的再一種3D封裝構造，該第二撓性絕緣基材之材料為選自由聚酯樹脂、聚醯亞胺(PI)、改質聚醯亞胺(MPI)、液態感光油墨(Liquid Photo-Imageable：LPI)、液晶高分子(Liquid Crystal Polymer：LCP)、聚四氟乙烯及軟性環氧-玻璃布所構成之群組的其中之一或其組合。
如上所述的再一種3D封裝構造，該第二電路之材料為選自銅、銅合金、鍍錫之銅、錫合金、鋁、鋁合金、金及鋁所構成之群組的其中之一或其組合。
如上所述的再一種3D封裝構造，該第一半導體晶粒為一耗能晶粒，且更包括一散熱機構，且該散熱機構乃設置於該第一半導體晶粒與該折疊的撓性電路板結構中的該第一撓性電路板之間。
為了使本發明揭示內容的敘述更加詳盡與完備，下文針對了本發明的實施態樣與具體實施例提出了說明性的描述；但這並非實施或運用本發明具體實施例的唯一形式。以下所揭露的各實施例，在有益的情形下可相互組合或取代，也可在一實施例中附加其他的實施例，而無須進一步的記載或說明。
在以下描述中，將詳細敘述許多特定細節以使讀者能夠充分理解以下的實施例。然而，可在無此等特定細節之情況下實踐本發明之實施例。在其他情況下，為簡化圖式，熟知的結構與裝置僅示意性地繪示於圖中。
實施例
實施例一
請參閱圖1A~1D以及1D’，該等剖面示意圖是根據本發明實施例一所繪示的一種3D封裝構造80的剖面製程以及根據本發明實施例一所繪示的另一種3D封裝構造80’。
本實施例一乃揭示一種如圖1D所示的一種3D封裝構造80，包括：一導線架60；複數個如圖1C所示的半導體封裝單元50，依序垂直堆疊於該導線架60上，該等半導體封裝單元50彼此電性連接且與該導線架60電性連接，每一該等半導體封裝單元50均包括：一半導體晶粒10，該半導體晶粒10具有彼此相對的上表面10A與下表面10B，及複數個分別與該上表面10A、該下表面10B相鄰接的側表面10C；及一折疊的撓性電路板20，包括一撓性絕緣基材22、一形成於該撓性絕緣基材表面的電路24及一覆蓋該電路24的絕緣層26，該折疊的撓性電路板20具有相對的第一表面20A與第二表面20B，該第一表面20A具有複數與該電路連接的第一結合墊32，其中該半導體晶粒10的該下表面10B乃藉由該等第一結合墊32被固定於該折疊的撓性電路板20的該第一表面20A並與該電路24電性連接，且該折疊的撓性電路板20的該第一表面20A乃大部份貼附於該半導體晶粒10的該上表面10A、該下表面10B及其中一該等側表面10C，且該第二表面20B對應於該半導體晶粒10之該上表面10A之處更包括複數個第二結合墊34與複數個與該電路24連接的第一導電通孔42，而該第二表面20B對應於該半導體晶粒10之該下表面10B之處更包括複數個第三結合墊36及複數個與該電路24連接的第二導電通孔44，其中，每一該等第二結合墊34分別藉由其中一該等第一導電通孔42與該電路24電性連接，且每一該等第三結合墊36分別藉由其中一該等第二導電通孔44與該電路24電性連接；其中，每一該等半導體封裝單元50乃分別藉由該等第二結合墊34與其它相鄰的其中之一該等半導體封裝單元50的該等第三結合墊36結合，使相鄰的該等半導體封裝單元50彼此垂直堆疊且電性連接，而直接垂直堆疊於該導線架60上的其中一該等半導體封裝單元50乃藉由該等第三結合墊36固定於該導線架60上，並與該導線架60電性連接，置入治具中進行封裝後便可形成一如圖1D所示的3D封裝構造80。
如上所述的一種3D封裝單元50，該半導體晶粒10可為例如但不限於中央處理器(CPU)晶粒、數位訊號處理器(DSP)晶粒、微處理器(MPU)晶粒、微控制器(MCU)晶粒、動態隨機存取記憶體(DRAM)晶粒、靜態隨機存取記憶體(SRAM)晶粒、標準邏輯積體電路晶粒(Standard Logic IC)晶粒、特殊應用積體電路(ASIC)晶粒、各種感測IC晶粒、各種驅動IC等不同功能的半導體晶粒。
如上所述的一種3D封裝單元50，上述的該等第一、第二結合墊32、34之材料可選自例如由錫、包含錫/銅、錫/ITO、錫/銀、錫/鉍、錫/鉛等錫合金，以及導電聚合物所構成之群組的焊球，或者金屬凸塊。
如上所述的一種3D封裝單元50，該撓性絕緣基材22之材料可選自例如但不限於由聚酯樹脂、聚醯亞胺(PI)、改質聚醯亞胺(MPI)、液態感光油墨(Liquid Photo-Imageable：LPI)、液晶高分子(Liquid Crystal Polymer：LCP)、聚四氟乙烯及軟性環氧-玻璃布所構成之群組的其中之一或其組合。
此外，如上所述的一種3D封裝單元50，該撓性電路板20中的該電路24可視需要選擇為單層或複數層電路走線構造，而覆蓋該電路24的絕緣層26亦可視需要選擇為單層或多層構造。
如上所述的一種3D封裝構造80，該導線24之材料可選自例如但不限於由銅、銅合金、鍍錫之銅、錫合金、鋁、鋁合金、金及鋁所構成之群組的其中之一或其組合。
如上所述的一種3D封裝單元50，該等半導體封裝單元50可利用例如但不限於如圖1A~1C所述剖面製程製備。
如圖1A所示，提供一撓性電路板20，包括一撓性絕緣基材22、一形成於該撓性絕緣基材表面的電路24及一覆蓋該電路的絕緣層26，該折疊的撓性電路板20具有相對的第一表面20A與第二表面20B，該第一表面20A具有複數與該電路連接的第一結合墊32。其次，提供複數半導體晶粒10，該半導體晶粒10具有彼此相對的上表面10A與下表面10B，及複數個分別與該上表面10A、該下表面10B相鄰接的側表面10C，並使該半導體晶粒10的該下表面10B藉由該等第一結合墊32被固定於該折疊的撓性電路板20的該第一表面20A並與該電路24電性連接。此外，該撓性電路板20的該第二表面20B更包括複數個第二結合墊34與複數個與該電路24連接的第一導電通孔42，以及複數個第三結合墊36及複數個與該電路24連接的第二導電通孔44。
接著，如圖1B~1C所示，將如1A圖所示的撓性電路板20作適當的裁切後，再藉由摺疊該撓性電路板20，使位在圖1B所示之半導體晶粒10右側的撓性電路板20該第一表面20A乃大部份貼附於該半導體晶粒10的該上表面10A、該下表面10B及其中一該等側表面10C，且該第二表面20B對應於該半導體晶粒10之該上表面10A之處更包括複數個第二結合墊34與複數個與該電路24連接的第一導電通孔42，而該第二表面20B對應於該半導體晶粒10之該下表面10B之處更包括複數個第三結合墊36及複數個與該電路24連接的第二導電通孔44，其中，每一該等第二結合墊34分別藉由其中一該等第一導電通孔42與該電路24電性連接，且每一該等第三結合墊36分別藉由其中一該等第二導電通孔44與該電路24電性連接，形成複數如圖1C所示的半導體封裝單元50。其中，在根據本發明一實施例中，可視需要在撓性電路板20的第一表面20A，或該半導體晶粒10的上表面10A、該下表面10B及側表面10C塗佈一接著劑或黏著劑，使該折疊的撓性電路板20的該第一表面20A更確實地貼附於該半導體晶粒10的該上表面10A、該下表面10B及其中一該等側表面10C。
此外，如圖1D’所示，當直接垂直堆疊於該導線架60上的該半導體封裝單元50包含一耗能半導體晶粒10’時，更可包括一散熱機構75，且該散熱機構75乃設置於該耗能半導體晶粒10’的該上表面10’A與貼附於該耗能半導體晶粒10’的該上表面10’A的該折疊的撓性電路板20的該第一表面20A之間，形成根據本發明實施例一的另一種3D封裝構造80’。
實施例二
請參閱圖2A~2B以及2B’，該等剖面示意圖是根據本發明實施例二所繪示的一種3D封裝構造1500的剖面製程以及根據本發明實施例二所繪示的另一種3D封裝構造1500’。
本實施例二乃揭示一種如圖2B所示的一種3D封裝構造1500，包括：一導線架60；以及一折疊的撓性電路板結構1000，垂直堆疊於該導線架60上，並與該導線架60電性連接，該折疊的撓性電路板結構1000包括：一如圖2A所示的撓性電路板200，包括一撓性絕緣基材220、一形成於該撓性絕緣基材表面的電路240及一包覆該電路240的絕緣層260，該撓性電路板具有相對的一第一表面200A與一第二表面200B，且該撓性電路板200包括一第一固晶區以及複數第二固晶區，其中該第一固晶區乃位於該第一表面200A，而該等第二固晶區乃位於該第一表面200A，其中該第一固晶區具有複數個與該電路240電性連接的第一固晶區結合墊131，每一該等第二固晶區具有複數個與該電路240電性連接的第二固晶區結合墊132，且對應於該第一固晶區下方的該第二表面200B更包括複數導線架結合墊136，每一該等導線架結合墊136均對應於每一該等第一固晶區結合墊131且分別藉由一導電通孔140彼此電性連接；一第一半導體晶粒110，固定於該第一固晶區，並藉由該等第一固晶區結合墊131與該電路240電性連接；及複數第二半導體晶粒120，每一該等第二半導體晶粒120乃分別固定於每一該等第二固晶區，且藉由該等第二固晶區結合墊132與該電路240電性連接。
如圖2A~2B所示，本實施例二乃藉由折疊如圖2A所示的撓性電路板200，而使該等第二半導體晶粒120彼此依序垂直堆疊於該第一半導體晶粒110上方，並使該第一固晶區與該等第二固晶區均朝向同一方向，以形成一如圖2B所示的折疊的撓性電路板結構1000，且該折疊的撓性電路板結構1000乃藉由該等導線架結合墊136垂直堆疊於該導線架60上，並與該導線架60電性連接，置入治具中進行封裝後便可形成一如圖2B所示的3D封裝構造1500。
本實施例二乃以複數第二半導體晶粒120分別固定於位在第一表面200A上的每一該等第二固晶區為例示說明，惟在根據本發明的其它實施例中，也可視需要選擇單一第二半導體晶粒120固定於一位在第一表面200A的第二固晶區上。
如上所述的3D封裝構造1500，該等第一、第二半導體晶粒110、120可分別為例如但不限於中央處理器(CPU)晶粒、數位訊號處理器(DSP)晶粒、微處理器(MPU)晶粒、微控制器(MCU)晶粒、動態隨機存取記憶體(DRAM)晶粒、靜態隨機存取記憶體(SRAM)晶粒、標準邏輯積體電路晶粒(Standard Logic IC)晶粒、特殊應用積體電路(ASIC)晶粒、各種感測IC晶粒、各種驅動IC等不同功能的半導體晶粒。
如上所述的3D封裝構造1500，上述的該等第一、第二固晶區結合墊131、132以及導線架結合墊136之材料可選自例如由錫、包含錫/銅、錫/ITO、錫/銀、錫/鉍、錫/鉛等錫合金，以及導電聚合物所構成之群組的焊球，或者金屬凸塊。
如上所述的3D封裝構造1500，該撓性絕緣基材220之材料為例如但不限於選自由聚酯樹脂、聚醯亞胺(PI)、改質聚醯亞胺(MPI)、液態感光油墨(Liquid Photo-Imageable：LPI)、液晶高分子(Liquid Crystal Polymer：LCP)、聚四氟乙烯及軟性環氧-玻璃布所構成之群組的其中之一或其組合。
如上所述的3D封裝構造1500，該導線240之材料為例如但不限於選自銅、銅合金、鍍錫之銅、錫合金、鋁、鋁合金、金及鋁所構成之群組的其中之一或其組合。
此外，如上所述的3D封裝構造1500，該撓性電路板200中的該電路240可視需要選擇為單層或複數層電路走線構造，而覆蓋該電路240的絕緣層260亦可視需要選擇為單層或多層構造。
根據本發明一實施例，如上所述的3D封裝構造1500，更可視需要在該撓性電路板200之第一、第二表面200A、200B分別塗佈一黏著劑或接著劑，使得折疊的撓性電路板結構1000可更確實地垂直堆疊於該導線架60上。
此外，如圖2B’所示，當第一半導體晶粒110為一耗能晶粒時，例如但不限於中央處理器(CPU)晶粒，更可包括一散熱機構75，且該散熱機構75乃設置於該第一半導體晶粒110的該上表面110A與貼附於該第一半導體晶粒110的該上表面110A的該折疊的撓性電路板200的該第一表面200A之間，形成根據本發明實施例二的另一種3D封裝構造1500’。
實施例三
請參閱圖3A~3B以及3B’，該等剖面示意圖是根據本發明實施例三所繪示的一種3D封裝構造1600的剖面製程以及根據本發明實施例三所繪示的另一種3D封裝構造1600’。
本實施例三乃揭示一種如圖3B所示的一種3D封裝構造1600，包括：一導線架60；以及一折疊的撓性電路板結構1100，垂直堆疊於該導線架60上，並與該導線架60電性連接，該折疊的撓性電路板結構1100包括：一撓性電路板200，包括一撓性絕緣基材220、一形成於該撓性絕緣基材表面的電路240及一包覆該電路240的絕緣層260，該撓性電路板200具有相對的一第一表面200A與一第二表面200B，且該撓性電路板200包括一第一固晶區以及複數第二固晶區，其中該第一固晶區乃位於該第一表面200A，而該等第二固晶區乃位於該第二表面200B，其中該第一固晶區具有複數個與該電路240電性連接的第一固晶區結合墊131，每一該等第二固晶區具有複數個與該電路240電性連接的第二固晶區結合墊132，且對應於該第一固晶區下方的該第二表面200B更包括複數導線架結合墊136，每一該等導線架結合墊136均對應於每一該等第一固晶區結合墊131且分別藉由一導電通孔140彼此電性連接；一第一半導體晶粒110，固定於該第一固晶區，並藉由該等第一固晶區結合墊131與該電路240電性連接；及複數第二半導體晶粒120，分別固定於該至少一該第二固晶區，藉由該等第二固晶區結合墊132與該電路240電性連接。
如圖3A~3B所示，本實施例三乃藉由折疊如圖3A所示的撓性電路板200，而使該等第二半導體晶粒120彼此依序垂直堆疊於該第一半導體晶粒110上方，並使該第一固晶區與該等第二固晶區均朝向同一方向，以形成一如圖3B所示的折疊的撓性電路板結構1100，且該折疊的撓性電路板結構1100乃藉由該等導線架結合墊136垂直堆疊於該導線架60上，並與該導線架60電性連接，置入治具中進行封裝後便可形成一如圖3B所示的3D封裝構造1600。
本實施例三乃以複數第二半導體晶粒120分別固定於位在第二表面200B上的每一該等第二固晶區為例示說明，惟在根據本發明的其它實施例中，也可視需要選擇單一第二半導體晶粒120固定於一位在第二表面200A的第二固晶區上。
如上所述的3D封裝構造1600，該等第一、第二半導體晶粒110、120可分別為例如但不限於中央處理器(CPU)晶粒、數位訊號處理器(DSP)晶粒、微處理器(MPU)晶粒、微控制器(MCU)晶粒、動態隨機存取記憶體(DRAM)晶粒、靜態隨機存取記憶體(SRAM)晶粒、標準邏輯積體電路晶粒(Standard Logic IC)晶粒、特殊應用積體電路(ASIC)晶粒、各種感測IC晶粒、各種驅動IC等不同功能的半導體晶粒。
如上所述的3D封裝構造1600，上述的該等第一、第二固晶區結合墊131、132以及導線架結合墊136之材料可選自例如由錫、包含錫/銅、錫/ITO、錫/銀、錫/鉍、錫/鉛等錫合金，以及導電聚合物所構成之群組的焊球，或者金屬凸塊。
如上所述的3D封裝構造1600，該撓性絕緣基材220之材料為例如但不限於選自由聚酯樹脂、聚醯亞胺(PI)、改質聚醯亞胺(MPI)、液態感光油墨(Liquid Photo-Imageable：LPI)、液晶高分子(Liquid Crystal Polymer：LCP)、聚四氟乙烯及軟性環氧-玻璃布所構成之群組的其中之一或其組合。
如上所述的3D封裝構造1600，該導線240之材料為例如但不限於選自銅、銅合金、鍍錫之銅、錫合金、鋁、鋁合金、金及鋁所構成之群組的其中之一或其組合。
此外，如上所述的3D封裝構造1600，該撓性電路板200中的該電路240可視需要選擇為單層或複數層電路走線構造，而覆蓋該電路240的絕緣層260亦可視需要選擇為單層或多層構造。
根據本發明一實施例，如上所述的3D封裝構造1600，更可視需要在該撓性電路板200之第一、第二表面200A、200B分別塗佈一黏著劑或接著劑，使得折疊的撓性電路板結構1100可更確實地垂直堆疊於該導線架60上。
此外，如圖3B’所示，當第一半導體晶粒110為一耗能晶粒時，例如但不限於中央處理器(CPU)晶粒，更可包括一散熱機構75，且該散熱機構75乃設置於該第一半導體晶粒110的該上表面110A與貼附於該第一半導體晶粒110的該上表面110A的該折疊的撓性電路板200的該第一表面200A之間，形成根據本發明實施例三的另一種3D封裝構造1600’。
實施例四
請參閱圖4A~4B以及4B’，該等剖面示意圖是根據本發明實施例四所繪示的一種3D封裝構造1700的剖面製程以及根據本發明實施例四所繪示的另一種3D封裝構造1700’。
本實施例四乃揭示一種如圖4B所示的一種3D封裝構造1700，包括：一導線架60；以及一折疊的撓性電路板結構1200，垂直堆疊於該導線架60上，並與該導線架60電性連接，該折疊的撓性電路板結構1200包括：一撓性電路板200，包括一撓性絕緣基材220、一形成於該撓性絕緣基材表面的電路240及一包覆該電路240的絕緣層260，該撓性電路板200具有相對的一第一表面200A與一第二表面200B，且該撓性電路板200包括一第一固晶區以及複數第二固晶區，其中該第一固晶區乃位於該第一表面200A，而該等第二固晶區乃依序交錯地位於該第二表面200B與該第一表面200A，其中該第一固晶區具有複數個與該電路240電性連接的第一固晶區結合墊131，每一該等第二固晶區均具有複數個與該電路240電性連接的第二固晶區結合墊132，且對應於該第一固晶區下方的該第二表面200B更包括複數導線架結合墊136，每一該等導線架結合墊136均對應於每一該等第一固晶區結合墊131且分別藉由一導電通孔140彼此電性連接；一第一半導體晶粒110，固定於該第一固晶區，並藉由該等第一固晶區結合墊131與該電路240電性連接；及複數第二半導體晶粒120，每一該等第二半導體晶粒120乃分別固定於每一該等第二固晶區，且藉由該等第二固晶區結合墊132與該電路240電性連接。
如圖4A~4B所示，本實施例四乃藉由折疊如圖4A所示的撓性電路板200，而使該等第二半導體晶粒120彼此依序垂直堆疊於該第一半導體晶粒110上方，並使該第一固晶區與該等第二固晶區均朝向同一方向，以形成一如圖4B所示的折疊的撓性電路板結構1200，且該折疊的撓性電路板結構1200乃藉由該等導線架結合墊136垂直堆疊於該導線架60上，並與該導線架60電性連接，置入治具中進行封裝後便可形成一如圖4B所示的3D封裝構造1700。
如上所述的3D封裝構造1700，該等第一、第二半導體晶粒110、120可分別為例如但不限於中央處理器(CPU)晶粒、數位訊號處理器(DSP)晶粒、微處理器(MPU)晶粒、微控制器(MCU)晶粒、動態隨機存取記憶體(DRAM)晶粒、靜態隨機存取記憶體(SRAM)晶粒、標準邏輯積體電路晶粒(Standard Logic IC)晶粒、特殊應用積體電路(ASIC)晶粒、各種感測IC晶粒、各種驅動IC等不同功能的半導體晶粒。
如上所述的3D封裝構造1700，上述的該等第一、第二固晶區結合墊131、132以及導線架結合墊136之材料可選自例如由錫、包含錫/銅、錫/ITO、錫/銀、錫/鉍、錫/鉛等錫合金，以及導電聚合物所構成之群組的焊球，或者金屬凸塊。
如上所述的3D封裝構造1700，該撓性絕緣基材220為例如但不限於選自由聚酯樹脂、聚醯亞胺(PI)、改質聚醯亞胺(MPI)、液態感光油墨(Liquid Photo-Imageable：LPI)、液晶高分子(Liquid Crystal Polymer：LCP)、聚四氟乙烯及軟性環氧-玻璃布所構成之群組的其中之一或其組合。
如上所述的3D封裝構造1700，該導線240之材料為例如但不限於選自銅、銅合金、鍍錫之銅、錫合金、鋁、鋁合金、金及鋁所構成之群組的其中之一或其組合。
此外， 如上所述的3D封裝構造1700，該撓性電路板200中的該電路240可視需要選擇為單層或複數層電路走線構造，而覆蓋該電路240的絕緣層260亦可視需要選擇為單層或多層構造。
根據本發明一實施例，如上所述的3D封裝構造1700，更可視需要在該撓性電路板200之第一、第二表面200A、200B分別塗佈一黏著劑或接著劑，使得折疊的撓性電路板結構1200可更確實地垂直堆疊於該導線架60上。
此外，如圖4B’所示，當第一半導體晶粒110為一耗能晶粒時，例如但不限於中央處理器(CPU)晶粒，更可包括一散熱機構75，且該散熱機構75乃設置於該第一半導體晶粒110的該上表面110A與貼附於該第一半導體晶粒110的該上表面110A的該折疊的撓性電路板200的該第一表面200A之間，形成根據本發明實施例四的另一種3D封裝構造1700’。
實施例五
請參閱圖5A~5B以及5B’，該等剖面示意圖是根據本發明實施例五所繪示的一種3D封裝構造1800的剖面製程以及根據本發明實施例五所繪示的另一種3D封裝構造1800’。
本實施例五乃揭示一種如圖5B所示的一種3D封裝構造1800，包括：一導線架60；以及一折疊的撓性電路板結構1300，折疊且垂直堆疊於該導線架60上，並與該導線架60電性連接，該折疊的撓性電路板結構1300包括：一撓性電路板400，且該撓性電路板400包括一第一撓性電路板250以及一第二撓性電路板300，其中該第一撓性電路板250如圖5A所示包括一第一撓性絕緣基材225、一形成於該第一撓性絕緣基材225表面的第一電路245及一包覆該第一電路245的第一絕緣層265，該第一撓性電路板250具有相對的一第一表面250A與一第二表面250B，且該撓性電路板250包括一第一固晶區以及一第二固晶區，其中該第一、第二固晶區均位於該第一表面200A，且該第一固晶區具有複數個與該第一電路245電性連接的第一固晶區結合墊131，該第二固晶區具有複數個與該第一電路245電性連接的第二固晶區結合墊132，且對應於該第一、第二固晶區下方的該第二表面250B更分別包括複數第一、第二結合墊133、134，且該等第一、第二結合墊133、134分別藉由位在該第一撓性基材225內的第一、第二導電通孔141、142與該第一電路245電性連接；一第一半導體晶粒110，固定於該第一固晶區，並藉由該等第一固晶區結合墊131與該第一電路245電性連接；至少一第二半導體晶粒120，分別固定於該至少一該第二固晶區，藉由該等第二固晶區結合墊132與該第一電路245電性連接；一第二撓性電路板300，包括一第二撓性絕緣基材320、一形成於該第二撓性絕緣基材表面的第二電路340及一包覆該第二電路340的第二絕緣層360，該第二撓性電路板具有相對的一第三表面300A與一第四表面300B，該第三表面300A包括至少一第三固晶區，該第三固晶區具有複數個與該第二電路340電性連接的第三固晶區結合墊332，且對應於該第三固晶區下方的該第四表面300B更分別包括複數第三結合墊334，且該等第三結合墊334藉由位在該第二撓性基材320內的第三導電通孔143與該第二電路340電性連接；其中該至少一第三固晶區與該第一固晶區和該至少一第二固晶區彼此交錯排列；及至少一第三半導體晶粒130，固定於該至少一該第三固晶區，且藉由該等第三固晶區結合墊332與該第二電路340電性連接；其中，該第一撓性電路板250藉由該第二表面250B的該等第一、第二結合墊133、134與該第二撓性電路板300的該第四表面300B的該等第三結合墊334對接，且藉由折疊該第一、第二撓性電路板250、300所構成的撓性電路板400使該至少一第三半導體晶粒130、該至少一第二半導體晶粒120彼此交錯地垂直堆疊於該第一半導體晶粒110上方，使該第一固晶區、該至少一第二固晶區與該至少一第三固晶均朝向同一方向，以形成一折疊的撓性電路板結構1300，且該折疊的撓性電路板結構1300在對應於該第一固晶區下方的該第三表面300A上更包括複數與該第二電路340電性連接的導線架結合墊136，該折疊的撓性電路板結構1300乃藉由該等導線架結合墊136垂直堆疊於該導線架60上，並與該導線架60電性連接。
如圖5A所示，根據本發明之實施例五，該等第一、第二結合墊133、134更分別藉由位在該第二撓性基材320內的第四、第五導電通孔144、145分別與該第二電路340電性連接，且該等第三結合墊334乃藉由位在該第一撓性基材225內的第六導電通孔146與該第一電路245電性連接。
如圖5A~5B所示，本實施例五乃藉由折疊如圖5A所示的撓性電路板400，而使該第二半導體晶粒120以及該等第三半導體晶粒130彼此依序垂直堆疊於該第一半導體晶粒110上方，並使該第一固晶區與該第二固晶區、該等第三固晶區均朝向同一方向，以形成一如圖5B所示的折疊的撓性電路板結構1300，且該折疊的撓性電路板結構1300乃藉由該等導線架結合墊136垂直堆疊於該導線架60上，並與該導線架60電性連接，置入治具中進行封裝後便可形成一如圖5B所示的3D封裝構造1800。
如上所述的3D封裝構造1800，該等第一、第二、第三半導體晶粒110、120、130可分別為例如但不限於中央處理器(CPU)晶粒、數位訊號處理器(DSP)晶粒、微處理器(MPU)晶粒、微控制器(MCU)晶粒、動態隨機存取記憶體(DRAM)晶粒、靜態隨機存取記憶體(SRAM)晶粒、標準邏輯積體電路晶粒(Standard Logic IC)晶粒、特殊應用積體電路(ASIC)晶粒、各種感測IC晶粒、各種驅動IC等不同功能的半導體晶粒。
如上所述的3D封裝構造1800，該等第一、第二、第三固晶區結合墊131、132、332、該等第一、第二、第三結合墊133、134、334以及導線架結合墊136之材料可選自例如由錫、包含錫/銅、錫/ITO、錫/銀、錫/鉍、錫/鉛等錫合金，以及導電聚合物所構成之群組的焊球，或者金屬凸塊。
如上所述的3D封裝構造1800，該第一、第二撓性絕緣基材225、320之材料為例如但不限於選自由聚酯樹脂、聚醯亞胺(PI)、改質聚醯亞胺(MPI)、液態感光油墨(Liquid Photo-Imageable：LPI)、液晶高分子(Liquid Crystal Polymer：LCP)、聚四氟乙烯及軟性環氧-玻璃布所構成之群組的其中之一或其組合。
如上所述的3D封裝構造1800，該第一、第二導線245、340之材料為例如但不限於選自銅、銅合金、鍍錫之銅、錫合金、鋁、鋁合金、金及鋁所構成之群組的其中之一或其組合。
此外， 如上所述的3D封裝構造1800，該第一撓性電路板250中的該第一電路245、該第二撓性電路板300中的該第二電路340可視需要分別選擇為單層或複數層電路走線構造，而覆蓋該第一電路245的第一絕緣層265以及覆蓋該第二電路340的第二絕緣層360亦可視需要分別選擇為單層或多層構造。
根據本發明一實施例，如上所述的3D封裝構造1800，更可視需要在該撓性電路板400中的第一撓性電路板250之第一、第二表面250A、250B及/或第二撓性電路板300中之第三、第四表面300A、300B分別塗佈一黏著劑或接著劑，使得折疊的撓性電路板結構1300可更確實地垂直堆疊於該導線架60上。
此外，如圖5B’所示，當第一半導體晶粒110為一耗能晶粒時，例如但不限於中央處理器(CPU)晶粒更可包括一散熱機構75，且該散熱機構75乃設置於該第一半導體晶粒110的該上表面110A與貼附於該第一半導體晶粒110的該上表面110A的該折疊的撓性電路板400之間，形成根據本發明實施例五的另一種3D封裝構造1800’。
如以上各實施例所述，本發明乃藉由撓性電路板的可摺疊特性，以及撓性電路板的耐高溫並且適於進行絕緣層製程、金屬層製程、黃光微影製程、蝕刻及顯影製程等特性，將目前半導體搭配元件如中央處理器(CPU)、動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)等不同功能的半導體晶粒預先固定於撓性電路板的一側及/或兩側並與撓性電路板內的電路電性連接，進而形成複數個可彼此堆疊的半導體封裝單元或者一折疊的撓性電路板結構，使該等晶粒可彼此垂直堆疊於一導線架上，並與該導線架電性連接，形成一新穎的3D封裝構造。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10:半導體晶粒 10A:上表面 10B:下表面 10C:側表面 20:撓性電路板 20A:第一表面 20B:第二表面 22:撓性絕緣基材 24:電路 26:絕緣層 32:第一結合墊 34:第二結合墊 36:第三結合墊 42:第一導電通孔 44:第二導電通孔 50:半導體封裝單元 60:導線架 75:散熱機構 80、80':3D封裝構造 110:第一半導體晶粒 110A:上表面 110B:下表面 120:第二半導體晶粒 130:第三半導體晶粒 131:第一固晶區結合墊 132:第二固晶區結合墊 332:第三固晶區結合墊 133:第一結合墊 134:第二結合墊 334:第三結合墊 136:導線架結合墊 140:導電通孔 141:第一導電通孔 142:第二導電通孔 143:第三導電通孔 144:第四導電通孔 145:第五導電通孔 146:第六導電通孔 200、400:撓性電路板 220:撓性絕緣基材 240:電路 260:絕緣層 250:第一撓性電路板 250A:第一表面 250B:第二表面 225:第一撓性絕緣基材 245:第一電路 265:第一絕緣層 300:第二撓性電路板 300A:第三表面 300B:第四表面 320:第二撓性絕緣基材 340:第二電路 360:第二絕緣層 1000、1100、1200、1300:折疊的撓性電路板結構 1500、1500'、1600、1600'、1700、1700'、1800、1800':3D封裝構造
圖1A~1D是根據本發明實施例一所繪示的一種3D封裝構造80的剖面製程。
圖1D’是根據本發明實施例一所繪示的另一種3D封裝構造80’的剖面圖。
圖2A~2B是根據本發明實施例二所繪示的一種3D封裝構造1500的剖面製程。
圖2B’是根據本發明實施例二所繪示的另一種3D封裝構造1500’的剖面圖。
圖3A~3B是根據本發明實施例三所繪示的一種3D封裝構造1600的剖面製程。
圖3B’是根據本發明實施例三所繪示的另一種3D封裝構造1600’的剖面圖。
圖4A~4B是根據本發明實施例四所繪示的一種3D封裝構造1700的剖面製程。
圖4B’是根據本發明實施例四所繪示的另一種3D封裝構造1700’的剖面圖。
圖5A~5B是根據本發明實施例五所繪示的一種3D封裝構造1800的剖面製程。
圖5B’是根據本發明實施例五所繪示的另一種3D封裝構造1800’的剖面圖。
10:半導體晶粒
10A:上表面
10B:下表面
10C:側表面
20:撓性電路板
20A:第一表面
20B:第二表面
22:撓性絕緣基材
24:電路
26:絕緣層
32:第一結合墊
34:第二結合墊
36:第三結合墊
42:第一導電通孔
44:第二導電通孔
50:半導體封裝單元
60:導線架
80:3D封裝構造

Claims (25)

  1. 一種3D封裝構造，包括：一導線架；以及複數個半導體封裝單元，依序垂直堆疊於該導線架上，該等半導體封裝單元彼此電性連接且與該導線架電性連接，每一該等半導體封裝單元均包括：一半導體晶粒，該半導體晶粒具有彼此相對的上表面與下表面，及複數個分別與該上表面、該下表面相鄰接的側表面；及一折疊的撓性電路板，該折疊的撓性電路板具有相對的第一表面與第二表面，且該折疊的撓性電路板包括一撓性絕緣基材、一形成於該撓性絕緣基材表面的電路以及一覆蓋該電路的絕緣層，其中，該折疊的撓性電路板的該第一表面具有複數與該電路連接的第一結合墊，該半導體晶粒的該下表面乃藉由該等第一結合墊被固定於該折疊的撓性電路板的該第一表面並與該電路電性連接，且該折疊的撓性電路板的該第一表面乃大部份貼附於該半導體晶粒的該上表面、該下表面及其中一該等側表面，且該第二表面與該撓性絕緣基材對應於該半導體晶粒之該上表面之處更分別包括複數個第二結合墊與複數個與該電路連接的第一導電通孔，而該第二表面與該撓性絕緣基材對應於該半導體晶粒之該下表面之處更分別包括複數個第三結合墊及複數個與該電路連接的第二導電通孔；其中，每一該等第二結合墊分別藉由其中一該等第一導電通孔與該電路電性連接，且每一該等第三結合墊分別藉由其中一該等第二導電通 孔與該電路電性連接，且每一該等半導體封裝單元乃分別藉由該等第二結合墊與其它相鄰的其中之一該等半導體封裝單元的該等第三結合墊結合，使相鄰的該等半導體封裝單元彼此垂直堆疊且電性連接，而直接垂直堆疊於該導線架上的其中一該等半導體封裝單元乃藉由該等第三結合墊固定於該導線架上，並與該導線架電性連接。
  2. 如請求項1所述的3D封裝構造，該撓性絕緣基材之材料為選自由聚酯樹脂、聚醯亞胺(PI)、改質聚醯亞胺(MPI)、液態感光油墨(Liquid Photo-Imageable：LPI)、液晶高分子(Liquid Crystal Polymer：LCP)、聚四氟乙烯及軟性環氧-玻璃布所構成之群組的其中之一或其組合。
  3. 如請求項1所述的3D封裝構造，該電路之材料為選自銅、銅合金、鍍錫之銅、錫合金、鋁、鋁合金、金及鋁所構成之群組的其中之一或其組合。
  4. 如請求項1至3中任一項所述的3D封裝構造，其中一該等半導體封裝單元中的該半導體晶粒為一耗能半導體晶粒。
  5. 如請求項4所述的3D封裝構造，更包括一散熱機構，且該散熱機構乃設置於該耗能半導體晶粒的該上表面與貼附於該耗能半導體晶粒的該上表面的該折疊的撓性電路板的該第一表面之間。
  6. 一種3D封裝構造，包括：一導線架；以及一折疊的撓性電路板結構，垂直堆疊於該導線架上，並與該導線架電性連接，該折疊的撓性電路板結構包括：一撓性電路板，該撓性電路板具有相對的一第一表面與一第二表面，且該撓性電路板包括一撓性絕緣基材、一形成於該撓性絕緣基材表面的電路以及一包覆該電路的絕緣層，且該撓性 電路板包括一第一固晶區以及至少一第二固晶區，其中該第一固晶區乃位於該第一表面，且該第一固晶區具有複數個與該電路電性連接的第一固晶區結合墊，而該至少一個第二固晶區乃位於該第一表面及/或該第二表面，且該至少一第二固晶區具有複數個與該電路電性連接的第二固晶區結合墊，且對應於該第一固晶區下方的該第二表面更包括複數導線架結合墊，每一該等導線架結合墊均對應於每一該等第一固晶區結合墊且分別藉由一導電通孔彼此電性連接；一第一半導體晶粒，固定於該第一固晶區，並藉由該等第一固晶區結合墊與該撓性電路板之該電路電性連接；及至少一第二半導體晶粒，分別固定於該至少一該第二固晶區，並藉由該等第二固晶區結合墊與該撓性電路板之該電路電性連接；其中，該至少一第二半導體晶粒乃藉由折疊該撓性電路板而被垂直堆疊於該第一半導體晶粒上方使該第一固晶區與該第二固晶區乃朝向同一方向，以形成該折疊的撓性電路板結構，且該折疊的撓性電路板結構乃藉由該等導線架結合墊垂直堆疊於該導線架上，並與該導線架電性連接。
  7. 如請求項6所述的3D封裝構造，包括複數彼此互相間隔的第二半導體晶粒，且該撓性電路板之該第一表面上包括複數個第二固晶區，該等第二固晶區乃位於該第一表面及/或該第二表面，其中每一該等第二半導體晶粒乃分別被固定於每一該等第二固晶區並藉由位在每一該等第二固晶區內的該等第二固晶區結合墊與該撓性電路板電性連接，且藉由折疊該撓性電路 板而使該等第二半導體晶粒彼此依序垂直堆疊於該第一半導體晶粒上方，其中該第一固晶區與該等第二固晶區均朝向同一方向。
  8. 如請求項7所述的3D封裝構造，該等第二固晶區乃同時位於該第一表面或同時位於該第二表面。
  9. 如請求項7所述的3D封裝構造，該等第二固晶區乃交錯地位於該第一、第二表面。
  10. 如請求項6所述的3D封裝構造，該撓性絕緣基材之材料為選自由聚酯樹脂、聚醯亞胺(PI)、改質聚醯亞胺(MPI)、液態感光油墨(Liquid Photo-Imageable：LPI)、液晶高分子(Liquid Crystal Polymer：LCP)、聚四氟乙烯及軟性環氧-玻璃布所構成之群組的其中之一或其組合。
  11. 如請求項6所述的3D封裝構造，該電路之材料為選自銅、銅合金、鍍錫之銅、錫合金、鋁、鋁合金、金及鋁所構成之群組的其中之一或其組合。
  12. 如請求項6至11中任一項所述的3D封裝構造，該第一半導體晶粒為一耗能晶粒。
  13. 如請求項12所述的3D封裝構造，更包括一散熱機構，且該散熱機構乃設置於該第一半導體晶粒與該折疊的撓性電路板結構中的該撓性電路板之間。
  14. 一種3D封裝構造，包括：一導線架；以及一折疊的撓性電路板結構，折疊且垂直堆疊於該導線架上，並與該導線架電性連接，該折疊的撓性電路板結構包括： 一第一撓性電路板，具有相對的一第一表面與一第二表面，且該第一表面包括一第一固晶區以及至少一第二固晶區；一第一半導體晶粒，固定於該第一固晶區，並與該第一撓性電路板電性連接；至少一第二半導體晶粒，分別固定於該至少一該第二固晶區，並與該第一撓性電路板電性連接；一第二撓性電路板，具有相對的一第三表面與一第四表面，該第三表面包括至少一第三固晶區及至少一第三半導體晶粒，固定於該至少一該第三固晶區，並與該第二撓性電路板電性連接；其中，藉由折疊該第一、第二撓性電路板使該至少一第三半導體晶粒、該至少一第二半導體晶粒彼此交錯地垂直堆疊於該第一半導體晶粒上方，並使該第一固晶區、該至少一第二固晶區與該至少一第三固晶均朝向同一方向，以形成該折疊的撓性電路板結構，且該折疊的撓性電路板結構在對應於該第一固晶區下方的該第三表面上更包括複數導線架結合墊，每一該等導線架結合墊分別對應於每一該等第一固晶區結合墊且分別藉由一導電通孔彼此電性連接，其中，該折疊的撓性電路板結構乃藉由該等導線架結合墊垂直堆疊於該導線架上，並與該導線架電性連接。
  15. 如請求項14所述的3D封裝構造，包括複數彼此互相間隔的第二半導體晶粒，且該第一撓性電路板之該第一表面上包括複數個第二固晶區，其中每一該等第二半導體晶粒乃分別被固定於每一該等第二固晶區，並 藉由位在每一該等第二固晶區內的該等第二固晶區結合墊與該第一撓性電路板電性連接。
  16. 如請求項14所述的3D封裝構造，包括複數彼此互相間隔的第三半導體晶粒，且該第二撓性電路板之該第三表面上包括複數個第三固晶區，其中每一該等第三半導體晶粒乃分別被固定於每一該等第三固晶區，並藉由位在每一該等第三固晶區內的該等第三固晶區結合墊與該第二撓性電路板電性連接。
  17. 如請求項14所述的3D封裝構造，該第一撓性電路板對應於該第一、第二固晶區的該第二表面更分別包括複數第一、第二結合墊，該第二撓性電路板對應於該第三固晶區的該第四表面更包括複數第三結合墊，該第一撓性電路板藉由該第二表面的該等第一、第二結合墊與該第二撓性電路板的該第四表面的該等第三結合墊對接，以形成一可被折疊的撓性電路板。
  18. 如請求項14所述的3D封裝構造，該第一撓性電路板，包括：一第一撓性絕緣基材；一形成於該第一撓性基材上的第一電路；以及一包覆該第一電路的第一絕緣層；其中，該第一固晶區具有複數個與該第一電路電性連接的第一固晶區結合墊，該第二固晶區具有複數個與該第一電路電性連接的第二固晶區結合墊，該第一半導體晶粒乃藉由該等第一固晶區結合墊與該第一電路電性連接，而該至少一第二半導體晶粒乃藉由該等第二固晶區結合墊與該第一電路電性連接。
  19. 如請求項18所述的3D封裝構造，該第一撓性絕緣基材之材料為選自由聚酯樹脂、聚醯亞胺(PI)、改質聚醯亞胺(MPI)、液態感光油墨(Liquid Photo-Imageable：LPI)、液晶高分子(Liquid Crystal Polymer：LCP)、聚四氟乙烯及軟性環氧-玻璃布所構成之群組的其中之一或其組合。
  20. 如請求項18所述的3D封裝構造，該第一電路之材料為選自銅、銅合金、鍍錫之銅、錫合金、鋁、鋁合金、金及鋁所構成之群組的其中之一或其組合。
  21. 如請求項18所述的3D封裝構造，該第二撓性電路板，包括：一第二撓性絕緣基材；一形成於該第二撓性基材上的第二電路；以及一包覆該第二電路的第二絕緣層；其中，該第三固晶區具有複數個與該第二電路電性連接的第三固晶區結合墊，且該至少一第三固晶區與該第一固晶區和該至少一第二固晶區彼此交錯排列，該至少一第三半導體晶粒乃藉由該等第三固晶區結合墊與該第二電路電性連接。
  22. 如請求項21所述的3D封裝構造，該第二撓性絕緣基材之材料為選自由聚酯樹脂、聚醯亞胺(PI)、改質聚醯亞胺(MPI)、液態感光油墨(Liquid Photo-Imageable：LPI)、液晶高分子(Liquid Crystal Polymer：LCP)、聚四氟乙烯及軟性環氧-玻璃布所構成之群組的其中之一或其組合。
  23. 如請求項21所述的3D封裝構造，該第二電路之材料為選自銅、銅合金、鍍錫之銅、錫合金、鋁、鋁合金、金及鋁所構成之群組的其中之一或其組合。
  24. 如請求項14至23中任一項所述的3D封裝構造，該第一半導體晶粒為一耗能晶粒。
  25. 如請求項24所述的3D封裝構造，更包括一散熱機構，且該散熱機構乃設置於該第一半導體晶粒與該折疊的撓性電路板結構中的該第一撓性電路板之間。
TW109145694A 2020-12-23 2020-12-23 3d封裝構造 TWI765490B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
TW109145694A TWI765490B (zh) 2020-12-23 2020-12-23 3d封裝構造
US17/158,080 US11373983B1 (en) 2020-12-23 2021-01-26 3D package configuration
CN202110138645.1A CN114664780A (zh) 2020-12-23 2021-02-01 三维封装构造
US17/678,193 US20220199497A1 (en) 2020-12-23 2022-02-23 3d package configuration
US17/678,197 US20220199498A1 (en) 2020-12-23 2022-02-23 3d package configuration
US17/678,204 US20220199583A1 (en) 2020-12-23 2022-02-23 3d package configuration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109145694A TWI765490B (zh) 2020-12-23 2020-12-23 3d封裝構造

Publications (2)

Publication Number Publication Date
TWI765490B true TWI765490B (zh) 2022-05-21
TW202226477A TW202226477A (zh) 2022-07-01

Family

ID=82022388

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109145694A TWI765490B (zh) 2020-12-23 2020-12-23 3d封裝構造

Country Status (3)

Country Link
US (1) US11373983B1 (zh)
CN (1) CN114664780A (zh)
TW (1) TWI765490B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200945549A (en) * 2008-04-29 2009-11-01 Chipmos Technologies Inc Package structure of a stack intergrated circuit chip
TW201041116A (en) * 2009-05-15 2010-11-16 Ind Tech Res Inst Stacked-chip packaging structure and fabrication method thereof
TW201201348A (en) * 2010-06-18 2012-01-01 Powertech Technology Inc Multi-chip stacked package and its manufacturing method for saving bonding wire
TW201448166A (zh) * 2013-06-05 2014-12-16 Sk Hynix Inc 撓性堆疊封裝體、包含此撓性堆疊封裝體的電子系統及包含此撓性堆疊封裝體的記憶卡

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5072584B2 (ja) * 2007-12-27 2012-11-14 パナソニック株式会社 積層実装構造体
US10455065B2 (en) * 2017-09-29 2019-10-22 Lg Electronics Inc. Mobile terminal

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200945549A (en) * 2008-04-29 2009-11-01 Chipmos Technologies Inc Package structure of a stack intergrated circuit chip
TW201041116A (en) * 2009-05-15 2010-11-16 Ind Tech Res Inst Stacked-chip packaging structure and fabrication method thereof
TW201201348A (en) * 2010-06-18 2012-01-01 Powertech Technology Inc Multi-chip stacked package and its manufacturing method for saving bonding wire
TW201448166A (zh) * 2013-06-05 2014-12-16 Sk Hynix Inc 撓性堆疊封裝體、包含此撓性堆疊封裝體的電子系統及包含此撓性堆疊封裝體的記憶卡

Also Published As

Publication number Publication date
CN114664780A (zh) 2022-06-24
US11373983B1 (en) 2022-06-28
US20220199579A1 (en) 2022-06-23
TW202226477A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
TWI311353B (en) Stacked chip package structure
TWI389273B (zh) 半導體晶粒總成
TWI544599B (zh) 封裝結構之製法
TWI555166B (zh) 層疊式封裝件及其製法
JP2004172323A (ja) 半導体パッケージ及び積層型半導体パッケージ
JP2006295127A (ja) フリップチップパッケージ構造及びその製作方法
JP4033968B2 (ja) 複数チップ混載型半導体装置
TW579560B (en) Semiconductor device and its manufacturing method
JP2003243605A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005286126A (ja) 半導体装置
TWI647798B (zh) 電子封裝件及其製法
WO2021159306A1 (zh) 封装结构及其制备方法和电子设备
TWI765490B (zh) 3d封裝構造
JP2003347503A (ja) 半導体装置及びその製造方法並びに半導体実装方法
TWI567843B (zh) 封裝基板及其製法
TWI409933B (zh) 晶片堆疊封裝結構及其製法
JP2009054684A (ja) 半導体ｐｏｐ装置
TW200531235A (en) Multi-chip package structure
JPH0554697B2 (zh)
US20220199498A1 (en) 3d package configuration
US20220199497A1 (en) 3d package configuration
KR20210020640A (ko) 반도체 패키지
TWI770879B (zh) 電子系統、晶粒組件及元件晶粒
US20220199583A1 (en) 3d package configuration
TWI731737B (zh) 導線架封裝結構