JPWO2013035655A1 - モジュール基板 - Google Patents

モジュール基板 Download PDF

Info

Publication number
JPWO2013035655A1
JPWO2013035655A1 JP2013532573A JP2013532573A JPWO2013035655A1 JP WO2013035655 A1 JPWO2013035655 A1 JP WO2013035655A1 JP 2013532573 A JP2013532573 A JP 2013532573A JP 2013532573 A JP2013532573 A JP 2013532573A JP WO2013035655 A1 JPWO2013035655 A1 JP WO2013035655A1
Authority
JP
Japan
Prior art keywords
substrate
insulating resin
columnar connection
connection terminals
module substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013532573A
Other languages
English (en)
Inventor
水白　雅章
雅章 水白
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013532573A priority Critical patent/JPWO2013035655A1/ja
Publication of JPWO2013035655A1 publication Critical patent/JPWO2013035655A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Abstract

基板の周縁部だけでなく、実装した複数の電子部品の間にも複数の柱状の接続端子を配置することにより、基板の中央近傍で絶縁樹脂の天面の凹みを抑制することができるモジュール基板を提供する。基板５の一方の面に複数の電子部品４、４ｈを実装し、絶縁樹脂３にて封止してある。複数の柱状の接続端子２、７が基板５の周縁部及び一又は複数の小領域８に配置されており、一又は複数の小領域８は、基板５の周縁部を除く基板５上であって、複数の電子部品４、４ｈを実装していない位置に設定されている。

Description

本発明は、基板の一方の面に複数の電子部品を実装し、絶縁樹脂にて封止してあるモジュール基板に関し、特に基板の周縁部だけでなく、実装された複数の電子部品の間にも複数の柱状の接続端子が配置されているモジュール基板に関する。
従来、基板の周縁部に複数の柱状のポストを形成し、内部接続用電極を封止する絶縁樹脂の天面から柱状のポストを露出させることにより、柱状のポストを外部電極として用いる回路基板が多々開発されている。例えば特許文献１では、半導体チップを搭載した配線基板の周縁部に柱状の導電性ポストを配置し、配線基板を封止する樹脂封止部から導電性ポストの一部を露出させることで外部電極を形成する半導体集積回路素子の製造方法が開示されている。
また、特許文献２では、回路素子を配置した有機基板の周縁部に複数の柱状又は棒状に形成した内部接続用電極を連結板が上になるように固定し、連結板を覆うように樹脂封止する。樹脂封止された内部接続用電極の表面を、少なくとも連結板が無くなるまで研磨あるいは研削することにより平坦化し、内部接続用電極を露出させて外部接続用電極として用いる半導体装置の製造方法が開示されている。
特開２００７−２８７７６２号公報 特許第３９６０４７９号公報 特開２００４−０７１９６１号公報
しかし、特許文献１及び２の構成では、基板の周縁部にのみ複数の柱状のポスト（内部接続用電極）が形成されているので、柱状のポストの内側に、実装された電子部品等を封止する封止材、モールド材等の絶縁樹脂を注入した場合、基板の周縁部に配置した柱状のポスト周辺に絶縁樹脂が集まりやすく、柱状のポストが存在しない基板の中央近傍では絶縁樹脂の厚みが薄くなるおそれがあった。基板の中央近傍で絶縁樹脂の厚みが薄くなった場合、絶縁樹脂の平坦化が困難となり、実装基板への実装時にフラックス樹脂の溜まり、あるいはエア噛み等の原因となるという問題点があった。
また、例えば特許文献３では、基板の周縁部以外の部分にも柱状のポストを配置した複合モジュールの製造方法が開示されている。しかし、シールド効果を高めるために点在させているに過ぎず、柱状のポストが存在しない基板の中央近傍で絶縁樹脂の厚みが薄くなるおそれが解消されているものではない。
本発明は斯かる事情に鑑みてなされたものであり、基板の周縁部だけでなく、実装した複数の電子部品の間にも複数の柱状の接続端子を配置することにより、基板の中央近傍で絶縁樹脂の天面の凹みを抑制することができるモジュール基板を提供することを目的とする。
上記目的を達成するために本発明に係るモジュール基板は、基板の一方の面に複数の電子部品を実装し、絶縁樹脂にて封止してあるモジュール基板において、複数の柱状の接続端子が前記基板の周縁部及び一又は複数の小領域に配置されており、一又は複数の前記小領域は、前記基板の周縁部を除く前記基板上であって、複数の前記電子部品を実装していない位置に設定されていることを特徴とする。
上記構成では、基板の一方の面に複数の電子部品を実装し、絶縁樹脂にて封止してある。複数の柱状の接続端子が基板の周縁部及び一又は複数の小領域に配置されており、一又は複数の小領域は、基板の周縁部を除く基板上であって、複数の電子部品を実装していない位置に設定されている。これにより、基板の中央近傍で絶縁樹脂の天面の凹みを抑制することができ、絶縁樹脂を平坦化する工程を簡略化、あるいは省略することができる。また、基板の中央近傍で絶縁樹脂の天面の凹みを抑制することができるので、モジュール基板を実装基板に実装する場合、フラックス樹脂が絶縁樹脂の天面に溜まることがなく、エア噛み等の発生を抑制することもできる。
また、本発明に係るモジュール基板は、前記小領域は、複数の前記電子部品の間に設定されていることが好ましい。
上記構成では、小領域は、複数の電子部品の間に設定されているので、絶縁樹脂の天面の凹みを効果的に抑制することができ、絶縁樹脂を平坦化する工程を簡略化、あるいは省略することができる。また、絶縁樹脂の天面の凹みを抑制することができるので、モジュール基板を実装基板に実装する場合、フラックス樹脂が絶縁樹脂の天面に溜まることがなく、エア噛み等の発生を抑制することもできる。
また、本発明に係るモジュール基板は、前記小領域に配置された柱状の接続端子は、高さが低い電子部品と該電子部品に最も近接している柱状の接続端子との間の距離が、高さが高い電子部品と該電子部品に最も近接している柱状の接続端子との間の距離よりも短くなるよう配置されていることが好ましい。
上記構成では、小領域に配置された柱状の接続端子は、高さが低い電子部品と該電子部品に最も近接している柱状の接続端子との間の距離が、高さが高い電子部品と該電子部品に最も近接している柱状の接続端子との間の距離よりも短くなるよう配置されている。これにより、高さが低い電子部品と最も近接している柱状の接続端子との間の距離を狭めてあるので、高さが低い電子部品近傍で凹みやすい絶縁樹脂の天面を効果的に平坦に維持することができ、結果として基板の中央近傍で絶縁樹脂の天面の凹みを抑制することができ、絶縁樹脂を平坦化する工程を簡略化、あるいは省略することができる。
また、本発明に係るモジュール基板は、前記小領域は、前記基板の周縁部に配置された柱状の接続端子から最大限離れた位置に設定されていることが好ましい。
上記構成では、小領域は、基板の周縁部に配置された複数の柱状の接続端子から最大限離れた位置に設定されているので、基板の周縁部に配置してある柱状の接続端子から離れるほど凹みやすい絶縁樹脂の天面を効果的に平坦に維持することができ、結果として基板の中央近傍で絶縁樹脂の天面の凹みを抑制することができ、絶縁樹脂を平坦化する工程を簡略化、あるいは省略することができる。
また、本発明に係るモジュール基板は、前記基板は矩形であり、前記小領域は、前記基板の対角線の交点を含む位置に設定されていることが好ましい。
上記構成では、基板が矩形であり、小領域は、基板の対角線の交点を含む位置に設定されているので、基板の周縁部に配置してある柱状の接続端子から最も離れた基板の中央近傍で凹みやすい絶縁樹脂の天面を効果的に平坦に維持することができ、結果として基板の中央近傍で絶縁樹脂の天面の凹みを抑制することができ、絶縁樹脂を平坦化する工程を簡略化、あるいは省略することができる。
また、本発明に係るモジュール基板は、前記小領域には、複数の前記柱状の接続端子が十字状に配置されていることが好ましい。
上記構成では、小領域には、複数の柱状の接続端子が十字状に配置されているので、複数の柱状の接続端子の周辺部分で凹みやすい絶縁樹脂の天面を効果的に平坦に維持することができ、結果として基板の中央近傍で絶縁樹脂の天面の凹みを抑制することができ、絶縁樹脂を平坦化する工程を簡略化、あるいは省略することができる。
また、本発明に係るモジュール基板は、複数の前記柱状の接続端子は接地電極と接続されていることが好ましい。
上記構成では、複数の柱状の接続端子は接地電極と接続されているので、接地不良になるおそれが少なく、モジュール特性を向上させることが可能となる。
また、本発明に係るモジュール基板は、前記小領域は、熱により動作が変動する電子部品に隣接する位置に設定されていることが好ましい。
上記構成では、小領域は、熱により動作が変動する電子部品に隣接する位置に設定されているので、放熱性を向上させることができ、熱による電子部品の動作不良を未然に防止することが可能となる。
また、本発明に係るモジュール基板は、前記絶縁樹脂の天面が平坦であることが好ましい。
上記構成では、絶縁樹脂の天面が平坦であるので、絶縁樹脂を平坦化する工程を簡略化、あるいは省略することができ、モジュール基板を実装基板に実装する場合、フラックス樹脂が絶縁樹脂の天面に溜まることがなく、エア噛み等の発生を抑制することも可能となる。
また、本発明に係るモジュール基板は、前記基板の他方の面に複数の前記電子部品が実装されていることが好ましい。
上記構成では、基板の他方の面にも複数の電子部品が実装されているので電子部品の実装密度を高めることができ、モジュール基板を小型化することが可能となる。
上記構成によれば、基板の中央近傍で絶縁樹脂の天面の凹みを抑制することができ、絶縁樹脂を平坦化する工程を簡略化、あるいは省略することができる。また、基板の中央近傍で絶縁樹脂の天面の凹みを抑制することができるので、モジュール基板を実装基板に実装する場合、フラックス樹脂が絶縁樹脂の天面に溜まることがなく、エア噛み等の発生を抑制することもできる。
本発明の実施の形態に係るモジュール基板の構成を示す平面図及び断面図である。 本発明の実施の形態に係るモジュール基板の他の構成を示す平面図である。 本発明の実施の形態に係るモジュール基板の製造工程を示す断面図である。 本発明の実施の形態に係るモジュール基板の他の構成を示す平面図である。 本発明の実施の形態に係るモジュール基板の他の構成を示す平面図である。 本発明の実施の形態に係るモジュール基板の、両面に電子部品が実装してある場合の構成を示す断面図である。 従来のモジュール基板の構成を示す平面図及び断面図である。
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。図７は、従来のモジュール基板の構成を示す平面図及び断面図である。図７（ａ）は、従来のモジュール基板１の平面図であり、複数の柱状の接続端子２は基板５の周縁部に配置されている。また図７（ｂ）は、従来のモジュール基板１の断面図であり、複数の柱状の接続端子２の基板５の一方の面からの高さが、電子部品（ＳＭＤ）４の基板５の一方の面からの高さよりも高くなるようにしてある。
実装した電子部品４を絶縁樹脂３にて封止した場合、基板５の周縁部に配置されている複数の柱状の接続端子２の近辺では絶縁樹脂３の天面６を平坦に維持することができるものの、基板５の周縁部に配置してある複数の柱状の接続端子２から離れるほど絶縁樹脂３の天面６が凹み、結果として基板５の中央近傍で絶縁樹脂３の天面６が凹む。これにより、絶縁樹脂３の天面６を平坦にする、いわゆる平坦化が困難となり、実装基板への実装時にフラックス樹脂の溜まり、あるいはエア噛み等の原因となる。
そこで本実施の形態では、複数の柱状の接続端子を、基板５の周縁部を除く基板５上であって、電子部品４を実装していない位置にも配置する。図１は、本発明の実施の形態に係るモジュール基板１の構成を示す平面図及び断面図である。図１（ａ）は、本発明の実施の形態に係るモジュール基板１の平面図であり、複数の柱状の接続端子２を基板５の周縁部に配置するとともに、基板５の中央近傍の小領域８にも複数の柱状の接続端子７を配置する。なお、図１（ａ）においては、説明のために小領域８を境界線で示しているが、あくまでも境界線は仮想線である。他の図面においても同様である。また図１（ｂ）は、本発明の実施の形態に係るモジュール基板１の断面図であり、複数の柱状の接続端子２、７ともに、基板５の一方の面からの高さが、電子部品（ＳＭＤ）４、４ｈの基板５の一方の面からの高さよりも高くなるようにしてある。
したがって、基板５の周縁部に配置されている柱状の接続端子２の近辺だけでなく、基板５の中央近傍の電子部品４、４ｈを実装していない位置に設定された小領域８に配置されている複数の柱状の接続端子７の近辺においても、絶縁樹脂３の天面６を平坦に維持することができる。すなわち、基板５の周縁部に配置してある複数の柱状の接続端子２から離れた位置、例えば基板５の中央近傍であっても絶縁樹脂３の天面６の凹みを抑制することができ、絶縁樹脂３の天面６を平坦又は平坦に近い形状に維持することができる。これにより、絶縁樹脂３を平坦化する工程を簡略化、あるいは省略することができる。また、基板５の中央近傍で絶縁樹脂３の天面６の凹みを抑制することができるので、モジュール基板１を実装基板に実装する場合、フラックス樹脂が絶縁樹脂３の天面６に溜まることがなく、エア噛み等の発生を抑制することもできる。
図１の例では一の小領域８を設定しているが、実際には、複数の小領域８を設定しないと、基板５の中央近傍で絶縁樹脂３の天面６の凹みを抑制する効果は半減する。したがって、複数の柱状の接続端子７が配置される複数の小領域８を、基板５の周縁部を除く基板５上であって、電子部品４、４ｈを実装していない位置に設定することが好ましい。
小領域８は、基板５の中央近傍に設定することに限定されるものではなく、基板５の周縁部を除く基板５上であって、電子部品４、４ｈを実装していない位置に設定すれば足りる。図２は、本発明の実施の形態に係るモジュール基板１の他の構成を示す平面図である。
図２に示すように、基板５の中央近傍ではなく、基板５の周縁部を除く基板５上であって、電子部品４、４ｈを実装していない位置、例えば電子部品４と電子部品４ｈとの間、電子部品４、４ｈと基板５の周縁部に配置されている複数の柱状の接続端子２との間等であれば、どこにでも小領域８を設定することができる。例えば隣接する電子部品４と電子部品４ｈとの間に小領域８を設定することにより、絶縁樹脂３の天面６の凹みを効果的に抑制することができる。
また、電子部品４と電子部品４ｈとの高さが異なる場合には、高さが低い電子部品４と電子部品４に最も近接している柱状の接続端子７との間の距離（図３（ａ）に示すｂ）が、高さが高い電子部品４ｈと電子部品４ｈに最も近接している柱状の接続端子７との間の距離（図３（ａ）に示すａ）よりも短くなるよう、複数の柱状の接続端子７を配置することが好ましい。高さが低い電子部品４と最も近接している柱状の接続端子７との間の距離を狭めてあるので、高さが低い電子部品４付近で凹みやすい絶縁樹脂３の天面６を効果的に平坦に維持することができ、結果として絶縁樹脂３の天面６の凹みを抑制することができるからである。
図３は、本発明の実施の形態に係るモジュール基板１の製造工程を示す断面図である。まず、図３（ａ）に示すように、外形が矩形である集合基板１００の表面電極９のうち、所望の表面電極９上に半田１０を印刷する。集合基板１００としては、ＬＴＣＣ（低温同時焼成セラミックス：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ）基板、有機基板等、特に限定されるものではない。
ＬＴＣＣ基板として集合基板１００を作成する場合、まずＰＥＴフィルム上にセラミックスラリーをコーティングした後、乾燥させ、厚み１０〜２００μｍのセラミックグリーンシートを作成する。作成したセラミックグリーンシートに金型、レーザ等により直径略０．１ｍｍのビアホールをＰＥＴフィルム側から形成する。
次に、銀又は銅を主成分とする金属粉、樹脂、有機溶剤を混練した電極ペーストをビアホール内に充填して乾燥させる。そして、セラミックグリーンシート上に同等の電極ペーストを所望のパターンにスクリーン印刷等し、乾燥させる。
この状態で複数のセラミックグリーンシートを積み重ね、圧力１００〜１５００ｋｇ／ｃｍ2 、温度４０〜１００℃にて圧着する。その後、電極ペーストが銀を主成分とする場合には空気中で略８５０℃、銅を主成分とする場合には窒素雰囲気中で略９５０℃にて焼成し、電極にＮｉ／Ｓｎ又はＮｉ／Ａｕ等を湿式メッキ等で成膜することで、集合基板１００を作成する。
次に、図３（ｂ）に示すように、半田１０が印刷されている表面電極９上に複数の電子部品４、４ｈを配置するとともに、複数の柱状の接続端子２を、モジュール基板１に個片化した場合に基板５の周縁部となる表面電極９上に配置する。複数の柱状の接続端子７は、モジュール基板１に個片化した場合に基板５の周縁部を除く基板５上であって、複数の電子部品４、４ｈを実装していない位置に設定された小領域８に配置する。
そして、図３（ｃ）に示すように、リフロー装置を用いて印刷してある半田１０を溶融させ、配置された電子部品４、４ｈ及び複数の柱状の接続端子２、７を集合基板１００に接合する。余分なフラックス等の有機物は、ウェット式の洗浄装置、又はドライ式の洗浄装置を用いて除去する。
次に、図３（ｄ）に示すように、樹脂シート（絶縁樹脂）３ａをラミネートする。樹脂シート３ａには、ＰＥＴフィルム上に複合樹脂を成型して半硬化させたものを用いる。複合樹脂は、エポキシ、フェノール、シアネート等の熱硬化性樹脂と、Ａｌ2 Ｏ3 、ＳｉＯ2 、ＴｉＯ2 等の無機フィラーとを混合させた複合材料である。樹脂シート３ａをラミネートする場合、所望の厚みを有するスペーサを、集合基板１００の周囲に配置することにより、ラミネートした樹脂シート３ａに所望の厚みを確保することができる。この状態の集合基板１００をオーブンに入れて、樹脂シート３ａを完全に硬化させることで、絶縁樹脂３により電子部品４、４ｈが封止される。
本実施の形態では、上述したように集合基板１００の一方の面のみに樹脂シート３ａをラミネートして硬化させているが、集合基板１００の両面に電子部品４、４ｈを実装してある場合、一方の面、他方の面を別個にラミネートして硬化させても良いし、両面を一括してラミネートして硬化させても良い。
そして、封止した絶縁樹脂３の天面６を、図示しないローラ型ブレード等で研磨する。複数の柱状の接続端子２、７の高さが、半田１０等の接合状態の相違によりばらついている場合であっても、絶縁樹脂３の天面６を研磨した結果として、絶縁樹脂３の天面６から露出した複数の柱状の接続端子２、７の断面形状は略一致する。したがって、モジュール基板１を実装基板に確実に接続することができる。
最後に図３（ｅ）に示すように、ダイサー等で集合基板１００を分断してモジュール基板１に個片化する。もちろん、個片化されたモジュール基板１に導電性ペースト等によりシールド層を形成しても良い。
以上のように本実施の形態によれば、基板５の中央近傍で絶縁樹脂３の天面６の凹みを抑制することができ、絶縁樹脂３を平坦化する工程を簡略化、あるいは省略することができる。また、基板５の中央近傍で絶縁樹脂３の天面６の凹みを抑制することができるので、モジュール基板１を実装基板に実装する場合、フラックス樹脂が絶縁樹脂３の天面６に溜まることがなく、エア噛み等の発生を抑制することもできる。
なお、複数の柱状の接続端子２、７は、接地電極と接続していても良い。この場合、シールド層を経由することなく、短い経路で接地することができるので、接地不良となるおそれが少なく、モジュール特性を向上させることが可能となる。
また、複数の柱状の接続端子７を配置する一又は複数の小領域８は、基板５の周縁部を除く基板５上であって、電子部品４、４ｈを実装していない位置に設定すれば足りるが、基板５の中央近傍に設定することがより好ましい。例えば絶縁樹脂３の天面６は、基板５の周縁部に配置してある複数の柱状の接続端子２から離れるほど凹みやすく、小領域８を基板５の中央近傍に設定することにより、基板５の中央近傍で絶縁樹脂３の天面６の凹みを抑制することができるからである。
具体的には、小領域８を、矩形の基板５の対角線の交点を含む位置に設定することが好ましい。基板５の周縁部に配置してある複数の柱状の接続端子２から離れるほど凹みやすい絶縁樹脂３の天面６を効果的に平坦に維持することができ、結果として基板５の中央近傍で絶縁樹脂３の天面６の凹みを抑制することができ、絶縁樹脂３を平坦化する工程を簡略化、あるいは省略することができるからである。
図４は、本発明の実施の形態に係るモジュール基板１の他の構成を示す平面図である。図４に示すように、矩形の基板５の対角線の交点を含む位置に小領域８が設定されており、小領域８に複数の柱状の接続端子７が十字状に配置されている。小領域８に複数の柱状の接続端子７が十字状に配置されているので、複数の柱状の接続端子７の周辺部分で凹みやすい絶縁樹脂３の天面６を効果的に平坦に維持することができる。複数の柱状の接続端子７が十字状に配置されていることにより、基板５の周縁部に配置されている複数の柱状の接続端子２で囲まれた領域を小サイズのセル５１に見かけ上区分することができる。これにより、基板５の周縁部に配置されている複数の柱状の接続端子２に加わる絶縁樹脂３の表面張力を小サイズのセル５１それぞれに分散することができ、その結果、全体として絶縁樹脂３の天面６の凹みを抑制することができ、絶縁樹脂３を平坦化する工程を簡略化、あるいは省略することができる。なお、図４では、説明を簡単にするためにセル５１を境界線で示しているが、あくまでも境界線は仮想線であることは言うまでもない。
小領域８は、矩形の基板５の対角線の交点を含む位置に設定することに限定されるものではなく、例えば基板５が矩形ではない場合、基板５の周縁部に配置してある複数の柱状の接続端子２から最大限離れた位置に設定すれば良い。基板５の周縁部に配置されている複数の柱状の接続端子２から離れるほど凹みやすい絶縁樹脂３の天面６を効果的に平坦に維持することができ、結果として絶縁樹脂３の天面６の凹みを抑制することができるからである。
さらに、小領域８は、例えばＩＣ等の熱により動作が変動する電子部品４、４ｈに隣接する位置に設定することが好ましい。発生した熱が複数の柱状の接続端子７を介して逃げやすいので、電子部品４、４ｈの放熱性を向上させることができ、熱による電子部品４、４ｈの動作不良を未然に防止することができるからである。
図５は、本発明の実施の形態に係るモジュール基板１の他の構成を示す平面図である。図５に示すモジュール基板１は、基板５の中央近傍に熱により動作が変動する電子部品４、例えばＩＣが配置してある。そして、電子部品４を四方から囲むように４つの小領域８をＬ字状に設定し、各小領域８に３本の柱状の接続端子７が配置されている。小領域８が、熱により動作が変動する電子部品４に隣接する位置に配置されているので、電子部品４が発熱した場合であっても熱は複数の柱状の接続端子７を介して逃げやすく、熱による電子部品４の動作不良を未然に防止することが可能となる。
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨の範囲内であれば多種の変形、置換等が可能であることは言うまでもない。例えば、上述した実施の形態では基板５の一方の面に電子部品４、４ｈが実装されている場合について説明しているが、特にこれに限定されるものではなく、基板５の両面に電子部品４、４ｈが実装されていても良い。
図６は、本発明の実施の形態に係るモジュール基板１の、基板５の両面に複数の電子部品４、４ｈが実装してある場合の構成を示す断面図である。図６に示すように、基板５の両面に複数の電子部品４、４ｈを実装してあり、基板５の両面が絶縁樹脂３で封止されている。
図６では、モジュール基板１を実装基板に接続する複数の柱状の接続端子２、７は、基板５の一方の面にのみ配置されている。複数の柱状の接続端子２、７が配置されていない側の複数の電子部品４、４ｈは、絶縁樹脂３で封止されていても良いし、封止されていなくても良い。基板５の両面に複数の電子部品４、４ｈを実装することにより、電子部品４、４ｈの実装密度を高めることができ、モジュール基板１を小型化することが可能となる。
１ モジュール基板
２、７ 柱状の接続端子
３ 絶縁樹脂
４、４ｈ 電子部品
５ 基板
６ 天面
８ 小領域

Claims (10)

  1. 基板の一方の面に複数の電子部品を実装し、絶縁樹脂にて封止してあるモジュール基板において、
    複数の柱状の接続端子が前記基板の周縁部及び一又は複数の小領域に配置されており、
    一又は複数の前記小領域は、前記基板の周縁部を除く前記基板上であって、複数の前記電子部品を実装していない位置に設定されていることを特徴とするモジュール基板。
  2. 前記小領域は、複数の前記電子部品の間に設定されていることを特徴とする請求項１に記載のモジュール基板。
  3. 前記小領域に配置された柱状の接続端子は、高さが低い電子部品と該電子部品に最も近接している柱状の接続端子との間の距離が、高さが高い電子部品と該電子部品に最も近接している柱状の接続端子との間の距離よりも短くなるよう配置されていることを特徴とする請求項１又は２に記載のモジュール基板。
  4. 前記小領域は、前記基板の周縁部に配置された柱状の接続端子から最大限離れた位置に設定されていることを特徴とする請求項１に記載のモジュール基板。
  5. 前記基板は矩形であり、
    前記小領域は、前記基板の対角線の交点を含む位置に設定されていることを特徴とする請求項４に記載のモジュール基板。
  6. 前記小領域には、複数の前記柱状の接続端子が十字状に配置されていることを特徴とする請求項４又は５に記載のモジュール基板。
  7. 複数の前記柱状の接続端子は接地電極と接続されていることを特徴とする請求項１乃至６のいずれか一項に記載のモジュール基板。
  8. 前記小領域は、熱により動作が変動する電子部品に隣接する位置に設定されていることを特徴とする請求項１乃至７のいずれか一項に記載のモジュール基板。
  9. 前記絶縁樹脂の天面が平坦であることを特徴とする請求項１乃至８のいずれか一項に記載のモジュール基板。
  10. 前記基板の他方の面に複数の前記電子部品が実装されていることを特徴とする請求項１乃至９のいずれか一項に記載のモジュール基板。
JP2013532573A 2011-09-09 2012-09-03 モジュール基板 Pending JPWO2013035655A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013532573A JPWO2013035655A1 (ja) 2011-09-09 2012-09-03 モジュール基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011196634 2011-09-09
JP2011196634 2011-09-09
JP2013532573A JPWO2013035655A1 (ja) 2011-09-09 2012-09-03 モジュール基板

Publications (1)

Publication Number Publication Date
JPWO2013035655A1 true JPWO2013035655A1 (ja) 2015-03-23

Family

ID=47832100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013532573A Pending JPWO2013035655A1 (ja) 2011-09-09 2012-09-03 モジュール基板

Country Status (4)

Country Link
US (1) US9591747B2 (ja)
JP (1) JPWO2013035655A1 (ja)
CN (1) CN103814439B (ja)
WO (1) WO2013035655A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842798B2 (en) * 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
US10049964B2 (en) 2012-03-23 2018-08-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units
WO2016067908A1 (ja) * 2014-10-29 2016-05-06 株式会社村田製作所 無線通信モジュール
US10535633B2 (en) 2015-07-02 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package having die structures of different heights and method of forming same
US9806058B2 (en) * 2015-07-02 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package having die structures of different heights and method of forming same
CN110036471B (zh) * 2016-12-19 2023-10-10 拓自达电线株式会社 封装体基材和封装体基材的制造方法
CN110301041B (zh) * 2017-02-17 2023-07-04 株式会社村田制作所 电路模块以及电路模块的制造方法
JP6860451B2 (ja) * 2017-09-05 2021-04-14 株式会社荏原製作所 機能性チップを備える基板を研磨する方法
US11495588B2 (en) 2018-12-07 2022-11-08 Advanced Micro Devices, Inc. Circuit board with compact passive component arrangement

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071961A (ja) * 2002-08-08 2004-03-04 Taiyo Yuden Co Ltd 複合モジュール及びその製造方法
JP2005244143A (ja) * 2004-03-01 2005-09-08 Hitachi Ltd 半導体装置
JP2007287803A (ja) * 2006-04-13 2007-11-01 Sony Corp 三次元半導体パッケージ製造方法
JP2009016786A (ja) * 2007-07-02 2009-01-22 Nepes Corp 超薄型半導体パッケージ及びその製造方法
JP2009170802A (ja) * 2008-01-18 2009-07-30 Oki Semiconductor Co Ltd 半導体装置

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432999A (en) * 1992-08-20 1995-07-18 Capps; David F. Integrated circuit lamination process
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
JP3296130B2 (ja) * 1995-04-13 2002-06-24 松下電器産業株式会社 電子部品の半田付け方法
JPH08298269A (ja) * 1995-04-25 1996-11-12 Toshiba Microelectron Corp 半導体装置及びその製造方法
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
JP3345541B2 (ja) * 1996-01-16 2002-11-18 株式会社日立製作所 半導体装置及びその製造方法
US6927491B1 (en) * 1998-12-04 2005-08-09 Nec Corporation Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board
JP3343730B2 (ja) * 1999-08-27 2002-11-11 埼玉日本電気株式会社 実装基板及び電気部品の実装方法
JP2001217340A (ja) * 2000-02-01 2001-08-10 Nec Corp 半導体装置及びその製造方法
JP4120133B2 (ja) * 2000-04-28 2008-07-16 沖電気工業株式会社 半導体装置及びその製造方法
SG99939A1 (en) * 2000-08-11 2003-11-27 Casio Computer Co Ltd Semiconductor device
US6987031B2 (en) * 2002-08-27 2006-01-17 Micron Technology, Inc. Multiple chip semiconductor package and method of fabricating same
CN1823421B (zh) * 2003-08-20 2010-04-28 株式会社电装 垂直型半导体装置
JP4865197B2 (ja) * 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4689244B2 (ja) * 2004-11-16 2011-05-25 ルネサスエレクトロニクス株式会社 半導体装置
FR2890235B1 (fr) * 2005-08-30 2007-09-28 Commissariat Energie Atomique Procede d'hybridation par protuberances de soudure de tailles differentes de deux composants entre eux et dispositif mettant en oeuvre deux composants hybrides entre eux selon ce procede
JP2007287762A (ja) 2006-04-13 2007-11-01 Matsushita Electric Ind Co Ltd 半導体集積回路素子とその製造方法および半導体装置
JP4949733B2 (ja) * 2006-05-11 2012-06-13 ルネサスエレクトロニクス株式会社 半導体装置
JP3960479B1 (ja) 2006-07-07 2007-08-15 国立大学法人九州工業大学 両面電極構造の半導体装置の製造方法
US20080136004A1 (en) * 2006-12-08 2008-06-12 Advanced Chip Engineering Technology Inc. Multi-chip package structure and method of forming the same
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
US8304923B2 (en) * 2007-03-29 2012-11-06 ADL Engineering Inc. Chip packaging structure
US9093322B2 (en) * 2007-07-13 2015-07-28 Intel Mobile Communications GmbH Semiconductor device
US8344505B2 (en) * 2007-08-29 2013-01-01 Ati Technologies Ulc Wafer level packaging of semiconductor chips
US7834464B2 (en) * 2007-10-09 2010-11-16 Infineon Technologies Ag Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
JP2009266994A (ja) * 2008-04-24 2009-11-12 Casio Comput Co Ltd 半導体装置およびその実装構造
KR101193416B1 (ko) * 2008-05-09 2012-10-24 고쿠리츠 다이가쿠 호진 큐슈 코교 다이가쿠 3차원 실장 반도체 장치 및 그의 제조 방법
US7888184B2 (en) * 2008-06-20 2011-02-15 Stats Chippac Ltd. Integrated circuit packaging system with embedded circuitry and post, and method of manufacture thereof
JP2010245157A (ja) 2009-04-02 2010-10-28 Kyushu Institute Of Technology 配線用部品及びその製造方法、並びに該配線用部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
JP2011124297A (ja) * 2009-12-09 2011-06-23 Casio Computer Co Ltd 半導体装置形成用基板および半導体装置の製造方法
US8476775B2 (en) * 2009-12-17 2013-07-02 Stats Chippac Ltd. Integrated circuit packaging system with embedded interconnect and method of manufacture thereof
US8569894B2 (en) * 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
JP5510461B2 (ja) * 2010-04-13 2014-06-04 株式会社村田製作所 モジュール基板、及びモジュール基板の製造方法
TWI538071B (zh) * 2010-11-16 2016-06-11 星科金朋有限公司 具連接結構之積體電路封裝系統及其製造方法
KR20140006587A (ko) * 2012-07-06 2014-01-16 삼성전자주식회사 반도체 패키지
US9196573B2 (en) * 2012-07-31 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump on pad (BOP) bonding structure
CN104641459B (zh) * 2013-01-25 2017-08-11 富士电机株式会社 半导体装置
JP6176320B2 (ja) * 2013-04-25 2017-08-09 富士電機株式会社 半導体装置
US9064873B2 (en) * 2013-07-30 2015-06-23 Taiwan Semiconductor Manufacturing Company Ltd. Singulated semiconductor structure
US9252065B2 (en) * 2013-11-22 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming package structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071961A (ja) * 2002-08-08 2004-03-04 Taiyo Yuden Co Ltd 複合モジュール及びその製造方法
JP2005244143A (ja) * 2004-03-01 2005-09-08 Hitachi Ltd 半導体装置
JP2007287803A (ja) * 2006-04-13 2007-11-01 Sony Corp 三次元半導体パッケージ製造方法
JP2009016786A (ja) * 2007-07-02 2009-01-22 Nepes Corp 超薄型半導体パッケージ及びその製造方法
JP2009170802A (ja) * 2008-01-18 2009-07-30 Oki Semiconductor Co Ltd 半導体装置

Also Published As

Publication number Publication date
CN103814439B (zh) 2016-10-19
WO2013035655A1 (ja) 2013-03-14
CN103814439A (zh) 2014-05-21
US20140185248A1 (en) 2014-07-03
US9591747B2 (en) 2017-03-07

Similar Documents

Publication Publication Date Title
WO2013035655A1 (ja) モジュール基板
US9293446B2 (en) Low profile semiconductor module with metal film support
US10332862B2 (en) Semiconductor package structure and method for manufacturing the same
US8786102B2 (en) Semiconductor device and method of manufacturing the same
US10916496B2 (en) Circuit module
US20120086111A1 (en) Semiconductor device
US9781828B2 (en) Module substrate and method for manufacturing module substrate
JP3143888U (ja) 部品内蔵モジュール
TWI455267B (zh) A module substrate, a manufacturing method of a module substrate, and a terminal connection substrate
JP2009026805A (ja) 半導体装置及びその製造方法
JPWO2006095852A1 (ja) 電子部品モジュール及びその製造方法
JP5930893B2 (ja) 半導体発光装置の製造方法
JP2016076617A (ja) 指紋認識用半導体装置、指紋認識用半導体装置の製造方法及び半導体装置
KR101477392B1 (ko) 전자 소자 모듈
US8098496B2 (en) Wiring board for semiconductor device
CN110476245B (zh) 模块
KR20150125988A (ko) 반도체 장치
JP5312250B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2011049354A (ja) 電子装置
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
JP2017034224A (ja) 電子モジュール
JPWO2020138210A1 (ja) 電子素子実装用基板、および電子装置
JP2013110299A (ja) 複合モジュール
JP2012064825A (ja) 回路モジュール
JPWO2012176402A1 (ja) 回路モジュール

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150203