JPWO2008108334A1 - 半導体装置及び該半導体装置の製造方法 - Google Patents

半導体装置及び該半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2008108334A1
JPWO2008108334A1 JP2009502572A JP2009502572A JPWO2008108334A1 JP WO2008108334 A1 JPWO2008108334 A1 JP WO2008108334A1 JP 2009502572 A JP2009502572 A JP 2009502572A JP 2009502572 A JP2009502572 A JP 2009502572A JP WO2008108334 A1 JPWO2008108334 A1 JP WO2008108334A1
Authority
JP
Japan
Prior art keywords
heat
substrate
semiconductor device
dram
heat radiating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009502572A
Other languages
English (en)
Inventor
菅谷　功
功 菅谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of JPWO2008108334A1 publication Critical patent/JPWO2008108334A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Abstract

ＤＲＡＭ１１に接合され該ＤＲＡＭの熱を放出するための放熱部材９の少なくとも一部を、ＤＲＡＭ１１を保護すべく該ＤＲＡＭ及び放熱部材９の周囲を取り囲む保護部材４から露出させる。これにより、放熱性の良い半導体装置を提供することができる。

Description

本発明は、半導体装置及び該半導体装置の製造方法に関するものである。
従来、回路パターンが形成された基板と、該基板を取り囲むように配置され該基板を保護するための保護部材とを備える半導体装置が知られている。このような半導体装置では、基板で発生した熱を放出するための放熱部材が、保護部材の表面に接着層を介して接着されている。
しかしながら、基板と放熱部材との間に保護部材及び接着層が介在していることから、基板の熱は保護部材及び接着層を介して放熱部材に伝わる。このため、保護部材及び接着層が熱抵抗となり、基板からの放熱性を悪くするという問題点がある。
本発明は、このような事情に鑑みてなされたもので、放熱性の良い半導体装置及び該半導体装置の製造方法を提供することを課題とする。
前記課題を解決するために、本発明は、基板と、該基板に接合され、該基板の熱を放出するための放熱部材と、前記基板を保護すべく該基板及び前記放熱部材の周囲を取り囲む保護部材とを備え、前記放熱部材の少なくとも一部は、前記保護部材から露出していることを特徴とする。
また、本発明は、熱伝達用貫通体が設けられた基板と該基板の熱を放出するための放熱部材とを互いに重ね合わせること、前記基板及び前記放熱部材が互いに重なり合った状態で前記熱伝達用貫通体を前記放熱部材に結合すること、前記熱伝達用貫通体を介して互いに接合された前記基板及び前記放熱部材の周囲を保護部材で取り囲むこと、該保護部材の一部を除去することにより、前記放熱部材の少なくとも一部を前記保護部材から露出させること、を含むことを特徴とする。
本発明によれば、基板に発生した熱を、保護部材及び接着層を介すことなく放熱部材に伝え、該放熱部材から放出することができる。これにより、半導体装置の大型化を招くことなく、基板に生じた熱を効率よく放出することができる。
本発明の実施の形態の第１の例である半導体装置の概要を示す図である。 図１に示す半導体装置の製造方法を示す図である。 図１に示す半導体装置の製造方法を示す図である。 本発明の第２の実施の形態である半導体装置の概要を示す図である。 本発明の第３の実施の形態である半導体装置の概要を示す図である。 本発明に係る半導体装置との比較例を示す図である。 図1に示す半導体装置の放熱部材の表面に、冷却用の風を当てたときの風速とパッケージ内最高温度との関係をシミュレーションした結果を示すグラフである。 図１に示すＤＲＡＭに設けられた放熱部材の表面の放熱面積とパッケージ内最高温度との関係をシミュレーションした結果を示すグラフである。
符号の説明
１…半導体チップ、１ａ…半導体チップの表面、１ｂ…半導体チップの裏面、１１…基板（ＤＲＡＭ）、２…熱伝達用貫通体（サーマルビア）、３…樹脂接着剤（アンダーフィル）、４…保護部材（オーバモールド）、５…インターポーザ、７…接着層、８…放熱部材、９…ダミー層、９ａ…放熱部材の表面、１０…半導体装置、１１…ＤＲＡＭ、１２…板部材、１３…穴、１４…熱伝導体、１５…半導体装置、１６…凹凸部
以下、本発明の実施の形態の例を、図を用いて説明する。以下の説明においては、３次元構造を有する半導体装置１０に本発明を適用した例を示す。
本実施例に係る半導体装置１０は、図１に示すように、ＤＲＡＭ１１を備える。
ＤＲＡＭ１１は、図示の例では、ＤＲＡＭ回路パターンが形成された８枚の半導体チップ１を有する。各半導体チップ１は、それぞれ例えばシリコンからなる図示しないウエハを、回路パターンが形成された複数の領域に分離することにより形成される。また、各半導体チップ１は、それぞれの間に間隔をあけて積層されている。更に、各半導体チップ１は、該各半導体チップ間を電気的に接続するための図示しない配線用の金属体により、それぞれ結合されている。各半導体チップ１には、該各半導体チップを貫くように、熱伝達用貫通体である複数のサーマルビア２が設けられている。各サーマルビア２は、それぞれ銅やポリシリコンのような熱伝達性の良い材料で形成されている。各サーマルビア２が銅で形成された場合、その熱伝導率は３９２Ｗ／ｍ℃であり、各サーマルビア２がポリシリコンで形成された場合、その熱伝導率は１４８Ｗ／ｍ℃である。
また、半導体装置１０は、ＤＲＡＭを取り囲むように配置されたアンダーフィル３を備える。アンダーフィル３は、例えば脂肪族系エポキシ樹脂及びエーテル系エポキシ樹脂のような接着性を有するエポキシ樹脂からなり、各半導体チップ１の間の間隔を充填して強度を補強すると共に、ＤＲＡＭ１１を保護する役目を果たしている。アンダーフィル３の熱伝導率は、図示の例では、０．７Ｗ／ｍ℃である。さらに、半導体装置１０は、各半導体チップ１を保護するための保護部材であるオーバモールド４を備える。オーバモールド４は、エポキシ樹脂及びセラミック等からなり、アンダーフィル３の外側を取り囲むように配置されている。オーバモールド４の熱伝導率は、図示の例では、０．７Ｗ／ｍ℃である。
このＤＲＡＭ１１を構成する積層された８枚の半導体チップ１のうち最上層を構成する半導体チップ１上には、放熱部材９が配置されている。放熱部材９は、図示の例では、例えば金属及びセラミック等で形成された板部材からなり、前記最上層を構成する半導体チップ１にほぼ平行になるように配置されている。また、放熱部材９は、各サーマルビア２に結合されている。これにより、放熱部材９は、ＤＲＡＭ１１に各サーマルビア２を介して接合されている。
図示の例では、アンダーフィル３及びオーバモールド４の放熱部材９の表面側の部分は取り除かれている。これにより、放熱部材９の表面がアンダーフィル３及びオーバモールド４から半導体装置１０の外方に露出している。放熱部材９の表面９ａには凹凸が設けられ、これにより、放熱部材９の外気に対する接触面積が大きくなり、従って、放熱面積が大きくなる。
各半導体チップ１から発生する熱は、各サーマルビア２を通って放熱部材９に伝えられ、該放熱部材の表面９ａから大気に放出される。更には、ＤＲＡＭ１１に例えば図示しないＣＰＵやＧＰＵ等のロジックＬＳＩが結合された場合には、ロジックＬＳＩから発生する熱の一部は、各サーマルビア２を通って放熱部材９に伝えられ、該放熱部材の表面９ａから大気に放出される。放熱効率をより向上させるために、放熱部材９の表面９ａに熱媒体である流体を流し、流体により熱を持ち去るようにしてもよい。
以下、図１に示す半導体装置１０の製造方法について、図２及び図３を用いて説明する。
半導体装置１０を製造する際、先ず、２枚の半導体チップ１の表面１ａの互いに対応する複数の位置にそれぞれエッチングによりサーマルビア２用の穴１３を開け、図２（ａ）に示すように、互いに対応する各穴１３が互いに向かい合うように各半導体チップ１を配置する。更に、銅やポリシリコン等からなる熱伝導体１４を各穴に充填する。次に、図２（ｂ）に示すように、めっきを施すことにより、各半導体チップ１の対応する各穴１３に充填された熱伝導体１４同士を結合させる。これにより、両半導体チップ１が互いに接合される。更に、図２（ｃ）に示すように、各半導体チップ１の裏面１ｂをそれぞれ研削することによって各半導体チップ１の厚さを薄くすることにより、各穴１３に充填された各熱伝導体１４をそれぞれ露出させる。これにより、積層された２枚の半導体チップ１を貫通する複数のサーマルビア２が形成され、２層の積層体が形成される。続いて、図２（ｄ）に示すように、２枚の半導体チップ１のうち一方の裏面１ｂに、各穴１３が形成された新たな半導体チップ１の表面１ａを向かい合わせ、上記したと同様の手段により、複数のサーマルビア２が形成された３層の積層体を形成する。以下、同様にして、８枚の半導体チップ１を積層することにより、ＤＲＡＭ１１を形成する。
図示の例では、ＤＲＡＭ１１を形成した後、ＤＲＡＭ１１と放熱部材９とを互いに接合する。このとき、放熱部材９の裏面９ｂ（図２（ｅ）参照。）に、その各サーマルビア２に対応する位置でそれぞれ穴１３を予め形成しておき、裏面がＤＲＡＭ１１の最上層を構成する半導体チップ１に対向するように放熱部材９を配置する。次に、放熱部材９の各穴１３にそれぞれ熱伝導体１４を充填し、放熱部材９に設けられた穴１３に充填された熱伝導体１４と、各サーマルビア２とをめっきにより結合させる。これにより、図２（ｅ）に示すように、ＤＲＡＭ１１に放熱部材９が各サーマルビア２を介して接合されたものが完成される。すなわち、本発明に係る放熱部材９は、ＤＲＡＭ１１を構成する複数の半導体チップ１に連続して積層されたダミー層を構成する。なお、放熱部材９としてめっきが可能な導電性金属を使用する場合には、ダミー層９に穴１３を設ける必要はない。この場合、放熱部材９を最上層の半導体チップ１に例えば接着剤により直接接合することができる。
その後、ＤＲＡＭ１１及び該ＤＲＡＭに積層された放熱部材９からなる積層体を図示しない型の中に入れ、液状の接着性樹脂からなるアンダーフィル３を前記型内に流し込むことにより、アンダーフィル３を各半導体チップ１間及びＤＲＡＭ１１と放熱部材９との間に充填すると共に前記積層体をアンダーフィル３で取り巻く。その後、アンダーフィル３を硬化させることにより、図３（ａ）に示すように、前記積層体がアンダーフィル３でくるまれた構造体が完成する。さらに、この構造体を図示しない型の中に入れ、液状の樹脂剤からなるオーバモールド４を前記型内に流し込むことにより前記構造体をオーバモールド４で取り巻く。その後、オーバモールド４を硬化させることにより、図３（ｂ）に示すように、アンダーフィル３がオーバモールド４で包まれた構造体が完成する。
最後に、この構造体の上部におけるオーバモールド４及びアンダーフィル３を研削により除去することにより、放熱部材９の表面９ａをオーバモールド４及びアンダーフィル３から露出させる。更に、溶剤により放熱部材９の表面９ａの凹部に入っているアンダーフィル３を溶解することにより、図３（ｃ）に示すような、半導体装置１０が完成する。
本実施例によれば、前記したように、放熱部材９が、ＤＲＡＭ１１を構成する複数の半導体チップ１のうち最上層を構成する半導体チップ１に接合されており、放熱部材９の表面がアンダーフィル３及びオーバモールド４から露出している。
例えば、図６に示す半導体装置１５ように、複数の半導体チップ１からなるＤＲＡＭ１１がオーバモールド４に覆われており、該オーバモールドの表面に接着層７を介して放熱板８が接着されている場合、ＤＲＡＭ１１の熱はオーバモールド４及び接着層７を介して放熱板８に伝達される。このため、放熱効率が悪い。放熱板８の大きさを大きくすれば放熱性はある程度向上するが、半導体チップ１を積層することのひとつの目的である半導体装置の小型化を図ることができないという問題点がある。又、冷却用空気の風速を増すことにより放熱性は向上するが、送風ファンの消費電力が大きくなり、又、騒音が大きくなるという問題点がある。尚、図６に示す例では、ＤＲＡＭ１１の下方にロジックＬＳＩ６が配置されており、ロジックＬＳＩ６は、インターポーザ５を介してＤＲＡＭに接続されている。インターポーザ５は、ＤＲＡＭとロジックＬＳＩ６との配線のインターフェースをとるためのものである。
これに対し、本実施例によれば、各半導体チップ１に発生した熱を、オーバモールド４及び図６に示すような接着層７を介すことなく放熱部材９に伝え、該放熱部材から放出することができる。これにより、半導体装置１０の大型化を招くことなく、ＤＲＡＭ１１に生じた熱をより効率よく放出することができる。
また、本実施例によれば、前記したように、熱伝導率がアンダーフィル３及びオーバモールド４の熱伝導率よりも大幅に高い複数のサーマルビア２が各半導体チップ１に設けられており、放熱部材９は各サーマルビア２に結合されている。このことから、各半導体チップ１に生じた熱を、放熱部材９に、より確実に伝達することができる。
更に、本実施例によれば、放熱部材９は、複数の半導体チップ１の積層工程中に、各半導体チップ１の積層方法と同様の方法で、最上層を構成する半導体チップ１に接合される。これにより、ＤＲＡＭ１１の周囲にアンダーフィル３及びオーバモールド４が形成された後に放熱部材９をＤＲＡＭ１１に接合する場合に比べて、放熱部材９をＤＲＡＭ１１に容易に組み付けることができる。
また、放熱部材９及び各サーマルビア２がそれぞれ金属からなる場合、放熱部材９及び各サーマルビア２を接合する際にそれらを加熱する必要がある。本実施例では、ＤＲＡＭ１１の周囲にアンダーフィル３及びオーバモールド４が形成されるに先立って、放熱部材９及び各サーマルビア２の接合が行われるので、放熱部材９及び各サーマルビア２の接合のための熱によって、樹脂製のアンダーフィル３及びオーバモールド４が溶解することはない。
これに対し、ＤＲＡＭ１１の周囲にアンダーフィル３及びオーバモールド４が形成された後に、ＤＲＡＭ１１の最上層の半導体チップ１の各サーマルビア２を露出させ、該半導体チップに放熱部材９を接合する場合、金属接合を行うべく加熱すると、樹脂製のアンダーフィル３及びオーバモールド４が溶解してしまう。
図１乃至図３に示す例では、放熱部材９の裏面９ｂに複数の穴１３を形成し、該穴にそれぞれ熱伝導体１４を充填し、該熱伝導体と、最上層を構成する半導体チップ１に設けられた熱伝導体１４とをめっきにより結合させた例を示したが、これに代えて、放熱部材９の裏面９ｂに、穴１３を形成することなく、最上層の半導体チップ１の熱伝導体１４を直接接合することができる。
また、図１乃至図３に示す例では、ＤＲＡＭ１１を形成する際、各半導体チップ１を互いに接合した例を示したが、これに代えて、複数の前記ウエハを互いに積層した状態で接合した後、該積層された各ウエハを複数の領域に分離することにより、ＤＲＡＭ１１を形成することができる。
更に、図１乃至図３に示す例では、放熱部材９の表面９ａをオーバモールド４及びアンダーフィル３から露出させた例を示したが、これに代えて、又は、これに加えて、放熱部材９の側面をオーバモールド４及びアンダーフィル３から露出させることができ、又は、放熱部材９の表面９ａを全面的ではなく部分的にオーバモールド４及びアンダーフィル３から露出させることができる。
図４は、本発明の第２の実施の形態に係る半導体装置１０の概要を示す図である。この半導体装置１０においては、図１乃至図３に示すような放熱部材９は設けられておらず、オーバモールド４の表面４ａに凹凸部１６が設けられている。よって、オーバモールド４の表面積が増し、ここからＤＲＡＭ１１の熱が直接放出される。従って、オーバモールド４の表面４ａに放熱部材が取り付けられた従来の場合とは異なり、接着層が不要となる。これにより、接着層及びオーバモールドを介して放熱部材に熱を伝える場合に比べて、放熱効率を確実に向上させることができる。
なお、図４においては、非常に大きな凹凸部１６0を形成することによりオーバモールド４の表面積を増大させた例を示したが、これに代えて、オーバモールド４の表面４ａにショットブラス等の機械的加工やエッチング処理等の化学的処理を施すことによってオーバモールド４の表面４ａを荒らすことにより、オーバモールド４の表面積を増大させることができる。
図５は、本発明の第３の実施の形態に係る半導体装置１０の概要を示す図である。この半導体装置１０では、図４に示した実施の形態に係るオーバモールド４の表面４ａ上に、該表面に間隔をおき且つ該表面にほぼ平行になるように、板部材１２が配置されている。オーバモールド４と板部材１２との間に、冷却用の流体を流すと、乱流が発生する。これにより、自然対流による液体流や、単にオーバモールド４の表面に流体を流した場合の層流に比して、熱伝達効率を向上させることができる。
なお、図５においては、オーバモールド４の表面４ａに対して略平行に、間隔を開けて、板部材１２を設けているが、図１に示すように形成されたＤＲＡＭ１１の放熱部材９の表面９ａに対して略平行に、間隔を開けて、板部材１２を設けて、放熱部材９と板部材１２との間に冷却用の流体を流すようにしてもよい。
また、第１から第３の実施の形態においては、基板が、複数の半導体チップ１を有するＤＲＡＭ１１で構成された例を示したが、これに代えて、単一の半導体チップ１を有するＤＲＡＭ１１で基板を構成することができる。
更に、第１から第３の実施の形態においては、半導体装置１０がＤＲＡＭ１１を備える例を示したが、これに代えて、又は、これに加えて、例えば、ＣＰＵ、ＧＰＵ等のようにＤＲＡＭ１１以外の基板を備える半導体装置に本発明を適用することができる。この場合、ＣＰＵ及びＧＰＵを本実施例に係るＤＲＡＭ１１のように複数の半導体チップを積層することにより形成することができる。
また、第１から第３の実施の形態においては、複数の半導体チップ１とは別の部材からなる放熱部材９を半導体チップ１に接合した例を示したが、これに代えて、積層された複数の半導体チップ１のうち二つの最端層を構成する二つの半導体チップ１の一方を、他の各半導体チップ１の熱を放出する放熱機能を有する半導体チップで構成し、該半導体チップを放熱部材として用いることができる。
以下、本願発明の実施例について説明する。図７に示すグラフは、図1に示すＤＲＡＭ１１の放熱部材９の表面に冷却用の風を当てたときの風速とＤＲＡＭ１１のパッケージ内最高温度との関係をシミュレーションした結果を示すグラフである。シミュレーションの条件は、図１のＤＲＡＭ１１において、放熱部材９の表面９ａの放熱面積を0.000144m２とし、放熱部材９の表面９ａに沿って冷却用の風を当てたものである。ただし、風速が0.022m/secのときは、風量は冷却用のファンを使用しない自然対流のレベルであり、風の方向は全方位に均等とした。
図８に示すグラフは、図１に示すＤＲＡＭ１１に設けられた放熱部材９の表面９ａの放熱面積とパッケージ内最高温度との関係をシミュレーションした結果を示すグラフである。シミュレーションの条件は、図１のＤＲＡＭ１１において、放熱部材９の表面９ａに外部から冷却用の風を当てずに、自然対流で発生する風(風速0.022m/sec)が放熱部材９の表面９ａに当たるものとし、その風の方向は全方位に均等とした。
図７と図８から分かるように、図１のＤＲＡＭ１１において、放熱部材９の表面９ａの放熱面積が0.000144m２のときは、放熱部材９の表面９ａに風速約O.5m/sec以上の風を当てないと、パッケージ内最高温度が100℃以下とならない。しかしながら、放熱部材９の表面９ａの放熱面積を0.00065m２以上にすることにより、放熱部材９の表面９ａに外部から風を当てることなく、自然対流により発生する風のみで、パッケージ内最高温度を100℃以下とすることができる。

Claims (9)

  1. 基板と、該基板に接合され、該基板の熱を放出するための放熱部材と、前記基板を保護すべく該基板及び前記放熱部材の周囲を取り囲む保護部材とを備え、前記放熱部材の少なくとも一部は、前記保護部材から露出していることを特徴とする半導体装置。
  2. 前記基板には、該基板を貫通し、熱伝導率が前記保護部材の熱伝導率よりも高い熱伝達用貫通体が設けられており、該熱伝達用貫通体は、前記放熱部材に結合されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記放熱部材上には、板部材が前記放熱部材に間隔をおき且つ該放熱部材にほぼ平行になるように配置されていることを特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 前記基板の周囲を取り囲み且つ前記間隔を充填する樹脂接着剤を更に備え、前記放熱部材の少なくとも一部は、前記樹脂接着剤及び前記保護部材から露出していることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 基板と、該基板を取り囲む保護部材とを備える半導体装置であって、前記保護部材の表面に凹凸部が形成されていることを特徴とする半導体装置。
  6. 前記保護部材の前記凹凸部上には、板部材が前記表面に間隔をおき且つ前記保護部材の前記表面にほぼ平行になるように配置されていることを特徴とする請求項５に記載の半導体装置。
  7. 前記基板は、複数の半導体チップが積層されることにより形成されることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
  8. 前記基板がＤＲＡＭであることを特徴とする請求項１から請求項７のいずれか１項に記載の半導体装置。
  9. 熱伝達用貫通体が設けられた基板と該基板の熱を放出するための放熱部材とを互いに重ね合わせること、
    前記基板及び前記放熱部材が互いに重なり合った状態で前記熱伝達用貫通体を前記放熱部材に結合すること、
    前記熱伝達用貫通体を介して互いに接合された前記基板及び前記放熱部材の周囲を保護部材で取り囲むこと、
    該保護部材の一部を除去することにより、前記放熱部材の少なくとも一部を前記保護部材から露出させること、
    を含むことを特徴とする半導体装置の製造方法。
JP2009502572A 2007-03-06 2008-03-03 半導体装置及び該半導体装置の製造方法 Pending JPWO2008108334A1 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007055351 2007-03-06
JP2007055351 2007-03-06
JP2007091083 2007-03-30
JP2007091083 2007-03-30
PCT/JP2008/053768 WO2008108334A1 (ja) 2007-03-06 2008-03-03 半導体装置及び該半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPWO2008108334A1 true JPWO2008108334A1 (ja) 2010-06-17

Family

ID=39738211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009502572A Pending JPWO2008108334A1 (ja) 2007-03-06 2008-03-03 半導体装置及び該半導体装置の製造方法

Country Status (5)

Country Link
US (2) US8436465B2 (ja)
JP (1) JPWO2008108334A1 (ja)
KR (1) KR101524173B1 (ja)
TW (2) TWI424551B (ja)
WO (1) WO2008108334A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5298762B2 (ja) * 2008-10-21 2013-09-25 株式会社ニコン 積層型半導体装置、積層型半導体装置の製造方法及び半導体基板
JP2010251347A (ja) * 2009-04-10 2010-11-04 Elpida Memory Inc 半導体装置の製造方法
US10181454B2 (en) * 2010-03-03 2019-01-15 Ati Technologies Ulc Dummy TSV to improve process uniformity and heat dissipation
KR101715761B1 (ko) * 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR101719636B1 (ko) * 2011-01-28 2017-04-05 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8552567B2 (en) * 2011-07-27 2013-10-08 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US8937309B2 (en) 2011-08-08 2015-01-20 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
JP2013179373A (ja) * 2013-06-20 2013-09-09 Nikon Corp 積層型半導体装置
US9960150B2 (en) * 2016-06-13 2018-05-01 Micron Technology, Inc. Semiconductor device assembly with through-mold cooling channel formed in encapsulant
US10008395B2 (en) 2016-10-19 2018-06-26 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill
US20180122777A1 (en) * 2016-10-31 2018-05-03 Raytheon Company Hybrid micro-circuit device with stacked chip components
KR20220075507A (ko) 2020-11-30 2022-06-08 삼성전자주식회사 고 전도 층을 갖는 반도체 패키지

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0173995U (ja) * 1987-11-06 1989-05-18
JP2001156247A (ja) * 1999-11-25 2001-06-08 Seiko Epson Corp 半導体装置
JP2005244143A (ja) * 2004-03-01 2005-09-08 Hitachi Ltd 半導体装置
JP2006210892A (ja) * 2004-12-27 2006-08-10 Nec Corp 半導体装置
JP2006228834A (ja) * 2005-02-15 2006-08-31 National Institute Of Advanced Industrial & Technology 積層型集積回路装置
JP2006319243A (ja) * 2005-05-16 2006-11-24 Elpida Memory Inc メモリモジュールおよびその製造方法
JP2008294983A (ja) * 2007-05-28 2008-12-04 Ntt Communications Kk 優先制御システム、優先設定制御システム、優先制御装置、及び優先制御方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6281735A (ja) * 1985-10-04 1987-04-15 Sumitomo Electric Ind Ltd 放熱フインを一体化したパツケ−ジ
US4918571A (en) * 1987-03-31 1990-04-17 Amp Incorporated Chip carrier with energy storage means
JPS6473995A (en) 1987-09-16 1989-03-20 Toshiba Corp Key telephone set
US5155579A (en) * 1991-02-05 1992-10-13 Advanced Micro Devices Molded heat sink for integrated circuit package
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
JPH08111587A (ja) * 1994-10-11 1996-04-30 Fujitsu Ltd 配線板構造及びその製造方法並びに半導体装置
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US5936837A (en) * 1997-08-11 1999-08-10 Motorola, Inc. Semiconductor component having leadframe with offset ground plane
US6114761A (en) * 1998-01-20 2000-09-05 Lsi Logic Corporation Thermally-enhanced flip chip IC package with extruded heatspreader
US6585925B2 (en) * 2000-12-27 2003-07-01 Intel Corporation Process for forming molded heat dissipation devices
JP2003031744A (ja) * 2001-07-12 2003-01-31 Mitsubishi Electric Corp 半導体装置
JP3934565B2 (ja) * 2003-02-21 2007-06-20 富士通株式会社 半導体装置
US6936929B1 (en) * 2003-03-17 2005-08-30 National Semiconductor Corporation Multichip packages with exposed dice
JP2006108130A (ja) * 2004-09-30 2006-04-20 Toshiba Microelectronics Corp 半導体装置およびその製造方法
JP4688526B2 (ja) * 2005-03-03 2011-05-25 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
DE102006001792B8 (de) * 2006-01-12 2013-09-26 Infineon Technologies Ag Halbleitermodul mit Halbleiterchipstapel und Verfahren zur Herstellung desselben
TW200805600A (en) * 2006-07-04 2008-01-16 Siliconware Precision Industries Co Ltd Heat-dissipating package structure and fabrication method thereof
KR101715761B1 (ko) * 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0173995U (ja) * 1987-11-06 1989-05-18
JP2001156247A (ja) * 1999-11-25 2001-06-08 Seiko Epson Corp 半導体装置
JP2005244143A (ja) * 2004-03-01 2005-09-08 Hitachi Ltd 半導体装置
JP2006210892A (ja) * 2004-12-27 2006-08-10 Nec Corp 半導体装置
JP2006228834A (ja) * 2005-02-15 2006-08-31 National Institute Of Advanced Industrial & Technology 積層型集積回路装置
JP2006319243A (ja) * 2005-05-16 2006-11-24 Elpida Memory Inc メモリモジュールおよびその製造方法
JP2008294983A (ja) * 2007-05-28 2008-12-04 Ntt Communications Kk 優先制御システム、優先設定制御システム、優先制御装置、及び優先制御方法

Also Published As

Publication number Publication date
KR20090127278A (ko) 2009-12-10
TWI520299B (zh) 2016-02-01
KR101524173B1 (ko) 2015-05-29
US20130207257A1 (en) 2013-08-15
TWI424551B (zh) 2014-01-21
TW201411805A (zh) 2014-03-16
TW200845355A (en) 2008-11-16
US20100109154A1 (en) 2010-05-06
US8436465B2 (en) 2013-05-07
WO2008108334A1 (ja) 2008-09-12
US9159640B2 (en) 2015-10-13

Similar Documents

Publication Publication Date Title
JPWO2008108334A1 (ja) 半導体装置及び該半導体装置の製造方法
US11961779B2 (en) 3DIC packaging with hot spot thermal management features
US8729690B2 (en) Assembly having stacked die mounted on substrate
TWI546870B (zh) 低剖面微電子封裝體、其製造方法以及含有該微電子封裝體之電子總成
KR20170061468A (ko) 스택 패키지 및 그 제조 방법
TWI506743B (zh) 半導體裝置的熱能管理結構及其製造方法
TW201428936A (zh) 將中央處理單元／圖形處理單元／邏輯晶片嵌入疊合式封裝結構基板之方法
JP2007535156A (ja) 埋込み構成要素からの熱伝導
JP2013537365A (ja) ポリマー充填剤溝を有する半導体チップデバイス
US9184112B1 (en) Cooling apparatus for an integrated circuit
KR20190122134A (ko) 열 전도성 구조체 및 열 전도성 구조체에서의 열 격리 구조체를 갖는 방열 디바이스
CN110783205A (zh) 芯片封装的方法、芯片和芯片封装组件
JP5521546B2 (ja) 半導体装置
JP4817796B2 (ja) 半導体装置及びその製造方法
US20150255371A1 (en) Semiconductor package with thermal via and method for fabrication thereof
JP6788202B2 (ja) 電子装置、電子装置の製造方法及び電子機器
JP5814272B2 (ja) 組み込まれたダイを有する集積回路パッケージの熱ビア
TW201501249A (zh) 半導體裝置
CN108496248B (zh) 具有改进的热阻的电子芯片器件和相关制造工艺
TW202220118A (zh) 具有強化基板之半導體裝置
TW202203416A (zh) 半導體封裝
US20240006340A1 (en) Semiconductor package including stress buffers and methods of forming the same
WO2014171403A1 (ja) 半導体装置
JP6007681B2 (ja) 冷却モジュールおよび半導体装置
TW202310244A (zh) 包括直接接觸熱路徑之設備及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130611

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140311