JP6007681B2 - 冷却モジュールおよび半導体装置 - Google Patents
冷却モジュールおよび半導体装置 Download PDFInfo
- Publication number
- JP6007681B2 JP6007681B2 JP2012191956A JP2012191956A JP6007681B2 JP 6007681 B2 JP6007681 B2 JP 6007681B2 JP 2012191956 A JP2012191956 A JP 2012191956A JP 2012191956 A JP2012191956 A JP 2012191956A JP 6007681 B2 JP6007681 B2 JP 6007681B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- cooling module
- flow path
- conductive member
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
体素子には、基板に接合される面の反対側の面にヒートスプレッダやヒートシンク等の放熱部材を接触させた空冷の冷却方式が比較的多く適用されている。よって、半導体素子の高速化や高機能化に伴って半導体素子の発熱量が増加すると、放熱部材の大型化や形状の複雑化により、電子装置の実装設計に影響を与える虞がある。
、非特許文献1を参照)。図18は、従来技術に係る半導体素子を積層した半導体装置を示した図の一例である。積層された各半導体素子121A〜Eを冷却する場合、ヒートシンク122のような放熱部材を用いた冷却方式では、放熱部材に比較的近い半導体素子121Aから冷却が行なわれる。このため、放熱部材から比較的遠い半導体素子121Eは冷却されにくい。
される熱履歴により、半導体装置に反りやうねりが発生する可能性がある。製造プロセスを経る過程で発生した反りやうねりは、例えば、半導体装置の基板への実装を困難にする虞がある。
半導体素子の表面と対峙する被接合面を外側に有し、冷媒が流通する流路を内側に有する中空部材と、
前記被接合面のうち、前記半導体素子に取り付けられたはんだバンプに対応する部位に配置され、前記はんだバンプが溶着される被溶着面の裏側の熱交換面が前記流路内に露出している熱伝導性部材と、を備える、
冷却モジュール。
半導体素子と、
前記半導体素子の表面と対峙する被接合面を外側に有し、冷媒が流通する流路を内側に有する中空部材と、
前記被接合面のうち、前記半導体素子に取り付けられたはんだバンプに対応する部位に配置され、前記はんだバンプが溶着される被溶着面の裏側の熱交換面が前記流路内に露出している熱伝導性部材と、を備える、
半導体装置。
図1は、冷却モジュールを示した図の一例である。冷却モジュール1は、中空部材2と熱伝導性部材3とを備える。中空部材2は、半導体素子の表面と対峙する被接合面4を外側に有し、冷媒が流通する流路5を内側に有する。熱伝導性部材3は、被接合面4のうち、半導体素子の表面に取り付けられたはんだバンプに対応する部位に配置され、はんだバンプが溶着される被溶着面6の裏側の熱交換面7が流路5内に露出している。熱伝導性部材3は、少なくとも中空部材2を形成する材料よりも熱伝導率の高い材料で形成される。熱伝導性部材3は、例えば、導電性の材料で形成された場合、電極パッドのような態様を呈することになるが、電極としての役割を奏するものではない。
ラスト、ドリル加工等を適用可能である。
ることが可能である。
等を適用可能である。深さが熱伝導性部材3に到達する程度の凹状の孔を形成することにより、熱伝導性部材3の熱交換面7が流路5に露出することになる。
図8は、冷却モジュール1を適用した半導体装置を示した図の一例である。半導体装置20は、集積回路が形成されている半導体素子21と、半導体素子21を冷却する冷却モジュール1とを備える。冷却モジュール1は、被接合面4が半導体素子21の表面に対峙する状態となるように半導体素子21に搭載されている。半導体素子21には、半導体素子21を搭載する基板と電気的に接続するためのはんだバンプ22Eの他に、半導体素子21の熱を冷却モジュール1へ伝熱することを目的とするはんだバンプ22Tが接合されている。
図10は、冷却モジュール1の第1変形例を示した図の一例である。冷却モジュール1は、例えば、図10に示すように、中空部材2の内部が複数の流路5に分かれており、各々の流路5に熱伝導性部材3が配置されていてもよい。複数の流路5は、例えば、Si DRIEプロセスやサンドブラストで形成する場合であれば、流路形成のためのレジストを予め
パターニングしておくことにより形成可能である。中空部材2の流路5を適宜分けることにより、半導体素子21の表面の温度分布に対応したパターンの流路5を形成し、温度分布のばらつきを抑制する冷却を実現することが可能となる。
図11は、冷却モジュール1の第2変形例を示した図の一例である。冷却モジュール1は、例えば、図11に示すように、流路5の底面が、熱伝導性部材3の一部である金属膜8で覆われるようにしてもよい。流路5の底面が、熱伝導性部材3の一部である金属膜8
に覆われていれば、冷媒に接触する熱伝導性部材3の熱交換面7が拡大するため、熱伝導性部材3の熱を冷媒で速やかに除去することが可能となる。
図12は、冷却モジュール1を適用した半導体装置の変形例を示した図の一例である。半導体装置20は、集積回路が形成されている半導体素子21を多数重ねた積層体26と、半導体素子21を冷却する冷却モジュール1とを備える。積層体26を形成する各半導体素子21には、上側あるいは下側に積層される半導体素子21と電気的に繋がるためのTSV23が設けられている。半導体素子を積層した一般的な多層式の半導体装置の場合、層間を電気的に繋ぐTSVのうち約90%は電力供給あるいは接地の役割を司る。そこで、本変形例に係る半導体装置20では、例えば、接地の役割を司るTSV23(全TSV23の約45%)を、各半導体素子21の熱の冷却モジュール1への伝熱目的に併用している。このため、本変形例に係る半導体装置20は、TSV23の一部がはんだバンプ22Tを介して冷却モジュール1に接合されている。なお、冷却モジュール1や冷媒の電位レベルを電源の電位レベルとする場合であれば、電力供給の役割を司るTSV23を冷却モジュール1への伝熱目的に併用することが可能である。また、冷却モジュール1や冷媒が非導電性であれば、電力供給や接地の役割を司るTSV23のみならず、信号伝送の役割を司るTSV23についても冷却モジュール1への伝熱目的に併用することが可能である。
半導体素子の厚さ:0.3mm
半導体素子のサイズ:21mm角
はんだバンプ数:10,000個(そのうち、伝熱に用いるTSVは4,500個)
はんだバンプの高さ:0.04mm、ピッチ0.2mm
RTSV=k・A/L=386(W/mK)・(0.1mm×0.1mm)/0.1m
m
=0.0386 (W/K)≒0.04(W/K)
となる。
=0.2(W/K)、RTIM=0.03(W/K)、RSP=0.07(W/K)、RFIN=0.05(W/K)であるから、合計すると全熱抵抗は0.45W/Kとなる。
1(W/K)であるから、合計すると全熱抵抗は0.25W/Kとなる。
・LSI積層数:4
・LSI厚さ:0.3mm
・LSI素子サイズ:21mm角
・はんだバンプ数:10,000個(そのうち、伝熱用TSVは4,500個)
・はんだバンプ高さ0.04mm、ピッチ0.2mm
板10に形成する。レジストを除去した後はスパッタリングを行い、Tiが100nm、Cuが300nmの膜厚のシード層12を成膜する。そして、フォトリソグラフィプロセスにより、熱伝導性部材3を形成する部分を開口させたレジストをパターニングする。次に、Niを使っためっき成膜(40μm)を行ない、孔11の部分にめっき層である熱伝導性部材3を形成する。そして、レジストを除去した後にシード層12をウェットエッチングにより除去する。
なお、本願は、以下のような付記的事項を含む。
(付記1)
半導体素子の表面と対峙する被接合面を外側に有し、冷媒が流通する流路を内側に有す
る中空部材と、
前記被接合面のうち、前記半導体素子に取り付けられたはんだバンプに対応する部位に配置され、前記はんだバンプが溶着される被溶着面の裏側の熱交換面が前記流路内に露出している熱伝導性部材と、を備える、
冷却モジュール。
(付記2)
前記熱伝導性部材の前記被溶着面は、外部に向けて開口が広がる凹状に形成されている、
付記1に記載の冷却モジュール。
(付記3)
前記熱交換面は、前記流路の内部に形成された金属膜の表面に形成されている、
付記1または2に記載の冷却モジュール。
(付記4)
前記熱伝導性部材の前記被溶着面に溶着される前記はんだバンプは、半導体素子を積層した積層体の最上層の半導体素子を貫通するビアに溶着されているはんだバンプである、
付記1から3の何れか一項に記載の冷却モジュール。
(付記5)
前記ビアは、前記積層体の各層の半導体素子同士を電気的に接続するためのビアである、
付記4に記載の冷却モジュール。
(付記6)
半導体素子と、
前記半導体素子の表面と対峙する被接合面を外側に有し、冷媒が流通する流路を内側に有する中空部材と、
前記被接合面のうち、前記半導体素子に取り付けられたはんだバンプに対応する部位に配置され、前記はんだバンプが溶着される被溶着面の裏側の熱交換面が前記流路内に露出している熱伝導性部材と、を備える、
半導体装置。
(付記7)
前記熱伝導性部材の前記被溶着面は、外部に向けて開口が広がる凹状に形成されている、
付記6に記載の半導体装置。
(付記8)
前記熱交換面は、前記流路の内部に形成された金属膜の表面に形成されている、
付記6または7に記載の半導体装置。
(付記9)
前記熱伝導性部材の前記被溶着面に溶着される前記はんだバンプは、半導体素子を積層した積層体の最上層の半導体素子を貫通するビアに溶着されているはんだバンプである、
付記6から8の何れか一項に記載の半導体装置。
(付記10)
前記ビアは、前記積層体の各層の半導体素子同士を電気的に接続するためのビアである、
付記9に記載の半導体装置。
却システム:31・・冷媒循環配管:32・・ポンプ:33・・ラジエータ:122・・ヒートシンク
Claims (9)
- 半導体素子の表面と対峙する被接合面を外側に有し、冷媒が流通する流路を内側に有する中空部材と、
前記被接合面のうち、前記半導体素子に取り付けられたはんだバンプに対応する部位に配置され、前記はんだバンプが溶着される被溶着面の裏側の熱交換面が前記流路内に露出している熱伝導性部材と、を備え、
前記中空部材は、前記半導体素子に搭載され、
前記熱交換面は、前記被溶着面の裏面である、
冷却モジュール。 - 前記熱伝導性部材の前記被溶着面は、外部に向けて開口が広がる凹状に形成されている、
請求項1に記載の冷却モジュール。 - 前記熱交換面は、前記流路の内部に形成された金属膜の表面に形成されている、
請求項1または2に記載の冷却モジュール。 - 前記熱伝導性部材の前記被溶着面に溶着される前記はんだバンプは、半導体素子を積層した積層体の最上層の半導体素子を貫通するビアに溶着されているはんだバンプである、
請求項1から3の何れか一項に記載の冷却モジュール。 - 前記ビアは、前記積層体の各層の半導体素子同士を電気的に接続するためのビアである、
請求項4に記載の冷却モジュール。 - 前記熱伝導性部材は、前記流路を形成する部材の一部である、
請求項1から5の何れか一項に記載の冷却モジュール。 - 前記中空部材は、前記半導体素子の最上部に搭載される、
請求項1から6の何れか一項に記載の冷却モジュール。 - 前記中空部材は、シリコンで形成される、
請求項1から7の何れか一項に記載の冷却モジュール。 - 半導体素子と、
前記半導体素子の表面と対峙する被接合面を外側に有し、冷媒が流通する流路を内側に有する中空部材と、
前記被接合面のうち、前記半導体素子に取り付けられたはんだバンプに対応する部位に配置され、前記はんだバンプが溶着される被溶着面の裏側の熱交換面が前記流路内に露出している熱伝導性部材と、を備え、
前記中空部材は、前記半導体素子に搭載され、
前記熱交換面は、前記被溶着面の裏面である、
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012191956A JP6007681B2 (ja) | 2012-08-31 | 2012-08-31 | 冷却モジュールおよび半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012191956A JP6007681B2 (ja) | 2012-08-31 | 2012-08-31 | 冷却モジュールおよび半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014049634A JP2014049634A (ja) | 2014-03-17 |
JP6007681B2 true JP6007681B2 (ja) | 2016-10-12 |
Family
ID=50608994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012191956A Expired - Fee Related JP6007681B2 (ja) | 2012-08-31 | 2012-08-31 | 冷却モジュールおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6007681B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4710460B2 (ja) * | 2005-07-20 | 2011-06-29 | 株式会社村田製作所 | セラミック多層基板、その製造方法、およびパワー半導体モジュール |
JP5023735B2 (ja) * | 2007-02-21 | 2012-09-12 | 富士通株式会社 | 冷却板および電子装置 |
JP2011249430A (ja) * | 2010-05-24 | 2011-12-08 | Panasonic Corp | 半導体装置及び半導体装置の製造方法 |
JP5740903B2 (ja) * | 2010-10-19 | 2015-07-01 | 富士通株式会社 | 電子装置、半導体装置、サーマルインターポーザ及びその製造方法 |
-
2012
- 2012-08-31 JP JP2012191956A patent/JP6007681B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014049634A (ja) | 2014-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6162316B2 (ja) | 冷却剤チャネルを有する積層ウェハ | |
JP5009085B2 (ja) | 半導体装置 | |
CN104025289B (zh) | 包括集成散热器的无凸块构建层封装 | |
US8358016B2 (en) | Semiconductor package having an internal cooling system | |
KR101524173B1 (ko) | 반도체 장치 및 이 반도체 장치의 제조 방법 | |
TWI413222B (zh) | 堆疊互連散熱器 | |
US7978473B2 (en) | Cooling apparatus with cold plate formed in situ on a surface to be cooled | |
JP2014509451A (ja) | 熱電モジュールを含む回路アセンブリ | |
TWM593647U (zh) | 具有熱管理之堆疊矽封裝組件 | |
JP6083516B2 (ja) | マイクロチャネル熱交換装置及び電子機器 | |
TWI636535B (zh) | 具有嵌埋式熱電裝置之玻璃中介層 | |
JP2006310363A (ja) | パワー半導体装置 | |
JP2008153400A (ja) | 回路基板、その製造方法及び半導体装置 | |
JP6119111B2 (ja) | 回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法 | |
JP5891707B2 (ja) | 半導体装置とその製造方法 | |
JP6007681B2 (ja) | 冷却モジュールおよび半導体装置 | |
Steller et al. | Microfluidic Interposer for High Performance Fluidic Chip Cooling | |
JP2014120516A (ja) | 半導体装置 | |
JP6277598B2 (ja) | 冷却モジュール、積層半導体集積回路装置及び冷却モジュールの製造方法 | |
CN114256178A (zh) | 一种高功率芯片散热结构及其制备方法 | |
JP6430153B2 (ja) | 半導体装置、インターポーザ及びその製造方法 | |
JP2007243079A (ja) | 放熱型プリント配線板及びその製造方法 | |
JP2013062285A (ja) | 半導体装置及びその製造方法 | |
JP2011171686A (ja) | 放熱部付き金属ベースプリント基板 | |
KR20230174805A (ko) | 열전도 부재가 임베디드된 방열 반도체 패키지 및 그 제조방법 그리고 그 제조에 이용하는 유도 가열 솔더링장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150512 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160816 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160829 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6007681 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |