JP2014120516A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014120516A
JP2014120516A JP2012272395A JP2012272395A JP2014120516A JP 2014120516 A JP2014120516 A JP 2014120516A JP 2012272395 A JP2012272395 A JP 2012272395A JP 2012272395 A JP2012272395 A JP 2012272395A JP 2014120516 A JP2014120516 A JP 2014120516A
Authority
JP
Japan
Prior art keywords
hollow member
semiconductor device
heat
refrigerant
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012272395A
Other languages
English (en)
Inventor
Kenji Shioga
健司 塩賀
Yoshihiro Mizuno
義博 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012272395A priority Critical patent/JP2014120516A/ja
Publication of JP2014120516A publication Critical patent/JP2014120516A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Abstract

【課題】積層された各半導体素子を、冷媒の相変化を利用して効率的に冷却することが可能な半導体装置を提供することを目的とする。
【解決手段】冷媒を封入した中空部材によって表面の少なくとも一部が覆われた半導体素子を複数積み重ねた積層体と、前記積層体の側方に配置され、各中空部材の一端と熱的に接触する放熱部材と、前記各中空部材の内部に形成され、前記放熱部材の放熱によって凝縮した冷媒を前記中空部材の他端方向へ誘導する多孔質体と、前記中空部材の内面のうち前記半導体素子に対応する領域に形成され、前記半導体素子から前記多孔質体へ伝達される熱によって前記多孔質体から蒸発した冷媒を前記中空部材の一端へ導く溝と、を備える。
【選択図】図2

Description

本願は、半導体装置に関する。
コンピュータ等の電子装置に搭載されるLSI(Large Scale Integration)等の半導
体素子には、基板に接合される面の反対側の面にヒートスプレッダやヒートシンク等の放熱部材を接触させた空冷方式が比較的多く適用されている。よって、半導体素子の高速化や高機能化に伴って半導体素子の発熱量が増加すると、放熱部材の大型化や形状の複雑化により、電子装置の実装設計に影響を与える虞がある。
また、近年では、半導体素子の高速化や高機能化に対応するため、例えば、TSV(Through Silicon Via)技術を使って半導体素子を積層する手法が提案されている(例えば
、非特許文献1を参照)。図18は、従来技術に係る半導体素子を積層した半導体装置を示した図の一例である。積層された各半導体素子121A〜Eを冷却する場合、ヒートシンク122のような放熱部材を用いた冷却方式では、放熱部材に比較的近い半導体素子121Aから冷却が行なわれる。このため、放熱部材から比較的遠い半導体素子121Eは冷却されにくい。
そこで、例えば、半導体素子の内外に形成した微細な流路に冷媒を流して半導体素子を冷却する手法が提案されている。図19は、従来技術に係る半導体素子に形成した微細な流路を示した図の一例である。例えば、MEMS(Micro Electro Mechanical Systems)技術を活用した微細加工により、半導体素子121A〜Eに形成された各TSV間に流路(「マイクロチャネル」と呼ばれることもある)105を形成し、流路105内に冷媒を流通する。各半導体素子121A〜Eを流路105内の冷媒で冷却すれば、特定の半導体素子が高温になることを防止することが可能である。
また、この他の手法として、例えば、冷却媒体用の流路を含む支持基板を素子基板に貼り合わせたものがある(例えば、特許文献1を参照)。また、例えば、発熱素子とヒートシンクとの間に冷却用流体を内包した装置を設けたものがある(例えば、特許文献2を参照)。また、例えば、平板状の容器内において容器の厚さ方向で対向する両面にウィック材を各々設け、両ウィック材の間に支柱を配置したものがある(例えば、特許文献3を参照)。
山地康弘,安達達也,森藤忠洋,佐藤知稔,高橋健司、「3次元積層モジュールにおける熱設計」、電子情報通信学会技術研究報告(CPM)[電子部品・材料]、一般社団法人電子情報通信学会、2001年12月13日、信学技報Vol.101, No.516、p.45−52
特開2005−56966号公報 特開2005−72542号公報 特開2004−238672号公報 特表2009−512215号公報
半導体素子を積層した半導体装置は、各半導体素子を十分に冷却することが求められる。しかし、半導体装置は、小型化が要求されるため、各半導体素子を冷却するために十分な大きさの冷媒流路を各層に設けることが難しい場合がある。この場合、冷却システムの冷却効率を上げれば、冷媒を流す流路の小型化を図ることができる。冷却システムの冷却効率を上げる手法の一つに、例えば、冷媒の相変化を利用することが考えられる。しかし、各半導体素子間に形成できる微細な大きさの冷媒流路では、冷媒の相変化を利用した冷却を安定的に実現することが難しい場合がある。例えば、半導体素子が薄くなると、冷媒流路も小さくなるため、流路内の冷媒の圧力損失が大きくなり、液相の冷媒が正常に循環しないことがある。また、冷媒の循環経路を複雑化すると、圧力損失の増加により、冷媒の循環が困難になる場合がある。
そこで、本願は、積層された各半導体素子を、冷媒の相変化を利用して効率的に冷却することが可能な半導体装置を提供することを目的とする。
本願は、次のような半導体装置を開示する。
冷媒を封入した中空部材によって表面の少なくとも一部が覆われた半導体素子を複数積み重ねた積層体と、
前記積層体の側方に配置され、各中空部材の一端と熱的に接触する放熱部材と、
前記各中空部材の内部に形成され、前記放熱部材の放熱によって凝縮した冷媒を前記中空部材の他端方向へ誘導する多孔質体と、
前記中空部材の内面のうち前記半導体素子に対応する領域に形成され、前記半導体素子から前記多孔質体へ伝達される熱によって前記多孔質体から蒸発した冷媒を前記中空部材の一端へ導く溝と、を備える、
半導体装置。
上記半導体装置であれば、積層された各半導体素子を、冷媒の相変化を利用して効率的に冷却することが可能となる。
実施形態に係る半導体装置の斜視図の一例である。 実施形態に係る半導体装置の構造図の一例である。 図2に示すグルーブおよび伝熱部を拡大した図の一例である。 図2において符号A−Aで示す破線部分の半導体装置の断面図である。 図2において符号B−Bで示す破線部分の半導体装置の断面図の一例である。 図4に示す熱拡散モジュールを拡大した図の一例である。 ウィックを設けた基材を示した図の一例である。 グルーブを形成した基材を示した図の一例である。 グルーブが板材に覆われる状態を示した図の一例である。 ウィックがカバーで覆われる状態を示した図の一例である。 カバーの原材料を示した図の一例である。 ウィックがカバーで覆われた状態を示した図の一例である。 熱拡散モジュールがLSI素子に接合される状態を示した図の一例である。 放熱部材が積層体に取り付けられる状態を示した図の一例である。 グルーブおよび伝熱部の変形例の拡大図である。 中空部材の第1変形例を示した図である。 中空部材の第2変形例を示した図である。 従来技術に係る半導体素子を積層した半導体装置の一例を示した図の一例である。 従来技術に係る半導体素子に形成した微細な流路を示した図の一例である。
以下、実施形態について説明する。以下に示す実施形態は、単なる例示であり、本願の技術的範囲を以下の態様に限定するものではない。
<半導体装置の実施形態>
図1は、実施形態に係る半導体装置の斜視図の一例である。半導体装置1は、LSI素子(Large Scale Integration:本願でいう「半導体素子」の一例である)2を複数積み
重ねた積層体3と、積層体3の側方に配置された放熱部材4とを備える。各LSI素子2は、はんだバンプ5を介して電気的に接続されている。各LSI素子2には、LSI素子2の熱を除去する熱拡散モジュール6が取り付けられている。各熱拡散モジュール6は、積層体3の側方に配置された放熱部材4と熱的に接触しており、放熱部材4によって冷却される。なお、放熱部材4は、空気と熱交換を行う空冷式であってもよいし、流路を流れる冷媒と熱交換を行う水冷式であってもよい。放熱部材4は、放熱性に優れるものであれば如何なる材質であってもよく、例えば、銅やアルミニウム等を適用可能である。放熱部材4は、空冷式の場合、フィンを設けて表面積を広げ、放熱性を高めてもよい。
図2は、実施形態に係る半導体装置1の構造図の一例である。LSI素子2には、熱拡散モジュール6が設けられている他に、アクティブ層7、TSV8、再配線層9および保護膜10が備わっている。アクティブ層7には、トランジスタ等の集積回路が形成されている。熱拡散モジュール6は、各LSI素子2が積層されても他のLSI素子2に接触しないよう、LSI素子2の下側の表面に形成された凹部内に配置されている。LSI素子2の下側の表面に形成された凹部内に熱拡散モジュール6を配置することで、半導体装置1の薄型化や、冷却効率の向上が図られる。TSV8は、LSI素子2の表裏を貫通するシリコン貫通ビアである。再配線層9には、アクティブ層7とTSV8とを電気的に繋ぐ配線が形成されている。保護膜10は、再配線層9を覆うように形成されており、LSI素子2を保護する。
熱拡散モジュール6は、中空部材11およびウィック(本願でいう「多孔質体」の一例である)12を備える。中空部材11は、冷媒を封入した部材である。LSI素子2の表面のうちアクティブ層7に対応しない領域には、TSV8が形成されている。よって、中空部材11は、LSI素子2の表面のうちアクティブ層7に対応する領域(図2においてはアクティブ層7の直下の部分に相当し、本願でいう「アクティブ領域」の一例でもある)を覆うようにLSI素子2に取り付けられている。中空部材11の内部に配置されているウィック12には、中空部材11に封入される冷媒が浸透している。中空部材11の内面のうちLSI素子2に対応する領域には凹凸加工が施されており、冷媒蒸気が排出される凹状のグルーブ13と、熱の伝達を行う凸状の伝熱部15とが形成されている。冷媒は、LSI素子2の熱で気化し、放熱部材4による冷却で液化するものであれば如何なるものであってもよく、例えば、水、フロン、有機溶剤あるいは炭化水素系の冷媒を適用可能である。
図3は、図2に示すグルーブ13および伝熱部15を拡大した図の一例である。伝熱部15は、ウィック12に接触している。よって、LSI素子2の熱は、伝熱部15を経由し、ウィック12内を流れる液相の冷媒に伝達される。ウィック12内を流れる液相の冷媒は、伝熱部15を経由して伝達されたLSI素子2の熱で気化する。LSI素子2は、
冷媒が気化する際の気化熱により冷却される。LSI素子2の熱で気化した冷媒は、図3の矢印が示すように、伝熱部15の隣に形成されているグルーブ13内へ流れる。なお、グルーブ13や伝熱部15の寸法は、LSI素子2の発熱量や温度分布等に応じて適宜変更してもよい。
図4は、図2において符号A−Aで示す破線部分の半導体装置1の断面図である。半導体装置1は、積層体3の側方に配置され、中空部材11の一端を冷却する放熱部材4が中空部材11の両端に各々備わっている。また、グルーブ13は、中空部材11の内部において、放熱部材4が配置されている中空部材11の両端に渡って延在している。
図5は、図2において符号B−Bで示す破線部分の半導体装置1の断面図の一例である。中空部材11の内部に形成されている各グルーブ13は、図5に示すように、直線状の溝であり、互いに平行に配置されている。
図6は、図4に示す熱拡散モジュール6を拡大した図の一例である。中空部材11の両端は、放熱部材4によって放熱される。よって、中空部材11の内部では、グルーブ13内の気相の冷媒が中空部材11の両端付近で冷却されて凝縮し、液化する。液化した冷媒は、毛細管力によってウィック12に吸収される。中空部材11の一端側でウィック12に吸収された液相の冷媒は、冷媒の循環力となるウィック12の毛細管力により、図6の破線の矢印で示すように、ウィック12内で中空部材11の他端方向へ移動する。ウィック12内を流れる冷媒は、伝熱部15を介して伝達されるLSI素子2の熱によって再び気化し、グルーブ13内に排出される。グルーブ13内に排出された冷媒は、グルーブ13内の圧力勾配により、冷媒が凝縮している中空部材11の両端へ誘導される。中空部材11に封入された冷媒は、LSI素子2の発熱と放熱部材4の放熱により、上記一連の蒸発及び凝縮のサイクルを繰り返す。
すなわち、熱拡散モジュール6内では、冷媒の相変化を伴う、気相の冷媒と液相の冷媒とによる気液二相流を用いた熱移動が行われる。冷媒の相変化を伴うことにより、顕熱のみならず潜熱の移動を伴う効率的な冷却が実現される。また、冷媒は、ウィック12の毛細管力により循環するため、半導体装置1が如何なる姿勢であっても循環力が失われず、上記一連の蒸発及び凝縮のサイクルを繰り返すことができる。よって、上記実施形態に係る半導体装置1は、設置状態の如何に関わりなく、各LSI素子2を適正に冷却可能である。
また、各層のLSI素子2は、熱拡散モジュール6および放熱部材4を経由して互いに熱的に接続されているため、積層された各LSI素子2の均熱化が図られ、局部的な発熱が抑制される。また、本実施形態に係る半導体装置1は、冷媒の相変化を利用した気液二相流により各LSI素子2を冷却しているため、相変化を伴わない単相流の水冷方式に比べて効率的な冷却を実現できる。よって、相変化を伴わない単相流の水冷方式に比べて冷媒の流量を少なくすることができるため、LSI素子2の薄型化による流路の圧力損失の増大の影響を受けにくい。従って、各LSI素子2を十分に冷却する能力を損なうことなく、半導体装置1の更なる小型化を図ることが可能である。
なお、上記半導体装置1は、例えば、以下のような方法で製造することが可能である。
図7は、ウィック12を設けた基材を示した図の一例である。半導体装置1の熱拡散モジュール6の製造工程においては、板状の基材16が用意される。基材16の材質は如何なるものであってもよく、例えば、シリコン等を適用可能である。なお、基材16がシリコン製であれば、グルーブ13は、LSI素子2と同様の半導体製造プロセスによって形成可能である。
基材16に設けるウィック12は如何なるものであってもよい。すなわち、例えば、ポーラスポリイミドを適用してもよいし、或いは、ステンレス又は銅粉末等の金属、アルミナ等のセラミックスなどを焼結したものを適用してもよい。ウィック12をポーラスポリイミドで形成する場合には、例えば、空孔を形成するための添加剤をポリイミドの前駆体と混合した溶液が基材16の表面に塗布される。次に、基材16の表面に塗布した溶液が硬化される。次に、硬化した溶液中に含まれる添加剤が選択的に除去される。これにより、基材16の表面に、ポーラス化したポリイミドの膜をウィック12として形成できる。
図8は、グルーブ13を形成した基材16を示した図の一例である。基材16にウィック12が設けられた後は、基材16にグルーブ13が形成される。グルーブ13を形成する際の加工方法は如何なるものであってもよく、例えば、Si DRIE(Deep Reactive Ion Etching of Silicon)プロセスやサンドブラスト、ドリル加工等を適用可能である。
図9は、グルーブ13が板材に覆われる状態を示した図の一例である。基材16にグルーブ13が形成された後は、グルーブ13が板材17で覆われる。板材17は、基材16に接合可能なものであれば如何なる材質であってもよいが、例えば、シリコン製であれば半導体製造プロセスで多用されている各種の常温接合技術を適用可能である。
図10は、ウィック12がカバーで覆われる状態を示した図の一例である。グルーブ13が板材17で覆われた後は、ウィック12がカバー18で覆われる。カバー18は、基材16に接合可能なものであれば如何なる材質であってもよいが、例えば、シリコン製であれば半導体製造プロセスで多用されている各種の常温接合技術を適用可能である。
図11は、カバー18の原材料を示した図の一例である。カバー18を製造する際は、例えば、図11に示すような板状の原材料19が用意される。そして、原材料19の表面に、図10に示したような、ウィック12を収容できる大きさの凹部20が形成されると、カバー18が完成する。なお、凹部20を形成する際の加工方法は如何なるものであってもよく、例えば、Si DRIE(Deep Reactive Ion Etching of Silicon)プロセスやサン
ドブラスト、ドリル加工等を適用可能である。
図12は、ウィック12がカバー18で覆われた状態を示した図の一例である。カバー18が基材16に接合され、中空部材11が完成した後は、中空部材11の内部に冷媒が充填される。冷媒は、例えば、カバー18に予め設けた孔から充填されてもよいし、基材16に予め設けた孔から充填されてもよい。冷媒は、例えば、中空部材11に設けられた孔から、中空部材11の内部が真空引きされた後、中空部材11の内部に充填される。冷媒が充填された後は、孔が溶接で塞がれる。孔が溶接で塞がれると、冷媒の充填が完了し、熱拡散モジュール6が完成する。
図13は、熱拡散モジュール6がLSI素子2に接合される状態を示した図の一例である。通常の半導体製造プロセスによりLSI素子2が完成され、また、上記製造プロセスにより熱拡散モジュール6が完成された後は、熱拡散モジュール6がLSI素子2に接合される。中空部材11がシリコン製であれば、熱拡散モジュール6の接合に際し、例えば、半導体製造プロセスで多用されている各種の常温接合技術を適用可能である。
熱拡散モジュール6を接合したLSI素子2が複数用意された後は、各LSI素子2が積み重ねられる。積み重ねられた各LSI素子2は、はんだバンプ5を介して互いに接合され、図2に示したような積層体3を形成する。
図14は、放熱部材4が積層体3に取り付けられる状態を示した図の一例である。各L
SI素子2が積層されて積層体3が形成された後は、積層体3に放熱部材4が取り付けられる。積層体3に放熱部材4が取り付けられることにより、上記半導体装置1が完成する。
図15は、グルーブ13および伝熱部15の変形例の拡大図である。上記実施形態では、例えば、図3に示したように、ウィック12の下面が中空部材11の内面に接触していた。しかし、上記実施形態に係る半導体装置1は、このような態様に限定されるものでない。中空部材11は、例えば、図15に示すように、中空部材11の内面のうちLSI素子2に対応する領域に対向する面とウィック12との間が離間し、隙間を形成するものであってもよい。ウィック12と中空部材11との間に隙間を設けることで、当該隙間に液相の冷媒が溜まり、ウィック12に冷媒が安定的に供給される。
図16は、中空部材11の第1変形例を示した図である。上記実施形態に係る半導体装置1の中空部材11は、例えば、図16に示すように、放熱部材4が配置されている中空部材11の両端に渡って延在するグルーブ13の他、各グルーブ13と交差するグルーブ14を中空部材11の内部に形成していてもよい。中空部材11にグルーブ14を形成することにより、各グルーブ13が連通され、LSI素子2の温度分布の更なる均一化が図られる。なお、各グルーブ13を連通する流路は、溝状のものに限定されるものでなく、例えば、管状の流路等であってもよい。
また、上記実施形態に係る半導体装置1の中空部材11は、アクティブ層7の形状やTSV8の配置箇所等に応じて適宜変形してもよい。図17は、中空部材11の第2変形例を示した図である。上記実施形態に係る半導体装置1の中空部材11は、例えば、図17に示すように、上面視L字状に形成されており、中空部材11の内部のグルーブ13が途中で曲がっていてもよい。この場合、放熱部材4は、積層体3の隣り合う2つの側面に各々配置されることになる。
また、熱拡散モジュール6の中空部材11は、上記実施形態ではLSI素子2の一端から他端へ至っているが、例えば、中空部材11の一端がLSI素子2の一端に至るものの中空部材11の他端がアクティブ層7の領域に留まるものであってもよい。
以下、第1実施例について説明する。本第1実施例では、厚さ0.5mmのシリコン基板を基材16として用意した。そして、基材16の上に、厚さ0.15mmのポーラスポリイミドを成膜し、ウィック12を形成した(図7を参照)。ポーラスポリイミドを成膜する際は、ポリイミド前駆体や光硬化性樹脂前駆体を溶解した溶液を基材16に塗布した後に予備乾燥を行い、次に二酸化炭素を膜に溶解して溶媒の液滴を生成し、次に光を照射して光硬化性樹脂前駆体を硬化させた。そして、溶媒を蒸発させて空孔を形成し、次に膜を加熱して光硬化性樹脂を気化させることにより、ポーラスポリイミドを成膜した。
次に、基材16を研削して厚さ0.15mmとした後、レジストを用いたフォトリソグラフィプロセスにより、グルーブ13を形成する部分を開口したパターニングを行なった(図8を参照)。そして、C48ガスとSF6ガスを用いたボッシュ法により、基材16
を深さ0.15mmまでエッチングした。
そして、レジストを除去した後、厚さ0.3mmのシリコン基板を板材17として用意し、常温で接合した(図9を参照)。そして、厚さ0.3mmの板材17を研削して厚さ0.1mmにした。
また、別工程において、厚さ0.3mmのシリコン基板を原材料19として用意した(
図11を参照)。そして、原材料19に、レジストを用いたフォトリソグラフィプロセスにより、凹部20を形成する部分を開口したパターニングを行なった。そして、C48ガスとSF6ガスを用いたボッシュ法により、原材料19を深さ0.15mmまでエッチン
グし、カバー18を完成させた。
完成させたカバー18は、ウィック12を覆うような状態で基材16に常温接合した(図10を参照)。そして、冷媒の充填等を行い、熱拡散モジュール6を完成させた(図12を参照)。
このようにして製造された本第1実施例に係る熱拡散モジュール6をLSI素子2に接合し、上記半導体装置1を完成させたところ、熱拡散モジュール6内では、冷媒の相変化を伴う熱移動が行われることが確認された。
以下、第2実施例について説明する。本第2実施例では、ウィック12としてCu(銅)微粒子を用いたポーラス金属を用いた。ウィック12は、ガスデポジション法で厚さ0.15mmに形成したポーラスなCuである。ガスデポジション法であれば、金属微粒子の噴射ノズルの位置を制御することにより,任意の場所および形状にポーラス金属を形成することができる。基材16の温度を100℃とし、キャリアガスにはヘリウムを使用した。原料生成室と膜形成室との圧力差を、成膜初期には200kPaにし、比較的密なCu膜を20μmの厚さで成膜した。そして、残りの成膜中期から後期にかけては、原料生成室と膜形成室との圧力差を0.5kPaとし、ポーラスな金属膜を完成させた。その他については、上記第1実施例と同様の方法を用いた。
このようにして製造された本第2実施例に係る熱拡散モジュール6をLSI素子2に接合し、上記半導体装置1を完成させたところ、熱拡散モジュール6内では、冷媒の相変化を伴う熱移動が行われることが確認された。
以下、第3実施例について説明する。本第3実施例では、カバー18を製造する際に原材料19に対して行うエッチングを、上記第1実施例のように0.15mmまでではなく、ウィック12の厚さよりも大きい0.2mmまで行った。その他については、上記第1実施例と同様の方法を用いた。これにより、ウィック12の下面を中空部材11の内面から離間させた熱拡散モジュール6を完成させた(図15を参照)。
このようにして製造された本第3実施例に係る熱拡散モジュール6をLSI素子2に接合し、上記半導体装置1を完成させたところ、熱拡散モジュール6内では、冷媒の相変化を伴う熱移動が行われることが確認された。
1・・半導体装置:2・・LSI素子:3・・積層体:4・・放熱部材:5・・はんだバンプ:6・・熱拡散モジュール:7・・アクティブ層:8・・TSV:9・・再配線層:10・・保護膜:11・・中空部材:12・・ウィック:13,14・・グルーブ:15・・伝熱部:16・・基材:17・・板材:18・・カバー:19・・原材料:20・・凹部:105・・流路:121A〜E・・半導体素子:122・・ヒートシンク

Claims (6)

  1. 冷媒を封入した中空部材によって表面の少なくとも一部が覆われた半導体素子を複数積み重ねた積層体と、
    前記積層体の側方に配置され、各中空部材の一端と熱的に接触する放熱部材と、
    前記各中空部材の内部に形成され、前記放熱部材の放熱によって凝縮した冷媒を前記中空部材の他端方向へ誘導する多孔質体と、
    前記中空部材の内面のうち前記半導体素子に対応する領域に形成され、前記半導体素子から前記多孔質体へ伝達される熱によって前記多孔質体から蒸発した冷媒を前記中空部材の一端へ導く溝と、を備える、
    半導体装置。
  2. 前記中空部材は、前記半導体素子の表面に形成された凹部内に配置される、
    請求項1に記載の半導体装置。
  3. 前記中空部材は、前記半導体素子の表面のうち前記半導体素子の表裏を貫通するビアが形成されないアクティブ領域を覆う、
    請求項1または2に記載の半導体装置。
  4. 前記中空部材は、前記半導体素子の一端から他端へ至っており、
    前記放熱部材は、前記積層体の側方のうち前記中空部材の一端側と他端側の両側方に各々配置されている、
    請求項1から3の何れか一項に記載の半導体装置。
  5. 前記中空部材の内面のうち前記半導体素子に対応する領域には、前記溝が平行に複数形成されており、
    前記半導体装置は、前記中空部材のうち前記半導体素子に対応する領域に形成され、前記溝同士を連通する流路を更に備える、
    請求項1から4の何れか一項に記載の半導体装置。
  6. 前記中空部材は、前記中空部材の内面のうち前記半導体素子に対応する領域に対向する面と前記多孔質体との間に隙間を形成する、
    請求項1から5の何れか一項に記載の半導体装置。
JP2012272395A 2012-12-13 2012-12-13 半導体装置 Pending JP2014120516A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012272395A JP2014120516A (ja) 2012-12-13 2012-12-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012272395A JP2014120516A (ja) 2012-12-13 2012-12-13 半導体装置

Publications (1)

Publication Number Publication Date
JP2014120516A true JP2014120516A (ja) 2014-06-30

Family

ID=51175136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012272395A Pending JP2014120516A (ja) 2012-12-13 2012-12-13 半導体装置

Country Status (1)

Country Link
JP (1) JP2014120516A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6442594B1 (ja) * 2017-12-25 2018-12-19 株式会社フジクラ 放熱モジュール
CN111081664A (zh) * 2018-10-22 2020-04-28 迪尔公司 具有用于热性能的相变材料的半导体器件的封装
CN111095542A (zh) * 2017-09-25 2020-05-01 索尼半导体解决方案公司 半导体设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275584A (ja) * 1992-03-26 1993-10-22 Toshiba Corp 冷却装置および小型電子機器
JP2001168255A (ja) * 1999-12-14 2001-06-22 Chemitoronics Co Ltd 冷却器付半導体集積回路装置及びその製造方法
US20040022026A1 (en) * 2002-07-31 2004-02-05 Belady Christian L. Stacked electronic device modules with heat pipes
JP2008082698A (ja) * 2002-05-08 2008-04-10 Furukawa Electric Co Ltd:The 薄型シート状ヒートパイプ
JP2011127780A (ja) * 2009-12-15 2011-06-30 Sony Corp 熱輸送デバイス及び電子機器
JP2012233625A (ja) * 2011-04-28 2012-11-29 Fujitsu Ltd ループ型ヒートパイプ及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275584A (ja) * 1992-03-26 1993-10-22 Toshiba Corp 冷却装置および小型電子機器
JP2001168255A (ja) * 1999-12-14 2001-06-22 Chemitoronics Co Ltd 冷却器付半導体集積回路装置及びその製造方法
JP2008082698A (ja) * 2002-05-08 2008-04-10 Furukawa Electric Co Ltd:The 薄型シート状ヒートパイプ
US20040022026A1 (en) * 2002-07-31 2004-02-05 Belady Christian L. Stacked electronic device modules with heat pipes
JP2011127780A (ja) * 2009-12-15 2011-06-30 Sony Corp 熱輸送デバイス及び電子機器
JP2012233625A (ja) * 2011-04-28 2012-11-29 Fujitsu Ltd ループ型ヒートパイプ及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111095542A (zh) * 2017-09-25 2020-05-01 索尼半导体解决方案公司 半导体设备
US11417584B2 (en) * 2017-09-25 2022-08-16 Sony Semiconductor Solutions Corporation Semiconductor device
JP6442594B1 (ja) * 2017-12-25 2018-12-19 株式会社フジクラ 放熱モジュール
WO2019131589A1 (ja) * 2017-12-25 2019-07-04 株式会社フジクラ 放熱モジュール
JP2019113270A (ja) * 2017-12-25 2019-07-11 株式会社フジクラ 放熱モジュール
TWI678508B (zh) * 2017-12-25 2019-12-01 日商藤倉股份有限公司 散熱模組
CN111081664A (zh) * 2018-10-22 2020-04-28 迪尔公司 具有用于热性能的相变材料的半导体器件的封装
CN111081664B (zh) * 2018-10-22 2024-04-30 迪尔公司 具有用于热性能的相变材料的半导体器件的封装

Similar Documents

Publication Publication Date Title
US11201102B2 (en) Module lid with embedded two-phase cooling and insulating layer
US10727159B2 (en) Counter-flow expanding channels for enhanced two-phase heat removal
Iradukunda et al. A review of advanced thermal management solutions and the implications for integration in high-voltage packages
KR102023228B1 (ko) 보호용 열 확산 리드 및 최적 열 계면 저항을 포함하는 열전 열 교환기 컴포넌트
US9557118B2 (en) Cooling technique
JP2004190976A (ja) 熱輸送装置及び電子デバイス
WO2014185088A1 (ja) 半導体装置とその製造方法、及び電子機器
US10006720B2 (en) System for using active and passive cooling for high power thermal management
US20150007965A1 (en) Cooling Assemblies Having Porous Three Dimensional Surfaces
US7843695B2 (en) Apparatus and method for thermal management using vapor chamber
US20120267077A1 (en) Cooling apparatuses and power electronics modules comprising the same
US20140202665A1 (en) Integrated thin film evaporation thermal spreader and planar heat pipe heat sink
CN110192273B (zh) 用于在热接地平面中散布高热通量的方法和设备
US20170295671A1 (en) Multi-phase heat dissipating device for an electronic device
KR102208968B1 (ko) 전자 디바이스에 내장된 다상 열 방산 디바이스
JP2015502054A (ja) 液体金属スプレッダーによる冷却作用を備えた電子デバイス
KR20180135895A (ko) 전자 디바이스용 다상 방열 디바이스
CN111952258A (zh) 半导体装置封装及其制造方法
JP2006242455A (ja) 冷却方法及び装置
JP4997954B2 (ja) 回路基板、その製造方法及び半導体装置
JP2014120516A (ja) 半導体装置
JP2004509450A (ja) マイクロ熱伝達器を用いて、パワーエレクトロニクスの構成部材を冷却するための冷却装置
Rangarajan et al. A Review of Recent Developments in “On-Chip” Embedded Cooling Technologies for Heterogeneous Integrated Applications
JP5938865B2 (ja) ループ型ヒートパイプ及び電子装置
JP2015018993A (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160720

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161108