JP4997954B2 - 回路基板、その製造方法及び半導体装置 - Google Patents
回路基板、その製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP4997954B2 JP4997954B2 JP2006339133A JP2006339133A JP4997954B2 JP 4997954 B2 JP4997954 B2 JP 4997954B2 JP 2006339133 A JP2006339133 A JP 2006339133A JP 2006339133 A JP2006339133 A JP 2006339133A JP 4997954 B2 JP4997954 B2 JP 4997954B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- core substrate
- circuit board
- hole
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structure Of Printed Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
この半導体装置では、電子部品3が両面から冷却され、しかも一面はベーパーチャンバによる冷却なので、第1実施形態と同程度の非常に高い冷却効果を有する。加えて、コア基板21の任意の位置でビア14’を介して、コア基板21の両面に設けられた配線基板22、23の配線間を接続することができる。
(付記1)内部に冷却液の流路が形成された良熱伝導金属からなるコア基板と、
前記コア基板の一方の主面に貼着された配線基板と、
前記コア基板の他方の主面に形成された配線層
と、
前記流路を分離する隔壁に形成され、前記コア基板を貫通する貫通孔と、
前記配線基板、前記貫通孔を充填する絶縁物及び前記配線層を貫通して形成されたスルーホールと、
前記スルーホール内に設けられた導電体からなるビアとを有する回路基板。
(付記2)ベーパーチャンバを構成する良熱伝導金属からなるコア基板と、
前記コア基板を貫通する貫通孔と、
前記貫通孔に嵌合して、前記ベーパーチャンバ内の冷却液を密封するように設けられた金属管と、
前記金属管の管内を充填する絶縁物と、
前記絶縁物を貫通して形成されたスルーホールと、
前記スルーホール内に設けられた導電体からなるビアと
前記ビアと接続する第1配線を有し、前記コア基板の一方の主面に貼着された配線基板と、
前記ビアと接続する第2配線を有し、前記コア基板の他方の主面に形成された配線層とを有する回路基板。
(付記3)前記配線基板は多層配線基板からなり、
前記配線層は、前記コア基板の他方の主面に貼着された多層配線基板からなることを特徴とするを請求項1又は2記載の回路基板。
(付記4)前記コア基板はAl若しくはCu又はこれらを主材料とする合金からなること特徴とする付記1、2又は3記載の回路基板。
(付記5)前記配線基板内の異なる層の配線間を接続し、前記コア基板の表面に接続された第2のビアを備えることを特徴とする付記1、2、3又は4記載の回路基板。
(付記6)前記配線層がマザーボードに接続するための電極を含むことを特徴とする付記1又は2記載の回路基板。
(付記7)前記配線層を構成する多層配線基板が、マザーボードに接続するための電極を含むことを特徴とする付記3記載の回路基板。
(付記8)付記1〜7の何れかに記載された回路基板の上面に電子部品が搭載され、
前記電子部品の上面に放熱器が設けられたことを特徴とする半導体装置。
(付記9)付記6又は7記載の回路基板の上面に電子部品が搭載され、
マザーボード上に前記回路基板が搭載されたことを特徴とする半導体装置。
(付記10)付記3記載の回路基板の上下両面に電子部品が搭載されたことを特徴とする半導体装置。
(付記11)内部に冷却液の流路が形成された良熱伝導金属からなるコア基板の前記流路を分離する隔壁に、前記コア基板を貫通する貫通孔を形成する工程と、
前記貫通孔を絶縁物で充填する工程と、
前記コア基板の主面に絶縁膜を形成する工程と、
前記コア基板の一方の主面に配線基板を貼着する工程と、
前記コア基板の他方の主面に前記絶縁膜を介して配線層を形成する工程と、
前記配線基板、前記貫通孔を充填する絶縁物及び前記配線層を貫通するスルーホールを開設する工程と、
前記スルーホール内に導電体からなるビアを形成する工程とを有する回路基板の製造方法。
(付記12)ベーパーチャンバを構成する良熱伝導金属からなるコア基板に、前記コア基板を貫通する貫通孔を開設する工程と、
前記貫通孔に嵌合する金属管を、前記ベーパーチャンバ内の冷却液を密封するように設ける工程と、
前記金属管の管内を絶縁物により充填する工程と、
前記絶縁物を貫通して形成されたスルーホールと、
前記スルーホール内に導電体からなるビアを形成する工程と、
第1配線を有する配線基板を、前記第1配線が前記ビアと接続するように前記コア基板の一方の主面に貼着する工程と、
第2配線を有する配線層を、前記コア基板の他方の主面に形成する工程とを有する回路基板の製造方法。
3 電子部品
11、21 コア基板
11a 流路
11b 隔壁
11c 枠
11d、21d 上板
11e、21e 下板
11f 流入口
11g 流出口
12、22 配線基板
12c、13c、22c、23c 絶縁層
13、23 配線基板(配線層)
12a、13a、22a、23a 配線
13b、22b、23b 電極
14、14’ ビア
14a 導電膜(導電体)
14’a 電極
15、15’ スルーホール
16 絶縁物
16a 接着層
17 プリプレグ
18 貫通孔
21a 空洞
21b 上板
21b 下板
21c 空洞
21d 放熱部
21h ウィック
24 管
25 貫通孔
26 絶縁物
26a 絶縁層
27 接着層
28 はんだボール
31 ポンプ 32 ラジエータ
33 ファン
34 放熱器
36 パッケージ
37 伝熱板
101、201 マザーボード
102、202 回路基板
103、203 電子部品
104 高熱伝導板
105 冷却板
106 冷却液
205 放熱器
301 回路基板
301a 上面
301b 樹脂絶縁層
301c 配線層
302 管
303 電子部品(半導体チップ)
305 金属板
306 流路
307 窒化珪素板
308 金属回路板
Claims (6)
- 内部に冷却液の流路が形成された良熱伝導金属からなるコア基板と、
前記コア基板の一方の主面に貼着された配線基板と、
前記コア基板の他方の主面に形成された配線層と、
前記流路を複数の流路に分離する隔壁と、
前記隔壁に形成され、前記コア基板を貫通する貫通孔と、
前記配線基板、前記貫通孔を充填する絶縁物及び前記配線層を貫通して形成されたスルーホールと、
前記スルーホール内に設けられた導電体からなるビアとを有する回路基板。 - 前記配線基板は多層配線基板からなり、
前記配線層は、前記コア基板の他方の主面に貼着された多層配線基板からなることを特徴とする請求項1記載の回路基板。 - 前記コア基板はAl若しくはCu又はこれらを主材料とする合金からなること特徴とする請求項1又は2記載の回路基板。
- 請求項1〜3の何れかに記載された回路基板の上面に電子部品が搭載され、
前記電子部品の上面に放熱器が設けられたことを特徴とする半導体装置。 - 請求項2記載の回路基板の上下両面に電子部品が搭載されたことを特徴とする半導体装置。
- 内部に冷却液の流路と、前記流路を複数の流路に分離する隔壁とを有する良熱伝導金属からなるコア基板を製造する工程と、
前記隔壁に前記コア基板を貫通する貫通孔を形成する工程と、
前記貫通孔を絶縁物で充填する工程と、
前記コア基板の主面に絶縁膜を形成する工程と、
前記コア基板の一方の主面に配線基板を貼着する工程と、
前記コア基板の他方の主面に前記絶縁膜を介して配線層を形成する工程と、
前記配線基板、前記貫通孔を充填する絶縁物及び前記配線層を貫通するスルーホールを開設する工程と、
前記スルーホール内に導電体からなるビアを形成する工程とを有する回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006339133A JP4997954B2 (ja) | 2006-12-15 | 2006-12-15 | 回路基板、その製造方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006339133A JP4997954B2 (ja) | 2006-12-15 | 2006-12-15 | 回路基板、その製造方法及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008153400A JP2008153400A (ja) | 2008-07-03 |
JP4997954B2 true JP4997954B2 (ja) | 2012-08-15 |
Family
ID=39655273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006339133A Expired - Fee Related JP4997954B2 (ja) | 2006-12-15 | 2006-12-15 | 回路基板、その製造方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4997954B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011166029A (ja) * | 2010-02-12 | 2011-08-25 | Panasonic Corp | 配線基板、それを用いた電子装置、及び配線基板の製造方法 |
ES2686972T3 (es) | 2016-05-20 | 2018-10-23 | Flooring Technologies Ltd. | Procedimiento para fabricar un tablero de material derivado de la madera resistente a la abrasión y línea de producción para ello |
US9852971B1 (en) * | 2016-06-09 | 2017-12-26 | Advanced Semiconductor Engineering, Inc. | Interposer, semiconductor package structure, and semiconductor process |
CN107979913A (zh) * | 2017-12-28 | 2018-05-01 | 珠海杰赛科技有限公司 | 一种中空内埋式盲槽散热印刷电路板 |
CN111656519A (zh) | 2018-01-25 | 2020-09-11 | 三菱电机株式会社 | 电路装置以及电力变换装置 |
JP7080322B2 (ja) * | 2018-07-12 | 2022-06-03 | 三菱電機株式会社 | 半導体装置 |
JP2023032484A (ja) * | 2021-08-27 | 2023-03-09 | 株式会社 日立パワーデバイス | パワー半導体ユニット、パワー半導体ユニットの製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6133469U (ja) * | 1984-07-30 | 1986-02-28 | 三菱電線工業株式会社 | 回路基板のスル−ホ−ル管 |
JPS61114590A (ja) * | 1984-11-09 | 1986-06-02 | 株式会社日立製作所 | 金属ベ−ス配線基板及びその製造法 |
JPS62189796A (ja) * | 1986-02-15 | 1987-08-19 | イビデン株式会社 | 多層プリント配線板の製造方法 |
JPS62198200A (ja) * | 1986-02-26 | 1987-09-01 | 日立化成工業株式会社 | 配線板 |
JPH04188787A (ja) * | 1990-11-21 | 1992-07-07 | Mitsubishi Electric Corp | プリント配線基板 |
JP2002134925A (ja) * | 2000-10-26 | 2002-05-10 | Nitto Denko Corp | 多層回路基板およびその製造方法 |
JP4350604B2 (ja) * | 2004-07-16 | 2009-10-21 | シャープ株式会社 | プリント配線板、およびその製造方法、ならびにプリント配線板を用いた電子機器 |
-
2006
- 2006-12-15 JP JP2006339133A patent/JP4997954B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008153400A (ja) | 2008-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11133237B2 (en) | Package with embedded heat dissipation features | |
JP3815239B2 (ja) | 半導体素子の実装構造及びプリント配線基板 | |
US9741638B2 (en) | Thermal structure for integrated circuit package | |
JP5009085B2 (ja) | 半導体装置 | |
EP2894950B1 (en) | Embedded heat slug to enhance substrate thermal conductivity | |
US7002247B2 (en) | Thermal interposer for thermal management of semiconductor devices | |
EP1848035B1 (en) | Semiconductor device with integrated heat spreader | |
JP4997954B2 (ja) | 回路基板、その製造方法及び半導体装置 | |
JP5807220B2 (ja) | インターポーザ及びそれを用いた半導体モジュール | |
JP2013520835A (ja) | 対称型シリコン・キャリア流体キャビティ及びマイクロチャネル冷却板を組み合せて用いた垂直集積チップ・スタックの両面熱除去 | |
US8263871B2 (en) | Mount board and semiconductor module | |
JP2009105394A (ja) | 内部冷却構造を有する回路基板を利用した電気アセンブリ | |
JP2008060172A (ja) | 半導体装置 | |
JP2010161184A (ja) | 半導体装置 | |
JP2010080572A (ja) | 電子装置 | |
US10141240B2 (en) | Semiconductor device, corresponding circuit and method | |
US9105562B2 (en) | Integrated circuit package and packaging methods | |
TWI269414B (en) | Package substrate with improved structure for thermal dissipation and electronic device using the same | |
JP2011035352A (ja) | 半導体装置 | |
JP2010251427A (ja) | 半導体モジュール | |
JP2009117489A (ja) | 半導体素子パッケージ及び実装基板 | |
WO2022127531A1 (zh) | 散热封装结构 | |
JP7236930B2 (ja) | 放熱装置 | |
JP6277598B2 (ja) | 冷却モジュール、積層半導体集積回路装置及び冷却モジュールの製造方法 | |
JP5929059B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120430 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |