JP5929059B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5929059B2 JP5929059B2 JP2011198127A JP2011198127A JP5929059B2 JP 5929059 B2 JP5929059 B2 JP 5929059B2 JP 2011198127 A JP2011198127 A JP 2011198127A JP 2011198127 A JP2011198127 A JP 2011198127A JP 5929059 B2 JP5929059 B2 JP 5929059B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- flow path
- semiconductor device
- electronic component
- receiving member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Description
また、従来では、流路が複数形成されたヒートシンクをLSI素子のそれぞれに取り付け、流路に冷媒を流すことでLSI素子を冷却している。各LSI素子の上にヒートシンクが取り付けられるので、LSI素子間は、パッケージ基板の外周部分に設けられたソケットを介して電気的に接続される。
また、冷媒の流路を有するヒートシンクをLSI素子のそれぞれに取り付けるケースでは、LSI素子のサイズに合わせたヒートシンク内に冷媒の流路を形成する必要があるの
で、製造工程が複雑化する。さらに、LSI素子から出力された信号は、パッケージ基板外周部にあるソケットを介して他の層のLSI素子に伝達されるので、信号遅延が生じ易く、電子機器の処理の高速化が困難になる。
この発明は、このような事情に鑑みてなされたものであり、積層構造を有する半導体装置において、LSI素子の熱を効率良く冷却することを目的とする。
前述の一般的な説明及び以下の詳細な説明は、典型例及び説明のためのものであって、本発明を限定するためのものではない。
パッケージ基板10の下面には、複数の電極5が配列されており、各電極5にはんだバンプ4が1つずつ接合されている。図2に示すように、パッケージ基板10の上面には、複数の電極11,12と、下地パターン37が形成されている。各電極11,12の上にははんだバンプ17,18が1つずつ接合されている。下地パターン37の上には、パッケージ接合材38(第1の接合材)が接合されている。ここで、下面の電極5と上面の電極11,12の少なくとも一部は、例えば配線や貫通ビア(TSV;through-silicon via)によって電気的に接続されている。
このような受熱部材25は、熱伝導性が良好な材料、例えば、銅やアルミニウムを用いて製造される。ここで、第1のLSI素子15の冷却を効率化する観点からは、受熱部材25と第1のLSI素子15の接触面積は大きいことが好ましい。このために、受熱部材25の下面の大きさは、第1のLSI素子15の上面の面積以上になっている。しかしながら、受熱部材25の下面の大きさは、第1のLSI素子15より小さくても良い。
のラインとして形成され、第1のインターポーザ基板20の中央付近で開口部27を囲むように四角形に閉じている。パッケージ接合材38は、上部流路52の区画と共に、2つのインターポーザ基板20,15の接合にも寄与する。このために、上部流路52の高さは、接合部の高さ、即ち第1のインターポーザ基板20の上面から第2のインターポーザ基板30の下面までの距離に等しい。
最初に、図7Aに示す構造を得るまでの工程について説明する。
Si製のパッケージ基板10にドライエッチングによって貫通ビアを形成する。パッケージ基板10の上下面のそれぞれに例えばスパッタ法を用いて導電膜を形成した後、導電膜をパターニングして電極11,12と、流路形成用の下地パターン37を形成する。
最初に、下地パターン37の上に、パッケージ接合材38を例えばはんだめっき法によって形成する。これによって、下部流路54の下部が形成される。
続いて、パッケージ基板10の上に、第1のLSI素子15や電子部品16を実装する。第1のLSI素子15や電子部品16は、融点227℃がSn−Cu系や、Sn−Cu
−Ni系のはんだを用いてフリップチップ実装される。さらに、第1のLSI素子15の上に、受熱部材25を配置する。受熱部材25は、溝26がパッケージ接合材38のラインと平行になる向きに設置される。このとき、受熱部材25の一部25Cが第1のLSI素子15の側方に延び、パッケージ接合材38の上面に当接する。
まず、パッケージ基板10の上に第1のインターポーザ基板20を実装する。第1のインターポーザ基板20は、Si基板を用いて形成されており、予め貫通ビアと開口部27が例えばドライエッチングによって形成される。また、第1のインターポーザ基板20の下面には、パッケージ基板10と電気的に接続される電極19と、はんだバンプ18とが形成される。第1のインターポーザ基板20の上面には、第2のインターポーザ基板30と電気的に接続される下地パターン21と、上部流路52の下地パターン21とが形成される。下地パターン21は、例えば、スパッタ法やめっき法で形成される。さらに、パッケージ接合材22が下地パターン21と下地パターン21の上に例えばはんだめっき法で形成される。ここでのはんだ材料は,第1のLSI素子15を実装した時のはんだ材料よりも融点の低い材料、例えばSn−Ag−Cu系(融点217℃)を選択する。続いて、第1のLSI素子15の上面に、銅製の受熱部材25を配置する。受熱部材25の厚さは、例えば300μmであり、上部は表面積を拡大するために例えば高さ200μmの溝26が複数形成されている。
まず、貫通ビアを有するSi製の第2のインターポーザ基板30の上下面のそれぞれに電極23,31を形成する。さらに、上面の電極31上に電子部品35や第2のLSI素子36を実装する。この後、第2のインターポーザ基板30を第1のインターポーザ基板20に実装する。インターポーザ基板20,30同士の接続には,先のSn−Ag−Cu系材料よりも融点が低いSn−Bi系(融点139℃)の材料を用いる。これによって、上部流路52が形成されると共に、上部、連結、下部流路52,53,54が連結され、冷却路51が完成する。この後、パッケージ基板10が回路配線基板2に実装されると共に、冷却路51に配管64,65を接着剤で接続する。さらに、ヒートシンク40が取り付けられる。
図1に示す半導体装置1を動作させると、第1及び第2のLSI素子15,36が発熱する。第2のLSI素子36の熱は、ヒートシンク40を伝って放熱フィン41から外部に放出される。これに対し、図3に示すように、第1のLSI素子15で発生した熱は、上方に配置された受熱部材25に伝達される。受熱部材25は、冷却路51に面しているので、受熱部材25の熱が冷却路51を流れる冷媒に伝達される。特に、図3に矢印で示すように、溝26を流れる冷媒の熱交換によって、第1のLSI素子15の冷却が促進される。溝26は、上部冷却路52及び下部流路54に平行に配置されているので、冷媒の流れを阻害することはない。そして、受熱部材25から熱を受け取った冷媒は、図2に示す領域29を通って下方に流れ、第3の流路54に流入し、半導体装置1の外に排出される。
また、上部流路52と下部流路54と、第1のインターポーザ基板20の開口部27を利用して連結したので、上方から下方に冷媒の流れを形成できる。さらに、この流れに面する位置に受熱部材25を配置したので、第1のLSI素子15を効率良く冷却できる。
第2の実施の形態について図面を参照して詳細に説明する。第1の実施の形態と同じ構成要素には同一の符号を付してある。また、第1の実施の形態と重複する説明は省略する。
図8の側面図と、図8のD−D線に沿った断面図である図9に示すように、半導体装置71は、パッケージ基板10上に第1のLSI素子15や電子部品16が実装され、さらに第1のインターポーザ基板20が実装されている。第1のLSI素子15の上面には、受熱部材25Aが取り付けられている。受熱部材25Aは、高さが低い点を除けば、第1の実施の形態の受熱部材25と同様の形状を有し、同様の材料から製造されている。このために、溝26Aは、図1に示す溝26より高さが低い。
最初に、図12Aに示す構造を得るまでの工程について説明する。
パッケージ基板10上には、第1のLSI素子15や電子部品16が、融点227℃のSn−Cu−Ni系のはんだバンプ17を用いてフリップチップ実装される。パッケージ基板10は、貫通ビアや電極23、パッケージ接合材24が予め形成されているものとする。第1のLSI素子15の上面には、受熱部材25Aが熱伝導性グリースなどを用いて取り付けられる。受熱部材25Aの上には、多孔質体72が配置される。多孔質体72には、高さ200μmのアルミナセラミックが用いられる。受熱部材25Aには、溝26Aが形成されているので、多孔質体72は、一部のみが受熱部材25Aに当接する。
開口部27Aを有する第1のインターポーザ基板20をパッケージ基板10にはんだバンプ18とパッケージ接合材38を用いて実装する。これによって、連結流路53と下部流路54とがそれぞれ形成される。ここで、第1のインターポーザ基板20の下面には電極19が、上面には電極35及び下地パターン21が予め形成される。また、下地パターン21上には、パッケージ接合材22がはんだめっき法で形成される。はんだ材料には、例えばSn−Ag−Cu系材料よりも融点が低い、Sn−Ag−Cu系(融点217℃)が用いられる。続いて、第1のLSI素子15の上面に、銅製の受熱部材25Aを配置する。受熱部材25Aの厚さは、例えば200μmであり、上部は表面積を拡大するために例えば高さ100μmの溝26が複数形成されている。さらに、受熱部材25Aの上にアルミナセラミックスからなる多孔質体72を配置する。多孔質体72の厚さは、例えば200μmとする。
第2のインターポーザ基板30の上下面のそれぞれに電極23,31を形成する。さらに、上面の電極31上に電子部品35や第2のLSI素子36を実装する。この後、第2のインターポーザ基板30を第1のインターポーザ基板20に実装する。インターポーザ基板20,30同士の接続には,先のSn−Ag−Cu系材料よりも融点が低いSn−In系(融点198℃)の材料を用いる。これによって、上部流路52が形成されると共に、上部、連結、下部流路52,53,54が連結され、冷却路51が完成する。この後、パッケージ基板10が回路配線基板2に実装されると共に、冷却路51に配管64,65を接着剤で接続する。さらに、ヒートシンク40が取り付けられる。
第1のLSI素子15が発熱すると、熱が受熱部材25Aを介して多孔質体72の下面に伝達される。ここで、冷却路51の上部流路52内の冷媒が多孔質体72内に吸収され、多孔質体72の下部に、第1のLSI素子15からの熱が伝わることで冷媒が蒸発する。
LSI素子15が連続して冷却される。
図13に示す側面図を示すように、半導体装置81は、パッケージ基板10の上に、電子部品16、第1のLSI素子15、第2のインターポーザ基板30が実装されている。第2のインターポーザ基板30は、パッケージ基板10の電極12上に形成されたパッケージ接合材82を用いて実装されている。第1のLSI素子15の接合部は、アンダーフィル材83で覆われている。この半導体装置81では、第1のLSI素子15を囲むように配置されたインターポーザ基板10,20と、パッケージ接合材82によって冷媒の冷却路85が形成されている。冷却路85を用いて、例えば、図6に示す冷却システム61を構築する。図13では半導体装置81内の冷却路形成に使用する基板の数は、2枚であるが、第1の実施の形態に示すように冷却路を3枚の基板を用いて形成した場合と同様の作用及び効果が得られる。このように、この実施の形態では、複数の基板10,20,30のうち、2つの基板10,20,30を接合するのと同時に流路51の少なくとも一部を形成することができる。
また、下部流路54を第1のインターポーザ基板20と第2のインターポーザ基板の間に形成しても良い。この場合には、上部、連結、下部の3つの流路52,53,54が同時に形成される。
多孔質体72は、Ni焼結金属を使用しても良い。冷媒は、エタノール等の有機溶媒や、ブタン、ペンタン等の炭化水素系冷媒でも良い。
受熱部材27を配置せずに、第1のLSI素子15を連結流路52に面して配置しても良い。
(付記1) 第1の基板と、前記第1の基板上に実装される電子部品と、前記第1の基板上に実装される第2の基板と、前記第1の基板と前記第2の基板を接続する第1の接合材、前記第1の基板、及び前記第2の基板によって区画され、前記第1の基板の外端部まで導出された流路と、前記第1の基板上に実装された前記電子部品を冷却する冷媒が流れる前記流路を有する冷却路と、を含む半導体装置。
(付記2) 前記第2の基板上に実装される第3の基板をさらに含み、前記冷却路は、前
記第2の基板と前記第3の基板を接続する第2の接合材、前記第2の基板、及び前記第3の基板で区画された第1の流路と、前記第2の基板において、前記電子部品の上方に相当する位置に形成され、冷媒が流れる貫通孔を含み、前記第1の流路に連結される第2の流路と、前記第1の基板と前記第2の基板を接続する前記第1の接合材、前記第1の基板、及び前記第2の基板で区画され、かつ前記第2の流路に連結されると共に冷媒が流れる第3の流路と、を含むことを特徴とする付記1に記載の半導体装置。
(付記3) 前記電子部品には溝が形成された受熱部材が取り付けられおり、前記受熱部材の溝が前記冷却路に配置されていることを特徴とする付記1又は付記2に記載の半導体装置。
(付記4) 前記受熱部材上で、かつ前記第2の流路内に多孔質体を配置したことを特徴とする付記2又は付記3に記載の半導体装置。
(付記5) 第1の基板上に電子部品を実装する工程と、前記第1の基板上に接合材によるパターンを形成する工程と、前記接合材を用いて前記第1の基板上に第2の基板を接合する工程と、を含み、前記第1の基板上に前記第2の基板を接合する工程は、前記第1の基板上に前記第2の基板を接合する工程は、前記第1の基板と前記第2の基板を接続する第1の接合材と、前記第1の基板と、前記第2の基板とによって、前記電子部品を冷却する冷媒が流れる冷却路を形成する工程を含むことを特徴とする半導体装置の製造方法。
(付記6) 前記第2の基板は、前記電子部品の実装位置に併せて貫通孔が形成されており、前記第1の基板上に第2の基板を接合する工程は、前記電子部品と冷媒が熱交換可能な流路を形成する工程を含むことを特徴とする付記5に記載の半導体装置の製造方法。
(付記7) 前記第2の基板上に第3の基板を接合する工程を有し、前記第3の基板を接合する工程は、前記第2の基板と前記第3の基板を接続する第2の接合材と、前記第2の基板と、前記第3の基板とによって、前記電子部品を冷却する冷媒が流れる流路を形成する工程を含むことを特徴とする付記5又は付記6に記載の半導体装置の製造方法。
(付記8) 前記貫通孔内に多孔質を配置する工程を含む付記6又は付記7に記載の半導体装置の製造方法。
(付記9) 複数の基板のうち、下方に配置される前記基板の少なくとも一つに電子部品を実装する工程と、複数の基板のうちの2つの基板を接合材によって接合すると同時に前記電子部品を冷却する冷媒が流れる流路を形成する工程を有する半導体装置の製造方法。(付記10) 複数の基板のうちの2つの基板と、前記2つの基板を接合する接合材とによって区画され、前記電子部品を冷却する冷媒が流れる流路を有する半導体装置。
10 パッケージ基板(第1の基板)
15 第1のLSI素子(電子部品)
20 第1のインターポーザ基板(第2の基板)
22 パッケージ接合材(第2の接合材)
25,25A 受熱部材
26,26A 溝
27,27A 開口部
30 第2のインターポーザ基板(第3の基板)
38 パッケージ接合材(第1の接合材)
51 冷却路
52 第1の流路
53 第2の流路
54 第3の流路
72 多孔質体
Claims (6)
- 第1の基板と、
前記第1の基板上に実装される電子部品と、
前記第1の基板上に実装される第2の基板と
前記第2の基板上に実装される第3の基板と、
前記第1の基板上に実装された前記電子部品を冷却する冷媒が流れる流路を有する冷却路を含み、
前記冷却路は、
前記第2の基板と前記第3の基板を接続する第2の接合材、前記第2の基板、及び前記第3の基板で区画された第1の流路と、
前記第2の基板に形成され、前記電子部品の上方に配置された貫通孔と、前記第3の基板と、前記電子部品に取り付けられた受熱部材とで形成され、前記第1の流路に連結される第2の流路と、
前記第1の基板と前記第2の基板を接続する第1の接合材、前記第1の基板、及び前記第2の基板で区画され、かつ前記第2の流路に連結されると共に冷媒が流れる第3の流路と、
を含むことを特徴とする半導体装置。 - 前記受熱部材には溝が形成されおり、前記受熱部材の溝が前記冷却路に配置されていることを特徴とする請求項1に記載の半導体装置。
- 前記受熱部材上で、かつ前記第2の流路内に多孔質体を配置したことを特徴とする請求項1又は請求項2に記載の半導体装置。
- 前記受熱部材及び前記多孔質体は、前記第2の基板の前記貫通孔に挿入されていることを特徴とする請求項3に記載の半導体装置。
- 前記第1の流路に冷媒が供給され、前記第2の流路には前記第1の流路に供給された冷媒が下向きに流れた後、前記第3の流路に流出するように構成されていることを特徴とする請求項1乃至請求項4のいずれか一項に記載の半導体装置。
- 第1の基板上に電子部品を実装する工程と、
前記第1の基板上に接合材による流路パターンを形成する工程と、
前記電子部品が実装されると共に前記流路パターンが形成された前記第1の基板上に、前記電子部品の実装位置に併せて貫通孔が形成された第2の基板を、前記接合材を用いて接合する工程と、
を含み、
前記第1の基板上に前記第2の基板を接合することで、前記第1の基板と前記第2の基板を接続する第1の接合材と、前記第1の基板と、前記第2の基板とによって、前記電子部品を冷却する冷媒が流れる冷却路が形成されると共に、前記第2の基板の前記貫通孔を通る冷媒が前記電子部品と熱交換可能な流路が前記貫通孔と前記電子部品に取り付けられた受熱部材とを用いて形成されることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011198127A JP5929059B2 (ja) | 2011-09-12 | 2011-09-12 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011198127A JP5929059B2 (ja) | 2011-09-12 | 2011-09-12 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013062285A JP2013062285A (ja) | 2013-04-04 |
JP5929059B2 true JP5929059B2 (ja) | 2016-06-01 |
Family
ID=48186733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011198127A Active JP5929059B2 (ja) | 2011-09-12 | 2011-09-12 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5929059B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113284867A (zh) * | 2021-05-07 | 2021-08-20 | 华进半导体封装先导技术研发中心有限公司 | 一种三维堆叠封装结构及其制备方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102307490B1 (ko) * | 2014-10-27 | 2021-10-05 | 삼성전자주식회사 | 반도체 패키지 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0945829A (ja) * | 1995-07-28 | 1997-02-14 | Mitsubishi Electric Corp | 半導体冷却装置及びその放熱フィンの製造方法 |
JP4608763B2 (ja) * | 2000-11-09 | 2011-01-12 | 日本電気株式会社 | 半導体装置 |
US8035223B2 (en) * | 2007-08-28 | 2011-10-11 | Research Triangle Institute | Structure and process for electrical interconnect and thermal management |
-
2011
- 2011-09-12 JP JP2011198127A patent/JP5929059B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113284867A (zh) * | 2021-05-07 | 2021-08-20 | 华进半导体封装先导技术研发中心有限公司 | 一种三维堆叠封装结构及其制备方法 |
CN113284867B (zh) * | 2021-05-07 | 2022-07-26 | 华进半导体封装先导技术研发中心有限公司 | 一种三维堆叠封装结构及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2013062285A (ja) | 2013-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11133237B2 (en) | Package with embedded heat dissipation features | |
US7432592B2 (en) | Integrated micro-channels for 3D through silicon architectures | |
US9583415B2 (en) | Packages with thermal interface material on the sidewalls of stacked dies | |
US9728481B2 (en) | System with a high power chip and a low power chip having low interconnect parasitics | |
JP5807220B2 (ja) | インターポーザ及びそれを用いた半導体モジュール | |
TWI677062B (zh) | 晶片埋入式印刷電路板及應用印刷電路板之半導體封裝及其製造方法 | |
US9591742B2 (en) | Interposer and semiconductor device including the same | |
JP5740903B2 (ja) | 電子装置、半導体装置、サーマルインターポーザ及びその製造方法 | |
US9595505B2 (en) | Thermally-enhanced three dimensional system-in-packages and methods for the fabrication thereof | |
JP6434494B2 (ja) | マルチチップモジュール、オンボードコンピュータ、センサインターフェース基板、及びマルチチップモジュール製造方法 | |
CN215299234U (zh) | 芯片封装组件 | |
TW201533882A (zh) | 覆晶堆疊封裝 | |
TWM610767U (zh) | 晶片封裝組件 | |
JP4997954B2 (ja) | 回路基板、その製造方法及び半導体装置 | |
US8520391B2 (en) | Inner-layer heat-dissipating board, multi-chip stack package structure having the inner layer heat-dissipating board and fabrication method thereof | |
JP5929059B2 (ja) | 半導体装置及びその製造方法 | |
JP5609085B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2010074072A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5891707B2 (ja) | 半導体装置とその製造方法 | |
CN110010475B (zh) | 一种射频芯片系统级封装的散热模块制作工艺 | |
JP5447080B2 (ja) | 半導体パッケージ及び半導体装置 | |
JP6277598B2 (ja) | 冷却モジュール、積層半導体集積回路装置及び冷却モジュールの製造方法 | |
TWI796694B (zh) | 電子封裝件及其製法 | |
Bu et al. | Thermal design and analysis of through silicon interposer (TSI) package | |
JP5326509B2 (ja) | 電子部品及び電子部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140508 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160418 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5929059 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |