JP5326509B2 - 電子部品及び電子部品の製造方法 - Google Patents

電子部品及び電子部品の製造方法 Download PDF

Info

Publication number
JP5326509B2
JP5326509B2 JP2008287546A JP2008287546A JP5326509B2 JP 5326509 B2 JP5326509 B2 JP 5326509B2 JP 2008287546 A JP2008287546 A JP 2008287546A JP 2008287546 A JP2008287546 A JP 2008287546A JP 5326509 B2 JP5326509 B2 JP 5326509B2
Authority
JP
Japan
Prior art keywords
transfer member
heat transfer
semiconductor element
heat
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008287546A
Other languages
English (en)
Other versions
JP2010114355A (ja
Inventor
健司 塩賀
重憲 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008287546A priority Critical patent/JP5326509B2/ja
Publication of JP2010114355A publication Critical patent/JP2010114355A/ja
Application granted granted Critical
Publication of JP5326509B2 publication Critical patent/JP5326509B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81192Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、電子部品及び電子部品の製造方法に関し、特に、回路基板に実装された半導体素子を備える電子部品及びその製造方法に関する。
LSI(Large Scale Integration)等のチップ或いはそのようなチップを含んだ半導体パッケージ等の半導体素子で発生した熱を放熱する方法として、半導体素子近傍にヒートスプレッダやヒートシンクを配置するものがある。
このほか、半導体素子を実装する回路基板内に金属層を設けたメタルコア基板を用い、半導体素子で発生した熱の放熱を行う方法も提案されている(例えば、特許文献1〜3参照。)。また、回路基板の半導体素子実装領域にサーマルビアを設ける方法(例えば、特許文献4,5参照。)、半導体素子と回路基板との間に配線接続に無関係なバンプを設ける方法(例えば、特許文献6参照。)等も提案されている。
特開2004−47897号公報 特開2002−335057号公報 特許第3938017号公報 特開平11−121643号公報 特開2003−92372号公報 特開平11−233695号公報
しかし、半導体素子の高集積化、高機能化に伴う発熱量増加に対応するため、ヒートスプレッダやヒートシンクを大型化したり形状を複雑化したりすると、電子部品或いはそれを搭載する電子機器の設計自由度が低下してしまう場合がある。また、メタルコア基板やサーマルビアを設けた回路基板等を用いる場合には、基板自体或いはそれに実装する半導体素子の設計自由度が低下してしまう場合がある。
本発明の一観点によれば、回路基板と、前記回路基板の上方に配置された、貫通孔を有する第1伝熱部材と、前記第1伝熱部材の上方に配置され、前記貫通孔において前記回路基板と電気的に接続された半導体素子と、前記半導体素子の上方に配置され、前記第1伝熱部材と熱的に接続された第2伝熱部材と、を含む電子部品が提供される。
開示の電子部品によれば、設計自由度の低下を抑えると共に、効率的な半導体素子の冷却が可能になる。
以下、図面を参照して詳細に説明する。
まず、第1の実施の形態について説明する。
図1は第1の実施の形態に係る電子部品の要部断面模式図、図2は第1の実施の形態に係る電子部品の要部平面模式図である。
図1に示すように、電子部品10は、所定の配線が形成されている回路基板11、及びBGA(Ball Grid Array)型の半導体素子12を備えている。回路基板11には、樹脂を用いた単層或いは多層のプリント基板やセラミック基板等、様々な基板を用いることができる。また、半導体素子12には、LSI等のチップ、或いはチップをパッケージ基板に実装した半導体パッケージを用いることができる。
回路基板11及び半導体素子12には、互いに対応する位置にそれぞれ電極11a,12aが形成されており、これら電極11a,12a間が、はんだ等を用いたバンプ13で接続されている。これにより、回路基板11と半導体素子12とが電気的に接続された状態になっている。
回路基板11と半導体素子12との間には、熱伝導率の高い材料、例えば金属材料を用いた第1伝熱部材14が配置されている。図2には、半導体素子12の側から見た第1伝熱部材14の要部平面を模式的に図示している。
図1及び図2に示したように、第1伝熱部材14には、回路基板11及び半導体素子12の電極11a,12aの位置に貫通孔14aが形成されている。貫通孔14aの側壁は、樹脂等を用いて形成された薄い絶縁層14bによって被覆されている。回路基板11と半導体素子12とは、このような側壁に絶縁層14bが形成された貫通孔14aにおいて、バンプ13を介して電気的に接続されている。また、第1伝熱部材14は、半導体素子12の直下から側方へ延在するような平面サイズとされ、さらに、その延在部分の上部が半導体素子12の側面を取り囲むような形状とされている。
半導体素子12及びその周りの第1伝熱部材14の上には、ヒートスプレッダ15aに多数のフィンを備えたヒートシンク15bが接続された第2伝熱部材15が配置されている。ヒートスプレッダ15a及びヒートシンク15bは、熱伝導率の高い材料、例えば金属材料を用いて形成されている。第1伝熱部材14及び半導体素子12と、第2伝熱部材15のヒートスプレッダ15aとは、直接、又はサーマルグリース等の熱接合材(Thermal Interface Material,TIM)を介して、熱的に接続されている。図1には、第1伝熱部材14及び半導体素子12と、ヒートスプレッダ15aとを、熱接合材16を介して熱的に接続した場合を例示している。
なお、このような電子部品10の外部には、例えば、第2伝熱部材15の熱を電子部品10の外部へ効率的に放熱するため、図示しないファン等の送風装置が設けられる。
上記のような構成を有する電子部品10においては、半導体素子12で発生した熱を、第1伝熱部材14及び第2伝熱部材15へと伝え、外部に放熱することができる。
即ち、半導体素子12の回路基板11との実装面(下面)側(バンプ13側)と反対の面(上面)側については、半導体素子12で発生した熱が、第2伝熱部材15に伝わり、そこから電子部品10の外部へと放熱される。さらに、電子部品10内の温度分布によっては、第2伝熱部材15に伝わった熱が、それと熱的に接続されている下方の第1伝熱部材14に伝わり、そこから電子部品10の外部へと放熱される。
また、半導体素子12の下面側及び側面側については、半導体素子12で発生した熱が、第1伝熱部材14に伝わり、そこから電子部品10の外部へと放熱される。さらに、電子部品10内の温度分布によっては、第1伝熱部材14に伝わった熱が、それと熱的に接続されている上方の第2伝熱部材15に伝わり、そこから電子部品10の外部へと放熱される。半導体素子12からバンプ13へと伝わった熱は、その周囲の絶縁層14bを介して第1伝熱部材14に伝わり、第1伝熱部材14或いは第2伝熱部材15から電子部品10の外部へと放熱される。
ここで、上記のような第1伝熱部材14を設けない、別形態の電子部品について説明する。
図3は別形態の電子部品の要部断面模式図である。
図3に示す電子部品100は、回路基板101と半導体素子102とが、電極101a,102a及びバンプ103を介して電気的に接続されており、回路基板101と半導体素子102との間には、アンダーフィル材104が充填されている。半導体素子102の回路基板101との実装面(下面)側と反対の面(上面)側には、熱伝導率の高い金属材料等を用いたヒートスプレッダ105aとヒートシンク105bとを接続した伝熱部材105が、熱接合材106を介して半導体素子102と熱的に接続されている。ここでは、伝熱部材105が半導体素子102全体を上面側から覆うようにして配置された場合を例示している。電子部品100の外部には、例えば、図示しないファン等の送風装置が設けられる。
このような電子部品100では、半導体素子102で発生した熱の主要な伝熱経路が、半導体素子102の上面側に設けた伝熱部材105への経路となる。半導体素子102の下面のアンダーフィル材104は、通常、樹脂を主成分としているため伝熱部材105に比べて熱伝導率が低く、また、伝熱部材105のような熱伝導率の高い部材に熱的に接続されるような構成ともされない。電子部品100の場合、伝熱経路が限られてくるために、半導体素子102の発熱量によっては、それを十分に冷却することができないことが起こり得る。
半導体素子102の冷却効率を高めるためには、伝熱部材105をより大型のものに変更したり、表面積が大きくなるような形状に変更したりすることが考えられる。しかし、その場合、電子部品100或いはこれを搭載する電子機器の設計自由度を低下させてしまう可能性が生じてくる。伝熱部材105を変更せず、送風装置からの風量を増加することによって伝熱部材105からの放熱量を増加させ、半導体素子102の冷却効率を高めることも考えられる。しかし、その場合には、送風装置の消費電力が増加し、結果的に電子部品100を搭載する電子機器の消費電力を増加させてしまう可能性が生じてくる。
これに対し、上記図1に示した電子部品10では、半導体素子12で発生した熱を、その上面側の第2伝熱部材15に伝える伝熱経路のほか、半導体素子12の下面側及び側面側の第1伝熱部材14に伝える伝熱経路も設けている。
そのため、半導体素子12で発生した熱を、第1伝熱部材14及び第2伝熱部材15のそれぞれに伝え、第1伝熱部材14及び第2伝熱部材15から外部に放熱することができる。また、第1伝熱部材14に伝わった熱を第2伝熱部材15に伝え、或いは第2伝熱部材15に伝わった熱を第1伝熱部材14に伝えて、第1伝熱部材14及び第2伝熱部材15から外部に放熱することができる。このように、電子部品10では、半導体素子12で発生した熱を、その上面側、下面側及び側面側へと、その周囲に伝え、半導体素子12を効率的に冷却することが可能になっている。
このようにして半導体素子12で発生した熱をその周囲に伝熱するために、電子部品10では、回路基板11と半導体素子12との間に第1伝熱部材14を設けている。この場合、回路基板11と半導体素子12とを電気的に接続する電極11a,12a及びバンプ13の位置に合わせて貫通孔14aを設けた第1伝熱部材14を形成し、それを回路基板11と半導体素子12との間に配置する。
そのため、第1伝熱部材14を設けるために、回路基板11及び半導体素子12の構成を変更すること、或いは大幅に変更することを要しない。即ち、回路基板11及び半導体素子12は、それらに最適な設計で形成し、それらの構成に合わせて第1伝熱部材14を形成すれば、第1伝熱部材14を設けるために回路基板11及び半導体素子12の設計自由度が低下するのを回避することができる。また、第1伝熱部材14を設けることで半導体素子12の冷却効率を高めることができるため、第2伝熱部材15を大型化したり形状を複雑にしたりすることが不要になる。
従って、上記のような第1伝熱部材14によれば、回路基板11、半導体素子12及び第2伝熱部材15の設計を変更することなく、或いは大幅に変更することなく、半導体素子12の冷却効率に優れた電子部品10を形成することが可能になる。また、冷却効率を高めることにより、ファン等の冷却装置の消費電力を抑えるといった効果を得ることも可能になる。
なお、半導体素子を実装する回路基板として、内部に金属層を設けたメタルコア基板を用い、半導体素子で発生した熱をその実装面側から放熱する方法も試みられている。しかしながら、メタルコア基板は、その製造方法の複雑化や製造コストの増加を招く場合がある。また、配線設計や、実装する半導体素子或いはそれを搭載する電子機器の設計自由度を低下させてしまう場合もある。このようなメタルコア基板を用いる方法のほか、半導体素子の実装面側から放熱するために、回路基板上の半導体素子の実装領域に回路基板を貫通するサーマルビアを設ける方法も試みられている。しかしながら、この方法の場合にも、サーマルビアを配置するために、基板内の配線、実装する半導体素子、それを搭載する電子機器等の設計自由度を低下させてしまう場合がある。
上記図1に示した電子部品10では、回路基板11と半導体素子12との間に第1伝熱部材14を設けることにより、設計自由度の低下を抑えると共に、製造面や運用面でのコストを抑えて、半導体素子12の冷却効率を高めることが可能になっている。
なお、以上の説明において、第1伝熱部材14に金属材料を用いる場合には、例えば、アルミニウムを用いることができる。アルミニウムは、熱伝導率が高く、また、比較的安価であり、さらに加工が比較的容易であるため、第1伝熱部材14の材料として好適である。さらに、回路基板11には、アルミニウムと同程度の熱膨張率を示す構成のものを用いることも可能であり、第1伝熱部材14にアルミニウムを用いた場合にも接続信頼性を確保することが可能である。
第1伝熱部材14には、このようなアルミニウムのほかにも、銅、その他様々な金属材料を用いることが可能である。また、単一金属のほか、合金、金属とセラミックスの複合材料、金属と樹脂の複合材料、金属と炭素材料(カーボンナノチューブ等)の複合材料等を用いることも可能である。
また、貫通孔14aに形成する絶縁層14bに樹脂を用いる場合には、例えば、エポキシ樹脂を用いることができる。また、エポキシ樹脂単体のほか、フィラーとしてシリカ(酸化シリコン)やアルミナ(酸化アルミニウム)等のセラミックスを含有させたエポキシ樹脂を用いて絶縁層14bを形成することもできる。このようにセラミックスを含有させることで、エポキシ樹脂単体に比べ、熱伝導率を向上させることが可能になる。
貫通孔14aに形成する絶縁層14bとしては、このような樹脂を用いた層のほか、アルミナ等のセラミックスの層を用いることも可能である。また、絶縁層14bとして、酸化シリコン膜、炭素や窒素を含有する炭化シリコン膜、窒化シリコン膜といった絶縁膜の層を用いることも可能である。
続いて、上記のような構成を有する電子部品10における伝熱現象をシミュレーションした結果について述べる。
図4は半導体素子上面側にのみ伝熱部材を設けた場合のシミュレーション結果の一例を模式的に示した図である。図5は半導体素子上面側及び下面側・側面側に伝熱部材を設けた場合のシミュレーション結果の一例を模式的に示した図である。図6は図5の部分拡大図である。
シミュレーションでは、図4及び図5のいずれの場合も、横200mm×縦50mm×長さ400mmの筐体30の中央に、30mm角、厚さ2mmの半導体素子42を配置する。半導体素子42の発熱量は100Wとした。半導体素子42と回路基板41との接合部にはスズ−銀−銅(Sn−Ag−Cu)はんだバンプ43が使用されているものとしている。
さらに、図4の場合には、半導体素子42上面側のみにヒートスプレッダ45a及びヒートシンク45bを配置する(モデルA)。また、図5の場合には、半導体素子42上面側にヒートスプレッダ45a及びヒートシンク45bを配置すると共に、下面側及び側面側にアルミニウム板44を配置する(モデルB)。アルミニウム板44とヒートスプレッダ45aとは熱的に接続された状態としている。
このような2種類の電子部品のモデルA,Bを作成し、それぞれ筐体30内に図面左側から右側に向かって(筐体30の長さ方向に)風量2m3/minの送風を行ったときの、温度分布をシミュレーションした。
ここで、図4に示したシミュレーション結果と、図5及び図6に示したシミュレーション結果とを比較する。図5及び図6に示したように、ヒートスプレッダ45a及びヒートシンク45bと共にアルミニウム板44を配置した場合(モデルB)には、図4の場合(モデルA)と異なり、熱が半導体素子42からアルミニウム板44へと伝わっている。さらに、図5及び図6の場合には、図4の場合に比べ、半導体素子42の冷却がより進んでいる。
図7は風量と半導体素子温度との関係の一例を示す図である。
風量を変化させて上記同様のシミュレーションを行い、風量とそのときの半導体素子42の温度との関係を調査した結果の一例を図7に示す。
図7に示すように、伝熱部材としてヒートスプレッダ45a及びヒートシンク45bのみを設けた場合(モデルA)と、さらにアルミニウム板44を設けた場合(モデルB)のいずれも、風量の増加に伴い半導体素子42の温度が低下していく傾向が認められている。但し、アルミニウム板44を設けた場合の方が、より風量増加に伴う半導体素子42の冷却効果が大きいと言える。
ここで、半導体素子42の温度が65℃であるときの風量を比較する。伝熱部材としてヒートスプレッダ45a及びヒートシンク45bのみを設けた場合(モデルA)には、図7より、2m3/minの風量が必要である。一方、ヒートスプレッダ45a及びヒートシンク45bに、さらにアルミニウム板44を設けた場合(モデルB)には、図7より、1.6m3/minの風量で足りる。
このように、アルミニウム板44を設けることで、風量を20%低減することができる。その結果、ファン等の送風装置の消費電力を低減することが可能になる。あるファンでは、このように風量を20%低減することによって消費電力を少なくとも30%以上低減することが可能であった。アルミニウム板44を設けることにより、半導体素子12の冷却効率を高めると共に、ファン等の冷却装置の消費電力低下といったコスト削減を図ることも可能になる。
次に、上記のような構成を有する電子部品10の形成方法について説明する。
まず、電子部品10に用いる第1伝熱部材14の形成方法について説明する。
図8は第1伝熱部材の形成フローの一例を説明する図であって、(A)は伝熱部材用基板の断面模式図、(B)は凹部形成工程の断面模式図、(C)は絶縁層形成工程の断面模式図、(D)は絶縁層一部除去工程の断面模式図、(E)はレーザ加工工程の断面模式図、(F)は機械加工工程の断面模式図である。
まず、図8(A)に示すように、第1伝熱部材14を形成するための、例えばアルミニウム板等の所定厚さの基板14cを用意する。
次いで、図8(B)に示すように、基板14cに第1凹部14dを形成する。第1凹部14dは、回路基板11と半導体素子12の電極11a,12a及びバンプ13に対応する位置に、ウェットエッチング又はドライエッチングによって形成する。例えば、電極11a,12a及びバンプ13に対応する位置にレジストパターンを形成し、それをマスクにしたエッチングにより、第1凹部14dを形成する。
なお、ウェットエッチングでは、ドライエッチングに比べて、第1凹部14dがよりテーパ状になる傾向がある。ウェットエッチングによるかドライエッチングによるかは、基板14cの材質や、形成する第1凹部14dの深さ、隣接する第1凹部14dの間隔(バンプ13のピッチ)等を基に選択することができる。
基板14cへの第1凹部14dの形成後は、図8(C)に示すように、基板14cの第1凹部14d形成面側に絶縁層14bを形成する。ここでの絶縁層14bは、例えば、基板14cの第1凹部14d形成面側にエポキシ樹脂シートを真空熱圧着して形成する。これにより、絶縁層14bとなるエポキシ樹脂シートを第1凹部14d内に充填する。
なお、絶縁層14bは、その熱伝導率を向上させるため、セラミックスがフィラーとして含有されているエポキシ樹脂シートを用いて形成してもよい。また、ここでは、シート状のエポキシ樹脂を用いたが、セラミックスを含む或いは含まない液状のエポキシ樹脂を基板14cの第1凹部14d形成面側に塗布し、それを硬化することで、図8(C)に示したような絶縁層14bを形成するようにしてもよい。
次いで、図8(D)に示すように、第1凹部14d内への形成時に基板14c上面に形成された絶縁層14bの部分を、切削加工によって除去し、絶縁層14bを第1凹部14d内にのみ残す。
次いで、図8(E)に示すように、第1凹部14dの内壁に絶縁層14bが残るようにして、第1凹部14d内の絶縁層14bの中央部に、第1凹部14d内の絶縁層14bを貫通する孔14eを形成する。孔14eは、例えば、二酸化炭素(CO2)レーザ等を用いたレーザ加工(レーザビア加工)によって形成する。ここで形成する孔14eは、図8(E)に示したように、絶縁層14bを貫通し、さらに基板14cに達するように形成されても構わない。
最後に、図8(F)に示すように、基板14cの孔14e形成面側と反対の面側に対し、一部分に或いは全体に機械加工を施し、それによって孔14eに達する第2凹部14fを形成し、側壁に絶縁層14bが残された貫通孔14aを形成する。第2凹部14f形成後の貫通孔14aの深さは、回路基板11と半導体素子12との接合部(電極11a,12a及びバンプ13)の高さを基に設定する。また、第2凹部14fは、半導体素子12のサイズ(平面サイズ及び厚さ)を基に、必要ならば貫通孔14aを形成しない基板14c端部も薄く加工して、形成する。
この図8(A)〜(F)に示したような工程を経ることにより、回路基板11と半導体素子12との間に配置する第1伝熱部材14を形成する。
なお、絶縁層14bとして、上記のような樹脂材料に替えて、セラミックス層を形成しようとするような場合には、例えば、第1凹部14dの形成後に、セラミックスコーティング技術を用い、基板14c表面にセラミックス層を形成することが可能である。また、絶縁層14bとして、酸化シリコン膜や炭化シリコン膜等の絶縁膜を形成しようとするような場合には、例えば、第1凹部14dの形成後に、CVD(Chemical Vapor Deposition)法等の成膜技術を用い、基板14c表面に絶縁膜を形成することが可能である。このようにセラミックス層や絶縁膜を形成する場合には、それらで第1凹部14dを完全に充填することは必ずしも必要でなく、少なくとも第1凹部14dの内壁が被覆されるように形成すればよい。例えば、第1凹部14d形成後の基板14c全面を被覆するようにセラミックス層や絶縁膜を形成したり、第1凹部14dのエッチング形成で用いたレジストパターン等を利用して第1凹部14dの内壁に選択的にセラミックス層や絶縁膜を形成したりしてもよい。セラミックス層や絶縁膜の形成後は、必要に応じて基板14c上面の切削加工を施した後、レーザビア加工によって第1凹部14dの底部にあるセラミックス層や絶縁膜を貫通する孔14eを形成し、機械加工によって第2凹部14fを形成すればよい。
続いて、上記のようにして形成された第1伝熱部材14を用いた電子部品10の形成方法について説明する。
図9は第1伝熱部材配置工程の要部断面模式図、図10は半導体素子配置工程の要部断面模式図、図11はリフロー処理工程の要部断面模式図、図12は第2伝熱部材配置工程の要部断面模式図である。
まず、図9に示すように、所定の配線、電極11a及びはんだ等のバンプ13が形成された回路基板11上に、電極11a及びバンプ13と、貫通孔14aとの位置を対応させ、電極11a及びバンプ13を貫通孔14aに挿入して第1伝熱部材14を配置する。なお、第1伝熱部材14と回路基板11との間は、接着剤等を用いて接着するようにしてもよい。
次いで、図10に示すように、回路基板11上に配置した第1伝熱部材14の第2凹部14fに、半導体素子12を配置する。半導体素子12には、回路基板11側の電極11a及びバンプ13に対応する位置に、予め電極12aが形成されている。また、第1伝熱部材14には、前述のように、この半導体素子12のサイズに合わせて、第1伝熱部材14の第2凹部14fが形成されている。
次いで、所定温度でリフロー処理を行うことにより、図11に示すように、溶融したバンプ13によって貫通孔14a内の電極11a,12a間が接合される。なお、リフロー処理温度は、バンプ13の材料の融点等を基に設定すればよい。
このリフロー処理の際、第1伝熱部材14は、ステンシルの役割を果たし、隣接する接合部同士の接触が回避される。また、第1伝熱部材14の貫通孔14aの側壁には絶縁層14bが形成されているため、第1伝熱部材14を導電性の基板14cを用いて形成している場合でも、溶融したバンプ13が第1伝熱部材14の基板14cと直接接触せず、隣接する接合部同士の電気的な接続が回避される。
次いで、図12に示すように、半導体素子12及び第1伝熱部材14の上に、第2伝熱部材15を配置する。このとき、第1伝熱部材14及び半導体素子12と、第2伝熱部材15との間に熱接合材16が形成されるように、例えば、まず半導体素子12及び第1伝熱部材14の上面に熱接合材16を形成し、そこに第2伝熱部材15を配置する。
この図9〜図12に示したような工程を経ることにより、上記図1に示したような構成を有する電子部品10が形成される。
なお、ここでは予め回路基板11の電極11aにバンプ13を接続しておくようにしたが、半導体素子12の電極12aの方に予めバンプ13を接続しておいてもよい。その場合は、第1伝熱部材14を、その貫通孔14aを回路基板11の電極11aの位置に対応させて配置し、その後、その貫通孔14aに電極12a及びバンプ13を挿入するようにして半導体素子12を第2凹部14fに配置するようにすればよい。
また、ここでは熱接合材16を半導体素子12及び第1伝熱部材14の上面に形成し、そこに第2伝熱部材15を配置するようにした。このほか、第2伝熱部材15側に熱接合材16を形成しておき、それを半導体素子12及び第1伝熱部材14の上面に配置するようにしても構わない。
続いて、上記図8〜図12に例示した電子部品10の形成方法の具体例について述べる。
まず、厚さ4mmのアルミニウムの基板14c上に、LSIパッケージ等の厚さ2mmの半導体素子12に形成される電極12a(或いは回路基板11の電極11a)、及びはんだボール等のバンプ13に対応する位置に直径0.8mmの開口を有するレジストパターンを形成する。そして、そのレジストパターンをマスクにしたウェットエッチングを行い、深さ3mm程度の第1凹部14dを形成する。
次いで、基板14cの第1凹部14d形成面側に、シリカを含有したエポキシ樹脂シートを配置し、それを減圧下、150℃、0.6MPaの条件で加圧(真空ラミネート)する。それにより、第1凹部14d内にシリカ含有エポキシ樹脂を充填し、絶縁層14bを形成する。
次いで、基板14c上面の絶縁層14bを切削加工によって除去し、さらに、第1凹部14d内に残る絶縁層14bに対し、CO2レーザを用いたレーザビア加工を行い、絶縁層14bを貫通する孔14eを形成する。
次いで、孔14e形成面と反対の面側に対して機械加工を行い、半導体素子12のサイズに合わせた第2凹部14fを形成し、それにより、貫通孔14aを形成する。貫通孔14aの深さは、回路基板11と半導体素子12との接合部(電極11a,12a及びバンプ13)の高さを基に、1mm程度とする。第2凹部14fの深さは、半導体素子12の厚さを基に設定する。厚さ2mmの半導体素子12を用いる場合、第2凹部14fの深さは2mm程度とし、第2凹部14f周囲の部分の厚さは3mm程度(回路基板11と第2伝熱部材15との間の距離に相当)とする。
このようにして形成した第1伝熱部材14を、回路基板11の上に、電極12a及びバンプ13と、貫通孔14aとを対応させて配置する。電極11a及びバンプ13は、第1伝熱部材14の貫通孔14a内に挿入される。次いで、第1伝熱部材14の第2凹部14fに、電極12aが形成された半導体素子12を配置する。そして、リフロー処理を行うことで、電極11a,12a及びバンプ13を接合する。最後に、半導体素子12と第1伝熱部材14上に熱接合材16を介して第2伝熱部材15を配置する。これにより、上記図1に示したような構成を有する電子部品10が形成される。
次に、第2の実施の形態について説明する。
図13は第2の実施の形態に係る電子部品の要部断面模式図である。
図13に示す電子部品20は、平板状の第1伝熱部材21を有し、第2伝熱部材22が半導体素子12の側面側を覆って第1伝熱部材21に熱的に接続されている点で、上記第1の実施の形態に係る電子部品10と相違する。図13には、第1伝熱部材21及び半導体素子12と、第2伝熱部材22とが、熱接合材16を介して熱的に接続された場合を図示している。
この電子部品20の第1伝熱部材21には、上記電子部品10の第1伝熱部材14と同様、貫通孔21aの側壁に絶縁層21bが形成されており、この貫通孔21aにおいて、回路基板11と半導体素子12の電極11a,12aがバンプ13を介して電気的に接続されている。
また、電子部品20の第2伝熱部材22は、ヒートスプレッダ22aの上に、多数のフィンを備えたヒートシンク22bが接続されている。第2伝熱部材22は、そのヒートスプレッダ22aが半導体素子12の上面に熱的に接続されると共に、半導体素子12の側面側を取り囲む端部が第1伝熱部材21に熱的に接続されている。
このような構成を有する電子部品20の平板状の第1伝熱部材21は、上記図8に例示したようなフローに従って形成することができる。即ち、アルミニウム板等の基板を図8(A)〜(E)の例に従って処理し、続く機械加工工程において、回路基板11と半導体素子12との接合部(電極11a,12a及びバンプ13)の高さに合わせた厚みに基板全面を加工すればよい。
図14は第1伝熱部材の断面模式図である。
第1伝熱部材21用の基板21cを、図8(A)〜(E)の例に従って処理した後、回路基板11と半導体素子12との接合部の高さに合わせた厚みに全面機械加工する。それにより、図14に示すような貫通孔21a及びその側壁に絶縁層21bが形成された平板状の第1伝熱部材21を形成することができる。
上記のような構成を有する電子部品20によっても、半導体素子12で発生した熱を第1伝熱部材21及び第2伝熱部材22へ、また第1伝熱部材21から第2伝熱部材22へと伝え、外部に放熱することができる。半導体素子12で発生した熱を、その上面側及び下面側に伝えることができるため、半導体素子12を効率的に冷却することが可能になる。また、それにより、ファン等の送風装置の消費電力を抑えることが可能になる。
第1の実施の形態に係る電子部品の要部断面模式図である。 第1の実施の形態に係る電子部品の要部平面模式図である。 別形態の電子部品の要部断面模式図である。 半導体素子上面側にのみ伝熱部材を設けた場合のシミュレーション結果の一例を模式的に示した図である。 半導体素子上面側及び下面側・側面側に伝熱部材を設けた場合のシミュレーション結果の一例を模式的に示した図である。 図5の部分拡大図である。 風量と半導体素子温度との関係の一例を示す図である。 第1伝熱部材の形成フローの一例を説明する図であって、(A)は伝熱部材用基板の断面模式図、(B)は凹部形成工程の断面模式図、(C)は絶縁層形成工程の断面模式図、(D)は絶縁層一部除去工程の断面模式図、(E)はレーザ加工工程の断面模式図、(F)は機械加工工程の断面模式図である。 第1伝熱部材配置工程の要部断面模式図である。 半導体素子配置工程の要部断面模式図である。 リフロー処理工程の要部断面模式図である。 第2伝熱部材配置工程の要部断面模式図である。 第2の実施の形態に係る電子部品の要部断面模式図である。 第1伝熱部材の断面模式図である。
符号の説明
10,20,100 電子部品
11,41,101 回路基板
12,42,102 半導体素子
11a,12a,101a,102a 電極
13,43,103 バンプ
14,21 第1伝熱部材
14a,21a 貫通孔
14b,21b 絶縁層
14c,21c 基板
14d 第1凹部
14e 孔
14f 第2凹部
15,22 第2伝熱部材
15a,22a,45a,105a ヒートスプレッダ
15b,22b,45b,105b ヒートシンク
16,106 熱接合材
30 筐体
44 アルミニウム板
104 アンダーフィル材
105 伝熱部材

Claims (4)

  1. 回路基板と、
    金属を含み、前記回路基板の上方に配置された、貫通孔を有する第1伝熱部材と、
    前記第1伝熱部材の上方に、電極が形成されている面が前記第1伝熱部材に接触するように配置され、前記貫通孔において前記回路基板と電気的に接続された半導体素子と、
    前記半導体素子の上方に配置され、前記第1伝熱部材と熱的に接続された第2伝熱部材と、
    を有し、
    前記第1伝熱部材は、前記貫通孔の側壁に絶縁層が形成されていることを特徴とする電子部品。
  2. 前記第1伝熱部材は、前記半導体素子の側方に延在し、前記半導体素子の側方に延在する部分において前記第2伝熱部材と熱的に接続されていることを特徴とする請求項1記載の電子部品。
  3. 回路基板の上方に、金属を含み、貫通孔を有する第1伝熱部材を配置する工程と、
    前記第1伝熱部材の上方に、電極が形成されている面が前記第1伝熱部材に接触するように半導体素子を配置する工程と、
    前記貫通孔において前記半導体素子と前記回路基板とを電気的に接続する工程と、
    前記半導体素子の上方に、前記第1伝熱部材に熱的に接続させて第2伝熱部材を配置する工程と、
    を含むことを特徴とする電子部品の製造方法。
  4. 前記第1伝熱部材を配置する工程前に、
    基板の一方の面側に凹部を形成する工程と、
    前記凹部に絶縁材料を形成する工程と、
    前記絶縁材料を貫通する孔を形成する工程と、
    前記基板の他方の面側を前記孔まで除去して前記第1伝熱部材を形成する工程と、
    をさらに含むことを特徴とする請求項3記載の電子部品の製造方法。
JP2008287546A 2008-11-10 2008-11-10 電子部品及び電子部品の製造方法 Expired - Fee Related JP5326509B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008287546A JP5326509B2 (ja) 2008-11-10 2008-11-10 電子部品及び電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008287546A JP5326509B2 (ja) 2008-11-10 2008-11-10 電子部品及び電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2010114355A JP2010114355A (ja) 2010-05-20
JP5326509B2 true JP5326509B2 (ja) 2013-10-30

Family

ID=42302679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008287546A Expired - Fee Related JP5326509B2 (ja) 2008-11-10 2008-11-10 電子部品及び電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP5326509B2 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279571A (ja) * 1995-04-10 1996-10-22 Shinko Electric Ind Co Ltd 半導体装置
JP2004047897A (ja) * 2002-07-15 2004-02-12 Hitachi Ltd 電子部品および電子部品の製造方法
JP2004327951A (ja) * 2003-03-06 2004-11-18 Shinko Electric Ind Co Ltd 半導体装置
JP4070658B2 (ja) * 2003-04-17 2008-04-02 三洋電機株式会社 半導体装置の製造方法
JP2004327556A (ja) * 2003-04-22 2004-11-18 Matsushita Electric Works Ltd 半導体装置及びその製造方法
JP4979213B2 (ja) * 2005-08-31 2012-07-18 オンセミコンダクター・トレーディング・リミテッド 回路基板、回路基板の製造方法および回路装置
JP2007096083A (ja) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 混成集積回路装置
JP2007250590A (ja) * 2006-03-13 2007-09-27 Fujitsu Ltd アンダーフィル材料、半導体装置および半導体装置の検査方法
JP2007294863A (ja) * 2006-03-31 2007-11-08 Sanyo Electric Co Ltd 回路装置
JP2008270503A (ja) * 2007-04-20 2008-11-06 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2010114355A (ja) 2010-05-20

Similar Documents

Publication Publication Date Title
TWI677062B (zh) 晶片埋入式印刷電路板及應用印刷電路板之半導體封裝及其製造方法
US9159640B2 (en) Semiconductor device and method for manufacturing the semiconductor device
JP2007535156A (ja) 埋込み構成要素からの熱伝導
KR20140078915A (ko) 반도체 패키지 및 이의 제조방법
JP2009158742A (ja) 電子装置
WO2010050087A1 (ja) 積層型半導体装置及びその製造方法
JP2010080572A (ja) 電子装置
JP2008060172A (ja) 半導体装置
JP2008177241A (ja) 半導体パッケージ
WO2013091441A1 (zh) 一种PoP封装结构
JP5740903B2 (ja) 電子装置、半導体装置、サーマルインターポーザ及びその製造方法
JP2009043851A (ja) 半導体パッケージ
JP2010123708A (ja) 実装基板及び半導体モジュール
TWI528506B (zh) 一種為改良封裝共面性打開焊接罩和/或介電體增加蓋體或環狀物厚度與接觸面積的封裝基板
JP2008210912A (ja) 半導体装置及びその製造方法
JP2007300029A (ja) 半導体装置及びその製造方法並びに回路基板装置
JP2010251427A (ja) 半導体モジュール
JP4919689B2 (ja) モジュール基板
JP5326509B2 (ja) 電子部品及び電子部品の製造方法
JP2011171656A (ja) 半導体パッケージおよびその製造方法
JP2008243966A (ja) 電子部品が実装されたプリント基板及びその製造方法
JP2005259860A (ja) 電子回路装置
JP5929059B2 (ja) 半導体装置及びその製造方法
JP2007243079A (ja) 放熱型プリント配線板及びその製造方法
JP2009117489A (ja) 半導体素子パッケージ及び実装基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130708

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees