JP5326509B2 - 電子部品及び電子部品の製造方法 - Google Patents
電子部品及び電子部品の製造方法 Download PDFInfo
- Publication number
- JP5326509B2 JP5326509B2 JP2008287546A JP2008287546A JP5326509B2 JP 5326509 B2 JP5326509 B2 JP 5326509B2 JP 2008287546 A JP2008287546 A JP 2008287546A JP 2008287546 A JP2008287546 A JP 2008287546A JP 5326509 B2 JP5326509 B2 JP 5326509B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer member
- heat transfer
- semiconductor element
- heat
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
まず、第1の実施の形態について説明する。
図1は第1の実施の形態に係る電子部品の要部断面模式図、図2は第1の実施の形態に係る電子部品の要部平面模式図である。
上記のような構成を有する電子部品10においては、半導体素子12で発生した熱を、第1伝熱部材14及び第2伝熱部材15へと伝え、外部に放熱することができる。
図3は別形態の電子部品の要部断面模式図である。
図4は半導体素子上面側にのみ伝熱部材を設けた場合のシミュレーション結果の一例を模式的に示した図である。図5は半導体素子上面側及び下面側・側面側に伝熱部材を設けた場合のシミュレーション結果の一例を模式的に示した図である。図6は図5の部分拡大図である。
風量を変化させて上記同様のシミュレーションを行い、風量とそのときの半導体素子42の温度との関係を調査した結果の一例を図7に示す。
まず、電子部品10に用いる第1伝熱部材14の形成方法について説明する。
図8は第1伝熱部材の形成フローの一例を説明する図であって、(A)は伝熱部材用基板の断面模式図、(B)は凹部形成工程の断面模式図、(C)は絶縁層形成工程の断面模式図、(D)は絶縁層一部除去工程の断面模式図、(E)はレーザ加工工程の断面模式図、(F)は機械加工工程の断面模式図である。
次いで、図8(B)に示すように、基板14cに第1凹部14dを形成する。第1凹部14dは、回路基板11と半導体素子12の電極11a,12a及びバンプ13に対応する位置に、ウェットエッチング又はドライエッチングによって形成する。例えば、電極11a,12a及びバンプ13に対応する位置にレジストパターンを形成し、それをマスクにしたエッチングにより、第1凹部14dを形成する。
なお、絶縁層14bとして、上記のような樹脂材料に替えて、セラミックス層を形成しようとするような場合には、例えば、第1凹部14dの形成後に、セラミックスコーティング技術を用い、基板14c表面にセラミックス層を形成することが可能である。また、絶縁層14bとして、酸化シリコン膜や炭化シリコン膜等の絶縁膜を形成しようとするような場合には、例えば、第1凹部14dの形成後に、CVD(Chemical Vapor Deposition)法等の成膜技術を用い、基板14c表面に絶縁膜を形成することが可能である。このようにセラミックス層や絶縁膜を形成する場合には、それらで第1凹部14dを完全に充填することは必ずしも必要でなく、少なくとも第1凹部14dの内壁が被覆されるように形成すればよい。例えば、第1凹部14d形成後の基板14c全面を被覆するようにセラミックス層や絶縁膜を形成したり、第1凹部14dのエッチング形成で用いたレジストパターン等を利用して第1凹部14dの内壁に選択的にセラミックス層や絶縁膜を形成したりしてもよい。セラミックス層や絶縁膜の形成後は、必要に応じて基板14c上面の切削加工を施した後、レーザビア加工によって第1凹部14dの底部にあるセラミックス層や絶縁膜を貫通する孔14eを形成し、機械加工によって第2凹部14fを形成すればよい。
図9は第1伝熱部材配置工程の要部断面模式図、図10は半導体素子配置工程の要部断面模式図、図11はリフロー処理工程の要部断面模式図、図12は第2伝熱部材配置工程の要部断面模式図である。
なお、ここでは予め回路基板11の電極11aにバンプ13を接続しておくようにしたが、半導体素子12の電極12aの方に予めバンプ13を接続しておいてもよい。その場合は、第1伝熱部材14を、その貫通孔14aを回路基板11の電極11aの位置に対応させて配置し、その後、その貫通孔14aに電極12a及びバンプ13を挿入するようにして半導体素子12を第2凹部14fに配置するようにすればよい。
まず、厚さ4mmのアルミニウムの基板14c上に、LSIパッケージ等の厚さ2mmの半導体素子12に形成される電極12a(或いは回路基板11の電極11a)、及びはんだボール等のバンプ13に対応する位置に直径0.8mmの開口を有するレジストパターンを形成する。そして、そのレジストパターンをマスクにしたウェットエッチングを行い、深さ3mm程度の第1凹部14dを形成する。
図13は第2の実施の形態に係る電子部品の要部断面模式図である。
図13に示す電子部品20は、平板状の第1伝熱部材21を有し、第2伝熱部材22が半導体素子12の側面側を覆って第1伝熱部材21に熱的に接続されている点で、上記第1の実施の形態に係る電子部品10と相違する。図13には、第1伝熱部材21及び半導体素子12と、第2伝熱部材22とが、熱接合材16を介して熱的に接続された場合を図示している。
第1伝熱部材21用の基板21cを、図8(A)〜(E)の例に従って処理した後、回路基板11と半導体素子12との接合部の高さに合わせた厚みに全面機械加工する。それにより、図14に示すような貫通孔21a及びその側壁に絶縁層21bが形成された平板状の第1伝熱部材21を形成することができる。
11,41,101 回路基板
12,42,102 半導体素子
11a,12a,101a,102a 電極
13,43,103 バンプ
14,21 第1伝熱部材
14a,21a 貫通孔
14b,21b 絶縁層
14c,21c 基板
14d 第1凹部
14e 孔
14f 第2凹部
15,22 第2伝熱部材
15a,22a,45a,105a ヒートスプレッダ
15b,22b,45b,105b ヒートシンク
16,106 熱接合材
30 筐体
44 アルミニウム板
104 アンダーフィル材
105 伝熱部材
Claims (4)
- 回路基板と、
金属を含み、前記回路基板の上方に配置された、貫通孔を有する第1伝熱部材と、
前記第1伝熱部材の上方に、電極が形成されている面が前記第1伝熱部材に接触するように配置され、前記貫通孔において前記回路基板と電気的に接続された半導体素子と、
前記半導体素子の上方に配置され、前記第1伝熱部材と熱的に接続された第2伝熱部材と、
を有し、
前記第1伝熱部材は、前記貫通孔の側壁に絶縁層が形成されていることを特徴とする電子部品。 - 前記第1伝熱部材は、前記半導体素子の側方に延在し、前記半導体素子の側方に延在する部分において前記第2伝熱部材と熱的に接続されていることを特徴とする請求項1記載の電子部品。
- 回路基板の上方に、金属を含み、貫通孔を有する第1伝熱部材を配置する工程と、
前記第1伝熱部材の上方に、電極が形成されている面が前記第1伝熱部材に接触するように半導体素子を配置する工程と、
前記貫通孔において前記半導体素子と前記回路基板とを電気的に接続する工程と、
前記半導体素子の上方に、前記第1伝熱部材に熱的に接続させて第2伝熱部材を配置する工程と、
を含むことを特徴とする電子部品の製造方法。 - 前記第1伝熱部材を配置する工程前に、
基板の一方の面側に凹部を形成する工程と、
前記凹部に絶縁材料を形成する工程と、
前記絶縁材料を貫通する孔を形成する工程と、
前記基板の他方の面側を前記孔まで除去して前記第1伝熱部材を形成する工程と、
をさらに含むことを特徴とする請求項3記載の電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008287546A JP5326509B2 (ja) | 2008-11-10 | 2008-11-10 | 電子部品及び電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008287546A JP5326509B2 (ja) | 2008-11-10 | 2008-11-10 | 電子部品及び電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010114355A JP2010114355A (ja) | 2010-05-20 |
JP5326509B2 true JP5326509B2 (ja) | 2013-10-30 |
Family
ID=42302679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008287546A Expired - Fee Related JP5326509B2 (ja) | 2008-11-10 | 2008-11-10 | 電子部品及び電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5326509B2 (ja) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08279571A (ja) * | 1995-04-10 | 1996-10-22 | Shinko Electric Ind Co Ltd | 半導体装置 |
JP2004047897A (ja) * | 2002-07-15 | 2004-02-12 | Hitachi Ltd | 電子部品および電子部品の製造方法 |
JP2004327951A (ja) * | 2003-03-06 | 2004-11-18 | Shinko Electric Ind Co Ltd | 半導体装置 |
JP4070658B2 (ja) * | 2003-04-17 | 2008-04-02 | 三洋電機株式会社 | 半導体装置の製造方法 |
JP2004327556A (ja) * | 2003-04-22 | 2004-11-18 | Matsushita Electric Works Ltd | 半導体装置及びその製造方法 |
JP4979213B2 (ja) * | 2005-08-31 | 2012-07-18 | オンセミコンダクター・トレーディング・リミテッド | 回路基板、回路基板の製造方法および回路装置 |
JP2007096083A (ja) * | 2005-09-29 | 2007-04-12 | Sanyo Electric Co Ltd | 混成集積回路装置 |
JP2007250590A (ja) * | 2006-03-13 | 2007-09-27 | Fujitsu Ltd | アンダーフィル材料、半導体装置および半導体装置の検査方法 |
JP2007294863A (ja) * | 2006-03-31 | 2007-11-08 | Sanyo Electric Co Ltd | 回路装置 |
JP2008270503A (ja) * | 2007-04-20 | 2008-11-06 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
2008
- 2008-11-10 JP JP2008287546A patent/JP5326509B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010114355A (ja) | 2010-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI677062B (zh) | 晶片埋入式印刷電路板及應用印刷電路板之半導體封裝及其製造方法 | |
US9159640B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
JP2007535156A (ja) | 埋込み構成要素からの熱伝導 | |
KR20140078915A (ko) | 반도체 패키지 및 이의 제조방법 | |
JP2009158742A (ja) | 電子装置 | |
WO2010050087A1 (ja) | 積層型半導体装置及びその製造方法 | |
JP2010080572A (ja) | 電子装置 | |
JP2008060172A (ja) | 半導体装置 | |
JP2008177241A (ja) | 半導体パッケージ | |
WO2013091441A1 (zh) | 一种PoP封装结构 | |
JP5740903B2 (ja) | 電子装置、半導体装置、サーマルインターポーザ及びその製造方法 | |
JP2009043851A (ja) | 半導体パッケージ | |
JP2010123708A (ja) | 実装基板及び半導体モジュール | |
TWI528506B (zh) | 一種為改良封裝共面性打開焊接罩和/或介電體增加蓋體或環狀物厚度與接觸面積的封裝基板 | |
JP2008210912A (ja) | 半導体装置及びその製造方法 | |
JP2007300029A (ja) | 半導体装置及びその製造方法並びに回路基板装置 | |
JP2010251427A (ja) | 半導体モジュール | |
JP4919689B2 (ja) | モジュール基板 | |
JP5326509B2 (ja) | 電子部品及び電子部品の製造方法 | |
JP2011171656A (ja) | 半導体パッケージおよびその製造方法 | |
JP2008243966A (ja) | 電子部品が実装されたプリント基板及びその製造方法 | |
JP2005259860A (ja) | 電子回路装置 | |
JP5929059B2 (ja) | 半導体装置及びその製造方法 | |
JP2007243079A (ja) | 放熱型プリント配線板及びその製造方法 | |
JP2009117489A (ja) | 半導体素子パッケージ及び実装基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130708 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |