JP2007250590A - アンダーフィル材料、半導体装置および半導体装置の検査方法 - Google Patents

アンダーフィル材料、半導体装置および半導体装置の検査方法 Download PDF

Info

Publication number
JP2007250590A
JP2007250590A JP2006068126A JP2006068126A JP2007250590A JP 2007250590 A JP2007250590 A JP 2007250590A JP 2006068126 A JP2006068126 A JP 2006068126A JP 2006068126 A JP2006068126 A JP 2006068126A JP 2007250590 A JP2007250590 A JP 2007250590A
Authority
JP
Japan
Prior art keywords
underfill material
semiconductor chip
semiconductor device
substrate
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006068126A
Other languages
English (en)
Inventor
Toshiya Akamatsu
俊也 赤松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006068126A priority Critical patent/JP2007250590A/ja
Publication of JP2007250590A publication Critical patent/JP2007250590A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】半導体チップと該半導体チップが実装される基板との間に充填されるアンダーフィル材料であって、ボイドの検出が容易となるアンダーフィル材料を提供する。
【解決手段】半導体チップと該半導体チップが実装される基板との間に充填されるアンダーフィル材料であって、硬化性樹脂材料と、前記硬化性樹脂材料に添加された、Ｘ線遮蔽率が高い金属粒子と、を有し、前記金属粒子の表面が非導電性材料で被覆されていることを特徴とするアンダーフィル材料。
【選択図】図５

Description

本発明は、半導体チップと実装基板の間に浸透されるアンダーフィル材料、該アンダーフィル材料を用いた半導体装置、および該アンダーフィル材料を用いた半導体装置の検査方法に関する。
半導体チップを実装基板に実装する方法には様々なタイプのものが提案されているが、近年、いわゆるフェイスダウン実装方式である、フリップチップ実装（フリップチップ接合）が広く採用されている。
上記のフリップチップ実装は、半導体チップに形成された半田バンプを、実装基板の電極とリフローにより接続し、半導体チップ（半導体素子）のデバイスと実装基板の配線とを接続する実装方法である。例えば、上記のフリップチップ実装では、数百〜数千個の端子を一括で接続できるメリットがある。
従来、フリップチップ実装は大型コンピュータの半導体実装用として開発されたものである。しかし、近年の半導体チップの多ピン化、および微細化に伴い、小型の半導体装置についてもフリップチップ実装されてなる構造を有するものが増えてきている。
半導体チップのフリップチップ実装においては、半導体チップと実装基板との間にアンダーフィルと呼ばれる充填材料が充填され、半導体チップと基板の接続部分の保護・絶縁が確保されて半導体チップの実装の信頼性が良好となるように構成される（非特許文献１参照）。
例えば、図１Ａ〜図１Ｃに、半導体チップをフリップチップ実装する概略を示す。
まず、図１Ａに示す工程においては、基板１に形成された電極（図示せず）に、半導体チップ２に形成された半田バンプ３が対応するように位置合わせを行い、半導体チップ２を基板１上にマウントする。さらに、当該半田バンプ３のリフローにより、前記半導体チップ２と前記基板１の電極（図示せず）が電気的に確実に接続されるようにする。
次に、図１Ｂに示す工程において、例えばディスペンサ５によって、液状の樹脂材料を主成分とするアンダーフィル材料４を、前記半導体チップ２と前記基板１の間に浸透させるようにして供給する。当該アンダーフィル材料４は、前記半導体チップ２と前記基板１の微細な隙間を浸透し、その結果該隙間がアンダーフィル材料４により充填される。
次に、図１Ｃに示す工程において、図１Ｂの工程で浸透されたアンダーフィル材料４が、例えば加熱により硬化され、半導体装置が形成される。
特開２００１−１５６５１号公報 6th Symposium on 'Micro joining and Assembly Technology in Electronics 2000' 予稿集，ｐ１５７−１６２
しかし、近年の小型化・薄型化した半導体装置においては、半導体チップと実装基板の間の隙間が例えば１００μｍ以下と小さくなっており、当該隙間へのアンダーフィル材料の均一な浸透が困難になってきている。
半導体チップと実装基板の間のアンダーフィル材料の浸透が不十分であると、アンダーフィル材料にいわゆるボイドと呼ばれる空隙が形成される場合がある。アンダーフィル材料にボイドが発生すると、ボイドを起点とした剥離が発生して接続部が破断する場合があり、半導体チップの実装の信頼性が低下してしまう。
このようなアンダーフィル材料のボイドの発生を検出する方法としては、例えば超音波探傷装置を用いる方法が提案されている。しかし、超音波探傷装置を用いる方法では、超音波で測定対象をスキャンするために、ボイドの検出に非常に時間がかかる問題があった。また、上記の超音波を用いた方法では、半導体チップと実装基板との間にアンダーフィル材料が浸透する経過において測定対象をスキャンすることが困難であり、ボイドの発生のメカニズムを解析することが困難である問題が生じていた。
また、上記の特許文献１（特開２００１−１５６５１号公報）には、アンダーフィル材料にＸ線遮蔽率（吸収率）が高い金属粒子を添加し、アンダーフィル材料をＸ線で観察する方法が開示されている。しかし、上記の特許文献１に記載された発明では、金属粒子の充填量が多くなると、隣接する半導体チップの接続部（例えば半田バンプなど）が電気的に短絡され、半導体チップの実装の信頼性が低下してしまう懸念がある。また一方で、アンダーフィル材料に添加される金属粒子の量を少なくすると、ボイドの検出が困難となる問題があった。
そこで、本発明では、上記の問題を解決した、新規で有用なアンダーフィル材料と、該アンダーフィル材料を用いた半導体装置、および該アンダーフィル材料を用いた半導体装置の検査方法を提供することを統括的課題としている。
本発明の具体的な課題は、半導体チップと該半導体チップが実装される基板との間に充填されるアンダーフィル材料であって、ボイドの検出が容易となるアンダーフィル材料と、該アンダーフィル材料を用いた半導体装置、および該アンダーフィル材料を用いた半導体装置の検査方法を提供することである。
本発明の第１の観点では、上記の課題を、半導体チップと該半導体チップが実装される基板との間に充填されるアンダーフィル材料であって、硬化性樹脂材料と、前記硬化性樹脂材料に添加されたＸ線遮蔽率が高い金属粒子と、を有し、前記金属粒子の表面が非導電性材料で被覆されていることを特徴とするアンダーフィル材料により、解決する。
当該アンダーフィル材料は、Ｘ線によって容易にボイドの発生を検出することが可能であり、また、該金属粒子による実装部分の短絡の影響が抑制されている。
また、本発明の第２の観点では、上記の課題を、上記のアンダーフィル材料が、前記半導体チップと前記基板との間に充填されてなる半導体装置により、解決する。
当該半導体装置は、Ｘ線によって容易にアンダーフィルのボイドの発生を検出することが可能であり、また、該金属粒子による実装部分の短絡の影響が抑制されている。
また、本発明の第３の観点では、上記の課題を、半導体装置のアンダーフィル材料の充填状態を検査する半導体装置の検査方法であって、半導体チップを基板に実装する工程と、前記半導体チップと前記基板との間にアンダーフィル材料を充填する工程と、前記アンダーフィル材料の充填状態をＸ線によって検査する工程と、を有し、前記アンダーフィル材料を構成する硬化性樹脂材料には、表面が非導電材料で被覆され、Ｘ線遮蔽率が高い金属粒子が添加されていることを特徴とする半導体装置の検査方法により、解決する。
当該半導体装置の検査方法では、Ｘ線によって容易にアンダーフィルのボイドの発生を検出することが可能であり、また、該金属粒子による実装部分の短絡の影響が抑制されている。
本発明によれば、半導体チップと該半導体チップが実装される基板との間に充填されるアンダーフィル材料であって、ボイドの検出が容易となるアンダーフィル材料、該アンダーフィル材料を用いた半導体装置、および該アンダーフィル材料を用いた半導体装置の検査方法を提供することが可能となる。
本発明に係るアンダーフィル材料は、硬化性樹脂材料と、前記硬化性樹脂材料に添加された、Ｘ線遮蔽率（吸収率）が高い金属粒子と、を有し、前記金属粒子の表面が非導電性材料で被覆されていることを特徴としている。
この場合、「Ｘ線遮蔽率（吸収率）が高い金属」とは、典型金属元素、半金属元素、および遷移金属元素の中で、密度が１ｇ／ｃｍ３以上のものをいう。
このため、Ｘ線を用いて、アンダーフィル材料を充填する場合に発生するボイドを検出することが容易となっている。また、前記金属粒子は表面が非導電性材料で被覆されており、該金属粒子による半導体チップの接続部の短絡の影響が抑制されている。したがって本発明に係る、該アンダーフィル材料を用いた半導体装置の実装の信頼性が良好となっている。
したがって、半導体チップの実装の信頼性を低下させることなく、良好な効率でアンダーフィル材料のボイドの発生を検出することが可能となる。また、上記のアンダーフィル材料を用いることで、ボイドの検出にＸ線を用いることが可能になるため、例えば、アンダーフィル材料の流動の状態を観察することが可能となる。
このため、アンダーフィル材料の開発（最適化）や、または、半導体チップと実装基板の間隔の最適化など、半導体装置に係る様々な開発を容易に行うことが可能となる。
次に、本発明の具体的な形態に関して図面に基づき、説明する。
図２は、実施例１による半導体装置１０を模式的に示した図である。図１を参照するに、本実施例による半導体装置１０は、実装基板１１上にフリップチップ実装されてなる半導体チップ（半導体素子）１２を有している。前記半導体チップ１２には、前記実装基板１１と電気的に接続されるための半田バンプ１３が設置されている。
前記半田バンプ１３は、前記実装基板１１上に形成された電極（図示せず）に電気的に接続され、さらに該電極は、該実装基板１１を貫通するビア（図示せず）を介して、前記実装基板１１の裏面（半導体チップが実装される側の反対側の面）に形成された半田バンプ１５に電気的に接続される構造になっている。前記半田バンプ１５は、例えば格子状に前記実装基板１１の裏面に形成される。このような構造をＢＧＡ（Ball Grid Array）構造と呼ぶ場合がある。
上記のＢＧＡ構造においては、必要に応じて多数の半田バンプ１５が設置され、半導体チップの微細化・多ピン化に対応することが可能である特徴がある。
また、前記半導体チップ１２と前記実装基板１１の間には、樹脂材料を主成分とするアンダーフィル材料１４が浸透され、該半導体チップ１２と該実装基板１１の間に充填されている。近年の半導体装置では、小型化・薄型化の要求があり、このために前記半導体チップ１２と前記実装基板１１の間隔が、例えば１００μｍ以下と狭くなっている。このため、アンダーフィル材料の浸透が困難となり、ボイドが発生して半導体装置の信頼性が低下してしまう場合があった。
そこで、本実施例によるアンダーフィル材料１４は、Ｘ線遮蔽率が高い金属粒子が添加され、Ｘ線によるアンダーフィル材料１４に発生するボイドの検出や、アンダーフィル材料１４の浸透（充填）状態の観察が容易となるように構成されている。
図３は、図２のＡ部のアンダーフィル材料１４を拡大した状態を模式的に示したものである。図３を参照するに、本実施例によるアンダーフィル材料１４は、例えば加熱により硬化する硬化性樹脂材料１４Ａを主成分とし、該硬化性樹脂材料１４に、Ｘ線遮蔽率が高い粒子１４Ｂが添加されていることが特徴である。例えば、前記粒子１４Ｂは、前記熱硬化性樹脂材料１４の全体に行きわたるように拡散して分布する。
図４は、図３に示した粒子１４Ｂの拡大図である。図４を参照するに、前記粒子１４Ｂは、Ｘ線遮蔽率が高い、金属粒子１４Ｃの表面が、非導電性材料よりなる被覆膜１４Ｄにより被覆されてなる構造を有している。
例えば、金属粒子の表面が剥き出しのままアンダーフィル材料に添加されると、特に金属粒子の添加量が多くなった場合に、隣接する半導体チップの接続部（例えば半田バンプなど）が短絡されてしまう懸念があった。
そこで、本実施例では、前記金属粒子１４Ｃの表面を、非導電性材料（実質的な絶縁材料）よりなる被覆膜１４Ｄで被覆している。このため、隣接する半導体チップの接続部分が金属粒子により短絡されることが防止され、半導体装置の実装の信頼性が良好となっている。
図５は、図２のＢ部を拡大して模式的に示した図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。図５を参照するに、前記硬化性樹脂材料１４Ａに添加される前記粒子１４Ｂは、例えばその表面が互いに接触するほど添加される量が多くなった場合であっても、隣接する前記半田バンプ１３を電気的に短絡してしまう懸念がない。
このため、本実施例によるアンダーフィル材料１４では、前記粒子１４Ｂが添加される量を多くし、Ｘ線によるアンダーフィル材料の観察が容易になるようにすることが可能であることが特徴である。
また、前記粒子１４Ｂの流動性（拡散のしやすさ）を確保するため、該粒子１４Ｂの粒径ｄは、前記半導体チップ１２と前記実装基板１１との距離Ｔの１／１０以下であることが好ましい。
また、前記金属粒子１４Ｃは、Ｘ線遮蔽率が高い金属材料であることが好ましく、例えば、Ｎｉ，Ｆｅ，Ｃｕ，Ａｌ，Ａｇ，Ｂｉ，Ｓｎ，Ｔｉ，およびＣｒのうち、いずれかを含むように構成されることが好ましい。例えば、前記金属粒子は、Ｎｉ，Ｆｅ，Ｃｕ，Ａｌ，Ａｇ，Ｂｉ，Ｓｎ，Ｔｉ，およびＣｒのうち、いずれかの金属よりなるか、または、Ｎｉ，Ｆｅ，Ｃｕ，Ａｌ，Ａｇ，Ｂｉ，Ｓｎ，Ｔｉ，およびＣｒを含む合金材料より構成することができる。
また、前記被覆膜１４Ｄは、例えば樹脂材料により形成することができるが、これに限定されず、無機材料（例えばＳｉＯ２）により、形成することも可能である。
次に、金属粒子１４Ｃに被覆膜１４Ｄをコーティングする方法について説明をする。
あらかじめカップリング処理した金属粒子１４Ｃの表面に均一に１種類または多種類のモノマを存在させ、これをホモポリマまたはコポリマに重合させることで、金属粒子１４Ｃを完全に被覆する。
１種類のモノマを使用して、ホモポリマに重合させる場合は、モノマと開始剤とを溶解した有機溶剤に、カップリング剤で表面処理した金属粒子１４Ｃを分散させた油相を、乳化剤と増粘剤とを溶解した水相に滴下して乳濁液を作製する。この乳濁液に熱などを加えることにより、モノマを金属粒子１４Ｃ表面上でその場で重合させて金属粒子１４Ｃを被覆する。また、２種類のモノマを使用する場合は、１つのモノマを溶解させた有機溶剤に、カップリング剤で表面処理した金属粒子１４Ｃを分散させた油相を、別のモノマ、乳化剤、増粘剤を溶解した水相に滴下して乳濁液を作製する。この乳濁液に熱などを加えることにより、金属粒子１４Ｃ表面で２つのモノマを界面重合させて金属粒子１４Ｃを被覆することができる。
次に、アンダーフィル材料の充填状態を検査する検査工程を含む、上記の半導体装置を製造する製造工程を、以下の図６Ａ〜図６Ｆに基づき、手順を追って説明する。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
まず、図６Ａに示す工程において、前記実装基板１１に形成された電極（図示せず）に、前記半導体チップ１２に形成された前記半田バンプ１３が対応するように位置合わせを行い、前記半導体チップ１２を前記実装基板１１上にマウントする。さらに、当該半田バンプ１３のリフローにより、前記半導体チップ１２と前記実装基板１１の電極（図示せず）が電気的に確実に接続されるようにする。
次に、図６Ｂに示す工程において、例えばディスペンサ１６によって、液状の硬化性の樹脂材料を主成分とする、例えば、エポキシ樹脂系アンダーフィルやシアネート樹脂系アンダーフィルなどの前記アンダーフィル材料１４を、前記半導体チップ１２と前記実装基板１１の間に浸透させるようにして供給する。当該アンダーフィル材料１４は、前記半導体チップ１２と前記実装基板１１の微細な隙間（例えば１００μｍ以下）を浸透し、その結果該隙間がアンダーフィル材料１４により充填される。前記アンダーフィル材料１４が前記半導体チップ１２と前記実装基板１１の間に充填された後、例えば加熱により、前記アンダーフィル材料１４が硬化される。
次に、図６Ｃに示す工程において、Ｘ線照射手段２０を用いてＸ線１７をアンダーフィル材料１４（半導体チップ１２、実装基板１１）に照射する。上記のアンダーフィル材料１４には、先に説明したように、Ｘ線遮蔽率が高い粒子１４Ｂが拡散されるようにして添加されているため、アンダーフィル材料１４の充填状態を容易に検査することが可能となっている。
例えば、アンダーフィル材料１４に形成されたボイドや、または充填状態が不十分な部分は、Ｘ線により効率的に検出することができる。ここで、ボイドや充填状態が不良となったものが除外される。また、このようなＸ線による検査は、例えば、超音波による検査など従来の方法に比べて検査にかかる時間が短く、検査の効率が良好である特徴がある。
また、粒子１４Ｂは、表面が非導電性材料１４Ｃで被覆されているため、硬化性樹脂材料に添加される量が多くなった場合であっても、隣接する半田バンプ１３を電気的に短絡してしまう懸念がない。
このため、本実施例によるアンダーフィル材料１４では、粒子１４Ｂの添加量を多くし、Ｘ線によるアンダーフィル材料の観察が容易になるようにすることが可能である。
次に、図６Ｄに示す工程において、プローブＰｒを用いて、半導体装置の電気的な検査を行う。この場合、前記実装基板１１の裏面に形成された、前記半導体チップ１２に電気的に接続される電極（図示せず）に、前記プローブＰｒを接触させ、半導体装置の電気的な検査を行う。
次に、図６Ｅに示す工程において、半導体装置のパッケージングが行われる。例えば、前記実装基板１１の裏面には半田バンプ１５が形成される。また、前記実装基板１１の表側には、筐体１８と蓋部１９が設置されて、半導体チップ１２をパッケージングする構造が完成し、半導体装置１０Ａが構成される。
次に、図６Ｆに示す工程において、プローブＰｒを用いて、半導体装置の電気的な検査を行う。この場合、前記半田バンプ１５に、前記プローブＰｒを接触させ、半導体装置の電気的な検査を行う。このようにして、半導体装置１０Ａを製造することができる。
また、上記のアンダーフィル材料によるＸ線の検査方法を用いれば、アンダーフィル材料１４が硬化される前の状態であってもアンダーフィル材料１４が流動・浸透する経過を観察することができる。
図７は、アンダーフィル材料１４が流動・浸透する経過を観察する状態を模式的に示した図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図７に示すように、上記のアンダーフィル材料１４を用いると、アンダーフィル材料１４が、前記半導体チップ１２と前記実装基板１１の間に浸透する途中でＸ線を照射して該アンダーフィル材料１４の挙動を観察することができる。
このため、上記の検査方法（アンダーフィル材料１４）を用いると、ボイドの発生を抑制するためのアンダーフィル材料の粘性の最適化や、または実装基板や半導体チップの形状・構造の開発などを効率よく行うことが可能となる。
また、上記の実施例では、おもにフリップチップ実装により半導体装置を製造（開発）する場合を例にとって説明したが、本発明はこれに限定されるものではない。他の様々な実装方法（実装構造）においても、上記のアンダーフィル材料を用いてＸ線を用いた効率的な観察が可能となることは明らかである。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
（付記１）
半導体チップと該半導体チップが実装される基板との間に充填されるアンダーフィル材料であって、
硬化性樹脂材料と、
前記硬化性樹脂材料に添加された、Ｘ線遮蔽率が高い金属粒子と、を有し、
前記金属粒子の表面が非導電性材料で被覆されていることを特徴とするアンダーフィル材料。
（付記２）
前記非導電性材料は樹脂材料よりなることを特徴とする付記１記載のアンダーフィル材料。
（付記３）
前記非導電性材料は、ＳｉＯ２よりなることを特徴とする付記１記載のアンダーフィル材料。
（付記４）
前記金属粒子が、Ｎｉ，Ｆｅ，Ｃｕ，Ａｌ，Ａｇ，Ｂｉ，Ｓｎ，Ｔｉ，およびＣｒのうち、いずれかを含むことを特徴とする付記１乃至３のうち、いずれか１項記載のアンダーフィル材料。
（付記５）
前記金属粒子の粒径が、前記半導体チップと前記基板との距離の１／１０以下であることを特徴とする付記１乃至４のうち、いずれか１項記載のアンダーフィル材料。
（付記６）
付記１乃至５のうち、いずれか１項記載のアンダーフィル材料が、前記半導体チップと前記基板との間に充填されてなる半導体装置。
（付記７）
前記半導体チップは前記基板にフリップチップ実装されていることを特徴とする付記６記載の半導体装置。
（付記９）
前記基板は、ＢＧＡ構造を有することを特徴とする付記７記載の半導体装置。
（付記１０）
半導体装置のアンダーフィル材料の充填状態を検査する半導体装置の検査方法であって、
半導体チップを基板に実装する工程と、
前記半導体チップと前記基板との間にアンダーフィル材料を充填する工程と、
前記アンダーフィル材料の充填状態をＸ線によって検査する工程と、を有し、
前記アンダーフィル材料を構成する硬化性樹脂材料には、表面が非導電材料で被覆され、Ｘ線遮蔽率が高い金属粒子が添加されていることを特徴とする半導体装置の検査方法。
本発明によれば、半導体チップと該半導体チップが実装される基板との間に充填されるアンダーフィル材料であって、ボイドの検出が容易となるアンダーフィル材料、該アンダーフィル材料を用いた半導体装置、および該アンダーフィル材料を用いた半導体装置の検査方法を提供することが可能となる。
従来の半導体装置の製造方法を示す図（その１）である。 従来の半導体装置の製造方法を示す図（その２）である。 従来の半導体装置の製造方法を示す図（その３）である。 実施例１による半導体装置を示す図である。 図２の半導体装置のアンダーフィル材料の拡大図である。 図３のアンダーフィル材料に含まれる粒子の拡大図である。 図２の半導体装置の一部拡大図である。 実施例１による半導体装置の製造方法を示す図（その１）である。 実施例１による半導体装置の製造方法を示す図（その２）である。 実施例１による半導体装置の製造方法を示す図（その３）である。 実施例１による半導体装置の製造方法を示す図（その４）である。 実施例１による半導体装置の製造方法を示す図（その５）である。 実施例１による半導体装置の製造方法を示す図（その６）である。 アンダーフィル材料の観察方法を示す図である。
符号の説明
１ 基板
２ 半導体チップ
３ 半田バンプ
４ アンダーフィル材料
５ ディスペンサ
１０，１０Ａ 半導体装置
１１ 実装基板
１２ 半導体チップ
１３ 半田ボール
１４ アンダーフィル材料
１４Ａ 硬化性樹脂材料
１４Ｂ 粒子
１４Ｃ 金属粒子
１４Ｄ 被覆膜
１５ 半田ボール
１６ ディスペンサ
１７ Ｘ線
１８ 筐体
１９ 蓋部
２０ Ｘ線照射手段
Ｐｒ プローブ

Claims (5)

  1. 半導体チップと該半導体チップが実装される基板との間に充填されるアンダーフィル材料であって、
    硬化性樹脂材料と、
    前記硬化性樹脂材料に添加された、Ｘ線遮蔽率が高い金属粒子とを有し、
    前記金属粒子の表面が非導電性材料で被覆されていることを特徴とするアンダーフィル材料。
  2. 前記非導電性材料は樹脂材料よりなることを特徴とする請求項１記載のアンダーフィル材料。
  3. 前記金属粒子が、Ｎｉ，Ｆｅ，Ｃｕ，Ａｌ，Ａｇ，Ｂｉ，Ｓｎ，Ｔｉ，およびＣｒのうち、いずれかを含むことを特徴とする請求項１または２記載のアンダーフィル材料。
  4. 請求項１乃至３のうち、いずれか１項記載のアンダーフィル材料が、前記半導体チップと前記基板との間に充填されてなる半導体装置。
  5. 半導体装置のアンダーフィル材料の充填状態を検査する半導体装置の検査方法であって、
    半導体チップを基板に実装する工程と、
    前記半導体チップと前記基板との間にアンダーフィル材料を充填する工程と、
    前記アンダーフィル材料の充填状態をＸ線によって検査する工程とを有し、
    前記アンダーフィル材料を構成する硬化性樹脂材料には、表面が非導電材料で被覆され、Ｘ線遮蔽率が高い金属粒子が添加されていることを特徴とする半導体装置の検査方法。
JP2006068126A 2006-03-13 2006-03-13 アンダーフィル材料、半導体装置および半導体装置の検査方法 Withdrawn JP2007250590A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006068126A JP2007250590A (ja) 2006-03-13 2006-03-13 アンダーフィル材料、半導体装置および半導体装置の検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006068126A JP2007250590A (ja) 2006-03-13 2006-03-13 アンダーフィル材料、半導体装置および半導体装置の検査方法

Publications (1)

Publication Number Publication Date
JP2007250590A true JP2007250590A (ja) 2007-09-27

Family

ID=38594602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006068126A Withdrawn JP2007250590A (ja) 2006-03-13 2006-03-13 アンダーフィル材料、半導体装置および半導体装置の検査方法

Country Status (1)

Country Link
JP (1) JP2007250590A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114355A (ja) * 2008-11-10 2010-05-20 Fujitsu Ltd 電子部品、電子部品の製造方法及び伝熱部材の製造方法
JP2010153477A (ja) * 2008-12-24 2010-07-08 Kyocera Corp 回路装置及び電子機器
US9368414B2 (en) 2014-03-20 2016-06-14 Samsung Electronics Co., Ltd. Semiconductor inspecting apparatus and method of inspecting and manufacturing semiconductor device using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114355A (ja) * 2008-11-10 2010-05-20 Fujitsu Ltd 電子部品、電子部品の製造方法及び伝熱部材の製造方法
JP2010153477A (ja) * 2008-12-24 2010-07-08 Kyocera Corp 回路装置及び電子機器
US9368414B2 (en) 2014-03-20 2016-06-14 Samsung Electronics Co., Ltd. Semiconductor inspecting apparatus and method of inspecting and manufacturing semiconductor device using the same

Similar Documents

Publication Publication Date Title
US10347589B2 (en) Semiconductor substrate having stress-absorbing surface layer
CN103869235A (zh) 柔性测试装置及其测试方法
Cho et al. A review on the fabrication and reliability of three-dimensional integration technologies for microelectronic packaging: Through-Si-via and solder bumping process
Zhang et al. A study on the solder ball size and content effects of solder ACFs for flex-on-board assembly applications using ultrasonic bonding
JP2007250590A (ja) アンダーフィル材料、半導体装置および半導体装置の検査方法
JP2005209861A (ja) ウェハレベルパッケージ及びその製造方法
JP2005264109A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
Liu et al. Reliability of anisotropically conductive adhesive joints on a flip-chip/FR-4 substrate
JPWO2009048097A1 (ja) 半導体装置
Ho et al. Study on factors affecting underfill flow and underfill voids in a large-die flip chip ball grid array (FCBGA) package
Khorramdel et al. Inkjet printed metallic micropillars for bare die flip-chip bonding
Orii et al. Electromigration analysis of peripheral ultra fine pitch C2 flip chip interconnection with solder capped Cu pillar bump
Lau et al. Failure analysis of solder bumped flip chip on low-cost substrates
US8233288B2 (en) Electronic component package, electronic component mounted apparatus, method of inspecting bonding portion therein, and circuit board
Ramkumar et al. Novel anisotropic conductive adhesive for 3D stacking and lead-free PCB packaging—a review
Aoki et al. Novel Low Cost Bumping Process with Non-strip Type Photosensitive Resin and Injection Molded Solder (IMS) for Fine Pitch Flip Chip Joining
JP2007142187A (ja) 半導体装置
Chan et al. Effect of underfill entrapment on the reliability of flip-chip solder joint
Liu et al. Reliability aspects of electronics packaging technology using anisotropic conductive adhesives
Liu et al. Development of Flip‐chip Joining Technology on Flexible Circuitry UsingAnistropically Conductive Adhesives and Eutectic Solder
Schneider et al. Stencil printing and flip-chip bonding for assembly of pixelated X-ray detectors using PCB-type interposer and flexible printed circuit boards
JP2010010319A (ja) 導電性バンプとその形成方法およびそれを用いた電子部品実装構造体
JP6111771B2 (ja) 回路部材、接続構造体及び接続構造体の製造方法
Liu et al. Conductive adhesive joint reliability
Soman et al. Understanding the effects of process parameters to compensate for substrate warpage in chip on flex (CoF) assembly using conventional reflow

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090602