JP2010010319A - 導電性バンプとその形成方法およびそれを用いた電子部品実装構造体 - Google Patents

導電性バンプとその形成方法およびそれを用いた電子部品実装構造体 Download PDF

Info

Publication number
JP2010010319A
JP2010010319A JP2008166798A JP2008166798A JP2010010319A JP 2010010319 A JP2010010319 A JP 2010010319A JP 2008166798 A JP2008166798 A JP 2008166798A JP 2008166798 A JP2008166798 A JP 2008166798A JP 2010010319 A JP2010010319 A JP 2010010319A
Authority
JP
Japan
Prior art keywords
bump
conductive
semiconductor element
alloy
photosensitive resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008166798A
Other languages
English (en)
Inventor
Shozo Ochi
正三 越智
Takayuki Higuchi
貴之 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008166798A priority Critical patent/JP2010010319A/ja
Priority to US12/477,227 priority patent/US20090301771A1/en
Publication of JP2010010319A publication Critical patent/JP2010010319A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】低い加圧力で、容易に変形するとともに、ＮＣＦなどの接着樹脂層を容易に貫通する導電性バンプとその形成方法およびそれを用いた電子部品実装構造体を提供する。
【解決手段】電子部品の電極に形成される導電性バンプ１１であって、導電性バンプ１１が、電極上に形成された球状の導電フィラーを含む感光性樹脂よりなる少なくとも１層の第１バンプ１４と、第１バンプ１４の上面に形成された鱗片状の導電フィラーを含む感光性樹脂よりなる第２バンプ１５とより構成される。
【選択図】図１

Description

本発明は、半導体素子の電極端子または回路基板の接続端子上に形成された導電性バンプに関し、特に狭ピッチ化された半導体素子の電極端子を回路基板上の接続端子に高い接続信頼性を備えて実装することができる導電性バンプとその形成方法およびそれを用いた電子部品実装構造体に関する。
近年、携帯電話やノートパソコン、デジタルビデオカメラなどに代表される携帯用電子機器の小型化、高機能化を実現するための技術開発が急速に進んでいる。
この技術開発を支える主要な電子部品は半導体素子であり、半導体素子の薄型および高密度化のために配線ルールの微細化や電極端子の多ピン化が著しく進展している。それに伴って、半導体素子の絶縁層に対しても低誘電率化（Ｌｏｗ−ｋ化）が要求され、絶縁層としてｐ−ＳｉＯＣや有機ポリマーなどのポーラスな層が用いられてきている。そのような状況において、半導体素子を実装基板にフリップチップ実装する際に用いるバンプに対しても厳しい要求がなされるようになってきた。
従来、各種回路基板上に、例えば半導体素子などの電子部品を高密度実装する技術として、フリップチップ実装技術がある。通常のフリップチップ実装は、例えばＬＳＩなどの半導体素子に形成された電極端子上に、例えば約１５０μｍ径のはんだや金などの金属バンプをあらかじめ形成する。そして、半導体素子を圧接・加熱して回路基板の接続端子とフェイスダウンボンディングにより接続し実装するものである。
特に、著しい多ピン化に対応するために、半導体素子の回路形成面全体にバンプを形成するエリアバンプ方式と呼ばれる方法が採用されている。この場合、実装時において、回路基板の実装エリア全体の反りに対応するために高アスペクト比のバンプが要求される。例えば、電極端子数が５０００個を超えるような次世代ＬＳＩを回路基板に実装する場合、１００μｍ以下の狭ピッチに対応し、かつ高アスペクトのバンプ形成が必要となる。しかし、現在のはんだバンプ形成技術では、これらの要求に対応することが難しい。そのため、現状ではバンプ形成技術として、めっき法やスクリーン印刷法などを採用している。しかし、めっき法は狭ピッチのバンプ形成には適するものの、工程が複雑で生産性に問題がある。また、スクリーン印刷法は、生産性には優れているが、マスクを用いるため狭ピッチ化と高アスペクト化の両方を満足するバンプ形成は困難とされている。
また、エリアバンプ方式では、半導体素子の電極端子直下に脆弱な誘電体などからなる絶縁層やトランジスタなどの回路が配置されている。そのため、金属バンプを介して実装する場合、圧接時の加圧力により半導体素子の回路形成面や絶縁層に大きな応力が加わる。特に、ポーラスで脆弱な誘電体からなる絶縁層を有する半導体素子では、絶縁層の破壊や半導体素子の割れなどが発生するおそれや、応力により半導体素子特性が変動するなどの問題がある。
上記問題を回避するために、近年、ＬＳＩチップの電極端子や回路基板の接続端子上に、バンプを選択的に形成する技術が提案されている。これらの技術は、微細なバンプの形成に適するとともに、バンプの一括形成が可能であるため生産性に優れ、次世代ＬＳＩの回路基板への実装技術として注目されてきている。
具体的には、必要とするバンプと同じ大きさのくぼみを設けた突起形成板に導電性樹脂を印刷、充填して硬化した後、同じ導電性樹脂を介して薄膜回路素子の接続端子に接着してバンプを形成する技術が開示されている（例えば、特許文献１参照）。
また、半導体素子と配線基板との接続時において、コストの上昇を招く樹脂封止工程を排除するために、半導体チップの電極パッド上にマスクを介してはんだペーストを堆積、硬化し、尖端を有するバンプを形成する方法が開示されている（例えば、特許文献２参照）。
さらに、エリアバンプを有する半導体素子を実装する場合、回路基板の実装エリア全体に高い平面度が要求される。そこで、低い平面度の回路基板を使用するために、電極バンプを弾性率の異なる下段バンプと上段バンプの２層から形成する技術が開示されている（例えば、特許文献３参照）。
また、はんだ粒を感光性樹脂に含有した、はんだ粒感光性樹脂を塗布した半導体素子の所定の箇所を露光、現像することにより、はんだバンプを形成する方法が開示されている（例えば、特許文献４参照）。これにより、はんだ粒が樹脂内に分散した構造のはんだバンプを生産性よく形成できる。また、半導体素子をクランパにより配線基板に押し付けて、はんだバンプで接続できるとしている。
特開平８−１９１０７２号公報 特開平１１−１３５５４９号公報 特開２００１−１８９３３７号公報 特開平５−３２６５２４号公報
上記各特許文献に示された導電性バンプは、導電フィラーを含有させた導電性ペーストを、マスクを介してスクリーン印刷により形成するため、その表面は平坦面または表面張力による曲面を有している。また、一般に、含有する樹脂などの熱収縮により、均一な高さを有する導電性バンプを形成することが困難である。そして、非導電性フィルム（以下、「ＮＣＦ」と記す場合がある）を介して半導体素子を回路基板上に実装する電子部品実装構造体においては、導電性バンプによりＮＣＦを貫通して回路基板の接続端子と接続しなければならない。このとき、ＮＣＦを貫通するためや、高さの異なる導電性バンプを介して均一に接続するためには、半導体素子と回路基板とを高い加圧力で圧接する必要がある。
しかしながら、高機能化のために低誘電率の脆弱な絶縁層を有する半導体素子などは、実装時の圧接により破壊や破損を生じるなどの課題がある。さらに、高い加圧力で圧接するため、導電性バンプの形状を維持して安定な接続を実現することが困難である。
また、特許文献２の金属バンプは、先の尖った先端によって接着材層を貫通して配線基板に圧着して電気的に接続するものである。しかし、金属バンプを介して、配線基板と半導体素子を圧着する場合、金属バンプを圧接により変形させるには、樹脂を含む導電性バンプと比べて大きな加圧力が必要となる。その結果、脆弱な絶縁層を有する半導体素子などは、圧接時の応力により半導体素子の破壊や破損の発生がさらに増加するなどの課題がある。また、金属バンプは変形しにくいため、平面精度の低い配線基板に実装する場合、金属バンプの尖端部の変形量に応じた接続面積に対応する接続抵抗に、ばらつきを生じやすいという課題がある。
本発明は上記の課題を解決するためになされたもので、低い加圧力で、容易に変形するとともに、ＮＣＦなどの接着樹脂層を容易に貫通する導電性バンプとその形成方法およびそれを用いた電子部品実装構造体を提供することを目的とする。
上述したような目的を達成するために、本発明は、電子部品の電極上に形成される導電性バンプであって、導電性バンプが、電極上に形成された少なくとも１層の球状の導電フィラーを含む感光性樹脂よりなる第１バンプと、第１バンプの上面に形成された鱗片状の導電フィラーを含む感光性樹脂よりなる第２バンプとにより構成されている。
これにより、第２バンプで非導電性フィルム（ＮＣＦ）を低い加圧力で突き破ることができるため、電子部品である半導体素子などの誘電体層などの絶縁層を傷つけることなく、実装時の接続信頼性が向上した導電性バンプを実現できる。
さらに、第２バンプが、第１バンプと電極との間に、さらに設けられていてもよい。これにより、電子部品の電極間を、低い接続抵抗で接続するとともに、機械的な接続強度に優れた導電性バンプを実現できる。
さらに、第２バンプが、第１バンプ上に複数個独立して設けられていてもよい。さらに、第２バンプの最外層面に、鱗片状の導電フィラーの一端が露出していてもよい。これにより、ＮＣＦの貫通力が向上し、より低い加圧力で実装することができる。
さらに、電子部品が、半導体素子または回路基板である。これにより、ＮＣＦを容易に貫通できる導電性バンプを半導体素子、回路基板のいずれか一方に、または両方に設けることができる。その結果、実装工程の高効率化および接続信頼性に優れる電子部品を実現できる。
さらに、球状の導電フィラーおよび鱗片状の導電フィラーが、Ａｇ、Ａｕ、Ｃｕ、Ｐｔから選択された少なくとも１種の金属粉末またはＳｎ−Ａｇ−Ｉｎ系合金、Ｓｎ−Ｐｂ系合金、Ｓｎ−Ａｇ系合金、Ｓｎ−Ａｇ−Ｂｉ系合金、Ｓｎ−Ａｇ−Ｂｉ−Ｃｕ系合金、Ｓｎ−Ａｇ−Ｉｎ−Ｂｉ系合金、Ｚｎ−Ｉｎ系合金、Ａｇ−Ｓｎ−Ｃｕ系合金、Ｓｎ−Ｚｎ−Ｂｉ系合金、Ｉｎ−Ｓｎ系合金、Ｉｎ−Ｂｉ−Ｓｎ系合金およびＳｎ−Ｂｉ系合金から選択された少なくとも１種のはんだ合金との少なくともいずれかを含む。これにより、低抵抗で接続信頼性に優れた導電性バンプを実現できる。
さらに、感光性樹脂を、感光性エポキシ系樹脂、感光性ポリイミド系樹脂および感光性アクリル系樹脂の内の少なくとも１種を含む樹脂材料からなる。これにより、優れた電気伝導性を備える第１バンプとＮＣＦなどの樹脂層の貫通性に優れた第２バンプとを備える導電性バンプを正確に、かつ微細なピッチで形成することができる。
また、本発明は、電子部品の電極上に形成される導電性バンプの形成方法であって、球状の導電フィラーを含有する感光性樹脂よりなる第１バンプを形成する第１工程と、第１バンプ上に鱗片状の導電フィラーを含有する感光性樹脂よりなる第２バンプを形成する第２工程と、を含み、第１工程と第２工程が光造形法を用いて行われる。これにより、狭ピッチで、均一な高さを有する導電性バンプを生産性よく作製することができる。
さらに、第１工程の前に、鱗片状の導電フィラーを含有する感光性樹脂よりなる第２バンプを形成する工程を、さらに含む。これにより、電子部品の電極間を、低い接続抵抗で接続するとともに、機械的な接続強度が向上した導電性バンプを作製できる。
さらに、第１工程が、複数回行われる。これにより、第１バンプを複数層の積層体とすることにより、第１バンプを構成する感光性樹脂の硬化度を上げて機械的強度を向上することができる。その結果、実装時の導電性バンプの潰れなどを回避し、形状安定性に優れた導電性バンプを作製できる。
さらに、電子部品が、半導体素子および回路基板である。これにより、実装工程の高効率化および接続信頼性に優れる導電性バンプを有する電子部品を生産性よく作製できる。
また、本発明の電子部品実装構造体は、電極端子を設けた半導体素子と、電極端子と対向する位置に接続端子を設けた回路基板と、半導体素子の電極端子と回路基板の接続端子との間に設けられた樹脂層と、を少なくとも備え、電極端子上および接続端子上の少なくとも一方に設けた上述の導電性バンプを介して半導体素子と回路基板とを接続した構成を有する。
これにより、高い平面度の半導体素子や回路基板を必要とせず、高い接続強度、低い接続抵抗で接続された電子部品実装構造体を実現できる。
本発明の導電性バンプとその形成方法によれば、低い加圧力で、容易に変形するとともに、ＮＣＦなどの接着樹脂層を容易に貫通できる導電性バンプを生産性よく実現できる。そして、この導電性バンプを介して、低い加圧力で接続するとともに、接続信頼性に優れた電子部品実装構造体を実現できる。
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下の実施の形態および各図面において、同一構成要素には同じ符号を付して説明する。
（第１の実施の形態）
以下、図１を用いて、本発明の第１の実施の形態における導電性バンプの構造について説明する。なお、以降では電子部品として半導体素子を用い、その上に導電性バンプを形成する例で説明するが、回路基板を用いた場合でも同様である。
また、電子部品の電極として、半導体素子では電極端子、回路基板では接続端子と表現して説明する。
図１（ａ）は本発明の第１の実施の形態における導電性バンプの構造を説明する断面図で、図１（ｂ）は図１（ａ）のＡ部拡大断面図である。
図１（ａ）に示すように、導電性バンプ１１は、例えば外形サイズ８ｍｍ角のＲＯＭやＲＡＭなどの半導体メモリーからなる半導体素子１２上の、例えば１５０μｍピッチで配置された１００μｍ角の電極端子１３上に設けられている。
そして、導電性バンプ１１は、以下で詳細に述べる光造形法で形成された、例えば高さ２０μｍ〜５０μｍの第１バンプ１４と、第１バンプ１４上の表面に形成された、例えば高さ５μｍ〜１０μｍの第２バンプ１５から構成されている。さらに、導電性バンプ１１の第１バンプ１４は、例えば感光性ポリイミド樹脂などの感光性樹脂を主成分とする樹脂ペーストに５０ｗｔ％以上８０ｗｔ％未満の球状のＡｇ粒子を主成分とする導電フィラーとから構成されている。また、導電性バンプ１１の第２バンプ１５は、例えば感光性ポリイミド樹脂などの感光性樹脂を主成分とする樹脂ペーストに５０ｗｔ％以上９５ｗｔ％未満の鱗片状のＡｇ粒子を主成分とする導電フィラーとから構成されている。
このとき、図１（ｂ）に示すように、導電性バンプ１１の第２バンプ１５の最外層の表面には、ランダムに突状体１６が形成されている。なお、この第２バンプ１５の突状体１６は、後述する光造形法により感光性樹脂が光硬化するときに、例えば感光性樹脂中に混練された鱗片状の導電フィラーの尖端部が造形方向に直立または斜立し、その一端が露出することにより形成されるものである。
上述したように、本実施の形態の導電性バンプによれば、後述する半導体素子と回路基板を非導電性フィルム（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：ＮＣＦ）などの樹脂層を介して接続する電子部品実装構造体において、第２バンプの鱗片状の導電フィラーの先端部の露出によって、低い加圧力（押圧力）でＮＣＦを貫通することができる。この結果、導電性バンプの形状を安定に保持するとともに、半導体素子への損傷や特性変動が生じにくい実装を可能とする。また、樹脂を含む比較的軟らかい導電性バンプは、特に突状体１６の先端部などにおいて、低い加圧力で容易に変形するため、半導体素子の電極端子と回路基板の接続端子とを確実に接続することができる。
また、本実施の形態によれば、導電性バンプ１１の主要部分を、硬度を比較的高くでき、かつ固有抵抗の低い球状の導電フィラーを含む第１バンプ１４と、その表面に、鱗片状の導電フィラーが露出した最外層面に粗面を備える第２バンプ１５とで構成している。このとき、第１バンプ１４は、球状の導電フィラーの含有により、光造形法における紫外光などの透過率を高くできるため、機械的強度の高い優れた構造体を形成できることにより可能となるためである。これにより、形状安定性に優れるとともに、ＮＣＦに対する貫通性の高い導電性バンプを実現できる。
ここで、半導体素子１２として、例えばＬＳＩチップなどの高密度集積回路素子やメモリーなど大容量記憶素子を含む機能素子が用いられる。このとき、半導体素子１２の電極端子１３は、例えばエリアバンプ配置が可能にパターン形成された配線（図示せず）の一部を露出させた開口部であり、例えばＡｌ電極上に、０．１μｍ〜０．３μｍのＮｉバリア層（図示せず）を形成して設けられている。なお、電極端子１３の材料として、Ａｕ、Ｃｕなどの金属、バリア層としてＴｉ、Ｃｒ、Ｗなどの金属を適宜用いることができる。
なお、本実施の形態では、第１バンプおよび第２バンプを構成する導電フィラーとして、Ａｇ粒子やＡｇ粉を用いた例で説明したが、これに限られない。例えば、Ａｕ、Ｃｕ、Ｐｔから選択された少なくとも１種の金属粉末またはＳｎ−Ａｇ−Ｉｎ系合金、Ｓｎ−Ｐｂ系合金、Ｓｎ−Ａｇ系合金、Ｓｎ−Ａｇ−Ｂｉ系合金、Ｓｎ−Ａｇ−Ｂｉ−Ｃｕ系合金、Ｓｎ−Ａｇ−Ｉｎ−Ｂｉ系合金、Ｚｎ−Ｉｎ系合金、Ａｇ−Ｓｎ−Ｃｕ系合金、Ｓｎ−Ｚｎ−Ｂｉ系合金、Ｉｎ−Ｓｎ系合金、Ｉｎ−Ｂｉ−Ｓｎ系合金およびＳｎ−Ｂｉ系合金から選択された少なくとも１種のはんだ合金との少なくともいずれかを用いてもよい。
また、本実施の形態では、第１バンプの導電フィラーとして、球状の形状からなる導電フィラーを例に説明したが、これに限られず、その一部を鱗片状の導電フィラーで置き換えてもよい。
以下に、本発明の第１の実施の形態における導電性バンプの形成方法について図２を用いて概略を説明する。なお、上記と同様に、電子部品として半導体素子を例に説明する。
図２は、本発明の第１の実施の形態における導電性バンプの形成方法を説明するフローチャートである。
まず、半導体素子に形成された電極端子を上面にして、球状の導電フィラーを含む第１導電性感光性樹脂ペーストが満たされた容器内に、半導体素子を浸積する（ステップＳ０１）。このとき、第１導電性感光性ペーストは、例えば感光・熱可塑性アクリルオリゴマー、アクリルモノマー、開始剤、カップリング剤、密着性付与剤、反応性希釈剤、溶剤などからなる感光性樹脂と、例えば５０ｗｔ％以上８０ｗｔ％未満のＡｇ粒子よりなる球状の導電フィラーとで構成されている。
つぎに、例えば液晶マスクをフォトマスクとして用い、フォトマスクの開口部を介して光造形法により電極端子上の第１導電性感光性樹脂ペーストに紫外光や可視光などを照射する（ステップＳ０２）。このとき、第１導電性感光性樹脂ペースト中に、例えば半導体素子を連続的に引き下げながら、または所定の深さまで半導体素子を沈めた状態で、３次元ＣＡＤデータに基づいて制御されるフォトマスクの開口部から紫外光が照射される。これにより、半導体素子の電極端子上に、所定の厚みで第１バンプが形成される（ステップＳ０３）。そして、半導体素子を容器より取り出し、付着した未露光の第１導電性感光性樹脂ペーストを洗浄する。
つぎに、半導体素子の第１バンプ側を上面にして、鱗片状の導電フィラーを含む光硬化性の第２導電性感光性樹脂ペーストが満たされた容器内に、半導体素子を浸積する（ステップＳ０４）。このとき、第２導電性感光性樹脂ペーストは、第１導電性感光性樹脂ペーストと同様の感光性樹脂と、例えば５０ｗｔ％以上９５ｗｔ％未満のＡｇ粒子よりなる鱗片状の導電フィラーとで構成されている。
つぎに、例えば液晶マスクなどで構成されたフォトマスクの開口部を介して、光造形法により、第１バンプ上の第２導電性感光性樹脂ペーストに紫外光や可視光などを照射する（ステップＳ０５）。このとき、第２導電性感光性樹脂ペースト中に、例えば半導体素子を連続的に引き下げながら、または所定の深さまで半導体素子を沈めた状態で、３次元ＣＡＤデータに基づいて制御されるフォトマスクの開口部から紫外光が照射される。これにより、半導体素子の第１バンプ上に、所定の厚みで第２バンプが形成される（ステップＳ０６）。
つぎに、半導体素子を容器より取り出し、付着した未露光の第２導電性感光性樹脂ペーストを洗浄、除去して乾燥する。これにより、第１バンプと第２バンプとからなる導電性バンプが形成される（ステップＳ０７）。
以下に、本発明の第１の実施の形態における導電性バンプの形成方法について、図３を参照しながら詳細に説明する。なお、電子部品として半導体素子を例に、同一構成要素には同じ符号を付して説明する。
図３（ａ）は本発明の第１の実施の形態における導電性バンプの第１バンプの形成方法を説明する工程断面図で、図３（ｂ）は本発明の第１の実施の形態における導電性バンプの第２バンプの形成方法を説明する工程断面図である。
まず、図３（ａ）に示すように、容器７１中に、例えば感光性樹脂（アクリレート系）などを樹脂成分とし、５０ｗｔ％〜９５ｗｔ％の球状のＳｎ−Ａｇ−Ｉｎ系合金粒子を導電フィラーとして含む第１導電性感光性樹脂ペースト７２を充填する。
そして、ステージ（図示せず）に設置した半導体素子１２の電極端子１３を、第１導電性感光性樹脂ペースト７２の液表面から所定の間隔Ｈ１（例えば、３０μｍ〜５０μｍ）の位置まで第１導電性感光性樹脂ペースト７２中に浸漬する。
つぎに、例えば液晶パネルよりなるフォトマスク７３の開口部７４を介して紫外光または可視光を照射して、所定領域の第１導電性感光性樹脂ペーストを露光し、電極端子１３上に第１バンプ１４をＨ１の高さまで形成する。このとき、第１バンプ１４は、第１導電性感光性樹脂ペースト７２中に、例えば半導体素子を連続的に引き下げながら、または所定の深さＨ１まで半導体素子を沈めた状態で、３次元ＣＡＤデータに基づいて制御されるフォトマスク７３の開口部７４から紫外光を照射することにより形成される。そして、第１バンプ１４が形成された半導体素子１２を、容器７１から取り出して、第１導電性感光性樹脂ペースト７２を除去し、洗浄・乾燥する。
つぎに、図３（ｂ）に示すように、容器７５中に、例えば感光性樹脂（エポキシ系）などを樹脂成分とし、５０ｗｔ％〜８０ｗｔ％の鱗片状のＡｇ粉末（短径０．２μｍ〜１μｍ、長径２μｍ〜５μｍ）を導電フィラーとして含む第２導電性感光性樹脂ペースト８２を充填する。
そして、第２導電性感光性樹脂ペースト８２中に、電極端子１３上に第１バンプが所定の高さＨ１で形成された半導体素子１２を、第２導電性感光性樹脂ペースト８２の液表面から所定の間隔Ｈ２（例えば、５μｍ〜１０μｍ）の位置まで浸漬する。
つぎに、第１バンプ１４の場合と同様に、フォトマスク７３の開口部７４を介して紫外光を照射して第１バンプ１４の上面の第２導電性感光性樹脂ペースト８２を露光し、所定の高さＨ２まで第２バンプ１５を連続的に形成する。このとき、第２バンプ１５は、第２導電性感光性樹脂ペースト８２中に、例えば半導体素子１２を連続的に引き下げながら、または所定の深さＨ２まで半導体素子１２を沈めた状態で、３次元ＣＡＤデータに基づいて制御されるフォトマスク７３の開口部７４から紫外光を照射することにより形成される。
ここで、第２バンプ１５の表面は、一般に、図１（ｂ）で説明したように、鱗片状の導電フィラーの一端が直立または斜立した状態で露出されて、突状体１６により粗面が形成される。なお、第２バンプ１５の表面は、ＣＡＤデータの設計および制御データにより、任意の形状で粗面化することができる。また、第２バンプ１５の硬度や表面状態は、例えば電子部品実装構造体を形成する場合のＮＣＦの材料、厚さなどを考慮して任意に設定することができる。
つぎに、半導体素子１２の電極端子１３の面に、球状の導電フィラーを含有する第１バンプ１４と、その上面に鱗片状の導電フィラーで形成した第２バンプ１５とからなる導電性バンプ１１を形成した後、半導体素子１２を第２導電性感光性樹脂ペースト８２が充填された容器７５から取り出し、洗浄、乾燥する。
上記形成方法により、半導体素子１２の電極端子１３上に、第１バンプ１４と、鱗片状の導電フィラーの一端が露出した第２バンプ１５とからなる導電性バンプ１１が形成される。
なお、本実施の形態では半導体素子の電極端子上に導電性バンプを形成した例に説明したが、これに限られない。例えば、配線パターンなどが形成された回路基板の接続端子上にも同様の形成方法によって導電性バンプを形成してもよい。
本実施の形態の形成方法によれば、導電性および形状安定性に優れる第１バンプと、鱗片状の導電フィラーの先端部の露出によって低い加圧力（押圧力）でＮＣＦなどの樹脂層を貫通できる第２バンプからなる導電性バンプを、狭ピッチで容易に作製できる。この結果、導電性バンプの形状を安定に保持するとともに、半導体素子への損傷や特性変動の生じにくい実装が可能となる。
なお、本実施の形態の形成方法によれば、従来の金属バンプやスクリーン印刷法による導電性バンプで課題であった、形成面の凹凸などに関わらず、均一な平面を有する導電性バンプを形成することができる。その結果、電子部品実装構造体の作製時、低い加圧力での実装を実現して接続信頼性を向上できる。また、加圧力による半導体素子の素子割れや絶縁層の破壊などを生じにくい信頼性に優れた導電性バンプを作製できる。
なお、本実施の形態では、第１バンプと第２バンプがそれぞれ１層からなり、断面形状が四角形の導電性バンプを例に説明したが、これに限られない。そこで、以下に本実施の形態の導電性バンプの変形例について、図４から図７を用いて説明する。
まず、図４は本発明の第１の実施の形態における導電性バンプの第１の変形例を示す断面図である。
図４に示すように、導電性バンプ２１の第１バンプ２４として、半導体素子１２の電極端子１３上に台形状の断面形状で形成したものである。そして、第２バンプ２５が第１バンプ２４の最上面に形成され導電性バンプ２１が構成されている。これにより、実装構造体の構成時に加圧力が比較的小さい面積に集中するため、ＮＣＦを貫通しやすくなる。
以下に、図４に示す導電性バンプ２１の形成方法について、図３を参照しながら、簡単に説明する。つまり、導電性バンプ２１の第１バンプ２４は、図３（ａ）のフォトマスク７３の開口部７４の開口面積を、半導体素子１２を第１導電性感光性樹脂ペースト７２に沈める沈降速度と同期して、狭くすることにより台形状に形成される。他の形成方法は、導電性バンプ１１と同様であるので説明を省略する。
また、図５は本発明の第１の実施の形態における導電性バンプの第２の変形例を示す断面図である。
図５に示すように、導電性バンプ３１の第１バンプ３４として、半導体素子１２の電極端子１３上に、例えば第１層３４ａ、第２層３４ｂ、第３層３４ｃなどからなる複数層を段階的に形成したものである。そして、第２バンプ３５が、複数層の第３層３４ｃの最上面に形成され導電性バンプ３１が構成されている。
これにより、第１バンプを複数層で形成することで、各層に照射される紫外光の透過光量を増加させて感光性樹脂ペーストの硬化度を高めることができる。その結果、第１バンプ３４の機械的強度を向上させて形状安定性を高めることができる。つまり、例えば第１バンプの厚さが厚い場合、導電フィラーにより、第１バンプの厚さ方向に透過する紫外線の量が制限され、感光性樹脂の硬化が抑制される。しかし、第１バンプを複数層とすることで、各層の厚みを薄くして、十分な紫外線の光量で硬化させることができる効果によるものである。
以下に、図５に示す導電性バンプ３１の形成方法について、図３を参照しながら、簡単に説明する。つまり、導電性バンプ３１の第１バンプ３４は、まず、第１層３４ａの厚みに相当する所定の深さまで、半導体素子１２を第１導電性感光性樹脂ペースト７２中に沈める。そして、図３（ａ）のフォトマスク７３の開口部７４を介して第１導電性感光性樹脂ペースト７２を露光し第１層３４ａを形成する。同様の方法を繰り返すことにより、第２層３４ｂと第３層３４ｃを形成して導電性バンプ３１が作製される。他の形成方法は、導電性バンプ１１と同様であるので説明を省略する。
また、図６は本発明の第１の実施の形態における導電性バンプの第３の変形例を示す断面図である。
図６に示すように、導電性バンプ４１の第１バンプ４４として、半導体素子１２の電極端子１３上に、例えば第１層４４ａ、第２層４４ｂ、第３層４４ｃなどからなる複数層を、その断面形状が台形状となるように各層を段階的に形成したものである。そして、第２バンプ４５が、複数層の第３層４４ｃの最上面に形成され導電性バンプ４１が構成されている。
これにより、第１バンプ４４の機械的強度を向上させて形状安定性を高めるとともに、台形形状によりＮＣＦに対して、より低い加圧力で貫通させることができる。
以下に、図６に示す導電性バンプ４１の形成方法について、図３を参照しながら、簡単に説明する。つまり、導電性バンプ４１の第１バンプ４４は、まず、第１層４４ａの厚みに相当する所定の深さまで、半導体素子１２を第１導電性感光性樹脂ペースト７２中に沈める。そして、図３（ａ）のフォトマスク７３の開口部７４を介して第１導電性感光性樹脂ペースト７２を露光し第１層４４ａを形成する。つぎに、フォトマスク７３の開口部７４の開口面積を順次狭くして、同様の方法を繰り返すことにより、第２層４４ｂと第３層４４ｃを形成して導電性バンプ４１が作製される。他の形成方法は、導電性バンプ１１と同様であるので説明を省略する。
また、図７は本発明の第１の実施の形態における導電性バンプの第４の変形例を示す断面図である。
図７に示すように、導電性バンプ５１の第２バンプ５５を複数個独立して形成し突起部とした点で、図１（ａ）の導電性バンプ１１とは異なる。これにより、ＮＣＦなどの樹脂層に対する貫通力をさらに向上させることができる。
以下に、図７に示す導電性バンプ５１の形成方法について、図３を参照しながら、簡単に説明する。つまり、導電性バンプ５１の第２バンプ５５は、第１バンプ５４を形成した半導体素子１２を、第２バンプ５５の厚みに相当する所定の深さまで第２導電性感光性樹脂ペースト８２の液表面から沈める。そして、図３（ｂ）のフォトマスク７３の開口部７４を独立する突起部に対応させて開口し、第２導電性感光性樹脂ペースト８２を露光して第２バンプ５５が作製される。他の形成方法は、導電性バンプ１１と同様であるので説明を省略する。
なお、第４の変形例における第２バンプの構成を、第１の実施の形態および第１の変形例から第３の変形例に適用できることは言うまでもない。また、突起部の形状として、断面形状が四角形に限られず、例えば三角形、台形などであってもよい。さらに、複数の突起部は同じ形状でなくてもよく、第１バンプ上に異なる形状で設けてもよい。また、複数の高さの異なる突起部で第２バンプを形成してもよい。
なお、本実施の形態では、第２バンプを第１バンプの全面、すなわち同じ面積で形成した例で説明したが、これに限られない。例えば、第１バンプの上面周辺部を残して第１バンプの面積よりも小さく、第２バンプを形成してもよい。
（第２の実施の形態）
以下に、本発明の第２の実施の形態における導電性バンプについて、図８を用いて説明する。
図８は、本発明の第２の実施の形態における導電性バンプを説明する断面図である。そして、第２バンプ６５が、第１バンプ６４の上面だけでなく、半導体素子１２の電極端子１３に接して形成されている点で、第１の実施の形態の導電性バンプ１１とは異なる。
すなわち、図８に示すように、球状の導電フィラーと感光性樹脂からなる第１バンプ６４が、鱗片状の導電フィラーと感光性樹脂からなる第２バンプ６５で狭持されて導電性バンプ６１が構成されている。これにより、半導体素子１２の電極端子１３との接続抵抗を低減して、導電性の高い導電性バンプ６１を実現できる。
本実施の形態の導電性バンプによれば、電極端子と接続する第２バンプにより、接触抵抗を低減できる。そして、所定の厚み以上の第１バンプにより、形状安定性と高い導電性を実現できる。さらに、第１バンプの最表面に設けた第２バンプにより、ＮＣＦなどの樹脂層に対する貫通力を向上させ、低い加圧力での接続を可能にできる。
以下に、本発明の第２の実施の形態における導電性バンプの形成方法について図９を用いて説明する。なお、基本的には、第１の実施の形態の導電性バンプの形成方法と同様であるので、説明を省略する場合がある。
図９（ａ）は本発明の第２の実施の形態における導電性バンプの第２バンプの形成方法を説明する工程断面図で、図９（ｂ）は本発明の第２の実施の形態における導電性バンプの第２バンプ上に形成する第１バンプの形成方法を説明する工程断面図である。そして、図９（ｃ）は、本発明の第２の実施の形態における導電性バンプの第１バンプ上に形成する第２バンプの形成方法を説明する工程断面図である。
まず、図９（ａ）に示すように、容器７５中に、例えば感光性樹脂（エポキシ系）などを樹脂成分とし、５０ｗｔ％〜９５ｗｔ％の鱗片状のＡｇ粉末（短径０．２μｍ〜１μｍ、長径２μｍ〜５μｍ）を導電フィラーとして含む第２導電性感光性樹脂ペースト８２を充填する。
そして、第２導電性感光性樹脂ペースト８２中に、電極端子１３上を上向きにしてステージ（図示せず）に設置した半導体素子１２を浸漬する。
つぎに、例えば液晶パネルよりなるフォトマスク７３の開口部７４を介して紫外光を照射して、所定領域の第２導電性感光性樹脂ペースト８２を露光し、電極端子１３上に第２バンプ６５を高さＨ１（例えば、数μｍ〜１０μｍ）まで形成する。このとき、第２バンプ６５は、第２導電性感光性樹脂ペースト８２中に、例えば半導体素子１２を連続的に引き下げながら、または所定の深さＨ１まで半導体素子１２を沈めた状態で、３次元ＣＡＤデータに基づいて制御されるフォトマスク７３の開口部７４から紫外光を照射することにより形成される。
そして、第２バンプ６５が形成された半導体素子１２を、容器７５から取り出して、付着した未露光の第２導電性感光性樹脂ペースト８２を除去し、洗浄・乾燥する。
つぎに、図９（ｂ）に示すように、容器７１中に、例えば感光性樹脂（アクリレート系）などを樹脂成分とし、５０ｗｔ％〜８０ｗｔ％の球状のＳｎ−Ａｇ−Ｉｎ系合金粒子を導電フィラーとして含む第１導電性感光性樹脂ペースト７２を充填する。
そして、半導体素子１２の電極端子１３に形成した第２バンプ６５を、第１導電性感光性樹脂ペースト７２の液表面から所定の間隔Ｈ２（例えば、３０μｍ〜５０μｍ）の位置まで第１導電性感光性樹脂ペースト７２中に浸漬する。
つぎに、例えば液晶パネルよりなるフォトマスク７３の開口部７４を介して紫外光を照射して、所定領域の第１導電性感光性樹脂ペースト７２を露光し、第２バンプ６５上に第１バンプ６４を高さＨ２まで形成する。このとき、第１バンプ６４は、第１導電性感光性樹脂ペースト７２中に、例えば半導体素子１２を連続的に引き下げながら、または所定の深さＨ２まで半導体素子１２を沈めた状態で、３次元ＣＡＤデータに基づいて制御されるフォトマスク７３の開口部７４から紫外光を照射することにより形成される。
そして、第２バンプ６５の上に第１バンプ６４が形成された半導体素子１２を、容器７１から取り出して、付着した未露光の第１導電性感光性樹脂ペースト７２を除去し、洗浄・乾燥する。
つぎに、図９（ｃ）に示すように、再び容器７５中の第２導電性感光性樹脂ペースト８２中に、第１バンプ６４が所定の高さＨ２で形成された半導体素子１２を浸漬する。
つぎに、電極端子１３上の第２バンプ６５の場合と同様に、フォトマスク７３の開口部７４を介して紫外光を照射する。これにより、第１バンプ６４の上面の第２導電性感光性樹脂ペースト８２を露光し、所定の高さＨ３（例えば、数μｍ〜１０μｍ）まで、第２バンプ６５を形成する。
ここで、少なくとも最外層の第２バンプ６５の表面は、一般に、図１（ｂ）で説明したように、鱗片状の導電フィラーの一端が直立または斜立した状態で露出されて、突状体１６により粗面が形成される。なお、最上層の第２バンプ６５の表面は、ＣＡＤデータの設計および制御データにより、任意の形状で粗面化することができる。また、第２バンプ６５の硬度や表面状態は、例えば電子部品実装構造体を形成する場合のＮＣＦの材料、厚さなどを考慮して任意に設定することができる。
つぎに、半導体素子１２を第２導電性感光性樹脂ペースト８２が充填された容器７５から取り出し、洗浄、乾燥する。
上記形成方法により、半導体素子１２の電極端子１３上に、第２バンプ６５、第１バンプ６４と第２バンプ６５の少なくとも３層からなる導電性バンプ６１が形成される。
なお、本実施の形態では半導体素子の電極端子上に導電性バンプを形成した例について説明したが、これに限られない。例えば、配線パターンなどが形成された回路基板の接続端子上にも同様の形成方法によって導電性バンプを形成することができる。
また、本実施の形態では、第２バンプを形成する第２導電性感光性樹脂ペーストとして、同じ材料を例に説明したが、少なくとも鱗片状の導電フィラーを含有する材料であれば、特に制限されない。
また、本実施の形態では、第２バンプの厚みが等しい例で説明したが、これに限られず、異なっていてもよい。
また、本実施の形態では、導電性バンプの断面形状が四角形を例に説明したが、これに限られない。例えば、第１の実施の形態で図４から図７を用いて説明した形状であってもよい。
（第３の実施の形態）
以下に、本発明の第３の実施の形態における電子部品実装構造体および製造方法について、図１０を用いて説明する。
図１０（ａ）〜図１０（ｃ）は、本発明の第３の実施の形態における電子部品実装構造体およびその製造方法を説明する部分断面模式図である。つまり、上記第１の実施の形態において形成された球状の導電フィラーを含有する第１バンプ１４と鱗片状の導電フィラーを含有する第２バンプ１５とからなる導電性バンプ１１を介して、半導体素子１２の電極端子１３と回路基板９２の接続端子９３とを接続し、電子部品実装構造体１００を構成するものである。
まず、図１０（ａ）に示すように、第１バンプ１４と第２バンプ１５とからなる複数の導電性バンプ１１を電極端子１３上に形成した半導体素子１２を、複数の接続端子９３が設けられた回路基板９２とを対向させる。そして、導電性バンプ１１を介して、電極端子１３と接続端子９３とを位置合わせする。このとき、回路基板９２の上面は、接続端子９３を覆ってＮＣＦなどの樹脂層９４で被覆されている。
つぎに、図１０（ｂ）に示すように、導電性バンプ１１が形成された半導体素子１２と回路基板９２を、図面中の矢印方向に加圧および加熱して、樹脂層９４を介して半導体素子１２と回路基板９２とを押圧する。このとき、第２バンプ１５の鱗片状の導電フィラーにより、回路基板９２の接続端子９３上にある樹脂層９４が排除されながら押圧される。
つぎに、図１０（ｃ）に示すように、少なくとも導電性バンプ１１の第２バンプ１５を変形させながら回路基板９２の接続端子９３に圧接して、半導体素子１２の電極端子１３と、導電性バンプ１１を介して電気的に接合する。そして、接合した状態で、半導体素子１２と回路基板９２間に介在する樹脂層９４を、例えば１２０℃、３０分で熱硬化させ、半導体素子１２と回路基板９２とを接着固定する。
これにより、電子部品実装構造体１００が作製される。
なお、上記構成の電子部品実装構造体１００において、例えば半導体素子における導電性バンプの数が１００個に対して加圧力５００ｇ重の低い加圧力で接続した場合でも、導電性バンプ当り２０ｍΩ以下の接続抵抗値が実現された。
上述したように、鱗片状の導電フィラーにより表面に粗面を有する第２バンプ１５で、樹脂層であるＮＣＦを低い加圧力で貫通して半導体素子１２の電極端子１３と回路基板９２の接続端子９３とを接続できる。その結果、従来のような接合に高い加圧力を必要としないため、半導体素子の素子割れやＬｏｗ−ｋの誘電体層からなる絶縁層の破損などを回避した接続信頼性に優れた電子部品実装構造体１００を実現できる。
また、第２バンプの鱗片状の導電フィラーの先端は、ＮＣＦを貫通後、接続時の圧接力により容易に圧縮される。その結果、接続面積の拡大により、回路基板の接続端子と、良好な電気的接続性を有して接続できる。
本実施の形態によれば、導電性バンプの第１バンプを、光透過性に優れた球状の導電フィラーを含有させて構成しているため、紫外光照射による硬化度を高めることができる。これにより、導電性バンプの形状保持性を高めることができる。また、導電性バンプの第２バンプを、尖った部分を有する鱗片状の導電フィラーを含有させて構成しているため、ＮＣＦなどの樹脂層が介在しても、低い加圧力で貫通できる。これにより、接続信頼性を向上できるとともに、半導体素子などの電子部品の破損などを効果的に防止した電子部品実装構造体を実現できる。
また、本実施の形態では、導電性バンプの断面形状が四角形を例に説明したが、これに限られない。例えば、第１の実施の形態で図４から図７を用いて説明した形状であってもよい。
また、本実施の形態では、半導体素子１２と回路基板９２との間にＮＣＦなどの樹脂層９４を狭持した例で説明したが、これに限られない。例えば、異方導電性樹脂シートを介して、第２バンプ１５の鱗片状の導電フィラーで貫通、圧接しながら硬化させ、半導体素子と回路基板とを接着固定してもよい。これにより、樹脂層と同様の効果が得られるとともに、異方導電性樹脂シート中の導電粒子により、電気的接続性をさらに向上させることができる。
また、本実施の形態では、半導体素子の電極端子上に第１バンプと第２バンプからなる導電性バンプを形成する例で説明したが、回路基板の接続端子上に形成してもよく、同様の効果が得られる。この場合、半導体素子の電極端子上に樹脂層を設けることが好ましい。さらに、半導体素子の電極端子と回路基板の接続端子の両方に導電性バンプを設けてもよい。
本発明の導電性バンプとその形成方法およびそれを用いた電子部品実装構造体は、小型・薄型化で高容量化が進む携帯電話、携帯型デジタル機器やデジタル家電機器などの実装分野において有用である。
（ａ）本発明の第１の実施の形態における導電性バンプの構造を説明する断面図（ｂ）図１（ａ）のＡ部拡大断面図 本発明の第１の実施の形態における導電性バンプの形成方法を説明するフローチャート （ａ）本発明の第１の実施の形態における導電性バンプの第１バンプの形成方法を説明する工程断面図（ｂ）本発明の第１の実施の形態における導電性バンプの第２バンプの形成方法を説明する工程断面図 本発明の第１の実施の形態における導電性バンプの第１の変形例を示す断面図 本発明の第１の実施の形態における導電性バンプの第２の変形例を説明する断面図 本発明の第１の実施の形態における導電性バンプの第３の変形例を示す断面図 本発明の第１の実施の形態における導電性バンプの第４の変形例を示す断面図 本発明の第２の実施の形態における導電性バンプを説明する断面図 （ａ）本発明の第２の実施の形態における導電性バンプの第２バンプの形成方法を説明する工程断面図（ｂ）本発明の第２の実施の形態における導電性バンプの第２バンプ上に形成する第１バンプの形成方法を説明する工程断面図（ｃ）本発明の第２の実施の形態における導電性バンプの第１バンプ上に形成する第２バンプの形成方法を説明する工程断面図 （ａ）〜（ｃ）本発明の第３の実施の形態における電子部品実装構造体およびその製造方法を説明する部分断面模式図
符号の説明
１１，２１，３１，４１，５１，６１ 導電性バンプ
１２ 半導体素子
１３ 電極端子
１４，２４，３４，４４，５４，６４ 第１バンプ
１５，２５，３５，４５，５５，６５ 第２バンプ
１６ 突状体
３４ａ，４４ａ 第１層
３４ｂ，４４ｂ 第２層
３４ｃ，４４ｃ 第３層
７１，７５ 容器
７２ 第１導電性感光性樹脂ペースト
７３ フォトマスク
７４ 開口部
８２ 第２導電性感光性樹脂ペースト
９２ 回路基板
９３ 接続端子
９４ 樹脂層
１００ 電子部品実装構造体

Claims (12)

  1. 電子部品の電極上に形成される導電性バンプであって、
    前記導電性バンプが、前記電極上に形成された少なくとも１層の球状の導電フィラーを含む感光性樹脂よりなる第１バンプと、
    前記第１バンプの上面に形成された鱗片状の導電フィラーを含む感光性樹脂よりなる第２バンプとにより構成されていることを特徴とする導電性バンプ。
  2. 前記第２バンプが、前記第１バンプと前記電極との間に、さらに設けられていることを特徴とする請求項１に記載の導電性バンプ。
  3. 前記第２バンプが、前記第１バンプ上に複数個独立して設けられていることを特徴とする請求項１に記載の導電性バンプ。
  4. 前記第２バンプの最外層面に、前記鱗片状の導電フィラーの一端が露出していることを特徴とする請求項１から請求項３のいずれか１項に記載の導電性バンプ。
  5. 前記電子部品が、半導体素子または回路基板であることを特徴とする請求項１に記載の導電性バンプ。
  6. 前記球状の導電フィラーおよび前記鱗片状の導電フィラーが、Ａｇ、Ａｕ、Ｃｕ、Ｐｔから選択された少なくとも１種の金属粉末またはＳｎ−Ａｇ−Ｉｎ系合金、Ｓｎ−Ｐｂ系合金、Ｓｎ−Ａｇ系合金、Ｓｎ−Ａｇ−Ｂｉ系合金、Ｓｎ−Ａｇ−Ｂｉ−Ｃｕ系合金、Ｓｎ−Ａｇ−Ｉｎ−Ｂｉ系合金、Ｚｎ−Ｉｎ系合金、Ａｇ−Ｓｎ−Ｃｕ系合金、Ｓｎ−Ｚｎ−Ｂｉ系合金、Ｉｎ−Ｓｎ系合金、Ｉｎ−Ｂｉ−Ｓｎ系合金およびＳｎ−Ｂｉ系合金から選択された少なくとも１種のはんだ合金との少なくともいずれかを含むことを特徴とする請求項１から請求項４のいずれか１項に記載の導電性バンプ。
  7. 前記感光性樹脂が、感光性エポキシ系樹脂、感光性ポリイミド系樹脂および感光性アクリル系樹脂の内の少なくとも１種を含む樹脂材料からなることを特徴とする請求項１に記載の導電性バンプ。
  8. 電子部品の電極上に形成される導電性バンプの形成方法であって、
    球状の導電フィラーを含有する感光性樹脂よりなる第１バンプを形成する第１工程と、
    前記第１バンプ上に鱗片状の導電フィラーを含有する感光性樹脂よりなる第２バンプを形成する第２工程と、を含み、
    前記第１工程と前記第２工程が光造形法を用いて行われることを特徴とする導電性バンプの形成方法。
  9. 前記第１工程の前に、鱗片状の導電フィラーを含有する感光性樹脂よりなる第２バンプを形成する工程を、さらに含むことを特徴とする請求項８に記載の導電性バンプの形成方法。
  10. 前記第１工程が、複数回行われることを特徴とする請求項８または請求項９に記載の導電性バンプの形成方法。
  11. 前記電子部品が、半導体素子および回路基板であることを特徴とする請求項８に記載の導電性バンプの形成方法。
  12. 電極端子を設けた半導体素子と、
    前記電極端子と対向する位置に接続端子を設けた回路基板と、
    前記半導体素子の前記電極端子と前記回路基板の前記接続端子との間に設けられた樹脂層と、を少なくとも備え、
    前記電極端子上および前記接続端子上の少なくとも一方に設けた請求項１から請求項７のいずれか１項に記載の導電性バンプを介して前記半導体素子と前記回路基板とを接続したことを特徴とする電子部品実装構造体。
JP2008166798A 2008-06-04 2008-06-26 導電性バンプとその形成方法およびそれを用いた電子部品実装構造体 Pending JP2010010319A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008166798A JP2010010319A (ja) 2008-06-26 2008-06-26 導電性バンプとその形成方法およびそれを用いた電子部品実装構造体
US12/477,227 US20090301771A1 (en) 2008-06-04 2009-06-03 Conductive bump, method for forming the same, and electronic component mounting structure using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008166798A JP2010010319A (ja) 2008-06-26 2008-06-26 導電性バンプとその形成方法およびそれを用いた電子部品実装構造体

Publications (1)

Publication Number Publication Date
JP2010010319A true JP2010010319A (ja) 2010-01-14

Family

ID=41590470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008166798A Pending JP2010010319A (ja) 2008-06-04 2008-06-26 導電性バンプとその形成方法およびそれを用いた電子部品実装構造体

Country Status (1)

Country Link
JP (1) JP2010010319A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016115832A (ja) * 2014-12-16 2016-06-23 富士通株式会社 バンプ形成用材料、バンプ形成方法及び半導体装置
WO2023106177A1 (ja) * 2021-12-06 2023-06-15 東レ株式会社 Ｌｅｄ実装基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016115832A (ja) * 2014-12-16 2016-06-23 富士通株式会社 バンプ形成用材料、バンプ形成方法及び半導体装置
WO2023106177A1 (ja) * 2021-12-06 2023-06-15 東レ株式会社 Ｌｅｄ実装基板の製造方法

Similar Documents

Publication Publication Date Title
JP5152177B2 (ja) 導電性バンプとその製造方法および電子部品実装構造体
US20090301771A1 (en) Conductive bump, method for forming the same, and electronic component mounting structure using the same
TWI413196B (zh) Electronic component mounting structure and manufacturing method thereof
US8624382B2 (en) Packaging substrate and method of fabricating the same
JP2008311584A (ja) 半導体パッケージの実装構造
KR100659447B1 (ko) 반도체 칩, 반도체 장치, 반도체 장치의 제조 방법 및전자기기
JP2010277829A (ja) 接続端子付き基板
JP2009302505A (ja) 半導体装置、および半導体装置の製造方法
JP5018270B2 (ja) 半導体積層体とそれを用いた半導体装置
US8486760B2 (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
JP3847693B2 (ja) 半導体装置の製造方法
JP4848941B2 (ja) 電子部品実装構造体とその製造方法
JP4957438B2 (ja) 導電性バンプとその製造方法および電子部品実装構造体
KR20140115111A (ko) 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법
JP2009158830A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
JP2010010319A (ja) 導電性バンプとその形成方法およびそれを用いた電子部品実装構造体
JP2008140834A (ja) 導電性バンプとその形成方法およびそれを用いた半導体装置
KR100923501B1 (ko) 패키지 기판 제조방법
JP2010010320A (ja) 電子部品実装構造体およびその製造方法
JP2013093366A (ja) フレキシブル配線基板およびその製造方法
JP2009295704A (ja) 導電性バンプとその形成方法およびそれを用いた電子部品実装構造体
JP2008117828A (ja) 半導体装置
JP2020077696A (ja) 配線基板、及びそれを用いた半導体装置
JP5003320B2 (ja) 導電性バンプとその製造方法およびそれらを用いた電子部品実装構造体とその製造方法
JP2009111336A (ja) 電子部品実装構造体およびその製造方法