JP4848941B2 - 電子部品実装構造体とその製造方法 - Google Patents

電子部品実装構造体とその製造方法 Download PDF

Info

Publication number
JP4848941B2
JP4848941B2 JP2006319838A JP2006319838A JP4848941B2 JP 4848941 B2 JP4848941 B2 JP 4848941B2 JP 2006319838 A JP2006319838 A JP 2006319838A JP 2006319838 A JP2006319838 A JP 2006319838A JP 4848941 B2 JP4848941 B2 JP 4848941B2
Authority
JP
Japan
Prior art keywords
electronic component
photosensitive resin
electrode
resin
protruding electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006319838A
Other languages
English (en)
Other versions
JP2008135518A (ja
Inventor
大輔 櫻井
能彦 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006319838A priority Critical patent/JP4848941B2/ja
Priority to PCT/JP2007/072422 priority patent/WO2008065926A1/ja
Priority to US12/515,425 priority patent/US8120188B2/en
Priority to KR1020097010117A priority patent/KR101079946B1/ko
Priority to CN2007800440353A priority patent/CN101542705B/zh
Priority to TW096144760A priority patent/TWI413196B/zh
Publication of JP2008135518A publication Critical patent/JP2008135518A/ja
Application granted granted Critical
Publication of JP4848941B2 publication Critical patent/JP4848941B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/115Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1155Selective modification
    • H01L2224/11552Selective modification using a laser or a focussed ion beam [FIB]
    • H01L2224/11554Stereolithography, i.e. solidification of a pattern defined by a laser trace in a photosensitive resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/13078Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199Material of the matrix
    • H01L2224/1329Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141Disposition
    • H01L2224/14104Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01011Sodium [Na]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0665Epoxy resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788Glasses, e.g. amorphous oxides, nitrides or fluorides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、電子部品と実装基板との電子部品実装構造体およびその製造方法に関する。
近年、モバイル機器の高機能、軽薄短小化に伴って、電子回路装置には、さらに大容量化や高機能化、コンパクト化が求められている。そのため、半導体素子の配線ルールのさらなる微細化、狭ピッチ化による高密度実装への要求が強くなっている。
従来、各種配線基板上に、例えば半導体素子などの電子部品を高密度実装する技術として、フリップチップ実装技術がある。
通常のフリップチップ実装は、例えばLSIなどの半導体素子に形成された電極端子上に、例えば約100μm径のはんだバンプをあらかじめ形成する。その後、半導体素子を圧接・加熱し実装基板の接続端子とフェイスダウンボンディングでバンプ接続し実装する。
しかし、はんだバンプなどを用いて実装する技術においては、実装工程の圧接時に高い加圧力が必要で半導体素子へ大きな負荷が掛かる。そのため、近年の薄型化やLow−Kの誘電体層を有する半導体素子では、脆弱な誘電体層の破壊、素子割れや半導体の素子特性が変動するという問題がある。
上記課題を改善する技術として、半導体素子の電極端子と配線基板の接続端子との間に導電部材を表面に有する高分子球からなる応力吸収球を配置し、導電部材を電極端子および接続端子と拡散接合して接続する半導体装置が開示されている(例えば、特許文献1参照)。これにより、圧接・加熱工程で生じる応力を応力吸収球が吸収するため接続不良を低減するとともに、拡散接合により電気抵抗を下げることができるとしている。
一方、はんだ粒を感光性樹脂に含有したはんだ粒感光性樹脂を塗布した半導体素子の所定の箇所を露光、現像することにより、はんだバンプを形成する方法が開示されている(例えば、特許文献2参照)。これにより、はんだ粒が樹脂内に分散した構造のはんだバンプを生産性よく形成でき、また、半導体素子をクランパにより配線基板に押し付けてはんだバンプで接続できるとしている。
特開平5−21519号公報 特開平5−326524号公報
しかしながら、上記特許文献1の半導体装置では、導電部材を表面に有する応力吸収球はその大きさが微小径になるほど製造コストが高くなるという課題がある。また、微小形状の応力吸収球を電極端子上に配置しバンプ電極を形成する方法なので、微細化対応して配置することが難しいため、高密度実装を困難にしている。
また、上記特許文献2のはんだバンプの形成方法では、はんだ粒が樹脂内に分散しはんだ粒が接触した状態のはんだバンプを押し付けて接触接続する実装構造なので、電気抵抗が大きく、接続の信頼性が低下するという課題があった。
本発明は、上記課題を解決するためになされたもので、柔軟性を有する狭ピッチで微細な突起電極を介して、低い加圧力での接続を可能とし、圧接時の応力による電子部品などの破損を防止する信頼性に優れた電子部品実装構造体とその製造方法を提供することを目的とする。
上述したような目的を達成するために、本発明の電子部品実装構造体は、複数の電極端子を設けた電子部品と、電極端子と対向する位置に接続端子を設けた実装基板と、電極端子上または接続端子上に設けた突起電極を介して電極端子と接続端子とを接続する電子部品実装構造体であって、突起電極は、少なくとも導電性フィラーと感光性樹脂とを含み、感光性樹脂の樹脂成分架橋密度が突起電極の高さ方向に異なる構成を有する。
さらに、樹脂成分架橋密度の低い部分では導電性フィラーが融着し、樹脂成分架橋密度の高い部分では導電性フィラーを接触させて、電極端子と接続端子とを接続している。
これらにより、突起電極を構成する感光性樹脂の樹脂成分架橋密度が低い部分で、低い加圧力での実装を可能し、加圧時の応力を吸収して、接続信頼性を向上させるとともに電子部品の破損などを効率的に防止できる。また、接続時、感光性樹脂の樹脂成分架橋密度の低い部分の導電性フィラーは融着し合ってメタライズ化し、樹脂成分架橋密度の高い部分の導電性フィラーは接触し合っているので、接続抵抗を小さくできる。さらに、樹脂成分架橋密度の高い部分により、実装基板または半導体素子との接続強度が大きくなり、剥離強度の高い電子部品実装構造体を実現できる。また、感光性樹脂により微細な突起電極を形成できるため、さらに狭ピッチ化に対応した電子部品実装構造体が得られる。
さらに、樹脂成分架橋密度が、突起電極の高さ方向に連続的に異なる。
さらに、突起電極は、感光性樹脂の樹脂成分架橋密度が異なる複数の層からなる。
さらに、複数の層において、少なくとも電極端子と接する第1層の厚みが電極端子の配置位置により異なる。
これらにより、樹脂成分架橋密度が高さ方向に異なる単層または複数層の突起電極は、電子部品および実装基板間の実装時に発生する応力を緩和するとともに、電極端子の高さの違いやばらつきを吸収し、さらに接続信頼性を向上できる。
さらに、突起電極は、複数の突起電極部からなる。
これにより、接続信頼性を向上させるとともに、低い加圧力での接続を可能とする。
さらに、突起電極は、その表面に導電性皮膜が設けられている。
これにより、突起電極の電気抵抗をさらに小さくして、接続抵抗を低減できる。
さらに、電子部品と実装基板との間に、絶縁性樹脂層または異方導電性樹脂層が設けられている。
これにより、突起電極による接続部分の周囲が樹脂層で保護されるとともに、耐湿性などの信頼性が向上する。
さらに、導電性フィラーは、Sn−Ag−In系合金、Sn−Pb系合金、Sn−Ag系合金、Sn−Ag−Bi系合金、Sn−Ag−Bi−Cu系合金、Sn−Ag−In−Bi系合金、Zn−In系合金、Ag−Sn−Cu系合金、Sn−Zn−Bi系合金、In−Sn系合金、In−Bi−Sn系合金およびSn−Bi系合金から選択された少なくとも1種のはんだ合金を含むものである。
これにより、導電性フィラーが低融点を有するはんだ合金粒子であるので、実装時の加熱温度による感光性樹脂の劣化が少ない。また、少なくとも一部のはんだ合金粒子を互いに融着させて接続でき、さらに実装基板の電極端子中の原子がはんだ中に拡散するので、接続抵抗を小さくできる。
さらに、感光性樹脂は、感光性エポキシ系樹脂、感光性ポリイミド系樹脂および感光性アクリル系樹脂の内の少なくとも1種を含む感光性樹脂からなる。
さらに、感光性樹脂は、エアカプセルを含有していてもよい。
これにより、微細な突起電極により、狭ピッチ化に容易に対応できる。また、エアカプセルにより、ポーラスで柔らかい突起電極を形成し、実装時の応力を緩和し半導体素子の不良を低減できる。
さらに、感光性樹脂は、Au、Ag、CuまたはPtを含有し、その平均粒径が10.0μm以下とするものである。
さらに、感光性樹脂が、1.0μm以下の金属粒子を含有していてもよい。
これらにより、特に樹脂成分架橋密度の高い部分の導電性フィラー間の接触抵抗を、さらに下げることができる。
また、本発明の電子部品実装構造体の製造方法は、電子部品の電極端子上または実装基板の接続端子上に突起電極を形成する突起電極形成工程と、電極端子と接続端子とを突起電極を介して接続する接続工程とを含む電子部品実装構造体の製造方法であって、突起電極形成工程は、導電性フィラーを含む感光性樹脂を電子部品または実装基板の表面に供給する工程と、電極端子または接続端子に対応する位置の感光性樹脂を露光し、感光性樹脂の重合度を突起電極の高さ方向に異なって形成する工程と、感光性樹脂の未露光部を除去する工程と、感光性樹脂の少なくとも重合度の低い部分をポーラス化する工程と、を含み、接続工程は、突起電極を形成した電子部品または実装基板を、突起電極を介して電極端子と接続端子とを位置合わせする工程と、電子部品および実装基板の少なくとも一方を圧接加熱して、電極端子と接続端子とを接続する工程と、を含む。
さらに、突起電極形成工程は、感光性樹脂の重合度を突起電極の高さ方向に連続的に異なって形成する工程を含む。
さらに、突起電極形成工程は、感光性樹脂の重合度の異なる複数の層を形成する工程を含む。
さらに、接続工程は、ポーラス化した樹脂成分架橋密度の低い部分の導電性フィラー同士を融着するとともに、樹脂成分架橋密度の高い部分の導電性フィラー同士を接触させる工程を含む。
これらにより、樹脂成分架橋密度の低い部分のポーラス化により、圧接工程で応力を吸収するとともに、接続時に低い加圧力での実装を可能とし、半導体素子の破損や特性変化などの発生を容易に防止できる。また、感光性樹脂の樹脂成分架橋密度の低い部分の導電性フィラーは融着させ(メタライズ化)、樹脂成分架橋密度の高い部分の導電性フィラーは接触させるため、低い接続抵抗での接続を実現できる。また、感光性樹脂により微細な突起電極を形成できるため、さらに狭ピッチ化に対応した電子部品実装構造体を低コストで作製できる。
さらに、突起電極形成工程は、少なくとも底面が光を透過する容器に導電性フィラーを含む感光性樹脂を供給し、電極端子が形成された電子部品を、電極端子が底面と対向し、所定の間隔を設けて感光性樹脂中に浸漬する工程と、容器の底面からフォトマスクの第1開口部を介して露光し、感光性樹脂の重合度が大きい第1層を電極端子上に形成する工程と、電子部品を底面から所定距離だけ引き上げる工程と、フォトマスクの第2開口部を介して露光し、第1層上に感光性樹脂の重合度が小さい第2層を形成する工程と、を含む。
さらに、突起電極形成工程が、容器に導電性フィラーを含む感光性樹脂を供給し、電極端子が形成された電子部品を、電極端子が感光性樹脂の表面と対向し、所定の間隔を設けて感光性樹脂中に浸漬する工程と、感光性樹脂の表面からフォトマスクの第1開口部を介して露光し、感光性樹脂の重合度が大きい第1層を電極端子上に形成する工程と、電子部品を所定の距離だけ感光性樹脂中に沈降させる工程と、フォトマスクの第2開口部を介して露光し、第1層上に感光性樹脂の重合度が小さい第2層を形成する工程と、を含む。
これらにより、樹脂成分架橋密度が異なる複数の層で構成された突起電極により、圧接工程で応力を吸収するとともに、接続時の加圧力を低減でき、半導体素子の破損や特性変化などの発生を容易に防止できる。
さらに、突起電極形成工程が、電極端子が形成された電子部品上に、突起電極の高さと同じ厚みに導電性フィラーを含む感光性樹脂を供給する工程と、感光性樹脂に、フォトマスクの開口部を介して所定の焦点深度に集光する光を照射し、電極端子上に感光性樹脂の重合度が高さ方向に異なる突起電極を形成する工程と、を含む。
これにより、電極端子上に供給する感光性樹脂の厚さ方向で露光する光エネルギー密度を変えられるため、高さ方向に樹脂成分架橋密度の異なる突起電極を形成できる。その結果、フォトマスクの交換や感光性樹脂内に浸漬した電子部品を移動させる必要がないので、生産性に優れ、低コストで突起電極を作製できる。
また、本発明の電子部品実装構造体の製造方法は、透明基材表面上に形成された透明導電性薄膜からなる接続端子を含む実装基板と、接続端子と対応する位置に電極端子を設けた電子部品とを所定の間隔で配置し、電子部品と実装基板との間に導電性フィラーを含む感光性樹脂を供給する工程と、実装基板の電子部品に対向する面とは反対側の面からフォトマスクの開口部を介して光強度を連続的に変化させながら光を照射して、接続端子と電極端子間の感光性樹脂の重合度が高さ方向に異なる突起電極を形成する工程と、感光性樹脂の未露光部を除去する工程と、感光性樹脂の少なくとも重合度の低い部分をポーラス化する工程と、電子部品および実装基板の少なくとも一方を圧接加熱して、電極端子と接続端子とを接続する接続工程と、を含む。
これにより、透明な実装基板の透明な接続端子と電子部品の電極端子との所定の間隔に、感光性樹脂の樹脂成分架橋密度が高さ方向に異なる突起電極を一括して形成できる。そのため、電子部品と実装基板との接続を突起電極形成と同時に一括して形成できるので、低コストで効率よく電子部品実装構造体を作製できる。
さらに、接続工程の後に、電子部品と実装基板との間に絶縁性樹脂を充填する工程を、さらに含む。
さらに、位置合わせ工程の前に、さらに電極端子が形成された電子部品の面上または接続端子が形成された実装基板の面上に絶縁性樹脂または異方導電性樹脂を形成する工程と、接続工程の後に、さらに絶縁性樹脂または異方導電性樹脂を硬化させ、電子部品と実装基板とを接着固定する工程と、を含む。
これらにより、電子部品と実装基板の間の絶縁性樹脂により、突起電極による接続部分の剥離強度の向上とともに、耐環境性などの信頼性を向上できる。
さらに、フォトマスクとして液晶セルが2次元的に配置された透過式の液晶パネルを用い、開口部の大きさおよび開口部の位置を液晶パネルに印加する駆動信号電圧により電気的に制御する。
さらに、フォトマスクとして液晶パネルを用い、液晶パネルを透過した光像を縮小投影して感光性樹脂に照射する。
これらにより、固定した径の開口部を有するフォトマスクを交換することなく、液晶パネルにより開口部の径あるいは開口部の位置を容易に変更できるので、低コストで電子部品実装構造体を作製できる。
本発明の電子部品実装構造体およびその製造方法によれば、低い加圧力での実装を可能とし、薄型化や機械的強度の低い電子部品に対応できる信頼性や生産性に優れた電子部品実装構造体を実現できる。
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、以下の実施の形態において、同一部品および同一部分には同じ符号を付与して説明する。
(第1の実施の形態)
図1は、本発明の第1の実施の形態における電子部品実装構造体の構成を示す断面概念図である。
図1に示すように、電子部品実装構造体1は、複数の電極端子10aを有する電子部品10と電極端子10aと対向する位置に接続端子12aを備えた実装基板12とを突起電極13で接続した構成を有する。このとき、電極端子10aと接続端子12aとは、突起電極13を介して融着あるいは接触により接続されている。
また、突起電極13は、少なくとも導電性フィラー13aと感光性樹脂13bとを含んで形成されている。さらに、突起電極13は、感光性樹脂13bの樹脂成分架橋密度が突起電極13の高さ方向に異なる構造を有している。なお、本実施の形態では、樹脂成分架橋密度の低い部分131bでは導電性フィラー13a同士が融着し、樹脂成分架橋密度の高い部分131aでは導電性フィラー13a同士の接触する構成からなる突起電極13により、電子部品10の電極端子10aと実装基板12の接続端子12aとが接続されている。
本実施の形態において、突起電極13を電子部品10の電極端子10a上に設け、感光性樹脂13bの樹脂成分架橋密度が、突起電極13の高さ方向に渡って電極端子10a近傍の樹脂成分架橋密度の高い部分131aから樹脂成分架橋密度の低い部分131bへ連続的に異なる構成で示している。
これにより、突起電極13の樹脂成分架橋密度の低い部分131bはポーラスで柔軟性を有する構造によりクッション性を有するので、実装時の圧接工程で発生する加圧力による応力を緩和できる。また、低い加圧力で突起電極13が容易に変形できるため、確実な接続とともに、電子部品などの加圧による破損などを防止できる。
また、本実施の形態においては、さらに、電子部品10と実装基板12との間に絶縁性樹脂層12bを設けている。これにより、突起電極13による接続部分の周囲が絶縁性樹脂層12bで保護され固着されるので、耐湿性などの信頼性を向上できる。また、電子部品10と実装基板12との接着強度の向上により、耐衝撃性や耐落下性などの信頼性を大幅に高めることができる。
なお、図示しないが、絶縁性樹脂層12bの代わりに異方導電性樹脂層を設けてもよい。これにより、絶縁性樹脂層12bと同様の効果が得られるとともに、突起電極13の形成周囲の接続端子12aと電極端子10a間を接続できるため、接続面積の拡大効果により接続抵抗を、さらに低減することができる。
ここで、電子部品10は、例えばLSIチップなどの高密度集積回路の半導体素子や大容量記憶素子を含む機能素子である。なお、電子部品10の電極端子10aは、絶縁保護膜10b下に、例えばエリアバンプ配置が可能にパターン形成された配線(図示せず)の一部を露出させた開口部であり、例えばAl電極上にNiバリア層(図示せず)を形成して設けられる。このとき、電極端子材料としてAu、Cuなどのはんだとの濡れ性の高い金属、バリア層の金属としてTi、Cr、Wなどを適宜用いることもできる。
また、実装基板12の接続端子12aは、例えばアラミド、ガラスエポキシなどの多層基板上に、Au、Ni、Cuなどの金属で形成した配線(図示せず)の一部に設けられている。
ここで、実装基板12の基材として、樹脂基材の他にセラミック基材や単結晶シリコン基材などを用いてもよい。また、透明基材表面上に形成された透明導電性薄膜からなる接続端子を含む透明基板を用いてもよい。
また、突起電極13は、例えばSn−Ag−In系はんだ合金などの低融点のはんだ粒子からなる導電性フィラー13aを含んだ、例えば感光性エポキシ系樹脂などの感光性樹脂13bで構成されている。そして、感光性樹脂13bは、樹脂成分架橋密度が突起電極13の高さ(接続される)方向で異なり、樹脂成分架橋密度の低い部分131bでは、導電性フィラー13a同士が実装工程時に融着し合ってメタライズ化している。さらに、融着し合ってメタライズ化された導電性フィラー13aは接続端子12aの界面とはんだ接合により電気的に接続している。また、樹脂成分架橋密度の高い部分131aでは、導電性フィラー13a同士は少なくとも接触して電極端子10aと電気的に接続されるとともに、電極端子10aの界面と高い樹脂成分架橋密度により、高い付着強度で接着固定されている。
これらにより、突起電極13は高さ(接続する)方向に樹脂成分架橋密度が異なるため、後述する電子部品実装構造体の製造方法において、低い加圧力での圧接が可能となる。その結果、電子部品10と実装基板12との接続時の応力を低減し、または吸収することにより、電子部品10の破損や特性変化などの少ない、信頼性に優れた電子部品実装構造体1を実現できる。
ここで、導電性フィラー13aとして、Sn−Ag−In系合金、Sn−Pb系合金、Sn−Ag系合金、Sn−Ag−Bi系合金、Sn−Ag−Bi−Cu系合金、Sn−Ag−In−Bi系合金、Zn−In系合金、Ag−Sn−Cu系合金、Sn−Zn−Bi系合金、In−Sn系合金、In−Bi−Sn系合金およびSn−Bi系合金から選択された少なくとも1種のはんだ合金を含むものを用いてもよい。
これにより、導電性フィラー13aが低融点のはんだ合金粒子であるので、接続時の加熱による感光性樹脂13bの劣化を防止できる。
また、感光性樹脂13bとして、感光性エポキシ系樹脂の他に感光性ポリイミド系樹脂および感光性アクリル系樹脂、チオール・エン系樹脂の内の1種を含む感光性樹脂を用いてもよい。これにより、例えば光造型法を用いて、任意の形状で、微細な突起電極13を効率よく形成できる。なお、図示しないが、感光性樹脂13bは、その中にエアカプセルを含有していてもよい。このとき、エアカプセルは加熱により、感光性樹脂13b中から抜け出す際に、空洞などを形成し、さらにポーラスで柔軟な構造を有する突起電極13が得られる。これにより、さらに、実装時の応力を吸収し、電子部品10などの損傷を低減できる。
また、図示しないが、感光性樹脂13bは、樹脂中に、その平均粒径が望ましくは10.0μm以下のAu(金)、Cu(銅)、Pt(白金)またはAg(銀)粒子や1.0μm以下の金属粒子を含んでいてもよい。この場合、固有抵抗率の小さい金属や微細な金属粒子による接触面積の拡大により、感光性樹脂中の、特に樹脂成分架橋密度の高い部分131aの導電性フィラー同士の接触抵抗または固有抵抗をさらに下げることができる。
なお、本実施の形態では、樹脂成分架橋密度の高い部分で導電性フィラー同士が接触し導通接続しているとして説明したが、これに限られない。例えば、樹脂成分架橋密度の高い部分においても、少なくとも一部の導電性フィラー同士が融着していてもよい。これにより、さらに、接続抵抗を下げることができる。
また、本実施の形態では、突起電極13を電子部品10の電極端子10a上に設ける例で説明したが、これに限られない。例えば、突起電極13を実装基板12の接続端子12a上に設けてもよく、同様な効果を得ることができる。
また、本実施の形態では、突起電極13が導電性フィラー13aと感光性樹脂13bからなる構成される例で説明したが、これに限られない。例えば、突起電極13の表面に、めっき法などを用いて、例えば金めっきや金属ナノペーストなどの導電性皮膜を設けてもよい。これにより、突起電極13の電気抵抗をさらに小さくできる。
以下に、本発明の第1の実施の形態における電子部品実装構造体の製造方法について、図2を用いて詳細に説明する。
図2は、本発明の第1の実施の形態における電子部品実装構造体の製造方法を示す断面概念図である。図1と同じ構成要素には、同じ符号を付与し説明する。
なお、本発明の電子部品実装構造体の製造方法は、少なくとも電子部品の電極端子上または実装基板の接続端子上に突起電極を形成する突起電極形成工程と、電極端子と接続端子とを突起電極を介して接続する接続工程とからなる。
そこで、以下では、電子部品の電極端子上に突起電極を形成する場合を例に説明する。まず、突起電極形成工程について詳細に説明する。
図2(a)に示すように、容器31中に、例えば90%の重量部のSn−3.0Ag−0.5Cu系はんだ合金粒子(融点は、220℃)などの導電性フィラー(図示せず)を含む、例えば感光性エポキシ系樹脂などからなる感光性樹脂液33を充填する。そして、その中にステージ(図示せず)に設置した電子部品10の電極端子10aを容器31の底面31aと所定の間隔Hで対向させて、感光性樹脂液33中に浸漬する。この場合、容器31の底面31aは、例えば紫外光や可視光が透過する、例えば石英などの無機材料やポリエチンレンテレフタレート、アクリルなどの有機材料で構成されている。なお、離型性を向上させるために、シリコーンオイル、シリコン系、フッ素系などの離型剤をコーティングしてもよい。
なお、上記でははんだ合金粒子からなる導電性フィラーの含有率は、約90%として説明したがこれに限られない。例えば50%〜95%の重量部の範囲であれば好ましいが、50%重量部より小さいとバンプの抵抗が高くなり、95%重量部より大きいと1回に積層できる厚みが薄くなり積層回数が増える。また、感光性樹脂液33は、反応性希釈剤や光開始剤、オリゴマー、モノマー、分散剤、溶媒などが配合されている。また、感光性樹脂液33はエアカプセルを配合して用いてもよく、これにより樹脂の硬化時に感光性樹脂はポーラス化しやすくなる。また、反応性希釈剤や溶剤を増やすことにより、未架橋成分を増やすと、ポーラス化しやすくなる。また、カーボンナノチューブやシリコンナノチューブなどのゴム状有機フィラーを配合して用いてもよく、これにより樹脂硬化後も弾力性を向上させることができる。
上記状態で、電子部品10の電極端子10aに対応する所定の領域の感光性樹脂液33を、例えば液晶セルが2次元的に配列された透過式の、液晶層34bを透明基板34cで挟んで構成された液晶パネルなどをフォトマスク34として用いて露光する。なお、図面中においては、液晶パネルを構成する少なくとも2枚の偏光板や集光レンズや電極などは図示していない。
そして、露光は、液晶パネルの所定の液晶セルに駆動信号電圧を印加して所定の形状で所定の位置に開けた開口部34aを通して、感光性樹脂液を硬化できる、例えば紫外光あるいは可視光などの所定の波長を有する光を、そのエネルギーを一定または連続的に増減させながら照射する。このとき、感光性樹脂液中の電子部品または実装基板を、移動させながら光を照射する。例えば、一定の光エネルギーで露光する場合は、順次移動速度を速めながら行い、一定の速度で移動する場合には、光エネルギーを順次低減させながら行うことが好ましい。例えば、照度3mW/mmを30秒間照射しながら1μm/sで引き上げた結果、50μm×50μm、高さ50μmの突起電極を形成できた。なお、引き上げながら照射する例を示したが、1回の露光でもよい。
上記露光方法により、突起電極の高さ方向に連続的に感光性樹脂液33の重合度が異なる突起電極が形成される。例えば、図2(a)において、電子部品10の電極端子10aの表面近傍の感光性樹脂液33を約70%の重合度の高い感光性樹脂部30aから、電極端子10a表面から高さ(図面中に下方)方向に離れるにしたがって重合度が連続的に低下し容器31の底面31a近傍では感光性樹脂液33が約30%の重合度の低い感光性樹脂部30bとして形成される。これにより、高さ方向に対して、感光性樹脂の重合度が連続的に異なる突起電極前駆体30が形成される。
上記工程では、液晶パネルをフォトマスクとして用いることにより、電極端子の形状や位置、個数が異なる電子部品に対しても、フォトマスクを交換することなく、開口部を任意で自由自在に変更できる。また、マスクの開口部を液晶の表示階調(例えば、256階調)を活用し周辺部付近を白抜きではなくグレー色調を用いることにより、散乱光による余剰硬化を減らすことができ、突起電極の端辺をシャープにすることができる。
また、感光性樹脂液33は、電子部品10と容器31の底面31aに挟みこまれた状態で光硬化するため、空気にさらされることがなく、酸素阻害の影響を受けやすいラジカル硬化系の感光性樹脂を用いることができる。
つぎに、図2(b)に示すように、電子部品10に残存する感光性樹脂液33の未露光部33cを現像除去する。
つぎに、図2(c)に示すように、導電性フィラー13aを含み重合度が高さ方向に異なる感光性樹脂部からなる突起電極前駆体30を約200℃で加熱し、その内の反応性希釈剤や溶媒などの揮発成分を揮発させる。このとき、重合度の違いにより重合度の高い感光性樹脂部30a、重合度の低い感光性樹脂部30bは、その樹脂成分や揮発成分の揮発量が異なる。その結果、突起電極前駆体30を構成する感光性樹脂部の樹脂成分架橋密度が、その高さ方向に連続的に異なる樹脂成分架橋密度の低い部分131bから樹脂成分架橋密度の高い部分131aが形成される。そして、少なくとも樹脂成分架橋密度の低い部分131bの近傍では、感光性樹脂成分などの揮発により導電性フィラー間などに空隙が形成されポーラスの状態となる。
上記工程により、電子部品10の電極端子10a上に、導電性フィラー13aを含み、感光性樹脂の樹脂成分架橋密度が連続的に異なる、樹脂成分架橋密度の高い部分131aから樹脂成分架橋密度の低い部分131bを有する、例えば円筒形状の突起電極13が形成される。なお、本実施の形態の場合では、電極端子10a側の近傍が樹脂成分架橋密度の高い部分で、突起電極13の先端部分が樹脂成分架橋密度が低い部分で、ポーラス化することになる。この場合、ポーラス化する領域は明確ではなく、連続的にポーラス化する状態が変化するものである。
以下に、接続工程について詳細に説明する。
まず、図2(d)に示すように、突起電極13を形成した電子部品10と実装基板12の接続端子12aとを対向させ、突起電極13を介して電極端子10aと接続端子12aとを位置合わせする。このとき、望ましくは、位置合わせ工程の前に、接続端子12aが形成された実装基板12の面上に絶縁性樹脂を塗布し絶縁性樹脂層12bを形成する。また、異方導電性樹脂層や異方導電性樹脂シートなどでもよい。
つぎに、図2(e)に示すように、突起電極13を形成した電子部品10および実装基板12の少なくとも一方を圧接し、導電性フィラー13aであるはんだの溶融温度(例えば、約220℃)以上の240℃で60秒間加熱する。なお、はんだ表面の酸化皮膜を除去するために窒素や水素雰囲気中で行ってもよい。この圧接時において、突起電極13のポーラスで樹脂成分架橋密度の低い部分131bの変形により、両基板方向からの圧接応力を吸収または緩和し、低い加圧力での圧接を実現する。また、加熱により、突起電極13の少なくともポーラスで樹脂成分架橋密度の低い部分131bでは、導電性フィラー13aの密度が高いため融着しメタライズ化する。そして、メタライズ化した導電性フィラー13aは、実装基板12の接続端子12aの界面とはんだ接合する。
また、突起電極13の感光性樹脂13bの樹脂成分架橋密度の高い部分131aは導電性フィラー13a同士が接触または部分的に融着するとともに、樹脂成分密度が高いので、電子部品10の電極端子10aと大きな付着強度で接続される。
上記により、高さ方向に感光性樹脂の樹脂成分架橋密度が連続的に異なる突起電極13を介して、電子部品10の電極端子10aと実装基板12の接続端子12aとを、低い加圧力で接続できる。
そして、接続工程後に、電子部品10と実装基板12間に介在する絶縁性樹脂層12bを、例えば120℃、30分で熱硬化させ、電子部品10と実装基板12とを接着固定する。例えば、電子部品における突起電極の数が100個の場合、加圧力500g重の加圧により、1突起電極当り接続抵抗値20mΩ以下を確保することができた。また、実装構造体を−40℃30分/85℃30分を繰り返す熱衝撃試験にかけた結果、1000サイクル後も接続抵抗値20mΩ以下を確保することができた。
これにより、電子部品と実装基板の間隙に絶縁性樹脂を形成するので、突起電極の接続部分の周囲を保護するとともに、剥離強度をさらに高め、耐衝撃性や耐落下性などの接続信頼性を大幅に向上できる。
本実施の形態によれば、突起電極を構成する感光性樹脂の樹脂成分架橋密度が低い部分で、低い加圧力での実装を可能とするとともに、加圧時の応力をポーラス構造により吸収して、接続信頼性の向上とともに電子部品の破損などを効率的に防止できる。また、接続時、感光性樹脂の樹脂成分架橋密度の低い部分の導電性フィラーは融着し合ってメタライズ化し、樹脂成分架橋密度の高い部分の導電性フィラーは接触し合っているので、接続抵抗を小さくできる。さらに、樹脂成分架橋密度の高い部分により、実装基板または電子部品との付着強度が大きくなり、剥離強度の高い電子部品実装構造体を実現できる。また、光造型法により、感光性樹脂で微細な突起電極を形成できるため、さらに狭ピッチ化に対応した電子部品実装構造体を生産性よく、低コストで実現できる。
なお、本実施の形態では、突起電極を円筒形状に形成した例で説明したが、これに限られない。例えば、円柱形状、角柱形状、円錐形状、角錐形状、円錐台形状、角錐台形状または筒状形状としてもよい。
また、本実施の形態では、位置合わせ工程前に、電極端子を有する電子部品の面上または接続端子を有する実装基板の面上に絶縁性樹脂を塗布形成し、接続工程後に、絶縁性樹脂を硬化させ電子部品と実装基板とを接着固定する例で説明したが、これに限られない。例えば、接続工程後に、電子部品と実装基板との間に絶縁性樹脂を充填し硬化させ電子部品と実装基板とを接着固定してもよく、同様の効果が得られる。
また、本実施の形態では、電子部品と実装基板との間に絶縁性樹脂を形成するとして説明したが、これに限られない。例えば、位置合わせ工程の前に、電極端子を有する電子部品の面上または接続端子を有する実装基板の面上に、異方導電性樹脂シートを設け、接続工程で、異方導電性樹脂シートを圧接しながら硬化させ、電子部品と実装基板とを接着固定してもよい。これにより、絶縁性樹脂層と同様の効果が得られるとともに、異方導電性樹脂シート中の導電粒子が、基板の反りを吸収することができる。
また、本実施の形態では、電子部品の電極端子上に突起電極を形成するものとして説明したが、実装基板の接続端子上に形成してもよく、同様の効果が得られるものである。
(第2の実施の形態)
図3は、本発明の第2の実施の形態における電子部品実装構造体の構成を示す断面概念図である。なお、図1と同じ構成要素には、同じ符号を付与し説明する。
すなわち、図3において、突起電極が感光性樹脂の樹脂成分架橋密度が高さ方向に異なる複数の層で構成されている点で、図1とは異なるものである。また、以降では、突起電極を構成する複数の層の内、少なくとも電極端子と接する第1層の厚み(高さ)が電極端子の配置位置により異なる例で説明するが、同じであってもよい。
図3に示すように、本発明の第2の実施の形態における電子部品実装構造体2は、複数の電極端子10a、101aを有する電子部品10と、電極端子10a、101aと対向する位置に接続端子12aを備えた実装基板12とを突起電極43を介して接続した構成を有する。そして、突起電極43は、少なくとも導電性フィラー13aと感光性樹脂43bを含む樹脂成分架橋密度が突起電極43の高さ(接続する)方向に異なる複数の層で構成されている。例えば、図3に示すように、感光性樹脂43bの樹脂成分架橋密度が高い層である第1層431aと樹脂成分架橋密度が低い層である第2層432bの2層で突起電極43が形成される。なお、以下では2層構成の突起電極で説明するが、これに限られず、3層以上の複数の層であってもよい。
また、電子部品10の電極端子10aの位置により、電極端子101aの高さ(h2)が他の電極端子10aの高さ(h1)と異なる場合、少なくとも突起電極43を構成する電極端子101aと接する第1層431aの厚みを、例えば薄く形成し、第1層431aと電極端子101aとの総高さを同じ高さにする。そして、第2層432bが第1層431aの上に形成される。すなわち、異なる高さh1、h2を有する電極端子10a、101aにおいても、複数の層からなる突起電極43の高さを調整することにより同じ高さで設けることができる。そして、第1の実施の形態と同様な形成方法により、少なくとも突起電極43の第2層432bがポーラス化されて形成される。
これにより、電極端子の高さ(厚み)が異なる場合でも均一な高さを有する突起電極を容易に形成できる。また、少なくともポーラスで樹脂成分架橋密度の低い第2層432bを有する突起電極43は、圧接加熱時の応力を吸収し、低い加圧力での接続を可能とする。
なお、本実施の形態では、第1層を樹脂成分架橋密度の高い層とし第2層を樹脂成分架橋密度の低い層として層状に設けた例で説明したが、これに限られない。例えば、第1層を樹脂成分架橋密度の低い層とし、第2層を樹脂成分架橋密度の高い層とするなど層状に任意の樹脂成分架橋密度を有する構成としてもよい。これにより、同様の効果が得られる。また、3層構成の場合は、第1層、第3層を架橋密度の低い層とし、第2層を架橋密度の高い層にすることで、同様の効果が得られる。
また、図4(a)に示すように、エリアバンプ構成のISIチップなどの電子部品10においては、突起電極の第1層の厚みを、例えば外周の電極端子102と内部の電極端子103で変え、外周の電極端子102ではポーラスで樹脂成分架橋密度の低い層の厚さを厚くして設けてもよい。さらに、図4(b)に示すように、例えば電子部品10の4つの隅近傍に、面積が異なり、樹脂成分架橋密度の低い層のダミーバンプ104を設けてもよい。
これにより、大面積を有する電子部品を圧接する場合に生じやすい、中央付近と周辺の応力差を、第1層を厚くした突起電極や面積の異なる突起電極でバランスよく均一に吸収できるため、電子部品の破損の防止や接続の信頼性をさらに向上できる。
また、本実施の形態では、電子部品を1個用いた例で説明したが、これに限られない。例えば、互いに高さの異なる電極端子を有する電子部品や厚みの異なる電子部品に、全体の厚みが等しくなるように層状で突起電極の高さを調整して形成し、これらを複数個積層あるいは並置して配置し1枚の実装基板に実装して設けてもよい。これにより、電極端子の高さや厚みの異なる電子部品を一括で、かつ応力を緩和して実装できる。
また、本実施の形態では、電極端子の高さが同じ基板を用いた例で説明したが、電極端子の高さが異なる段差のある基板には、突起電極を基板の高さに合わせて形成することにより、応力を緩和して実装できる。
以下に、本発明の第2の実施の形態における電子部品実装構造体2の製造方法について詳細に説明する。
図5は、本発明の第2の実施の形態における電子部品実装構造体2の製造方法を示す断面概念図である。図2と同じ構成要素には、同じ符号を付与し説明する。
図5は、突起電極形成工程が、感光性樹脂の樹脂成分架橋密度が高さ方向に層状に異なって複数の層で形成する工程を含む点、さらに、電子部品の電極端子の高さが配置位置により一部異なる点で図1の電子部品10とは異なるものである。まず、突起電極形成工程について詳細に説明する。
図5(a)に示すように、容器51中に、例えば80%の重量部のSn−Ag−Cu系はんだ合金粒子などの導電性フィラー(図示せず)を含む、例えば感光性エポキシ系樹脂液などからなる感光性樹脂液33を充填する。そして、その中にステージ(図示せず)に設置した電子部品10の電極端子10aを容器51の底面51aと所定の間隔T1で対向させて、感光性樹脂液33中に浸漬する。この場合、容器51の底面51aは、例えば紫外光や可視光が透過する、例えば石英などの無機材料またはポリエステルテレフタレートなどの有機材料で構成されている。
上記状態で、容器51の底面51aからフォトマスク54の液晶パネルに形成した第1開口部54aを介して強い光(感光性樹脂液が70%から100%硬化に相当するエネルギーを有する)を照射して露光し、複数の電極端子10a、101a上に一括して感光性樹脂の重合度の高い第1層331aを形成する。このとき、突起電極を構成する重合度の高い第1層331aの厚みは、異なる高さ(厚み)の電極端子10a、101a上で、同じ平面状となる高さにそれぞれ形成される。
つぎに、図5(b)に示すように、感光性樹脂液33中で、重合度の高い第1層331aを形成した電子部品10を底面51aから所定距離T2だけステージを介して引き上げる。そして、同じ液晶パネルであるフォトマスク54に設けた第2開口部54bを介して、弱い光(感光性樹脂液が30%から70%硬化するに相当するエネルギーを有する)を照射して重合度の高い第1層331a上の感光性樹脂液33を露光する。
これにより、感光性樹脂の重合度の高い第1層331a上に、一括して感光性樹脂の重合度の低い第2層332bが形成される。
つぎに、図示しないが、導電性フィラーを含む感光性樹脂液33の未露光部を現像除去する。
つぎに、図5(c)に示すように、導電性フィラー13aを含み重合度が高さ方向に異なる複数の層の感光性樹脂を約100℃で加熱し、その内の反応性希釈剤や溶媒などの揮発成分を揮発させる。このとき、重合度の違いにより感光性樹脂の重合度の高い第1層331aと重合度の低い第2層332bは、その樹脂成分や揮発成分の揮発量が異なる。その結果、感光性樹脂の樹脂成分架橋密度の高い第1層431aと樹脂成分架橋密度の低い第2層432bからなる突起電極43が電極端子10aに形成される。そして、少なくとも感光性樹脂の重合度の低い第2層332bは、揮発により導電性フィラー間などに空隙が形成されポーラス化した状態で樹脂成分架橋密度の低い第2層432bとなる。
上記工程により、電子部品10の電極端子10a上に、導電性フィラー13aを含み、感光性樹脂の樹脂成分架橋密度の高い第1層431aと樹脂成分架橋密度の低い第2層432bを有する突起電極43が形成される。
その後、第1の実施の形態と同様な接続工程により、突起電極43を介して高さの異なる電極端子10a、101aと接続端子12aとを接続して電子部品実装構造体2が作製される。
なお、上記では、突起電極を2層構成で説明したが、これに限られない。3層以上の層で構成してもよい。
また、上記では、光エネルギーの強度を各層で変えて形成した例で説明したが、これに限られない。例えば、一定の光エネルギーの照射時間や焦点位置、ピーク波長を変えて、露光してもよい。
本実施の形態によれば、感光性樹脂の樹脂成分架橋密度が高さ方向に異なる複数の層で突起電極を形成することができる。そして、樹脂成分架橋密度が低く、ポーラス構造とすることにより、低い加圧力での実装を可能とするとともに、加圧時の応力を緩和できる。その結果、接続信頼性の向上とともに電子部品の破損などを効率的に防止できる。
また、電極端子の高さ(厚み)が異なっても、均一の高さの突起電極を容易に形成することができる。
なお、電子部品側の電極端子の高さで説明したが、基板側の電極高さが異なる場合(例えば段差のある場合)も突起電極の高さを変えることで対応できる。
以下に、本発明の第2の実施の形態における電子部品実装構造体の製造方法の別の例について、図6を用いて説明する。
図6は、本発明の第2の実施の形態における電子部品実装構造体の製造方法の別の例を示す断面概念図である。なお、図5と同じ構成要素には、同じ符号を付与し説明する。
すなわち、図6は、突起電極を形成する感光性樹脂を収容する容器の底面を液晶パネルで形成したフォトマスクとして用いる点で、図5とは異なるものであり、他の構成は同様である。
図6(a)に示すように、感光性樹脂液33を供給する容器61の底面61aに液晶パネルを設け、その液晶パネルをフォトマスク64として用いて、電子部品の電極端子上に突起電極を形成するものである。そして、底面61aに設けたフォトマスク64は、少なくとも液晶層640bを2枚の透明基板640cで挟んだ液晶セルが2次元的に配置された透過式の液晶パネルであり、光が透過する第1開口部64aの形状や位置を液晶パネルに印加する駆動信号電圧により電気的に制御するものである。液晶パネルには、2次元画像情報をパソコンを介して表示させるものである。
そして、図5(a)で説明した突起電極形成工程と同様にして、容器61内に導電性フィラーを含む感光性樹脂液33を供給する。そして、その中にステージ(図示せず)に設置した電子部品10の電極端子10aを容器61の底面61aと所定の間隔T1で対向させて、感光性樹脂液33中に浸漬する。
上記状態で、容器61の底面61aであるフォトマスク64の液晶パネルで形成した第1開口部64aを介して強い光(感光性樹脂液が70%から100%硬化に相当するエネルギーを有する)を照射して露光する。これにより、複数の電極端子10a、101a上に一括して感光性樹脂の重合度の高い第1層331aが形成される。このとき、突起電極を構成する重合度の高い第1層331aの厚みは、異なる高さ(厚み)の電極端子10a、101a上で、同じ平面状となる高さにそれぞれ形成される。
つぎに、図6(b)に示すように、感光性樹脂液33中で、重合度の高い第1層331aを形成した電子部品10を底面61aであるフォトマスク64から所定距離T2だけステージを介して引き上げる。そして、フォトマスク64の第2開口部64bにより弱い光(感光性樹脂液が30%から70%硬化するに相当するエネルギーを有する)を照射して重合度の高い第1層331a上の感光性樹脂液33を露光する。
これにより、感光性樹脂の重合度の高い第1層331a上に、一括して感光性樹脂の重合度の低い第2層332bが形成される。
つぎに、図示しないが、導電性フィラーを含む感光性樹脂液33の未露光部を現像除去する。
そして、図示しないが、図5(c)の工程と同様にして、突起電極中で重合されなかった感光性樹脂や揮発成分(溶媒、反応性希釈剤)を加熱気化させ、樹脂成分架橋密度の高い第1層431aと樹脂成分架橋密度の低い第2層432bを形成する。このとき、少なくとも樹脂成分架橋密度の低い第2層432bは加熱によりポーラス化する。
上記工程により、電子部品10の電極端子10a上に、導電性フィラー13aを含み、感光性樹脂の樹脂成分架橋密度が異なる第1層431aと第2層432bを有する突起電極43が形成される。
その後、第1の実施の形態と同様な接続工程により、突起電極43を介して高さの異なる電極端子10a、101aと接続端子12aとを接続して電子部品実装構造体2が作製される。
本実施の形態の別の例によれば、容器の底面を液晶パネルからなるフォトマスクで兼用するため、石英などの高価な透明部材を必要としない。また、直接フォトマスクの開口部と電子部品の電極端子とを位置合わせできるので位置合わせ精度が高く、さらに透明部材などによる散乱を低減できるため、より微細で狭ピッチ化への対応が容易となる。
(第3の実施の形態)
図7は、本発明の第3の実施の形態における電子部品実装構造体の製造方法を示す断面概念図である。第2の実施の形態と同じ構成要素には、同じ符号を付与し説明する。
すなわち、第3の実施の形態では、突起電極を感光性樹脂液に電子部品を沈降させながら形成する点で、第2の実施の形態とは異なるものである。
まず、図7(a)に示すように、容器71中に、例えば90%の重量部のSn−Ag−In系はんだ合金粒子などの導電性フィラー(図示せず)を含む、例えば感光性エポキシ系樹脂液などからなる感光性樹脂液33を供給する。そして、その中にステージ(図示せず)に設置した電子部品10の電極端子10aを感光性樹脂液33の液表面から所定の間隔t1の位置まで感光性樹脂液33中に浸漬する。
上記状態で、容器71中に感光性樹脂液33の液表面側からフォトマスク74である液晶パネルに形成した第1開口部74aを介して強い光(感光性樹脂液が70%から100%硬化に相当するエネルギーを有する)を照射して露光し、複数の電極端子10a上に一括して感光性樹脂の重合度の高い第1層336aを形成する。
つぎに、図7(b)に示すように、感光性樹脂液33中で、重合度の高い第1層336aを形成した電子部品10を所定の距離t2だけステージを介して感光性樹脂液33中に沈降させる。そして、フォトマスク74の第2開口部74bから、弱い光(感光性樹脂液が30%から70%硬化するに相当するエネルギーを有する)を照射して重合度の高い第1層336a上の感光性樹脂液33を露光する。
これにより、重合度の高い第1層336a上に、一括して重合度の低い第2層337bが形成される。
つぎに、図示しないが、導電性フィラーを含む感光性樹脂液33の未露光部を現像除去する。
つぎに、図示しないが、図5(c)の工程と同様に、導電性フィラー13aを含み重合度が高さ方向に異なる複数の層の感光性樹脂を約100℃で加熱し、その内の反応性希釈剤や溶媒などの揮発成分を揮発させる。このとき、重合度の違いにより感光性樹脂の重合度の高い第1層336aと重合度の低い第2層337bは、その樹脂成分や揮発成分の揮発量が異なる。その結果、感光性樹脂63bの樹脂成分架橋密度の高い第1層631aと樹脂成分架橋密度の低い第2層632bを備える突起電極63が電極端子10aに形成される。そして、少なくとも感光性樹脂の重合度の低い第2層337bは、揮発により導電性フィラー間などに空隙が形成されポーラス化した状態で第2層632bとなる。
つぎに、図7(c)に示すように、第2の実施の形態と同様な接続工程により、突起電極63を介して電極端子10aと接続端子12aとを接続して電子部品実装構造体3が作製される。
本実施の形態によれば、第2の実施の形態と同様な効果が得られるとともに、容器に透明部材を必要とせず、また、底面にフォトマスクを形成する必要がないため、安価な製造設備により、低コストで突起電極や電子部品実装構造体を作製できる。
なお、上記第2および第3の実施の形態においては、2層構成の感光性樹脂からなる突起電極を例に説明したが、これに限られない。例えば、突起電極形成工程として、引き上げ工程と露光工程を複数回繰り返して重合度の異なる複数の層を形成してもよい。これにより、任意に樹脂成分架橋密度の異なる層を複数形成できるので、必要な加圧力に対応し、応力の吸収を自由に調整できる突起電極を形成できる。その結果、電子部品の破損や特性変化などの発生をさらに効率よく防止できる。
また、上記第2と第3の実施の形態では、フォトマスクの第1開口部と第2開口部の形状(大きさ)が異なる例で説明したが、これに限られない。例えば、フォトマスクの第1開口部と第2開口部の形状は等しくても、上記実施の形態とは逆の関係であってもよく任意である。これにより、接続面積を拡大して接続抵抗が低く、剥離強度の高い電子部品実装構造体を実現できる。
(第4の実施の形態)
図8は、本発明の第4の実施の形態における電子部品実装構造体の構成とその製造方法を示す断面概念図である。なお、図1と同じ構成要素には、同じ符号を付与し説明する。
すなわち、図8は、突起電極が複数の突起電極部から構成されている点で図1とは異なるものである。
図8(a)に示すように、突起電極83は、例えば電子部品10の電極端子10a上に、複数の突起電極部830で構成されている。そして、各突起電極部830は、少なくとも導電性フィラー13aと感光性樹脂83bを有し、例えば高さ(接続される)方向に、樹脂成分架橋密度の高い部分831aから樹脂成分架橋密度の低い部分831bが連続的に異なる感光性樹脂83bで形成されている。そして、少なくとも樹脂成分架橋密度の低い部分831bでは導電性フィラー13a間に間隙を有するようにポーラス構造を備えている。
この構成により、ポーラスで柔軟性な複数の突起電極部で接続できるため、接続不良が生じにくく信頼性の高い接続が可能となる。さらに、複数の突起電極部により、圧接時の加圧力により容易に変形でき、低い加圧力で圧接により、さらに電子部品の破損や特性変化が生じにくい信頼性に優れた電子部品実装構造体が得られる。
以下に、本発明の第4の実施の形態における電子部品実装構造体の製造方法について図8を用いて説明する。まず、図8(a)を用いて、突起電極形成工程について説明する。
図8(a)に示すように、電子部品10の電極端子10a上で、電子部品10の1個の電極端子10aの領域の範囲内に、突起電極部830を少なくとも2個以上、例えば図面中に示すように4個を配置し突起電極83を形成する。なお、形成方法は第1の実施の形態などと同様であり説明は省略する。ここで、突起電極部830は、少なくとも導電性フィラー13aと感光性樹脂83bからなり、感光性樹脂83bが、樹脂成分架橋密度の高い部分831aからポーラスで樹脂成分架橋密度の低い部分831bへと連続的に変化させて形成されている。
そして、複数の突起電極部830からなる突起電極83介して、電子部品10の電極端子10aと実装基板12の接続端子12aとを対向させて位置合わせする。
つぎに、図8(b)に示すように、第1の実施の形態の接続工程と同様に、突起電極83を電極端子10a上に形成した電子部品10および実装基板12の少なくとも一方を圧接し加熱する。これにより、突起電極83を介して電極端子10aと接続端子12aとを接続した電子部品実装構造体4が作製される。
本実施の形態によれば、ポーラスで柔軟な構造を有する複数の突起電極部により、さらに低い加圧力での接続を実現できる。
(第5の実施の形態)
図9は、本発明の第5の実施の形態における電子部品実装構造体の製造方法を示す断面概念図である。なお、図7と同じ構成要素には、同じ符号を付与し説明する。
すなわち、図9は、突起電極形成工程において、突起電極の高さ方向に対して、感光性樹脂に、フォトマスクの開口部を介して焦点位置に集光させて照射し、感光性樹脂の重合度を突起電極の高さ方向に異なって形成する点で、図7とは異なるものである。
まず、図9(a)に示すように、容器71中に、例えば90%の重量部のSn−Ag−In系はんだ合金粒子などの導電性フィラー(図示せず)を含む、例えば感光性エポキシ系樹脂液などからなる感光性樹脂液33を供給する。そして、その中にステージ(図示せず)に設置した電子部品10の電極端子10aを感光性樹脂液33の液表面から、突起電極の高さに相当する所定の間隔t3の位置まで感光性樹脂液33中に浸漬する。
上記状態で、容器71中に感光性樹脂液33の液表面側からフォトマスク34である液晶パネルで形成した開口部94aを介して、例えば可視光を、電子部品の厚みの中央部近傍に焦点を結ぶように光学系で集光する。これは、例えば縮小露光などの方法で焦点位置をずらすことにより行うことができる。そして、一定の光エネルギー(感光性樹脂液が70%から100%硬化に相当するエネルギーを有する)の可視光を照射して露光することにより、複数の電極端子10a上に一括して感光性樹脂の重合度が高さ(厚み)方向に異なる突起電極を形成する。このとき、突起電極を構成する、焦点近傍の感光性樹脂は、光エネルギーの密度が高いため重合度が大きく、焦点から離れるにしたがって順次重合度が小さくなる。
これにより、例えば電子部品10の電極端子10aでは、重合度の高い感光性樹脂部931aから、順次重合度の低い感光性樹脂部931bを有する突起電極93の形状で形成される。
つぎに、図示しないが、第1の実施の形態と同様の方法に、感光性樹脂の樹脂成分架橋密度が、高さ方向に連続的に異なる突起電極93が電極端子10aに形成される。このとき、少なくとも重合度の低い感光性樹脂部931b近傍では、揮発により導電性フィラー間などに空隙が形成されポーラス化した状態となる。
そして、第1の実施の形態と同様な接続工程により、突起電極93を介して電極端子10aと接続端子12aとを接続して電子部品実装構造体が作製される。
本実施の形態によれば、電子部品の位置を固定した状態で感光性樹脂の樹脂成分架橋密度を突起電極の高さ方向に連続して形成できる。そのため、製造設備を簡略化でき、低コストで電子部品実装構造体を作製できる。
(第6の実施の形態)
図10は、本発明の第6の実施の形態における電子部品実装構造体の製造方法を示す断面概念図である。図7と同じ構成要素には、同じ符号を付与し説明する。
すなわち、図10は、透明基材表面上に形成された透明導電性薄膜からなる接続端子を含む実装基板と、接続端子に対応する位置に電極端子を設けた電子部品とを所定の間隔で配置して、電子部品と実装基板との間に導電性フィラーを含む感光性樹脂を供給し、実装基板の電子部品に対向する面とは反対側の面からフォトマスクの開口部を介して、光強度を変化させながら光を照射して、接続端子と電極端子間の感光性樹脂を重合度が高さ方向に異なる突起電極を形成する点で、上記各実施の形態とは異なるものである。なお、以降の接続工程などは、上記各実施の形態と同様であり、説明は省略する。
まず、図10(a)に示すように、実装基板として、例えばガラス基板などの透明基材とその表面上に形成された、例えばITOなどの透明導電性薄膜からなる接続端子112aを含む透明な実装基板112を用いる。
そして、実装基板112の接続端子112aと、それに対応する位置に設けた電子部品10の電極端子10aとを、ステージ(図示せず)を介して所定の間隔t4で配置し、少なくとも電子部品10と実装基板112との間に導電性フィラーを含む感光性樹脂液33中に浸漬する。
さらに、透明な実装基板112の電子部品10と対向する面とは反対側の面から液晶パネルからなるフォトマスク34の開口部104aを介して光強度を順次変えながら、例えば可視光を照射して、感光性樹脂液33を露光する。このとき、接続端子112aと電極端子10a間の感光性樹脂液33の内、接続端子112a上の感光性樹脂液33が重合され、順次高さ方向に重合される領域が成長する。しかし、感光性樹脂液は導電性フィラーを含有するため、一定の光エネルギーの場合、重合される高さ方向の領域の成長が遅くなる。例えば、接続端子112aと電極端子10aとの間隔は広い場合、突起電極が形成されず接続できない場合が生じる。
そこで、図10(b)に示すように、フォトマスク34の開口部104aを介して光強度を順次増加させて露光照射し、感光性樹脂液33を高さ方向に電極端子10a界面まで感光性樹脂液の重合を行い、突起電極を形成する。このとき、第1の実施の形態と同様に、実装基板の接続端子から電子部品の電極端子にかけて、感光性樹脂の重合度が異なった突起電極の形状に形成される。
つぎに、図示しないが、導電性フィラーを含む感光性樹脂液33の未露光部を現像除去する。
つぎに、図示しないが、図5(c)の工程と同様に、導電性フィラー13aを含み重合度が高さ方向に異なる感光性樹脂113bを約100℃で加熱し、その内の反応性希釈剤や溶媒などの揮発成分を揮発させる。このとき、重合度の違いにより、重合度の高い感光性樹脂部1031aと重合度の低い感光性樹脂部1031bでは、その樹脂成分や揮発成分の揮発量が異なる。その結果、感光性樹脂113bの樹脂成分架橋密度の高い部分1131aと樹脂成分架橋密度の低い部分1131bからなる突起電極113が電極端子10aと接続端子112a間に形成される。そして、少なくとも樹脂成分架橋密度の低い部分1131b近傍は、揮発により導電性フィラー間などに空隙が形成されポーラス化した状態となる。
つぎに、図10(c)に示すように、第2の実施の形態と同様な接続工程により、突起電極113を介して電極端子10aと接続端子112aとを接続して電子部品実装構造体5が作製される。このとき、突起電極113のポーラスで樹脂成分架橋密度の低い部分1131bでは導電性フィラーを融着して電極端子10aの界面とはんだ融着する。一方、接続端子112aの樹脂成分架橋密度の高い部分1131aでは、導電性フィラー13aは接触または一部融着して突起電極113と接続する。
本実施の形態によれば、実装基板と電子部品との接続が、突起電極の形成と同時に行えるため、生産性に優れる。また、突起電極の高さばらつきが発生しないため、圧接時の加圧力をさらに低減して接続できる。
なお、上記各実施の形態において、液晶パネルからなるフォトマスクを用いた例で説明したが、これに限られない。例えば、固定した開口部を有するフォトマスクや異なる開口部の形状を有するフォトマスクを交換して製造してもよい。このとき、フォトマスク交換など余分な工程が必要となるが、簡易な方法で同様な露光ができるものである。
また、上記各実施の形態において、フォトマスクを用いて光照射する例で説明したが、これに限られない。例えば、フォトマスクを用いず、レーザ走査により所定の領域を照射してもよい。
本発明の電子部品実装構造体とその製造方法によれば、低い加圧力での圧接接続を可能とし、また、微細で狭ピッチに突起電極を形成できるという大きな効果を有する。その結果、携帯電話、携帯型デジタル機器やデジタル家電機器などの薄型や小型化を要望される電子部品などの実装分野において有用である。
本発明の第1の実施の形態における電子部品実装構造体の構成を示す断面概念図 本発明の第1の実施の形態における電子部品実装構造体の製造方法を示す断面概念図 本発明の第2の実施の形態における電子部品実装構造体の構成を示す断面概念図 本発明の第2の実施の形態における電子部品実装構造体の電子部品の電極端子の配置を説明する図 本発明の第2の実施の形態における電子部品実装構造体の製造方法を示す断面概念図 本発明の第2の実施の形態における電子部品実装構造体の製造方法の別の例を示す断面概念図 本発明の第3の実施の形態における電子部品実装構造体の製造方法を示す断面概念図 本発明の第4の実施の形態における電子部品実装構造体の構成とその製造方法を示す断面概念図 本発明の第5の実施の形態における電子部品実装構造体の製造方法を示す断面概念図 本発明の第6の実施の形態における電子部品実装構造体の製造方法を示す断面概念図
符号の説明
1,2,3,4,5 電子部品実装構造体
10 電子部品
10a,101a,102,103 電極端子
10b 絶縁保護膜
12,112 実装基板
12a,112a 接続端子
12b 絶縁性樹脂層
13,43,63,83,93,113 突起電極
13a 導電性フィラー
13b,43b,63b,83b,113b 感光性樹脂
30 突起電極前駆体
30a,931a,1031a 重合度の高い感光性樹脂部
30b,931b,1031b 重合度の低い感光性樹脂部
31,51,61,71 容器
31a,51a,61a 底面
33 感光性樹脂液
33c 未露光部
34,54,64,74 フォトマスク
34a,94a,104a 開口部
34b,640b 液晶層
34c,640c 透明基板
54a,64a,74a 第1開口部
54b,64b,74b 第2開口部
104 ダミーバンプ
131a,831a,1131a 樹脂成分架橋密度の高い部分
131b,831b,1131b 樹脂成分架橋密度の低い部分
331a,336a 重合度の高い第1層
332b,337b 重合度の低い第2層
431a,631a 第1層
432b,632b 第2層
830 突起電極部

Claims (15)

  1. 複数の電極端子を設けた電子部品と、
    前記電極端子と対向する位置に接続端子を設けた実装基板と、
    前記電極端子上に設けた突起電極を介して前記電極端子と前記接続端子とを接続する電子部品実装構造体であって、
    前記突起電極は、少なくとも導電性フィラーと感光性樹脂とを含み、前記感光性樹脂の樹脂成分架橋密度が、前記電極端子側から前記接続端子側へ、前記突起電極の高さ方向で連続的に減少していることを特徴とする電子部品実装構造体。
  2. 前記樹脂成分架橋密度の減少として、架橋重合度が70%から30%へ変化することを特徴とする請求項1記載の電子部品実装構造体。
  3. 前記樹脂成分架橋密度の低い部分では前記導電性フィラーが融着し、前記樹脂成分架橋密度の高い部分では前記導電性フィラーを接触させて、前記電極端子と前記接続端子とを接続していることを特徴とする請求項1または2に記載の電子部品実装構造体。
  4. 電子部品の電極端子上または実装基板の接続端子上に突起電極を形成する突起電極形成工程と、前記電極端子と前記接続端子とを前記突起電極を介して接続する接続工程とを含む電子部品実装構造体の製造方法であって、
    前記突起電極形成工程は、
    導電性フィラーを含む感光性樹脂を前記電子部品または前記実装基板の表面に供給する工程と、
    前記電極端子または前記接続端子に対応する位置の前記感光性樹脂を露光し、前記感光性樹脂の重合度を前記突起電極の高さ方向に異なって形成する工程と、
    前記感光性樹脂の未露光部を除去する工程と、
    前記感光性樹脂の少なくとも前記重合度の低い部分をポーラス化する工程と、を含み、
    前記接続工程は、
    前記突起電極を形成した前記電子部品または前記実装基板を、前記突起電極を介して前記電極端子と前記接続端子とを位置合わせする工程と、
    前記電子部品および前記実装基板の少なくとも一方を圧接加熱して、前記電極端子と前記接続端子とを接続する工程と、
    を含むことを特徴とする電子部品実装構造体の製造方法。
  5. 前記突起電極形成工程は、前記感光性樹脂の前記重合度を前記突起電極の高さ方向に連続的に異なって形成する工程を含むことを特徴とする請求項に記載の電子部品実装構造体の製造方法。
  6. 前記突起電極形成工程は、前記感光性樹脂の前記重合度の異なる複数の層を形成する工程を含むことを特徴とする請求項に記載の電子部品実装構造体の製造方法。
  7. 前記接続工程は、前記突起電極の前記ポーラス化した樹脂成分架橋密度の低い部分の前記導電性フィラー同士を融着するとともに、前記樹脂成分架橋密度の高い部分の前記導電性フィラー同士を接触させる工程を含むことを特徴とする請求項から請求項のいずれか1項に記載の電子部品実装構造体の製造方法。
  8. 前記突起電極形成工程は、
    少なくとも底面が光を透過する容器に前記導電性フィラーを含む前記感光性樹脂を供給し、前記電極端子が形成された前記電子部品を、前記電極端子が前記底面と対向し、所定の間隔を設けて前記感光性樹脂中に浸漬する工程と、
    前記容器の底面からフォトマスクの第1開口部を介して露光し、前記感光性樹脂の重合度が大きい第1層を前記電極端子上に形成する工程と、
    前記電子部品を前記底面から所定距離だけ引き上げる工程と、
    前記フォトマスクの第2開口部を介して露光し、前記第1層上に前記感光性樹脂の重合度が小さい第2層を形成する工程と、を含むことを特徴とする請求項に記載の電子部品実装構造体の製造方法。
  9. 前記突起電極形成工程が、
    容器に前記導電性フィラーを含む前記感光性樹脂を供給し、前記電極端子が形成された前記電子部品を、前記電極端子が前記感光性樹脂の表面と対向し、所定の間隔を設けて前記感光性樹脂中に浸漬する工程と、
    前記感光性樹脂の表面からフォトマスクの第1開口部を介して露光し、前記感光性樹脂の重合度が大きい第1層を前記電極端子上に形成する工程と、
    前記電子部品を所定の距離だけ前記感光性樹脂中に沈降させる工程と、
    前記フォトマスクの第2開口部を介して露光し、前記第1層上に前記感光性樹脂の重合度が小さい第2層を形成する工程と、を含むことを特徴とする請求項に記載の電子部品実装構造体の製造方法。
  10. 前記突起電極形成工程が、前記電極端子が形成された前記電子部品上に、前記突起電極の高さと同じ厚みに前記導電性フィラーを含む前記感光性樹脂を供給する工程と、
    前記感光性樹脂に、フォトマスクの開口部を介して所定の焦点深度に集光する光を照射し、前記電極端子上に前記感光性樹脂の重合度が高さ方向に異なる前記突起電極を形成する工程と、を含むことを特徴とする請求項に記載の電子部品実装構造体の製造方法。
  11. 透明基材表面上に形成された透明導電性薄膜からなる接続端子を含む実装基板と、前記接続端子と対応する位置に電極端子を設けた電子部品とを所定の間隔で配置し、前記電子部品と前記実装基板との間に導電性フィラーを含む感光性樹脂を供給する工程と、
    前記実装基板の前記電子部品に対向する面とは反対側の面からフォトマスクの開口部を介して光強度を連続的に変化させながら光を照射して、前記接続端子と前記電極端子間の前記感光性樹脂の重合度が高さ方向に異なる突起電極を形成する工程と、
    前記感光性樹脂の未露光部を除去する工程と、
    前記感光性樹脂の少なくとも前記重合度の低い部分をポーラス化する工程と、
    前記電子部品および前記実装基板の少なくとも一方を圧接加熱して、前記電極端子と前記接続端子とを接続する接続工程と、
    を含むことを特徴とする電子部品実装構造体の製造方法。
  12. 前記接続工程の後に、前記電子部品と前記実装基板との間に絶縁性樹脂を充填し硬化させる工程を、さらに含むことを特徴とする請求項から請求項11のいずれか1項に記載の電子部品実装構造体の製造方法。
  13. 前記位置合わせ工程の前に、さらに前記電極端子が形成された前記電子部品の面上または前記接続端子が形成された前記実装基板の面上に絶縁性樹脂または異方導電性樹脂を形成する工程と、
    前記接続工程の後に、さらに前記絶縁性樹脂または前記異方導電性樹脂を硬化させ、前記電子部品と前記実装基板とを接着固定する工程と、を含むことを特徴とする請求項から請求項10のいずれか1項に記載の電子部品実装構造体の製造方法。
  14. 前記フォトマスクとして液晶セルが2次元的に配置された透過式の液晶パネルを用い、前記開口部の大きさおよび前記開口部の位置を前記液晶パネルに印加する駆動信号電圧により電気的に制御することを特徴とする請求項から請求項11のいずれか1項に記載の電子部品実装構造体の製造方法。
  15. 前記フォトマスクとして液晶パネルを用い、前記液晶パネルを透過した光像を縮小投影して前記感光性樹脂に照射することを特徴とする請求項10に記載の電子部品実装構造体の製造方法。
JP2006319838A 2006-11-28 2006-11-28 電子部品実装構造体とその製造方法 Expired - Fee Related JP4848941B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006319838A JP4848941B2 (ja) 2006-11-28 2006-11-28 電子部品実装構造体とその製造方法
PCT/JP2007/072422 WO2008065926A1 (fr) 2006-11-28 2007-11-20 Structure de montage de composant électronique et procédé de fabrication correspondant
US12/515,425 US8120188B2 (en) 2006-11-28 2007-11-20 Electronic component mounting structure and method for manufacturing the same
KR1020097010117A KR101079946B1 (ko) 2006-11-28 2007-11-20 전자 부품 실장 구조체와 그 제조 방법
CN2007800440353A CN101542705B (zh) 2006-11-28 2007-11-20 电子部件安装结构体及其制造方法
TW096144760A TWI413196B (zh) 2006-11-28 2007-11-26 Electronic component mounting structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006319838A JP4848941B2 (ja) 2006-11-28 2006-11-28 電子部品実装構造体とその製造方法

Publications (2)

Publication Number Publication Date
JP2008135518A JP2008135518A (ja) 2008-06-12
JP4848941B2 true JP4848941B2 (ja) 2011-12-28

Family

ID=39560169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006319838A Expired - Fee Related JP4848941B2 (ja) 2006-11-28 2006-11-28 電子部品実装構造体とその製造方法

Country Status (1)

Country Link
JP (1) JP4848941B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4396754B2 (ja) * 2007-07-11 2010-01-13 ソニー株式会社 配線への素子の電気的接続方法及び発光素子組立体の製造方法
US7838410B2 (en) 2007-07-11 2010-11-23 Sony Corporation Method of electrically connecting element to wiring, method of producing light-emitting element assembly, and light-emitting element assembly
JP5542470B2 (ja) 2009-02-20 2014-07-09 パナソニック株式会社 はんだバンプ、半導体チップ、半導体チップの製造方法、導電接続構造体、および導電接続構造体の製造方法
JP2014082359A (ja) * 2012-10-17 2014-05-08 Olympus Corp 半導体基板、半導体装置、および固体撮像装置、並びに半導体基板の製造方法
JP2016184620A (ja) * 2015-03-25 2016-10-20 大日本印刷株式会社 多層配線構造体
JP7189441B2 (ja) * 2019-04-17 2022-12-14 日亜化学工業株式会社 実装方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03252197A (ja) * 1990-02-28 1991-11-11 Nec Corp 半田印刷方法
JPH043992A (ja) * 1990-04-20 1992-01-08 Nec Corp 半田印刷方法
JPH06151438A (ja) * 1992-11-12 1994-05-31 Tanaka Kikinzoku Kogyo Kk 感光性導電ペーストによるバンプ形成方法
JPH11214447A (ja) * 1998-01-27 1999-08-06 Oki Electric Ind Co Ltd 半導体装置の実装構造及びその実装方法
JP2001156091A (ja) * 1999-11-30 2001-06-08 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2001189337A (ja) * 1999-12-28 2001-07-10 Matsushita Electric Ind Co Ltd 電極バンプおよびそれを用いた半導体素子並びに半導体装置
JP4140548B2 (ja) * 2004-04-15 2008-08-27 松下電器産業株式会社 バンプ形成装置およびバンプ形成方法
JP3964911B2 (ja) * 2004-09-03 2007-08-22 松下電器産業株式会社 バンプ付き基板の製造方法
JP4729963B2 (ja) * 2005-04-15 2011-07-20 パナソニック株式会社 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法

Also Published As

Publication number Publication date
JP2008135518A (ja) 2008-06-12

Similar Documents

Publication Publication Date Title
TWI413196B (zh) Electronic component mounting structure and manufacturing method thereof
JP5152177B2 (ja) 導電性バンプとその製造方法および電子部品実装構造体
US5783465A (en) Compliant bump technology
JP4848941B2 (ja) 電子部品実装構造体とその製造方法
US5903056A (en) Conductive polymer film bonding technique
US8119449B2 (en) Method of manufacturing an electronic part mounting structure
US20090301771A1 (en) Conductive bump, method for forming the same, and electronic component mounting structure using the same
JP4218622B2 (ja) 半導体装置の製造方法
KR101610326B1 (ko) 플립 칩 마이크로 범프 제조방법
JP2006303420A (ja) 半導体装置の製造方法、半導体装置の実装方法及び実装構造
US7928566B2 (en) Conductive bump, method for manufacturing the conductive bump, semiconductor device and method for manufacturing the semiconductor device
JP4957438B2 (ja) 導電性バンプとその製造方法および電子部品実装構造体
JP4151634B2 (ja) 半導体装置とその製造方法、回路基板、電気光学装置および電子機器
JP4702271B2 (ja) 導電性バンプの形成方法
JP7351107B2 (ja) 配線基板及び配線基板の製造方法
JP2008244180A (ja) 実装構造体およびその製造方法
JP2010010320A (ja) 電子部品実装構造体およびその製造方法
JP4324732B2 (ja) 半導体装置の製造方法
JP2021125507A (ja) 配線基板及び配線基板の製造方法
JP2010010319A (ja) 導電性バンプとその形成方法およびそれを用いた電子部品実装構造体
JP5003320B2 (ja) 導電性バンプとその製造方法およびそれらを用いた電子部品実装構造体とその製造方法
JP2009111336A (ja) 電子部品実装構造体およびその製造方法
JP2005129756A (ja) 半導体素子の接合方法
US20230199966A1 (en) Circuit board with embedded component and method of fabricating the same
US8541300B2 (en) Method of manufacturing semiconductor device, semiconductor device thus manufactured, and semiconductor manufacturing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090518

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111003

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees