JP2005209861A - ウェハレベルパッケージ及びその製造方法 - Google Patents

ウェハレベルパッケージ及びその製造方法 Download PDF

Info

Publication number
JP2005209861A
JP2005209861A JP2004014356A JP2004014356A JP2005209861A JP 2005209861 A JP2005209861 A JP 2005209861A JP 2004014356 A JP2004014356 A JP 2004014356A JP 2004014356 A JP2004014356 A JP 2004014356A JP 2005209861 A JP2005209861 A JP 2005209861A
Authority
JP
Japan
Prior art keywords
wafer level
post
level package
package according
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004014356A
Other languages
English (en)
Inventor
Yukihiro Yamamoto
幸弘 山本
Keiji Iwata
圭司 岩田
Yukio Sasaki
行雄 佐々木
Kohei Tatsumi
宏平 巽
Vivek B Dutta
ビー．ダッタ ヴィヴェク
Tomoshi Jin
知史 神
Koji Nakamura
幸二 中村
Shinji Inaba
真司 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Nippon Steel Chemical and Materials Co Ltd
Original Assignee
Nippon Steel Corp
Nippon Steel Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp, Nippon Steel Chemical Co Ltd filed Critical Nippon Steel Corp
Priority to JP2004014356A priority Critical patent/JP2005209861A/ja
Priority to US11/038,299 priority patent/US20050173809A1/en
Publication of JP2005209861A publication Critical patent/JP2005209861A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/1316—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

【課題】 本発明は、チップサイズパッケージにおける応力を緩和させ、プリント基板上に実装した際の信頼性を高めたウェハレベルパッケージ及びその製造方法を提供する。
【解決手段】 電極部又は電極部に接続した配線層の一方又は双方を有する半導体基板のウェハレベルパッケージであって、前記半導体基板上にフルオレン骨格含有樹脂を主体とする絶縁層、前記電極部上に１段又は複数段のポストを有し、該ポスト上に導電性ボールからなるバンプを形成してなることを特徴とするウェハレベルパッケージ及びその製造方法である。
【選択図】図７

Description

本発明は、ウェハレベル−チップサイズパッケージ及びその製造方法に関し、その信頼性を向上させる技術に関する。
本発明者等が検討した技術として、半導体装置の製造技術に関し、ウェハレベルＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）やＷＰＰ（Ｗａｆｅｒ Ｐｒｏｃｅｓｓ Ｐａｃｋａｇｅ）のバンプ構造に関して、以下のような技術がある。このウェハレベルＣＳＰやＷＰＰは、ウェハレベルで後工程と呼ばれる加工処理を行うウェハレベルパッケージング技術であり、チップとほぼ同じ外形寸法のＬＳＩパッケージとして形成される。
従来、一般にＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と呼ばれ、面上に配列された複数の半田ボールを持つ構造、ファインピッチＢＧＡと呼ばれ、ＢＧＡのボールピッチをさらに狭ピッチにしてパッケージ外形がチップサイズに近くなった構造等が知られている。ウェハレベルＣＳＰは、基本的には、チップのダイシング前に配線やアレイ状のパッドをウェハプロセスで作りこむＣＳＰである。この技術で、ウェハプロセスとパッケージプロセスとが一体となり、パッケージコストが大幅に低減される（例えば、非特許文献１および２、特許文献１等を参照）。
ウェハレベルＣＳＰには、封止樹脂型と再配線型とがあり、封止樹脂型は、従来のパッケージと同様に表面を封止樹脂で覆った構造で、配線層上にメタルポストを立て、その周囲を封止樹脂で固める構造である。パッケージをプリント基板に搭載すると、プリント基板との熱膨張差で発生した応力がメタルポストに集中する。このメタルポストを長くすれば、応力が分散されることが知られている。
再配線型は、図１に示す如く、封止樹脂を使用せず、再配線を形成する。チップ１表面にＡｌ電極２、配線層３、絶縁層４を積層し、配線層３上にメタルポスト５を形成し、半田バンプ６を形成する。配線層３は、半田ボールをチップ１上に配置するための再配線として用いられる。
封止樹脂型は、信頼性が高いが、プロセスが複雑である。再配線型は、プロセスは単純であり、殆どの工程がウェハプロセスで行える利点がある。しかし、これまでに無い材料・構造やその組み合わせにより、発生する応力を緩和し、信頼性を高める必要がある。
特定の樹脂組成からなる光重合性積層体として、フルオレン骨格を有する樹脂成分を用いたものが知られている（特許文献２を参照）。ここでは、そこに示された光重合性のフィルム材料が解像度に優れることなどが記載されており、半導体装置への使用可能性を示唆するものの、半導体装置が搭載される配線基板を主とした用途として検討しており、特定構造の半導体装置への適用は示されていない。
特開平１０−７９３６２号公報 ＷＯ００／５８７８８号公報 「日経マイクロデバイス」１９９８年８月号、４４〜７１頁 「日経マイクロデバイス」１９９８年４月号、１６４〜１６７頁
図２は、チップサイズパッケージ８をプリント基板１１に実装した場合の断面図を示している。半田ボール６は、プリント基板１１の上に配線された銅電極１０に圧着されることにより、電気的接続が行われる。しかし、プリント基板１１とチップサイズパッケージ８との熱膨張差のため、半田ボール６とメタルポスト５の界面に大きなせん断応力が生じ半田ボール６が破断する。
本発明は、チップサイズパッケージにおける応力を緩和させ、プリント基板上に実装した際の信頼性を高めたウェハレベルパッケージ及びその製造方法を提供することを目的とする。
本発明において開示される発明の概要を以下に説明する。
第１の発明のウェハレベルパッケージは、電極部又は電極部に接続した配線層の一方又は双方を有する半導体基板のウェハレベルパッケージであって、前記半導体基板上にフルオレン骨格含有樹脂を主体とする絶縁層、前記電極部上に１段又は複数段のポストを有し、該ポスト上に導電性ボールからなるバンプを形成してなることを特徴としている。
掛かる手段によれば、ポストの材質と導電性ボールの材質とが、他の部分の構造や材質と釣合うように選定でき、せん断応力を緩和するのに相応しい構造と材料を選ぶことができる。フルオレン骨格含有樹脂を主体とする絶縁層としては、熱硬化性でも感光性でもどちらでもよい。パターニング方法は、感光性樹脂の場合、フォトリソグラフ法となる。熱硬化性樹脂の場合はレーザーによるパターニングがある。ポストの材質は、導電性であれば、金属・合金・導電性ポリマーのいずれでも良い。また、これらの組み合わせ構造でも良い。必要に応じて材質を選べばよい。ポストの段数も必要に応じた設計をすればよい。導電性ボールとしては、例えば、コア部分が金属又は耐熱性ポリマーで、周辺部分が半田成分のボールでもよい。コア金属には、銅がよく用いられる。半田ボールでも必要に応じた成分とすることができる。
第２の発明のウェハレベルパッケージは、上記第１の発明において、ポストの高さが５〜２００μｍであることを特徴としている。ポスト高さが、５μｍ未満では、応力緩和の効果が期待できないことがある。また、２００μｍ超では、ポストとそれを囲む樹脂との熱膨張差の影響が大きくなり、逆にポストに大きな応力が掛かることがある。他の部分との構造上の制約はあるが、メッキやスパッタのポスト作製所要時間も考慮する必要があり、３０〜１５０μｍがより好ましい。
第３の発明のウェハレベルパッケージは、上記第１の発明において、ポストの長径が５〜２００μｍであることを特徴としている。ポストの長径が５μｍ未満では、後のパッケージング時の位置合わせ精度を考えると、現状では導電性ボールとの接合が困難となる場合がある。また、２００μｍ超では、現在のチップサイズの小型化をできない恐れが高まる。ポストの長径とは、円形の場合には直径に相当し、楕円形、角形、八角形等であっては、その径や対角線の内、最長の長さのものである。応力集中の緩和の点からは、回転対象の形状を有しているものが好ましく、最も安定して応力緩和ができるのは円形の形状である。
第４の発明のウェハレベルパッケージは、上記第１の発明において、ポストの長径と高さのアスペクト比（高さ／長径）が０．０３〜１０であることを特徴としている。アスペクト比が、０．０３未満では、応力緩和の効果を示さない恐れがあり、１０超では、樹脂部分との熱膨張差の影響が出る場合があり、応力が発生してしまう恐れがある。材料にもよるが、好ましくは、０．２〜３である。
第５の発明のウェハレベルパッケージは、第１〜４の発明において、ポストが、金属又は合金の一方又は双方からなることを特徴としている。金属としては、周期律表での全ての金属であり、合金としてもこれから得られる全ての組み合わせの合金を使用できる。但し、ポスト作製条件や半田ボール接合時に変質して、使用に耐えないものは除かれる。複数段のポストを形成する場合には、単一の金属又は合金を積み重ねたり、異なる金属を積み重ねたり、異なる合金を積み重ねたり、更には金属と合金を積み重ねたり、複数の金属と複数の合金を積み重ねることができる。
第６の発明のウェハレベルパッケージは、上記第５の発明において、ポストが、Ｎｉ、Ｎｉ−Ｐ系合金、Ｎｉ−Ｂ系合金、Ｎｉ−Ｐ−Ｂ系合金、Ｆｅ−Ｎｉ系合金、Ｃｕ、Ｃｕ合金から選ばれる１種又は２種以上であることを特徴としている。ポストの成分として、上記の金属や合金を組み合わせることで、パッケージに相応しい電気伝導度や熱膨張率の材質を選定することができる。２種以上というのは、複数段のポストを意味している。例えば、Ｎｉ−Ｐ合金の次にＣｕをつけた場合等がこれに相当する。
第７の発明のウェハレベルパッケージは、上記第１の発明において、フルオレン骨格含有樹脂が、下記一般式（１）で表されるフルオレンエポキシ（メタ）アクリレートを多価カルボン酸又はその無水物と反応させて得られる樹脂であることを特徴としている。
Figure 2005209861
（但し、Ｒ１、Ｒ２は水素又はメチル基、Ｒ３〜Ｒ１０は水素、炭素数１〜５のアルキル基又はハロゲンであり、互いに同じであっても異なっていてもよい）
この種の化合物は、多種類あり、それぞれの化合物が組み合わせて用いられる。一般式（１）を元とする樹脂は、耐熱性が良く、ウェハレベルのパッケージングに適切である。
第８の発明のウェハレベルパッケージは、第１の発明において、導電性ボールが金属ボール又はコンポジットボールの一方又は両方であることを特徴とする。金属ボールとは、銅・ニッケル・鉄を代表とする周期律表の中で利用できる全ての金属及びそれらの合金、及び、これらの金属や合金をコアとして、周囲に半田成分を付けたものをいう。コンポジットボールとは、樹脂をコアとして、周囲に半田成分を付けたものをいう。
第９の発明のウェハレベルパッケージは、第８の発明において、金属ボールが半田ボールであることを特徴としている。半田ボールの成分としては、鉛系や非鉛系で各種公表されている全ての成分系を表している。
第１０の発明の半導体装置は、第１〜９の発明のいずれかに記載のウェハレベルパッケージから得られることを特徴としている。第１〜９の発明において説明をしたように、パターニングされたフルオレン骨格含有樹脂を主体とする絶縁層、電極部上に１段又は複数段からなるポストを有し、該ポスト上に導電性ボールからなるバンプを形成させたことを特徴とするウェハレベルパッケージを有する半導体装置である。本発明のウェハレベルパッケージを有することにより半導体装置を、従来よりもより小型化することができる。
第１１の発明の電子機器は、第１０の発明の半導体装置を有することを特徴としている。第１０の発明を利用することにより得られる電子機器であるため、電子機器自体の小型化に有利である。
第１２の発明のウェハレベルパッケージの製造方法は、電極部又は電極部に接続した配線層の一方又は双方を有する半導体基板のウェハレベルパッケージの製造方法であって、該半導体基板上に、加熱減圧下又はローラーの一方又は両方でフルオレン骨格含有樹脂を主体とするドライシート又はドライフィルムを圧着、又は、液状誘電性フィルムを塗布乾燥し、前記電極部上又は前記配線層の一方又は双方の所定の位置上に、フォトリソグラフ法により露光、現像して、前記ドライシート又はドライフィルムへ貫通孔を開けた後、該貫通孔部に一段又は複数段のポストを設け、該ポスト上に導電性ボールを接合してバンプを形成することを特徴としている。フルオレン骨格含有樹脂は、耐熱性の高い性質を持ち、ドライシート又はドライフィルムとすることができる。厚みとしては、３５、５０、７０μｍ等のものが容易に得られ、これ以外に５〜２００μｍの任意の厚みのものも自由に作製できる。この樹脂は、感光性樹脂であるため、パターニングはフォトリソグラフ法で行う。フルオレン骨格含有樹脂としては、前述の一般式（１）の構造を有するフルオレンエポキシ（メタ）アクリレートを多価カルボン酸又はその無水物と反応させて得られる樹脂がより好ましい。
第１３の発明のウェハレベルパッケージの製造方法は、第１２の発明において、ドライシート又はドライフィルムの圧着時の減圧が４００Ｐａ以下であることを特徴としている。これより雰囲気圧力が高いと、圧着時の密着性が悪くなる恐れがあり、パッケージ工程の途中で剥れたりして、後の工程で不具合を起こす場合がある。
第１４の発明のウェハレベルパッケージの製造方法は、第１２の発明において、ポストの形成方法が、無電解めっき法、電気めっき法、スパッタ法から選ばれる１種又は２種以上であることを特徴としている。金属や合金の種類によって形成方法の難易があり、それによりポスト形成方法を選ぶ必要がある。また、コストも考慮して選べばよい。
第１５の発明のウェハレベルパッケージの製造方法は、第１２の発明において、バンプ形成方法が、ウェハレベルでボールを一括または部分搭載することを特徴としている。より低コスト化を目指して技術は進歩しており、ウェハレベルでボールの一括搭載が低コストである。
第１６の発明のウェハレベルパッケージの製造方法は、第１２の発明において、バンプ形成方法が、ウェハレベルでボールを搭載した後リフローを行うことを特徴としている。この方法により、搭載したボールはポストと確実に接合し、信頼性の高いバンプを形成することができる。
第１７の発明のウェハレベルパッケージの製造方法は、第１２の発明において、バンプ形成方法が、ウェハレベルでボールを一括または部分搭載した後リフローを行うことを特徴としている。このプロセスが、最も低コストで確実に接合できるバンプ形成方法である。
本発明により、以下の効果がある。
（１）フルオレン骨格含有樹脂を使用して、ポストを立てることにより、ポストとチップ接合界面での応力が緩和され、熱応力に強くなる。
（２）無電解メッキ、電解メッキ、スパッタ法を適宜使用して、メタルポストを立てることができる。それにより、各種材質がメタルポストとして可能となる。メタルポストの種類としては、Ｎｉ、Ｎｉ−Ｐ系合金、Ｎｉ−Ｂ系合金、Ｎｉ−Ｐ−Ｂ系合金、Ｆｅ−Ｎｉ系合金、Ｃｕ、Ｃｕ合金が可能である。さらに、２種以上の材質でのメタルポストが可能である。
（３）フルオレン骨格含有感光性樹脂使用により、アンダーフィルとしての封止樹脂が不要となり、さらなる低コスト化ができる。また、このドライフィルムは、５〜２００μｍ厚の樹脂厚も形成可能である。
次に、図面を用いて本発明の実施形態を説明する。
本発明のウェハレベルパッケージを、チップレベルの図で説明する。
まず、図３に示すように、所定の位置に電極２や配線層が形成されたチップ１上に、主としてフルオレン骨格含有樹脂のドライシート又はドライフィルム４１を絶縁層として貼り付ける。加熱条件としては、６０〜１１０℃であり、特に好ましくは、８０〜９０℃である。この際、４００Ｐａ以下の減圧下とすることにより、チップが形成されたウェハとドライシート又はドライフィルムとの密着性が十分に確保される。また、フルオレン骨格含有樹脂として、前述の一般式（１）の構造を有するフルオレンエポキシ（メタ）アクリレートを多価カルボン酸又はその無水物と反応させて得られる樹脂を用いると、ウェハチップ表面の形状追従性に優れるため、ウェハと絶縁層との界面に空隙が形成されることなく、確実に密着させることができる。フルオレン骨格含有樹脂を主体とするドライフィルム（シート）は、前記一般式（１）で表されるフルオレンエポキシアクリレート（式中、Ｒ１〜Ｒ１０は全て水素原子）をテトラヒドロ無水フタル酸とベンゾフェノンテトラカルボン酸二無水物の混合物（０．５：０．５）と反応させて得られた樹脂５０〜７０質量部、好ましくは６０質量部、他の不飽和化合物であるトリメチロールプロパントリアクリレート１０〜２０質量部、好ましくは１５質量部、架橋弾性重合体である平均粒子径０．０７μｍの架橋ゴム５〜１０質量部、好ましくは７質量部、ビスフェノール型エポキシ樹脂５〜２０質量部、好ましくは１５質量部、及び光重合開始剤、増感剤その他の添加剤１〜５質量部、好ましくは３質量部を溶媒に分散してなる混合液を、ダイコーターによりポリエステルフィルム上に所望の厚みで塗布し、８０〜１２０℃の温度範囲に設定した連続４段乾燥炉中で乾燥して得られたものである。基板への貼り付け方法としては、ドライシートをローラーにウェハと共に片側から少しずつ挟んで気泡を含まないように、貼り付けることもできる。また、絶縁層の厚さとしては、５〜２００μｍとすることが好ましい。５μｍ未満では、ウェハ表面の形状によっては充分な絶縁が確保できない場合や後の工程で形成するポストの応力緩和効果を得られない場合があり、２００μｍ超では、ドライシート又はドライフィルムが高価になることとポストに応力集中し易くなる場合があるため、好ましくない。液状誘電性フィルムを使用する場合は、フォトレジストと同じ方法で、スピンコーターにより塗布し、８０〜１５０℃の間で乾燥する。液状誘電性フィルムの材料は、上記フルオレン骨格含有樹脂でも良いし、市販のものを使用することもできる。
次に、図４に示すように、チップ１上の所定の電極２上に、前記絶縁層中に電極２に達する貫通孔を形成する。このときの貫通孔の形状は、特に限定するものではないが、円形、楕円形、角形、八角形等、各種形状を取り得る。ポストに対する応力集中の緩和の観点から、回転対称な形状が好ましく、最も好ましいのは円形形状である。また、貫通孔の径は、長径が５〜２００μｍであることが好ましい。ここで、貫通孔の長径とは、円形の場合には直径に相当し、楕円形、角形、八角形等であっては、その径や対角線の内、最長の長さのものである。貫通孔の長径が５μｍ未満では、ポスト形成後のパッケージング時の位置合わせ精度を考えると、現状では導電性ボールとの接合が困難となる場合がある。また、２００μｍ超では、現在のチップサイズの小型化をできない恐れが高まる。また、貫通孔の長径と深さのアスペクト比（深さ／長径）、言い換えると、後の工程で形成されるポストの長径と高さのアスペクト比（高さ／長径）が０．０３〜１０であると、ポストへの応力集中の緩和効果が大きく、最適である。
さらに、図５及び図６に示すように、貫通孔が形成された電極２上に１段又は複数段のポスト１２，１３を形成する。形成されるポストは、金属又は合金の一方又は双方であることが望ましい。これは、チップ上の電極と導電性ボールとの間で電気的接続を確保する必要があることから、導電性の良い金属、合金であることが望ましい。特に、Ｎｉ、Ｎｉ−Ｐ系合金、Ｎｉ−Ｂ系合金、Ｎｉ−Ｐ−Ｂ系合金、Ｆｅ−Ｎｉ系合金、Ｃｕ、Ｃｕ合金から選ばれる１種又は２種以上であることが好ましい。そして、このポストの形成方法は、無電解めっき法、電気めっき法、スパッタ法から選ばれる１種又は２種以上であることが好ましい。金属や合金の種類によってポストの形成方法の難易があるが、これらの各手法は比較的容易に各種金属のポストを形成し得るので、コストも考慮して、ポスト形成方法を選べばよい。
最後に、各ポスト上に導電性ボール１４を搭載して、ポストと導電性ボールを接合すれば、本発明のパッケージが完成する。この導電性ボールは、導電性を有していれば良く、特に限定するものではないが、金属、合金、導電性ポリマーのいずれでも良い。特に、導電性ボールが金属（合金）ボールであれば、前記金属ポストとの接合が容易に行い得るので、好ましい。金属ボールには、銅、ニッケル、鉄を代表とする周期律表の中で利用できる全ての金属及びそれらの合金、及び、これらの金属や合金をコアとして、周囲に半田成分を付けたものを用いることができる。特に、金属ボールとして半田ボールを用いると、比較的低温で半田ボールが溶融し、確実なバンプ形成ができるので、最も好ましい。なお、半田成分としては、鉛系や非鉛系の各種組成を用いることができ、用途に合わせて適宜選択すればよい。コンポジットボールについては、コアになる樹脂が導電性でも絶縁性でも構わない。表面の半田成分で導通が取れる。半田成分としては、鉛系や非鉛系の各種組成を用いることができ、用途に合わせて適宜選択すればよい。
また、バンプ形成方法としては、ウェハレベルで導電性ボールを一括または部分搭載したり、ウェハレベルで導電性ボールを搭載した後リフローを行ったり、ウェハレベルで導電性ボールを一括または部分搭載した後リフローを行うこと等を挙げられる。特に、ウェハレベルで導電性ボールを一括または部分搭載した後リフローを行う方法は、最も低コストで確実に接合できるバンプ形成方法である。
このように作製したウェハレベルパッケージをダイシングして、各々の半導体パッケージに分離してから、各半導体パッケージをプリント基板等に搭載することにより、従来のパッケージより小型化した半導体装置が得られる。そして、この半導体装置を組み込むことで、電子機器の小型化が容易に実現する。
（実施例１）
図３〜７に示す工程に沿って、ウェハレベルパッケージを作製した。
まず、図３に示すように、フルオレン骨格含有樹脂を主体とする厚さ５μｍのドライフィルム又は厚さ３５μｍのドライシートを、それぞれ、Ａｌ電極を有するチップ（チップ当りの電極数２７６個）を形成した４インチ（１００ｍｍ）ウェハ（チップ数６１個）上に、４００±４０Ｐａの減圧雰囲気下、８０℃で貼り付けた。ここで、上記フルオレン骨格含有樹脂を主体とするドライフィルム（シート）は、前記一般式（１）で表されるフルオレンエポキシアクリレート（式中、Ｒ１〜Ｒ１０は全て水素原子）をテトラヒドロ無水フタル酸とベンゾフェノンテトラカルボン酸二無水物の混合物（０．５：０．５）で反応させて得られた樹脂６０質量部、他の不飽和化合物であるトリメチロールプロパントリアクリレート１５質量部、架橋弾性重合体である平均粒子径０．０７μｍの架橋ゴム７質量部、ビスフェノール型エポキシ樹脂１５質量部及び光重合開始剤、増感剤その他添加剤３質量部とを溶媒に分散してなる混合液をダイコーターによりポリエステルフィルム上に所望の厚みで塗布し、８０〜１２０℃の温度範囲で設定した連続４段乾燥炉中で乾燥して得られた物である。
次に、図４に示すように、フォトリソグラフ法により、ウェハの所定の位置に形成された各Ａｌ電極に対応する部分に、φ１３０μｍの円形に貫通孔をそれぞれ形成した。次いで、図５及び図６に示すように、Ａｌ電極上の貫通孔内にポストを形成した。いずれのウェハにおいても、Ａｌ電極上に、ニッケル−リン合金（Ｎｉ−１１％Ｐ）のポストを、５μｍ厚み（アスペクト比０．０４）で無電解めっき法で形成した。３５μｍ厚のシート状樹脂を被覆したウェハでは、Ｎｉ−１１％Ｐのポスト上に、３０μｍ（アスペクト比０．２３）の銅をさらに無電解めっきして、２段のポスト（アスペクト比０．２７）とした。そして、図７に示すように、形成した各ポスト上に直径１５０μｍの共晶Ｓｎ−Ｐｂ半田ボールを搭載した後、２３０℃でリフローし、バンプを形成して、ウェハレベルパッケージを作製した。テストチップの図面を図８に示す。チップは、１０ｍｍ×１０ｍｍ角である。
その後、作製したウェハレベルパッケージをダイシングして、チップサイズパッケージとしてから、バンプ位置に対応した電極を有するプリント基板に接合し、以下に述べる温度サイクルテストを行った。
温度サイクルテストの条件は、−５５℃（保定時間１５分）〜１２５℃（保定時間１５分）を１０００サイクル（降温速度及び昇温速度は、１０℃／分）繰り返した後、各バンプの導通を確認し、全てのバンプで導通が確保されていれば合格とした。
ウェハの任意の位置から採取した１０個ずつのサンプルで導通テストを行ったところ、合格数は、ポストの高さが５μｍで５個、同３５μｍで９個であった。導通不良は、それぞれ５個及び１個であった。ポスト高さの高い方が、信頼性の高い結果が得られた。また、同様にして、ポスト高さを５０μｍ（アスペクト比０．３８）、７０μｍ（アスペクト比０．５４）とした場合では、１０個全部が合格した。ポスト高さを２００μｍ（アスペクト比１．５４）とした場合は、９個が合格した。なお、合格品は、全て、チップ内に形成された回路が正常に動作していた。
（比較例）
ドライフィルム（シート）を得る際に、フルオレンエポキシアクリレートの代わりにフルオレン骨格を有さない一般的なビスフェノールＡ型のエポキシアクリレートを用いた以外は実施例１と同様に行いドライフィルム（シート）を準備した。このようにして得られたフルオレン骨格を持たない樹脂の厚さ５μｍのドライフィルム又は厚さ５０μｍのドライシートを用いて、実施例１と同様にして、ウェハレベルパッケージを作製した。実施例１と同様に、任意の位置のチップを１０個採取してプリント基板に接合してから、温度サイクルテストを行った。
ウェハの任意の位置から採取した１０個ずつのサンプルで導通テストを行ったところ、合格数は、ポストの高さが５μｍで２個、同５０μｍで５個であった。樹脂の耐熱性が低いため、信頼性の低い結果となった。
なお、比較例で用いた樹脂からは、５０μｍを超える膜厚のシートは形成不可能であった。更に、得られたフィルム（シート）は、解像度が低く、アスペクト比が高い部分では適切な解像をすることができず、銅ポストを作成することができなかった。その他、フィルム（シート）をウェハに減圧雰囲気下に貼り付ける際、気泡の巻き込み、エッジ部からのはみ出しが発生し、十分な絶縁層の形成ができなかった。
（実施例２）
実施例１における電極直上のポストの材質をニッケル−リン合金（Ｎｉ−７％Ｐ）とし、ポストの長径１８０μｍとした以外は、実施例１と同一の条件でウェハレベルパッケージを作製し、温度サイクルテストを行った。結果は、５μｍ高さ（アスペクト比０．０３）のポストで、１０個中５個の合格であり、３５μｍ高さ（アスペクト比０．１９）のポストで、１０個中９個の合格であった。ポストのリン含有比率が変わっても、信頼性に変化がないことが判った。また、ポスト高さが５０〜２００μｍ（アスペクト比０．２８〜１．１１）の範囲でも、実施例１と同様の結果が得られた。
（実施例３）
実施例１における電極直上のポストの材質をニッケル−リン合金（Ｎｉ−７％Ｐ）とし、長径１８０μｍとし、導電性ボールをコア−シェル型の二層構造とし、コア部分が８０μｍφの銅で、シェル部分がＳｎ−Ｐｂ系共晶半田成分の７５μｍ厚である、直径２３０μｍの金属ボールを使用した以外は、実施例１と同一の条件でウェハレベルパッケージを作製し、温度サイクルテストを行った。結果は、３５μｍ高さ（アスペクト比０．１９）のポストで、１０個中９個合格であった。ポストのリン含有比率及び金属ボールの材質が変わっても、信頼性に変化がないことが判った。また、ポスト高さが５０〜２００μｍでも、実施例１と同様の結果が得られた。
（実施例４）
実施例１における電極直上のポストの材質をＮｉ−１％Ｂ、Ｎｉ−２％Ｐ−０．１％Ｂ、Ｆｅ−３％Ｎｉ、Ｃｕ、または、Ｃｕ−３％Ｓｎの各合金とした以外は、実施例１と同一の条件でウェハレベルパッケージを作製し、温度サイクルテストを行った。結果は、５μｍ高さのポストで、１０個中５個の合格であり、３５μｍ高さのポストで、１０個中９個の合格であった。ポストのリン含有比率が変わっても、信頼性に変化がないことが判った。また、ポスト高さが５０〜２００μｍの範囲でも、実施例１と同様の結果が得られた。
（実施例５）
実施例１における製造方法でポスト成分を電気メッキ法で作製した。長径は１８０μｍφである。Ａｌ電極上に、ニッケルのポストを、５μｍ厚み（アスペクト比０．０３）で形成した。３５μｍ厚のシート状樹脂を被覆したウェハでは、Ｎｉのポスト上に、３０μｍ（アスペクト比０．１７）の銅をさらに電解めっきして、２段のポスト（アスペクト比０．１９）とした。実施例１と同様に、任意の位置のチップを１０個採取してプリント基板に接合してから、温度サイクルテストを行った。その結果、合格数が、ポスト５μｍで５個、３５μｍ高さで９個であった。導通不良は、それぞれ５個及び１個であった。ポスト高さの高い方が、信頼性の高い結果が得られた。ポスト高さが５０μｍ（アスペクト比０．２８）や７０μｍ（アスペクト比０．３８）では、１０個全部が合格した。ポスト高さが２００μｍ（アスペクト比１．１１）では、９個が合格した。
（実施例６）
実施例１における製造方法で、シートを加熱減圧圧着する代わりに、ウェハ上にシートを載せ、ローラーを用いて端から圧力６００Ｐａでシートを密着させた以外は、実施例１と同様の方法でウェハレベルパッケージを作製した。評価を行ったところ、同様の結果が得られた。
（実施例７）
実施例１における製造方法で、フルオレン骨格含有樹脂を主体とするドライフィルム（シート）を使用せずに、該シート作製の最後のところで、溶媒を完全に乾燥させず、所望の粘度で樹脂含有溶液を作り、スピンコーターで塗布乾燥して、フィルムを形成した。ポスト成分を電気メッキ法で作製した。この工程以外は、実施例１と同様にポスト形成し、温度サイクルテストを実施し、同様の結果を得た。
再配線型ウェハレベルＣＳＰ チップサイズパッケージとプリント基板の接合状態を示す断面図 本発明のウェハサイズパッケージの絶縁層付与状態を示す断面図 本発明における絶縁層に貫通孔を付与した状態を示す断面図 本発明における第１段のポスト付与状態を示す断面図 本発明における第２段のポスト付与状態を示す断面図 本発明におけるバンプ形成状態を示す図 テストチップの図面
符号の説明
１ チップ
２ 電極
３ 配線層
４ 絶縁層
５ ポスト
６ 金属ボール
７ パッシベーション膜
８ チップサイズパッケージ
１０ 電極
１１ プリント基板
１２ 第１のポスト
１３ 第２のポスト
１４ 導電性ボール
４１ フルオレン骨格含有樹脂膜（絶縁層）

Claims (17)

  1. 電極部又は電極部に接続した配線層の一方又は双方を有する半導体基板のウェハレベルパッケージであって、前記半導体基板上にフルオレン骨格含有樹脂を主体とする絶縁層、前記電極部上に１段又は複数段のポストを有し、該ポスト上に導電性ボールからなるバンプを形成してなることを特徴とするウェハレベルパッケージ。
  2. 前記ポストの高さが５〜２００μｍである請求項１記載のウェハレベルパッケージ。
  3. 前記ポストの長径が５〜２００μｍである請求項１記載のウェハレベルパッケージ。
  4. 前記ポストの長径と高さのアスペクト比（高さ／長径）が０．０３〜１０である請求項１記載のウェハレベルパッケージ。
  5. 前記ポストが、金属又は合金の一方又は双方からなる請求項１〜４の何れかに記載のウェハレベルパッケージ。
  6. 前記ポストが、Ｎｉ、Ｎｉ−Ｐ系合金、Ｎｉ−Ｂ系合金、Ｎｉ−Ｐ−Ｂ系合金、Ｆｅ−Ｎｉ系合金、Ｃｕ、Ｃｕ合金から選ばれる１種又は２種以上である請求項５記載のウェハレベルパッケージ。
  7. 前記フルオレン骨格含有樹脂が、一般式（１）で表されるフルオレンエポキシ（メタ）アクリレートを多価カルボン酸又はその無水物と反応させて得られる樹脂である請求項１記載のウェハレベルパッケージ。
    Figure 2005209861
     （但し、Ｒ１、Ｒ２は水素又はメチル基、Ｒ３〜Ｒ１０は水素、炭素数１〜５のアルキル基又はハロゲンであり、互いに同じであっても異なっていてもよい）
  8. 前記導電性ボールが金属ボール又はコンポジットボールの一方又は両方である請求項１記載のウェハレベルパッケージ。
  9. 前記金属ボールが半田ボールである請求項８記載のウェハレベルパッケージ。
  10. 請求項１〜９のいずれかに記載のウェハレベルパッケージから得られる半導体装置。
  11. 請求項１０記載の半導体装置を有する電子機器。
  12. 電極部又は電極部に接続した配線層の一方又は双方を有する半導体基板のウェハレベルパッケージの製造方法であって、該半導体基板上に、加熱減圧下又はローラーの一方又は両方でフルオレン骨格含有樹脂を主体とするドライシート又はドライフィルムを圧着、又は、液状誘電性フィルムを塗布乾燥し、前記電極部上又は前記配線層の一方又は双方の所定の位置上に、フォトリソグラフ法により露光、現像して、前記ドライシート又はドライフィルムへ貫通孔を開けた後、該貫通孔部に一段又は複数段のポストを設け、該ポスト上に導電性ボールを接合してバンプを形成することを特徴とするウェハレベルパッケージの製造方法。
  13. 前記減圧が４００Ｐａ以下である請求項１２記載のウェハレベルパッケージの製造方法。
  14. 前記ポストの形成方法が、無電解めっき法、電気めっき法、スパッタ法から選ばれる１種又は２種以上である請求項１２記載のウェハレベルパッケージの製造方法。
  15. 前記バンプ形成方法が、ウェハレベルでボールを一括または部分搭載することを特徴とする請求項１２記載のウェハレベルパッケージの製造方法。
  16. 前記バンプ形成方法が、ウェハレベルでボールを搭載した後リフローを行うことを特徴とする請求項１２記載のウェハレベルパッケージの製造方法。
  17. 前記バンプ形成方法が、ウェハレベルでボールを一括または部分搭載した後リフローを行うことを特徴とする請求項１２記載のウェハレベルパッケージの製造方法。
JP2004014356A 2004-01-22 2004-01-22 ウェハレベルパッケージ及びその製造方法 Withdrawn JP2005209861A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004014356A JP2005209861A (ja) 2004-01-22 2004-01-22 ウェハレベルパッケージ及びその製造方法
US11/038,299 US20050173809A1 (en) 2004-01-22 2005-01-19 Wafer-level package and method for production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004014356A JP2005209861A (ja) 2004-01-22 2004-01-22 ウェハレベルパッケージ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005209861A true JP2005209861A (ja) 2005-08-04

Family

ID=34823685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004014356A Withdrawn JP2005209861A (ja) 2004-01-22 2004-01-22 ウェハレベルパッケージ及びその製造方法

Country Status (2)

Country Link
US (1) US20050173809A1 (ja)
JP (1) JP2005209861A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243338A (ja) * 2012-04-23 2013-12-05 Denso Corp 半導体装置
JP2018019077A (ja) * 2016-07-28 2018-02-01 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
JP5129438B2 (ja) * 2004-09-28 2013-01-30 ローム株式会社 半導体装置
DE102006008050A1 (de) * 2006-02-21 2007-08-23 Imi Intelligent Medical Implants Ag Vorrichtung mit flexiblem Mehrschichtsystem zur Kontaktierung oder Elektrostimulation von lebenden Gewebezellen oder Nerven
US7892962B2 (en) * 2007-09-05 2011-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Nail-shaped pillar for wafer-level chip-scale packaging
JP2009105119A (ja) 2007-10-22 2009-05-14 Spansion Llc 半導体装置及びその製造方法
US20090233436A1 (en) * 2008-03-12 2009-09-17 Stats Chippac, Ltd. Semiconductor Device Having High-Density Interconnect Array with Core Pillars Formed With OSP Coating
US7977160B2 (en) * 2009-08-10 2011-07-12 GlobalFoundries, Inc. Semiconductor devices having stress relief layers and methods for fabricating the same
CN102484101A (zh) 2009-08-13 2012-05-30 SKLink株式会社 电路基板及其制造方法
US8264089B2 (en) * 2010-03-17 2012-09-11 Maxim Integrated Products, Inc. Enhanced WLP for superior temp cycling, drop test and high current applications
JP5355499B2 (ja) * 2010-06-03 2013-11-27 株式会社東芝 半導体装置
CN105097757B (zh) * 2014-04-21 2018-01-16 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及制作方法
JP2017108034A (ja) * 2015-12-11 2017-06-15 イビデン株式会社 配線板及びその製造方法
US10504827B2 (en) * 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US11538769B2 (en) 2018-12-14 2022-12-27 General Electric Company High voltage semiconductor devices having improved electric field suppression
US10892237B2 (en) 2018-12-14 2021-01-12 General Electric Company Methods of fabricating high voltage semiconductor devices having improved electric field suppression

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075378A (en) * 1985-12-23 1991-12-24 The Standard Oil Company Coating of an epoxy resin, fluorocarbon polymer fluorinated curing agent
TW341022B (en) * 1995-11-29 1998-09-21 Nippon Electric Co Interconnection structures and method of making same
DE69716218T2 (de) * 1996-11-20 2003-04-17 Jsr Corp Härtbare Harzzusammensetzung und gehärtete Produkte
JP3516592B2 (ja) * 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
JP2001223460A (ja) * 2000-02-08 2001-08-17 Fujitsu Ltd 実装回路基板及びその製造方法
JP3573048B2 (ja) * 2000-02-14 2004-10-06 松下電器産業株式会社 半導体装置の製造方法
JP3911690B2 (ja) * 2001-07-19 2007-05-09 山栄化学株式会社 熱硬化性樹脂組成物、並びに平滑板の製造方法及びその平滑板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243338A (ja) * 2012-04-23 2013-12-05 Denso Corp 半導体装置
JP2018019077A (ja) * 2016-07-28 2018-02-01 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
KR20180013018A (ko) * 2016-07-28 2018-02-07 삼성전기주식회사 인쇄회로기판
JP7099789B2 (ja) 2016-07-28 2022-07-12 サムソン エレクトロ－メカニックス カンパニーリミテッド． プリント回路基板
KR102559345B1 (ko) * 2016-07-28 2023-07-25 삼성전기주식회사 인쇄회로기판

Also Published As

Publication number Publication date
US20050173809A1 (en) 2005-08-11

Similar Documents

Publication Publication Date Title
US20050173809A1 (en) Wafer-level package and method for production thereof
US9812429B2 (en) Interconnect structures for assembly of multi-layer semiconductor devices
US9013037B2 (en) Semiconductor package with improved pillar bump process and structure
USRE42158E1 (en) Semiconductor device and manufacturing method thereof
JP4131595B2 (ja) 半導体装置の製造方法
JP3177195B2 (ja) 低α放出量相互接続装置の直接チップ接続
US8587112B2 (en) Underbump metallurgy employing an electrolytic Cu / electorlytic Ni / electrolytic Cu stack
KR100315158B1 (ko) 비솔더 플립 칩 본딩용 고신뢰성 비전도성 접착제 및 이를이용한 플립 칩 본딩 방법
JP4282417B2 (ja) 接続構造体
KR20010070217A (ko) 반도체 장치 및 그 제조 방법
TW201128753A (en) Semiconductor devices, packaging assemblies, and method for manufacturing semiconductor devices
JP2009246367A (ja) ウェーハ・スケール・パッケージを形成するシステム及び方法
TW200806133A (en) Printed wiring board with a pin for mounting a component and an electronic device using the same
JP2013521669A (ja) 支えられたアンダーフィルを有する回路板
US8970036B2 (en) Stress relieving second level interconnect structures and methods of making the same
JP4718305B2 (ja) 配線基板の製造方法および半導体装置の製造方法
JP2008135762A (ja) 半導体装置とその製造方法及び電子装置
JP2013110375A (ja) 半導体パッケージ及びこれを含む半導体パッケージモジュール
CN113113402A (zh) 3dic封装结构及制备方法
WO2000057469A1 (fr) Structure et procédé de montage de semi-conducteur
JP2012129363A (ja) 電子部品内蔵基板及びその製造方法
JP2006032724A (ja) ウェハレベルパッケージ及びその製造方法
JP2004319656A (ja) ウエハーレベルｃｓｐの製造方法
JP2010040954A (ja) 電子部品の製造方法
JP2006140432A (ja) ウェハレベルパッケージの製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20061019

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070403