JP2010040954A - 電子部品の製造方法 - Google Patents

電子部品の製造方法 Download PDF

Info

Publication number
JP2010040954A
JP2010040954A JP2008205015A JP2008205015A JP2010040954A JP 2010040954 A JP2010040954 A JP 2010040954A JP 2008205015 A JP2008205015 A JP 2008205015A JP 2008205015 A JP2008205015 A JP 2008205015A JP 2010040954 A JP2010040954 A JP 2010040954A
Authority
JP
Japan
Prior art keywords
insulating adhesive
interposer
semiconductor chip
electronic component
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008205015A
Other languages
English (en)
Inventor
Toshiaki Asada
敏明 浅田
Toshiaki Amano
俊昭 天野
Kazuto Hikasa
和人 日笠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2008205015A priority Critical patent/JP2010040954A/ja
Publication of JP2010040954A publication Critical patent/JP2010040954A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15182Fan-in arrangement of the internal vias
    • H01L2924/15184Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】加熱による絶縁性接着剤の軟化を抑えた電子部品の製造方法を提供する。
【解決手段】電極部112と前記電極部に固設されたスタッドバンプ114とを備えた半導体チップ110をインターポーザ120上に接合して形成される電子部品の製造方法であって、インターポーザ120上に絶縁性接着剤130aを配置する工程と、半導体チップ110のスタッドバンプ114を有する面を前記絶縁性接着剤130a上に接着する工程と、絶縁性接着剤130aを加熱させ予備硬化反応を行う工程と、半導体チップ110と前記インターポーザ120とを加熱しながら厚さ方向に押圧することでフリップチップ接合させる工程と、を有する電子部品の製造方法。
【選択図】図1

Description

本発明は、半導体チップを搭載する電子部品の製造方法に関する。
近年、集積回路等の半導体素子の実装技術として、ダイシング前のウエハ状態のままで
パッケージングまで行うWL−CSP(Wafer Level Chip Size
Package)の実用化が進んでいる。WL−CSPは、ベアチップとほぼ同サイズで
配線長が短いことから、小型・薄型・高速という特徴を有しており、例えば携帯電話向け
のCSPとして採用されている。
WL−CSPとしては、バンプ付きテープ基板をインターポーザ(電子部品基板)として用い、半導体ウエハ側に形成されたバンプと、テープ基板に形成されたバンプとを接続するフリップチップ接続方式のCSPがある(例えば、下記特許文献1)。図4は、現在発表されているWL−CSP900の構造を示す断面図である。
図4に示すWL−CSP900は、半導体チップ910とインターポーザ920とを絶
縁性樹脂で形成された絶縁層930で接合した構造を有している。半導体チップ910の
絶縁層930に接合される面には、例えばAlからなる外部接続用の電極パッド911と
、電極パッド911以外を被覆する保護層912とが備えられている。電極パッド911
には、例えばAuからなるスタッドバンプ913が設けられている。
インターポーザ920は、絶縁性の基材921上に導体パターン922が形成されたテ
ープ基板から形成されており、導体パターン922の絶縁層930に接合される面にはS
nAgバンプ923が設けられている。また、導体パターン922の反対の面には、基材
921を貫通する突起状電極部924が設けられている。突起状電極部924は、内部に
絶縁層930を形成している樹脂と同じ樹脂が充填されている。
上記のような構造のWL−CSP900は、以下のように作製される。まず、半導体チ
ップ910が形成された半導体ウェハとインターポーザ920が形成されたテープ基板と
を所定の絶縁性接着剤で張り合わせ、スタッドバンプ913が未硬化の絶縁性接着剤を貫
通してSnAgバンプ923に接触するまで押し付ける。そして、スタッドバンプ913
とSnAgバンプ923とをフリップチップ接合する。このとき、未硬化の絶縁性接着剤
が硬化して絶縁層930が形成される。その後、テープ基板と張り合わせられた半導体ウ
ェハを、チップ単位に切断(ダイシング)することで、WL−CSP900が作製される
。WL−CSP900は、突起状電極部924に配置された半田ボール940を介して、
実装基板であるマザーボードに接続されて実装される。
また、WL−CSP900を製造する別の方法として、半導体チップ910が形成され
た半導体ウェハを切断して個片化された半導体チップ910を先に作製し、これをインタ
ーポーザ920が形成されたテープ基板上に搭載して作製する方法がある(以下では、個
片搭載による製造方法という)。この製造方法では、未硬化の絶縁性接着剤の上に個片化
された半導体チップ910を搭載し、スタッドバンプ913が絶縁性接着剤を貫通してS
nAgバンプ923に接触するまで押し付ける。その後、スタッドバンプ913とSnA
gバンプ923とをフリップチップ接合する。そして、個片化された半導体チップ910
が搭載されたテープ基板をチップ単位に切断することで、WL−CSP900を作製する
ことができる。
特許第3445441号公報
しかしながら、製造方法では以下のような課題があった。スタッドバンプ913とSnAgバンプ923とのフリップチップ接合では、フリップチップボンダー(FCB)や加熱プレス装置等を用いており、未硬化の絶縁性接着剤の上に搭載された半導体チップ910は、スタッドバンプ913が絶縁性接着剤を貫通してSnAgバンプ923に接触するまでFCBのヒートツールやプレス盤で押し付けられている。このとき、スタッドバンプ913とSnAgバンプ923が金属間化合物(Au/SnやCu/Sn等)を形成する程度の温度(200℃以上)まで加熱し、加圧されることにより絶縁性接着剤が未硬化の状態なため流れ出してしまう。これにより、絶縁性接着剤の厚さが絶縁性を確保できる程度に得られなかったり、基材921と半導体チップ910間で位置ズレが生じたりすることがある。
また、絶縁性接着剤には少量の溶剤が含まれており、絶縁性接着剤を急激に硬化させると、溶剤の沸点を越え溶剤が気化することによってボイドが形成され、形成されたボイドの影響により半導体チップとインターポーザの接合面が剥がれやすくなるという問題を見つけ出した。
本発明は、このような従来の問題点に鑑みて為されたもので、その目的は、加圧されることによる未硬化の状態の絶縁性接着剤の流出を抑え、絶縁性接着剤内の溶剤が気化することによるボイドの発生を低減させ、且つ絶縁性を確保した電子部品の製造方法を提供することにある。
上記課題を解決するため、本発明の第1の態様に係る電子部品の製造方法は、電極部と前記電極部に固設されたスタッドバンプとを備えた半導体チップを、インターポーザ上に接合して形成される電子部品の製造方法であって、前記インターポーザ上に絶縁性接着剤を配置する工程と、前記半導体チップのバンプを有する面を前記絶縁性接着剤上に接着する工程と、 前記絶縁性接着剤を加熱させ予備硬化反応を行う工程と、 前記半導体チップと前記インターポーザとを加熱しながら厚さ方向に押圧することでフリップチップ接合させる工程とを有することを特徴とする。
本発明の第2の態様に係る電子部品の製造方法は、電極部と前記電極部に固設されたスタッドバンプとを備えた半導体チップを、インターポーザ上に接合して形成される電子部品の製造方法であって、前記インターポーザ上に絶縁性接着剤を配置する工程と、 前記絶縁性接着剤を加熱させ予備硬化反応を行う工程と、予備硬化させた前記絶縁性接着剤の上に第二の絶縁性接着剤を配置し多層絶縁性接着剤を形成する工程と、前記半導体チップのバンプを有する面を前記多層絶縁性接着剤上に接着する工程と、前記半導体チップと前記インターポーザとを加熱しながら厚さ方向に押圧することでフリップチップ接合させる工程とを有することを特徴とする。
本発明の第3の態様に係る電子部品の製造方法は、電極部と前記電極部に固設されたスタッドバンプとを備えた半導体チップを、インターポーザ上に接合して形成される電子部品の製造方法であって、前記半導体チップと前記インターポーザを接着する絶縁性接着剤を加熱させ予備硬化反応を行う工程と、予備硬化させた前記絶縁性接着剤の上に第二の絶縁性接着剤を配置し多層絶縁性接着剤を形成する工程と、前記インターポーザ上に前記多層絶縁性接着剤を配置する工程と、前記半導体チップの前記スタッドバンプを有する面を前記多層絶縁性接着剤上に配置する工程と、前記半導体チップと前記インターポーザとを加熱しながら厚さ方向に押圧することでフリップチップ接合させる工程と、を有する ことを特徴とする。
本発明の電子部品の製造方法の他の態様は、前記絶縁性接着剤と前記第二の絶縁性接着剤は同一種類の接着剤であることを特徴とする。
本発明の電子部品の製造方法の他の態様は、前記予備硬化反応は、前記絶縁性接着剤のヤング率が10Pa以上となるまで反応を行うことを特徴とする。
本発明の電子部品の製造方法の他の態様は、絶縁性接着剤にエポキシ樹脂を用いたとき、予備硬化反応を行う工程の加熱温度を50℃以上、および絶縁性接着剤を本硬化させる温度以下とすることを特徴とする。
本発明によれば、絶縁性接着剤の軟化を抑制し、絶縁性接着剤内の溶剤が気化することによるボイドの発生を低減または防止することができ、且つ絶縁性を確保できる電子部品の製造方法を提供することができる。
本発明の第1の実施形態に係る電子部品の製造方法を図1を用いて以下に説明する。図1は、本実施形態の電子部品の製造工程を、断面図を用いて説明する図である。ここでは、半導体チップとして、スタッドバンプが半導体チップの一方の端部側に設けられた上記実施形態の電子部品100を例に説明する。なお、同一機能を有する各構成部については、図示及び説明簡略化のため、同一符号を付して示す。
図3は、電子部品の製造工程の温度プロファイルを示したものである。
図1(a)に示すように、半導体チップ110は、半導体素子111と、半導体素子111に固設されている例えばAlからなる電極パッド(電極部)112と、電極パッド112に固設されている例えばAuやCuからなるスタッドバンプ114で構成されている。このとき、電極パッド112の少なくとも一部を露出するように半導体素子111の一方の面を被覆する保護層113を有していてもよい。インターポーザ120は、図1(b)のように、絶縁性の基材121上に導体パターン122が形成されたテープ状の基板から形成されており、導体パターン122の絶縁性接着剤130aに接合される面には例えばSnAg等のSn系合金からなる半田バンプ123が設けられている。また、導体パターン122の反対の面には、基材121を貫通する突起状電極部124が設けられている。
本実施形態の電子部品の製造方法では、まず、第1の工程として、図1(b)のように、インターポーザ120の導体パターン122側に絶縁性接着剤130aを配置する。絶縁性接着剤130aは、導体パターン122の上面、導体パターン122の銅等が除去されて基材121が露出した部分、および突起状電極部124の内部、のすべてに配置される。また、絶縁性接着剤130aの表面は、導体パターン122と略平行となるようにする。
絶縁性接着剤130aに使用する合成樹脂としては、例えば、アクリル系樹脂、ウレタン系樹脂、ウレタン変性ポリエステル樹脂、ポリエステル樹脂、エポキシ樹脂、エチレン− 酢酸ビニル共重合体(EVA)、天然ゴム、SBR、NBR、シリコーンゴム等の合成ゴムなどがあげられ、特に好ましいものとしては、ポリウレタン系樹脂(例えば、東洋紡社製:バイロンUR(商品名)、日本ポリウレタン社製:ニッポラン(商品名))があげられる。これらの合成樹脂は、2種以上混合して用いてもよい。
図1(c)に示す第2の工程では、スタッドバンプ114と半田バンプ123とを位置合わせした後に、半導体チップ110のスタッドバンプ114が固設されている側の面(図1(a)においては保護層113が形成された面)を絶縁性接着剤130a上に配置する。
図1(d)に示す第3の工程では、絶縁性接着剤130aに対し加熱処理等を行って予備硬化反応をさせる。絶縁性接着剤を本硬化時の加熱温度以下で予備加熱を行うことによって、絶縁性接着剤のヤング率が上がり、絶縁性接着剤内に含まれる溶剤の一部が抜け出し、また、絶縁性接着剤がある程度硬くなることで絶縁性接着剤内の溶剤が気化することにより発生するボイドを抑えることが可能である。これにより、半導体チップとインターポーザの接合面が剥がれやすくなるという問題を解決することができる。
また、この予備硬化により絶縁性接着剤のヤング率を上げておくことで、フリップチップ接合時において加圧されることにより、絶縁性接着剤が未硬化の状態なため流れ出してしまい、絶縁性を保てる絶縁性接着剤の厚さを確保できない問題や、インターポーザと半導体チップの位置ズレが生じる問題を解決することが可能となる。
ここでの絶縁性接着剤のヤング率は、好ましくは10Pa以上である。さらには、絶縁性接着剤にエポキシ樹脂を用いたときの加熱温度は、好ましくは50℃以上である。
このように絶縁性接着剤130aは、予備硬化を行い、ある程度硬くなった絶縁性接着剤130bを形成する。
また、本実施例では、インターポーザ120の導体パターン122側に絶縁性接着剤130aを配置して絶縁性接着剤130aを予備硬化させたが、あらかじめ予備硬化させた絶縁性接着剤130bをインターポーザ120の導体パターン122側に配置することも可能である。
図1(e)に示す第4の工程では、貼り合わせた半導体チップ110とインターポーザ120の両者をスタッドバンプ114と半田バンプ123が金属間化合物を形成する程度の温度(200℃以上)で加熱しながら厚さ方向に押圧することで電気的な接続を行なう。その後、絶縁性接着剤130bを本硬化させるための加熱温度に変更し、絶縁性接着剤130bを本硬化させ絶縁層130を形成することによって、半導体チップ110をインターポーザ120にフリップチップ接合させる。
絶縁性接着剤130aを予備硬化させる工程から予備硬化させた絶縁性接着剤130bを本硬化させるフリップチップ接合工程に移る際に、加熱温度を一度常温に戻すことによって、予備硬化した絶縁性接着剤130bをより安定した状態にすることが可能となる。
ここでいう常温とは、一般的な室温である30℃以下である。したがって、予備硬化後、室内に放置しておくことも可能である。
上記説明の通り、本発明の製造方法によれば、絶縁層130を形成する絶縁性接着剤130aのヤング率が10Pa以上となるように予備硬化反応を行いある程度硬化させた絶縁性接着剤130bとすることで、絶縁性接着剤内の溶剤が気化することにより発生するボイドを抑えることが可能となり、スタッドバンプ114と半田バンプ123間の金属間化合物を形成する工程(図1(e))において、例えば200℃以上の温度で急激に加熱を行った際に、絶縁性接着剤130bが半硬化の状態になっているため流れ出すことはなく、200℃以上の温度で加熱を行ったとしても、予備硬化させた絶縁性接着剤130bとして絶縁性を確保できる厚さを確保した電子部品100を製造することが可能となる。
次に、図1(c)〜図1(e)の各工程における温度条件(温度プロファイル)を、横軸を時間、縦軸を温度として図3を用いて説明する。まず、図1(c)の半導体チップ110とインターポーザ120とを絶縁性接着剤130aを介して、常温で貼り合わせる。次に絶縁性接着剤の本硬化時の加熱温度以下で予備加熱を行い、絶縁性接着剤のヤング率を上げる。本実施例では、一例として加熱温度を100℃に設定し30分程度予備硬化を行っている。なお、ここで加熱温度を100℃より下げて予備硬化をさせる場合、予備硬化の時間を数時間程度と長くする必要がある。
絶縁性接着剤130aを予備硬化した絶縁性接着剤130bをより安定した状態にするため、一度常温に戻す。ただし、絶縁性接着剤によっては、常温に戻さずそのまま金属間接合の工程に進むことも可能である。
次に、金属間接合を行うため、一時的(数十秒程度)に加熱温度を230℃に設定し、圧力をかけて電気的な接続を行う。その後、加熱温度を180℃に設定し、60分程度の時間をかけて絶縁性接着剤130bを本硬化させ絶縁層130を形成させる。
また、各工程における加熱温度や加熱時間は、使用する絶縁性接着剤によって、変わってくることになる。
第2の実施形態に掛かる電子部品の製造方法を図2を用いて以下に説明する。第2の実施形態は第1の実施形態における図1(d)に示したように絶縁性接着剤130aを予備硬化させて絶縁性接着剤130bとした後、絶縁性接着剤130bの上に新たな絶縁性接着剤130aを配置し、半導体チップとインターポーザとをフリップチップ接合させるものである。
図2(i)では、図1(b)と同様に、インターポーザ120の導体パターン122側に絶縁性接着剤130aを配置してこれに接着させる。絶縁性接着剤130aは、導体パターン122の上面、導体パターン122の銅等が除去されて基材121が露出した部分、および突起状電極部124の内部、のすべてに配置される。また、絶縁性接着剤130aの表面は、導体パターン122と略平行となるようにする。
次に、図2(ii)では、絶縁性接着剤130aに対し加熱処理等を行って予備硬化反応をさせる。絶縁性接着剤130aを本硬化時の加熱温度以下で予備加熱を行うことによって、絶縁性接着剤130aのヤング率が上がり、絶縁性接着剤内に含まれる溶剤の一部が抜け出し、また、絶縁性接着剤がある程度硬くなることで絶縁性接着剤内の溶剤が気化することにより発生するボイドを抑えることが可能である。
更に、図2(iii)に示すように、図2(ii)で予備硬化させた絶縁性接着剤130bの上面に未硬化の絶縁性接着剤130aを新たに配置し、多層絶縁性接着剤を形成する。
このとき、新たに配置する絶縁性接着剤130aの厚さは、すでに予備硬化させた絶縁性接着剤130bの厚さに比べて、十分薄くするのが好ましい。
この後、図2(iiii)に示すように、図1(e)で示した工程と同様に、貼り合わせた半導体チップ110とインターポーザ120の両者を加熱しながら厚さ方向に押圧することで半導体チップ110をインターポーザ120にフリップチップ接合させる。
このように、絶縁性接着剤130aを予備硬化させた後、絶縁性接着剤130bの上に新たな絶縁性接着剤130aを配置し、多層絶縁性接着剤を形成した後、半導体チップとインターポーザとをフリップチップ接合させる。このフリップチップ接合する際の加熱加圧時(特に金属間結合時)に、新たに配置する絶縁性接着剤130aが未硬化状態にあるため流れ出し、半導体チップ110およびインターポーザ120の側面に回り込み、さらに加熱することによって予備硬化された絶縁性接着剤130bと新たに配置した絶縁性接着剤130aが本硬化する。
このように予備硬化させた絶縁性接着剤130bで絶縁性を確保し、また半導体チップ110とインターポーザ120の位置ズレも抑制する。さらに新たに配置する絶縁性接着剤130aが、半導体チップ110およびインターポーザ120の側面に回り込むことによって、接合面がさらに剥がれ難くなり、電子部品の信頼性が向上する。
また、新たに配置する絶縁性接着剤130aの厚さを十分薄くすることによって、絶縁性接着剤内の溶剤が気化することによるボイドの発生を少なくでき、ボイドの影響を極力抑えることができる。この新たに配置する絶縁性接着剤130aの厚さは10μm程度であることが望ましい。
本実施例では、インターポーザ120の導体パターン122側に絶縁性接着剤130aを配置し、絶縁性接着剤130aを加熱処理等して予備硬化反応をさせ絶縁性接着剤130bを形成し、この後に、絶縁性接着剤130bの上に新たな絶縁性接着剤を配置し多層絶縁性接着剤を形成したが、あらかじめ調製した多層絶縁性接着剤をインターポーザ120の導体パターン122側に配置し、半導体チップとインターポーザとをフリップチップ接合させることも可能である。
また、本発明は、半導体ウェハをダイシングして個片化された半導体チップをインター
ポーザに搭載する個片搭載、個片実装や、ある程度ブロック化させた半導体チップをインタポーザに搭載する場合にも適用することができる。
上記の本実施形態の製造方法を用いて作製された電子部品100は、絶縁性接着剤内の溶剤が気化することによるボイドの発生を低減させることにより、半導体チップとインターポーザの接合面が剥がれやすくなるという問題を解決することができる。更に絶縁性を確保できる程度の絶縁層130を形成することができ、また半導体チップ110とインターポーザ120の位置ズレも抑制することができる。
以下に、本発明を実施例に基づきさらに詳細に説明するが、本発明はそれらに限定され
るものではない。
後述するように、半導体チップとインターポーザを接着し、予備硬化反応を行った後、フリップチップ接合をさせた。
(半導体チップ)
用いた半導体チップは、10mm×10mmの面積を有し、厚さ0.2mmの半導体素子の一方の表面を被覆する保護層を有し、Alからなる電極パッドに、Auからなるスタッドバンプが設けられている。
(絶縁性接着剤)
用いた絶縁性接着剤は、エポキシを主成分とした熱硬化性の接着剤シート(厚さ40μm)を用いた。
(インターポーザ)
インターポーザは、感光性カバーレイ(例えば、日立化成工業:FR−5550(商品名))を露光、現像、UVキュア、加熱キュアさせた絶縁性の基材上に、Cuめっきにより形成された導体パターンを有するテープ基板から形成されており、導体パターンの所定箇所にはSnAgからなる半田バンプが設けられている。また、導体パターンの反対の面には、突起状電極部が設けられている。
(絶縁性接着剤の配置)
調製したインターポーザ上面を覆うように、室温で熱硬化性の接着剤シートを配置した。
(半導体チップの接着)
スタッドバンプと半田バンプが接続されるように半導体チップを位置決めし、室温で絶縁性接着剤上に半導体チップを接着させた。このとき、スタッドバンプの一部が半田バンプと接触するようにした。
(予備硬化反応)
半導体チップのスタッドバンプとインターポーザの半田バンプの位置合わせを行い、半導体チップの保護層が形成された面を絶縁性接着剤上に配置する。その後、雰囲気温度を常温から60℃に加熱温度を変化させ、絶縁性接着剤を表1に記載するヤング率になるように硬化反応させ、絶縁層を形成した。
(フリップチップ接合)
貼り合わせた半導体チップとインターポーザの両者を、240℃で15秒間加熱しながら厚さ方向に押圧し、その後、180℃で60分程度加熱し絶縁性接着剤を本硬化させ半導体チップをインターポーザにフリップチップ接合させた。
このようにして得られた電子部品について下記の各種特性評価を行った。
(評価方法)
(1)ヤング率
ヤング率の測定方法として、共振法を用いて測定を行った。
(2)ボイド発生数
10mm×10mm中の絶縁層における0.1mmφ以上の空隙(ボイド)の発生数を確認した。
Figure 2010040954
表1からわかるように、条件1のように接着剤シートのヤング率が10Paより小さい場合、絶縁層におけるボイドが多く発生していることが分かる。これは、絶縁性接着剤内の溶剤が残存している状態でフリップチップ接合を行うと、加熱加圧工程において絶縁性接着剤に残っている溶剤が気化しボイドが形成されてしまうためだと考えられる。
更に、ヤング率が10Paより小さい場合には、フリップチップ接合を行う加熱加圧工程で、絶縁性接着剤が流れ出してしまい、絶縁距離として、一般的に必要な距離の10μmの絶縁層の厚さが確保できていないことがわかる。
また、エポキシ樹脂を主成分とする絶縁性接着剤を用いたとき、加熱温度が50℃未満の場合には、絶縁性接着剤のヤング率が10Paより小さい値となってしまい、ボイドの発生数の抑制、および、絶縁層の厚さを確保できないことが確認できる。
なお、本実施の形態における記述は、本発明に係る電子部品およびその製造方法の一例を示すものであり、これに限定されるものではない。本実施の形態における半導体パッケージおよびその製造方法の細部構成及び詳細な動作等に関しては、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
本発明の第1の実施形態に係る電子部品の製造工程を、断面図を用いて説明する図である。 本発明の第2の実施形態に係る電子部品の製造工程を、断面図を用いて説明する図である。 本発明の実施形態に係る電子部品の製造工程の温度プロファイルを示す図である。 従来の電子部品を示す断面図である。
符号の説明
100:電子部品
110:半導体チップ
111:半導体素子
112:電極パッド
113:保護層
114:スタッドバンプ
120:インターポーザ
121:基材
122:導体パターン
123:半田バンプ
124:突起状電極部
130:絶縁層

Claims (6)

  1. 電極部と、前記電極部に固設されたスタッドバンプと、を備えた半導体チップを、インターポーザ上に接合して形成される電子部品の製造方法であって、
    前記インターポーザ上に絶縁性接着剤を配置する工程と、
    前記半導体チップの前記スタッドバンプを有する面を前記絶縁性接着剤上に配置する工程と、
    前記絶縁性接着剤を加熱させ予備硬化反応を行う工程と、
    前記半導体チップと前記インターポーザとを加熱しながら厚さ方向に押圧することでフリップチップ接合させる工程と、を有する
    ことを特徴とする電子部品の製造方法。
  2. 電極部と、前記電極部に固設されたスタッドバンプと、を備えた半導体チップを、インターポーザ上に接合して形成される電子部品の製造方法であって、
    前記インターポーザ上に絶縁性接着剤を配置する工程と、
    前記絶縁性接着剤を加熱させ予備硬化反応を行う工程と、
    予備硬化させた前記絶縁性接着剤の上に第二の絶縁性接着剤を配置し、多層絶縁性接着剤を形成する工程と、
    前記半導体チップの前記スタッドバンプを有する面を前記多層絶縁性接着剤上に配置する工程と、
    前記半導体チップと前記インターポーザとを加熱しながら厚さ方向に押圧することでフリップチップ接合させる工程と、を有する
    ことを特徴とする電子部品の製造方法。
  3. 電極部と、前記電極部に固設されたスタッドバンプと、を備えた半導体チップを、インターポーザ上に接合して形成される電子部品の製造方法であって、
    前記半導体チップと前記インターポーザを接着する絶縁性接着剤を加熱させ予備硬化反応を行う工程と、
    予備硬化させた前記絶縁性接着剤の上に第二の絶縁性接着剤を配置し、多層絶縁性接着剤を形成する工程と、
    前記インターポーザ上に前記多層絶縁性接着剤を配置する工程と、
    前記半導体チップの前記スタッドバンプを有する面を前記多層絶縁性接着剤上に配置する工程と、
    前記半導体チップと前記インターポーザとを加熱しながら厚さ方向に押圧することでフリップチップ接合させる工程と、を有する
    ことを特徴とする電子部品の製造方法。
  4. 前記絶縁性接着剤と前記第二の絶縁性接着剤は同一種類の接着剤であることを特徴とする請求項2および3に記載の電子部品の製造方法。
  5. 前記予備硬化反応は、前記絶縁性接着剤のヤング率が10Pa以上となるまで反応を行うことを特徴とする請求項1〜4に記載の電子部品の製造方法。
  6. 前記絶縁性接着剤にエポキシ樹脂を用い、前記予備硬化反応を行う工程の加熱温度を50℃以上、および前記絶縁性接着剤を本硬化させる温度以下とすることを特徴とする請求項1〜5に記載の電子部品の製造方法。
JP2008205015A 2008-08-08 2008-08-08 電子部品の製造方法 Pending JP2010040954A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008205015A JP2010040954A (ja) 2008-08-08 2008-08-08 電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008205015A JP2010040954A (ja) 2008-08-08 2008-08-08 電子部品の製造方法

Publications (1)

Publication Number Publication Date
JP2010040954A true JP2010040954A (ja) 2010-02-18

Family

ID=42013147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008205015A Pending JP2010040954A (ja) 2008-08-08 2008-08-08 電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP2010040954A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009676A (ja) * 2010-06-25 2012-01-12 Japan Radio Co Ltd チップ実装方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246415A (ja) * 2001-02-13 2002-08-30 Sony Corp 半導体装置及びその実装方法、並びに半導体部品実装体

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246415A (ja) * 2001-02-13 2002-08-30 Sony Corp 半導体装置及びその実装方法、並びに半導体部品実装体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009676A (ja) * 2010-06-25 2012-01-12 Japan Radio Co Ltd チップ実装方法

Similar Documents

Publication Publication Date Title
JP4541753B2 (ja) 電子部品実装構造の製造方法
KR100987688B1 (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
EP1615264B1 (en) Method of manufacturing an electronic parts packaging structure
KR20160030861A (ko) 반도체 장치의 제조 방법
KR20000057332A (ko) 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이
JP3450236B2 (ja) 半導体装置及びその製造方法
JP2005108962A (ja) 電子部品内蔵基板及びその製造方法
JP2010219477A (ja) 電子部品内蔵配線基板の製造方法
JP2008235527A (ja) 部品内蔵基板の製造方法
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
US8766101B2 (en) Wiring substrate, method for manufacturing wiring substrate, and semiconductor package including wiring substrate
TW202123391A (zh) 製造電子零件裝置的方法以及電子零件裝置
JP5176676B2 (ja) 部品内蔵基板の製造方法
JP2012134270A (ja) 半導体装置及びその製造方法
JP2006237337A (ja) 半導体装置及びその製造方法
JP2000150716A (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP2006156794A (ja) 半導体装置の接合方法及び接合構造
JP2010040954A (ja) 電子部品の製造方法
JP2010045104A (ja) 電子部品の製造方法
JP2009246079A (ja) 半導体パッケージおよびその製造方法
JP2021097104A (ja) 複合配線基板及び複合配線基板の製造方法
JP5292848B2 (ja) 部品内蔵基板及びその製造方法
JP4593444B2 (ja) 電子部品実装構造体の製造方法
JP2008147367A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120629

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130129