JP2002246415A - 半導体装置及びその実装方法、並びに半導体部品実装体 - Google Patents

半導体装置及びその実装方法、並びに半導体部品実装体

Info

Publication number
JP2002246415A
JP2002246415A JP2001035587A JP2001035587A JP2002246415A JP 2002246415 A JP2002246415 A JP 2002246415A JP 2001035587 A JP2001035587 A JP 2001035587A JP 2001035587 A JP2001035587 A JP 2001035587A JP 2002246415 A JP2002246415 A JP 2002246415A
Authority
JP
Japan
Prior art keywords
wiring portion
inner layer
projection
layer
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001035587A
Other languages
English (en)
Inventor
Yoshiyuki Nomura
祥幸 野村
Akimasa Okaji
昭昌 岡地
Nobuhiro Hanai
信洋 花井
Noriyuki Honda
位行 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001035587A priority Critical patent/JP2002246415A/ja
Publication of JP2002246415A publication Critical patent/JP2002246415A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 回路基板の設計自由度を高め、アンダーフィ
ル樹脂の形成を不要とすることができる半導体装置及び
その実装方法、並びに半導体部品実装体を提供するこ
と。 【解決手段】 半導体チップ１３の回路面１３ａへ、回
路基板１２の内層配線部１４ａへ接続される内層接続用
突起物１８Ａと、表層配線部１５ａへ接続される表層接
続用突起物１８Ｂの高低２種の金属突起物１８を形成す
る。これにより、回路基板１２の設計自由度が高められ
る。また、内層接続用突起物１８は内層配線部１４ａに
対し、回路基板１２の表面樹脂層１５を貫通して接続さ
れることにより、当該突起物１８Ａは表面樹脂層１５に
より周囲が保持され、アンダーフィル樹脂を注入するこ
となく、実装信頼性を向上させることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、表層配線部及び内
層配線部を有する回路基板へ実装される半導体装置及び
その実装方法、並びに半導体部品実装体に関する。
【０００２】
【従来の技術】従来より、基板の層間接続は、配線上に
スルーホールやビアホールを形成することによって行わ
れている。また、電極端子が形成される面を下向きにし
て回路基板上の回路パターンへ半導体チップを実装する
フリップチップ実装は、例えば特許第２７２７４４３
号、特開平９−１８１１２２号、特開平１０−３２１６
６６号公報等に開示されており、ＣＳＰ(Chip Size Pac
kage)／ＢＧＡ(Ball GridArray)等の半導体パッケージ
部品の製造にも広く適用されている。
【０００３】図８は、多層配線構造の回路基板２へ半導
体チップ３をフリップチップ実装してなる半導体部品実
装体１の構造を示している。回路基板２は、内層配線部
４ａが形成された内部樹脂層４と、表層配線部５ａが形
成された表面樹脂層５との積層構造を有し、内層配線部
４ａと表層配線部５ａとの層間接続用にスルーホール６
及びビアホール７が形成されている。表層配線部５ａに
は半導体チップ３の回路面に形成された金属突起物（バ
ンプ）が接合（例えば超音波接合）されると共に、回路
基板２と半導体チップ３との間にアンダーフィル樹脂９
が充填されている。
【０００４】
【発明が解決しようとする課題】上記構造の半導体部品
実装体１は、以下に挙げる種々の問題点が存在する。
【０００５】第１に、回路基板２の表層配線部５ａと内
層配線部４ａとの間の層間接続にスルーホール６やビア
ホール７が必要となるために、回路基板２の設計に障害
をもたらしている点である。一般に回路基板上にスルー
ホールを形成するには３００μｍ以上のランド径が必要
であり、また、ビアホールを形成する場合でも接続まで
のオフセット配線が必要となるため、これらが基板設計
に大きな制約を加えることとなっている。
【０００６】第２に、金属突起物８と表層配線部５ａと
の接合強度が弱いため、回路基板２の収縮やアンダーフ
ィル樹脂９の収縮により接合部が破壊され、導通不良を
引き起こすおそれがある。一般に、超音波接合は半田付
け等の他の接合方法に比べて接合強度が弱いため、これ
を補強する目的でアンダーフィル樹脂９が充填される
が、アンダーフィル樹脂９の硬化処理が適正に行われな
い場合に上記のような問題が発生する。
【０００７】第３に、アンダーフィル樹脂９の硬化に伴
う収縮作用によって、半導体チップ３とアンダーフィル
樹脂９との間や、回路基板３とアンダーフィル樹脂９と
の間で、応力による反りや剥離が発生し易い。アンダー
フィル樹脂の量が多くなると、その収縮の影響が相対的
に大きくなるからである。
【０００８】本発明は上述の問題に鑑みてなされ、層間
接続のためのスルーホールやビアホールの形成を不要と
して基板設計自由度を大きくすることができる半導体装
置及びその実装方法、並びに半導体部品実装体を提供す
ることを課題とする。
【０００９】また、金属突起物と配線層との接続を強固
にしアンダーフィル樹脂の形成を不要とすることができ
る半導体装置及びその実装方法、並びに半導体部品実装
体を提供することを課題とする。
【００１０】
【課題を解決するための手段】以上の課題を解決するに
当たり、本発明の半導体装置は、表層配線部及び内層配
線部を有する回路基板へ実装される半導体装置であっ
て、表層配線部に電気的に接続される表層接続用突起物
と、表層接続用突起物よりも高く形成され、内層配線部
に電気的に接続される内層接続用突起物とからなる金属
突起物を備えたことを特徴とする。
【００１１】本発明により、内層配線部に対しては直
接、内層接続用突起物を接合することによって導通を図
ることができ、スルーホールやビアホールの形成が不要
となる。したがって、回路基板の設計自由度が従来より
も大幅に向上することになる。
【００１２】また、以上の課題を解決するに当たり、本
発明の半導体装置の実装方法は、表層配線部が形成され
る表面樹脂層と、内層配線部が形成される内部樹脂層と
を有する回路基板に対する半導体装置の実装方法であっ
て、半導体チップの回路面に対し、少なくとも内層配線
部に電気的に接続される内層接続用突起物を形成する金
属突起物形成工程と、表面樹脂層を貫通して、内層接続
用突起物を内層配線部上へ圧着する接続工程とを有する
ことを特徴とする。
【００１３】本発明により、内層配線部に対しては直
接、内層接続用突起物を接合することによって導通を図
ることができ、スルーホールやビアホールの形成が不要
となる。したがって、回路基板の設計自由度が従来より
も大幅に向上することになる。なお、内層配線部に対す
る内層接続用突起物の圧着は、表面樹脂層を突き破って
行うほか、予め表面樹脂層に形成した開口を介して行う
方法等がある。
【００１４】また、本発明の方法により、内層接続用突
起物は表面樹脂層内で保持されるので、半導体チップと
回路基板との間に大量のアンダーフィル樹脂を注入する
必要をなくし安定して半導体装置を実装することが可能
となる。
【００１５】また、以上の課題を解決するに当たり、本
発明の半導体部品実装体は、表層配線部が形成される表
面樹脂層と、内層配線部が形成される内部樹脂層とを有
する回路基板へ複数の金属突起物を介して半導体チップ
が実装されてなる半導体部品実装体であって、金属突起
物が、少なくとも内層配線部に圧着される内層接続用突
起物を含むことを特徴とする。
【００１６】本発明により、内層配線部に対しては直
接、内層接続用突起物を接合することによって導通を図
ることができ、スルーホールやビアホールの形成が不要
となる。したがって、回路基板の設計自由度が従来より
も大幅に向上することになる。なお、内層配線部に対す
る内層接続用突起物の圧着は、表面樹脂層を突き破って
行うほか、予め表面樹脂層に形成した開口を介して行う
方法等がある。
【００１７】また、内層接続用突起物は表層配線部内で
仮止めされるので、半導体チップと回路基板との間への
アンダーフィル樹脂の注入が不要となる。
【００１８】
【発明の実施の形態】以下、本発明の各実施の形態につ
いて図面を参照して説明する。
【００１９】図１は、本発明の第１の実施の形態を示し
ている。図１Ａを参照して、本実施の形態の半導体装置
１０は、半導体チップ１３と、半導体チップ１３の回路
面１３ａ周縁に沿って単列形成される複数の金属突起物
１８とからなる。
【００２０】金属突起物１８は、高低２種の金（Ａｕ）
のスタッドバンプで構成され、図１Ｂに示す回路基板１
２の内部樹脂層１４上にパターニングされた内層配線部
（ランド）１４ａに電気的に接続される内層接続用突起
物１８Ａと、回路基板１２の表面樹脂層（厚さ約３０μ
ｍ）１５上にパターニングされた表層配線部（ランド）
１５ａに電気的に接続される表層接続用突起物１８Ｂと
からなる。
【００２１】内層接続用突起物１８Ａは、半導体チップ
１３の回路面１３ａ側から基部Ａ１、中間部Ａ２及び先
端部Ａ３を有し、基部Ａ１から先端部Ａ３にかけて径が
小さく構成されている。本実施の形態では、内層接続用
突起物１８Ａの高さは例えば７０±５μｍとされる。
【００２２】なお、内層接続用突起物１８Ａの高さは、
回路基板１２の表面樹脂層１５の厚さで決定されるもの
であるので、基板の構成に応じて適宜変更され得るもの
とする。
【００２３】一方、表層接続用突起物１８Ｂは、半導体
チップ１３の回路面１３ａ側から基部Ｂ１及び先端部Ｂ
２を有し、基部Ｂ１よりも先端部Ｂ２の方が径が小さく
構成されている。本実施の形態では、表層接続用突起物
１８Ｂの高さは例えば２７．５±２．５μｍとされる。
【００２４】図１Ｄは、上記のように構成される半導体
装置１０を回路基板１２へ実装してなる、ＣＳＰタイプ
の半導体部品実装体１１の構造を示している。半導体チ
ップ１３の回路面１３ａに形成される金属突起物１８の
うち、内層接続用突起物１８Ａは、回路基板（本例では
インターポーザ基板）１２の下層を構成する内部樹脂層
１４上の内層配線部１４ａに接続されており、表層接続
用突起物１８Ｂは、回路基板１２の上層を構成する表面
樹脂層１５上の表層配線部１５ａに接続されている。
【００２５】内層接続用突起物１８Ａは、回路基板１２
の表面樹脂層１５を貫通するようにしてその先端部Ａ３
が内層配線部１４Ａに圧着されることにより、導通がと
られている。本実施の形態では、表面樹脂層１５が熱可
塑性樹脂又はＢステージ樹脂（硬化反応の中間段階にあ
る熱硬化性樹脂（ＪＩＳ工業用語大辞典第４版、日本規
格協会））により構成されており、内層接続用突起物１
８Ａの先端部Ａ３及び中間部Ａ２の一部の周囲を保持し
ている。
【００２６】表層接続用突起物１８Ｂは、その先端部Ｂ
２が表層配線部１５Ａに圧着されることにより、導通が
とられている。半導体チップ１３と回路基板１２との間
は、熱硬化性樹脂を主成分とする接着材料１９が介装さ
れることにより相接合されている。
【００２７】続いて、回路基板１２に対する半導体装置
１０の実装方法について説明する。
【００２８】まず、図１Ａに示したように半導体チップ
１３へ金属突起物１８（１８Ａ，１８Ｂ）を形成して半
導体装置１０を構成する金属突起物形成工程が行われ
る。本実施の形態では、図２に示したような方法で内層
接続用及び表層接続用の各金属突起物１８Ａ，１８Ｂが
形成される。
【００２９】図２を参照して、半導体チップ１３の回路
面１３ａに形成される電極パッド（図示略）に対し、最
初に表層接続用金属突起物１８が形成される位置へワイ
ヤボンディング法を用いて所定高さ（本実施の形態では
７０±５μｍ）の金属突起物１８’を形成する（図２
Ａ）。続いて、形成した金属突起物１８’を所定高さ
（本実施の形態では２７．５±２．５μｍ）にまでレベ
リングし（押し潰し）、これを表層接続用金属突起物１
８とする（図２Ｂ）。その後、上記突起物１８’と同一
の形成条件で金属突起物１８Ｂ’を形成し、これを内層
接続用金属突起物１８Ａとする（図２Ｃ）。
【００３０】以上の工程を経て、図１Ａに示す半導体装
置１０が作製される。なお、図３はその他の方法で高低
２種の金属突起物を形成する方法を示しており、半導体
チップ１３の回路面１３ａに形成される全ての電極パッ
ド上にワイヤボンディング法を用いて表層接続用の金属
突起物１７Ｂを形成した後、所定の金属突起物１７Ｂへ
更に金属突起物を形成し、内層接続用の金属突起物１７
Ａとした例である。本例では、形態こそ上記の金属突起
物１８と相違しているが、当該形態によって実施可能で
あることをも意味する。
【００３１】次に、図１Ｂに示した回路基板１２の表面
樹脂層１５上に、熱硬化性樹脂を主成分とする接着材料
１９を印刷あるいはディスペンス法により塗布する（図
１Ｃ）。本実施の形態では、表層配線部１５ａの形成領
域よりも内側（回路基板１３の略中央部）に接着材料１
９が塗布される。なお、接着材料１９に代えて接着性シ
ートを用いることも可能である。
【００３２】続いて、所定温度にまで加熱した半導体装
置１０を、その回路面１３ａを下向きにして回路基板１
２上へ位置決め配置した後、内層接続用突起物１８Ａ及
び表層接続用突起物１８Ｂを内層配線部１４ａ及び表層
配線部１５ａへそれぞれ圧着する接続工程が行われる
（図１Ｄ）。
【００３３】このとき、内層接続用金属突起物１８Ａ
は、回路基板１２の表面樹脂層１５を部分的に溶融させ
ながら没入すると共に、その先端部Ａ３が内層配線部１
４ａに突き刺さるようにして圧着される。これにより、
内層接続用金属突起物１８Ａは再硬化した表面樹脂層１
５により周囲が保持されると共に、内層配線部１４ａに
対し一定の接触圧を維持しながら接合され、導通が確保
される。同時に、表層接続用金属突起物１８Ｂの先端部
Ｂ２が表層配線部１５ａに突き刺さるようにして圧着さ
れ、これにより表層配線部１５ａに対し一定の接触圧を
維持しながら接合され、導通が確保される。更に、接着
材料１９が加熱された半導体装置１０との接触により硬
化し、半導体装置１０と回路基板１２とを接合する。
【００３４】本実施の形態によれば、内層配線部１４ａ
に対しては直接、内層接続用突起物１８Ａを接合するこ
とによって導通をとっているので、スルーホールやビア
ホールの形成が不要となる。したがって、回路基板の設
計自由度が従来よりも大幅に向上することになる。
【００３５】また、内層接続用突起物１８Ａは表面樹脂
層１５内で保持されるので、半導体チップ１３と回路基
板１２との間に大量のアンダーフィル樹脂を注入する必
要をなくし、接着材料１９を付加的に設けることによっ
て半導体装置１０の実装信頼性を高めることができる。
【００３６】更に本実施の形態によれば、表層接続用金
属突起物１８Ｂをレベリング形成しているので、その
分、回路基板１２に対する半導体装置１０の実装厚みを
低減することができ、半導体部品実装体１１の薄型化が
図られる。
【００３７】図４は、本発明の第２の実施の形態を示し
ている。なお、図において上述の第１の実施の形態と対
応する部分については同一の符号を付し、その詳細な説
明は省略するものとする。
【００３８】本実施の形態による半導体部品実装体２１
は、図４Ｄに示したように回路基板２２の内層配線部１
４ａに対応する表面樹脂層１５の部位に開口２７を形成
し、当該開口２７を介して内層接続用突起物１８Ａを内
層配線部１４ａへ圧着させた構造を有している。
【００３９】開口２７は、図４Ｂに示したように内部配
線層１４ａが外部へ露出するように表面樹脂層１５を例
えばレーザ加工で穿孔してなる。本実施の形態では、開
口２７の開口径ｄ１を、内層接続用突起物１８Ａの基部
Ａ１の径ｄ２以下とすることにより、実装時における内
層接続用突起物１８Ａと内層配線部１４ａとの間の位置
ズレを少なくするようにしている。
【００４０】回路基板２２に対する半導体装置１０の実
装は、上述の第１の実施の形態と同様な手法で行われ、
まず、図４Ａに示したように半導体チップ１３の回路面
へ内層接続用突起物１８Ａ及び表層接続用突起物１８Ｂ
からなる金属突起物１８を形成し（金属突起物形成工
程）、半導体装置１０を作製する。そして、図４Ｃに示
したように回路基板２２上へ接着材料１９を塗布し、半
導体装置１０を実装する（接続工程）。これにより、内
層接続用及び表層接続用の各金属突起物１８Ａ，１８Ｂ
が内部配線層１４ａ及び表層配線部１５ａへ圧着される
と共に、半導体装置１０と回路基板２２との間が接着材
料１９で接合される（図４Ｄ）。
【００４１】以上のようにして、図４Ｄに示した半導体
部品実装体２１が得られ、ＣＳＰ型の半導体パッケージ
部品として利用することができる。本実施の形態によれ
ば、上述の第１の実施の形態と同様な効果を得ることが
できると共に、接続工程での内層接続用突起物１８Ａの
圧着時に、各樹脂層１４，１５の変形を最小限にして確
実なる導通を得ることができる。
【００４２】図５は、本発明の第３の実施の形態を示し
ている。なお、図において上述の第２の実施の形態と対
応する部分については同一の符号を付し、その詳細な説
明は省略するものとする。
【００４３】すなわち本実施の形態では、回路基板２
２’として、上述の第２の実施の形態における回路基板
２２の開口２７内に、熱硬化性樹脂内に金属微粒子を混
入させた導電ペースト（例えば銀ペースト）２８を充填
したものが用いられる。これにより、接続工程において
は半導体装置１０を所定温度に加熱して実装することに
より、導電ペースト２８が硬化して内層接続用突起物１
８Ａの周囲を強固に保持し、開口２７内で内層接続用突
起物１８Ａを固定することができると共に、その電気的
接続が確実となる。
【００４４】以上、本発明の各実施の形態について説明
したが、勿論、本発明はこれらに限定されることなく、
本発明の技術的思想に基づいて種々の変形が可能であ
る。
【００４５】例えば以上の各実施の形態では、半導体チ
ップ１３に対する金属突起物形成工程として、内層接続
用突起物１８Ａと表層接続用突起物１８Ｂの双方を形成
するようにしたが、これに限らず、例えば図６に示すよ
うに少なくとも内層接続用突起物１８Ａのみ形成するよ
うにしてもよい。本例によって得られる半導体部品実装
体３１によれば、実装厚みの低減が図られると共に、表
層配線部１５ａを含めた回路基板１２の設計自由度を高
めることができる。
【００４６】また、以上の実施の形態では、実装した半
導体装置の樹脂封止については何ら述べなかったが、例
えば図７Ａに示すように回路基板１２上の半導体チップ
１３を封止樹脂３８で封止し、ＣＳＰ型の半導体パッケ
ージ部品３１Ａを得るようにしてもよい。
【００４７】あるいは、図７Ｂに示すように、回路基板
１２へ実装した半導体チップ１３の上に更に内部配線層
３４ａを備えた回路基板３４を積層し、これらを積層プ
レスしたときに溶融する基板樹脂３９で半導体チップ１
３の回路面１３ａを覆い、モールドするようにしてもよ
い。これにより、半導体部品実装体３１Ｂの形態とし
て、チップ内蔵基板あるいはチップ埋込基板が得られ
る。
【００４８】
【発明の効果】以上述べたように、本発明によれば、以
下の効果を得ることができる。
【００４９】すなわち本発明の半導体装置によれば、内
層配線部に対して直接、内層接続用突起物を接合するこ
とによって導通を図ることができ、スルーホールやビア
ホールを不要とすることができると共に、回路基板の設
計自由度を大幅に向上させることができる。
【００５０】また、本発明の半導体装置の実装方法によ
れば、内層配線部に対しては直接、内層接続用突起物を
接合することによって導通を図ることができ、スルーホ
ールやビアホールを不要として、回路基板の設計自由度
を大幅に向上させることができる。また、本発明の方法
により、内層接続用突起物は表面樹脂層内で保持される
ので、半導体チップと回路基板との間に大量のアンダー
フィル樹脂を注入する必要をなくし、実装信頼性の高い
半導体装置を得ることが可能となる。
【００５１】請求項３の発明によれば、金属突起物形成
工程において表層接続用突起物をも形成するようにして
いるので、回路基板の内層配線部及び表層配線部への同
時接続が可能となる。
【００５２】請求項６の発明によれば、内層接続用突起
物を回路基板の表面樹脂層で保持させることができるの
で、内層配線部との間の接続信頼性を向上させることが
できる。
【００５３】請求項７の発明によれば、内層接続用突起
物と内部配線層との接続を確実に行うことができ、請求
項８の発明によれば、導電ペーストによって開口内にお
ける内層接続用突起物の保持作用が得られると共に確実
なる導通が得られる。
【００５４】請求項９の発明によれば、内層配線部に対
しては直接、内層接続用突起物を接合することによって
導通を図ることができ、スルーホールやビアホールの形
成を不要とすることができ、回路基板の設計自由度を大
幅に向上させることができる。また、内層接続用突起物
は表層配線部内で保持されるので、半導体チップと回路
基板との間へのアンダーフィル樹脂の注入を不要としな
がら、実装信頼性を高めることができる。
【００５５】請求項１０の発明によれば、表面樹脂層内
で内層接続用突起物を保持させることができ、これによ
り実装信頼性を向上させることができる。
【００５６】請求項１２の発明によれば、内層接続用突
起物と内部配線層との接続を確実に行うことができ、請
求項１３の発明によれば、導電ペーストによって開口内
における内層接続用突起物の保持作用が得られると共に
確実なる導通が得られる。更に請求項１４の発明によれ
ば、実装時における内層接続用突起物の位置ずれを低減
することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す図であり、Ａ
は半導体装置の側面図、Ｂ及びＣは回路基板の側断面
図、Ｄは半導体部品実装体の側断面図、をそれぞれ示
す。
【図２】本発明の第１の実施の形態における金属突起物
形成工程を示す半導体チップの側面図であり、Ａ及びＢ
は表層接続用突起物の形成工程、Ｃは内層接続用突起物
の形成工程、をそれぞれ示す。
【図３】図２に示した金属突起物形成工程の変形例を示
す半導体チップの側面図であり、Ａは表層接続用突起物
の形成工程、Ｂは内層接続用突起物の形成工程、をそれ
ぞれ示す。
【図４】本発明の第２の実施の形態を示す図であり、Ａ
は半導体装置の側面図、Ｂ及びＣは回路基板の側断面
図、Ｄは半導体部品実装体の側断面図、をそれぞれ示
す。
【図５】本発明の第３の実施の形態を示す図であり、Ａ
は半導体装置の側面図、Ｂ及びＣは回路基板の側断面
図、Ｄは半導体部品実装体の側断面図、をそれぞれ示
す。
【図６】本発明の実施の形態の変形例を示す半導体部品
実装体の側断面図である。
【図７】Ａ，Ｂ共に、図６に示した半導体部品実装体の
封止工程を示す断面図である。
【図８】従来の半導体部品実装体の構造を示す側断面図
である。
【符号の説明】
１０…半導体装置、１１，２１，２１’，３１，３１
Ａ，３１Ｂ…半導体部品実装体、１２，２２，２２’…
回路基板、１３…半導体チップ、１３ａ…回路面、１４
…内部樹脂層、１４ａ…内層配線部、１５…表面樹脂
層、１５ａ…表層配線部、１８…金属突起物、１８Ａ…
内層接続用突起物、１８Ｂ…表層接続用突起物、２７…
開口、２８…導電ペースト。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 花井 信洋 岐阜県美濃加茂市本郷町９丁目15番22号 ソニー美濃加茂株式会社内 (72)発明者 本多 位行 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5F044 KK07 LL00 LL07 QQ02 QQ04

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 表層配線部及び内層配線部を有する回路
    基板へ実装される半導体装置であって、 前記表層配線部に電気的に接続される表層接続用突起物
    と、 前記表層接続用突起物よりも高く形成され、前記内層配
    線部に電気的に接続される内層接続用突起物とからなる
    金属突起物を備えたことを特徴とする半導体装置。
  2. 【請求項２】 表層配線部が形成される表面樹脂層と、
    内層配線部が形成される内部樹脂層とを有する回路基板
    に対する半導体装置の実装方法であって、 半導体チップの回路面に対し、少なくとも前記内層配線
    部に電気的に接続される内層接続用突起物を形成する金
    属突起物形成工程と、 前記表面樹脂層を貫通して、前記内層接続用突起物を前
    記内層配線部上へ圧着する接続工程とを有することを特
    徴とする半導体装置の実装方法。
  3. 【請求項３】 前記金属突起物形成工程において、前記
    表層配線部に電気的に接続される表層接続用突起物が、
    前記回路面に対し前記内層接続用突起物よりも低く形成
    されると共に、 前記接続工程において、前記表層接続用突起物が前記表
    層配線部上へ圧着されることを特徴とする請求項２に記
    載の半導体装置の実装方法。
  4. 【請求項４】 前記金属突起物形成工程が、 前記回路面へ形成した所定高さの突起物を押し潰して前
    記表層接続用突起物とする工程と、 前記回路面へ前記突起物を形成して前記内層接続用突起
    物とする工程とからなることを特徴とする請求項３に記
    載の半導体装置の実装方法。
  5. 【請求項５】 前記金属突起物形成工程が、 前記回路面へ所定高さの突起物を一段形成して前記表層
    接続用突起物とする工程と、 前記回路面へ前記突起物を複数段形成して前記内層接続
    用突起物とする工程とからなることを特徴とする請求項
    ３に記載の半導体装置の実装方法。
  6. 【請求項６】 前記接続工程における前記内層接続用突
    起物と前記内層配線部との圧着が、前記表面樹脂層を溶
    融させて行われることを特徴とする請求項２に記載の半
    導体装置の実装方法。
  7. 【請求項７】 前記接続工程における前記内層接続用突
    起物と前記内層配線部との圧着が、予め形成した前記表
    面樹脂層の開口を介して行われることを特徴とする請求
    項２に記載の半導体装置の実装方法。
  8. 【請求項８】 前記開口内には、熱硬化性の導電ペース
    トが充填されることを特徴とする請求項７に記載の半導
    体装置の実装方法。
  9. 【請求項９】 表層配線部が形成される表面樹脂層と、
    内層配線部が形成される内部樹脂層とを有する回路基板
    へ複数の金属突起物を介して半導体チップが実装されて
    なる半導体部品実装体であって、 前記金属突起物が、少なくとも前記内層配線部に圧着さ
    れる内層接続用突起物を含むことを特徴とする半導体部
    品実装体。
  10. 【請求項１０】 前記内層接続用突起物が、前記表面樹
    脂層を溶融させて前記内層配線部へ圧着されることを特
    徴とする請求項９に記載の半導体部品実装体。
  11. 【請求項１１】 前記表面樹脂層が、熱可塑性樹脂又は
    Ｂステージ樹脂でなることを特徴とする請求項１０に記
    載の半導体部品実装体。
  12. 【請求項１２】 前記内層接続用突起物が、前記表面樹
    脂層に形成された開口を介して前記内層配線部へ圧着さ
    れることを特徴とする請求項９に記載の半導体部品実装
    体。
  13. 【請求項１３】 前記開口内には、熱硬化性の導電ペー
    ストが充填されることを特徴とする請求項１２に記載の
    半導体部品実装体。
  14. 【請求項１４】 前記開口の開口径が、前記内層接続用
    突起物の半導体チップとの接触径以下とされることを特
    徴とする請求項１２に記載の半導体部品実装体。
JP2001035587A 2001-02-13 2001-02-13 半導体装置及びその実装方法、並びに半導体部品実装体 Pending JP2002246415A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001035587A JP2002246415A (ja) 2001-02-13 2001-02-13 半導体装置及びその実装方法、並びに半導体部品実装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001035587A JP2002246415A (ja) 2001-02-13 2001-02-13 半導体装置及びその実装方法、並びに半導体部品実装体

Publications (1)

Publication Number Publication Date
JP2002246415A true JP2002246415A (ja) 2002-08-30

Family

ID=18899012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001035587A Pending JP2002246415A (ja) 2001-02-13 2001-02-13 半導体装置及びその実装方法、並びに半導体部品実装体

Country Status (1)

Country Link
JP (1) JP2002246415A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040954A (ja) * 2008-08-08 2010-02-18 Furukawa Electric Co Ltd:The 電子部品の製造方法
JP2011222555A (ja) * 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040954A (ja) * 2008-08-08 2010-02-18 Furukawa Electric Co Ltd:The 電子部品の製造方法
JP2011222555A (ja) * 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板の製造方法

Similar Documents

Publication Publication Date Title
US10297582B2 (en) BVA interposer
US9159665B2 (en) Flip chip interconnection having narrow interconnection sites on the substrate
USRE44355E1 (en) Method of forming a bump-on-lead flip chip interconnection having higher escape routing density
US6214642B1 (en) Area array stud bump flip chip device and assembly process
US9545013B2 (en) Flip chip interconnect solder mask
JP4175197B2 (ja) フリップチップ実装構造
JPH0888245A (ja) 半導体装置
JP2006310649A (ja) 半導体装置パッケージおよびその製造方法、ならびに半導体装置パッケージ用一括回路基板
JP2003007902A (ja) 電子部品の実装基板及び実装構造
JPH1116949A (ja) Ａｃｆ接合構造
US20180090408A1 (en) Semiconductor package assembly
JP4129837B2 (ja) 実装構造体の製造方法
JP3582513B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3485509B2 (ja) フリップチップ型半導体装置及びその製造方法
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JP2002246415A (ja) 半導体装置及びその実装方法、並びに半導体部品実装体
JP2001024029A (ja) フリップチップ実装型半導体装置及びその製造方法
JPH0831871A (ja) 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
JP4566915B2 (ja) 半導体装置の実装体、半導体装置実装体の製造方法
JP2001127102A (ja) 半導体装置およびその製造方法
JPH11214449A (ja) 電子回路装置
JP3721986B2 (ja) 半導体装置及びその製造方法
JP2008218942A (ja) 電子回路装置とこれを用いた電子機器、およびその製造方法
JP2008300498A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
JPH118269A (ja) 電子部品の製造方法、電子装置の製造方法、電子部品及び電子装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071027