JPH118269A - 電子部品の製造方法、電子装置の製造方法、電子部品及び電子装置 - Google Patents

電子部品の製造方法、電子装置の製造方法、電子部品及び電子装置

Info

Publication number
JPH118269A
JPH118269A JP9158235A JP15823597A JPH118269A JP H118269 A JPH118269 A JP H118269A JP 9158235 A JP9158235 A JP 9158235A JP 15823597 A JP15823597 A JP 15823597A JP H118269 A JPH118269 A JP H118269A
Authority
JP
Japan
Prior art keywords
electrode pad
substrate
conductive wire
tip
capillary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9158235A
Other languages
English (en)
Inventor
Hideo Shimura
英雄 志村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9158235A priority Critical patent/JPH118269A/ja
Publication of JPH118269A publication Critical patent/JPH118269A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 対向して配置される基板間の間隔が狭いフリ
ップチップ実装では、アンダーフィル剤をスムースに充
填できない。 【解決手段】 基板１１上の電極パッド１２表面の第１
接続部１２ａに、キャピラリ９の先端から突出させた導
電線１３の第１端１３ａをボールボンディングで接着さ
せる。次に、キャピラリ９の先端を、第１接続部１２ａ
から電極パッド１２表面に対して略垂直に上昇させ、後
に電極パッド１２表面の第２接続部１２ｂに向けて下降
させる。次いで、第２接続部１２ｂに対してキャピラリ
９の先端で導電線１３を押し圧することによって、導電
線１３を切断すると共にこの切断で得られた導電線１３
の第２端１３ｂを第２接続部１２ｂに接着させ、電極パ
ッド１２上に導電線１３からなる突出接点１３ｃを形成
する。キャピラリ９の先端の移動経路によって高さを正
確に規制した突出接点１３ｃを形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板表面の電極パ
ッド上に突出接点を設けてなる電子部品や、基板上にこ
の電子部品をフリップチップ実装してなる電子装置及び
これらの製造方法に関する。
【０００２】
【従来の技術】高密度実装を実現する手法の一つとし
て、半導体チップの電極パッド上に突出接点（いわゆる
バンプ）を形成し、この突出接点をフェイスダウンで回
路基板上の導電パターンに接続するフリップチップ方式
が知られている。図４は、このフリップチップ方式によ
って実装される電子部品の製造方法の一例を説明する断
面工程図である。この図に示すように、先ず、図４
（１）に示す工程では、半導体チップ４１の電極パッド
４２に、導電線４３の端部４３ａをボールボンディング
によって接着させる。次に、図４（２）に示すように、
キャピラリ９の先端を水平方向（電極パッド４２の表面
に対して平行な方向）に移動させることによって導電線
４３を引きちぎる。これによって、図４（３）に示すよ
うに、導電線４３からなる円形平板型の突出接点４３ｂ
を電極パッド４２上に形成する。尚、導電線４３を引き
ちぎる際のキャピラリ９の先端の移動方法は、図示した
水平方向の他にも、上方向（電極パッド４２の表面に対
して略垂直な方向）でも良い。このようにした場合、図
５に示すように、中央部分で導電線４３が引きちぎられ
た突出接点４３ｃが形成される。
【０００３】また、図６は、上記図４を用いて説明した
手順で半導体チップ４１上に突出接点４３ｂを形成して
なる電子部品４をフリップチップ方式によって回路基板
６１に実装してなる電子装置の要部断面図である。この
電子装置は、回路基板６１に設けられた複数の導電パタ
ーン６２と半導体チップ４１に設けられた複数の電極パ
ッド４２とをそれぞれ対向させる状態で、半導体チップ
４１と回路基板６１とが配置されている。そして、導電
パターン６２と電極パッド４２とが、突出接点４３ｂを
介して接続されている。また、突出接点４３ｂと回路基
板６１の導電パターン６２とは、導電性接着剤６３で接
着されている。さらに、上記のように接続された回路基
板６１と半導体チップ４１との間には、半導体チップ４
１と回路基板６１とを接合させてなる電子装置の機械的
強度を確保し、かつ半導体チップ４１表面と回路基板６
１表面の導電性材料を保護するために、絶縁性のアンダ
ーフィル剤６４が充填されている。
【０００４】
【発明が解決しようとする課題】しかし、電子部品の製
造方法では、ボールボンディングの際にキャピラリの先
端に形成される導電線からなるボール形状の径に突出接
点の高さが依存する。そして、このボール形状の径は、
使用する導電線の材質や太さによって制限される。通
常、この導電線には、２５μｍφ程度の太さの金ワイヤ
が用いられており、この場合には上記突出接点の高さは
３０μｍ以下に制限される。このため、この電子部品を
回路基板に実装してなる電子装置では、半導体チップと
回路基板との間も（３０μｍ＋電極パッド厚＋導電パタ
ーン厚）以下に規制される。したがって、回路基板と半
導体チップとの間へのアンダーフィル剤の充填が困難で
あり、また充填の際にアンダーフィル剤に気泡が混入し
易い。
【０００５】さらに、突出接点を形成する際には、導電
線が引きちぎられる。このため、特にキャピラリの先端
を上方向に移動させて導電線を引きちぎった場合には、
同一の半導体チップ上に設けられた突出接点であって
も、引きちぎられた導電線の先端の高さ（すなわち突出
接点の上端の高さ）にバラツキが出やすい。したがっ
て、このようにして製造された電子部品を回路基板にフ
リップチップ実装してなる電子装置では、電回路基板の
表面に対して半導体チップ表面が傾く場合もある。
【０００６】また、突出接点の形成で導電線を引きちぎ
る際にキャピラリの先端を水平方向に移動させた場合に
は、突出接点の上端の高さのバラツキは小さいものの、
引きちぎられた導電線の先端が突出接点の本体から横方
向にバリ状にはみ出す。このため、半導体チップにおけ
る電極パッド間のピッチが狭い場合には、上記突出接点
の本体からバリ状にはみ出した部分によってショート不
良が引き起こされる危険性がある。
【０００７】
【課題を解決するための手段】本発明は上記課題を解決
するためになされた。すなわち本発明の電子部品の製造
方法は、基板表面の電極パッド上に突出接点を設けてな
る電子部品の製造方法であり、以下の手順で行う。先
ず、電極パッド表面の第１接続部に、キャピラリの先端
から突出させた導電線の第１端を接着させる。次に、上
記キャピラリの先端を、前記第１接続部から前記電極パ
ッドの表面に対して略垂直に上昇させた後ち当該電極パ
ッド表面の第２接続部に向けて下降させる。次いで、キ
ャピラリの先端で第２接続部に対して導電線を押し圧す
ることによって、この導電線を切断すると共に当該切断
で得られた導電線の第２端を当該第２接続部に接着させ
る。これによって、電極パッド上に導電線からなる突出
接点を形成する。上記第１接続部では、ボールボンディ
ングを行っても良い。
【０００８】上記製造方法によれば、電極パッド上にお
ける第１接続部から第２接続部に掛けてのキャピラリの
先端の移動経路に沿って、当該先端から送りだされた導
電線が配設されてなる突出接点が形成される。このた
め、電極パッド表面に対する突出接点における高さは、
電極パッドの第１接続部に導電線の第１端を接続させて
からキャピラリの先端を第２接続部まで移動する過程に
おける当該先端の到達点の高さになる。したがって、上
記突出接点の高さは、突出接点となる導電線で形成され
るボール形状の径によって制限されることはなく、キャ
ピラリの先端の移動経路によって正確に規定される。さ
らに、導電線は、キャピラリの先端を第２接続部に押し
圧して切断されると共に切断された第２端が第２接続部
に接着されるため、突出接点の端部に導電線のバリが出
ることはない。また、特に第１接続部でボールボンディ
ングを行った場合には、突出接点の高さは当該ボールボ
ンディングのみで形成される突出接点部分よりも高くな
る。
【０００９】そして、本発明の電子装置の製造方法は、
第１基板表面の電極パッドと、当該第１基板と対向して
配置される第２基板表面の導電パターンを、突出接点を
介して接続してなる電子装置の製造方法であり、上記の
ようにして第１基板表面の電極パッド上に突出接点を形
成した後、この第１基板表面と第２基板表面とを対向さ
せる状態で配置し、上記突出接点を介して上記電極パッ
ドと上記導電パターンとを接続させることを特徴として
いる。
【００１０】上記電子装置の製造方法では、キャピラリ
の先端の移動経路によって正確に規定された高さを有す
る突出接点によって、第１基板と第２基板との間隔が決
められる。
【００１１】また、本発明の電子部品は、基板表面の電
極パッド上に突出接点を設けてなる電子部品である。そ
して、上記突出接点は、上記電極パッド表面における第
１接続部に第１端を立設状態で接着させかつ上記電極パ
ッド表面における第２接続部に第２端を立設状態で接着
させた一連の導電線からなることを特徴としている。そ
して、本発明の電子装置は、第１基板表面の電極パッド
と、当該第１基板と対向して配置される第２基板表面の
導電パターンとを、第１基板表面の電極パッドに設けら
れた上記突出接点を介して接続してなる電子装置であ
る。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を、電
子部品の製造方法から順に図面に基づいて説明する。図
１には、本発明の電子部品の製造方法の実施形態を説明
するための要部断面工程図を示す。先ず、図１（１）に
示すように、基板１１表面の電極パッド１２上に、ボー
ルボッディングによって導電線１３の第１端１３ａを接
着させる。この際、キャピラリ９の先端から突出させた
導電線１３の第１端１３ａに熱エネルギーを与えること
によって、当該第１端１３ａをボール形状にする。そし
て、キャピラリ９の先端で電極パッド１２に第１接続部
１２ａに導電線１３のボール形状部分を押し圧し、熱圧
着または超音波振動によって導電線１３の第１端１３ａ
を第１接続部１２ａに接続させる。
【００１３】尚、上記基板１１は、例えば素子が形成さ
れた半導体チップであり、上記電極パッド１２は半導体
チップの表面にパターン形成された導電パターンである
こととする。ただし、上記基板１１は、回路基板のよう
な表面に導電パターンが形成されたその他の基板であっ
ても良い。また、上記導電線１３としては、例えばここ
では２５μｍφ程度の太さの金ワイヤを用いることとす
る。ただし、導電線１３は、金ワイヤに限定されること
はなく、例えばアルミニウムや銅等のその他の導電性材
料を用いても良い。
【００１４】次に、図１（２）に示すように、キャピラ
リ９の先端から導電線１３を送り出しながら、電極パッ
ド１２の表面に対して略垂直に上昇させる。その後、図
１（３）に示すように、キャピラリ９の先端から導電線
１３を送り出す状態を保ちながら、電極パッド１２表面
の第２接続部１２ｂに向けてキャピラリ９の先端を下降
させる。この際、キャピラリ９の移動によって導電線１
３が切断されることのないように、キャピラリ９の先端
の移動経路を設定する。
【００１５】次に、キャピラリ９の先端で、電極パッド
１２表面の第２接続部１２ｂに対して導電線１３を押し
圧する。そして、加熱または超音波振動を加えて、導電
線１３を切断すると共に、当該切断によって得られた導
電線１３の第２端１３ｂを第２接続部１２ｂに接続させ
る。
【００１６】基板１１表面には、複数の電極パッドが設
けられていることから、上記手順を繰り返し行うことに
よって各電極パッドに突出接点を設ける。以上のように
して、基板１１表面の各電極パッド１２上に導電線１３
からなる突出接点１３ｃを設けてなる電子部品１が製造
される。この突出接点１３ｃは、電極パッド１２表面に
おける第１接続部１２ａと第２接続部１２ｂとに、第１
端１３ａと第２端１３ｂとを立設させた一連の導電線１
３で構成されたものになる。
【００１７】上記製造方法によれば、電極パッド１２上
において第１接続部１２ａから第２接続部１２ｂに掛け
てのキャピラリの先端の移動経路に沿って導電線１３を
配置してなるループ形状の突出接点１３ｃが形成され
る。このため、電極パッド１２表面に対する突出接点１
３ｃの高さｈは、キャピラリの先端の移動経路によって
正確に規定される。したがって、複数の電極パッド１２
上に設けられる各突出接点１３ｃの高さを均一にするこ
とができる。
【００１８】しかも、上記製造方法では、導電線１３の
第１端１３ａを電極パッド１２表面にボールボンディン
グした後に、キャピラリ９の先端を上昇させる。このた
め、ボールボンディング後に導電線を引きちぎって形成
された突出接点よりも、本実施例のようにして形成され
た突出接点１３ｃの方が電極パッド１２からの突出高さ
ｈが高くなる。導電線１３は、キャピラリ９の先端を第
２接続部１２ｂに押し圧して切断されると共に切断され
た第２端が第２接続部に接着されるため、突出接点の端
部に導電線のバリが出ることはない。したがって、隣接
する突出接点１３ｃ間のショート不良が防止される。
【００１９】さらに、第１接続部１２ａに導電線１３の
第１端１３ａを接続させた後に、ボールボンディングさ
れた第１端１３ａ上でキャピラリ９の先端が引きずられ
ることはない。このため、キャピラリ９の先端が汚れ難
くかつ詰まり難くなる。
【００２０】上記電子部品の製造方法では、ボールボン
ディングによって電極パッド１２の第１接続部１２ａに
導電線１３の第１端１３ａを接続させた。しかし、図２
に示すように、導電線１３の第１端１３ａをウェッジボ
ンディングによって電極パッド１２の第１接続部１２ａ
に接続させて突出接点１３ｄを形成しても良い。このよ
うにして製造された電子部品２においても、複数の電極
パッド１２上に設けられる各突出接点１３ｄの高さを均
一にすることができる。
【００２１】図３には、電子装置の製造方法の実施形態
を説明する要部断面工程図を示した。以下にこの図を用
いて、上記図１を用いて説明した手順で製造した電子部
品を実装して電子装置を製造する方法を説明する。
【００２２】先ず、図３（１）に示すように、上記電子
部品１における基板１１を第１基板１１とし、この第１
基板１１表面に対して第２基板３１表面を対向させる状
態で配置する。ここで、上記第１基板１１は上述のよう
に例えば半導体チップであり、第２基板３１は例えば回
路基板であることとする。ただし、上記第１基板１１が
回路基板である場合には、この第２基板３１は例えば半
導体チップであることとする。また、この第２基板３１
の表面には、導電パターン３２が設けられており、導電
パターン３２上には例えば導電性接着剤層３３が印刷に
よって設けられている。この導電性接着剤層３３は、例
えばクリームはんだからなることとする。
【００２３】そして、第１基板１１と第２基板３１との
位置決めをした後、突出接点１３ｃを介して第１基板１
１の各電極パッド１２に対して第２基板３１の導電パタ
ーン３２を接続させる。この際、導電性接着剤層３３内
に突出接点１３ｃが埋め込まれる。
【００２４】次に、図３（２）に示すように、第１基板
１１と第２基板３１との間にアンダーフィル剤３４を充
填し、第１基板１１と第２基板３１とを接合してなる電
子装置３の機械的強度を確保すると共に、第１基板１１
表面の電極パッド１２やその他の導電層及び第２基板３
１表面の導電パターン３２やその他の導電層を封止す
る。上記アンダーフィル剤３４としては、例えばエポキ
シ系の樹脂を用い、第１基板１１と第２基板３１との間
に充填した後に加熱によって硬化させることとする。
【００２５】以上のようにして、第１基板１１表面の電
極パッド１２と、第２基板３１表面の導電パターン３２
とを、突出接点１３ｃを介して接続してなる電子装置３
が製造される。上記電子装置の製造方法では、第１基板
１１と第２基板３１との間隔は、バラツキのない正確な
高さで形成された突出接点１３ｃによって規定される。
このため、第１基板１１と第２基板３１とは、平行に保
たれる。
【００２６】また、ボールボンディング後に導電線を引
きちぎって形成された突出接点を介して電極パッド１２
と導電パターン３２とが接続された電子装置と比較し
て、突出接点１３ｃの高さが高いので、第１基板１１と
第２基板３１との間隔が広くなる。このため、第１基板
１１と第２基板３１との間にアンダーフィル剤３４が充
填され易くなると共にアンダーフィル剤３４の充填の際
に気泡が混入し難くなる。しかも、間隔が広くなった電
極パッド１２と導電パターン３２との間には導電性接着
剤層３３が設けられ、電極パッド１２と導電パターン３
２との接合部分の体積が大きくなる。この為、Coffin-M
onson の式で知られるように、電子装置の信頼性が向上
する。
【００２７】さらに、突出接点１３ｃは、電極パッド１
２表面における第１接続部１２ａに第１端１３ａを立設
状態で接着させかつ電極パッド１２表面における第２接
続部１２ｂに第２端１３ｂを立設状態で接着させた一連
の導電線からなり、ループ形状を有している。このた
め、導電性接着剤層３３の、クリームはんだがループ形
状の内側に入り込に、導電性接着剤３３と突出接点１３
ｃとの接合の機械的強度が確保される。
【００２８】上記電子装置の製造方法では、図１を用い
て説明した方法によって製造した電子部品を実装して電
子装置を製造する方法を説明した。しかし、図２で示し
た電子部品を実装して電子装置を製造しても同様の効果
を期待できる。
【００２９】
【発明の効果】以上説明した様に、本発明の電子部品の
製造方法によれば、キャピラリの先端の移動経路によっ
て高さが正確に規制された突出接点を電極パッド上に形
成することができる。このため、複数の電極パッド上に
均一な高さの突出接点を形成することが可能になる。し
かも、突出接点にバリが形成されることはなく、突出接
点間のショートが防止される。さらに、第１接続部でボ
ールボンディングを行った場合には、当該ボールボンデ
ィングのみで形成される突出接点部分よりも突出接点の
高さを高くすることができる。以上のことから、上記突
出接点を介して第１基板表面の電極パッドと第２基板表
面の導電パターンとを接続する本発明の電子装置の製造
方法では、第１基板と第２基板との間隔が広い電子装置
を得ることができる。しがたって、第１基板と第２基板
との間に、アンダーフィル剤を充填し易くかつ充填の際
にアンダーフィル剤中に気泡が混入され難くすることが
可能になる。しかも、均一な高さを有する複数の突出接
点が第１基板と第２基板との間に設けられることで、第
１基板と第２基板とが平行な電子装置を得ることができ
る。また、本発明の電子部品では、導電線の両端を電極
パッド表面に立設させた状態で接着させてなる突出接点
を設けたことで、突出接点を当該導電線の配置状態で高
さが正確に規制されたものとすることが可能になる。そ
して、この電子部品をフリップチップ実装してなる本発
明の電子装置において、対向して配置される基板間を平
行にすることができる。これと共に、上記基板間の間隔
が、突出接点の高さ（導電線の配設状態）で任意に設定
されるため、この間隔部分にアンダーフィル剤を充填し
易くかつ充填の際にアンダーフィル剤中に気泡が混入さ
れ難くすることが可能になる。
【図面の簡単な説明】
【図１】電子部品の製造方法の実施形態及び電子部品の
実施形態を説明する要部断面工程図である。
【図２】電子部品の他の例を説明する要部断面図であ
る。
【図３】電子装置の製造方法の実施形態及び電子装置の
実施形態を説明する要部断面工程図である。
【図４】従来の電子部品の製造方法及び電子部品を説明
する要部断面工程図である。
【図５】従来の電子部品の他の例を説明する要部断面図
である。
【図６】従来の電子装置を説明する要部断面図である。
【符号の説明】
１，２…電子部品、３…電子装置、１１…基板（第１基
板）、１２…電極パッド、１２ａ…第１接続部、１２ｂ
…第２接続部、１３…導電線、１３ａ…第１端、１３ｂ
…第２端、１３ｃ，１３ｄ…突出接点、３１…第２基
板、３２…導電パターン

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 基板表面の電極パッド上に突出接点を設
    けてなる電子部品の製造方法であって、 前記電極パッド表面の第１接続部に、キャピラリの先端
    から突出させた導電線の第１端を接着させ、 次に、前記キャピラリの先端を、前記第１接続部から前
    記電極パッド表面に対して略垂直に上昇させた後ち当該
    電極パッド表面の第２接続部に向けて下降させ、 次いで、前記第２接続部に対して前記キャピラリの先端
    で前記導電線を押し圧することによって、前記導電線を
    切断すると共に当該切断で得られた当該導電線の第２端
    を当該第２接続部に接着させ、前記電極パッド上に前記
    導電線からなる突出接点を形成すること、 を特徴とする電子部品の製造方法。
  2. 【請求項２】 請求項１記載の電子部品の製造方法にお
    いて、 前記第１接続部には、前記導電線の第１端がボールボン
    ディングによって接続されること、 を特徴とする電子部品の製造方法。
  3. 【請求項３】 第１基板表面の電極パッドと、当該第１
    基板と対向して配置される第２基板表面の導電パターン
    を、突出接点を介して接続してなる電子装置の製造方法
    であって、 前記電極パッド表面の第１接続部に、キャピラリの先端
    から突出させた導電線の第１端を接着させ、 次に、前記キャピラリの先端を、前記第１接続部から前
    記電極パッド表面に対して略垂直に上昇させた後ち当該
    電極パッド表面の第２接続部に向けて下降させ、 次いで、前記キャピラリの先端で前記第２接続部に対し
    て前記導電線を押し圧することによって、前記導電線を
    切断すると共に当該切断で得られた当該導電線の第２端
    を当該第２接続部に接着させ、前記電極パッド上に前記
    導電線からなる突出接点を形成した後、 前記第１基板表面と前記第２基板表面とを対向させる状
    態で配置し、前記突出接点を介して前記電極パッドと前
    記導電パターンとを接続させること、 を特徴とする電子装置の製造方法。
  4. 【請求項４】 基板表面の電極パッド上に突出接点を設
    けてなる電子部品であって、 前記突出接点は、前記電極パッド表面における第１接続
    部に第１端を立設状態で接着させかつ前記電極パッド表
    面における第２接続部に第２端を立設状態で接着させた
    一連の導電線からなること、 を特徴とする電子部品。
  5. 【請求項５】 第１基板表面の電極パッドと、当該第１
    基板と対向して配置される第２基板表面の導電パターン
    を、突出接点を介して接続してなる電子装置であって、 前記突出接点は、前記電極パッド表面における第１接続
    部に第１端を立設状態で接着させかつ前記電極パッド表
    面における第２接続部に第２端を立設状態で接着させた
    一連の導電線からなること、 を特徴とする電子装置。
JP9158235A 1997-06-16 1997-06-16 電子部品の製造方法、電子装置の製造方法、電子部品及び電子装置 Pending JPH118269A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9158235A JPH118269A (ja) 1997-06-16 1997-06-16 電子部品の製造方法、電子装置の製造方法、電子部品及び電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9158235A JPH118269A (ja) 1997-06-16 1997-06-16 電子部品の製造方法、電子装置の製造方法、電子部品及び電子装置

Publications (1)

Publication Number Publication Date
JPH118269A true JPH118269A (ja) 1999-01-12

Family

ID=15667237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9158235A Pending JPH118269A (ja) 1997-06-16 1997-06-16 電子部品の製造方法、電子装置の製造方法、電子部品及び電子装置

Country Status (1)

Country Link
JP (1) JPH118269A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156544A (ja) * 2004-11-26 2006-06-15 Denso Corp 基板の実装構造およびその実装方法
JP5686912B1 (ja) * 2014-02-20 2015-03-18 株式会社新川 バンプ形成方法、バンプ形成装置及び半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156544A (ja) * 2004-11-26 2006-06-15 Denso Corp 基板の実装構造およびその実装方法
JP5686912B1 (ja) * 2014-02-20 2015-03-18 株式会社新川 バンプ形成方法、バンプ形成装置及び半導体装置の製造方法
WO2015125316A1 (ja) * 2014-02-20 2015-08-27 株式会社新川 バンプ形成方法、バンプ形成装置及び半導体装置の製造方法
JP2016066633A (ja) * 2014-02-20 2016-04-28 株式会社新川 バンプ形成方法、バンプ形成装置及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP4175197B2 (ja) フリップチップ実装構造
JP3819851B2 (ja) 半導体装置およびその製造方法
US6229711B1 (en) Flip-chip mount board and flip-chip mount structure with improved mounting reliability
US6316838B1 (en) Semiconductor device
JP3830125B2 (ja) 半導体装置の製造方法及び半導体装置
JP2003007902A (ja) 電子部品の実装基板及び実装構造
JPH03183139A (ja) ワイヤボンディング方法
JPH09162230A (ja) 電子回路装置及びその製造方法
KR100533847B1 (ko) 캐리어 테이프를 이용한 적층형 플립 칩 패키지
JP2000022300A (ja) 配線基板および電子ユニット
JPH118269A (ja) 電子部品の製造方法、電子装置の製造方法、電子部品及び電子装置
JPH09172021A (ja) 半導体装置、半導体装置の製造方法及び実装方法
JPH0831871A (ja) 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
JP4566915B2 (ja) 半導体装置の実装体、半導体装置実装体の製造方法
JPH05267394A (ja) 半導体素子の実装方法
JP4696712B2 (ja) 半導体装置
JP4331179B2 (ja) 半導体装置
JP3362007B2 (ja) 半導体装置、その製造方法及びテープキャリア
JPH11274235A (ja) 半導体装置およびその製造方法
JPH11204572A (ja) 半導体装置の実装構造体及びその製造方法
JPH08153738A (ja) 半導体装置の製造方法
JP2002076048A (ja) フリップチップ接続によるバンプの配置方法
JP2002299374A (ja) 半導体装置及びその製造方法
JP2000174064A (ja) 半導体装置の実装方法
JP2000299399A (ja) 半導体装置