JP2012009676A - チップ実装方法 - Google Patents

チップ実装方法 Download PDF

Info

Publication number
JP2012009676A
JP2012009676A JP2010145091A JP2010145091A JP2012009676A JP 2012009676 A JP2012009676 A JP 2012009676A JP 2010145091 A JP2010145091 A JP 2010145091A JP 2010145091 A JP2010145091 A JP 2010145091A JP 2012009676 A JP2012009676 A JP 2012009676A
Authority
JP
Japan
Prior art keywords
adhesive
circuit board
chip
printed circuit
pressing force
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010145091A
Other languages
English (en)
Other versions
JP5858600B2 (ja
Inventor
Rei Kato
礼 加藤
Asako Kato
朝子 加藤
雄司 ▲高▼橋
Yuji Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP2010145091A priority Critical patent/JP5858600B2/ja
Publication of JP2012009676A publication Critical patent/JP2012009676A/ja
Application granted granted Critical
Publication of JP5858600B2 publication Critical patent/JP5858600B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 加圧力を高めず、しかも、多様な基板に安定的にチップを実装することが可能なチップ実装方法を提供する。
【解決手段】 プリント基板1の実装面に接着剤2を塗布し、プリント基板1の実装面にチップ3を配置して、第1の押圧力でスタッドバンプ4をプリント基板1に押圧し、接着剤2が硬化する硬化温度よりも低い予熱温度まで、接着剤2を加熱する。その後、第1の押圧力よりも大きい第2の押圧力で、スタッドバンプ4をプリント基板1に押圧し、接着剤2を硬化温度まで加熱する。
【選択図】 図1

Description

この発明は、熱硬化性の接着剤を介して、バンプを配設したチップを基板の上に実装するチップ実装方法に関する。
電子部品の小型化による回路の高密度・高精細化にともない、チップを基板に実装する方法として、フリップチップ実装方法が採られている。この方法は、チップの接合面に突起電極(バンプ)を形成し、その接合面を下に向けて基板上に積層、接合する方法であり、熱硬化性の接着剤を介してチップと基板とを接合する方法が知られている。具体的には、図3に示すように、接着剤2をプリント基板1に塗布し(第1の工程、図3(a))、ツールTで保持したICチップ3をプリント基板1上に実装し、ICチップ3のスタッドバンプ4をプリント基板1に押圧する(第2の工程、図3(b))。次に、スタッドバンプ4を押圧した状態で接着剤2が硬化する温度(硬化温度、200℃)まで加熱する(第3の工程、図3(c))ものである。
このように、第2の工程において、スタッドバンプ4をプリント基板1に押圧するのは、プリント基板1やスタッドバンプ4などに高い平坦度が得られていない場合があり、このような低い平坦度(歪み、たわみなど)を吸収して、プリント基板1とスタッドバンプ4との接合性を高めるためである。ここで、図4に示すように、スタッドバンプ4への荷重は、プリント基板1への実装・配置とほぼ同時に最大値となり、接着剤2の温度は、約50℃から徐々に上昇し、200℃のピーク温度に達する。そして、この200℃の状態を約10秒間維持して接着剤2が完全に硬化した後に、スタッドバンプ4への荷重を解除するとともに、加熱を停止するものである。
また、ICチップの接続方法として、回路基板とICチップとを所定の温度で加熱し、回路基板の伸び量とICチップの伸び量の差を極小とする技術が知られている(例えば、特許文献1参照。)。
特開2000−332391号公報
ところで、上記の第3の工程においてツールTから接着剤2を加熱して硬化させる場合に、接着剤2が徐々に硬化するとともに、ツールTからの熱でプリント基板1も加熱される。そして、この加熱により、図3(c)に示すように、接着剤2が完全に硬化する前に、プリント基板1の実装面が熱変形してしまう。しかも、上記のように、接着剤2が初期温度の50℃から硬化温度の200℃まで150℃上昇するため、プリント基板1の温度上昇も大きく、プリント基板1が大きく変形する。
このため、加熱前にスタッドバンプ4をプリント基板1に押圧しても、スタッドバンプ4とプリント基板1の実装面との間に間隙S(例えば約1μmの隙間)が形成され(断線し)、スタッドバンプ4とプリント基板1との密着性が低下してしまう。このような密着性の低下を解消するために、スタッドバンプ4の押圧力(加圧力)を高めることが考えられるが、これでは、ICチップ3などへの内部応力が高まり、ICチップ3が接着剤2から剥離するおそれがある。つまり、信頼性が低下する。また、平坦度が高いプリント基板や、熱膨張率が小さいプリント基板などを用いることで、密着性の低下を解消することも可能であるが、このようなプリント基板は高額であり、多大な費用を要する。
一方、特許文献1の技術は、回路基板の反りやクラックなどの変形を低減することはできるが、基板が変形した場合に、回路基板とバンプとの密着性を維持することはできない。
そこで本発明は、加圧力を高めず、しかも、多様な基板に安定的にチップを実装することが可能なチップ実装方法を提供することを目的とする。
上記目的を達成するために請求項1に記載の発明は、接合面にバンプが配設されたチップを、熱硬化性の接着剤を介して基板の上に実装するチップ実装方法であって、前記基板の実装面に前記接着剤を塗布し、前記基板の実装面に前記チップを配置して、第1の押圧力で前記バンプを前記基板に押圧し、前記接着剤が硬化する硬化温度よりも低い予熱温度まで、前記接着剤を加熱し、前記第1の押圧力よりも大きい第2の押圧力で、前記バンプを前記基板に押圧し、前記接着剤を前記硬化温度まで加熱する、ことを特徴とする。
この発明によれば、チップのバンプを第1の押圧力で基板に押圧した状態で、接着剤が予熱温度まで加熱され、これにより、基板も加熱されて熱変形(第1の変形)する。続いて、バンプが第2の押圧力で基板に押圧され、接着剤が硬化温度まで加熱される。これにより、接着剤が完全に硬化するとともに、基板が熱変形(第2の変形)する。
請求項1に記載の発明によれば、接着剤を予熱温度まで加熱することで基板が第1の変形をしても、その後、第2の押圧力でバンプを基板に押圧することで、バンプと基板とが密着する。さらに、接着剤を硬化温度まで加熱することで基板が第2の変形をするが、予熱温度から硬化温度までの温度差を小さく設定することで、第2の変形量が小さくなり、バンプと基板との密着性を維持することが可能となる。つまり、チップを基板に安定して実装することが可能となる。しかも、接着剤が硬化しない予熱温度の時点で第2の押圧力でバンプを押圧するため、バンプの加圧力・押圧力を高める必要がなく、また、基板の変形に応じてバンプが基板に密着するため、平坦度が高い基板や熱膨張率が小さい基板などを用いる必要もない。つまり、多様な基板に対して、安定的にチップを実装することが可能となる。
本発明の実施の形態に係わるチップ実装方法の手順を示す概略図であって、(a)は、プリント基板の実装面に接着剤を塗布した状態を示す図、(b)は、プリント基板の実装面にチップを実装し、スタッドバンプを第1の押圧力で押圧する状態を示す図、(c)は、接着剤を予熱温度まで加熱した状態を示す図、(d)は、接着剤を加熱したままスタッドバンプを第2の押圧力で押圧した状態および接着剤を硬化温度まで加熱した状態を示す図である。 図1のチップ実装方法における接着剤の温度変化とスタッドバンプへの荷重変化を示すグラフである。 従来のチップ実装方法の手順を示す概略図であって、(a)は、プリント基板の実装面に接着剤を塗布した状態を示す図、(b)は、プリント基板の実装面にチップを実装し、スタッドバンプを押圧した状態を示す図、(c)は、接着剤を硬化温度まで加熱した状態を示す図である。 図3のチップ実装方法における接着剤の温度変化とスタッドバンプへの荷重変化を示すグラフである。
次に、この発明の実施の形態について、図面を用いて詳しく説明する。
図1は、この実施の形態に係わるチップ実装方法の手順を示しており、このチップ実装方法は、接合面にバンプを備えたチップを、接着剤を介して基板に実装、接合する方法である。この実施の形態では、プリント基板(基板)1の材質がガラス・エポキシ(FR−4)であり、接着剤2が、所定の条件で硬化する、具体的には、200℃で10秒間加熱あるいは150℃で100秒間加熱することで硬化するエポキシ樹脂接着剤で、ICチップ(チップ)3の接合面に、多数の金ボール状のスタッドバンプ(バンプ)4を備えている場合について説明する。
まず、図1(a)に示すように、プリント基板1の実装面に接着剤2を塗布する。塗布する量は、プリント基板1の実装面とICチップ3の接合面とを重ね合わせたときに、プリント基板1とICチップ3との間に隙間がなく、適正に接合される程度の量とする。このとき、プリント基板1を50℃に保温する。
次に、図1(b)に示すように、プリント基板1の実装面にICチップ3を実装・配置し、第1の押圧力でスタッドバンプ4をプリント基板1に押圧する。ここで、第1の押圧力は、スタッドバンプ4がほとんどつぶれず、かつ、後述する第1の加熱によってプリント基板1が大きく変形するのを抑制可能な大きさに設定されている。つまり、スタッドバンプ4をプリント基板1に接触させる程度では、第1の加熱によってプリント基板1が大きく変形するため、このような変形を抑制可能な押圧力とし、かつ、後述する第2の押圧力も考慮して設定されている。例えば、この実施の形態では、3kgfに設定されている。そして、このような押圧を、図2に示すように、後述する第1の加熱が完了するまで(接着剤2が後述する予熱温度150℃に達するまで)維持する。
さらに、スタッドバンプ4を第1の押圧力で押圧するタイミングと同時に、図1(c)に示すように、接着剤2の加熱を開始する。この加熱は、ICチップ3を保持するツールTによって行われる。
この加熱により、図2に示すように、接着剤2およびプリント基板1の温度が上昇し、その温度が予熱温度に達した時点で、スタッドバンプ4の押圧力を第1の押圧力から第2の押圧力に上昇させる。ここで、予熱温度までの加熱を第1の加熱とし、この予熱温度は、接着剤2が完全に熱硬化する温度(硬化温度)よりも低い温度で、第1の加熱によってプリント基板1をできるだけ変形させ、かつ、接着剤2が硬化しない温度に設定されている。つまり、接着剤2が硬化しない範囲で、できるだけ高く設定し、後述する第2の加熱によるプリント基板1の変形が小さくなるように、予熱温度が設定され、この実施の形態においては、150℃に設定されている。
このような第1の加熱により、図1(c)に示すように、プリント基板1が熱変形(第1の変形)し、スタッドバンプ4とプリント基板1の実装面とに間隙Sが形成されるおそれ、つまり密着性が低下するおそれがある。しかしながら、スタッドバンプ4の押圧力が第2の押圧力に上昇することで、図1(d)に示すように、スタッドバンプ4がプリント基板1の変形に追従して変形し、スタッドバンプ4とプリント基板1とが密着する。ここで、第2の押圧力は、プリント基板1の第1の変形を吸収して(変形に追従して)、かつ、プリント基板1に密着し、かつ、できるだけ小さくなるように設定され、この実施の形態では、従来の押圧力と同様に、15kgfに設定されている。
続いて、接着剤2およびプリント基板1の温度がさらに上昇し、図2に示すように、その温度が200℃(硬化温度)に達すると、その温度および第2の押圧力を10秒間継続、維持する。これにより、接着剤2が完全に硬化するとともに、プリント基板1が熱変形(第2の変形)し、その後、ツールTによる加熱と押圧とを解除、停止するものである。ここで、予熱温度から硬化温度までの加熱を第2の加熱とし、硬化温度および維持時間は、接着剤2の材質や第1の加熱によって設定される。
このようなチップ実装方法によれば、接着剤2を150℃まで加熱することで、プリント基板1が第2の変形に比べて大きく変形するが、スタッドバンプ4の押圧力を3kgfから15kgfに上昇させることで、スタッドバンプ4とプリント基板1との密着性が維持(再密着)される。その後、接着剤2を200℃まで加熱しても、150℃から200℃までの温度上昇であるため、プリント基板1の変形量が小さく、スタッドバンプ4とプリント基板1との密着性を維持することができる。
このように、ICチップ3をプリント基板1に安定して実装することが可能となる。しかも、接着剤2が硬化しない予熱温度の時点で第2の押圧力でスタッドバンプ4を押圧するため、スタッドバンプ4の加圧力・押圧力を高める必要がなく、上記のように、従来の押圧力と同じ力でよい。この結果、ICチップ3などへの内部応力が、高くなることもない。また、プリント基板1の第1の変形に応じてスタッドバンプ4がプリント基板1に密着するため、平坦度が高いプリント基板1や熱膨張率が小さいプリント基板1などを用いる必要もない。つまり、多様なプリント基板1に対して、安定的かつ安価にICチップ3を実装することが可能となる。
さらに、接着剤2やツールTなどチップ実装に使用するものは、従来のチップ実装方法で使用するものと同様であり、すべて既存品を使用可能であるため、チップ実装を容易かつ低コストに行うことが可能となる。また、押圧力(第2の押圧力)や加熱温度(硬化温度)が従来の押圧力や加熱温度と同じであるため、実装設備を大きく変更する必要がなく、しかも、サイクル時間(実装時間)が大きく変わることもないため、高い生産性を維持することができる。
以上、この発明の実施の形態を詳述してきたが、具体的な構成は上記の実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があっても、この発明に含まれる。例えば、上記の実施の形態では、200℃の状態を10秒間維持して接着剤2を完全に硬化させているが、接着剤2の硬化特性やプリント基板1の変形量などに応じて、より低い温度で長時間維持したり、より高い温度で短時間維持したりして接着剤2を硬化させてもよい。
1 プリント基板(基板)
2 接着剤
3 ICチップ(チップ)
4 スタッドバンプ(バンプ)
T ツール

Claims (1)

  1. 接合面にバンプが配設されたチップを、熱硬化性の接着剤を介して基板の上に実装するチップ実装方法であって、
    前記基板の実装面に前記接着剤を塗布し、
    前記基板の実装面に前記チップを配置して、第1の押圧力で前記バンプを前記基板に押圧し、
    前記接着剤が硬化する硬化温度よりも低い予熱温度まで、前記接着剤を加熱し、
    前記第1の押圧力よりも大きい第2の押圧力で、前記バンプを前記基板に押圧し、
    前記接着剤を前記硬化温度まで加熱する、
    ことを特徴とするチップ実装方法。
JP2010145091A 2010-06-25 2010-06-25 チップ実装方法 Active JP5858600B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010145091A JP5858600B2 (ja) 2010-06-25 2010-06-25 チップ実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010145091A JP5858600B2 (ja) 2010-06-25 2010-06-25 チップ実装方法

Publications (2)

Publication Number Publication Date
JP2012009676A true JP2012009676A (ja) 2012-01-12
JP5858600B2 JP5858600B2 (ja) 2016-02-10

Family

ID=45539883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010145091A Active JP5858600B2 (ja) 2010-06-25 2010-06-25 チップ実装方法

Country Status (1)

Country Link
JP (1) JP5858600B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982755A (ja) * 1995-07-11 1997-03-28 Pfu Ltd 半導体装置とその製造方法
JPH11186325A (ja) * 1997-12-24 1999-07-09 Pfu Ltd 半導体装置の製造方法
JP2002009111A (ja) * 2000-06-21 2002-01-11 Mitsui High Tec Inc 半導体フリップ・チップの実装方法
JP2002141371A (ja) * 2000-11-06 2002-05-17 Nippon Avionics Co Ltd フリップチップ実装方法
JP2010040954A (ja) * 2008-08-08 2010-02-18 Furukawa Electric Co Ltd:The 電子部品の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982755A (ja) * 1995-07-11 1997-03-28 Pfu Ltd 半導体装置とその製造方法
JPH11186325A (ja) * 1997-12-24 1999-07-09 Pfu Ltd 半導体装置の製造方法
JP2002009111A (ja) * 2000-06-21 2002-01-11 Mitsui High Tec Inc 半導体フリップ・チップの実装方法
JP2002141371A (ja) * 2000-11-06 2002-05-17 Nippon Avionics Co Ltd フリップチップ実装方法
JP2010040954A (ja) * 2008-08-08 2010-02-18 Furukawa Electric Co Ltd:The 電子部品の製造方法

Also Published As

Publication number Publication date
JP5858600B2 (ja) 2016-02-10

Similar Documents

Publication Publication Date Title
KR100384314B1 (ko) 회로기판에의 전자부품 실장방법 및 장치
KR101398307B1 (ko) 전기 부품의 실장 방법 및 실장 장치
WO2010070806A1 (ja) 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
JP2008072038A (ja) 電気部品の接続方法
JP6234277B2 (ja) 圧着ヘッド、それを用いた実装装置および実装方法
JP4659634B2 (ja) フリップチップ実装方法
JP2009141267A (ja) 電気部品の実装方法及び実装装置
JP5228479B2 (ja) 電子装置の製造方法
JP5858600B2 (ja) チップ実装方法
KR20140031872A (ko) 접속 구조체의 제조 방법
JP2008235840A (ja) 半導体装置の製造方法、半導体製造装置および半導体モジュール
JP2008210842A (ja) バンプ付電子部品の実装方法
JP2731383B2 (ja) 部品実装構造及び部品実装方法
JP2008192725A (ja) 半導体装置及びその製造方法並びに半導体装置の製造装置
JP5451053B2 (ja) フリップチップ実装方法とフリップチップ実装装置
JP4767518B2 (ja) 実装方法
JP3419398B2 (ja) 半導体装置の製造方法
JP2010153670A (ja) フリップチップ実装方法と半導体装置
JP2009004462A (ja) 半導体装置の実装方法
JP2003204142A (ja) 電子部品実装方法及び電子部品実装装置
JP2004247621A (ja) 半導体装置およびその製造方法
US20070194457A1 (en) Semiconductor package featuring thin semiconductor substrate and liquid crystal polymer sheet, and method for manufacturing such semiconductor package
JP2012204717A (ja) 電子機器、及び電子部品のリワーク方法
JP2006229106A (ja) 半導体装置の実装方法と実装装置および半導体装置
JP3960076B2 (ja) 電子部品実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140418

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141126

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141204

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151215

R150 Certificate of patent or registration of utility model

Ref document number: 5858600

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150