JPWO2009048097A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2009048097A1
JPWO2009048097A1 JP2009537021A JP2009537021A JPWO2009048097A1 JP WO2009048097 A1 JPWO2009048097 A1 JP WO2009048097A1 JP 2009537021 A JP2009537021 A JP 2009537021A JP 2009537021 A JP2009537021 A JP 2009537021A JP WO2009048097 A1 JPWO2009048097 A1 JP WO2009048097A1
Authority
JP
Japan
Prior art keywords
lyophilic
semiconductor device
substrate
underfill resin
solder resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009537021A
Other languages
English (en)
Other versions
JP5446867B2 (ja
Inventor
俊亘 小勝
俊亘 小勝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009537021A priority Critical patent/JP5446867B2/ja
Publication of JPWO2009048097A1 publication Critical patent/JPWO2009048097A1/ja
Application granted granted Critical
Publication of JP5446867B2 publication Critical patent/JP5446867B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0341—Manufacturing methods by blanket deposition of the material of the bonding area in liquid form
    • H01L2224/03416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0341—Manufacturing methods by blanket deposition of the material of the bonding area in liquid form
    • H01L2224/03418—Spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0341—Manufacturing methods by blanket deposition of the material of the bonding area in liquid form
    • H01L2224/03422—Manufacturing methods by blanket deposition of the material of the bonding area in liquid form by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05688—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/83486—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/83487—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

大型でかつ低背化した半導体装置の基板と半導体部品の間にアンダーフィル樹脂を充填する際に均一に浸透充填させる。基板（１０）上に半導体部品（２０）が搭載されるとともに基板と半導体部品の間にアンダーフィル樹脂（４０）が充填された半導体装置において、基板において、アンダーフィル樹脂と接する領域の一部に、その周囲の領域部分と比較して少なくとも液状のアンダーフィル樹脂と親液性を有するように処理された親液化処理部（３０）を有する。親液化処理部は、親液化処理部の周囲の領域部分よりも接触角が小さくなるように処理されている。親液化処理部の周囲の領域部分は、ソルダレジストで被覆されている。親液化処理部では、ソルダレジスト上に、紫外光露光により親液化処理された酸化チタン膜が形成されている。

Description

［関連出願の記載］
本発明は、日本国特許出願：特願２００７−２６４３６９号（２００７年１０月１０日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、基板上にはんだバンプを介して半導体部品を実装した半導体装置に関し、特に、基板と半導体部品の間にアンダーフィル樹脂が充填された半導体装置に関する。
ノート型パーソナルコンピュータをはじめ携帯電話機や携帯情報端末、映像や音楽の再生機器、ゲーム機器などの電子機器を携行する場面が増えている。これらの電子機器は、落下衝撃荷重や車などの振動などの様々な使用環境下での信頼性確保が必須であり、高強度な部品実装技術に対する要求がある。一方では、機能増強により実装する部品が増えるため、高密度、薄型実装技術の開発に対する要求が強い。高密度、薄型化と高強度という、相反する課題を解決するため、多岐に亘り高密度、薄型化に関する報告がなされている。このような状況の中で、半導体パッケージの実装構造薄型化のため、ＬＧＡ（Land Grid Array）タイプのパッケージが普及してきている。
また、同時に狭ピッチ化の要望もあり、２次実装の分野ではＬＧＡ化による低背化と狭ピッチ化を両立する必要がある。一方、ＳｉＰ（System In Package）、ＰｏＰ（Package on Package）など、新しい形態のパッケージでは、パッケージが大型化する傾向にある。
これらを勘案して、なおかつ従来どおりの信頼性を確保するためにはアンダーフィル樹脂を用いた補強が必要になる場合が多い。これら大面積、狭間隙に対応する技術として、以下のような技術が提案されている。例えば、特許文献１では、側面から樹脂を充填して浸透させるのではなく、半導体パッケージ実装部にあらかじめ樹脂を供給しておく技術が提案されている。また、特許文献２では、補強に用いるフィラー材のシリカを球状で表面改質したものを用いることによって流動性を高くする技術が提案されている。
特開２００４−３１２０５１号公報 特開２００４−２９２２５０号公報 日本化学会編、藤嶋昭責任編集、「光触媒」丸善株式会社、２００５年９月
以上の特許文献１、２及び非特許文献１の全開示内容は、本書に引用をもって繰り込み記載されているものとする。以下に本発明による関連技術の分析を与える。
大型でかつ低背化した実装構造部へのアンダーフィル樹脂塗布は、側面から浸透させる場合には全体を均一に塗布することが難しいといった課題がある。
これに対して特許文献１では側面から浸透させる方式ではないため、有効であるが、部品実装前に樹脂を供給する必要があり、樹脂充填後に鉛フリーリフローによるはんだ付けを行うことになる。そのため、はんだ印刷時に回避する形状をとる必要があり、はんだ接続部に樹脂が混入してしまうおそれがあり、取り扱いが難しい面がある。
また、特許文献２では、フィラーを入れることが前提になるが、信頼性上フィラーがないほうが良好な場合が多く、重要な場面では使用することができないといった課題がある。
本発明の主な課題は、大型でかつ低背化した半導体装置の基板と半導体部品の間にアンダーフィル樹脂を充填する際に均一に浸透充填させることである。
本発明の一視点においては、基板上に半導体部品が搭載されるとともに前記基板と前記半導体部品の間にアンダーフィル樹脂が充填された半導体装置において、前記基板及び前記半導体部品の一方又は両方において、前記アンダーフィル樹脂と接する領域の一部に、その周囲の領域部分と比較して少なくとも液状のアンダーフィル樹脂と親液性を有するように処理された親液化処理部を有する。
本発明によれば、ばらつきの少ない安定したアンダーフィル樹脂の供給が可能である。また、一般的に基板と半導体部品の接続高さを小さくすると信頼性が低下するが、基板と半導体部品の接続高さを低くしても安定したアンダーフィル樹脂の充填が可能なため、接続高さを小さくすることが可能である。また、半導体部品の中央部分への空気だまりを解消できるため、加熱・冷却による基板のストレス低減が可能である。また、半導体部品の中央部分への空気だまりを解消できるため、基板のゆがみによる両面実装時の裏面部品への悪影響を低減することが可能である。さらに、ソルダレジスト上の親液化処理部の表面とアンダーフィル樹脂との親和性が向上するため、アンダーフィル樹脂の密着力を向上させることが可能である。
本発明の実施例１に係る半導体装置における基板の親液化処理部を模式的に示した平面図である。 本発明の実施例１に係る半導体装置の構成を模式的に示した断面図である。 本発明の実施例１に係る半導体装置における基板の構成を模式的に示した部分拡大断面図である。 本発明の実施例１に係る半導体装置におけるアンダーフィル樹脂の浸透作用について比較例と比較した図である。 親液性を説明するための図である。 本発明の実施例４に係る半導体装置における基板の親液化処理部を模式的に示した平面図である。 本発明の実施例４に係る半導体装置における基板の親液化処理部を模式的に示した変形例１の平面図である。 本発明の実施例４に係る半導体装置における基板の親液化処理部を模式的に示した変形例２の平面図である。 本発明の実施例４に係る半導体装置における基板の親液化処理部を模式的に示した変形例３の平面図である。 本発明の実施例５に係る半導体装置の構成を模式的に示した断面図である。 本発明の実施例６に係る半導体装置の構成を模式的に示した断面図である。
符号の説明
１０ 基板
１１ パッド
１２ 配線
１３ ビア
１４ 絶縁層
１５ ソルダレジスト
２０ 半導体部品
２１ はんだバンプ
３０ 親液化処理部
３１ 誘導路
４０ アンダーフィル樹脂
４１ 空気溜まり
本発明の一実施形態では、基板（図２の１０）上に半導体部品（図２の２０）が搭載されるとともに前記基板（図２の１０）と前記半導体部品（図２の２０）の間にアンダーフィル樹脂（図２の４０）が充填された半導体装置において、前記基板（図２の１０）及び前記半導体部品（図２の２０）の一方又は両方において、前記アンダーフィル樹脂（図２の４０）と接する領域の一部に、その周囲の領域部分と比較して少なくとも液状のアンダーフィル樹脂と親液性を有するように処理された親液化処理部（図２、図１０、図１１の３０）を有する（形態１）。
さらに、以下の形態も可能である。
前記親液化処理部は、前記親液化処理部の周囲の領域部分よりも接触角が小さくなるように処理されていることが好ましい（形態２）。
前記親液化処理部の周囲の領域部分は、前記親液化処理部と比較して少なくとも液状のアンダーフィル樹脂と疎液性であることが好ましい（形態３）。
前記親液化処理部の周囲の領域部分は、ソルダーレジストで被覆されており、前記親液化処理部では、ソルダーレジスト上に、紫外光露光により親液化処理された酸化チタン膜が形成されていることが好ましい（形態４）。
前記親液化処理部の周囲の領域部分は、ソルダーレジストで被覆されており、前記親液化処理部では、ソルダーレジストの表面がイオン照射により表面改質されていることが好ましい（形態５）。
前記親液化処理部は、少なくとも前記半導体装置が搭載される領域の中央部分に配置されることが好ましい（形態６）。
前記親液化処理部は、前記半導体装置が搭載される領域の中央部分から外周に延在した一又は複数の誘導路を有することが好ましい（形態７）。
本発明の実施例１に係る半導体装置について図面を用いて説明する。図１は、本発明の実施例１に係る半導体装置における基板の親液化処理部を模式的に示した平面図である。図２は、本発明の実施例１に係る半導体装置の構成を模式的に示した断面図である。図３は、本発明の実施例１に係る半導体装置における基板の構成を模式的に示した部分拡大断面図である。
実施例１に係る半導体装置は、基板１０上にはんだバンプ２１を介して半導体部品２０が実装され、基板１０と半導体部品２０の間にアンダーフィル樹脂４０が充填された半導体装置である。
基板１０は、配線１２と絶縁層１４が交互に積層され、配線間、配線−パッド間がビア１３を介して接続された多層配線基板である。基板１０は、半導体部品２０側の面に複数のパッド１１が形成されており、パッド１１の周縁部、及び絶縁層１４の表面には隣り合うはんだバンプ２１とのショート防止や表層回路との絶縁のため、ソルダレジスト１５が被覆されている。パッド１１表面の中央部分には、ソルダレジスト１５が被覆されていない。
ソルダレジスト１５は、エポキシ系等の有機材料が用いられ、親液化処理部３０と比較して少なくとも液状のアンダーフィル樹脂４０と疎液性がある。パッド１１は、はんだバンプ２１を介して半導体部品２０と電気的に接続される。ソルダレジスト１５の表面の所定の領域には、親液化処理部３０が形成されている。基板１０は、例えば、一般的に用いられる半導体パッケージのインターポーザ基板、それを実装する実装基板には樹脂製の基板が用いられる。
半導体部品２０は、半導体チップ、半導体パッケージなどよりなる部品である。半導体部品２０の基板１０側の面には、複数のパッド（図示せず）が形成されている。パッドは、はんだバンプ２１を介して基板１０のパッド１１と電気的に接続されている。半導体部品２０の基板１０側の面には、隣り合うはんだバンプ２１とのショートを防止するため、パッド表面を除いてソルダレジスト（図示せず）が被覆されている。
親液化処理部３０は、ソルダレジスト１５の表面のうち半導体部品２０が搭載される領域の中央にて矩形状に形成されている。親液化処理部３０は、ソルダレジスト１５に対して選択的に親液化処理を行うことにより形成される。親液化処理部３０により、アンダーフィル樹脂４０の浸透速度を各部において制御することができる。
親液化処理方法の一例として、酸化チタン膜を塗布し、紫外線照射する方法がある。ソルダレジスト１５にはエポキシ系有機材料が用いられるため表面は疎液性であるが、このソルダレジスト１５表面に酸化チタン膜をスプレーコートによって形成しておくことで、後の紫外線照射によって親液性を発揮することが可能である。照射量にもよるが、照射後、一定時間がたつと再び疎液性に戻るため、紫外線照射後、はんだ供給、部品実装、リフローと進む必要がある。
アンダーフィル樹脂４０は、基板１０と半導体部品２０の間に充填された樹脂である。アンダーフィル樹脂４０は、液状封止材が固化したものである。液状封止材は、樹脂の種類や剤型により、熱硬化・熱可塑、溶剤・無溶剤、一液・二液型などに分類されるが、エポキシ樹脂を主成分とするものを用いることができる。
次に、本発明の実施例１に係る半導体装置の製造方法について説明する。
基板１０の製造工程の中で、最終表面回路形成後、ソルダレジスト１５を形成する。一般にはフィルムレジストをラミネータで貼り付けるか、液状ソルダレジストをスクリーン印刷、スプレーコート法、カーテンコート法の何れかで形成する。
ソルダレジスト形成後、親液化処理部３０を形成する。親液化処理部３０の形成では、酸化チタン膜をスピンコート、ディップコート、スプレーコート等により形成し、その後、親液化したい部分を開口させたマスクを用いて紫外光照射を行い、不要部分をアルカリ水溶液に溶解する。この結果、マスクの開口部分のみが親液性となる。こうすることで、通常の基板１０のソルダレジスト１５上に親液化処理部３０となる酸化チタン膜が形成できる。通常、酸化チタン膜は疎液するため、そのままであればソルダレジストとしての性能を十分発揮できる。
次に、はんだ印刷、リフローはんだ付けによって半導体部品２０を接続し、その後、冷却させる。
その後、アンダーフィル樹脂４０を形成する。アンダーフィル樹脂４０の形成では、アンダーフィル樹脂４０を半導体部品２０の側方から供給すると、毛管現象によりアンダーフィル樹脂４０が半導体部品２０と基板１０の間隙へと浸透する。
なお、ここでは、紫外光照射をはんだ印刷前としているが、はんだ印刷後であって部品実装前に行うことも有効である。この場合、わずかではあるが紫外光照射後のアンダーフィル塗布までの時間が短縮されるため、親液性をより強く確保できる。なお、はんだ印刷後に露光するため、はんだ印刷を避けて露光することになる。
次に、本発明の実施例１に係る半導体装置におけるアンダーフィル樹脂の浸透作用について図面を用いて説明する。図４は、本発明の実施例１に係る半導体装置におけるアンダーフィル樹脂の浸透作用について比較例と比較した図である。
図４（Ａ）のように、親液化処理部を有する実施例１と、親液化処理部を有さない比較例を用意する。そして、図４（Ｂ）のように、実施例１及び比較例のどちらも同様に、半導体部品２０の左右２辺にアンダーフィル樹脂４０を塗布する。すると、図４（Ｃ）、（Ｄ）、（Ｅ）の順に進む。
比較例では、親液化処理部がないので中央付近で優先的に繋がらず、空気溜まり４１が発生する。空気溜まり４１にはアンダーフィル樹脂４０が充填されないため、信頼性低下の要因となる。また、空気溜まり４１は大きさ、形状等を制御することができないため、突発的不良を招きかねない。アンダーフィル樹脂の塗布を１辺から塗布して浸透させる方法もあるが、ＢＧＡ部品が大型になると浸透が途中で停止してしまう可能性がある。
一方、実施例１では、中央付近に親液化処理部３０を有するので、左右２辺からのアンダーフィル樹脂４０が親液化処理部３０に到達すると、親液化処理部３０内への浸透速度が速いため親液化処理部３０で一気に広がり、アンダーフィル樹脂４０が中央付近で優先的に繋がり、その後、全般に浸透し、空気溜まりが発生しない。
次に、本発明の実施例１に係る半導体装置における親液化処理部の親液性について図面を用いて説明する。図５は、親液性を説明するための図である。
親液性、疎液性とは、固体表面における液体の接触角によって規定されるが、一般的には明確に接触角が何度以下を親液性と呼ぶかといった規定はない。図５に示すように、固体表面エネルギーをγＳ、液体表面エネルギーをγＬ、液体−固体間の界面エネルギーをγＳＬ、接触角をθとすると、数式１のように表すことができる。
Figure 2009048097
接触角が小さいほど浸透性が増すため、液体表面エネルギーγＬが一定であると考えると、固体表面エネルギーγＳが大きく、かつ、界面エネルギーγＳＬが小さいとき、親液性となることがわかる。紫外線照射による酸化チタン膜の親液化については、非特許文献１に詳しいが、紫外線照射によって固体表面エネルギーが高い状態に保たれていることによる。また、酸化チタン膜は、通常、水との接触角が３０°前後とされるが、１時間の照射で５°まで低下し、２時間の照射でほぼ０°になる。その後、暗所保管すると徐々に接触角は上昇し、２００時間後に５°、１５００時間後に３０°となる。
実施例１によれば、１辺ないし２辺からアンダーフィル樹脂４０を塗布しても、半導体部品２０が搭載される領域の中心部への浸透速度が速くなり、また、浸透性が増すために狭いギャップであっても確実に浸透させることができる。また、親液化処理部３０を制御したり、親液性の度合いを制御したりすることで、浸透経路を自由に取ることができるため、パッケージ中央部の空気を除去し、その後周辺部へと浸透を行うような理想的な浸透を行うことが可能である。また、ばらつきの少ない安定したアンダーフィル樹脂４０の供給が可能である。また、一般的に基板１０と半導体部品２０の間隔を小さくすると信頼性が低下するが、基板１０と半導体部品２０の間隔を小さくしても安定したアンダーフィル充填が可能なため、間隔を小さくすることが可能である。また、半導体部品２０の中央部への空気だまりを解消できるため、加熱・冷却による基板１０のストレス低減が可能である。また、半導体部品２０の中央部への空気だまりを解消できるため、基板１０のゆがみによる両面実装時の裏面部品への悪影響の低減が可能である。さらに、親液化処理部においてソルダレジスト１５の表面とアンダーフィル樹脂４０との親液性が向上するためアンダーフィル樹脂４０の密着力を向上させることが可能である。
本発明の実施例２に係る半導体装置について説明する。実施例１の親液化処理部（図１〜３の３０）の形成では、ソルダレジスト上に酸化チタン膜を形成し、その後、マスクを形成してマスクの開口部分から露出する酸化チタン膜のみを紫外線照射により親液化処理部３０としているが、実施例２の親液化処理部（図１〜３の３０に相当）の形成では、ソルダレジスト形成後に不要な部分への酸化チタン膜の形成を行わないようにするため、あらかじめマスクを用いて親液化したい部分にのみ酸化チタン膜を形成し、その後、マスクを除去してから紫外線照射し、酸化チタン膜全体を親液化処理部（図１〜３の３０に相当）している。こうすることで、親液化処理時にマスクを使用することがなくなるといったメリットがある。
本発明の実施例３に係る半導体装置について説明する。実施例３では、実施例１、２の親液化処理部（図１〜３の３０に相当）のように酸化チタン膜を用いず、イオン照射によるソルダレジスト（図３の１５に相当）の表面改質によって行う方法も有効である。この場合、ソルダレジスト形成後に、親液化したい部分にのみ開口したマスクを形成し、その後、イオン照射によってマスクの開口部分から露出するソルダレジスト（図３の１５に相当）の表面のみを親液化処理部（図１〜３の３０に相当）としている。こうすることで、親液化処理時に酸化チタン膜を用いることがなくなるといったメリットがある。
本発明の実施例４に係る半導体装置について図面を用いて説明する。図６は、本発明の実施例４に係る半導体装置における基板の親液化処理部を模式的に示した平面図である。図７は、本発明の実施例４に係る半導体装置における基板の親液化処理部を模式的に示した変形例１の平面図である。図８は、本発明の実施例４に係る半導体装置における基板の親液化処理部を模式的に示した変形例２の平面図である。図９は、本発明の実施例４に係る半導体装置における基板の親液化処理部を模式的に示した変形例３の平面図である。
実施例４では、図６〜９のようにソルダレジスト（図３の１５に相当）の表面のうち半導体部品２０が搭載される領域の中央に形成された親液化処理部３０から外周に延在した誘導路３１を形成したものである。誘導路３１は、親液化処理部３０と同様に、ソルダレジスト（図３の１５に相当）に対して選択的に親液化処理を行うことにより形成される。誘導路３１は、親液化処理部３０に接続されている。
図６の構成では、誘導路３１が引き出された半導体部品２０の辺側からアンダーフィル樹脂（図２の４０）が供給されることで、アンダーフィル樹脂（図２の４０）が誘導路３１を伝って親液化処理部３０に優先的に充填され、その後、残りの部分へ浸透が広がるため、半導体部品２０が搭載される領域の全体へアンダーフィル樹脂（図２の４０）を充填することが可能である。ここで、図１では親液化処理部３０を四角形で示しているが、図６に示すように塗布部近傍に中央への誘導路３１を設けると、１辺塗布としても浸透させることが可能である。
また、図７、図８のように誘導路３１を複数設けることも可能である。さらに、図９のように中心部の親液化処理部３０を円形にして誘導路３１を設けてもよい。
実施例４によれば、実施例１と同様な効果を奏するとともに、アンダーフィル樹脂（図２の４０）の浸透性、パッド配置などを考慮して誘導路３１を設けることで、半導体部品２０が搭載される領域の中心部への浸透速度がより速くなる。
本発明の実施例５に係る半導体装置について図面を用いて説明する。図１０は、本発明の実施例５に係る半導体装置の構成を模式的に示した断面図である。
実施例１〜４では基板１０に親液化処理部（図２の３０）を形成しているが、実施例５では図１０のように半導体部品２０の裏面（端子側の面）にのみ親液化処理部３０を形成している。半導体部品２０の親液化処理部３０の平面形状は、図１、図６〜９の親液化処理部３０（誘導路３１）と同様な形状とすることができる。なお、半導体部品２０の基板１０側の面には、隣り合うはんだバンプ２１とのショートを防止するため、パッド表面を除いてソルダレジスト（図示せず）が被覆されている。この半導体部品２０のソルダレジスト（図示せず）の表面の所定の部分に親液化処理部３０が形成されることになる。親液化処理方法は、実施例１〜３と同様な方法により行うことができる。実施例５によれば、実施例１と同様な効果を奏する。
本発明の実施例６に係る半導体装置について図面を用いて説明する。図１１は、本発明の実施例６に係る半導体装置の構成を模式的に示した断面図である。
実施例１〜４では基板１０に親液化処理部（図２の３０）を形成しているが、実施例６では、図１１のように、半導体部品２０と基板１０に親液化処理部３０を形成している。親液化処理部３０は、半導体部品２０の裏面（端子側の面）の所定の領域と、基板１０のソルダレジスト１５の表面の所定の領域と、に形成されている。半導体部品２０の親液化処理部３０と、基板１０の親液化処理部３０とは、互いに対向しており、平面形状が対応している（面対称である）ことが好ましい。親液化処理部３０の平面形状は、図１、図６〜９の親液化処理部３０（誘導路３１）と同様な形状とすることができる。親液化処理方法は、実施例１〜３と同様な方法により行うことができる。実施例６によれば、実施例１と同様な効果を奏するとともに、半導体部品２０が搭載される領域の中心部への浸透速度がより速くなる。
本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。

Claims (7)

  1. 基板上に半導体部品が搭載されるとともに前記基板と前記半導体部品の間にアンダーフィル樹脂が充填された半導体装置において、
    前記基板及び前記半導体部品の一方又は両方において、前記アンダーフィル樹脂と接する領域の一部に、その周囲の領域部分と比較して少なくとも液状のアンダーフィル樹脂と親液性を有するように処理された親液化処理部を有することを特徴とする半導体装置。
  2. 前記親液化処理部は、前記親液化処理部の周囲の領域部分よりも接触角が小さくなるように処理されていることを特徴とする請求項１記載の半導体装置。
  3. 前記親液化処理部の周囲の領域部分は、前記親液化処理部と比較して少なくとも液状のアンダーフィル樹脂と疎液性であることを特徴とする請求項１又は２記載の半導体装置。
  4. 前記親液化処理部の周囲の領域部分は、ソルダーレジストで被覆されており、
    前記親液化処理部では、ソルダーレジスト上に、紫外光露光により親液化処理された酸化チタン膜が形成されていることを特徴とする請求項１乃至３のいずれか一に記載の半導体装置。
  5. 前記親液化処理部の周囲の領域部分は、ソルダーレジストで被覆されており、
    前記親液化処理部では、ソルダーレジストの表面がイオン照射により表面改質されていることを特徴とする請求項１乃至３のいずれか一に記載の半導体装置。
  6. 前記親液化処理部は、少なくとも前記半導体装置が搭載される領域の中央部分に配置されることを特徴とする請求項１乃至５のいずれか一に記載の半導体装置。
  7. 前記親液化処理部は、前記半導体装置が搭載される領域の中央部分から外周に延在した一又は複数の誘導路を有することを特徴とする請求項６記載の半導体装置。
JP2009537021A 2007-10-10 2008-10-09 半導体装置 Active JP5446867B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009537021A JP5446867B2 (ja) 2007-10-10 2008-10-09 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007264369 2007-10-10
JP2007264369 2007-10-10
JP2009537021A JP5446867B2 (ja) 2007-10-10 2008-10-09 半導体装置
PCT/JP2008/068354 WO2009048097A1 (ja) 2007-10-10 2008-10-09 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2009048097A1 true JPWO2009048097A1 (ja) 2011-02-24
JP5446867B2 JP5446867B2 (ja) 2014-03-19

Family

ID=40549240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009537021A Active JP5446867B2 (ja) 2007-10-10 2008-10-09 半導体装置

Country Status (4)

Country Link
US (1) US8373284B2 (ja)
JP (1) JP5446867B2 (ja)
CN (1) CN101821842B (ja)
WO (1) WO2009048097A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110193211A1 (en) * 2010-02-05 2011-08-11 Qualcomm Incorporated Surface Preparation of Die for Improved Bonding Strength
GB2520952A (en) * 2013-12-04 2015-06-10 Ibm Flip-chip electronic device with carrier having heat dissipation elements free of solder mask
JP6225771B2 (ja) * 2014-03-17 2017-11-08 株式会社デンソー 半導体装置およびその製造方法
KR101596131B1 (ko) * 2014-04-25 2016-02-22 한국과학기술원 소수성 표면을 이용한 칩 패키징 방법 및 칩 패키지
SG10201508196YA (en) * 2015-10-02 2017-05-30 Inspiraz Technology Pte Ltd Processed substrate surface for epoxy deposition and method thereof
TWI659507B (zh) * 2018-05-18 2019-05-11 南茂科技股份有限公司 半導體封裝結構及其製造方法
KR20210099860A (ko) 2020-02-05 2021-08-13 삼성전자주식회사 반도체 패키지 및 패키지-온-패키지의 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834339A (en) * 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US6432751B1 (en) * 1997-04-11 2002-08-13 Matsushita Electric Industrial Co., Ltd. Resin mold electric part and producing method therefor
JP3712851B2 (ja) 1997-04-11 2005-11-02 松下電器産業株式会社 電子部品およびその製造方法
JP2004179578A (ja) * 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2004292250A (ja) 2003-03-27 2004-10-21 Mitsubishi Rayon Co Ltd 表面改質球状シリカ及びその製造方法及び半導体封止用樹脂組成物
JP3854979B2 (ja) 2004-08-05 2006-12-06 松下電器産業株式会社 電子部品の実装方法及び基板モジュール
JP3992038B2 (ja) * 2004-11-16 2007-10-17 セイコーエプソン株式会社 電子素子の実装方法、電子装置の製造方法、回路基板、電子機器
JP4536603B2 (ja) * 2005-06-09 2010-09-01 新光電気工業株式会社 半導体装置の製造方法及び半導体装置用実装基板及び半導体装置
JP4203513B2 (ja) 2005-11-16 2009-01-07 アルプス電気株式会社 電子部品の実装構造
TW200731489A (en) * 2005-11-16 2007-08-16 Alps Electric Co Ltd Mounting structure of electronic component
JP4180622B2 (ja) 2005-11-16 2008-11-12 アルプス電気株式会社 電子部品の実装構造、及びその実装方法
TW200737468A (en) * 2005-11-16 2007-10-01 Alps Electric Co Ltd Packaging structure of electronic part, and its packaging method
JP5331303B2 (ja) * 2006-11-09 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7687890B2 (en) * 2007-03-29 2010-03-30 Intel Corporation Controlling substrate surface properties via colloidal coatings

Also Published As

Publication number Publication date
US20100213622A1 (en) 2010-08-26
JP5446867B2 (ja) 2014-03-19
US8373284B2 (en) 2013-02-12
WO2009048097A1 (ja) 2009-04-16
CN101821842A (zh) 2010-09-01
CN101821842B (zh) 2013-07-24

Similar Documents

Publication Publication Date Title
JP5446867B2 (ja) 半導体装置
KR100921919B1 (ko) 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법
JP2013222966A (ja) 密封膜を含むパッケージオンパッケージ電子装置及びその製造方法
JP5152177B2 (ja) 導電性バンプとその製造方法および電子部品実装構造体
US20050121761A1 (en) Semiconductor device and method for fabricating the same
US20110317388A1 (en) Electronic device having a wiring substrate
US8581421B2 (en) Semiconductor package manufacturing method and semiconductor package
JP2010245280A (ja) 配線基板の製造方法及び配線基板
JP5604876B2 (ja) 電子装置及びその製造方法
KR20070067007A (ko) 반도체 장치
US7466030B2 (en) Semiconductor device and fabrication process thereof
JP2004349399A (ja) 部品実装基板
JPH1116949A (ja) Ａｃｆ接合構造
JP2009188275A (ja) 半導体チップ、半導体装置、半導体装置の製造方法、および液晶モジュール
JP4416776B2 (ja) パッケージ基板、半導体パッケージ及び半導体パッケージ作製方法
JP2010010320A (ja) 電子部品実装構造体およびその製造方法
JP7425704B2 (ja) 半導体装置の製造方法および半導体装置
JP2006278976A (ja) 半導体装置の製造方法および半導体装置
JP2009277838A (ja) 半導体装置の製造方法、基板トレイ、及び基板収納装置
KR101047136B1 (ko) 패키지 기판 및 패키지 기판의 제조방법
JP2009071159A (ja) フレキシブル配線基板及びベアチップ実装方法
JP2006179734A (ja) 配線基板とそれを用いたフリップチップ実装工法
TW201007894A (en) Packaging structure of driver IC used in flat panel display and flexible carrier board used for packaging driver IC
JP2022113250A (ja) 半導体装置
TW201216423A (en) Semiconductor package and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5446867

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250